KR20160143669A - 기판 처리 방법, 판독 가능한 컴퓨터 기억 매체 및 기판 처리 시스템 - Google Patents

기판 처리 방법, 판독 가능한 컴퓨터 기억 매체 및 기판 처리 시스템 Download PDF

Info

Publication number
KR20160143669A
KR20160143669A KR1020167027708A KR20167027708A KR20160143669A KR 20160143669 A KR20160143669 A KR 20160143669A KR 1020167027708 A KR1020167027708 A KR 1020167027708A KR 20167027708 A KR20167027708 A KR 20167027708A KR 20160143669 A KR20160143669 A KR 20160143669A
Authority
KR
South Korea
Prior art keywords
block copolymer
polymer
substrate
hydrophilic polymer
resist
Prior art date
Application number
KR1020167027708A
Other languages
English (en)
Other versions
KR102268930B1 (ko
Inventor
마코토 무라마츠
다카히로 기타노
다다토시 도미타
겐 요오
다카노리 니시
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20160143669A publication Critical patent/KR20160143669A/ko
Application granted granted Critical
Publication of KR102268930B1 publication Critical patent/KR102268930B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/34—Imagewise removal by selective transfer, e.g. peeling away
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L51/0043—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/151—Copolymers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/887—Nanoimprint lithography, i.e. nanostamp
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/943—Information storage or retrieval using nanostructure

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

기판 처리 방법은, 기판 상에 레지스트막에 의해 원 형상의 패턴을 복수 형성하고, 그 후 제1 블록 공중합체를 도포하고, 계속해서 제1 블록 공중합체를 친수성 폴리머와 소수성 폴리머로 상분리시킨 후, 친수성 폴리머를 선택적으로 제거하고, 계속해서 기판 상으로부터 레지스트막을 선택적으로 제거하고, 그 후 제2 블록 공중합체를 당해 기판에 도포하고, 계속해서 제2 블록 공중합체를 친수성 폴리머와 소수성 폴리머로 상분리시킨 후, 상분리한 제2 블록 공중합체로부터 친수성 폴리머를 선택적으로 제거한다. 제1 블록 공중합체 및 제2 블록 공중합체에 있어서의 친수성 폴리머의 분자량의 비율은 20％∼40％이다.

Description

기판 처리 방법, 판독 가능한 컴퓨터 기억 매체 및 기판 처리 시스템{SUBSTRATE PROCESSING METHOD, READABLE COMPUTER STORAGE MEDIUM, AND SUBSTRATE PROCESSING SYSTEM}
(관련 출원의 상호 참조)
본원은, 2014년 4월 25일에 일본에 출원된 일본 특허 출원 제2014-091741호에 기초하여, 우선권을 주장하고, 그 내용을 여기에 원용한다.
본 발명은 친수성(극성)을 갖는 친수성(유극성) 폴리머와 소수성을 갖는(극성을 갖지 않는) 소수성(무극성) 폴리머를 포함하는 블록 공중합체를 사용한 기판 처리 방법, 판독 가능한 컴퓨터 기억 매체 및 기판 처리 시스템에 관한 것이다.
예를 들어 반도체 디바이스의 제조 공정에서는, 예를 들어 반도체 웨이퍼(이하, 「웨이퍼」라 함) 상에 레지스트액을 도포하여 레지스트막을 형성하는 레지스트 도포 처리, 당해 레지스트막에 소정의 패턴을 노광하는 노광 처리, 노광된 레지스트막을 현상하는 현상 처리 등을 순차적으로 행하는 포토리소그래피 처리가 행해져, 웨이퍼 상에 소정의 레지스트 패턴이 형성된다. 그리고, 이 레지스트 패턴을 마스크로 하여, 웨이퍼 상의 피처리막의 에칭 처리가 행해지고, 그 후 레지스트막의 제거 처리 등이 행해져, 피처리막에 소정의 패턴이 형성된다.
그런데, 최근, 반도체 디바이스의 한층 더한 고집적화를 도모하기 위해, 상술한 피처리막의 패턴 미세화가 요구되고 있다. 이 때문에, 레지스트 패턴의 미세화가 진행되고 있으며, 예를 들어 포토리소그래피 처리에 있어서의 노광 처리의 광을 단파장화하는 것이 진행되고 있다. 그러나, 노광 광원의 단파장화에는 기술적, 비용적인 한계가 있고, 광의 단파장화를 진행시키는 방법만으로는, 예를 들어 수 나노미터 오더의 미세한 레지스트 패턴을 형성하는 것이 곤란한 상황에 있다.
따라서, 2종류의 폴리머로 구성된 블록 공중합체를 사용한 웨이퍼 처리 방법이 제안되어 있다(비특허문헌 1). 이러한 방법에서는, 우선, 웨이퍼의 반사 방지막 상에 레지스트 패턴을 형성한 후, 반사 방지막과 레지스트 패턴 상에, 친수성 폴리머와 소수성 폴리머에 대하여 중간의 친화성을 갖는 중성층을 형성한다. 그 후, 레지스트 패턴을 마스크로 하여, 당해 레지스트 패턴 상의 중성층을 제거하고, 그 후 레지스트 패턴 그 자체도 제거한다. 이에 의해 웨이퍼의 반사 방지막 상에 중성층의 패턴을 형성하고, 그 후, 반사 방지막과 패턴 형성된 중성층 상에 블록 공중합체를 도포한다. 그리고, 블록 공중합체로부터 친수성 폴리머와 소수성 폴리머를 상분리시키고, 중성층 상에서 친수성 폴리머와 소수성 폴리머를 교대로 규칙적으로 배열시킨다.
그 후, 예를 들어 친수성 폴리머를 제거함으로써, 웨이퍼 상에 소수성 폴리머의 미세한 패턴이 형성된다. 그리고, 소수성 폴리머의 패턴을 마스크로 하여 피처리막의 에칭 처리가 행해져, 피처리막에 소정의 패턴이 형성된다.
그런데, 블록 공중합체를 사용한 패턴 형성은, 디바이스를 3차원으로 적층하는 3차원 집적 기술에 있어서, 적층된 웨이퍼 간에 배선을 실시하기 위한 미세한 관통 구멍인 콘택트 홀을 형성할 때 등에도 사용된다. 이 콘택트 홀은, 웨이퍼의 상면에 수직인 원기둥 형상의 홀 패턴이며, 블록 공중합체를 사용한 소위 홀 쉬링크 프로세스에 의해 형성된다.
블록 공중합체를 사용한 홀 쉬링크 프로세스에 의해 콘택트 홀을 형성하는 경우에는, 예를 들어 도 23에 도시한 바와 같이, 웨이퍼 상에 우선 레지스트막(600)에 의해 원기둥 형상의 홀 패턴(601)을 형성한다. 그리고, 당해 홀 패턴(601)이 형성된 웨이퍼에 블록 공중합체를 도포하고, 그 후, 블록 공중합체를 친수성 폴리머와 소수성 폴리머로 상분리한다. 그렇게 하면, 예를 들어 도 24 및 도 25에 도시한 바와 같이, 웨이퍼 W 상에 형성된 레지스트막(600)의 홀 패턴(601) 내에 있어서, 당해 홀 패턴(601)에 대하여 동심원 형상으로, 원기둥 형상의 친수성 폴리머(602)와, 원통 형상의 소수성 폴리머(603)로 상분리된다.
계속해서, 예를 들어 동심원의 내측에 위치하는 친수성 폴리머(602)를 제거함으로써, 남은 소수성 폴리머(603)에 의해 레지스트막(600)의 홀 패턴(601)보다도 직경이 작은 홀 패턴이 형성된다. 그리고, 이 소수성 폴리머(603)를 마스크로 하여 에칭 처리를 행함으로써, 웨이퍼에 미세한 관통 구멍인 콘택트 홀이 형성된다.
"Cost-Effective Sub-20㎚ Lithography : Smart Chemicals to the Rescue", Ralph R. Dammel, Journal of Photopolymer Science and Technology Volume 24, Number 1(2011) 33-42
그런데 최근, DRAM 등의 고성능화에 수반하여, DRAM 내의 캐패시터의 고밀도화가 요구되고 있다. 캐패시터는, 상술한 바와 같이 홀 패턴에 의해 형성되기 때문에, 캐패시터의 고밀도화를 위해서는 홀 패턴 간의 거리를 좁히는 협피치화가 요구된다.
그러나, 상술한 홀 쉬링크 프로세스에서는, 홀 패턴의 직경을 작게 할 수는 있지만, 홀 패턴 간의 피치 그 자체는 레지스트막(600)의 홀 패턴(601)의 배치에 율속되기 때문에, 홀 패턴을 협피치화하는 것까지는 할 수 없다. 그리고, 레지스트막(600)에 의한 홀 패턴(601)의 피치는 예를 들어 90㎚ 정도가 한계이며, DRAM의 캐패시터 고밀도화에 요구되는 피치를 만족시킬 수 없다.
따라서, 소정의 패턴의 가이드를 형성한 웨이퍼 W 상에 블록 공중합체를 도포하고, 당해 블록 공중합체를 상분리시킴으로써, 가이드의 사이의 스페이스에 예를 들어 친수성 폴리머를 상분리시키고, 이 친수성 폴리머를 제거함으로써, 홀 패턴의 협피치화를 하는 방법이 검토되고 있다. 협피치화의 구체적인 방법으로서는, 우선 도 23에 도시한 바와 같은 원기둥 형상의 복수의 홀 패턴(601)을, 웨이퍼 W 상에 레지스트막(600)에 의해 형성한다. 이때, 각 홀 패턴(601)은 예를 들어 등간격의 격자 형상으로 배치되고, 상하 좌우로 인접하는 각 홀 패턴(601)의 중심 간의 피치 P는 약 90㎚이다. 또한, 각 홀 패턴(601)의 직경 Q는 예를 들어 약 45㎚이다. 계속해서, 도 24에 도시한 바와 같이, ALD(Atomic Layer Deposition) 등을 사용하여 레지스트막(600)의 표면의 전체면에 산화막(610)을 형성한다. 산화막(610)으로서는, 예를 들어 SiO2(산화규소) 등이 사용된다. 이때, 산화막(610)의 막 두께는 예를 들어 약 10㎚이고, 홀 패턴(601)의 내경은 이 산화막(610)에 의해 약 25㎚로 된다. 또한, 도 24에 도시한 바와 같이, 웨이퍼 W의 상면에는 예를 들어 피처리막 K가 형성되어 있고, 레지스트막(600)은 이 피처리막 K의 상면에 형성되어 있다.
그 후, 예를 들어 도 25에 도시한 바와 같이, 레지스트막(600)을 마스크로 하여 에칭 처리를 행하여, 피처리막 K에 레지스트막(600)의 홀 패턴(601)을 전사한다. 또한, 홀 패턴(601)에는 10㎚의 산화막(610)이 형성되어 있기 때문에, 피처리막 K에 전사되는 홀 패턴의 직경도 약 25㎚로 된다. 또한, 이때, 레지스트막(600)의 상면 및 피처리막 K의 상면의 산화막도 동시에 에칭된다. 그 후, 애싱 처리에 의해 레지스트막(600)을 제거한다. 그렇게 하면, 도 26 및 도 27에 도시한 바와 같이, 10㎚의 막 두께의 산화막(610)에 의해, 웨이퍼 W 상에 내경 25㎚, 외경 45㎚의 원통 형상의 패턴이 형성된다.
그 후, 웨이퍼 W 상에 블록 공중합체를 도포하고, 친수성 폴리머(602)와 소수성 폴리머(603)로 상분리시킨다. 이때, 블록 공중합체에 있어서의 친수성 폴리머(602)의 분자량의 비율은 대략 20％∼40％이고, 소수성 폴리머(603)의 분자량의 비율은 대략 80％∼60％이다. 그렇게 하면, 원통 형상의 각 산화막(610)을 가이드로 하여, 각 산화막(610)으로부터 등간격의 위치에 원기둥 형상의 친수성 폴리머(602)가 상분리된다. 도 28에 도시된 예의 경우에서는, 4개의 원통 형상의 산화막(610)에 의해 형성되는 정사각형의 대각선의 교점의 위치에, 웨이퍼 W의 상면에 수직으로 원기둥 형상의 친수성 폴리머(602)가 배치된다. 이 때의 친수성 폴리머(602)의 직경은, 산화막(610)의 내경과 마찬가지로 대략 25㎚이며, 블록 공중합체(611)에 있어서의 각 폴리머의 분자량은, 상분리 후의 친수성 폴리머(602)의 직경이 원하는 값으로 되도록 조정되어 있다. 또한, 원통 형상의 산화막(610)의 내측은 블록 공중합체(611)가 상분리되기 위한 스페이스가 존재하지 않기 때문에, 상분리되지 않은 상태 그대로의 블록 공중합체(611)가 남는다.
그 후, 친수성 폴리머(602)를 선택적으로 제거함으로써, 원기둥 형상의 친수성 폴리머(602)가 형성되어 있던 개소에, 소수성 폴리머(603)에 의한 홀 패턴이 형성된다. 그리고, 소수성 폴리머(603)를 마스크로 하여 다시 에칭 처리를 행하여, 피처리막 K에 소수성 폴리머(603)의 홀 패턴을 전사한다. 소수성 폴리머(603)의 마스크에 의해 피처리막 K에 전사된 홀 패턴은, 레지스트막(600)의 마스크에 의해 형성된 홀 패턴으로부터 45° 비스듬히 위치하고 있기 때문에, 웨이퍼 W 상에는 각 홀 패턴 간의 피치가, 레지스트막(600)에 의한 홀 패턴(601)의 피치의 루트 2분의 1 배인, 약 63.6㎚ 피치의 격자 형상의 홀 패턴이 형성된다.
그러나, 홀 패턴의 협피치화를 위한 가이드로서 도 28에 도시한 바와 같이 산화막(610)을 사용한 경우, 당해 산화막(610)이 친수성을 갖기 때문에, 산화막(610)의 표면[산화막(610)과 소수성 폴리머(603) 사이]에도 소정의 두께로 친수성 폴리머(602)가 상분리되는 것이 본 발명자들에 의해 확인되었다. 그 때문에, 상분리 후의 친수성 폴리머(602)를 선택적으로 제거하면, 산화막(610)과 소수성 폴리머 사이에 간극이 형성되어, 소수성 폴리머(603)를 마스크로 하는 그 후의 에칭 처리에 있어서, 당해 간극도 피처리막 K에 전사되어 버린다고 하는 문제가 발생한다.
따라서, 가이드로서의 산화막(610)에 대하여 표면 처리를 실시하여, 산화막(610)의 표면을 소수화하는 것이 생각되지만, 그를 위한 처리 공정이 증가하여 웨이퍼 W 처리의 스루풋이 저하되어 버린다. 또한, 가이드로서, 산화막(610) 이외의 소수성을 갖는 재질을 사용하는 것도 생각되지만, 가이드로서 사용하는 막에는 레지스트막(600)을 애싱 처리할 때의 선택비를 확보할 수 있고, 또한 상술한 바와 같은 직경 45㎚의 미세한 홀 패턴의 측면에, 균일한 두께로 형성할 수 있는 것이 요구된다. 그렇게 하면, 그와 같은 막은 CVD(Chemical Vapor Deposition) 등으로 형성하는 것이 곤란하고, 이 외에 바람직한 방법이 없는 것이 현 상황이다.
본 발명은, 이러한 점을 감안하여 이루어진 것이며, 친수성 폴리머와 소수성 폴리머를 포함하는 블록 공중합체를 사용한 기판 처리에 있어서, 기판 상에 소정의 패턴을 적절하게 형성하는 것을 목적으로 하고 있다.
상기의 목적을 달성하기 위해, 본 발명은 친수성 폴리머와 소수성 폴리머를 포함하는 블록 공중합체를 사용하여, 기판을 처리하는 기판 처리 방법이며, 기판 상에 레지스트막에 의해 원 형상의 패턴을 복수 형성하는 레지스트 패턴 형성 공정과, 상기 레지스트막에 의해 원 형상의 패턴을 형성한 후의 기판에 대하여 제1 블록 공중합체를 도포하는 제1 블록 공중합체 도포 공정과, 상기 제1 블록 공중합체를 상기 친수성 폴리머와 상기 소수성 폴리머로 상분리시키는 제1 폴리머 분리 공정과, 상기 상분리한 상기 제1 블록 공중합체로부터, 상기 친수성 폴리머를 선택적으로 제거하는 제1 폴리머 제거 공정과, 상기 기판 상으로부터 상기 레지스트막을 선택적으로 제거하는 레지스트 제거 공정과, 상기 레지스트 제거 후의 기판에 대하여 제2 블록 공중합체를 도포하는 제2 블록 공중합체 도포 공정과, 상기 제2 블록 공중합체를 상기 친수성 폴리머와 상기 소수성 폴리머로 상분리시키는 제2 폴리머 분리 공정과, 상기 상분리한 상기 제2 블록 공중합체로부터, 상기 친수성 폴리머를 선택적으로 제거하는 제2 폴리머 제거 공정을 갖고, 상기 제1 블록 공중합체 및 상기 제2 블록 공중합체에 있어서의 상기 친수성 폴리머의 분자량의 비율은 20％∼40％이다. 또한, 제1 블록 공중합체와 제2 블록 공중합체의 분자량이나 친수성 폴리머와 소수성 폴리머의 분자량의 비율은 동일해도 되고, 상이해도 된다.
본 발명에 따르면, 친수성 폴리머의 분자량의 비율이 20％∼40％인 블록 공중합체를 레지스트막에 의한 홀 패턴 형성 후의 기판에 대하여 도포하므로, 그 후의 제1 폴리머 분리 공정과 제1 폴리머 제거 공정에 의해, 레지스트막의 홀 패턴 내에 원통 형상의 소수성 폴리머가 형성된다. 그리고, 레지스트 제거 공정에 있어서 레지스트막을 선택적으로 제거함으로써, 기판 상에는 원통 형상의 소수성 폴리머만이 남는다. 따라서, 레지스트 제거 후의 기판에 대하여 다시 블록 공중합체를 도포하고, 제2 폴리머 분리 공정을 행함으로써, 소수성 폴리머를 가이드로 하여, 각 소수성 폴리머로부터 등간격의 위치에 친수성 폴리머가 상분리된다. 이때, 가이드로서 소수성 폴리머를 사용하고 있으므로, 상술한 바와 같이, 친수성인 산화막을 사용한 경우와는 달리, 당해 가이드의 표면에 친수성 폴리머가 상분리되는 일이 없다. 따라서, 산화막을 가이드로 사용한 경우와 같이, 가이드와 소수성 폴리머 사이에 간극이 형성되어 버리는 것을 방지하여, 예를 들어 그 후의 에칭 처리에 있어서, 기판 상에 불필요한 간극의 패턴이 전사되는 것을 방지할 수 있다. 그 결과, 기판 상에 소정의 패턴이 적절하게 형성된다.
다른 관점에 의한 본 발명은, 상기 기판 처리 방법을 기판 처리 시스템에 의해 실행시키도록, 당해 기판 처리 시스템을 제어하는 제어부의 컴퓨터 상에서 동작하는 프로그램을 저장한 판독 가능한 컴퓨터 기억 매체이다.
또 다른 관점에 의한 본 발명은, 친수성 폴리머와 소수성 폴리머를 포함하는 블록 공중합체를 사용하여, 기판을 처리하는 기판 처리 시스템이며,
기판 상에 형성된 노광 처리 후의 레지스트막을 현상하여 레지스트 패턴을 형성하는 현상 장치와, 상기 레지스트 패턴 형성 후의 기판에 대하여 제1 블록 공중합체 및 제2 블록 공중합체를 도포하는 블록 공중합체 도포 장치와, 상기 제1 블록 공중합체 및 상기 제2 블록 공중합체를 상기 친수성 폴리머와 상기 소수성 폴리머로 상분리시키는 폴리머 분리 장치와, 상기 상분리한 상기 제1 블록 공중합체 및 상기 제2 블록 공중합체로부터, 상기 친수성 폴리머를 선택적으로 제거하는 폴리머 제거 장치와, 상기 기판 상으로부터 상기 레지스트막을 선택적으로 제거하는 레지스트 제거 장치와, 상기 블록 공중합체 도포 장치, 상기 폴리머 분리 장치, 상기 폴리머 제거 장치, 상기 레지스트 제거 장치를 제어하는 제어부를 갖고 있다.
그리고 상기 제어부는, 원 형상의 패턴이 형성된 후의 기판에 대하여 제1 블록 공중합체를 도포하도록 상기 블록 공중합체 도포 장치를 제어하고, 상기 제1 블록 공중합체를 상기 친수성 폴리머와 상기 소수성 폴리머로 상분리시키도록 상기 폴리머 분리 장치를 제어하고, 상기 상분리 후의 친수성 폴리머를 선택적으로 제거하도록 상기 폴리머 제거 장치를 제어하고, 상기 기판 상으로부터 상기 레지스트막을 선택적으로 제거하도록 레지스트 제거 장치를 제어하고, 상기 레지스트 제거 후의 기판에 대하여 제2 블록 공중합체를 도포하도록 상기 블록 공중합체 도포 장치를 제어하고, 상기 제2 블록 공중합체를 상기 친수성 폴리머와 상기 소수성 폴리머로 상분리시키도록 상기 폴리머 분리 장치를 제어하고, 상기 상분리한 상기 제2 블록 공중합체로부터, 상기 친수성 폴리머를 선택적으로 제거하도록 상기 폴리머 제거 장치를 제어하도록 구성되고, 상기 제1 블록 공중합체 및 상기 제2 블록 공중합체에 있어서의 상기 친수성 폴리머의 분자량의 비율은 20％∼40％이다.
본 발명에 따르면, 친수성 폴리머와 소수성 폴리머를 포함하는 블록 공중합체를 사용한 기판 처리에 있어서, 기판 상에 소정의 패턴을 적절하게 형성할 수 있다.
도 1은 본 실시 형태에 관한 기판 처리 시스템의 구성의 개략을 도시하는 평면도이다.
도 2는 본 실시 형태에 관한 기판 처리 시스템의 구성의 개략을 도시하는 측면도이다.
도 3은 본 실시 형태에 관한 기판 처리 시스템의 구성의 개략을 도시하는 측면도이다.
도 4는 블록 공중합체 도포 장치의 구성의 개략을 도시하는 종단면도이다.
도 5는 블록 공중합체 도포 장치의 구성의 개략을 도시하는 횡단면도이다.
도 6은 웨이퍼 처리의 주된 공정을 설명한 흐름도이다.
도 7은 웨이퍼 상에 반사 방지막과 중성층이 형성된 모습을 도시하는 종단면의 설명도이다.
도 8은 중성층 상에 레지스트 패턴이 형성된 모습을 도시하는 평면에서 본 설명도이다.
도 9는 중성층 상에 레지스트 패턴이 형성된 모습을 도시하는 종단면의 설명도이다.
도 10은 웨이퍼 상에 제1 블록 공중합체가 도포된 모습을 도시하는 종단면의 설명도이다.
도 11은 제1 블록 공중합체를 친수성 폴리머와 소수성 폴리머로 상분리한 모습을 도시하는 종단면의 설명도이다.
도 12는 제1 블록 공중합체를 친수성 폴리머와 소수성 폴리머로 상분리한 모습을 도시하는 평면의 설명도이다.
도 13은 상분리 후의 블록 공중합체로부터 친수성 폴리머를 선택적으로 제거한 모습을 도시하는 종단면의 설명도이다.
도 14는 피처리막이 에칭 처리된 모습을 도시하는 종단면의 설명도이다.
도 15는 피처리막의 에칭 처리 후에 레지스트 패턴을 제거한 모습을 도시하는 종단면의 설명도이다.
도 16은 피처리막의 에칭 처리 후에 레지스트 패턴을 제거한 모습을 도시하는 평면의 설명도이다.
도 17은 웨이퍼 상에 제2 블록 공중합체가 도포된 모습을 도시하는 종단면의 설명도이다.
도 18은 제2 블록 공중합체를 친수성 폴리머와 소수성 폴리머로 상분리한 모습을 도시하는 평면의 설명도이다.
도 19는 제2 블록 공중합체를 친수성 폴리머와 소수성 폴리머로 상분리한 모습을 도시하는 종단면의 설명도이다.
도 20은 상분리 후의 블록 공중합체로부터 친수성 폴리머를 선택적으로 제거한 모습을 도시하는 종단면의 설명도이다.
도 21은 피처리막이 에칭 처리된 모습을 도시하는 종단면의 설명도이다.
도 22는 피처리막에 소정의 패턴이 형성된 모습을 도시하는 평면의 설명도이다.
도 23은 종래의 웨이퍼 처리에 있어서 웨이퍼 상에 레지스트막으로 홀 패턴을 형성한 모습을 도시하는 평면의 설명도이다.
도 24는 종래의 웨이퍼 처리에 있어서 웨이퍼 상에 산화막을 형성한 모습을 도시하는 종단면의 설명도이다.
도 25는 종래의 웨이퍼 처리에 있어서 웨이퍼 상의 피처리막에 레지스트막의 패턴을 전사한 모습을 도시하는 종단면의 설명도이다.
도 26은 종래의 웨이퍼 처리에 있어서 레지스트막을 선택적으로 제거한 모습을 도시하는 종단면의 설명도이다.
도 27은 종래의 웨이퍼 처리에 있어서 레지스트막을 선택적으로 제거한 모습을 도시하는 평면의 설명도이다.
도 28은 종래의 웨이퍼 처리에 있어서 블록 공중합체를 친수성 폴리머와 소수성 폴리머로 상분리한 모습을 도시하는 종단면의 설명도이다.
이하, 본 발명의 실시 형태에 대하여 설명한다. 도 1은 본 실시 형태에 관한 기판 처리 방법을 실시하는 기판 처리 시스템(1)의 구성의 개략을 도시하는 설명도이다. 도 2 및 도 3은 기판 처리 시스템(1)의 내부 구성의 개략을 도시하는 측면도이다. 본 실시 형태에 있어서의 기판 처리 시스템(1)은, 예를 들어 도포 현상 처리 시스템이며, 본 실시 형태에서는, 웨이퍼 W의 상면에 형성된 피처리막에 소정의 패턴을 형성하는 경우를 예로 하여 설명한다.
기판 처리 시스템(1)은, 도 1에 도시한 바와 같이 복수매의 웨이퍼 W를 수용한 카세트 C가 반입출되는 카세트 스테이션(10)과, 웨이퍼 W에 소정의 처리를 실시하는 복수의 각종 처리 장치를 구비한 처리 스테이션(11)과, 처리 스테이션(11)에 인접하는 노광 장치(12)와의 사이에서 웨이퍼 W의 전달을 행하는 인터페이스 스테이션(13)을 일체로 접속한 구성을 갖고 있다.
카세트 스테이션(10)에는, 카세트 적재대(20)가 설치되어 있다. 카세트 적재대(20)에는, 기판 처리 시스템(1)의 외부에 대하여 카세트 C를 반입출할 때에, 카세트 C를 적재하는 카세트 적재판(21)이 복수 설치되어 있다.
카세트 스테이션(10)에는, 도 1에 도시한 바와 같이 X 방향으로 연장되는 반송로(22) 상을 이동 가능한 웨이퍼 반송 장치(23)가 설치되어 있다. 웨이퍼 반송 장치(23)는 상하 방향 및 연직축 주위(θ 방향)로도 이동 가능하며, 각 카세트 적재판(21) 상의 카세트 C와, 후술하는 처리 스테이션(11)의 제3 블록 G3의 전달 장치 사이에서 웨이퍼 W를 반송할 수 있다.
처리 스테이션(11)에는, 각종 장치를 구비한 복수 예를 들어 4개의 블록 G1, G2, G3, G4가 설치되어 있다. 예를 들어 처리 스테이션(11)의 정면측(도 1의 X 방향 부방향측)에는 제1 블록 G1이 설치되고, 처리 스테이션(11)의 배면측(도 1의 X 방향 정방향측)에는 제2 블록 G2가 설치되어 있다. 또한, 처리 스테이션(11)의 카세트 스테이션(10)측(도 1의 Y 방향 부방향측)에는 제3 블록 G3이 설치되고, 처리 스테이션(11)의 인터페이스 스테이션(13)측(도 1의 Y 방향 정방향측)에는 제4 블록 G4가 설치되어 있다.
예를 들어 제1 블록 G1에는, 도 2에 도시한 바와 같이 복수의 액 처리 장치, 예를 들어 웨이퍼 W를 현상 처리하는 현상 장치(30), 웨이퍼 W 상에 유기 용제를 공급하는, 폴리머 제거 장치로서의 유기 용제 공급 장치(31), 웨이퍼 W 상에 반사 방지막을 형성하는 반사 방지막 형성 장치(32), 웨이퍼 W 상에 중성제를 도포하여 중성층을 형성하는 중성층 형성 장치(33), 웨이퍼 W 상에 레지스트액을 도포하여 레지스트막을 형성하는 레지스트 도포 장치(34), 웨이퍼 W 상에 블록 공중합체를 도포하는 블록 공중합체 도포 장치(35)가 아래로부터 순서대로 겹쳐져 있다.
예를 들어 현상 장치(30), 유기 용제 공급 장치(31), 반사 방지막 형성 장치(32), 중성층 형성 장치(33), 레지스트 도포 장치(34), 블록 공중합체 도포 장치(35)는 각각 수평 방향으로 3개 나란히 배치되어 있다. 또한, 이들 현상 장치(30), 유기 용제 공급 장치(31), 반사 방지막 형성 장치(32), 중성층 형성 장치(33), 레지스트 도포 장치(34), 블록 공중합체 도포 장치(35)의 수나 배치는, 임의로 선택할 수 있다.
이들 현상 장치(30), 유기 용제 공급 장치(31), 반사 방지막 형성 장치(32), 중성층 형성 장치(33), 레지스트 도포 장치(34), 블록 공중합체 도포 장치(35)에서는, 예를 들어 웨이퍼 W 상에 소정의 도포액을 도포하는 스핀 코팅이 행해진다. 스핀 코팅에서는, 예를 들어 도포 노즐로부터 웨이퍼 W 상에 도포액을 토출함과 함께, 웨이퍼 W를 회전시켜, 도포액을 웨이퍼 W의 표면에 확산시킨다. 이들 액 처리 장치의 구성에 대해서는 후술한다.
또한, 블록 공중합체 도포 장치(35)에 의해 웨이퍼 W 상에 도포되는 블록 공중합체는 제1 모노머와 제2 모노머가 직쇄상으로 중합한, 제1 폴리머(제1 모노머의 중합체)와 제2 폴리머(제2 모노머의 중합체)를 갖는 고분자(공중합체)이다. 제1 폴리머로서는, 친수성(극성)을 갖는 친수성 폴리머가 사용되고, 제2 폴리머로서는, 소수성(비극성)을 갖는 소수성 폴리머가 사용된다. 본 실시 형태에서는, 친수성 폴리머로서 예를 들어 폴리메타크릴산메틸(PMMA)이 사용되고, 소수성 폴리머로서는 예를 들어 폴리스티렌(PS)이 사용된다. 또한, 블록 공중합체에 있어서의 친수성 폴리머의 분자량의 비율은 약 20％∼40％이고, 블록 공중합체에 있어서의 소수성 폴리머의 분자량의 비율은 약 80％∼60％이다. 그리고, 블록 공중합체는, 이들 친수성 폴리머와 소수성 폴리머의 공중합체를 용제에 의해 용액상으로 한 것이다.
또한, 중성층 형성 장치(33)에 의해 웨이퍼 W 상에 형성되는 중성층은, 친수성 폴리머와 소수성 폴리머에 대하여 중간의 친화성을 갖는다. 본 실시 형태에서는, 중성층으로서 예를 들어 폴리메타크릴산메틸과 폴리스티렌의 랜덤 공중합체나 교호 공중합체가 사용된다. 이하에 있어서, 「중성」이라고 하는 경우에는, 이와 같이 친수성 폴리머와 소수성 폴리머에 대하여 중간의 친화성을 갖는 것을 의미한다.
예를 들어 제2 블록 G2에는, 도 3에 도시한 바와 같이 웨이퍼 W의 열처리를 행하는 열처리 장치(40), 웨이퍼 W 상의 블록 공중합체에 에너지선으로서 자외선을 조사하여 당해 블록 공중합체를 개질 처리하는 개질 처리 장치로서의 자외선 조사 장치(41), 웨이퍼 W를 소수화 처리하는 어드히젼 장치(42), 웨이퍼 W의 외주부를 노광하는 주변 노광 장치(43), 블록 공중합체 도포 장치(35)에 의해 웨이퍼 W 상에 도포된 블록 공중합체를 친수성 폴리머와 소수성 폴리머로 상분리시키는 폴리머 분리 장치(44)가 상하 방향과 수평 방향으로 나란히 설치되어 있다. 열처리 장치(40)는 웨이퍼 W를 적재하여 가열하는 열판과, 웨이퍼 W를 적재하여 냉각하는 냉각판을 갖고, 가열 처리와 냉각 처리의 양쪽을 행할 수 있다. 또한, 폴리머 분리 장치(44)도 웨이퍼 W에 대하여 열처리를 실시하는 장치이며, 그 구성은 열처리 장치(40)와 마찬가지이다. 자외선 조사 장치(41)는 웨이퍼 W를 적재하는 적재대와, 적재대 상의 웨이퍼 W에 대하여, 예를 들어 파장이 172㎚인 자외선을 조사하는 자외선 조사부를 갖고 있다. 열처리 장치(40), 자외선 조사 장치(41), 어드히젼 장치(42), 주변 노광 장치(43), 폴리머 분리 장치(44)의 수나 배치는, 임의로 선택할 수 있다.
예를 들어 제3 블록 G3에는, 복수의 전달 장치(50, 51, 52, 53, 54, 55, 56)가 아래로부터 순서대로 설치되어 있다. 또한, 제4 블록 G4에는, 복수의 전달 장치(60, 61, 62)가 아래로부터 순서대로 설치되어 있다.
도 1에 도시한 바와 같이 제1 블록 G1∼제4 블록 G4로 둘러싸인 영역에는, 웨이퍼 반송 영역 D가 형성되어 있다. 웨이퍼 반송 영역 D에는, 예를 들어 Y 방향, X 방향, θ 방향 및 상하 방향으로 이동 가능한 반송 아암을 갖는 웨이퍼 반송 장치(70)가 복수 배치되어 있다. 웨이퍼 반송 장치(70)는 웨이퍼 반송 영역 D 내를 이동하여, 주위의 제1 블록 G1, 제2 블록 G2, 제3 블록 G3 및 제4 블록 G4 내의 소정의 장치에 웨이퍼 W를 반송할 수 있다.
또한, 웨이퍼 반송 영역 D에는, 제3 블록 G3과 제4 블록 G4 사이에서 직선적으로 웨이퍼 W를 반송하는 셔틀 반송 장치(80)가 설치되어 있다.
셔틀 반송 장치(80)는 예를 들어 Y 방향으로 직선적으로 이동 가능하게 되어 있다. 셔틀 반송 장치(80)는 웨이퍼 W를 지지한 상태에서 Y 방향으로 이동하여, 제3 블록 G3의 전달 장치(52)와 제4 블록 G4의 전달 장치(62) 사이에서 웨이퍼 W를 반송할 수 있다.
도 1에 도시한 바와 같이 제3 블록 G3의 X 방향 정방향측의 옆에는, 웨이퍼 반송 장치(100)가 설치되어 있다. 웨이퍼 반송 장치(100)는 예를 들어 X 방향, θ 방향 및 상하 방향으로 이동 가능한 반송 아암을 갖고 있다. 웨이퍼 반송 장치(100)는 웨이퍼 W를 지지한 상태에서 상하로 이동하여, 제3 블록 G3 내의 각 전달 장치에 웨이퍼 W를 반송할 수 있다.
인터페이스 스테이션(13)에는, 웨이퍼 반송 장치(110)와 전달 장치(111)가 설치되어 있다. 웨이퍼 반송 장치(110)는 예를 들어 Y 방향, θ 방향 및 상하 방향으로 이동 가능한 반송 아암을 갖고 있다. 웨이퍼 반송 장치(110)는 예를 들어 반송 아암에 웨이퍼 W를 지지하여, 제4 블록 G4 내의 각 전달 장치, 전달 장치(111) 및 노광 장치(12)와의 사이에서 웨이퍼 W를 반송할 수 있다.
다음에, 상술한 블록 공중합체 도포 장치(35)의 구성에 대하여 설명한다. 블록 공중합체 도포 장치(35)는, 도 4에 도시한 바와 같이 처리 용기(130)를 갖고 있다. 처리 용기(130)의 측면에는, 웨이퍼 W의 반입출구(도시하지 않음)가 형성되어 있다.
처리 용기(130) 내에는, 웨이퍼 W를 보유 지지하여 회전시키는 스핀 척(140)이 설치되어 있다. 스핀 척(140)은 예를 들어 모터 등의 척 구동부(141)에 의해 소정의 속도로 회전할 수 있다.
스핀 척(140)의 주위에는, 웨이퍼 W로부터 비산 또는 낙하하는 액체를 받아, 회수하는 컵(142)이 설치되어 있다. 컵(142)의 하면에는, 회수한 액체를 배출하는 배출관(143)과, 컵(142) 내의 분위기를 배기하는 배기관(144)이 접속되어 있다.
도 5에 도시한 바와 같이 컵(142)의 X 방향 부방향(도 5의 하방향)측에는, Y 방향(도 5의 좌우 방향)을 따라서 연신하는 레일(150)이 형성되어 있다. 레일(150)은 예를 들어 컵(142)의 Y 방향 부방향(도 5의 좌방향)측의 외측으로부터 Y 방향 정방향(도 5의 우방향)측의 외측까지 형성되어 있다. 레일(150)에는, 예를 들어 2개의 아암(151, 152)이 설치되어 있다.
제1 아암(151)에는, 제1 블록 공중합체를 공급하는, 제1 공급 노즐(153)이 지지되어 있다. 제1 아암(151)은, 도 5에 도시한 노즐 구동부(154)에 의해, 레일(150) 상을 이동 가능하다. 이에 의해, 제1 공급 노즐(153)은 컵(142)의 Y 방향 정방향측의 외측에 설치된 대기부(155)로부터 컵(142) 내의 웨이퍼 W의 중심부 상방까지 이동할 수 있고, 또한 당해 웨이퍼 W의 표면 상을 웨이퍼 W의 직경 방향으로 이동할 수 있다. 또한, 제1 아암(151)은 노즐 구동부(154)에 의해 승강 가능하며, 제1 공급 노즐(153)의 높이를 조정할 수 있다.
제1 공급 노즐(153)에는, 도 4에 도시한 바와 같이, 제1 블록 공중합체 공급원(156)에 연통하는 제1 블록 공중합체 공급관(157)이 접속되어 있다.
제2 아암(152)에는, 제2 블록 공중합체를 공급하는, 제2 공급 노즐(160)이 지지되어 있다. 제2 아암(152)은 도 5에 도시한 노즐 구동부(161)에 의해 레일(150) 상을 이동 가능하며, 제2 공급 노즐(160)을 컵(142)의 Y 방향 부방향측의 외측에 설치된 대기부(162)로부터 컵(142) 내의 웨이퍼 W의 중심부 상방까지 이동시킬 수 있다. 또한, 노즐 구동부(161)에 의해, 제2 아암(152)은 승강 가능하며, 제2 공급 노즐(160)의 높이를 조절할 수 있다.
제2 공급 노즐(160)에는, 도 4에 도시한 바와 같이 제2 블록 공중합체 공급원(163)에 연통하는 제2 블록 공중합체 공급관(164)이 접속되어 있다. 또한, 제1 블록 공중합체와 제2 블록 공중합체에 대해서는 후술한다
다른 액 처리 장치인 현상 장치(30), 유기 용제 공급 장치(31), 반사 방지막 형성 장치(32), 중성층 형성 장치(33) 및 레지스트 도포 장치(34)의 구성은, 노즐로부터 공급되는 액이 상이한 점 이외는, 상술한 블록 공중합체 도포 장치(35)의 구성과 마찬가지이므로 설명을 생략한다.
이상의 기판 처리 시스템(1)에는, 도 1에 도시한 바와 같이 제어부(300)가 설치되어 있다. 제어부(300)는 예를 들어 컴퓨터이며, 프로그램 저장부(도시하지 않음)를 갖고 있다. 프로그램 저장부에는, 기판 처리 시스템(1)에 있어서의 웨이퍼 W의 처리를 제어하는 프로그램이 저장되어 있다. 또한, 프로그램 저장부에는, 상술한 각종 처리 장치나 반송 장치 등의 구동계의 동작을 제어하여, 기판 처리 시스템(1)에 있어서의 후술하는 처리를 실현시키기 위한 프로그램도 저장되어 있다. 또한, 상기 프로그램은, 예를 들어 컴퓨터 판독 가능한 하드 디스크(HD), 플렉시블 디스크(FD), 콤팩트 디스크(CD), 마그네토 옵티컬 디스크(MO), 메모리 카드 등의 컴퓨터에 판독 가능한 기억 매체에 기록되어 있었던 것이며, 그 기억 매체로부터 제어부(300)에 인스톨된 것이어도 된다.
다음에, 이상과 같이 구성된 기판 처리 시스템(1)을 사용하여 행해지는 웨이퍼 처리에 대하여 설명한다. 도 6은 이러한 웨이퍼 처리의 주된 공정의 예를 설명하는 흐름도이다.
우선, 복수의 웨이퍼 W를 수납한 카세트 C가, 기판 처리 시스템(1)의 카세트 스테이션(10)에 반입되고, 웨이퍼 반송 장치(23)에 의해 카세트 C 내의 각 웨이퍼 W가 순차적으로 처리 스테이션(11)의 전달 장치(53)에 반송된다.
다음으로 웨이퍼 W는 열처리 장치(40)에 반송되어 온도 조절된 후, 반사 방지막 형성 장치(32)에 반송되어, 도 7에 도시한 바와 같이 웨이퍼 W 상에 반사 방지막(400)이 형성된다(도 6의 공정 S1). 또한, 본 실시 형태에 있어서의 웨이퍼 W에는, 이미 설명한 대로 미리 피처리막 K가 웨이퍼 W의 상면에 형성되어 있고, 반사 방지막(400)은 이 피처리막 K의 상면에 형성된다. 그 후 웨이퍼 W는 열처리 장치(40)에 반송되어, 가열되어, 온도 조절된다.
다음으로 웨이퍼 W는 중성층 형성 장치(33)에 반송되어, 도 7에 도시한 바와 같이 웨이퍼 W의 반사 방지막(400) 상에 중성제가 도포되어, 중성층(401)이 형성된다(도 6의 공정 S2). 그 후 웨이퍼 W는 열처리 장치(40)에 반송되어, 가열되어, 온도 조절된다.
다음으로 웨이퍼 W는 어드히젼 장치(42)에 반송되어, 어드히젼 처리된다. 그 후 웨이퍼 W는 레지스트 도포 장치(34)에 반송되어, 웨이퍼 W의 중성층(401) 상에 레지스트액이 도포되어, 레지스트막이 형성된다. 그 후 웨이퍼 W는 열처리 장치(40)에 반송되어, 프리베이크 처리된다. 그 후 웨이퍼 W는 주변 노광 장치(43)에 반송되어, 주변 노광 처리된다. 또한, 본 실시 형태에 있어서의 레지스트는, 예를 들어 ArF 레지스트이다.
다음에 웨이퍼 W는 인터페이스 스테이션(13)의 웨이퍼 반송 장치(110)에 의해 노광 장치(12)에 반송되어, 노광 처리된다. 그 후 웨이퍼 W는 열처리 장치(40)에 반송되어, 노광 후 베이크 처리된다. 그 후 웨이퍼 W는 현상 장치(30)에 반송되어, 현상 처리된다. 현상 종료 후, 웨이퍼 W는 열처리 장치(40)에 반송되어, 포스트베이크 처리된다. 이렇게 하여, 도 8, 도 9에 도시한 바와 같이 웨이퍼 W의 중성층(401) 상에 레지스트막에 의한 소정의 레지스트 패턴(402)이 형성된다(도 6의 공정 S3). 본 실시 형태에 있어서의 레지스트 패턴(402)은 평면에서 보아 직경 Q의 원 형상의 홀부(402a)가 격자 형상으로 복수 배열된 패턴이다. 또한, 상하 좌우로 인접하는 각 홀부(402a)의 중심 간의 거리(도 8의 피치 P)는 동일하다. 즉, 각 홀부(402a)는 정사각형 형상으로 형성되어 있다. 본 실시 형태에 있어서의 피치 P는, 예를 들어 약 90㎚이다. 또한, 홀부(402a)의 직경 Q는, 후술하는 바와 같이 홀부(402a)에 친수성 폴리머와 소수성 폴리머가 동심원 형상으로 상분리되도록 설정된다. 본 실시 형태에서는, 홀부(402a)의 직경 Q는 예를 들어 약 45㎚이다.
다음에 웨이퍼 W는 블록 공중합체 도포 장치(35)에 반송된다. 블록 공중합체 도포 장치(35)에서는, 제1 공급 노즐(153)로부터 웨이퍼 상에 제1 블록 공중합체(403)가 공급되어, 도 10에 도시한 바와 같이 웨이퍼 W 상에 제1 블록 공중합체(403)가 도포된다(제1 블록 공중합체 도포 공정. 도 6의 공정 S4).
다음에 웨이퍼 W는 폴리머 분리 장치(44)에 반송되어, 소정의 온도로 열처리가 행해진다. 이에 의해, 도 11 및 도 12에 도시한 바와 같이, 웨이퍼 W 상의 제1 블록 공중합체(403)가 친수성 폴리머(404)와 소수성 폴리머(405)로 상분리된다(제1 폴리머 분리 공정. 도 6의 공정 S5). 여기서, 상술한 바와 같이, 제1 블록 공중합체(403)에 있어서 친수성 폴리머(404)의 분자량의 비율은 20％∼40％이고, 소수성 폴리머(405)의 분자량의 비율은 80％∼60％이다. 그렇게 하면, 공정 S5에 있어서, 도 11 및 도 12에 도시한 바와 같이, 레지스트 패턴(402)의 홀부(402a)의 중심에 원기둥 형상의 친수성 폴리머(404)가 상분리된다. 또한, 친수성 폴리머(404) 외주를 둘러싸도록, 원통 형상의 소수성 폴리머(405)가 친수성 폴리머(404)에 동심원 형상으로 상분리된다. 또한, 원기둥 형상의 친수성 폴리머(404)의 직경은, 제1 블록 공중합체(403)를 구성하는 고분자인 친수성 폴리머와 소수성 폴리머 사이의 상호 작용 파라미터인 χ(카이) 파라미터나, 각 폴리머의 분자량에 의해 정해진다. 그 때문에, 제1 블록 공중합체(403)는 원기둥 형상의 친수성 폴리머(404)의 직경, 즉, 후술하는 에칭 처리 공정에서 피처리막 K에 전사하는 홀 패턴이 원하는 직경으로 되도록, χ(카이) 파라미터나, 각 폴리머의 분자량이 설정되어 있다. 본 실시 형태에서는, 예를 들어 상분리 후의 원기둥 형상의 친수성 폴리머(404)의 직경은 약 25㎚이다.
다음에 웨이퍼 W는 자외선 조사 장치(41)에 반송된다. 자외선 조사 장치(41)에서는, 웨이퍼 W에 자외선을 조사함으로써, 친수성 폴리머(404)인 폴리메타크릴산메틸의 결합쇄를 절단함과 함께, 소수성 폴리머(405)인 폴리스티렌을 가교 반응시킨다(도 6의 공정 S6).
다음에 웨이퍼 W는 유기 용제 공급 장치(31)에 반송된다. 유기 용제 공급 장치(31)에서는, 웨이퍼 W에 극성을 갖는 유기 용제가 공급된다. 극성 유기 용제로서는, 예를 들어 IPA(이소프로필알코올) 등이 사용된다. 이것에 의해, 자외선 조사에 의해 결합쇄가 절단된 친수성 폴리머(404)가 유기 용제에 의해 용해되어, 웨이퍼 W로부터 친수성 폴리머(404)가 선택적으로 제거된다(제1 폴리머 제거 공정. 도 6의 공정 S7). 그 결과, 도 13에 도시한 바와 같이, 소수성 폴리머(405)에 의해 내경 25㎚의 홀 형상의 패턴(405a)이 형성된다. 또한, 이 공정 S7은, 홀부(402a)의 직경을 작게 하는 소위 홀 쉬링크 프로세스이기도 하다.
그 후 웨이퍼 W는 웨이퍼 반송 장치(70)에 의해 전달 장치(50)에 반송되고, 그 후 카세트 스테이션(10)의 웨이퍼 반송 장치(23)에 의해 소정의 카세트 적재판(21)의 카세트 C에 반송된다.
그 후, 카세트 C는 기판 처리 시스템(1)의 외부에 설치된 에칭 처리 장치(도시하지 않음)에 반송되어, 레지스트막[레지스트 패턴(402)] 및 소수성 폴리머(405)를 마스크로 하여, 중성층(401), 반사 방지막(400) 및 피처리막 K가 에칭 처리된다. 이에 의해, 도 14에 도시한 바와 같이, 피처리막 K에 소정의 패턴으로서, 직경 25㎚의 홀 패턴(406)이 전사된다(도 6의 공정 S8). 또한, 에칭 처리 장치로서는, 예를 들어 RIE(Reactive Ion Eching) 장치가 사용된다. 즉, 에칭 처리 장치에서는, 반응성의 기체(에칭 가스)나 이온, 라디칼에 의해, 친수성 폴리머나 반사 방지막과 같은 피처리막을 에칭하는 드라이 에칭이 행해진다.
그 후 웨이퍼 W는, 레지스트 제거 장치인 애싱 처리 장치(도시하지 않음)에 반송되어, 웨이퍼 W 상으로부터 레지스트 패턴(402)이 선택적으로 제거된다(도 6의 공정 S9). 그 결과, 웨이퍼 W의 중성층(401)의 상면에는, 예를 들어 도 15, 도 16에 도시된 바와 같이, 정사각형 형상의 패턴으로 배열되는, 내부에 원기둥 형상의 홀 패턴(구멍)(406)을 갖는 소수성 폴리머(405)로 이루어지는 통 형상체가 형성된다. 바꾸어 말하면, 웨이퍼 W의 중성층(401)의 상면에는, 원통 형상의 소수성 폴리머(405)만이 남은 상태로 된다. 또한, 이 애싱 처리에 있어서는, 레지스트 패턴(402)의 홀부(402a)에 잔존하는 소수성 폴리머(405)도 애싱되지만, 일반적으로 ArF 레지스트는 폴리메타크릴산메틸을 기재로 하고 있어, 본 발명자들에 의하면, 소수성 폴리머(405)인 폴리스티렌과의 선택비를 확보할 수 있기 때문에, 소수성 폴리머(405)는 완전히 애싱되지 않고 웨이퍼 W 상에 남는다.
애싱 처리에 의해 레지스트 패턴(402)이 제거된 웨이퍼 W는 다시 기판 처리 시스템(1)에 반송된다. 계속해서, 웨이퍼 W는 블록 공중합체 도포 장치(35)에 반송되어, 제2 공급 노즐(160)로부터 중성층(401)의 상면에 원통 형상의 소수성 폴리머(405)만이 남은 상태의 웨이퍼 W 상에 제2 블록 공중합체(410)가 공급되어, 도 17에 도시한 바와 같이, 웨이퍼 W 상에 제2 블록 공중합체(410)가 도포된다(제2 블록 공중합체 도포 공정. 도 6의 공정 S10). 이때, 제2 블록 공중합체(410)는 홀 패턴(406)의 내부에도 도포된다. 제2 블록 공중합체(410)에 있어서의 각 폴리머의 분자량은, 당해 제2 블록 공중합체(410)를 상분리시켰을 때에, 원기둥 형상의 친수성 폴리머의 직경이 약 25㎚로 되도록 설정되어 있다.
그 후, 웨이퍼 W는 폴리머 분리 장치(44)에 반송되어, 공정 S5의 경우와 마찬가지로, 소정의 온도에서 열처리가 행해진다. 이에 의해, 웨이퍼 W 상의 제2 블록 공중합체(410)가 도 18, 도 19에 도시한 바와 같이, 친수성 폴리머(411)와 소수성 폴리머(412)로 상분리된다(제2 폴리머 분리 공정. 도 6의 공정 S11). 또한, 원통 형상의 소수성 폴리머(405)의 내측에 도포된 제2 블록 공중합체(410)는, 원통 형상의 소수성 폴리머(405)의 내측에 상분리되기 위한 스페이스가 없기 때문에, 상분리되지 않고 그 상태 그대로 제2 블록 공중합체(410)로서 남는다.
상분리된 친수성 폴리머(411)는 제1 폴리머 분리 공정(공정 S5)에 있어서 상분리된 소수성 폴리머(405)로부터 등간격의 위치에 배치된다. 본 실시 형태에서는, 소수성 폴리머(405)가 정사각형 형상으로 배열되어 있기 때문에, 친수성 폴리머(411)는, 예를 들어 도 18에 도시한 바와 같이, 각 소수성 폴리머(405)에 의해 형성되는 정사각형의 대각선(도 18 중의 일점쇄선)의 교점의 위치에 배치되고, 그 이외의 개소에는 제2 폴리머 분리 공정에서 상분리된 소수성 폴리머(412)가 배치된다. 이때, 친수성 폴리머(404)의 가이드로서, 원기둥 형상의 소수성 폴리머(405)를 사용하고 있기 때문에, 제2 폴리머 분리 공정(공정 S11)에 있어서 상분리된 소수성 폴리머(405)는, 제1 폴리머 분리 공정(공정 S5)에 있어서 상분리된 소수성 폴리머(405)에 인접하여 배치된다. 바꾸어 말하면, 가이드로서 친수성의 산화막(610)을 사용한 경우와 같이, 제1 폴리머 분리 공정에서 상분리된 소수성 폴리머(405)의 표면에 인접하여 친수성 폴리머(404)가 배치되는 일이 없다. 또한, 제1 블록 공중합체(403)는, 직경 약 45㎚의 홀부(402a)의 내측에서 직경 약 25㎚의 친수성 폴리머(404)를 상분리시키는 것에 대하여, 제2 블록 공중합체(410)는, 상술한 바와 같이, 소수성 폴리머(405)의 사이에 직경 약 25㎚의 원기둥 형상의 친수성 폴리머(411)를 상분리시키므로, 제1 블록 공중합체(403)와는 각 폴리머의 분자량은 상이한 것으로 된다.
그 후, 공정 S6과 마찬가지로, 자외선 조사 장치(41)에 의해 웨이퍼 W에 자외선을 조사하여 친수성 폴리머(411)인 폴리메타크릴산메틸의 결합쇄를 절단함과 함께, 소수성 폴리머(412)인 폴리스티렌을 가교 반응시킨다(도 6의 공정 S12). 다음에, 웨이퍼 W는 유기 용제 공급 장치(31)에 반송되어, 웨이퍼 W 상에 극성 유기 용제가 공급된다. 그것에 의해, 도 20에 도시한 바와 같이, 웨이퍼 W로부터 친수성 폴리머(411)가 선택적으로 제거되어(제2 폴리머 제거 공정. 도 6의 공정 S13), 소수성 폴리머(412)에 내경 25㎚의 홀 형상의 패턴(412a)이 형성된다. 이때, 원통 형상의 소수성 폴리머(405) 내측의 제2 블록 공중합체(410)는 제거되지 않고 웨이퍼 W 상에 남는다.
그 후, 웨이퍼 W는 기판 처리 시스템(1)의 외부에 설치된 에칭 처리 장치(도시하지 않음)에 다시 반송되어, 소수성 폴리머(405, 412)를 마스크로 하여, 중성층(401), 반사 방지막(400) 및 피처리막 K가 에칭 처리된다. 이에 의해, 도 21에 도시한 바와 같이, 피처리막 K에 패턴(412a)과 동일한 직경을 갖는 홀 패턴(406)이 전사된다(도 6의 공정 S14).
그 후, 웨이퍼 W가 다시 에칭 처리되어, 웨이퍼 W 상의 소수성 폴리머(405, 412), 제2 블록 공중합체(410), 중성층(401) 및 반사 방지막(400)이 제거된다. 그 결과, 도 22에 도시한 바와 같이, 웨이퍼 W 상의 피처리막 K에, 경사 45° 방향으로 인접하는 5개의 홀 패턴(406)이 형성된다. 이 홀 패턴(406) 간의 피치 P1은, 공정 S3에서 형성된 레지스트 패턴(402)에 의한 홀부(402a)의 피치의 루트 2분의 1배이며, 블록 공중합체를 사용한 협피치화가 실현된다. 이에 의해, 일련의 웨이퍼 처리가 종료된다
이상의 실시 형태에 의하면, 친수성 폴리머의 분자량의 비율이 20％∼40％인 제1 블록 공중합체(403)를 레지스트 패턴(402) 형성 후의 웨이퍼 W에 대하여 도포하고, 그 후, 제1 폴리머 분리 공정(공정 S5)과 제1 폴리머 제거 공정(공정 S7)을 행함으로써, 레지스트 패턴(402)의 홀부(402a) 내에 원통 형상의 소수성 폴리머가 형성된다. 그리고, 공정 S9에 있어서 레지스트 패턴(402)을 선택적으로 제거함으로써, 웨이퍼 W 상에는 원통 형상의 소수성 폴리머(405)만이 남는다. 따라서, 레지스트 제거 후의 웨이퍼 W에 대하여 제2 블록 공중합체(410)를 도포하고, 제2 폴리머 분리 공정(공정 S11)을 행함으로써, 소수성 폴리머(405)를 가이드로 하여, 각 소수성 폴리머(405)로부터 등간격의 위치에 친수성 폴리머(411)가 상분리된다. 이때, 가이드로서 소수성 폴리머(405)를 사용하고 있으므로, 예를 들어 친수성의 산화막(610)을 사용한 경우와는 달리, 당해 가이드의 표면에 친수성 폴리머(411)가 상분리되는 일이 없다. 그 결과, 산화막(610)을 가이드로 사용한 경우와 같이, 가이드와 소수성 폴리머(405, 412) 사이에 간극이 형성되어 버리는 것을 방지할 수 있다. 따라서, 예를 들어 그 후의 에칭 처리에 있어서, 피처리막 K 상에 불필요한 간극의 패턴이 전사되지 않고, 협피치화한 홀 패턴(406)을 피처리막 K에 형성할 수 있다.
또한, 제2 블록 공중합체(410)를 상분리시킬 때의 가이드로서 예를 들어 SiO2 등의 산화막(610)을 사용하는 경우, 무기물인 당해 산화막(610)은 유기물인 친수성 폴리머나 소수성 폴리머와의 사이에 높은 에칭 선택비가 발생한다. 그렇게 하면, 예를 들어 도 28에 도시한 바와 같이, 산화막(610)을 가이드로 하여 블록 공중합체(611)를 상분리시키고, 소수성 폴리머(603)를 마스크로 하여 에칭 처리를 행한 후에, 불필요하게 된 소수성 폴리머(603)와 산화막(610)을 웨이퍼 W 상으로부터 제거하기 위해서는, 당해 소수성 폴리머(603)와 산화막(610)에 대하여 각각의 에칭 처리를 행할 필요가 있다. 그 경우, 웨이퍼 처리의 스루풋이 저하되어 버린다. 그것에 반해 본 실시 형태에서는, 소수성 폴리머(405)를 가이드로서 사용하므로, 불필요하게 된 소수성 폴리머(405)와 소수성 폴리머(412)를 한번의 에칭으로 제거할 수 있어, 그와 같은 문제가 발생하는 일도 없다.
또한, 제2 블록 공중합체(410)를 상분리시킬 때의 가이드로서 산화막(610)을 사용하는 경우, 산화막(610) 형성을 위해, 일단 기판 처리 시스템(1)의 외부에 반출하여, 전용의 성막 장치에 의해 성막 처리를 행할 필요가 있지만, 본 실시 형태와 같이 제1 블록 공중합체(403)를 가이드로서 사용하는 경우, 기판 처리 시스템(1) 내에서 가이드 형성을 위한 모든 처리를 행할 수 있다. 따라서, 웨이퍼 W에 가이드를 작성할 때의 스루풋을 향상시킬 수도 있다.
이상의 실시 형태에서는, 친수성 폴리머(404, 411)를 선택적으로 제거하기 위해, 웨이퍼 W에 자외선을 조사하고, 그 후 극성 유기 용제를 공급하였지만, 친수성 폴리머(404, 411)의 제거 방법에 대해서는 본 실시 형태의 내용에 한정되는 것은 아니고, 예를 들어 드라이 에칭 등을 사용하여 친수성 폴리머(404, 411)를 선택적으로 제거하도록 해도 된다.
또한, 이상의 실시 형태에서는, 공정 S9에 있어서 레지스트 패턴(402)을 애싱 처리하여 제거하였지만, 레지스트 패턴(402)의 제거 방법에 대해서도 본 실시 형태의 내용에 한정되는 것은 아니다. 본 발명자들에 의하면, 예를 들어 레지스트로서 극성을 갖는 것이면, 네가티브 현상형 또는 포지티브 현상형 중 어느 것을 사용한 경우라도, 공정 S6에서 웨이퍼 W에 에너지선으로서 예를 들어 파장 172㎚의 자외선을 조사하고, 공정 S7에서 극성 유기 용제 대신에 아세트산을 공급함으로써, 친수성 폴리머(404) 외에 레지스트 패턴(402)도 용해되어, 중성층(401) 상에는 소수성 폴리머만이 남는 것이 확인되었다. 따라서, 기판 처리 시스템(1)의 예를 들어 현상 장치(30)나 유기 용제 공급 장치(31)를, 웨이퍼 W에 대하여 아세트산을 공급 가능하게 구성해 놓고, 공정 S8에 있어서 레지스트 패턴(402) 및 소수성 폴리머(405)를 마스크로 하여 피처리막 K를 드라이 에칭 처리한 후, 웨이퍼 W를 애싱 처리 장치가 아니라 기판 처리 시스템(1)에 반송하고, 현상 장치(30)나 유기 용제 공급 장치(31)에 의해 아세트산을 공급하도록 해도 된다. 그렇게 함으로써, 드라이 에칭 이외의 처리를 모두 기판 처리 시스템(1)에서 행할 수 있으므로, 웨이퍼 처리의 스루풋을 향상시킬 수 있다. 이러한 경우, 현상 장치(30)나 유기 용제 공급 장치(31)는, 레지스트막을 선택적으로 제거하는 레지스트 제거 장치로서 기능한다. 또한, 공정 S6에서 조사하는 에너지선으로서는, 자외선 대신에 예를 들어 전자선이어도 된다.
또한, 이상의 실시 형태에서는, 피처리막 K에의 패턴의 전사를, 공정 S8과 공정 S14의 2회로 나누어 행하였지만, 예를 들어 공정 S8에서의 에칭 처리를 생략하고, 공정 S14에 있어서 피처리막 K에의 홀 형상의 패턴(405a)과 패턴(412a)의 전사를 동시에 행하도록 해도 된다. 패턴(405a)과 패턴(412a)의 전사를 나누어 행하는 것은, 공정 S10에서 원통 형상의 소수성 폴리머(405) 내측에 도포된 제2 블록 공중합체(410)를 공정 S13에서 제거할 수 없는 것에 기인하고 있다. 즉, 중성층(401)도 제2 블록 공중합체(410)도, 친수성 폴리머와 소수성 폴리머에 의해 구성되어 있는 것이기 때문에, 공정 S14에서는 모두 에칭되지만, 본 발명자들에 의하면, 선택비에는 거의 차가 없다. 그 때문에, 공정 S14에서 중성층(401)을 에칭 처리할 때에 중성층(401)이 노출되어 있는 패턴(412a)에 대응하는 개소와, 제2 블록 공중합체(410)가 잔존하고 있는 패턴(412a)에 대응하는 개소에서는, 균일하게 에칭을 행할 수 없게 된다.
따라서, 예를 들어 공정 S2에서 중성층(401)을 형성할 때의 열 처리 온도를, 예를 들어 블록 공중합체를 상분리시킬 때의 열 처리 온도보다도 높은 온도(대략 300℃∼400℃ 정도)로 설정하고, 중성층(401)을 가교 반응시켜 둠으로써, 중성층(401)과 제2 블록 공중합체(410)에 에칭 선택비를 갖게 하도록 하면, 예를 들어 공정 S14에 있어서 패턴(405a)과 패턴(412a)에 대응하는 개소를 동시에 에칭해도, 중성층(401)의 에칭이 불균일해지는 것을 완화할 수 있다.
또한, 중성층(401)의 하지에 예를 들어 메탈 하드마스크를 형성해 두어도 된다. 이러한 경우, 중성층(401)과 제2 블록 공중합체(410)에서 선택비가 확보되어 있지 않아도, 에칭은 일단 메탈 하드마스크에서 멈춘다. 따라서, 중성층(401)과 제2 블록 공중합체(410)를 제거한 후에, 메탈 하드마스크에 패턴을 전사하면, 당해 메탈 하드마스크를 사용하여 계속해서 피처리막 K에 패턴을 전사할 수 있으므로, 공정 S14에서 패턴(405a)과 패턴(412a)에 대응하는 개소를 동시에 에칭 처리하는 것이 가능해진다.
이상의 실시 형태에서는, 제1 블록 공중합체(403)와 제2 블록 공중합체(410)의 각 폴리머의 분자량을 상이한 것으로 하고 있었지만, 제1 블록 공중합체(403)와 제2 블록 공중합체(410)는 동일한 것이어도 된다. 블록 공중합체에 포함되는 각 폴리머의 분자량은, 예를 들어 공정 S5의 제1 폴리머 분리 공정에 있어서 형성하는 원기둥 형상의 친수성 폴리머(404)의 직경과, 공정 S11의 제2 폴리머 분리 공정에 있어서 형성하는 원기둥 형상의 친수성 폴리머(411)의 직경에 의해 정해지는 것이며, 친수성 폴리머(404, 411)와 소수성 폴리머(405, 412)가 적정하게 상분리되는 범위 내에 있어서는 임의로 설정이 가능하다.
이상의 실시 형태에서는, 가이드로서 기능하는 원통 형상의 소수성 폴리머(405)의 배치를 결정하기 위한 홀부(402a)가 정사각형 형상으로 배치되도록 레지스트 패턴(402)을 형성한 경우를 예로 하여 설명하였지만, 홀부(402a)의 배치는 본 실시 형태의 내용에 한정되는 것은 아니고, 예를 들어 삼각형 형상으로 배치해도 되고, 육각형 형상으로 배치해도 된다. 제2 블록 공중합체(410)에 있어서의 친수성 폴리머(411)의 분자량의 비율을 약 20％∼40％로 함으로써, 원기둥 형상의 친수성 폴리머(411)는 가이드의 표면으로부터 등간격의 위치, 즉 에너지적으로 안정된 위치에 자율적으로 상분리되어 배열된다. 따라서, 홀부(402a)의 배치는, 자율적으로 배열되는 친수성 폴리머(411)의 위치를 고려하여 적절히 설정된다.
또한, 이상의 실시 형태에서는, 4개의 홀부(402a)로부터 등간격의 위치에 1개의 친수성 폴리머(411)가 상분리되도록, 각 홀부(402a) 간의 피치가 설정되어 있었지만, 각 홀부(402a) 간의 피치에 대해서도 본 실시 형태의 내용에 한정되는 것은 아니고, 임의로 설정이 가능하다. 상술한 바와 같이, 친수성 폴리머(411)는 에너지적으로 안정된 위치에 자율적으로 상분리되므로, 각 홀부(402a) 간의 피치를 넓게 함으로써, 당해 홀부(402a)에 대응하는 위치에 형성되는 가이드로서의 원통 형상의 소수성 폴리머(405)의 사이에, 복수의 친수성 폴리머(411)를 상분리시키는 것도 가능하다.
또한, 종래의 포토리소그래피 기술을 사용하여 홀 패턴(406) 간의 피치 P를 좁히는 방법으로서는, 노광 처리 및 현상 처리를 복수회 행하는, 소위 더블 패터닝이 알려져 있지만, 더블 패터닝에 있어서는, 2회째 이후의 패터닝 시에, 1회째의 패터닝에 대한 얼라인먼트를 정확하게 행할 필요가 있다. 그것에 반해, 본 실시 형태와 같이, 블록 공중합체를 사용하는 경우, 제2 블록 공중합체(410)의 친수성 폴리머(411)는 자율적으로 에너지적으로 안정된 장소, 즉 가이드로 되는 복수의 소수성 폴리머(405)로부터 등간격의 장소에 상분리된다. 따라서, 종래의 더블 패터닝과 같은 얼라인먼트 조정이 불필요하게 되고, 또한, 노광 처리도 레지스트 패턴(402)의 홀부(402a)를 형성하기 위한 1번만으로 되기 때문에, 매우 효율적으로 홀 패턴의 협피치화를 도모할 수 있다.
또한, 이상의 실시 형태에서는, 제1 블록 공중합체(403)의 소수성 폴리머(405)를 상분리시킬 때의 가이드로서, 레지스트 패턴(402)의 홀부(402a)를 사용하였지만, 가이드로서는 반드시 레지스트 패턴(402)을 사용할 필요는 없고, 당해 패턴 내에서 동심원 형상으로 친수성 폴리머(404)와 소수성 폴리머(405)로 상분리시킬 수 있는 것이면, 예를 들어 레지스트 패턴(402)의 홀부(402a)를 전사한 중성층(401)이거나, 또는 폴리스티렌의 막 등이거나 해도 된다.
이상의 실시 형태에서는, 웨이퍼 W 상의 피처리막 K에 대하여 홀 패턴(406)을 전사하는 경우를 예로 들어 설명하였지만, 예를 들어 웨이퍼 W에 대하여 에칭을 실시하고, 웨이퍼 W 상에 홀 패턴(406)을 전사하는 경우에도 적용할 수 있다.
또한, 이상의 실시 형태에서는, 레지스트 패턴(402)의 하지막으로서, 반사 방지막(400)이나 중성층(401)을 형성하였지만, 이들에 대해서도 반드시 필요한 것은 아니다. 특히, 중성층(401)은 블록 공중합체를 상분리시켰을 때에, 웨이퍼 W의 법선 방향을 따라서 친수성 폴리머(404)와 소수성 폴리머(405)를 배열시키기 위해 사용되기 때문에, 중성층(401)을 형성하지 않은 경우라도, 레지스트 패턴(402)의 하지가 친수성 폴리머와 소수성 폴리머에 대하여 중성이나, 또는 중성이 아니라도, 친수성 폴리머(404)와 소수성 폴리머(405)가 적정하게 상분리되는 것이면, 중성층(401)은 반드시 형성할 필요는 없다. 이러한 경우, 레지스트 패턴(402)의 하지, 즉 블록 공중합체(403)가 도포되는 면은, 예를 들어 반사 방지막(400)이어도 된다.
이상, 첨부 도면을 참조하면서 본 발명의 적합한 실시 형태에 대하여 설명하였지만, 본 발명은 이러한 예에 한정되지 않는다. 당업자이면, 청구범위에 기재된 사상의 범주 내에서, 각종 변경예 또는 수정예에 상도할 수 있는 것은 명확하고, 그들에 대해서도 당연히 본 발명의 기술적 범위에 속하는 것으로 이해된다. 본 발명은 이 예에 한하지 않고 다양한 형태를 채용할 수 있는 것이다. 본 발명은 기판이 웨이퍼 이외의 FPD(플랫 패널 디스플레이), 포토마스크용의 마스크 레티클 등의 다른 기판인 경우에도 적용할 수 있다.
본 발명은, 예를 들어 친수성을 갖는 친수성 폴리머와 소수성을 갖는 소수성 폴리머를 포함하는 블록 공중합체를 사용하여, 기판을 처리할 때에 유용하다.
1 : 기판 처리 시스템
30 : 현상 장치
31 : 유기 용제 공급 장치
32 : 반사 방지막 형성 장치
33 : 중성층 형성 장치
34 : 레지스트 도포 장치
35 : 블록 공중합체 도포 장치
40 : 열처리 장치
300 : 제어부
400 : 반사 방지막
401 : 중성층
402 : 레지스트 패턴
403 : 제1 블록 공중합체
404 : 친수성 폴리머
405 : 소수성 폴리머
406 : 홀 패턴
410 : 제2 블록 공중합체
411 : 친수성 폴리머
412 : 소수성 폴리머
W : 웨이퍼

Claims (9)

  1. 친수성 폴리머와 소수성 폴리머를 포함하는 블록 공중합체를 사용하여, 기판을 처리하는 기판 처리 방법이며,
    기판 상에 레지스트막에 의해 원 형상의 패턴을 복수 형성하는 레지스트 패턴 형성 공정과,
    상기 레지스트막에 의해 원 형상의 패턴을 형성한 후의 기판에 대하여 제1 블록 공중합체를 도포하는 제1 블록 공중합체 도포 공정과,
    상기 제1 블록 공중합체를 상기 친수성 폴리머와 상기 소수성 폴리머로 상분리시키는 제1 폴리머 분리 공정과,
    상기 상분리한 상기 제1 블록 공중합체로부터, 상기 친수성 폴리머를 선택적으로 제거하는 제1 폴리머 제거 공정과,
    상기 기판 상으로부터 상기 레지스트막을 선택적으로 제거하는 레지스트 제거 공정과,
    상기 레지스트 제거 후의 기판에 대하여 제2 블록 공중합체를 도포하는 제2 블록 공중합체 도포 공정과,
    상기 제2 블록 공중합체를 상기 친수성 폴리머와 상기 소수성 폴리머로 상분리시키는 제2 폴리머 분리 공정과,
    상기 상분리한 상기 제2 블록 공중합체로부터, 상기 친수성 폴리머를 선택적으로 제거하는 제2 폴리머 제거 공정을 갖고,
    상기 제1 블록 공중합체 및 상기 제2 블록 공중합체에 있어서의 상기 친수성 폴리머의 분자량의 비율은 20％∼40％인, 기판 처리 방법.
  2. 제1항에 있어서,
    상기 제1 폴리머 제거 공정 후에, 상기 레지스트막 및 상기 소수성 폴리머를 마스크로 하여 에칭 처리를 행하는 에칭 처리 공정을 더 갖는, 기판 처리 방법.
  3. 제2항에 있어서,
    상기 제2 폴리머 제거 공정 후에, 상기 소수성 폴리머를 마스크로 하여 에칭 처리를 행하는 다른 에칭 처리 공정을 더 갖는, 기판 처리 방법.
  4. 제1항에 있어서,
    상기 레지스트막은, 극성을 갖는 레지스트에 의해 형성되는, 기판 처리 방법.
  5. 제4항에 있어서,
    상기 제1 폴리머 분리 공정과 제1 폴리머 제거 공정 사이에, 상기 기판에 에너지선을 조사하고, 그 후, 상기 기판 상에 극성 유기 용제를 공급함으로써, 제1 폴리머 제거 공정에 있어서의 상기 친수성 폴리머의 선택적인 제거를 행하는, 기판 처리 방법.
  6. 제1항에 있어서,
    상기 친수성 폴리머는 폴리메타크릴산메틸이고,
    상기 소수성 폴리머는 폴리스티렌인, 기판 처리 방법.
  7. 제1항에 있어서,
    상기 레지스트막에 의한 원 형상의 패턴은 격자 형상, 삼각형 형상 또는 육각형 형상으로 배치되어 있는, 기판 처리 방법.
  8. 친수성 폴리머와 소수성 폴리머를 포함하는 블록 공중합체를 사용하여, 기판을 처리하는 기판 처리 방법을 기판 처리 시스템에 의해 실행시키도록, 당해 기판 처리 시스템을 제어하는 제어부의 컴퓨터 상에서 동작하는 프로그램을 저장한 판독 가능한 컴퓨터 기억 매체이며,
    상기 기판 처리 방법은,
    기판 상에 레지스트막에 의해 원 형상의 패턴을 복수 형성하는 레지스트 패턴 형성 공정과,
    상기 레지스트막에 의해 원 형상의 패턴을 형성한 후의 기판에 대하여 제1 블록 공중합체를 도포하는 제1 블록 공중합체 도포 공정과,
    상기 제1 블록 공중합체를 상기 친수성 폴리머와 상기 소수성 폴리머로 상분리시키는 제1 폴리머 분리 공정과,
    상기 상분리한 상기 제1 블록 공중합체로부터, 상기 친수성 폴리머를 선택적으로 제거하는 제1 폴리머 제거 공정과,
    상기 기판 상으로부터 상기 레지스트막을 선택적으로 제거하는 레지스트 제거 공정과,
    상기 레지스트 제거 후의 기판에 대하여 제2 블록 공중합체를 도포하는 제2 블록 공중합체 도포 공정과,
    상기 제2 블록 공중합체를 상기 친수성 폴리머와 상기 소수성 폴리머로 상분리시키는 제2 폴리머 분리 공정과,
    상기 상분리한 상기 제2 블록 공중합체로부터, 상기 친수성 폴리머를 선택적으로 제거하는 제2 폴리머 제거 공정을 갖고,
    상기 제1 블록 공중합체 및 상기 제2 블록 공중합체에 있어서의 상기 친수성 폴리머의 분자량의 비율은 20％∼40％인, 판독 가능한 컴퓨터 기억 매체.
  9. 친수성 폴리머와 소수성 폴리머를 포함하는 블록 공중합체를 사용하여, 기판을 처리하는 기판 처리 시스템이며,
    기판 상에 형성된 노광 처리 후의 레지스트막을 현상하여 레지스트 패턴을 형성하는 현상 장치와,
    상기 레지스트 패턴 형성 후의 기판에 대하여 제1 블록 공중합체 및 제2 블록 공중합체를 도포하는 블록 공중합체 도포 장치와,
    상기 제1 블록 공중합체 및 상기 제2 블록 공중합체를 상기 친수성 폴리머와 상기 소수성 폴리머로 상분리시키는 폴리머 분리 장치와,
    상기 상분리한 상기 제1 블록 공중합체 및 상기 제2 블록 공중합체로부터, 상기 친수성 폴리머를 선택적으로 제거하는 폴리머 제거 장치와,
    상기 기판 상으로부터 상기 레지스트막을 선택적으로 제거하는 레지스트 제거 장치와,
    상기 블록 공중합체 도포 장치, 상기 폴리머 분리 장치, 상기 폴리머 제거 장치, 상기 레지스트 제거 장치를 제어하는 제어부를 갖고,
    상기 제어부는,
    원 형상의 패턴이 형성된 후의 기판에 대하여 제1 블록 공중합체를 도포하도록 상기 블록 공중합체 도포 장치를 제어하고,
    상기 제1 블록 공중합체를 상기 친수성 폴리머와 상기 소수성 폴리머로 상분리시키도록 상기 폴리머 분리 장치를 제어하고,
    상기 상분리 후의 친수성 폴리머를 선택적으로 제거하도록 상기 폴리머 제거 장치를 제어하고,
    상기 기판 상으로부터 상기 레지스트막을 선택적으로 제거하도록 레지스트 제거 장치를 제어하고,
    상기 레지스트 제거 후의 기판에 대하여 제2 블록 공중합체를 도포하도록 상기 블록 공중합체 도포 장치를 제어하고,
    상기 제2 블록 공중합체를 상기 친수성 폴리머와 상기 소수성 폴리머로 상분리시키도록 상기 폴리머 분리 장치를 제어하고,
    상기 상분리한 상기 제2 블록 공중합체로부터, 상기 친수성 폴리머를 선택적으로 제거하도록 상기 폴리머 제거 장치를 제어하도록 구성되고,
    상기 제1 블록 공중합체 및 상기 제2 블록 공중합체에 있어서의 상기 친수성 폴리머의 분자량의 비율은 20％∼40％인, 기판 처리 시스템.
KR1020167027708A 2014-04-25 2015-04-16 기판 처리 방법, 판독 가능한 컴퓨터 기억 매체 및 기판 처리 시스템 KR102268930B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014091741A JP6177723B2 (ja) 2014-04-25 2014-04-25 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JPJP-P-2014-091741 2014-04-25
PCT/JP2015/061674 WO2015163225A1 (ja) 2014-04-25 2015-04-16 基板処理方法、読み取り可能なコンピュータ記憶媒体及び基板処理システム

Publications (2)

Publication Number Publication Date
KR20160143669A true KR20160143669A (ko) 2016-12-14
KR102268930B1 KR102268930B1 (ko) 2021-06-23

Family

ID=54332392

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167027708A KR102268930B1 (ko) 2014-04-25 2015-04-16 기판 처리 방법, 판독 가능한 컴퓨터 기억 매체 및 기판 처리 시스템

Country Status (5)

Country Link
US (1) US9741583B2 (ko)
JP (1) JP6177723B2 (ko)
KR (1) KR102268930B1 (ko)
TW (1) TWI572989B (ko)
WO (1) WO2015163225A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6685791B2 (ja) * 2016-03-25 2020-04-22 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法
JP7222811B2 (ja) * 2019-06-04 2023-02-15 キオクシア株式会社 インプリント装置、インプリント方法、及び半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011522707A (ja) * 2008-02-05 2011-08-04 インターナショナル・ビジネス・マシーンズ・コーポレーション ナノスケール構造及びその製造方法
JP2014027228A (ja) * 2012-07-30 2014-02-06 Tokyo Electron Ltd 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP2014026230A (ja) * 2012-07-30 2014-02-06 Tokyo Electron Ltd 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP2014053439A (ja) * 2012-09-07 2014-03-20 Tokyo Electron Ltd 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7964107B2 (en) * 2007-02-08 2011-06-21 Micron Technology, Inc. Methods using block copolymer self-assembly for sub-lithographic patterning
JP5458136B2 (ja) * 2012-03-28 2014-04-02 株式会社東芝 パターン形成方法およびインプリントモールド製造方法
JP5726807B2 (ja) * 2012-04-24 2015-06-03 東京エレクトロン株式会社 パターン形成方法、パターン形成装置、及びコンピュータ可読記憶媒体
KR102003334B1 (ko) * 2012-09-04 2019-07-24 삼성전자주식회사 패턴 형성 방법
JP5919210B2 (ja) * 2012-09-28 2016-05-18 東京エレクトロン株式会社 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP5537628B2 (ja) * 2012-10-09 2014-07-02 株式会社東芝 自己組織化パターンの形成方法
JP5802233B2 (ja) * 2013-03-27 2015-10-28 株式会社東芝 パターン形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011522707A (ja) * 2008-02-05 2011-08-04 インターナショナル・ビジネス・マシーンズ・コーポレーション ナノスケール構造及びその製造方法
JP2014027228A (ja) * 2012-07-30 2014-02-06 Tokyo Electron Ltd 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP2014026230A (ja) * 2012-07-30 2014-02-06 Tokyo Electron Ltd 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP2014053439A (ja) * 2012-09-07 2014-03-20 Tokyo Electron Ltd 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Cost-Effective Sub-20㎚ Lithography : Smart Chemicals to the Rescue", Ralph R. Dammel, Journal of Photopolymer Science and Technology Volume 24, Number 1(2011) 33-42

Also Published As

Publication number Publication date
TW201606440A (zh) 2016-02-16
US9741583B2 (en) 2017-08-22
US20170133235A1 (en) 2017-05-11
KR102268930B1 (ko) 2021-06-23
TWI572989B (zh) 2017-03-01
JP6177723B2 (ja) 2017-08-09
WO2015163225A1 (ja) 2015-10-29
JP2015211124A (ja) 2015-11-24

Similar Documents

Publication Publication Date Title
KR101932804B1 (ko) 기판 처리 방법, 컴퓨터 기억 매체 및 기판 처리 시스템
JP6007141B2 (ja) 基板処理装置、基板処理方法、プログラム及びコンピュータ記憶媒体
JP2014027228A (ja) 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP5881565B2 (ja) 基板処理方法、プログラム及びコンピュータ記憶媒体
JP6081728B2 (ja) 基板処理方法、コンピュータ記憶媒体及び基板処理システム
KR20160025515A (ko) 기판 처리 방법, 컴퓨터 기억 매체 및 기판 처리 시스템
KR20160143669A (ko) 기판 처리 방법, 판독 가능한 컴퓨터 기억 매체 및 기판 처리 시스템
JP6045482B2 (ja) 表面処理装置、表面処理方法、プログラム及びコンピュータ記憶媒体
JP5837525B2 (ja) 基板処理方法、プログラム及びコンピュータ記憶媒体
JP6267143B2 (ja) 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
KR102657313B1 (ko) 기판 처리 방법 및 컴퓨터 기억 매체
JP6494446B2 (ja) 基板処理方法、プログラム及びコンピュータ記憶媒体
KR102122343B1 (ko) 기판 처리 방법 및 컴퓨터 기억 매체

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant