KR102122343B1 - 기판 처리 방법 및 컴퓨터 기억 매체 - Google Patents

기판 처리 방법 및 컴퓨터 기억 매체 Download PDF

Info

Publication number
KR102122343B1
KR102122343B1 KR1020157019983A KR20157019983A KR102122343B1 KR 102122343 B1 KR102122343 B1 KR 102122343B1 KR 1020157019983 A KR1020157019983 A KR 1020157019983A KR 20157019983 A KR20157019983 A KR 20157019983A KR 102122343 B1 KR102122343 B1 KR 102122343B1
Authority
KR
South Korea
Prior art keywords
polymer
wafer
resist
film
substrate
Prior art date
Application number
KR1020157019983A
Other languages
English (en)
Other versions
KR20150114476A (ko
Inventor
마코토 무라마츠
타카히로 키타노
타다토시 도미타
케이지 타노우치
소이치로 오카다
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20150114476A publication Critical patent/KR20150114476A/ko
Application granted granted Critical
Publication of KR102122343B1 publication Critical patent/KR102122343B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명의 기판 처리 방법은, 알칼리 용액에 가용인 도포막을 기판 상에 형성하는 도포막 형성 공정과, 도포막 상에 레지스트 패턴을 형성하는 레지스트 패턴 형성 공정과, 레지스트 패턴을 마스크로서 기판 상에 정해진 패턴을 형성하는 패턴 처리 공정과, 이 후, 알칼리 용액에 의해 도포막을 제거함으로써 레지스트 패턴을 제거하는 도포막 제거 공정과, 블록 공중합체를, 도포막 및 레지스트 패턴 제거 후의 기판 상에 도포하는 블록 공중합체 도포 공정과, 블록 공중합체를, 제 1 폴리머와 제 2 폴리머로 상분리시키는 폴리머 분리 공정을 가진다.

Description

기판 처리 방법 및 컴퓨터 기억 매체{SUBSTRATE PROCESSING METHOD AND COMPUTER STORAGE MEDIUM}
본원은 2013년 1월 30일에 일본국에 출원된 특허출원 2013-015301호에 기초하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
본 발명은 친수성(극성)을 가지는 친수성(유극성) 폴리머와, 소수성을 가지는(극성을 갖지 않는) 소수성(무극성) 폴리머를 포함하는 블록 공중합체를 이용한 기판 처리 방법 및 컴퓨터 기억 매체에 관한 것이다.
예컨대 반도체 디바이스의 제조 공정에서는, 예컨대 반도체 웨이퍼(이하, '웨이퍼'라고 함) 상에 레지스트액을 도포하여 레지스트막을 형성하는 레지스트 도포 처리, 당해 레지스트막에 정해진 패턴을 노광하는 노광 처리, 노광된 레지스트막을 현상하는 현상 처리 등을 순차 행하는 포토리소그래피 처리가 행해져, 웨이퍼 상에 정해진 레지스트 패턴이 형성된다. 그리고, 이 레지스트 패턴을 마스크로서 웨이퍼 상의 피처리막의 에칭 처리가 행해지고, 이 후 레지스트막의 제거 처리 등이 행해져, 피처리막에 정해진 패턴이 형성된다.
그런데, 최근, 반도체 디바이스의 향상된 고집적화를 도모하기 위하여, 상술한 피처리막의 패턴의 미세화가 요구되고 있다. 이 때문에, 레지스트 패턴의 미세화가 진행되고 있어, 예컨대 포토리소그래피 처리에 있어서의 노광 처리의 광을 단파장화하는 것이 진행되고 있다. 그러나, 노광 광원의 단파장화에는 기술적, 코스트적인 한계가 있어, 광의 단파장화를 진행시키는 방법만으로는, 예컨대 수 나노미터 오더의 미세한 레지스트 패턴을 형성하는 것이 곤란한 상황에 있다.
따라서, 2 종류의 폴리머로 구성된 블록 공중합체를 이용한 웨이퍼 처리 방법이 제안되고 있다(비특허 문헌 1). 이러한 방법으로, 먼저, 웨이퍼의 반사 방지막 상에 레지스트 패턴을 형성한 후, 반사 방지막과 레지스트 패턴 상에, 친수성 폴리머와 소수성 폴리머에 대하여 중간의 친화성을 가지는 중성층을 형성한다. 이 후, 레지스트 패턴을 마스크로서 당해 레지스트 패턴 상의 중성층을 제거하고, 이 후 레지스트 패턴 그 자체도 제거한다. 이에 의해, 도 18에 나타내는 바와 같이 웨이퍼(W)의 반사 방지막(600) 상에 중성층(601)의 패턴을 형성한다. 이 후, 도 19에 나타내는 바와 같이, 반사 방지막(600)과 패턴 형성된 중성층(601) 상에 블록 공중합체(610)를 도포하고, 블록 공중합체(610)로부터 친수성 폴리머(611)와 소수성 폴리머(612)를 상분리한다. 이 때, 반사 방지막(600)이 친수성을 가지므로, 반사 방지막(600) 상에는, 예컨대 친수성 폴리머(611), 소수성 폴리머(612), 친수성 폴리머(611)가 이 순으로 배열되어 분리된다. 그리고, 중성층(601) 상에서는, 도 19에 나타내는 바와 같이, 반사 방지막(600) 상의 배열순에 이어 소수성 폴리머(612)와 친수성 폴리머(611)가 교호로 규칙적으로 배열된다. 이 경우, 반사 방지막(600) 상에 정해진 패턴으로 형성된 중성층(601)은, 친수성 폴리머(611)와 소수성 폴리머(612)를 규칙적으로 배열시키기 위한 가이드로서 기능한다.
이 후, 예컨대 친수성 폴리머(611)를 제거함으로써, 웨이퍼(W) 상에 소수성 폴리머(612)의 미세한 패턴이 형성된다. 그리고, 소수성 폴리머(612)의 패턴을 마스크로서 피처리막의 에칭 처리가 행해져, 피처리막에 정해진 패턴이 형성된다.
"Cost-EffectiveSub-20 nm Lithography : Smart Chemicals to the Rescue", Ralph R. Dammel, Journal of Photopolymer Science and Technology Volume24, Number 1(2011) 33 - 42
그런데, 블록 공중합체를 이용한 패턴 형성에는 상기 이외에도 다양한 방법이 있으며, 예컨대 친수성 폴리머(611)와 소수성 폴리머(612)를 배열시킬 시의 가이드로서, 상술한 반사 방지막(600)과 중성층(601) 대신에, 예컨대 소수성 폴리머(612)와 레지스트를 이용할 수도 있다. 이러한 경우의 공정의 일례로서는, 먼저 웨이퍼(W)의 반사 방지막(600) 상에 소수성 폴리머(612)를 도포하고, 소수성 폴리머(612) 상에 레지스트 패턴을 형성한다. 이어서, 레지스트 패턴을 마스크로서 소수성 폴리머(612)를 에칭하고, 이 후 레지스트 패턴을 제거함으로써, 예컨대 도 20에 나타내는 바와 같이 소수성 폴리머(612)에 의한 패턴을 형성한다.
그러나 본 발명자들에 따르면, 소수성 폴리머(612)에 의한 패턴을 형성할 시에 레지스트 패턴의 제거가 잘되지 않아, 그 후의 블록 공중합체에 의한 패턴 형성에 영향을 주는 경우가 있는 것이 확인되었다. 이는, 소수성 폴리머(612)의 에칭이, 예컨대 플라즈마 처리에 의한, 이른바 드라이 에칭에 의해 행해지는 바, 레지스트 패턴이 드라이 에칭 시에 탄화되는 것이 레지스트 패턴의 제거를 곤란하게 하고 있는 원인이라고 상정된다.
레지스트 패턴을 제거하기 위해서는, 강력한 유기 용제를 이용하거나, 드라이애싱을 행하는 것도 고려되지만, 그 경우, 소수성 폴리머(612)도 동시에 박리되거나 소수성 폴리머(612)가 친수성으로 변화하기 때문에, 그러한 방법도 이용할 수 없다. 또한 레지스트 패턴을, 드라이 에칭 시에 탄화되기 어려운 레지스트막에 의해 형성하는 것도 가능하지만, 그 경우, 특수한 레지스트액이 필요해져, 범용성이 현저하게 저하된다.
본 발명은 이러한 점을 감안하여 이루어진 것이며, 친수성 폴리머와 소수성 폴리머를 포함하는 블록 공중합체를 이용한 기판 처리에 있어서, 기판 상에 가이드를 적절히 형성함으로써, 친수성 폴리머와 소수성 폴리머를 원하는 패턴으로 배열시키는 것을 목적으로 한다.
상기한 목적을 달성하기 위하여, 본 발명은, 제 1 폴리머와 제 2 폴리머를 포함하는 블록 공중합체를 이용하여, 기판을 처리하는 방법으로서, 알칼리 용액에 가용인 도포막을 기판 상에 형성하는 도포막 형성 공정과, 상기 도포막 상에 레지스트막에 의해 레지스트 패턴을 형성하는 레지스트 패턴 형성 공정과, 상기 레지스트 패턴을 마스크로서 상기 기판 상에 정해진 패턴을 형성하는 패턴 처리 공정과, 이 후, 알칼리 용액에 의해 상기 도포막을 제거함으로써 상기 레지스트 패턴을 제거하는 도포막 제거 공정과, 상기 블록 공중합체를, 상기 도포막 및 레지스트 패턴 제거 후의 기판의 패턴 상에 도포하는 블록 공중합체 도포 공정과, 상기 블록 공중합체를 상기 제 1 폴리머와 상기 제 2 폴리머로 상분리시키는 폴리머 분리 공정을 가진다.
본 발명에 따르면, 알칼리 용액에 가용인 도포막 상에 레지스트막에 의해 레지스트 패턴을 형성하고, 상기 레지스트 패턴을 마스크로서 기판 상에 정해진 패턴을 형성한 후에, 알칼리 용액에 의해 도포막을 제거함으로써 레지스트 패턴을 제거한다. 따라서, 강력한 유기 용제 또는 특수한 레지스트액을 이용하지 않고 용이하게 레지스트 패턴을 제거할 수 있어, 기판 상에 친수성 폴리머와 소수성 폴리머를 배열시키기 위한 가이드를 적절히 형성할 수 있다. 그 결과, 친수성 폴리머와 소수성 폴리머를 원하는 패턴으로 배열시킬 수 있다.
다른 관점에 따른 본 발명은, 상기 기판 처리 방법을 기판 처리 시스템에 의해 실행시키기 위하여, 상기 기판 처리 시스템을 제어하는 제어부의 컴퓨터 상에서 동작하는 프로그램을 저장한 판독 가능한 컴퓨터 기억 매체이다.
본 발명에 따르면, 친수성 폴리머와 소수성 폴리머를 포함하는 블록 공중합체를 이용한 기판 처리에 있어서, 기판 상에 가이드를 적절히 형성함으로써, 친수성 폴리머와 소수성 폴리머를 원하는 패턴으로 배열시킬 수 있다.
도 1은 본 실시의 형태에 따른 기판 처리 시스템의 구성의 개략을 나타내는 설명도이다.
도 2는 도포 현상 처리 장치의 구성의 개략을 나타내는 평면도이다.
도 3은 도포 현상 처리 장치의 내부 구성의 개략을 나타내는 측면도이다.
도 4는 도포 현상 처리 장치의 내부 구성의 개략을 나타내는 측면도이다.
도 5는 에칭 처리 장치의 구성의 개략을 나타내는 평면도이다.
도 6은 웨이퍼 처리의 주요 공정을 설명한 순서도이다.
도 7은 웨이퍼 상에 중성층과 제 1 레지스트막이 형성된 모습을 나타내는 종단면의 설명도이다.
도 8은 가열 처리 후의 제 1 레지스트막 상에 반사 방지막과 제 2 레지스트막이 형성된 모습을 나타내는 종단면의 설명도이다.
도 9는 제 2 레지스트막에 의해 레지스트 패턴이 형성된 모습을 나타내는 종단면의 설명도이다.
도 10은 제 2 레지스트막을 마스크로서 반사 방지막이 에칭 처리된 모습을 나타내는 종단면의 설명도이다.
도 11은 제 2 레지스트막을 마스크로서 제 1 레지스트막 및 중성층이 에칭 처리된 모습을 나타내는 종단면의 설명도이다.
도 12는 알칼리 용액에 의해 제 1 레지스트막이 제거된 모습을 나타내는 종단면의 설명도이다.
도 13은 웨이퍼 상에 블록 공중합체가 도포된 모습을 나타내는 종단면의 설명도이다.
도 14는 블록 공중합체를 친수성 폴리머와 소수성 폴리머로 상분리한 모습을 나타내는 종단면의 설명도이다.
도 15는 블록 공중합체를 친수성 폴리머와 소수성 폴리머로 상분리한 모습을 나타내는 평면의 설명도이다.
도 16은 에칭 처리된 웨이퍼 상에 중성층이 형성된 모습을 나타내는 종단면의 설명도이다.
도 17은 친수성 폴리머를 제거한 모습을 나타내는 종단면의 설명도이다.
도 18은 종래의 웨이퍼 처리에 있어서 웨이퍼 상에 중성층의 패턴을 형성한 모습을 나타내는 종단면의 설명도이다.
도 19는 종래의 웨이퍼 처리에 있어서 블록 공중합체를 친수성 폴리머와 소수성 폴리머로 상분리한 모습을 나타내는 종단면의 설명도이다.
도 20은 종래의 웨이퍼 처리에 있어서 웨이퍼 상에 소수성 폴리머의 패턴을 형성한 모습을 나타내는 종단면의 설명도이다.
이하, 본 발명의 실시의 형태에 대하여 설명한다. 도 1은 본 실시의 형태에 따른 기판 처리 시스템(1)의 구성의 개략을 나타내는 설명도이다.
기판 처리 시스템(1)은, 도 1에 나타내는 바와 같이 기판으로서의 웨이퍼에 포토리소그래피 처리를 행하는 도포 현상 처리 장치(2)와, 웨이퍼에 에칭 처리를 행하는 에칭 처리 장치(3)를 가지고 있다. 또한, 기판 처리 시스템(1)에서 처리되는 웨이퍼 상에는 사전에 피처리막(도시하지 않음)이 형성되어 있다.
도포 현상 처리 장치(2)는, 도 2에 나타내는 바와 같이 복수 매의 웨이퍼(W)를 수용한 카세트(C)가 반입반출되는 카세트 스테이션(10)과, 웨이퍼(W)에 정해진 처리를 실시하는 복수의 각종 처리 장치를 구비한 처리 스테이션(11)과, 처리 스테이션(11)에 인접하는 노광 장치(12)와의 사이에서 웨이퍼(W)의 전달을 행하는 인터페이스 스테이션(13)을 일체로 접속한 구성을 가지고 있다.
카세트 스테이션(10)에는 카세트 배치대(20)가 마련되어 있다. 카세트 배치대(20)에는, 도포 현상 처리 장치(2)의 외부에 대하여 카세트(C)를 반입반출할 시, 카세트(C)를 배치하는, 예컨대 4 개의 카세트 배치판(21)이 마련되어 있다.
카세트 스테이션(10)에는, 도 2에 나타내는 바와 같이 X 방향으로 연장되는 반송로(22) 상을 이동 가능한 웨이퍼 반송 장치(23)가 마련되어 있다. 웨이퍼 반송 장치(23)는 상하 방향 및 연직축 둘레(θ 방향)로도 이동 가능하며, 각 카세트 배치판(21) 상의 카세트(C)와 후술하는 처리 스테이션(11)의 제 3 블록(G3)의 전달 장치와의 사이에서 웨이퍼(W)를 반송할 수 있다.
처리 스테이션(11)에는, 각종 장치를 구비한 복수 예컨대 4 개의 블록(G1, G2, G3, G4)이 마련되어 있다. 예컨대 처리 스테이션(11)의 정면측(도 2의 X 방향부방향측)에는 제 1 블록(G1)이 마련되고, 처리 스테이션(11)의 배면측(도 2의 X 방향 정방향측)에는 제 2 블록(G2)이 마련되어 있다. 또한, 처리 스테이션(11)의 카세트 스테이션(10)측(도 1의 Y 방향 부방향측)에는 제 3 블록(G3)이 마련되고, 처리 스테이션(11)의 인터페이스 스테이션(13)측(도 2의 Y 방향 정방향측)에는 제 4 블록(G4)이 마련되어 있다.
예컨대 제 1 블록(G1)에는, 도 3에 나타내는 바와 같이 복수의 액처리 장치, 예컨대 웨이퍼(W)를 현상 처리하는 현상 장치(30), 웨이퍼(W) 상에 알칼리 용액을 공급하는 알칼리 용액 공급 장치(31), 웨이퍼(W) 상에 반사 방지막을 형성하는 반사 방지막 형성 장치(32), 웨이퍼(W) 상에 중성제를 도포하여 중성층을 형성하는 중성층 형성 장치(33), 웨이퍼(W) 상에 레지스트액을 도포하여 레지스트막을 형성하는 레지스트 도포 장치(34), 웨이퍼(W) 상에 블록 공중합체를 도포하는 블록 공중합체 도포 장치(35)가 아래로부터 차례로 적층되어 있다. 또한, 알칼리 용액 공급 장치(31)에서 이용되는 알칼리 용액으로서는, 예컨대 테트라메틸 암모늄 하이드록사이드(TMAH)가 이용된다.
예컨대 현상 장치(30), 알칼리 용액 공급 장치(31), 반사 방지막 형성 장치(32), 중성층 형성 장치(33), 레지스트 도포 장치(34), 블록 공중합체 도포 장치(35)는, 각각 수평 방향으로 3 개 나란히 배치되어 있다. 또한, 이들 현상 장치(30), 알칼리 용액 공급 장치(31), 반사 방지막 형성 장치(32), 중성층 형성 장치(33), 레지스트 도포 장치(34), 블록 공중합체 도포 장치(35)의 수 또는 배치는 임의로 선택할 수 있다.
이들 현상 장치(30), 알칼리 용액 공급 장치(31), 반사 방지막 형성 장치(32), 중성층 형성 장치(33), 레지스트 도포 장치(34), 블록 공중합체 도포 장치(35)에서는, 예컨대 웨이퍼(W) 상에 정해진 도포액을 도포하는 스핀 코팅이 행해진다. 스핀 코팅에서는, 예컨대 도포 노즐로부터 웨이퍼(W) 상에 도포액을 토출하고, 또한 웨이퍼(W)를 회전시켜, 도포액을 웨이퍼(W)의 표면에 확산시킨다.
또한, 블록 공중합체 도포 장치(35)에서 웨이퍼(W) 상에 도포되는 블록 공중합체는, 제 1 폴리머와 제 2 폴리머를 가진다. 제 1 폴리머로서는 친수성(극성)을 가지는 친수성 폴리머가 이용되고, 제 2 폴리머로서는 소수성(극성)을 가지는 소수성 폴리머가 이용된다. 본 실시의 형태에서는, 친수성 폴리머로서 예컨대 폴리 메타크릴산 메틸(PMMA)이 이용되고, 소수성 폴리머로서는 예컨대 폴리스티렌(PS)이 이용된다. 또한, 블록 공중합체에 있어서의 친수성 폴리머의 분자량의 비율은 40 % ~ 60 %이며, 블록 공중합체에 있어서의 소수 폴리머의 분자량의 비율은 60 % ~ 40 %이다. 그리고, 블록 공중합체는, 이들 친수성 폴리머와 소수성 폴리머가 직선적으로 화합한 고분자이다.
또한, 중성층 형성 장치(33)에서 웨이퍼(W) 상에 형성되는 중성층은, 친수성 폴리머와 소수성 폴리머에 대하여 중간의 친화성을 가진다. 본 실시의 형태에서는, 중성층으로서 예컨대 폴리 메타크릴산 메틸과 폴리스티렌과의 랜덤 공중합체 또는 교호 공중합체가 이용된다. 이하에서 '중성'이라고 하는 경우는, 이와 같이 친수성 폴리머와 소수성 폴리머에 대하여 중간의 친화성을 가지는 것을 의미한다.
예컨대 제 2 블록(G2)에는, 도 4에 나타내는 바와 같이 웨이퍼(W)의 열 처리를 행하는 열 처리 장치(40), 웨이퍼(W)를 소수화 처리하는 어드히전 장치(41), 웨이퍼(W)의 외주부를 노광하는 주변 노광 장치(42)가 상하 방향과 수평 방향으로 나란히 마련되어 있다. 열 처리 장치(40)는, 웨이퍼(W)를 배치하여 가열하는 열판과, 웨이퍼(W)를 배치하여 냉각하는 냉각판을 가지고, 가열 처리와 냉각 처리의 양방을 행할 수 있다. 또한, 복수의 열 처리 장치(40) 중 일부의 열 처리 장치(40)는, 블록 공중합체 도포 장치(35)에서 웨이퍼(W) 상에 도포된 블록 공중합체를 친수성 폴리머와 소수성 폴리머로 상분리시키는 폴리머 분리 장치로서 기능한다. 또한, 열 처리 장치(40), 어드히전 장치(41), 주변 노광 장치(42)의 수 또는 배치는 임의로 선택할 수 있다.
예컨대 제 3 블록(G3)에는, 복수의 전달 장치(50, 51, 52, 53, 54, 55, 56)가 아래로부터 차례로 마련되어 있다. 또한, 제 4 블록(G4)에는 복수의 전달 장치(60, 61, 62)가 아래로부터 차례로 마련되어 있다.
도 2에 나타내는 바와 같이 제 1 블록(G1) ~ 제 4 블록(G4)으로 둘러싸인 영역에는 웨이퍼 반송 영역(D)이 형성되어 있다. 웨이퍼 반송 영역(D)에는, 예컨대 Y 방향, X 방향, θ 방향 및 상하 방향으로 이동 가능한 반송 암을 가지는 웨이퍼 반송 장치(70)가 복수 배치되어 있다.
웨이퍼 반송 장치(70)는, 웨이퍼 반송 영역(D) 내를 이동하고, 주위의 제 1 블록(G1), 제 2 블록(G2), 제 3 블록(G3) 및 제 4 블록(G4) 내의 정해진 장치로 웨이퍼(W)를 반송할 수 있다.
또한 웨이퍼 반송 영역(D)에는, 제 3 블록(G3)과 제 4 블록(G4)과의 사이에서 직선적으로 웨이퍼(W)를 반송하는 셔틀 반송 장치(80)가 마련되어 있다.
셔틀 반송 장치(80)는, 예컨대 Y 방향으로 직선적으로 이동 가능하게 되어 있다. 셔틀 반송 장치(80)는, 웨이퍼(W)를 지지한 상태로 Y 방향으로 이동하고, 제 3 블록(G3)의 전달 장치(52)와 제 4 블록(G4)의 전달 장치(62)와의 사이에서 웨이퍼(W)를 반송할 수 있다.
도 2에 나타내는 바와 같이 제 3 블록(G3)의 X 방향 정방향측의 옆에는, 웨이퍼 반송 장치(100)가 마련되어 있다. 웨이퍼 반송 장치(100)는, 예컨대 X 방향, θ 방향 및 상하 방향으로 이동 가능한 반송 암을 가지고 있다. 웨이퍼 반송 장치(100)는, 웨이퍼(W)를 지지한 상태로 상하로 이동하고, 제 3 블록(G3) 내의 각 전달 장치로 웨이퍼(W)를 반송할 수 있다.
인터페이스 스테이션(13)에는, 웨이퍼 반송 장치(110)와 전달 장치(111)가 마련되어 있다. 웨이퍼 반송 장치(110)는, 예컨대 Y 방향, θ 방향 및 상하 방향으로 이동 가능한 반송 암을 가지고 있다. 웨이퍼 반송 장치(110)는, 예컨대 반송 암에 웨이퍼(W)를 지지하고, 제 4 블록(G4) 내의 각 전달 장치, 전달 장치(111) 및 노광 장치(12)와의 사이에서 웨이퍼(W)를 반송할 수 있다.
에칭 처리 장치(3)는, 도 5에 나타내는 바와 같이, 에칭 처리 장치(3)에 대한 웨이퍼(W)의 반입반출을 행하는 카세트 스테이션(200), 웨이퍼(W)의 반송을 행하는 공통 반송부(201), 웨이퍼(W) 상에서 상분리된 블록 공중합체에 에칭 처리를 행하여, 친수성 폴리머 또는 소수성 폴리머 중 어느 일방을 선택적으로 제거하는 폴리머 제거 장치로서의 에칭 장치(202, 203), 웨이퍼(W) 상의 피처리막을 정해진 패턴으로 에칭하는 에칭 장치(204, 205)를 가지고 있다.
카세트 스테이션(200)은, 웨이퍼(W)를 반송하는 웨이퍼 반송 기구(210)가 내부에 마련된 반송실(211)을 가지고 있다. 웨이퍼 반송 기구(210)는, 웨이퍼(W)를 대략 수평으로 유지하는 2 개의 반송 암(210a, 210b)을 가지고 있고, 이들 반송 암(210a, 210b) 중 어느 일방에 의해 웨이퍼(W)를 유지하면서 반송하는 구성으로 되어 있다. 반송실(211)의 측방에는, 웨이퍼(W)를 복수 매 배열하여 수용 가능한 카세트(C)가 배치되는 카세트 배치대(212)가 구비되어 있다. 도시의 예에서는, 카세트 배치대(212)에는 카세트(C)를 복수, 예컨대 3 개 배치할 수 있도록 되어 있다.
반송실(211)과 공통 반송부(201)는, 진공 배기 가능한 2 개의 로드록 장치(213a, 213b)를 개재하여 서로 연결되어 있다.
공통 반송부(201)는, 예컨대 상방에서 봤을 때 대략 다각형 형상(도시의 예에서는 육각 형상)을 이루도록 형성된 밀폐 가능한 구조의 반송실 챔버(214)를 가지고 있다. 반송실 챔버(214) 내에는 웨이퍼(W)를 반송하는 웨이퍼 반송 기구(215)가 마련되어 있다. 웨이퍼 반송 기구(215)는 웨이퍼(W)를 대략 수평으로 유지하는 2 개의 반송 암(215a, 215b)을 가지고 있고, 이들 반송 암(215a, 215b) 중 어느 일방에 의해 웨이퍼(W)를 유지하면서 반송하는 구성으로 되어 있다.
반송실 챔버(214)의 외측에는 에칭 장치(202, 203, 204, 205), 로드록 장치(213b, 213a)가 반송실 챔버(214)의 주위를 둘러싸도록 배치되어 있다. 에칭 장치(202, 203, 204, 205), 로드록 장치(213b, 213a)는 예컨대 상방에서 봤을 때 시계 회전 방향에서 이 순으로 배열되도록, 또한 반송실 챔버(214)의 6 개의 측면부에 대하여 각각 대향하도록 하여 배치되어 있다.
또한 에칭 장치(202 ~ 205)로서는, 예컨대 RIE(Reactive Ion Eching) 장치가 이용된다. 즉, 에칭 장치(202 ~ 205)에서는, 반응성의 기체(에칭 가스) 또는 이온, 라디칼에 의해, 친수성 폴리머 또는 반사 방지막과 같은 피처리막을 에칭하는 드라이 에칭이 행해진다.
이상의 기판 처리 시스템(1)에는, 도 1에 나타내는 바와 같이 제어부(300)가 마련되어 있다. 제어부(300)는 예컨대 컴퓨터이며, 프로그램 저장부(도시하지 않음)를 가지고 있다. 프로그램 저장부에는, 기판 처리 시스템(1)에 있어서의 웨이퍼(W)의 처리를 제어하는 프로그램이 저장되어 있다. 또한 프로그램 저장부에는, 상술한 각종 처리 장치 또는 반송 장치 등의 구동계의 동작을 제어하여, 기판 처리 시스템(1)에 있어서의 후술하는 박리 처리를 실현시키기 위한 프로그램도 저장되어 있다. 또한 상기 프로그램은, 예컨대 컴퓨터 판독 가능한 하드 디스크(HD), 플렉시블 디스크(FD), 콤팩트 디스크(CD), 마그넷 옵티컬 디스크(MO), 메모리 카드 등의 컴퓨터에 판독 가능한 기억 매체에 기록되어 있던 것으로서, 그 기억 매체로부터 제어부(300)에 인스톨된 것이어도 된다.
이어서, 이상과 같이 구성된 기판 처리 시스템(1)을 이용하여 행해지는 웨이퍼 처리에 대하여 설명한다. 도 6은 이러한 웨이퍼 처리의 주요 공정의 예를 나타내는 순서도이다.
먼저, 복수의 웨이퍼(W)를 수납한 카세트(C)가, 도포 현상 처리 장치(2)의 카세트 스테이션(10)으로 반입되어, 정해진 카세트 배치판(21)에 배치된다. 이 후, 웨이퍼 반송 장치(23)에 의해 카세트(C) 내의 각 웨이퍼(W)가 순차 취출되어, 처리 스테이션(11)의 전달 장치(53)로 반송된다.
이어서 웨이퍼(W)는, 웨이퍼 반송 장치(70)에 의해 열 처리 장치(40)로 반송되어, 온도 조절된다. 이 후 웨이퍼(W)는, 웨이퍼 반송 장치(70)에 의해 중성층 형성 장치(33)로 반송되어, 도 7에 나타내는 바와 같이 웨이퍼(W) 상의 전체면에 중성층(400)이 형성된다(도 6의 공정(S1)). 또한, 도시는 하고 있지 않지만, 중성층(400) 형성 전의 웨이퍼(W)의 표면은 실리콘 산화막에 의해 덮여 있고, 웨이퍼(W)의 표면은 친수성을 가지고 있다. 이 후 웨이퍼(W)는, 열 처리 장치(40)로 반송되어, 가열되어 온도 조절되고, 이 후 전달 장치(53)로 되돌려진다.
이 후 웨이퍼(W)는, 웨이퍼 반송 장치(70)에 의해 레지스트 도포 장치(34)로 반송되고, 웨이퍼(W)의 중성층(400) 상에 레지스트액이 도포되어, 도 7에 나타내는 바와 같이, 웨이퍼(W)의 전체면에 제 1 레지스트막(401)이 형성된다(도 6의 공정(S2)). 또한, 본 실시의 형태에 있어서의 레지스트액에는, 예컨대 ArF 레지스트가 이용된다.
이 후 웨이퍼(W)는, 웨이퍼 반송 장치(70)에 의해 열 처리 장치(40)로 반송된다. 열 처리 장치(40)에서는, 제 1 레지스트막(401)이 내열 온도 이상, 환언하면, 제 1 레지스트막(401)이 탈보호되는 이상의 온도로 가열된다(도 6의 공정(S3)). 그 결과, ArF 레지스트인 제 1 레지스트막(401)은, 웨이퍼(W)의 전체면에 걸쳐 탈보호된다. 이에 의해, 가열 후의 제 1 레지스트막(401)은, 알칼리 용액인 테트라메틸 암모늄 하이드록사이드(TMAH)에 가용인 도포막이 된다.
또한, 제 1 레지스트막(401)이 예컨대 ArF 레지스트에 의해 형성되는 경우, ArF 레지스트는 200 ℃ 이상에서 탈보호되므로, 제 1 레지스트막(401)이 형성된 웨이퍼(W)를 열 처리 장치(40)에서 가열할 때의 온도는 200 ℃ 이상이 된다. 단, 제 1 레지스트막(401)의 하층에 형성되어 있는 중성층(400)의 내열 온도는 240 ℃ 정도이며, 이 내열 온도를 초과하면 중성층(400)의 물성이 변화한다. 따라서, 제 1 레지스트막(401)을 탈보호시킬 시의 웨이퍼(W)의 가열 온도는, 제 1 레지스트막(401)의 내열 온도 이상이고, 또한 중성층(400)의 내열 온도 미만으로 할 필요가 있다. 그 때문에, 제 1 레지스트막(401)이 예컨대 ArF 레지스트인 경우는, 웨이퍼(W)의 가열 온도는 200 ℃이상, 240 ℃ 미만이며, 보다 바람직하게는 210 ℃ ~ 230 ℃이다.
이어서 웨이퍼(W)는, 웨이퍼 반송 장치(70)에 의해 반사 방지막 형성 장치(32)로 반송되어, 도 8에 나타내는 바와 같이, 가열 처리에 의해 탈보호된 제 1 레지스트막(401) 상에 반사 방지막(402)이 형성된다(도 6의 공정(S4)). 이 후 웨이퍼(W)는, 열 처리 장치(40)로 반송되고, 가열되어 온도 조절된다. 이어서 웨이퍼(W)는, 웨이퍼 반송 장치(100)에 의해 전달 장치(54)로 반송된다. 이 후 웨이퍼(W)는, 웨이퍼 반송 장치(70)에 의해 어드히전 장치(41)로 반송되어 어드히전 처리된다.
이 후 웨이퍼(W)는, 웨이퍼 반송 장치(70)에 의해 다시 레지스트 도포 장치(34)로 반송된다. 그리고, 웨이퍼(W)의 반사 방지막(402) 상에 레지스트액이 도포되어, 도 8에 나타내는 바와 같이, 제 2 레지스트막(403)이 형성된다. 이 후 웨이퍼(W)는, 웨이퍼 반송 장치(70)에 의해 열 처리 장치(40)로 반송되어, 프리베이크 처리된다. 이 프리베이크 처리 시의 가열 온도는, 제 2 레지스트막(403)이 탈보호되지 않도록 ArF 레지스트의 내열 온도 미만의 온도인 점이, 제 1 레지스트막(401)의 가열 처리와는 상이하다. 이 후 웨이퍼(W)는, 웨이퍼 반송 장치(70)에 의해 전달 장치(55)로 반송된다.
이어서 웨이퍼(W)는, 웨이퍼 반송 장치(70)에 의해 주변 노광 장치(42)로 반송되어 주변 노광 처리된다. 이 후 웨이퍼(W)는, 웨이퍼 반송 장치(70)에 의해 전달 장치(56)로 반송된다. 이어서 웨이퍼(W)는, 웨이퍼 반송 장치(100)에 의해 전달 장치(52)로 반송되고, 셔틀 반송 장치(80)에 의해 전달 장치(62)로 반송된다. 이 후 웨이퍼(W)는, 인터페이스 스테이션(13)의 웨이퍼 반송 장치(110)에 의해 노광 장치(12)로 반송되어 노광 처리된다.
이어서 웨이퍼(W)는, 웨이퍼 반송 장치(110)에 의해 노광 장치(12)로부터 전달 장치(60)로 반송된다. 이 후 웨이퍼(W)는, 웨이퍼 반송 장치(70)에 의해 열 처리 장치(40)로 반송되어 노광 후 베이크 처리된다. 이 후 웨이퍼(W)는, 웨이퍼 반송 장치(70)에 의해 현상 장치(30)로 반송되어 현상된다. 현상 종료 후, 웨이퍼(W)는, 웨이퍼 반송 장치(70)에 의해 열 처리 장치(40)로 반송되어 포스트베이크 처리된다. 이렇게 하여, 도 9에 나타내는 바와 같이 제 2 레지스트막(403)에 의해 정해진 레지스트 패턴이 형성된다(도 6의 공정(S5)). 본 실시의 형태에서는, 제 2 레지스트막(403)에 의한 레지스트 패턴은, 평면에서 봤을 때 직선 형상의 라인부(403a)와 직선 형상의 스페이스부(403b)를 가지는, 이른바 라인 앤드 스페이스의 레지스트 패턴이다. 또한, 스페이스부(403b)의 폭은, 후술하는 바와 같이 스페이스부(403b)에 친수성 폴리머와 소수성 폴리머가 교호로 홀수층으로 배치되도록 설정된다.
이 후 웨이퍼(W)는, 웨이퍼 반송 장치(70)에 의해 전달 장치(50)로 반송되고, 이 후 카세트 스테이션(10)의 웨이퍼 반송 장치(23)에 의해 정해진 카세트 배치판(21)의 카세트(C)로 반송된다.
도포 현상 처리 장치(2)에서 웨이퍼(W)에 제 2 레지스트막(403)에 의해 정해진 레지스트 패턴이 형성되면, 웨이퍼(W)를 수납한 카세트(C)는, 도포 현상 처리 장치(2)로부터 반출되고, 이어서 에칭 처리 장치(3)로 반입된다.
에칭 처리 장치(3)에서는, 먼저, 웨이퍼 반송 기구(210)에 의해, 카세트 배치대(212) 상의 카세트(C)로부터 1 매의 웨이퍼(W)가 취출되고, 로드록 장치(213a) 내로 반입된다. 로드록 장치(213a) 내로 웨이퍼(W)가 반입되면, 로드록 장치(213a) 내가 밀폐되어 감압된다. 이 후, 로드록 장치(213a) 내와 정해진 진공도로 배기된 반송실 챔버(214) 내가 연통된다. 그리고, 웨이퍼 반송 기구(215)에 의해, 웨이퍼(W)가 로드록 장치(213a)로부터 반출되어 반송실 챔버(214) 내로 반입된다.
반송실 챔버(214) 내로 반입된 웨이퍼(W)는, 이어서 웨이퍼 반송 기구(215)에 의해 에칭 장치(202)로 반송된다. 에칭 장치(202)에서는, 제 2 레지스트막(403)의 레지스트 패턴을 마스크로서 웨이퍼(W)에 에칭 처리를 행하고, 도 10에 나타내는 바와 같이 먼저 반사 방지막(402)이 에칭 처리된다(도 6의 공정(S6)).
이 후 웨이퍼(W)는, 웨이퍼 반송 기구(215)에 의해 에칭 장치(204)로 반송된다. 에칭 장치(204)에서는, 이어서 제 2 레지스트막(403)의 레지스트 패턴 및 반사 방지막(402)의 패턴을 마스크로서, 웨이퍼(W) 상의 제 1 레지스트막(401) 및 중성층(400)이 도 11에 나타내는 바와 같이 에칭된다(도 6의 공정(S7)).
이 후 웨이퍼(W)는, 웨이퍼 반송 기구(215)에 의해 다시 반송실 챔버(214) 내로 되돌려진다. 그리고, 로드록 장치(213b)를 거쳐 웨이퍼 반송 기구(210)로 전달되고, 카세트(C)에 수납된다. 이 후, 웨이퍼(W)를 수납한 카세트(C)가 에칭 처리 장치(3)로부터 반출되어, 도포 현상 처리 장치(2)로 다시 반입된다.
도포 현상 처리 장치(2)로 반입된 웨이퍼(W)는, 웨이퍼 반송 장치(70)에 의해 알칼리 용액 공급 장치(31)로 반입된다. 알칼리 용액 공급 장치(31)에서는, 웨이퍼(W) 상에 알칼리 용액이 공급되고, 가열 처리에 의해 탈보호되어 알칼리 용액에 가용이 된 제 1 레지스트막(401)이 웨이퍼(W)로부터 제거된다. 이에 의해, 제 1 레지스트막(401)과 함께, 반사 방지막(402) 및 제 2 레지스트막(403)이, 도 12에 나타내는 바와 같이 웨이퍼(W)로부터 제거된다(도 6의 공정(S8)). 그 결과, 웨이퍼(W) 상에는 중성층(400)의 패턴만이 남는다. 또한, 제 2 레지스트막(403)은, 에칭 장치(204)에서 제 1 레지스트막(401) 및 중성층(400)을 에칭 처리할 때에 동시에 에칭되기 때문에, 제 2 레지스트막(403)의 막 두께의 설정에 따라서는, 당해 에칭 처리의 단계에서 모두 제거되는 경우가 있는데, 제 2 레지스트막(403)이 제거된 후에도 반사 방지막(402)이 마스크로서 기능하기 때문에, 제 2 레지스트막(403)의 막 두께는 중성층(400)이 적정하게 에칭 처리되는 것이면 임의로 설정이 가능하다.
이어서 웨이퍼(W)는, 블록 공중합체 도포 장치(35)로 반송된다. 블록 공중합체 도포 장치(35)에서는, 도 13에 나타내는 바와 같이 웨이퍼(W) 상의 중성층(400)의 패턴 상에 블록 공중합체(404)가 도포된다(도 6의 공정(S9)).
이어서 웨이퍼(W)는, 웨이퍼 반송 장치(70)에 의해 폴리머 분리 장치로서의 열 처리 장치(40)로 반송된다. 열 처리 장치(40)에서는, 웨이퍼(W)에 정해진 온도의 열 처리가 행해진다. 그러면, 도 14 및 도 15에 나타내는 바와 같이 웨이퍼(W) 상의 블록 공중합체(404)가, 친수성 폴리머(405)와 소수성 폴리머(406)로 상분리된다(도 6의 공정(S10)).
여기서, 상술한 바와 같이 블록 공중합체(404)에 있어서, 친수성 폴리머(405)의 분자량의 비율은 40 % ~ 60 %이며, 소수성 폴리머(406)의 분자량의 비율은 60 % ~ 40 %이다. 그러면, 공정(S10)에서, 도 14 및 도 15에 나타내는 바와 같이 친수성 폴리머(405)와 소수성 폴리머(406)는 라메라 구조로 상분리된다. 또한, 상술한 공정(S5)에서 제 2 레지스트막(403)의 패턴의 스페이스부(403b)의 폭이 정해진 폭으로 형성되어 있으므로, 웨이퍼(W) 상의 중성층(400)과 중성층(400) 간의 영역에는, 친수성 폴리머(405)와 소수성 폴리머(406)가 교호로 홀수층, 예컨대 3 층으로 배치된다. 본 실시의 형태에서는, 예컨대 웨이퍼(W)의 표면이 친수성이기 때문에, 중성층(400)과 중성층(400)의 중간에 친수성 폴리머(405)가 배치되고, 그 양측에 소수성 폴리머(406, 406)가 배치된다. 그리고, 중성층(400)의 그 외의 영역 상에도, 친수성 폴리머(405)와 소수성 폴리머(406)가 교호로 배치된다.
이 후 웨이퍼(W)는, 웨이퍼 반송 장치(70)에 의해 전달 장치(50)로 반송되고, 이 후 카세트 스테이션(10)의 웨이퍼 반송 장치(23)에 의해 정해진 카세트 배치판(21)의 카세트(C)로 반송된다.
도포 현상 처리 장치(2)에서 웨이퍼(W)에 정해진 처리가 행해지면, 웨이퍼(W)를 수납한 카세트(C)는, 도포 현상 처리 장치(2)로부터 반출되어, 다시 에칭 처리 장치(3)로 반입된다.
이어서, 카세트(C)로부터 취출된 웨이퍼(W)는 에칭 장치(202)로 반송된다. 에칭 장치(202)에서는, 에칭 처리에 의해, 도 16에 나타내는 바와 같이 친수성 폴리머(405)가 선택적으로 제거되어, 소수성 폴리머(406)의 정해진 패턴이 형성된다(도 6의 공정(S11)).
이 후 웨이퍼(W)는, 웨이퍼 반송 기구(215)에 의해 에칭 장치(204)로 반송된다. 에칭 장치(204)에서는, 웨이퍼(W) 상의 소수성 폴리머(406)를 마스크로서 웨이퍼(W) 상의 피처리막이 에칭된다. 이 후, 소수성 폴리머(406) 및 반사 방지막이 제거되어, 피처리막에 정해진 패턴이 형성된다.
이 후 웨이퍼(W)는, 카세트(C)에 수납되고, 웨이퍼(W)를 수납한 카세트(C)가 에칭 처리 장치(3)로부터 반출되어 일련의 웨이퍼 처리가 종료된다.
이상의 실시의 형태에 따르면, 공정(S2)에서 도포한 제 1 레지스트막(401)을, 공정(S3)에서 가열 처리함으로써 탈보호하여 알칼리 용액에 가용인 도포막을 형성하고 있다. 그리고, 당해 알칼리 용액에 가용인 도포막 상에 제 2 레지스트막(403)에 의해 레지스트 패턴을 형성하고, 이 레지스트 패턴을 마스크로서 웨이퍼(W) 상에 정해진 패턴을 형성한 후에, 알칼리 용액에 의해 제 1 레지스트막(401)을 제거함으로써, 제 2 레지스트막(403)을 제거한다. 따라서, 강력한 유기 용제 또는 특수한 레지스트액을 이용하지 않고 용이하게 제 2 레지스트막(403)을 제거할 수 있어, 웨이퍼(W) 상에 친수성 폴리머(405)와 소수성 폴리머(406)를 배열시키기 위한 가이드를 적절히 형성할 수 있다. 그 결과, 친수성 폴리머(405)와 소수성 폴리머(406)를 원하는 패턴으로 배열시킬 수 있다.
또한, 종래의 블록 공중합체(404)를 이용한 패턴 형성에 있어서는, 예컨대 중성층(400)의 하면에 반사 방지막(402)을 하는 방법이 일반적이며, 웨이퍼(W)에 예컨대 중성층(400)의 패턴을 형성한 후에, 별도 반사 방지막(402)을 제거하는 공정이 필요했지만, 본 실시의 형태와 같이, 중성층(400)의 상면에 형성된 탈보호된 제 1 레지스트막(401) 상, 즉 알칼리 용액에 가용인 도포막 상에 반사 방지막(402)형성함으로써, 당해 반사 방지막(402)을 제 1 레지스트막(401)과 함께 알칼리 용액에 의해 용이하게 제거할 수 있다. 따라서, 웨이퍼(W)에 블록 공중합체(404)를 이용하여 정해진 패턴을 형성함에 있어서, 공정을 간략화할 수 있다.
이상의 실시의 형태에서는, 제 1 레지스트막(401)을 ArF 레지스트에 의해 형성한 경우의 일례에 대하여 설명했지만, 제 1 레지스트막(401)으로서는, ArF 레지스트 이외에도, 탈보호함으로써 알칼리 용액에 가용이 되는 레지스트, 예컨대 KrF 레지스트 등을 이용할 수 있고, 본 실시의 형태에 한정되는 것은 아니다. 또한 이상의 실시의 형태에서는, 제 1 레지스트막(401)과 제 2 레지스트막(403)을 모두 ArF 레지스트로 형성했지만, 제 1 레지스트막(401)과 제 2 레지스트막(403)을 상이한 레지스트에 의해 형성해도 된다. 알칼리 용액에 가용인 막으로서는, 중성층(400) 형성 시의 열 처리부터 제 2 레지스트막(403)에 의한 레지스트 패턴 형성의 과정의 열 처리에 의해서도, 알칼리 용액에 가용이라고 하는 물성이 변화하지 않는 것이면, 임의로 선택이 가능하다.
이상의 실시의 형태에서는, 탈보호된 제 1 레지스트막(401)의 제거에 알칼리 용액으로서 테트라메틸 암모늄 하이드록사이드를 이용했지만, 제 1 레지스트막(401)을 제거할 수 있는 것이면, 알칼리 용액으로서는 본 실시의 형태에 한정되지 않고, 임의로 선택이 가능하다. 또한 알칼리 용액으로서는, 테트라메틸 암모늄 하이드록사이드에 이소프로필 알코올(IPA)을 첨가한 것이어도 된다. 이소프로필 알코올을 첨가함으로써, 공정(S8)에서 보다 확실하게 제 1 레지스트막(401)을 제거할 수 있다.
또한 이상의 실시의 형태에서는, 제 1 레지스트막(401)의 하면에, 친수성 폴리머(405)와 소수성 폴리머(406)를 배열시키기 위한 가이드 기능을 가지는 하지막으로서 중성층(400)이 형성되어 있었지만, 이 가이드로서 기능하는 하지막은 중성층(400)에 한정되지 않고, 임의로 설정이 가능하다. 다른 하지막으로서는, 예컨대 폴리스티렌 등을 이용할 수 있다. 또한, 가이드로서 기능하는 하지막은 반드시 필요하지는 않고, 예컨대 웨이퍼(W)의 상면에 직접 제 1 레지스트막(401)을 형성하고, 공정(S7)에서 웨이퍼(W) 그 자체를 에칭함으로써 웨이퍼(W)에 패턴 형성을 행해도 된다. 이러한 경우, 웨이퍼(W) 그 자체를 가이드로서 이용하거나, 예컨대 도 17에 나타내는 바와 같이, 에칭 후의 웨이퍼(W)의 오목부에 중성층(400)을 형성하여 웨이퍼(W)를 평탄면으로 하고, 이 중성층(400)과 웨이퍼(W)에 의해 가이드를 형성해도 된다.
이상의 실시의 형태에서는, 현상 장치(30)와 알칼리 용액 공급 장치(31)를 다른 장치로 하고 있었지만, 예컨대 현상 장치(30)에서 공급하는 현상액이 테트라메틸 암모늄 하이드록사이드인 경우에는, 알칼리 용액 공급 장치(31)를 생략하고, 현상 장치(30)에서 공정(S8)의 제 1 레지스트막(401)의 제거를 행해도 된다.
또한, 공정(S8)에 있어서의 알칼리 용액에 의한 제 1 레지스트막(401)의 제거를 적정하게 행할 것을 고려하면, 제 1 레지스트막(401)의 막 두께는 20 nm ~ 100 nm로 하는 것이 바람직하고, 보다 바람직하게는 40 nm ~ 60 nm이다.
이상, 첨부 도면을 참조하여 본 발명의 적합한 실시의 형태에 대하여 설명했지만, 본 발명은 이러한 예에 한정되지 않는다. 당업자라면, 특허 청구의 범위에 기재된 사상의 범주 내에서, 각종의 변경예 또는 수정예에 상도할 수 있는 것은 명백하며, 그들에 대해서도 당연히 본 발명의 기술적 범위에 속하는 것으로 이해된다. 본 발명은 이 예에 한정되지 않고 다양한 태양을 취할 수 있는 것이다. 본 발명은, 기판이 웨이퍼 이외의 FPD(플랫 패널 디스플레이), 포토마스크용의 마스크 레티클 등의 다른 기판인 경우에도 적용할 수 있다.
산업상의 이용 가능성
본 발명은, 예컨대 친수성을 가지는 친수성 폴리머와 소수성을 가지는 소수성 폴리머를 포함하는 블록 공중합체를 이용하여, 기판을 처리할 시 유용하다.
1 : 기판 처리 시스템
2 : 도포 현상 처리 장치
3 : 에칭 처리 장치
30 : 현상 장치
31 : 알칼리 용액 공급 장치
32 : 반사 방지막 형성 장치
33 : 중성층 형성 장치
34 : 레지스트 도포 장치
35 : 블록 공중합체 도포 장치
40 : 열 처리 장치
202 ~ 205 : 에칭 장치
300 : 제어부
400 : 중성층
401 : 제 1 레지스트막
402 : 반사 방지막
403 : 제 2 레지스트막
404 : 블록 공중합체
W : 웨이퍼

Claims (9)

  1. 제 1 폴리머와 제 2 폴리머를 포함하는 블록 공중합체를 이용하여, 기판을 처리하는 방법으로서,
    알칼리 용액에 가용인 도포막을 기판 상에 형성하는 도포막 형성 공정과,
    상기 도포막 상에 레지스트막에 의해 레지스트 패턴을 형성하는 레지스트 패턴 형성 공정과,
    상기 레지스트 패턴을 마스크로서 상기 기판 상에 정해진 패턴을 형성하는 패턴 처리 공정과,
    이 후, 알칼리 용액에 의해 상기 도포막을 제거함으로써 상기 레지스트 패턴을 제거하는 도포막 제거 공정과,
    상기 블록 공중합체를, 상기 도포막 및 레지스트 패턴 제거 후의 기판 상에 도포하는 블록 공중합체 도포 공정과,
    상기 블록 공중합체를 상기 제 1 폴리머와 상기 제 2 폴리머로 상분리시키는 폴리머 분리 공정을 포함하는 것을 특징으로 하는 기판 처리 방법.
  2. 제 1 항에 있어서,
    상기 도포막은, 내열 온도 이상으로 가열함으로써 탈보호되는 다른 레지스트막이며,
    상기 레지스트 패턴 형성 공정 전에, 상기 다른 레지스트막을 가열하여 탈보호시키는 가열 공정을 더 포함하는 것을 특징으로 하는 기판 처리 방법.
  3. 제 1 항에 있어서,
    상기 도포막 형성 공정 전에 하지막을 기판 상에 형성하는 하지막 형성 공정을 포함하고,
    상기 패턴 처리 공정에 있어서는, 상기 하지막에 정해진 패턴을 형성하는 것을 특징으로 하는 기판 처리 방법.
  4. 제 3 항에 있어서,
    상기 하지막은, 상기 제 1 폴리머, 상기 제 2 폴리머, 또는 상기 제 1 폴리머와 상기 제 2 폴리머의 쌍방에 대하여 중간의 친화성을 가지는 중성층 중 어느 하나인 것을 특징으로 하는 기판 처리 방법.
  5. 제 1 항에 있어서,
    상기 상분리된 블록 공중합체로부터, 상기 제 1 폴리머 또는 상기 제 2 폴리머 중 어느 일방을 선택적으로 제거하는 폴리머 제거 공정을 포함하는 것을 특징으로 하는 기판 처리 방법.
  6. 제 1 항에 있어서,
    상기 레지스트 패턴은, 평면에서 봤을 때 직선 형상의 라인부와 직선 형상의 스페이스부를 가지는 패턴이며,
    상기 블록 공중합체에 있어서의 상기 제 1 폴리머의 분자량의 비율은 40 % ~ 60 %인 것을 특징으로 하는 기판 처리 방법.
  7. 제 1 항에 있어서,
    상기 제 1 폴리머는 친수성을 가지는 친수성 폴리머이며, 상기 제 2 폴리머는 소수성을 가지는 소수성 폴리머인 것을 특징으로 하는 기판 처리 방법.
  8. 제 7 항에 있어서,
    상기 친수성 폴리머는 폴리 메타크릴산 메틸이며,
    상기 소수성 폴리머는 폴리스티렌인 것을 특징으로 하는 기판 처리 방법.
  9. 제 1 폴리머와 제 2 폴리머를 포함하는 블록 공중합체를 이용하여, 기판을 처리하는 기판 처리 방법을, 기판 처리 시스템에 의해 실행시키기 위하여, 상기 기판 처리 시스템을 제어하는 제어부의 컴퓨터 상에서 동작하는 프로그램을 저장한 판독 가능한 컴퓨터 기억 매체로서,
    상기 기판 처리 방법은,
    알칼리 용액에 가용인 도포막을 기판 상에 형성하는 도포막 형성 공정과,
    상기 도포막 상에 레지스트막에 의해 레지스트 패턴을 형성하는 레지스트 패턴 형성 공정과,
    상기 레지스트 패턴을 마스크로서 상기 기판 상에 정해진 패턴을 형성하는 패턴 처리 공정과,
    이 후, 알칼리 용액에 의해 상기 도포막을 제거함으로써 상기 레지스트 패턴을 제거하는 도포막 제거 공정과,
    상기 블록 공중합체를, 상기 도포막 및 레지스트 패턴 제거 후의 기판 상에 도포하는 블록 공중합체 도포 공정과,
    상기 블록 공중합체를 상기 제 1 폴리머와 상기 제 2 폴리머로 상분리시키는 폴리머 분리 공정을 포함하는 것을 특징으로 하는 컴퓨터 기억 매체.
KR1020157019983A 2013-01-30 2014-01-22 기판 처리 방법 및 컴퓨터 기억 매체 KR102122343B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2013-015301 2013-01-30
JP2013015301A JP5847738B2 (ja) 2013-01-30 2013-01-30 基板処理方法、プログラム及びコンピュータ記憶媒体
PCT/JP2014/051225 WO2014119444A1 (ja) 2013-01-30 2014-01-22 基板処理方法及びコンピュータ記憶媒体

Publications (2)

Publication Number Publication Date
KR20150114476A KR20150114476A (ko) 2015-10-12
KR102122343B1 true KR102122343B1 (ko) 2020-06-12

Family

ID=51262157

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157019983A KR102122343B1 (ko) 2013-01-30 2014-01-22 기판 처리 방법 및 컴퓨터 기억 매체

Country Status (3)

Country Link
JP (1) JP5847738B2 (ko)
KR (1) KR102122343B1 (ko)
WO (1) WO2014119444A1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008036491A (ja) 2006-08-03 2008-02-21 Nippon Telegr & Teleph Corp <Ntt> パターン形成方法及びモールド
WO2012014700A1 (ja) 2010-07-28 2012-02-02 株式会社 東芝 パターン形成方法及びポリマーアロイ下地材料
JP2012061531A (ja) 2010-09-14 2012-03-29 Tokyo Ohka Kogyo Co Ltd ブロックコポリマーを含む層のパターン形成方法
WO2012046770A1 (ja) 2010-10-07 2012-04-12 東京応化工業株式会社 ガイドパターン形成用ネガ型現像用レジスト組成物、ガイドパターン形成方法、ブロックコポリマーを含む層のパターン形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62136028A (ja) * 1985-12-10 1987-06-19 Matsushita Electric Ind Co Ltd 有機膜のパタ−ン形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008036491A (ja) 2006-08-03 2008-02-21 Nippon Telegr & Teleph Corp <Ntt> パターン形成方法及びモールド
WO2012014700A1 (ja) 2010-07-28 2012-02-02 株式会社 東芝 パターン形成方法及びポリマーアロイ下地材料
JP2012061531A (ja) 2010-09-14 2012-03-29 Tokyo Ohka Kogyo Co Ltd ブロックコポリマーを含む層のパターン形成方法
WO2012046770A1 (ja) 2010-10-07 2012-04-12 東京応化工業株式会社 ガイドパターン形成用ネガ型現像用レジスト組成物、ガイドパターン形成方法、ブロックコポリマーを含む層のパターン形成方法

Also Published As

Publication number Publication date
JP2014146740A (ja) 2014-08-14
KR20150114476A (ko) 2015-10-12
JP5847738B2 (ja) 2016-01-27
WO2014119444A1 (ja) 2014-08-07

Similar Documents

Publication Publication Date Title
JP5919210B2 (ja) 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
KR101788908B1 (ko) 기판 처리 방법, 컴퓨터 기억 매체 및 기판 처리 시스템
TW201443987A (zh) 基板處理裝置、基板處理方法、程式及電腦記憶媒體
JP2014027228A (ja) 基板処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP5881565B2 (ja) 基板処理方法、プログラム及びコンピュータ記憶媒体
JP6081728B2 (ja) 基板処理方法、コンピュータ記憶媒体及び基板処理システム
KR102498192B1 (ko) 기판 처리 방법, 프로그램, 컴퓨터 기억 매체 및 기판 처리 시스템
KR20160025515A (ko) 기판 처리 방법, 컴퓨터 기억 매체 및 기판 처리 시스템
KR102268930B1 (ko) 기판 처리 방법, 판독 가능한 컴퓨터 기억 매체 및 기판 처리 시스템
KR102122343B1 (ko) 기판 처리 방법 및 컴퓨터 기억 매체
KR20170060003A (ko) 기판 처리 방법, 컴퓨터 기억 매체 및 기판 처리 시스템
KR102510734B1 (ko) 기판 처리 방법, 컴퓨터 기억 매체 및 기판 처리 시스템
JP5837525B2 (ja) 基板処理方法、プログラム及びコンピュータ記憶媒体
KR102657313B1 (ko) 기판 처리 방법 및 컴퓨터 기억 매체

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant