JPH0414493B2 - - Google Patents

Info

Publication number
JPH0414493B2
JPH0414493B2 JP58044883A JP4488383A JPH0414493B2 JP H0414493 B2 JPH0414493 B2 JP H0414493B2 JP 58044883 A JP58044883 A JP 58044883A JP 4488383 A JP4488383 A JP 4488383A JP H0414493 B2 JPH0414493 B2 JP H0414493B2
Authority
JP
Japan
Prior art keywords
melting point
high melting
point metal
gas
compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58044883A
Other languages
English (en)
Other versions
JPS59169129A (ja
Inventor
Yoshimi Shiotani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4488383A priority Critical patent/JPS59169129A/ja
Publication of JPS59169129A publication Critical patent/JPS59169129A/ja
Publication of JPH0414493B2 publication Critical patent/JPH0414493B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 (a) 発明の技術分野 本発明は改善された高融点金属あるいは高融点
金属シリサイドのスパツタ方法に関する。
(b) 従来技術と問題点 半導体装置を製造するに際し、表面に電極配線
が形成されており、且つ半導体装置がIC,LSIと
高集積化,高密度化されるに従つてこのような電
極配線も益々微細化し複雑になつて高精度パター
ンが要求されるようになつてきた。このような電
極配線において、多層配線構造になると従来の柔
らかいアルミニウム(Al)に代わり、最近では
高融点金属あるいは高融点金属シリサイドからな
る電極配線が使用されるようになつており、それ
は硬くて精度良いパターンが作成され易いためで
ある。
ところで、電極配線を形成するには、その膜を
被着した後にパターンニングを行なうが、その膜
被着が半導体装置の品質,信頼性に重要な影響を
与える。高融点金属あるいは高融点金属シリサイ
ド膜など電極配線の形成には専ら蒸着法又はスパ
ツタ法が用いられている。
その内、スパツタ法で被着した膜は蒸着法で被
着した膜に比べて、均一な結晶粒の膜が得られ易
いこと、段差部分の被覆性(ステツプカバレー
ジ)が比較的良好なこと、合金膜の被着が容易な
ことなどの利点が多く、そのためスパツタ法の方
が現在多用される傾向にある。しかしながら、今
後一層高集積化して高度に多層構造に積層される
場合、現状のスパツタ法による被覆性(ステツプ
カバレージ)は決して満足なものではない。近い
将来、電極配線において信頼性上の問題が生じる
恐れが十分に考えられる。
(c) 発明の目的 本発明は、このような問題点を解消したステツ
プカバレージの良い高融点金属あるいは高融点金
属シリサイド膜のスパツタ方法を提案するもので
ある。
(d) 発明の構成 その目的は、高融点金属あるいは高融点金属シ
リサイドをターゲツトにしてスパツタし、段差を
有する半導体基板上に配線となるべき該高融点金
属あるいは高融点金属シリサイド層を形成するに
際し、該高融点金属の化合物を含むガスあるいは
該高融点金属の化合物とシリコン化合物とを含む
ガスを処理室に導入して同時に該化合物ガスを分
解してなる高融点金属あるいは高融点金属シリサ
イドを堆積することにより、前記段差部を覆い、
基板上に連続して延在する高融点金属あるいは高
融点金属シリサイド層を被着形成することを特徴
とする高融点金属あるいは高融点金属シリサイド
の成膜方法によつて達成することができる。
(e) 発明の実施例 以下、図面を参照して実施例によつて詳細に説
明する。第1図は従来のマグネトロンスパツタ装
置の一例の概要断面図を示しており、処理室1内
において陽極2側に半導体基板3を保持し、陰極
4側にターゲツト5を載置し、排気口6より真空
排気し、ガス流入口7よりアルゴン(Ar)ガス
を流入させる。ターゲツト5はモリブデン
(Mo),タングステン(W),チタン(Ti),タン
タル(Ta)等の高融点金属あるいはそのシリサ
イドを用いる。また、減圧度は5×10-3Torr程
度にし、バイアス電圧を加えた周波数13.5MHZ
の高周波電力8を印加して半導体基板3上に高融
点金属あるいは高融点金属シリサイド膜を被着形
成する。図中、9はマグネツトで、このようなマ
グネツトを取りつけると被着効率が良くなり、ま
た半導体基板への衝撃を緩和させることができ
る。
しかし、かような従来のスパツタ方法は生産性
は良いが、必ずしもステツプカバレージは十分で
ない。従つて、本発明では化合物を分解した膜を
被着する所謂化学気相成長膜を少し加えるもので
ある。
第2図は本発明にかかるスパツタ法に基づくス
パツタ装置の一実施例の概要断面図を示してい
る。図示のように、処理室1にガス流入口10よ
りアルゴン(Ar)ガスを流入すると同時に、他
の分岐ガス流入口11から水素(H2)ガス又は
アルゴンガスをキヤリアガスとして高融点金属化
合物あるいは高融点金属化合物とシリコン化合物
との混合化合物ガスを流入させる。高融点金属化
合物は例えば塩化モリブデン(MoCl5),塩化チ
タン(TiCl4),塩化タンタル(TaCl5)等の何れ
かを用い、高融点金属シリサイド膜を被着形成す
る場合にはそれにモノシラン(SiH4)を混合し
た混合化合物とする。
このような化合物あるいは混合化合物は、これ
を充填したボンベ12を恒温槽13内で一定温度
に保ち、上記したキヤリアガスによつて処理室に
流入させる。この化合物ガスの圧力を1〜2×
10-3Torr程度にし、残りのガスをArガスにして
処理室1内のトータル圧力を5×10-3Torr程度
に保持する。
一方、処理室1内の半導体基板3は加熱器14
によつて200〜300℃に加熱しておき、バイアス電
圧を加えた高周波電力8を両電極間に印加する。
そうすると、スパツタによつて半導体基板3上に
スパツタ膜を被着すると同時に、半導体基板上で
上記の化合物が気相分解して半導体基板に被着す
る際、スパツタ膜と共にカバレージ良く被膜が形
成される。尚、図において15は操作前に流入配
管中の不要ガスを排出するためのガスパージ口を
示す。
(f) 発明の効果 以上の説明から判るように、本発明によればガ
スステツプカバレージの優れた高融点金属あるい
は高融点金属シリサイド膜をスパツタ方法で効率
良く被着させることができるから、半導体装置の
高信頼化に極めて役立つものである。
【図面の簡単な説明】
第1図は従来のスパツタ装置の概要断面図、第
2図は本発明にかかるスパツタ装置の概要断面図
である。 図中、1は処理室、2は陽極、3は半導体基
板、4は陰極、5はターゲツト、6は排気口、
7,10,11はガス流入口、8は印加電力、9
はマグネツト、12はボンベ、13は恒温槽、1
4は加熱器、15はガスパージ口を示している。

Claims (1)

    【特許請求の範囲】
  1. 1 高融点金属あるいは高融点金属シリサイドを
    ターゲツトにしてスパツタし、段差を有する半導
    体基板上に配線となるべき該高融点金属あるいは
    高融点金属シリサイド層を形成するに際し、該高
    融点金属の化合物を含むガスあるいは該高融点金
    属の化合物とシリコン化合物とを含むガスを処理
    室に導入して同時に該化合物ガスを分解してなる
    高融点金属あるいは高融点金属シリサイドを堆積
    することにより、前記段差部を覆い、基板上に連
    続して延在する高融点金属あるいは高融点金属シ
    リサイド層を被着形成することを特徴とする高融
    点金属あるいは高融点金属シリサイドの成膜方
    法。
JP4488383A 1983-03-16 1983-03-16 高融点金属あるいは高融点金属シリサイドの成膜方法 Granted JPS59169129A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4488383A JPS59169129A (ja) 1983-03-16 1983-03-16 高融点金属あるいは高融点金属シリサイドの成膜方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4488383A JPS59169129A (ja) 1983-03-16 1983-03-16 高融点金属あるいは高融点金属シリサイドの成膜方法

Publications (2)

Publication Number Publication Date
JPS59169129A JPS59169129A (ja) 1984-09-25
JPH0414493B2 true JPH0414493B2 (ja) 1992-03-13

Family

ID=12703885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4488383A Granted JPS59169129A (ja) 1983-03-16 1983-03-16 高融点金属あるいは高融点金属シリサイドの成膜方法

Country Status (1)

Country Link
JP (1) JPS59169129A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4191336A1 (en) 2021-11-24 2023-06-07 Shin-Etsu Chemical Co., Ltd. Resist underlayer film material, patterning process, and method for forming resist underlayer film
EP4239409A1 (en) 2022-03-03 2023-09-06 Shin-Etsu Chemical Co., Ltd. Composition for forming metal oxide film, patterning process, and method for forming metal oxide film
EP4303657A2 (en) 2022-07-08 2024-01-10 Shin-Etsu Chemical Co., Ltd. Composition for forming metal oxide film, patterning process, and method for forming metal oxide film
EP4369100A1 (en) 2022-11-08 2024-05-15 Shin-Etsu Chemical Co., Ltd. Compound for forming metal-containing film, composition for forming metal-containing film, and patterning process

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61245525A (ja) * 1985-04-23 1986-10-31 Fujitsu Ltd 金属薄膜の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56147434A (en) * 1980-04-18 1981-11-16 Sanyo Electric Co Ltd Manufacture of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56147434A (en) * 1980-04-18 1981-11-16 Sanyo Electric Co Ltd Manufacture of semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4191336A1 (en) 2021-11-24 2023-06-07 Shin-Etsu Chemical Co., Ltd. Resist underlayer film material, patterning process, and method for forming resist underlayer film
EP4239409A1 (en) 2022-03-03 2023-09-06 Shin-Etsu Chemical Co., Ltd. Composition for forming metal oxide film, patterning process, and method for forming metal oxide film
EP4303657A2 (en) 2022-07-08 2024-01-10 Shin-Etsu Chemical Co., Ltd. Composition for forming metal oxide film, patterning process, and method for forming metal oxide film
EP4369100A1 (en) 2022-11-08 2024-05-15 Shin-Etsu Chemical Co., Ltd. Compound for forming metal-containing film, composition for forming metal-containing film, and patterning process

Also Published As

Publication number Publication date
JPS59169129A (ja) 1984-09-25

Similar Documents

Publication Publication Date Title
EP0070751B1 (en) Method for lpcvd co-deposition of metal and silicon to form metal silicide
US5306666A (en) Process for forming a thin metal film by chemical vapor deposition
JP2726118B2 (ja) 堆積膜形成法
JPH0234918A (ja) 半導体装置の製造方法
EP0566040A2 (en) Process for selectively depositing copper aluminum alloy onto a substrate
JPS58177469A (ja) 半導体基板の加熱方法及び加熱装置
JPH05209279A (ja) 金属膜形成装置および金属膜形成法
KR0179797B1 (ko) 바이어스 전압이 인가된 Cu 박막 형성방법
JPH0414493B2 (ja)
JP2980645B2 (ja) 金属薄膜の形成方法
US5055246A (en) Method of forming high purity metal silicides targets for sputtering
JPH0193149A (ja) 半導体装置
JPH0360177B2 (ja)
JP2003142424A (ja) 半導体ウェーハの相互接続構造に対するバリア層及びバリア層を堆積するための方法。
TWI397952B (zh) Method for forming tantalum nitride film
JP4763894B2 (ja) ハロゲン化タンタル前駆物質からのcvd窒化タンタルプラグの形成
JP2006241525A (ja) タンタル窒化物膜の形成方法
JPH07142411A (ja) 半導体装置における金属薄膜形成方法
JP3488498B2 (ja) 半導体装置における金属薄膜形成方法
JPH05259108A (ja) 酸素添加窒化チタン膜及びその製造方法
JP4931172B2 (ja) タンタル窒化物膜の形成方法
JP2831770B2 (ja) 堆積膜形成法
JP2940162B2 (ja) 高融点金属の気相成長法及びそれを用いた金属配線の製造方法
JPS62247064A (ja) 金属被膜の成長方法
KR20240019319A (ko) 금속 함유 막 및 금속 함유 막의 제조 방법