KR920005805B1 - 반도체 장치의 실리콘 기판과 알루미늄 전극 사이에 장벽층을 형성하는 방법 - Google Patents

반도체 장치의 실리콘 기판과 알루미늄 전극 사이에 장벽층을 형성하는 방법 Download PDF

Info

Publication number
KR920005805B1
KR920005805B1 KR1019890010029A KR890010029A KR920005805B1 KR 920005805 B1 KR920005805 B1 KR 920005805B1 KR 1019890010029 A KR1019890010029 A KR 1019890010029A KR 890010029 A KR890010029 A KR 890010029A KR 920005805 B1 KR920005805 B1 KR 920005805B1
Authority
KR
South Korea
Prior art keywords
silicon substrate
aluminum
barrier layer
layer
forming
Prior art date
Application number
KR1019890010029A
Other languages
English (en)
Other versions
KR900002442A (ko
Inventor
미노루 이노우에
Original Assignee
후지쓰 가부시끼가이샤
야마모도 다꾸마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 가부시끼가이샤, 야마모도 다꾸마 filed Critical 후지쓰 가부시끼가이샤
Publication of KR900002442A publication Critical patent/KR900002442A/ko
Application granted granted Critical
Publication of KR920005805B1 publication Critical patent/KR920005805B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음.

Description

반도체 장치의 실리콘 기판과 알루미늄 전극 사이에 장벽층을 형성하는 방법
제1도는 TiN 장벽층의 밀도와 저항률에 대한 기판 온도의 영향을 나타내는 그래프.
제2도는 기판 온도의 변화에 대한 장벽층의 고장률(failure rate)의 변동을 나타내는 그래프.
제3도는 장벽층을 제조하기 위해 사용된 종래의 반응 스퍼터링 장치의 개략도.
제4(a)도는 실리콘 기판의 개략 단면도, 제4(b)도는 접촉홀을 제공하며, 실리콘 기판과 실리콘 기판위에 형성된 절연층으로 구성되는 첫번째 실리콘 기판의 개략 단면도, 제4(c)도는 첫번째 실리콘 기판위에 접촉층을 형성하므로써 제조된 두번째 실리콘 기판의 개략 단면도, 제4(d)도는 두번째 실리콘 기판위에 형성된 장벽층의 개략 단면도, 제4(e)도는 장벽층을 통하여 두번재 실리콘 기판위에 형성된 알루미늄 전극의 개략단면도.
제5도는 기판온도가 변수로서 작용할 때, 반응 스퍼터링이 실행되는 동안 흐르는 산소가스의 흐름률과 장벽층의 저항률 사이의 관계를 나타내는 그래프.
제6도는 기판온도가 변수로서 작용할 때, 반응 스퍼터링이 실행되는 동안 흐르는 산소가스의 흐름률과 장벽층의 고장률 사이의 관계를 나타내는 그래프.
제7도는 P-형 실리콘 기판의 알루미늄 전극, TiN 장벽층 및 n-형 영역으로 구성되는 다이오드의 개략단면도.
제8(a)도는 장벽층이, 산소가 자유로운 조건에서 제조된 다이오드에 형성될 때 열처리 후에 다이오드의 누설전류의 히스토그램, 제8(b)도는 장벽층이 산소가스의 4sccm의 흐름률과 550℃의 기판온도에서 제조된 다이오드에 형성될 때 열처리 후에 다이오드의 누설전류의 히스토그램.
본 발명은 반도체 장치의 실리콘 기판과 알루미늄 전극사이에 끼워진 장벽층에 관한 것이다. 장벽층은 실리콘 기판과 알루미늄 전극사이에서 발생하는 실리콘과 알루미늄의 상호확산을 방지하기 위한 것이다.
집적회로(IC) 장치등의 반도체 장치에서, 실리콘 기판과 금속 전극사이의 금속접촉에서 나타나는 옴저항은 가능한 만큼 작아야 한다. 공지된 바와같이, 실리콘 산화층은 절연층으로서 실리콘 기판위에 형성되고 금속전극으로부터 실리콘 기판까지의 금속접촉은 그곳으로부터 실리콘 산화창을 제거하므로써 실리콘 기판위에 제공된 접촉영역에서 만들어진다. 지금까지, 알루미늄이 실리콘 산화층에 대항하여 큰 접착강도를 갖도록 실리콘 기판위에 알루미늄 막으로서 쉽게 증착되기 때문에, 알루미늄 전극을 형성하는 이것이 금속 전극으로 널리 사용되어 있다. 그러나, 알루미늄과 실리콘의 상호 확산이 실리콘 기판과 알루미늄 전극(알루미늄 막)에서 발생되는 문제점이 있다.
즉, 실리콘 기판의 실리콘 원자들과 알루미늄 막의 알루미늄 원자들이 각각 알루미늄 막과 실리콘 기판으로 상호 확산된다. 그러므로, IC 장치의 제조과정에서, 알루미늄 막에 확산된 실리콘의 용해도와 실리콘 기판에 확산된 알루미늄의 용해도가 각각 IC 장치의 제조 온도에서 한계값(용해도 한계)으로 증가할 때까지 실리콘 기판의 실리콘은 알루미늄 막으로 확산되고 알루미늄층의 알루미늄은 실리콘 기판으로 확산된다. 이 상호 확산은 실리콘 기판과 알루미늄 막사이의 인터페이스에서 "피트"를 제조하는 실리콘 기판의 거친표면을 제조하기 위해 발생된다. 이와같은 상호 확산을 방지하기 위하여, 1-2중량퍼센트(w%)의 실리콘을 포함하는 알루미늄 막이 금속 전극으로 사용되기 때문에, 상호 확산은, 제조 온도가 550℃ 이하인한 알루미늄 막에서의 발생으로부터 정지된다. 그러나, 사실상, 제조 온도가 IC 장치의 몇번의 제조 과정동안 550℃ 를 초과하기 때문에 실리콘은 알루미늄 막에서 분리된다. 알루미늄 막에서 분리된 이 실리콘은 일반적으로 접촉영역 근처에서 제조되는 첩촉홀 또는 바이어(Via)홀이라 불리는 한계영역에서 국부적으로 발생한다. 분리된 실리콘이 높은 저항률을 가지면, 접촉저항을 증가시킴에 따라 접촉영역은 효과적으로 감소된다. 접촉저항의 증가는 IC 장치, 특히, 대규모 집적(LSI)회로 장치 또는 초대규모 집적(VLSI)회로 장치에서 무시될 수 없다.
상호 확산에 기인한 상기 문제점을 해결하기 위하여, 장벽층은 실리콘 기판과 알루미늄 층사이에 제공되었다. 일반적으로, 장벽층은 다음의 특성을 필요로 한다.
1) 장벽층에 의하여, 실리콘 원자들과 알루미늄 원자들의 상호 확산은 높은 처리온도에서라도 실리콘 기판과 알루미늄 층사이의 인터페이스를 통하여 발생하는 것으로부터 방지된다(이 특성을 지금부터 "장벽특성" 이라 칭함).
2) 장벽층은 실리콘 기관과 장벽층 사이 및 알루미늄층과 장벽층사이의 낮은 저항률과 낮은 접촉저항을 가진다.
내산화성 금속 질화물, 내산화성 금속 탄화물 또는 내산화성 금속 붕소화물등의 내산화성 금속 화합물이 장벽층으로서 사용되고, 일반적으로 이러한 장벽층은 타겟(target) 및 몇 종류의 가스로서 사용되는 내산화성 금속을 사용하는 반응 스퍼터링 기술에 의하여 제조된다. 반응 스퍼터링에서, 장벽층은 각 가스의 부분압력, 타겟에 적용된 전력, 실리콘 기판의 온도 및 실리콘 기판에서의 정전 포텐셜등의 많은 스퍼터링 조건하에서 제조된다. 그러므로, 장벽층의 특성이 스퍼터링 조건의 작은 차이에 의하여 쉽게 영향받는 경향이있다. 특히, 기대할 수 있는 장벽층을 얻는다는 것은 매우 어려운 일이다.
이와같은 문제점은 스퍼터링 후에 산소가스를 포함하는 대기에서 장벽층을 어닐링하므로써 개선되어왔다. 산소가스를 포함하는 대기를 사용하는 주원인은, 산소가, 고온에서 결정입자 경계를 통하여 발생하는 실리콘과 알루미늄의 상호 확산을 예방하기 위하여 장벽층의 그레인(grain) 경계에서 옥사이드를 만들기 때문이다. 이것은 다음의 참조문에 기술되어 있다(참조 : (1986. 9), Mr. Shuichi KANAMORI에 의한 "Investigation of TiN Films for Diffusion Barriers in High Temperature Metallization" 특히 "Shinkuu" No. 29). 그러나, 어닐링된 장벽층의 특성이, 스퍼터링으로부터 어닐링까지의 처리변화동안 장벽층위에 발생하는 오염때문에 빈약한 재생률을 가지는 또 다른 문제점이 있다. 일반적으로, 스퍼터링과 어닐링은 각각 반응 스퍼터링 장치의 진공 쳄버와 어닐링 용광로에서 개별적으로 실행된다. 왜냐하면, 스퍼터링은, 일반적으로 단지 하나의 웨이퍼가 1-2분에 걸쳐 약간의 IC 칩들을 실행하기 위한 실행용량을 가지며, 어닐링은 약 50분에 걸쳐 약 50개의 웨이퍼 위에서 실행될 수 있기 때문이다. 그러므로, 스퍼터링으로부터 어닐링까지 처리과정이 변화하는 동안, 웨이퍼 위의 장벽층이 공기중의 먼지와 가스에 의하여 오염되는 진공쳄버로부터 얻어지고, 이것은 장벽층의 특성을 변화시킨 결과이다. 다시 말하면, 장벽층의 기대된 특성의 낮은 재생률을 발생시킨 결과이다.
만약 진공쳄버로부터 어닐링 용광로까지 웨이퍼를 전달하는 과정이 불필요하게 되면 오염의 문제점은 해결될 것이다. 이 실험은 단지 진공쳄버를 사용하므로써 두가지 방법으로 행해졌다. 지금부터 "첫번째 방법" 이라 불리는 두 방법중의 하나는 산소를 사용하지 않는 진공쳄버에서 설정되는 실리콘 기관의 지금부터 "기판온도"라 불리는 온도를 단지 상승시킨다. 지금부터 "두번째 방법"이라 불리는 다른 하나는 기판온도를 상승시키지 않고 매우 작은 비율의 산소를 포함하는 대기에서, 스퍼터링을 실행한다.
첫번쩨 방법이 지금부터 "Ref.(1)"이라 칭하는 다음의 기술서적에 서술되어 있다.(기술서적 : 1988년 6월 13-14일에 개최된 "VLSI Multilevel Interconnection(VMIC) Conference"를 위한 출판몰의 P205-211에, 본 발명자와 다른 사람들에 의한 제목 "THE PROPERTIES OF REACTIVE SPUTTERED TiN FILMS FOR VLST METALLIZATION") Ref.(1)에 따라, 장벽층이 진공쳄버의 높은 기판온도에서 반응 스퍼터링에 의하여 형성되면, 이 출원의 제1도에 도시되어 있는 형성된 장벽층의 밀도는 증가하는 기판 온도와 같이 높게 된다. 즉, 제1도에 도시된 바와같이, 기판온도가 600℃ 까지 상승하면, 티타늄 니트라이드(TiN)의 밀도는 기판온도가 25℃로부터 600℃까지 증가할때 TiN의 밀도가 15% 증가한것과 동등한 약4.75g·cm-3이다. 밀도의 증가는 TiN의 결정체가 증가하는 기판온도와 같이 향상되는 것에 기인하고, 밀도의 이러한 증가때문에 장벽층의 장벽특성은 증가한다. 제1도는 또한 기판온도가 600℃까지 상승하면, TiN 층의 저항률은 600℃에서의 저항률이 25℃에서의 그것의 1/3 만큼 낮게 감소하는 것과 같은 약 35μΩ·cm까지 감소한다는 것을 나타낸다.
Ref.(1)은 또한 고장률과 기판온도사이의 관계를 나타낸다. 여기서, 고장률은 장벽특성을 양적으로 평가하기 위한, 발명자에 의하여 제공되는 새로운 비율이다. Ref.(1)에 따라, 일반적으로 TEG(Test Element Group)라 불리는 약간의 바이어 홀들의 패턴은 실리콘 기판과 TiN의 장벽층을 통하여 실리콘 기판위에 형성된 알루미늄 층으로 구성된 시험 기판위에 앞서 형성된다. 바이어 홀들은 바이어 홀들이 마이크로스코프를 통하여 바이어 홀들의 고장상태를 관찰하므로써 알루미늄과 실리콘의 상호 확산에 의하여 고장났는지의 여부를 시험하고 약간의 고장난 바이어 홀들을 카운트하기 위한 것이다. 다음, 고장률은 전체 바이어 홀들의 그것에 대한 고장난 바이어 홀들의 수의 비율로서 정의된다. (고장률은 지금부터 본 발명을 설명하기위해사용될 것이다.) Ref.(1)에 따라, 고장률은 기판온도가 증가할지라도 감소한다. 그러나, 고장률이 600℃의 기판온도에서의 1%의 값보다 낮게 감소하는 것이 어렵다는 것은 명백하다. (IC 장치의 제조에 있어서, 기판 온도가 600℃ 이상으로 상승되는 것은 바람직하지 않다.)
두번째 방법이 Takeuchi 등에 의하여 1983년 3월 31일에 다듬어진 일본 공개 출원 소59-182208에 기술되어 있다. 산소가스가 장벽 특성을 증가시키기 위하여 사용되어 왔다는 것이 공지되어 있다. 그러나, Takeuchi에 의한 공개 출원에 따라서, 산소가스는 장벽층의 저항률을 증가시키는데 이롭지 못하다. 그러므로, 공개 출원은 산소가스의 흐름속도가 300μΩ·cm보다 작은 값에서 저항률을 유지하기 위한 1%보다 작아야 한다는 것을 발표했다. 그러나, 공개출원에서, 기판온도가 룸온도이며 기판온도를 증가시키는 것에 대하여 아무런 지시도 하지 않는다.
결과적으로, 장벽층의 관련된 기술에 한해서, 상승하는 기판온도가 저항률과 고장률을 감소시키기 위해 효과적이지만 고장률이 1% 이하까지 감소하는 것은 불가능하고, 반응 스퍼터링에서 사용하는 산소가스는 고장률을 증가시키는데 효과적이지만 산소가스는 장벽층의 저항률을 증가시키는 결점을 갖기 때문에, 산소가스의 흐름속도는 300μΩ·cm보다 작은 저항률을 유지하기 위해 1%보다 작게 제한되어야 한다. 그러므로, 그곳에는 기판온도가 600℃ 이상 상승하거나 저항률이 300μΩ·cm 이상되는한 고장률이 1%보다 작게 감소하는 특징을 가지는 장벽층을 기대하는 것이 거의 불가능하다는 큰 문제가 있지만 장벽층이, 발생하는 상호 확산을 피하기 위하여 사용되어야 한다는 것이 기술에 숙련된 그들에 의하여 믿어져왔다. 그러나, IC장치 특히, LSI 또는 VLSI 장치에서, 600℃ 이상의 기판온도와 300μΩ·cm 이상의 저항률이 허용되지 않으며 더욱이, LSI 또는 VLSI 장치의 경우에, 고장률은 1% 이하가 되도록 절실히 요구된다.
그러므로, 본 발명의 목적은 기판온도를 그만큼 높이 상승시키지 않고 장벽층의 고장률과 저항률을 감소시키는 동시에 장벽층의 특성을 개선하기 위한 것이다.
본 발명의 다른 목적은 IC 장치의 제조과정에서, 장벽총과 함께 실리콘 기판에 형성된 알루미늄 전극들의 제조 신뢰도를 개선하기 위한 것이다.
본 발명의 또 다른 목적은 장벽층과 함께 실리콘 기판에 형성된 알루미늄 전극들을 가지는 IC 장치의 생산품 신뢰도를 개선하기 위한 것이다.
상기 목적들은 종래의 반응 스퍼터링 장치의 진공 쳄버로 산소가스를 흐르게 하고 동시에 실리콘 기판의 온도를 상승시킴으로써 스퍼터링이 실행되도록, 실리콘 기판위에 장벽층을 제조하는 반응 스퍼터링 방법을개선하므로써 성취될 수 있다.
즉, 본 발명에 따라서, 실리콘 기판위에 TiN의 장벽층을 제조하기 위한 반응 스퍼터링이 질소가스, 질소화합물 가스, 탄소화합물 가스 및 붕소화합물 가스 중의 하나인 반응 가스와 비활성가스(아르곤등)를 포함하는 일반적인 가스와 함께 진공쳄버에 5% 흐름률로 산소가스를 흐르게 하고, 동시에 200℃-600℃ 사이의 값만큼 기판온도를 상승시킴으로써 실행되기 때문에, 티타늄 니트라이드, 티타늄 카바이드 또는 티타늄 보리아드등의 내산화성 금속 화합물의 장벽층이 스퍼터링을 위한 타켓으로서 이와같은 티타늄 내산화성 금속을 사용하는 반응 스퍼터링 기술에 의하여 실리콘 기판위에 형성된다. TiN으로 만들어진 장벽층을 형성한 후에, 알루미늄 또는 알루미늄 합금막이 실리콘 기판위에 전극을 제조하기 위하여 장벽층에 형성된다.
TiN 장벽층이 많은 그레인 경계를 생산하는 티타늄 니트라이드의 많은 그레인들로 구성된다. 그레인의 평균직경이 장벽층의 스퍼터링 과정에서 기판 온도에 의존하기 때문에, 평균 직경은 기판온도가 증가함에 따라 커진다. 그러므로, 그레인 경계들의 전체영역은 기판온도가 증가함에 따라 감소한다. 한편, 산소원자는 티타늄 옥사이드를 생산하는 그레인 경계에서 쉽게 트랩되는 특징을 갖는다. 그레인 경계에서 생산된 이티타늄 옥사이드는 장벽층의 장벽특성을 개선하는 장벽층의 저항률을 증가시킨다. 그러므로, 기판온도가 상승하면, 산소가스의 적은량은 낮은 기판온도에서 산소가스의 많은 량을 사용하는 경우와 동일한 효과를 얻는데 충분하다. 그러므로, 보다 높은 기판온도에서 제조되는 장벽층의 저항률이, 비록 산소가스의 많은 량이 사용될지라도, 25℃의 기판온도에서의 그것보다 더 크지는 않다.
본 발명자에 의한 실험에 따라서, 산소흐름비율이 2-5%이고 기판온도가 260-550℃ 사이의 온도로 유지되면, 고장률은 1% 이하로 감소된다. 한편, 동일한 산소의 흐름률과 기판 온도아래에서 제조되는 장벽층의 저항률은 1OOμΩ·cm 이하이다.
본 발명의 반응 스퍼터링 방법을 평가하기 위하여, TiN 장벽층을 통하여 실리콘 기판위에 형성된 알루미늄 전극으로 구성된 다이오드가 준비되며, 다이오드의 가열처리는 가열처리 전·후의 다이오드의 누설전류를 측정하기 위해 90분 동안 480℃에서 실행된다. 결과적으로, 가열처리 전·후의 누설전류의 차가 존재하지 않음이 확신되어왔다. 이것은 장벽층의 열저항 특성이 아주 충분하다는 것, 다시말하면, 상호 확산이 TiN 장벽층을 가지는 다이오드의 실제 사용해서 발생하지 않는다는 것을 의미한다.
반응 스퍼터링 기술에 의하여 실리콘 기판위에 장벽층을 형성하기 위한 방법, 알루미늄 전극에의 장벽층의 적용 및 장벽층의 특징이 제3도 내지 8도에 의거하여 서술될 것이다.
제3도는 장벽층을 형성하기 위하여, 본 발명을 적용하는 반응 스퍼터링 방법에 사용된 종래의 반응 스퍼터링 장치의 개략도를 나타낸다. 실례를 위하여 스테인레스 강철로 만들어진 진공챔버 1이 전극 2와 표본홀더 4를 포함한다. 8인치의 직경을 가지는 디스크로 만들어지고 99.99퍼센트 순도의 티타늄(Ti)등의 내산화성 금속으로 구성된 타겟 2A가 전극 2위에 고징된다. 전극 2는 전극 2위의 그것으로서 동일한 전기 포텐셜을 얻기 위하여 진공쳄버 1에 접속된 전기차폐 2B를 갖는다. 실리콘 기판 11의 표면이 실례를 위하여 5.5cm의 적절한 거리를 갖는 티타늄 타겟 2A의 표면과 마주보는 것과 같이 4인치의 직경을 가지는 실리콘 기판 11은 실리콘 기판 11위에 장벽층을 형성하기 위해 표본 홀더 4위에 고정된다. 실리콘 기판 11이 히터 5를 사용하여 350℃에서 설치되지만 기판온도는 600℃까지 제어될 수 있다. 진공 챔버 1은 배기관 8을 통하여 증착되지 않고, 진공펌프에 의하여 높은 진공에서 비워진다. 다음, 세 종류의 가스들이 세개의 가스입구 6A, 6B 및 6C를 통하여 진공쳄버 1로 흘러들어 가고, 진공 쳄버 1에서 혼합되며, 혼합된 가스는 배기관 8을 통하여 배출된다. 혼합된 가스의 전체 압력은 1-5mm Torr로 유지된다. 아르곤 가스등의 내부가스가 가스입구 6A를 통하여 유입된다. 티타늄 니트라이드(TiN)가 장벽층으로서 형성되면 반응가스로서의 질소가스가 가스입구 6B를 통하여 유입된다. 산소가스는 가스입구 6C를 통하여 유입된다. 아르곤, 질소 및 산소의 흐름률들은 각각 20-48%, 50-75% 및 2-5%이다. 400-500V의 네가티브 고전압이 DC 전기전력 7로부터 전극 2에 인가되면, 플라즈마는 전극 2와 실리콘 기판 11사이에서 발생된다.
다음, 알루미늄 전극의 제조단계들이 제4(a)도 내지 4(e)도에 의거하여 서술될 것이다. 제4(a)도 내지4(e)도는 제조단계들을 나타내는 단면도이다. 제4(a)도는 알루미늠 전극이 실리콘 기판 11위에 형성되는것을 나타낸다. 실리콘 디옥사이드 또는 포스포실리게이트 유리(PSG)등으로 구성된 절연층 12가 실리콘기판 11위에 형성되고, 알루미늄 전극과 실리콘 기판사이의 전기적인 접촉을 만들기 위한 접촉홀 13이 제4(b)도에 도시된 바와같이, 종래의 석판인쇄에 의하여 절연층 12에 형성된다. 제4(b)도의 샘플이 지금부터 첫번째 실리콘 기판이라 불린다. 다음, 알루미늄 전극과 실리콘 기판 11사이에서 좋은 옴접촉을 얻기 위하여, 접촉층 l4가 제4(c)도에 도시된 바와같이 절연층 12위에 그리고 접촉홀 13내에 나타나는 실리콘 기판 11위에 형성된다. 이 접촉층 14는 약 10nm의 두께를 갖는 얇은 층이고 티타늄, 알루미늄 또는 도핑된 폴리실리콘으로 구성된다. 접촉층 14는 전혀 장벽특성을 갖지 않는다. 접촉층의 특성이 본 발명자에 의하여 1987년 7월 2일자의 일본 특허번호 소62-165795에 기술되어 있다. 제4(c)도에 도시된 샘플이 지금부터 두번째 실리콘 기판이라 불린다.
두번째 실리콘 기판이 제3도에 도시된 진공 쳄버 1의 표본홀더 4에 놓여진다. 3-7KW의 DC 전력이 티타늄 타겟 2A에 공급되며 티타늄 타켓 2A가 플라즈마에 의하여 스퍼터링되기 때문에 스퍼터링된 티타늄이 질소가스와 반응한다. 결과적으로, 티타늄 니트라이드 장벽층 15가 제4(d)도에 도시된 바와같이, 50-200nm의 두께를 갖도록 접촉층 14위에 증착된다. 마지막으로, 알루미늄 또는 알루미늄 합금 전극층 16이 제4(e)도에 도시된 바와같이, 종래의 기술에 의하여 장벽층 15위에 중착된다.
접촉층 14, 장벽층 15 및 전극층 16이 IC 장치의 정확한 전극과 배선을 형성하기 위해 증착되지 않고 패턴화 된다. 제4(e)도로부터 알 수 있는 바와같이, 알루미늄 전극층 16이 장벽층 15와 접촉층 14를 통하여 실리콘 기판 11에 접속된다.
이 실시예에서, 티타늄이 타겟으로서 사용되었지만 탄탈륨(Ta), 지르코늄(Zr), 하프늄(Hf), 텅스텐(W), 몰립텐(Mo)등의 내산화성 금속이 티타늄 대신에 사용될 수 있다. Ti 타겟에 대응하는 티타늄 카바이드(TiC), 티타늄 보라이드(TiB), Ta 타겟에 대응하는 탄탈륨 니트라이드(TaN), 탄탈륨 카바이드(TaC) 및 탄탈룸 보라이드(TaB), Zr 타겟에 대응하는 지르코늄 니트라이드(ZrN), 지르코늄 카바이드(ZrC) 및 지르코늄 보라이드(ZrB), Hf 타겟에 대응하는 하프늄 니트라이드(HfN), 하프늄 카바이드(HfC) 및 하프늄 보라이드(HfB), W 타겟에 대응하는 텅스텐 니트라이드(WN), 텅스텐 카바이드(WC) 및 텅스텐 보라이드(WB), Mo 타겟에 대응하는 몰립덴 니트라이드(MoN), 몰립텐 카바이드(MoC) 및 몰립텐 보라이드(MoB)가 티타늄 니트라이드(TiN)와 다른 장벽층을 위해 사용될 수 있다.
질소화합물, 탄소화합물 또는 붕소화합물, 암모늄 가스(NH3)등의 질소 화합물 가스, 메탄(CH.)등의 탄소 화합물 가스 또는 디보란(B2H6)등의 붕소와합물 가스 각각이 질소가스 대신에 사용된다.
알루미늄 전극층 16을 형성한 후에, 임의의 열처리가 종래의 장벽층의 특성을 개선하기 위해 요구된다. 그러나, 본 발명의 상기 방법이 반응 스퍼터링 기술에 적용되면, 열처리는 더 이상 요구되지 않는다.
이전의 상태로서, 진공쳄버의 산소가스는 장벽층의 장벽 특성을 향상시키는데 중요한 역할을 하지만, 산소가스의 사용은 동시에 장벽층의 저항률을 증가시키는 단점을 갖는다. 단점에 관하여 계통적인 실험이 장벽층의 저항률에 대한 산소의 영향을 파악하기 위해 수행되었다. 제5도는 기판온도를 변화시킴으로써 장벽층의 저항률과 산소가스의 흐름률 사이의 관계를 나타낸다. 산소 흐름률의 값이 흐름률이라 불리는 산소가스의 체적백분율과 같으며, 전체 흐름률이 100sccm으로 설정된다. 제5도에서, 다섯개의 실험곡선들 A, B, C, D 및 E가 각각 산소가스의 흐름률 0,1,2와 4sccm에 대응하는 저항률의 측정점들을 연결하여 제공되고 곡선 F는 "0" 흐름률에 대응하여 측정된 저항률을 기초로하여 제공되며, 만약 산소가스의 흐름률이 0-4까지 변화하면 저항률은 곡선 F를 따라 변화할 것이다. 곡선들 A, B, C, D, E 및 F가 각각 기판온도 550℃, 410℃, 350℃, 260℃, 125℃ 및 25℃에 대응한다. 곡선들 A, B, C, D, E 및 F로부터 알 수 있는 바와같이, 장벽층의 저항률은 산소의 흐름률의 증가에 따라 증가한다. 산소의 흐름률이 일정하면, 장벽층의 저항률은 기판온도가 상승하는 만큼 작아지고, 장벽층의 저항률이 일정하면, 기판온도는 흐름률이 증가한 만큼 높아지는 것으로 결론지어진다.
만약 산소가스의 흐름률과 기판온도가 각각 4sccm 이하로 그리고 350℃ 이상으로 되도록 설정되면, 저항률이 100μΩ·cm보다 작은 값내에서 설정될 수 있다는 것을 제5도의 곡선들 A, B 및 C로부터 알 수 있다.
제6도는 세개의 기판온도에 대응하여, 흐름률과 함께 변화하는 고장률을 나타낸다. 제6도의 곡선들 G, H 및 I는 각각 기판온도 260℃, 410℃ 및 550℃에 대응한다. 장벽층의 장벽특성의 측정은 Ref. (1)에서 사용된 것과 같은 동일한 시험패턴을 사용하여 수행된다. 이 시험패턴에서, 3천개의 바이어 홀들이 실리콘 기판위에 제공되고, 바이어 홀들은 광마이크로스코프로 관찰된다. 만약 적어도 하나의 에치피트가 바이어 홀에서 관찰되면, 바이어 홀은 고장난 바이어 홀로서 간주된다. 다음, 고장난 바이어 홀들의 수가 헤아려지기 때문에, 고장률은 전체 3천개의 바이어 홀들에서 고장난 바이어 흘들의 백분율로서 얻어진다. 제6도로부터 알 수 있는 바와같이, 고장률은 산소가스의 흐름률이 증가한 만큼 작아진다. 기판 온도가 260℃일때, 0sccm의 흐름률에서의 3%의 고장률이 흐름률이 0으로부터 4까지 증가함에 따라 거의 0%까지 감소한다는것을 제6도의 곡선 I로부터 알 수 있다. 기판온도가 410℃ 또는 550℃까지 상승할 때, 만약 산소가스의 흐름률이 2sccm을 초과하면, 고장률은 각각 곡선 G와 H에 의하여 알 수 있는 바와같이, 0%가 된다.
알루미늄과 실리콘의 상호 확산이 제3도에 의거하여 서술된 바와같이 제조된 TiN 장벽층에서 발생되는지의 여부를 확인하기 위하여 90분동안 480℃로 진공환경에서 열처리를 실행하므로써 TiN 장벽층을 포함하는 알루미늄 전극의 열저항 특성이 측정된다. 결과적으로, 상호 확신이 발생되지 않았음이 확인된다. 이러한 사실이 제7도에 도시된 다이오드의 누설전류를 측정하므로써 확인된다. 제7도는 제4도에 도시된 바와같이, 알루미늄 전극을 갖는 다이오드의 개략 단면도를 나타낸다. 제7도에 도시된 다이오드와 동일한 다수의 다이오드들이 고장률의 측정을 위해 사용된 것과 같은 동일한 방법으로 시험 패턴 위에서 제조된다. 다이오드는 70kev의 에너지와 4×10l5cm-2의 선량을 사용하는, P-형 실리콘 기판 21에서 실행되는 비소이온 주입에 의하여 제조된 p-n 집합을 갖는다. n-형 영역 21'은 제7도의 점선에 의하여 지시된 바와같이 이온 주입에 의하여 0.34μm의 두께를 갖도록 P-형 실리콘 기판 21에 형성된다. 1.2μm의 직경을 가지는 접촉홀 13이 1.0μm의 두께를 가지는 실리콘 디옥사이드 층 22에 제공된다. 20nm의 두께를 갖는 티타늄으로 구성된 접촉층 24가 n-형 영역 21'과 실리콘 디옥사이드 층 22위에 형성되고 각각 0.1μm와 1.0μm의 두께를 갖도록 TiN 장벽층 25와 Al 전극층 26이 형성된다. 다음, 다이오드의 열처리가 90분동안 480℃로 진공환경에서 실행된다.
누설 전류가 시험패턴 위에서 모든 다이오드를 위하여 5V의 역바이어스 아래에서 측정된다. 제8(a)도와 8(b)도는 누설 전류의 측정결과를 나타내는 히스토그램이다. 제8(a)도는 산소가 자유롭고 기판온도가 550℃ 조건에서 제조된 장벽층을 갖는 각 다이오드의 누설 전류의 히스토그램을 나타낸다. 다이오드의 누설 전류가 10-9으로부터 10-3Acm-2까지 산재되어 있다는 것을 제8(a)도에서 알 수 있다. 알루미늄과 실리콘의 상호 확산이 열처리하는 동안 발생되기 때문에 누설 전류의 살포가 p-n 접합에 의하여 근처 영역의 손상으로 야기되는 것으로 여겨진다. 제8(b)도는 4sccm의 산소 흐름률과 550℃의 기판온도 조건에서 제조된 장벽층을 포함하는 다이오드의 누설 전류의 히스토그램을 나타낸다. 제8(b)도의 경우에, 다이오드의 누설전류가 거의 10-9Acm-2로 집중된다. 다시 말하면, 누설 전류가 산재되지 않는다. 이것은 알루미늄과 실리콘의 상호 확산이 장벽층에 의하여 억제되기 때문에 p-n 접합에 의하여 근처 영역의 손상이 야기되지 않는다는 것을 의미한다.

Claims (9)

  1. 실리콘 기판위에 알루미늄 또는 알루미늄 합금 전극층을 형성하는 방법에 있어서, 첫번째 실리콘 기판을 생산하는 실리콘 기판위에 실리콘 기판과 접촉한 전극층을 만들기 위하여 접촉홀을 가지는 절연층을 형성하고, 반응 스퍼터링 수단에 상기 첫번째 실리콘 기판을 놓고, 반응 스퍼터링 수단에, 반응 스퍼터링을 실행하기 위해 사용된 내산화성 금슥으로 구성된 타겟을 놓고, 반응 스퍼터링 수단에 비활성 가스, 반응가스 및 산소가스를 포함하는 혼합가스를 공급하고, 350℃와 600℃ 사이의 값으로 유지되도록 상기 두번째 실리콘 기판의 온도를 제어하고, 상기 첫번째 실리콘 기판위에, 내산화성 금속 화합물로 구성된 장벽층을 형성하기 위하여 반응 스퍼터링 수단에서 반응 스퍼터링을 실행하고, 상기 장벽층이, 실리콘 기판의 실리콘원자들이 전극층으로 확산하는 것과 전극층의 알루미늄 원자들이 실리콘 기판으로 확산하는 것을 방지하며, 상기 장벽층위에 알루미늄 또는 알루미늄 합금층을 형성하는 단계들로 이루어지는 실리콘 기판 위에 알루미늄 또는 알루미늄 합금 전극층을 형성하는 방법.
  2. 제1항에 있어서, 상기 첫번째 실리콘 기판과 상기 장벽층사이의 상기 접촉홀에 옴접촉을 만들기 위하여 상기 첫번째 실리콘 기판과 상기 장벽층 사이의 상기 접촉홀에 티타늄, 폴리 실리콘 및 알루미늄으로 이루어지는 그룹으로부터 선택되는 접촉층을 형성하는 단계를 더 포함하는 실리콘 기판위에 알루미늄 또는 알루미늄 합금 전극층을 형성하는 방법.
  3. 제1항에 있어서, 혼합가스를 공급하는 상기 단계에서 상기 반응가스가 질소가스, 질소화합물가스, 탄소화합물가스 및 붕소화합물가스로 이루어지는 그룹으로부터 선택되는 실리콘 기판위에 알루미늄 또는 알루미늄 합금 전극층을 형성하는 방법.
  4. 제1항에 있어서, 타겟을 설정하는 상기 단계에서 상기 타겟을 구성하는 상기 내산화성 금속이 티타늄, 지르코늠, 하프늄, 텅스텐 및 몰립텐으로 이루어지는 그룹으로부더 선택되는 실리콘 기판위에 알루미늄 또는 알루미늄 합금 전극층을 형성하는 방법.
  5. 제1항에 있어서, 상기 절연층이 실리콘 디옥사이드, 포스포 실리게이트 유리, 실리콘 니트라이드 및 보로 포스포 실리게이트 유리로 구성된 것으로 이루어지는 그룹으로부터 선택되는 실리콘 기판위에 알루미늄 또는 알루미늄 합금 전극층을 형성하는 방법.
  6. 실리콘 기판위에 알루미늄 또는 알루미늄 합금 전극층을 형성하는 방법에 있어서, 첫번째 실리콘 기판을 생산하는, 실리콘 기판위에 실리콘 기판과 접촉한 전극층을 만들기 위하여 접촉홀을 가지는 절연층을 형성하고, 두번째 실리콘 기판을 생산하는, 20nm 이하의 두께를 갖도록 상기 첫번째 실리콘 기판위에 티타늄의 접촉층을 형성하고, 반응 스퍼터링 수단에 상기 두번째 실리콘 기판을 놓고, 상기 반응 스퍼터링 수단에, 반응 스퍼터링에 사용된 티타늄 금속으로 구성된 타겟을 놓고, 상기 반응 스퍼터링 수단에 아르곤 가스, 질소 가스 및 산소가스로 이루어지는 혼합가스를 공급하고, 350℃와 600℃ 사이의 값으로 유지되도록 상기 두번째 실리콘 기판의 온도를 제어하고, 상기 두번째 실리콘 기판위에, 반응 스퍼터링동안 생산된 티타늄 니트라이드로 이루어지는 장벽층을 형성하기 위한 상기 반응 스퍼터링 수단에 의하여 반응 스퍼터링을 실행하고, 상기 장벽층이, 실리콘 기판의 실리콘 원자들이 알루미늄 전극으로 확산하는 것과 알루미늄 전극의 알루미늄 원자들이 실리콘 기판으로 확산하는 것을 방지하고, 상기 첩촉층이 실리콘 기판과 접촉한 상기 장벽층을 만들며, 상기 장벽층 위에 알루미늄 또는 알루미늄 합금층을 형성하는 단계들로 일어지는 실리콘 기판위에 알루미늄 또는 알루미늄 합금 전극층을 형성하는 방법.
  7. 제6항에 있어서, 혼합가스를 공급하는 상기 단계에서 사용된 상기 산소가스가 상기 혼합가스 체적의 1-5%인 실리콘 기판위에 알루미늄 또는 알루미늄 합금 전극층을 형성하는 방법.
  8. 제6항에 있어서, 상기 절연층이 실리콘 디옥사이드, 포스포 실리케이트, 유리, 실리콘 니트라이드 및 보로 포스포 실리케이트 유리로 구성된 것으로 이루어지는 그룹으로부터 선택되는 실리콘 기판위에 알루미늄 또는 알루미늄 합금 전극층을 형성하는 방법.
  9. 제6항에 있어서, 장벽층을 형성하기 위한 반응 스퍼터링을 실행하는 상기 단계에서 형성된 상기 장벽층이 50nm-200nm의 두께를 갖는 실리콘 기판위에 알루미늄 또는 알루미늄 합금 전극층을 형성하는 방법.
KR1019890010029A 1988-07-25 1989-07-14 반도체 장치의 실리콘 기판과 알루미늄 전극 사이에 장벽층을 형성하는 방법 KR920005805B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63185005A JPH0666287B2 (ja) 1988-07-25 1988-07-25 半導体装置の製造方法
JP63-185005 1988-07-25

Publications (2)

Publication Number Publication Date
KR900002442A KR900002442A (ko) 1990-02-28
KR920005805B1 true KR920005805B1 (ko) 1992-07-18

Family

ID=16163109

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890010029A KR920005805B1 (ko) 1988-07-25 1989-07-14 반도체 장치의 실리콘 기판과 알루미늄 전극 사이에 장벽층을 형성하는 방법

Country Status (4)

Country Link
US (1) US4976839A (ko)
EP (1) EP0353120A1 (ko)
JP (1) JPH0666287B2 (ko)
KR (1) KR920005805B1 (ko)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0430403B1 (en) * 1989-11-30 1998-01-07 STMicroelectronics, Inc. Method for fabricating interlevel contacts
US5658828A (en) * 1989-11-30 1997-08-19 Sgs-Thomson Microelectronics, Inc. Method for forming an aluminum contact through an insulating layer
US5108951A (en) * 1990-11-05 1992-04-28 Sgs-Thomson Microelectronics, Inc. Method for forming a metal contact
US6271137B1 (en) 1989-11-30 2001-08-07 Stmicroelectronics, Inc. Method of producing an aluminum stacked contact/via for multilayer
US6242811B1 (en) 1989-11-30 2001-06-05 Stmicroelectronics, Inc. Interlevel contact including aluminum-refractory metal alloy formed during aluminum deposition at an elevated temperature
US5472912A (en) * 1989-11-30 1995-12-05 Sgs-Thomson Microelectronics, Inc. Method of making an integrated circuit structure by using a non-conductive plug
US5094981A (en) * 1990-04-17 1992-03-10 North American Philips Corporation, Signetics Div. Technique for manufacturing interconnections for a semiconductor device by annealing layers of titanium and a barrier material above 550° C.
US5268329A (en) * 1990-05-31 1993-12-07 At&T Bell Laboratories Method of fabricating an integrated circuit interconnection
EP0459690A1 (en) * 1990-05-31 1991-12-04 AT&T Corp. Integrated circuit interconnection
KR930002672B1 (ko) * 1990-06-29 1993-04-07 삼성전자 주식회사 비정질 질화티타늄막을 이용한 금속배선 형성방법
US7335570B1 (en) * 1990-07-24 2008-02-26 Semiconductor Energy Laboratory Co., Ltd. Method of forming insulating films, capacitances, and semiconductor devices
US5086016A (en) * 1990-10-31 1992-02-04 International Business Machines Corporation Method of making semiconductor device contact including transition metal-compound dopant source
US6287963B1 (en) 1990-11-05 2001-09-11 Stmicroelectronics, Inc. Method for forming a metal contact
US5232871A (en) * 1990-12-27 1993-08-03 Intel Corporation Method for forming a titanium nitride barrier layer
US5250465A (en) * 1991-01-28 1993-10-05 Fujitsu Limited Method of manufacturing semiconductor devices
JPH04368126A (ja) * 1991-06-10 1992-12-21 Kaho Denshi Kofun Yugenkoshi 金属障壁層の酸素プラズマ充填法
JP2946978B2 (ja) * 1991-11-29 1999-09-13 ソニー株式会社 配線形成方法
US6051490A (en) * 1991-11-29 2000-04-18 Sony Corporation Method of forming wirings
US5231306A (en) * 1992-01-31 1993-07-27 Micron Technology, Inc. Titanium/aluminum/nitrogen material for semiconductor devices
DE69327600T2 (de) * 1992-02-28 2000-06-21 St Microelectronics Inc Herstellungsverfahren von Submikronkontakten
US5240880A (en) * 1992-05-05 1993-08-31 Zilog, Inc. Ti/TiN/Ti contact metallization
US5329161A (en) * 1992-07-22 1994-07-12 Vlsi Technology, Inc. Molybdenum boride barrier layers between aluminum and silicon at contact points in semiconductor devices
DE69319993T2 (de) * 1992-09-22 1998-12-10 Sgs Thomson Microelectronics Methode zur Herstellung eines Metallkontaktes
JP3587537B2 (ja) * 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
KR970001883B1 (ko) * 1992-12-30 1997-02-18 삼성전자 주식회사 반도체장치 및 그 제조방법
JPH0730095A (ja) * 1993-06-25 1995-01-31 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5514908A (en) * 1994-04-29 1996-05-07 Sgs-Thomson Microelectronics, Inc. Integrated circuit with a titanium nitride contact barrier having oxygen stuffed grain boundaries
CN1062978C (zh) * 1994-07-07 2001-03-07 现代电子产业株式会社 半导体器件中制作金属阻挡层的方法
US5962923A (en) * 1995-08-07 1999-10-05 Applied Materials, Inc. Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches
US5895266A (en) 1996-02-26 1999-04-20 Applied Materials, Inc. Titanium nitride barrier layers
US5633200A (en) * 1996-05-24 1997-05-27 Micron Technology, Inc. Process for manufacturing a large grain tungsten nitride film and process for manufacturing a lightly nitrided titanium salicide diffusion barrier with a large grain tungsten nitride cover layer
US6204171B1 (en) 1996-05-24 2001-03-20 Micron Technology, Inc. Process for forming a film composed of a nitride of a diffusion barrier material
US5858873A (en) * 1997-03-12 1999-01-12 Lucent Technologies Inc. Integrated circuit having amorphous silicide layer in contacts and vias and method of manufacture thereof
US20040222525A1 (en) * 1997-03-14 2004-11-11 Rhodes Howard E. Advanced VLSI metallization
US5925225A (en) * 1997-03-27 1999-07-20 Applied Materials, Inc. Method of producing smooth titanium nitride films having low resistivity
US6139699A (en) * 1997-05-27 2000-10-31 Applied Materials, Inc. Sputtering methods for depositing stress tunable tantalum and tantalum nitride films
TW406317B (en) * 1997-06-27 2000-09-21 Siemens Ag Method to produce a barrier-layer in a semiconductor-body and semiconductor component with such a barrier-layer
US6010960A (en) * 1997-10-29 2000-01-04 Advanced Micro Devices, Inc. Method and system for providing an interconnect having reduced failure rates due to voids
US6346175B1 (en) 1997-11-20 2002-02-12 International Business Machines Corporation Modification of in-plate refractory metal texture by use of refractory metal/nitride layer
JP4947834B2 (ja) * 1997-11-26 2012-06-06 アプライド マテリアルズ インコーポレイテッド ダメージフリー被覆刻設堆積法
US7253109B2 (en) 1997-11-26 2007-08-07 Applied Materials, Inc. Method of depositing a tantalum nitride/tantalum diffusion barrier layer system
JP3374901B2 (ja) * 1998-02-27 2003-02-10 日本電気株式会社 半導体装置
WO1999053114A1 (en) * 1998-04-10 1999-10-21 Applied Materials, Inc. Continuous process for sputtering tantalum nitride films
US6130155A (en) * 1999-07-02 2000-10-10 Promos Technologies, Inc. Method of forming metal lines in an integrated circuit having reduced reaction with an anti-reflection coating
US6337151B1 (en) 1999-08-18 2002-01-08 International Business Machines Corporation Graded composition diffusion barriers for chip wiring applications
US6620723B1 (en) 2000-06-27 2003-09-16 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US6936538B2 (en) 2001-07-16 2005-08-30 Applied Materials, Inc. Method and apparatus for depositing tungsten after surface treatment to improve film characteristics
US7732327B2 (en) 2000-06-28 2010-06-08 Applied Materials, Inc. Vapor deposition of tungsten materials
US7405158B2 (en) * 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
US7964505B2 (en) 2005-01-19 2011-06-21 Applied Materials, Inc. Atomic layer deposition of tungsten materials
US6583460B1 (en) * 2000-08-29 2003-06-24 Micron Technology, Inc. Method of forming a metal to polysilicon contact in oxygen environment
US6688584B2 (en) * 2001-05-16 2004-02-10 Micron Technology, Inc. Compound structure for reduced contact resistance
US6599835B1 (en) * 2001-07-13 2003-07-29 Advanced Micro Devices, Inc. Testing dielectric and barrier layers for integrated circuit interconnects
US7211144B2 (en) 2001-07-13 2007-05-01 Applied Materials, Inc. Pulsed nucleation deposition of tungsten layers
WO2003029515A2 (en) 2001-07-16 2003-04-10 Applied Materials, Inc. Formation of composite tungsten films
US20030029715A1 (en) 2001-07-25 2003-02-13 Applied Materials, Inc. An Apparatus For Annealing Substrates In Physical Vapor Deposition Systems
US7162302B2 (en) 2002-03-04 2007-01-09 Nanoset Llc Magnetically shielded assembly
US20040164291A1 (en) * 2002-12-18 2004-08-26 Xingwu Wang Nanoelectrical compositions
US7091412B2 (en) 2002-03-04 2006-08-15 Nanoset, Llc Magnetically shielded assembly
US6833161B2 (en) 2002-02-26 2004-12-21 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
US7279432B2 (en) 2002-04-16 2007-10-09 Applied Materials, Inc. System and method for forming an integrated barrier layer
KR100446300B1 (ko) * 2002-05-30 2004-08-30 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
US20080070405A1 (en) * 2002-05-30 2008-03-20 Park Jae-Hwa Methods of forming metal wiring layers for semiconductor devices
KR100564605B1 (ko) * 2004-01-14 2006-03-28 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
KR100669688B1 (ko) * 2003-03-12 2007-01-18 삼성에스디아이 주식회사 박막트랜지스터 및 이를 구비한 평판표시소자
JP4038485B2 (ja) * 2003-03-12 2008-01-23 三星エスディアイ株式会社 薄膜トランジスタを備えた平板表示素子
KR20060079144A (ko) 2003-06-18 2006-07-05 어플라이드 머티어리얼스, 인코포레이티드 배리어 물질의 원자층 증착
US20060105016A1 (en) * 2004-11-12 2006-05-18 Gray Robert W Device compatible with magnetic resonance imaging
JP4943111B2 (ja) * 2006-10-13 2012-05-30 株式会社アルバック 半導体装置の製造方法
WO2011081202A1 (ja) 2009-12-29 2011-07-07 キヤノンアネルバ株式会社 電子部品の製造方法、電子部品、プラズマ処理装置、制御プログラム及び記録媒体
JP5649441B2 (ja) * 2009-12-29 2015-01-07 キヤノンアネルバ株式会社 金属膜を埋め込む工程を有する電子部品の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5132507B2 (ko) * 1972-05-17 1976-09-13
US4783248A (en) * 1987-02-10 1988-11-08 Siemens Aktiengesellschaft Method for the production of a titanium/titanium nitride double layer

Also Published As

Publication number Publication date
JPH0234918A (ja) 1990-02-05
EP0353120A1 (en) 1990-01-31
JPH0666287B2 (ja) 1994-08-24
KR900002442A (ko) 1990-02-28
US4976839A (en) 1990-12-11

Similar Documents

Publication Publication Date Title
KR920005805B1 (ko) 반도체 장치의 실리콘 기판과 알루미늄 전극 사이에 장벽층을 형성하는 방법
EP0338467B1 (en) Diffusion barrier structure for a semiconductor device
KR930011538B1 (ko) 실리콘 반도체소자의 금속배선 형성용 텅스텐 질화박막 증착방법
US5232872A (en) Method for manufacturing semiconductor device
JP3221381B2 (ja) 半導体装置の製造方法
Kolawa et al. Amorphous Ta-Si-N Diffusion Barriers in Si/Al and Si/Cu Metallizations
KR19990036191A (ko) 개선된 일렉트로마이그레이션 신뢰도를 갖춘 집적회로용 금속상호접속 구조체
Rha et al. Characterization of TiN barriers against Cu diffusion by capacitance–voltage measurement
KR920009916B1 (ko) 직접 회로 소자용 확산 장벽층 및 그 형성 방법
JPS63172463A (ja) 半導体装置
KR960000360B1 (ko) 저 접촉 저항값을 갖는 집적 회로의 제조 방법
Kim et al. Plasma‐enhanced chemical vapor deposition of low‐resistive tungsten thin films
US6746957B2 (en) Manufacture of semiconductor device with copper wiring
JPH03147328A (ja) 半導体装置の製造方法
Ghate Electromigration testing of Al-alloy films
US6339022B1 (en) Method of annealing copper metallurgy
Gessert et al. Development and analysis of Cu‐doped ZnTe for use as a back contact interface for CdS/CdTe solar cells
JPH0194657A (ja) 半導体装置用電極・配線
Chang PtSi contact metallurgy: Comparison of different annealing sequences, annealing time and ambients, and deposition techniques of Pt
Halperin et al. Silicon schottky barriers and pn junctions with highly stable aluminum contact metallization
Kitaura et al. Long‐term reliability of Pt and Mo diffusion barriers in Ti–Pt–Au and Ti–Mo–Au metallization systems for GaAs digital integrated circuits
JP2685750B2 (ja) 半導体装置形成用基板
Ku et al. Shallow, silicided p+/n junction formation and dopant diffusion in SiO2/TiSi2/Si structure
US5854116A (en) Semiconductor apparatus
JP3868043B2 (ja) タングステン窒化膜の製造方法及びこれを用いた金属配線製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19970708

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee