KR920009916B1 - 직접 회로 소자용 확산 장벽층 및 그 형성 방법 - Google Patents

직접 회로 소자용 확산 장벽층 및 그 형성 방법 Download PDF

Info

Publication number
KR920009916B1
KR920009916B1 KR1019860700231A KR860700231A KR920009916B1 KR 920009916 B1 KR920009916 B1 KR 920009916B1 KR 1019860700231 A KR1019860700231 A KR 1019860700231A KR 860700231 A KR860700231 A KR 860700231A KR 920009916 B1 KR920009916 B1 KR 920009916B1
Authority
KR
South Korea
Prior art keywords
barrier layer
diffusion barrier
layer
region
silicide
Prior art date
Application number
KR1019860700231A
Other languages
English (en)
Other versions
KR860700312A (ko
Inventor
얼 딘 로버트
스타로프 블라디미르
Original Assignee
아메리칸 텔리폰 앤드 텔레그라프 캄파니
오레그 이. 앨버
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아메리칸 텔리폰 앤드 텔레그라프 캄파니, 오레그 이. 앨버 filed Critical 아메리칸 텔리폰 앤드 텔레그라프 캄파니
Publication of KR860700312A publication Critical patent/KR860700312A/ko
Application granted granted Critical
Publication of KR920009916B1 publication Critical patent/KR920009916B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

내용 없음.

Description

[발명의 명칭]
직접 회로 소자용 확산 장벽층 및 그 형성 방법
[도면의 간단한 설명]
제1도는 본 발명을 구체화 시킨 MOS집적 회로 소자의 한 부분의 단면도를 도시한다.
[발명의 상세한 설명]
[발명의 배경]
본 발명은 집적 회로 소자에 관한 것으로, 특히 금속 산화물 반도체(MOS)형의 소자에 사용되는 금속화 구조에 관한 것이다.
MOS소자용 금속화 구조에 있어서, 소자 안에서의 어떤 나쁜 효과를 방지하기 위해 확산 장벽층을 이용하는 것이 공지되어 있다. 따라서 예컨대, 실리콘(또는 실리콘 화합물)과 상부 알루미늄층 사이에 확산 장벽층을 삽입하는 것이 실리콘-알루미늄 또는 실리콘 화합물-알루미늄 상호 작용을 방지하기 위해 공지되어 있다. 이와같은 방식으로 금속화가 소자에 포함된 얇은 접합부의 단락 및 관통과 같은 나쁜 효과를 발생시킬 가능성이 최소화 된다.
종래에 1983년 6월에 발간된 응용물리 저널 제6호 54권 3195 내지 3199페이지와, 1980년 3월 15일 발간된 응용물리학지 제6호 36권 456 내지 458페이지에 기술된 바와같이, 질화 티타늄 또는 탄화 티타늄등과 같은 재질이 MOS소자에서 확산 장벽층을 형성하는데 제안되었다. 그러나 실제로 상기와 같은 재질은 양질의 소자에 상기 재질을 포함시키는데 대해 나타나는 좋지 못한 계단 도포(step coverage) 및 균열, 박리와 같은 특성을 나타내는 것으로 관찰되었다. 그래서 개량된 장벽층의 필요성이 존재하게 되었다.
[발명의 요약]
본 발명에 따라, 질화 탄소 티타늄으로된 개량 확산 장벽층이 제공된다. 예를들면, 상기 층은 화학 증착(CVD)으로 형성이 된다. 이와같은 방법으로 형성된 질화 탄소 티타늄은 양호한 장벽 특성을 나타낼 뿐만 아니라, 낮은 응력, 균일한 계단 도포 및 비교적 낮은 저항율을 나타낸다.
[상세한 설명]
도면에 도시된 반도체 소자 부분은 내부에 형성된 표준 n+형 소스 또는 드레인 영역(14)을 갖는 P형 실리콘 영역을 포함하는 실리콘 몸체(10)를 구비한다. 어떤 소자에 있어서 p-n+접합부의 깊이 d는 몸체(10)의 표면 아래로부터 약 1000 내지 3000Å정도이다.
예를들면, 표준 내화성 규화 금속의 층(16)이 소스 또는 드레인 영역(14)을 덮고 있는 몸체(10)상에 포함이 된다. 상기 층(16)은 약 800 내지 1000Å의 두께로 규화 코발트, 규화 탄탈륨, 규화 티타늄, 규화 플라티늄, 규화 팔라듐, 규화 몰리브덴 또는 규화 텅스텐을 구비한다. MOS소자에서 양호한 도전성 접촉과 상호 연결을 하기위해 실리콘 상에 상기와 같은 실리콘 화합물을 사용하는 것이 널리 공지되어 있다.
각각 약 10,000Å두께로된 영역(18, 20)을 구비하는 인이 도핑된 이산화 실리콘의 종래 형태 유전체 층이 역시 도시되어 있다. 양호한 도전성 접촉 및 상호 연결은 유전체 층에서 형성된 개구를 통해 이루어진다. 이와같은 방법으로, 소자의 소스 또는 드레인 영역(14)과 다른 부분(도시하지 않았음)에 대한 전기적 연결이 이루어질 수 있다.
약 0.7 내지 1마이크로미터 두께의 알루미늄과 같은 표준 도전성 재질을 구비하는 패턴층(22)을 포함하는 금속화 구조에 의해 소스 또는 드레인 영역(14)으로의 전기적 접속이 이루어진다. 본 발명에 따라 만들어진 확산 장벽층(24)이 알루미늄 층(22)과 실리콘 화합물층(16)사이에 삽입된다.
양호하게도, 예컨대, 장벽층(24), 다음에 기술되는 바와같이 화학 증착(CVD)단계에서 형성되는 질화 탄소 티타늄을 구비한다. 예를들면, 층(24)은 약 1000Å두께이다. 상기 층은 도시된 MOS소자에서 실리콘-알루미늄 및 규화-알루미늄 상호 작용을 방지하거나, 거의 감소시키는 효과적인 장벽을 구성한다.
질화 탄소 티타늄층(24)은 종래의 MOS소자 제조 공정에서 전형적으로 봉착되는 다른 공정 조건과 비교적 높은 온도에 의해 나쁜 영향을 받지 않는 열적으로 안정하며, 저 저항인 재질을 구비한다. 더우기, 상기 재질은 하부층 위에서 양호한 계단 도포를 할수 있으며, 알루미늄을 패터닝하는데 통상적으로 이용되는 동일한 표준 공정에 의해 에칭이 가능하다.
본 발명은 여러가지 다른 구조에서도 유용하게 사용된다.
따라서 예컨대, 층(24)은 규소 화합물층(16)이 텡스텐층으로 대체하는 구조에서 장벽으로 유용하게 사용된다. 또한, 층(24)은 몸체(10)와 알루미늄층(22)사이의 장벽을 형성하기 위해 실리콘 몸체의 표면상에 질화탄소 티타늄층(24)이 직접 증착되는 구조에서도 장벽으로 유용하게 사용된다.
알루미늄에 대한 확산 장벽은 접촉되는 하부 반도체 재질이 비교적 두껍게 도핑된 폴리실리콘층을 구비하는 곳에서도 바람직할 수 있다. 본원에 기술된 질화탄소 티타늄 재질은 상기 목적을 위해 양호한 재질이 된다. 또한 규소화합물상부 도핑 폴리실리콘을 구비하는 복합 게이트 금속화 구조에서, 규소화합물과 폴리실리콘 사이에 삽입된 질화탄소 티타늄은 폴리실리콘으로부터 규소 화합물층 내로의 바람직하지 못한 도펀트의 확산을 방지하는데 유용하다.
어떤 경우에는 장벽층(24)과 층(24)하부의 영역 사이에 도전 접착 촉매체를 삽입하는 것이 유리하다. 예를들면, 상기의 같은 접착 촉매제 층(25)은 도면에서 장벽층(24)과 하부층(16)사이에 도시되어 있다. 예를들면, 100Å두께의 티타늄 증착층은 접착 촉매제와 같은 역할을 한다.
예를들면, 질화탄소 티타늄을 형성하기 위한 시재료는 Ti[N(cH3)2]4로 표시되는 공지된 상용 액체제품을 이용할 수 있다. 예를들어 미합중국, 매사츄세스, 덴버에 소재하는 모턴 아이오콜사의 알파제품과 같은 밀봉 앰플 형태로 사용될 수 있는 상기 액체 재질은 주변 조건하에서 비교적 낮은 증기압을 나타낸다.
질화탄소 티타늄층은 CVD공정으로 형성되는 것이 바람직하다. 따라서 집적 회로 소자상에 형성된 저저항 확산 장벽층은 낮은 응력과 균일한 계단 도포를 특징으로 한다.
양호한 CVD공정에서 제1단계는 최소한 25g의 상기 규정된 시재료를 용기내에 넣는 것이다. 예를들면, 용기내에 들어간 재질의 표면적은 최소한 50평방 센티미터가 되어야 한다. 용기내에 넣는 단계는 시재료의 산소 또는 습기 오염에 특히 유의하면서 실온의 제어된 불활성 개스 분위기(예를들어 질소 또는 오르곤 분위기)에서 이루어져야 한다.
다음 주입된 용기는 상부에 질화탄소 티타늄 층이 증착되는 집적 회로 칩을 포함하는 표준 3실 CVD반응로의 입구측에 종래의 높은 콘닥턴스 밸브를 통해 연결이 된다. 예를들어 반응로내의 온도는 상기 입구측에서는 섭씨 325도에서 부터 출구 또는 펌프-다운측에는 섭씨 약 375도 정도의 범위이다. 반응로에서의 압력은 40 내지 10밀리토로 범위로 설정이 된다. 전형적인 펌프속도는 분당 150일방 피트이다. 이러한 조건하에서, 질화탄소 티타늄층을 분당 약 70 내지 80Å의 증착 비율로 반응로에서 칩상에 형성한다. 그래서 예를들어 1000 내지 2000Å범위의 효과적인 장벽층이 비교적 짧은 처리시간 동안에 칩상에 형성이 된다.
상기에서 규정된 형태의 CVD-증착층은 TiCxNy로 지정될 수 있다. 상기 층을 분석하면 많은 경우 x와 y는 서로가 같거나 또는 약 1정도가 된다는 것을 알수 있다. 보다 일반적으로, 상기 층에서, 0.8〈x〈1.2와 0.8〈y〈1이 된다.
특히, 질화탄소 티타늄층은 알루미늄의 상부층이 에칭되는 동일한 단계에서 패턴을 만들 수 있다. 따라서 예컨대 알루미늄의 종래 비등방성 반응 이온(또는 스퍼터)에칭을 수행하는데 이용되는 염소 플라즈마는 하부의 질화탄소 티타늄층을 비등방적으로 에칭시키는데 효과적이다.
본원에서는 산소를 함유하지 않는 질화탄소 티타늄층을 형성하는 것을 우선적으로 강조하고 있지만, 어떤 경우, 약간의 산소를 포함하는 불가피한 경우가 허용되며, 이것이 바람직할 수도 있다. 산소를 함유하는 질화탄소 티타늄의 층은 일반적으로 질화 탄소 티타늄 보다 높은 저항을 나타내지만 효과적인 확산 장벽 특성을 갖는다. 25원자% 까지의 산소를 포함하는 층은 여러가지 소자 응용에 대해 허용가능한 저항율을 나타내며, 그러므로 사용될 수 있다.

Claims (19)

  1. 서로 간격을 두고 분리된 제1(22) 및 제2영역(16)을 구비하는 집적 회로 소자에 있어서, 상기 영역 사이에 삽입된 티타늄, 탄소 및 질소로 구성되는 확산 장벽 층(24)을 특징으로 하는 집적 회로 소자용 확산 장벽층.
  2. 제1항에 있어서, 상기 장벽층은 질화탄소 티타늄을 구비하는 것을 특징으로 하는 집적 회로 소자용 확산 장벽층.
  3. 제2항에 있어서, 상기 제1영역은 상기 장벽층의 상부에 있는 알루미늄층을 구비하는 것을 특징으로 하는 집적 회로 소자용 확산 장벽층.
  4. 제3항에 있어서, 상기 제2영역은 규소 화합물을 구비하는 것을 특징으로 하는 집적 회로 소자용 확산 장벽층.
  5. 제4항에 있어서, 상기 실리콘 화합물은 규화 코발트, 규화 탄탈륨, 규화 티타늄, 규화 플라티늄, 규화 팔라듐, 규화 몰리브덴, 규화 텡스텐으로 구성된 그룹에서 선택되는 것을 특징으로 하는 집적회로 소자용 확산 장벽층.
  6. 제3항에 있어서, 상기 제2영역은 텡스텐의 층을 구비하는 것을 특징으로 하는 집적 회로 소자용 확산 장벽층.
  7. 제3항에 있어서, 상기 제2영역은 표면 아래 형성된 얇은 p-n+접합을 갖는 실리콘 몸체(10)를 구비하는 것을 특징으로 하는 집적 회로 소자용 확산 장벽층.
  8. 제1항에 있어서, 상기 장벽층은 CVD로 증착된 질화탄소 티타늄층을 구비하는 것을 특징으로 하는 집적 회로 소자용 확산 장벽층.
  9. 제8항에 있어서, 상기 장벽층은 두께가 1000 내지 2000Å인 것을 특징으로 하는 집적 회로 소자용 확산 장벽층.
  10. 제1항에 있어서, 상기 장벽층은 부분적으로 산화된 질화 탄소 티타늄을 구비하는 것을 특징으로 하는 집적 회로 소자용 확산 장벽층.
  11. 제10항에 있어서, 상기 제2영역은 상기 장벽층과 접촉되며 바로 하부에 놓여 있는 도전 접착 촉매제층(25)을 구비하는 것을 특징으로 하는 집적 회로 소자용 확산 장벽층.
  12. 제11항에 있어서, 상기 접착 촉매제층은 티타늄을 구비하는 것을 특징으로 하는 집적 회로 소자용 확산 장벽층.
  13. 중간에 삽입된 확산 장벽층을 갖는 제1 및 제2영역을 포함하는 형태의 집적 회로 소자를 제조하는 방법에 있어서, 제2영역상에 화학증착을 이용하여 티타늄, 탄소 및 질소로 구성된 확산 장벽층을 형성하며, 다음 상기 장벽층 상부의 상기 제1영역을 형성하는 것을 특징으로 하는 확산 장벽층 형성 방법.
  14. 제13항에 있어서, 상기 장벽층은 질화탄소 티타늄을 구비하는 것을 특징으로 하는 확산 장벽층 형성 방법.
  15. 제14항에 있어서, 상기 제1영역은 알루미늄층을 구비하는 것을 특징으로 하는 확산 장벽층 형성 방법.
  16. 제15항에 있어서, 상기 방법은 상기 알루미늄과 질화탄소 티타늄층을 대응하게 패턴을 만드는 부가적인 단계를 구비하는 것을 특징으로 하는 확산 장벽층 형성 방법.
  17. 제16항에 있어서, 상기 알루미늄과 질화탄소 티타늄층은 같은 에칭제에 의해 순차적으로 에칭이 되는 것을 특징으로 하는 확산 장벽층 형성 방법.
  18. 제17항에 있어서, 상기 에칭제는 3염화 붕소 및 염소로부터 만들어진 플라즈마를 구비하는 것을 특징으로 하는 확산 장벽층 형성 방법.
  19. 제13항에 있어서, 상기 장벽층은 부분적으로 산화된 질화탄소 티타늄을 구비하는 것을 특징으로 하는 확산 장벽층 형성 방법.
KR1019860700231A 1984-08-27 1985-07-03 직접 회로 소자용 확산 장벽층 및 그 형성 방법 KR920009916B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US64445984A 1984-08-27 1984-08-27
US644459 1984-08-27
PCT/US1985/001292 WO1986001640A1 (en) 1984-08-27 1985-07-03 Diffusion barrier layer for integrated-circuit devices

Publications (2)

Publication Number Publication Date
KR860700312A KR860700312A (ko) 1986-08-01
KR920009916B1 true KR920009916B1 (ko) 1992-11-06

Family

ID=24585000

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860700231A KR920009916B1 (ko) 1984-08-27 1985-07-03 직접 회로 소자용 확산 장벽층 및 그 형성 방법

Country Status (8)

Country Link
EP (1) EP0192646B1 (ko)
JP (1) JPH065733B2 (ko)
KR (1) KR920009916B1 (ko)
CA (1) CA1241457A (ko)
DE (1) DE3574528D1 (ko)
ES (1) ES8704038A1 (ko)
IE (1) IE56850B1 (ko)
WO (1) WO1986001640A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0199078B1 (de) * 1985-04-11 1989-06-07 Siemens Aktiengesellschaft Integrierte Halbleiterschaltung mit einer aus Aluminium oder einer Aluminiumlegierung bestehenden Kontaktleiterbahnebene und einer als Diffusionsbarriere wirkenden Tantalsilizidzwischenschicht
JPH081950B2 (ja) * 1986-11-21 1996-01-10 株式会社東芝 半導体装置の製造方法
JPH01298765A (ja) * 1988-05-27 1989-12-01 Fujitsu Ltd 半導体装置及びその製造方法
KR920005242A (ko) * 1990-08-20 1992-03-28 김광호 게이트-절연체-반도체의 구조를 가지는 트랜지스터의 제조방법
KR0126457B1 (ko) * 1992-01-08 1997-12-26 기타오카 다카시 집적회로, 그 제조방법 및 그 박막형성장치
US6081034A (en) 1992-06-12 2000-06-27 Micron Technology, Inc. Low-resistance contact to silicon having a titanium silicide interface and an amorphous titanium carbonitride barrier layer
KR0147626B1 (ko) * 1995-03-30 1998-11-02 김광호 타이타늄 카본 나이트라이드 게이트전극 형성방법
US5663088A (en) 1995-05-19 1997-09-02 Micron Technology, Inc. Method of forming a Ta2 O5 dielectric layer with amorphous diffusion barrier layer and method of forming a capacitor having a Ta2 O5 dielectric layer and amorphous diffusion barrier layer
JP2675775B2 (ja) * 1996-08-08 1997-11-12 株式会社東芝 半導体装置
US5942799A (en) * 1997-11-20 1999-08-24 Novellus Systems, Inc. Multilayer diffusion barriers
US6051879A (en) * 1997-12-16 2000-04-18 Micron Technology, Inc. Electrical interconnection for attachment to a substrate
US6534404B1 (en) 1999-11-24 2003-03-18 Novellus Systems, Inc. Method of depositing diffusion barrier for copper interconnect in integrated circuit

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3906540A (en) * 1973-04-02 1975-09-16 Nat Semiconductor Corp Metal-silicide Schottky diode employing an aluminum connector
JPS5877257A (ja) * 1981-11-04 1983-05-10 Hitachi Ltd 超高信頼性電極

Also Published As

Publication number Publication date
JPH065733B2 (ja) 1994-01-19
KR860700312A (ko) 1986-08-01
WO1986001640A1 (en) 1986-03-13
JPS62500060A (ja) 1987-01-08
ES8704038A1 (es) 1987-03-01
DE3574528D1 (de) 1990-01-04
EP0192646A1 (en) 1986-09-03
ES546383A0 (es) 1987-03-01
IE56850B1 (en) 1992-01-01
CA1241457A (en) 1988-08-30
EP0192646B1 (en) 1989-11-29
IE852091L (en) 1986-02-27

Similar Documents

Publication Publication Date Title
EP0377137B1 (en) Method for selective deposition of refractory metals on silicon substrates
US4897709A (en) Titanium nitride film in contact hole with large aspect ratio
KR100546943B1 (ko) 반도체장치형성방법
US6337518B1 (en) Low dielectric constant amorphous fluorinated carbon and method of preparation
TW482826B (en) Ultra thin, single phase, diffusion barrier for metal conductors
KR100347743B1 (ko) 무기 장벽 박막의 부착성 증대 방법
KR920005320B1 (ko) 캐패시터 및 그 제조방법
US5221853A (en) MOSFET with a refractory metal film, a silicide film and a nitride film formed on and in contact with a source, drain and gate region
US5907784A (en) Method of making multi-layer gate structure with different stoichiometry silicide layers
KR920009916B1 (ko) 직접 회로 소자용 확산 장벽층 및 그 형성 방법
KR100447915B1 (ko) 반도체장치의제조방법
JPS5852342B2 (ja) 基体上に珪化金属の層を設ける方法
US4740483A (en) Selective LPCVD tungsten deposition by nitridation of a dielectric
US6888252B2 (en) Method of forming a conductive contact
JP2809196B2 (ja) 半導体装置の製造方法
KR100755121B1 (ko) 전극구조체의 형성방법 및 반도체장치의 제조방법
US5202287A (en) Method for a two step selective deposition of refractory metals utilizing SiH4 reduction and H2 reduction
US6569756B1 (en) Method for manufacturing a semiconductor device
US6153507A (en) Method of fabricating semiconductor device providing effective resistance against metal layer oxidation and diffusion
KR100499429B1 (ko) 마이크로일렉트로닉 구조물과 그의 제조 방법 및 용도
EP0370387A2 (en) Superconducting material
JPS61133646A (ja) 半導体装置の製造方法
CN101452878A (zh) 半导体器件的阻挡层形成方法
US6624073B2 (en) Optimized TaCN thin film diffusion barrier for copper metallization
US5350711A (en) Method of fabricating high temperature refractory metal nitride contact and interconnect structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021104

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee