JPS62500060A - 集積回路デバイスおよびその製造方法 - Google Patents

集積回路デバイスおよびその製造方法

Info

Publication number
JPS62500060A
JPS62500060A JP60503249A JP50324985A JPS62500060A JP S62500060 A JPS62500060 A JP S62500060A JP 60503249 A JP60503249 A JP 60503249A JP 50324985 A JP50324985 A JP 50324985A JP S62500060 A JPS62500060 A JP S62500060A
Authority
JP
Japan
Prior art keywords
layer
region
barrier layer
silicide
titanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60503249A
Other languages
English (en)
Other versions
JPH065733B2 (ja
Inventor
デーン,ロバート アール
スタロヴ,ヴラデミア
Original Assignee
アメリカン テレフオン アンド テレグラフ カムパニ−
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アメリカン テレフオン アンド テレグラフ カムパニ− filed Critical アメリカン テレフオン アンド テレグラフ カムパニ−
Publication of JPS62500060A publication Critical patent/JPS62500060A/ja
Publication of JPH065733B2 publication Critical patent/JPH065733B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 集積回路デバイスの拡散バリア層 発明の背景 本発明は集積回路デバイス、より詳細には金属酸化物半導体(MOS)タイプの デバイスに使用される金属化構造に関する。
MOSデバイスに対する幾つかの金属化構造ではデバイスに対する悪影響を防ぐ 目的で拡散バリア層が使用されている。例えば、シリコン(あるいはケイ化物) 層とこれを覆うアルミニウム層との間にケイ素とアルミニウムあるいはケイ化物 とアルミニウムの相互作用を防止する目的で拡散バリア層が提供される。こうし て、金属化層による悪影響、例えば、デバイス内に含まれる浅い接合領域への浸 透あるいは短絡が起されることが回避される。
(Journal of Applied Physics l 、Vol、  54. N16.1983年6月発行、ページ3195−3199、及びLat ters l s Vol、36 、Nu 6.1980年3月15日発行、ペ ージ456−458に説明のごとく、前述のMOSデバイス内の拡散バリア層を 形成する物質として窒化チタンあるいは炭化チタンなどが提案されている。
しかし、実用上は、これら物質は1例えば、割れ、はがれ、乏しい段包囲といっ た特性を示し、高品質デバイスにこれらを含むことには問題がある。このため改 良されたバリア層が必要とされている。
発明の要約 本発明においては炭窒化チタンから構成される改良された拡散バリア層が提供さ れる。−例として、この層は化学蒸着法(CVD )プロセスによって形成され る。こうして形成された炭窒化チタン層は優れたバリア特性を示するに加えて、 低応力、順応的な段包囲、及び比較的低い抵抗率を持つことを特徴とする。
図面の簡単な説明 図面は本発明を具現する一例としてMO3O3集積回路面図面される半導体デバ イスの部分は標準のn十 型(7)ソーx6るいはドレン領域14を含むp−型 シリコン領域12を持つシリコン本体1oを含む。デバイスによ・つては、p” −n+接合の深さAは本体1oの表面がらたった1000から3000オングス トロ一ム程度とされる。
−例として、本体1o上にソースあるいはドレン領域14を覆う耐熱金属ケイ化 物の層16が含まれる。−例として、層16は約8ooから1000オングスト ロームの厚さとされ、ケイ化コバルト、ケイ化タンタル、ケイ化チタン、ケイ化 プラチナ、ケイ化パラジウム、ケイ化モリブデン、あるいはケイ化タングステン から構成される。MOSデバイスにおいて高導電性コンタクト及び相互接続を達 成するためにシリコン上にこれらケイ化物が使用されることは周知のことである 。
図面にはさらに個々の約10.000オングストロ−−ムの厚さを持つ領域1B 及び20を含むリンをドープされた二酸化ケイ素の従来のパターン化された誘電 層が示される。この誘電層を貫通して形成される開口部を通じて高導電性コンタ クト及び相互接続が実現される。この方法によって、ソースあるいはドレン領域 14及びデバイスの他の部分C図示なし)への電気接続が達成される。
ソースあるいはドレン領域14への電気接続は標準の導電性物質、例えば、約0 .7から1マイクロメートルCμm)の厚さのアルミニウムから構成されるパタ ーン化された層22を含む金属化構造によって実現される。
アルミニウム層22とケイ化物層16の間には本発明に従って形成される拡散バ リア層24が存在する。
好ましくは、このバリア層24は、例えば、以下に説明の化学蒸着法(CVD  )ステップによって形成される炭窒化チタンから構成される。当該層24は例え ば1000オングストロームの厚さである。このような層はケイ素とアルミニウ ム及びケイ化物とアルミニウムが図示されるMOSデバイス内で相互作用するの を防止あるいは大きく減少するために有利なバリアを与える。
炭窒化チタン層24は比較的高い温度、及び従来のMOSデバイスの製造工程に おいて遭遇される他の処理条件によって影響を受けない熱的に安定な抵抗の低い 物質である。さらにこの物質は、下側の層に対する良好な段包囲を示し、またア ルミニウムをパターン化するために通常に使用される標臨プロセスによってエツ チングすることが可能である。
本発明は各種の他の構造にも有効である。
例えば、層24は、ケイ化物層16のかわりにタングステンの層が使用される構 造内のバリアとしても有効である。さらに、層24は、本体10とアルミニウム 層22の間にバリアを形成するためにシリコン本体10の表面上に炭窒化チタン 層24が直接に被着されるような構造内のバリアとしても有効である。
接触される下側の半導体材質が比較的厚くドープされたポリシリコン層から構成 される場合はアルミニウムに対する拡散バリアが必要である。ここに説明の炭窒 化チタン物質はこの目的にも適する。さらて、ポリシリコン上にドープされたケ イ化物を含む複合ゲート金属化構造においては、このケイ化物とポリシリコンの 間に介在する炭窒化チタンはポリシリコンからケイ化物層への望ましくないドー パントの拡散を防ぐのに有効である。
状況によっては、バリア層24と層24の下側の領域との間に導電性の粘着促進 剤が提供される。−例として、図面においては、バリア層24と下側の層16の 間に粘着促進層25が示される。−例として、被着されたチタニウムの100オ ングストロームの厚さの層がこの粘着ア 促進剤として有効に機能する。
−例として、炭窒化チタン層を形成するための開始物質として周知の市販のTI  CN (CHl )z、 )4 の化学式を持つ液体が使用される。この液体 は、例えば、マサチューセッツ州、デンバー所在のアルファ プロダクツ、モー トン チオコール社(Alp’ha Products MortonThio kol 、Inc、l から密封アンプルの形態で提供され、通常の状態におい て比較的低い蒸気圧を示す。
好ましくは、炭窒化チタン層はCVDプロセスによって形成される。こうして集 積回路デバイス上に形成された低抵抗拡散バリア層は低応力及び順応的な段包囲 を特徴とする。
好ましいCVDプロセスの最初のステップは少なくとも25グラムの前述の開始 物質を容器に入れることがら開始される。−例として、容器内に入れられた開始 物質の表面積は少なくとも約50平方センチメートルあることが要求される。容 器への充填作業は管理された不活性雰囲気(例えば、窒素あるいはアルゴン雰囲 気)内において、室温にて、特に開始物質が酸素や湿気にて汚染されないように 注意しながら実施する。
次に開始物質を含む容器が標章の3−ゾーンcVD反応容器の入り口側に従来の 高コンダクタンス バルブを介して接続される。ここで、このCVD反応容器は 炭窒化層が被着される集積回路チップを含む。−例として、反応容器の入り口側 の温度は約325℃とされ、この出口側、つまりポンプにて吸引される側の温度 は約375℃とされる。反応容器内の圧力は約40から100ミリトルとされる 。ボンピング速度は典型的には150立方フィート/分とされる。この条件のも とでは、炭窒化チタン層が反応容器内においてチップ上に約70から80オング ストロ一ム/分の被着速度にて形成される。こうして、例えば、1000から2 000オングストロームの範囲のバリア層がチップ上に比較的短時間で形成され る。
上記に説明のタイプのCVD被着層はTiCxNy の組成式を持つ。この層の 分析によって、多くの場合において、X及びyは互いに1か1に概むね等しいこ とが知られでいる。より一般的には、この層におけるX及びyは、0、8 <  x < 1.2及び(18< y<1.2の範囲であることが知られている。
好都合なことに、炭窒化チタン層は上側のアルミニウム層をエツチングするのと 同一のステップでパターン化することが可能である。例えば、アルミニウムを異 方的に反応性イオン(スパッター)エツチングするのに使用される標準の三塩化 ホウ素あるいは塩素プラズマによって、下側の炭窒化チタン層を同時に異方的に エツチングすることができる。
ここでは、酸素を含まない炭窒化層の形成について強調されたが、場合によって はこの中に回避不能の幾らかの酸素が含まれることは許容されるのみが、必要と される場合もある。酸素を含む炭窒化チタンの層は、通常、酸素を含ま表い炭窒 化チタンより高い抵抗を示すが、有効な拡散バリア特性は持たない。最高25原 子パーセントまでの酸素を含む層は多くのデバイス用途に対して許容できる抵抗 率を示し、従って、使用が可能である。
特衣昭62−500060 (4)

Claims (19)

    【特許請求の範囲】
  1. 1.互いに離して位置される第1の領域(22)及び第2の領域(16)を含む 集積回路デバイスにおいて、該領域の間にチタン、炭素及び窒素から構成される 拡散バりア層(24)が存在することを特徴とするデバイス。
  2. 2.請求の範囲第1項に記載のデバイスにおいて、該バリア層が炭窒化チタンか ら構成されることを特徴とするデバイス。
  3. 3.請求の範囲第2項に記載のデバイスにおいて、該第1の領域が該バリア層を 覆うアルミニウムの層を含むことを特徴とするデバイス。
  4. 4.請求の範囲第3項に記載のデバイスにおいて、該第2の領域がケイ化物の層 を含むことを特徴とするデバイス。
  5. 5.請求の範囲第4項に記載のデバイスにおいて、該ケイ化物がケイ化コバルト 、ケイ化タンタル、ケイ化チタン、ケイ化プラチナ、ケイ化パラジウム、ケィ化 モリブデン、及びケイ化タングスデンから成る一群から選択されることを特徴と するデバイス。
  6. 6.請求の範囲第3項に記載のデバイスにおいて、該第2の領域がタングステン の層を含むことを特徴とするデバイス。
  7. 7.請求の範囲第3項に記載のデバイスにおいて、該第2の領域が表面下に形成 された浅いp−n+接合を持つシリコン本体(10)を含むことを特徴とするデ バイス。
  8. 8.請求の範囲第1項に記載のデバイスにおいて、該バリア層が化学蒸着法によ つて被着された炭窒化チタンの層から構成されることを特徴とするデバイス。
  9. 9.請求の範囲第8項に記載のデバイスにおいて、該バリア層が1000から2 000オングストロームの厚さを持つことを特徴とするデバイス。
  10. 10.請求の範囲第1項に記載のデバイスにおいて、該バリア層が部分的に酸化 された炭窒化チタンから構成されることを特徴とするデバイス。
  11. 11.請求の範囲第10項に記載のデバイスにおいて、該第2の領域が該バリア 層の直下に存在し該バリア層と接触する導電性の粘着促進層(25)を含むこと を特徴とするデバイス。
  12. 12.請求の範囲第11項に記載のデバイスにおいて、該粘着促進層がチタニウ ムから構成されることを特徴とするデバイス。
  13. 13.第1の領域及び第2の領域を含みこの領域の間に拡散バリア層が存在する タイプの集積回路デバイスを製造する方法において、該方法が 該第2の領域上に化学蒸着法によつてチタン、炭素及び窒素から構成される拡散 バリア層を形成するステツプ、次いで前記バリア層を覆う前記第1の領域を形成 するステツプを含むことを特徴とする方法。
  14. 14.請求の範囲第13項に記載の方法において、該バリア層が炭窒化チタンか ら構成されることを特徴とする方法。
  15. 15.請求の範囲第14項に記載の方法において、該第1の領域がアルミニウム の層を含むことを特徴とする方法。
  16. 16.請求の範囲第15項に記載の方法において、該アルミニウム層と炭窒化チ タン層を対応するようにパターン化する追加のステツプが含まれることを特徴と する方法。
  17. 17.請求の範囲第16項に記載の方法において、該アルミニウム層及び炭窒化 チタン層が同一のエツチング剤によつて順次エツチングされることを特徴とする 方法。
  18. 18.請求の範囲第17項に記載の方法において、該エツチング剤が三塩化ホウ 素及び塩素から派生されるプラズマから構成されることを特徴とする方法。
  19. 19.請求の範囲第13項に記載の方法において、該バリア層が部分的に酸化さ れた炭窒化チタンから構成されることを特徴とする方法。
JP60503249A 1984-08-27 1985-07-03 集積回路デバイスおよびその製造方法 Expired - Lifetime JPH065733B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US64445984A 1984-08-27 1984-08-27
US644459 1984-08-27

Publications (2)

Publication Number Publication Date
JPS62500060A true JPS62500060A (ja) 1987-01-08
JPH065733B2 JPH065733B2 (ja) 1994-01-19

Family

ID=24585000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60503249A Expired - Lifetime JPH065733B2 (ja) 1984-08-27 1985-07-03 集積回路デバイスおよびその製造方法

Country Status (8)

Country Link
EP (1) EP0192646B1 (ja)
JP (1) JPH065733B2 (ja)
KR (1) KR920009916B1 (ja)
CA (1) CA1241457A (ja)
DE (1) DE3574528D1 (ja)
ES (1) ES8704038A1 (ja)
IE (1) IE56850B1 (ja)
WO (1) WO1986001640A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098275A (ja) * 1996-08-08 1997-01-10 Toshiba Corp 半導体装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3663871D1 (en) * 1985-04-11 1989-07-13 Siemens Ag Integrated semiconductor circuit having an aluminium or aluminium alloy contact conductor path and an intermediate tantalum silicide layer as a diffusion barrier
JPH081950B2 (ja) * 1986-11-21 1996-01-10 株式会社東芝 半導体装置の製造方法
JPH01298765A (ja) * 1988-05-27 1989-12-01 Fujitsu Ltd 半導体装置及びその製造方法
KR920005242A (ko) * 1990-08-20 1992-03-28 김광호 게이트-절연체-반도체의 구조를 가지는 트랜지스터의 제조방법
EP0551117A2 (en) * 1992-01-08 1993-07-14 Mitsubishi Denki Kabushiki Kaisha Large scale integrated circuit device and thin film forming method and apparatus for the same
US6081034A (en) * 1992-06-12 2000-06-27 Micron Technology, Inc. Low-resistance contact to silicon having a titanium silicide interface and an amorphous titanium carbonitride barrier layer
KR0147626B1 (ko) * 1995-03-30 1998-11-02 김광호 타이타늄 카본 나이트라이드 게이트전극 형성방법
US5663088A (en) 1995-05-19 1997-09-02 Micron Technology, Inc. Method of forming a Ta2 O5 dielectric layer with amorphous diffusion barrier layer and method of forming a capacitor having a Ta2 O5 dielectric layer and amorphous diffusion barrier layer
US5942799A (en) * 1997-11-20 1999-08-24 Novellus Systems, Inc. Multilayer diffusion barriers
US6051879A (en) 1997-12-16 2000-04-18 Micron Technology, Inc. Electrical interconnection for attachment to a substrate
US6534404B1 (en) 1999-11-24 2003-03-18 Novellus Systems, Inc. Method of depositing diffusion barrier for copper interconnect in integrated circuit

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3906540A (en) * 1973-04-02 1975-09-16 Nat Semiconductor Corp Metal-silicide Schottky diode employing an aluminum connector
JPS5877257A (ja) * 1981-11-04 1983-05-10 Hitachi Ltd 超高信頼性電極

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098275A (ja) * 1996-08-08 1997-01-10 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
ES8704038A1 (es) 1987-03-01
EP0192646B1 (en) 1989-11-29
ES546383A0 (es) 1987-03-01
IE852091L (en) 1986-02-27
WO1986001640A1 (en) 1986-03-13
IE56850B1 (en) 1992-01-01
KR920009916B1 (ko) 1992-11-06
EP0192646A1 (en) 1986-09-03
CA1241457A (en) 1988-08-30
DE3574528D1 (de) 1990-01-04
JPH065733B2 (ja) 1994-01-19
KR860700312A (ko) 1986-08-01

Similar Documents

Publication Publication Date Title
JP2828540B2 (ja) シリコン半導体ウエハのための低抵抗かつ低欠陥密度のタングステンコンタクトを形成する方法
US5084417A (en) Method for selective deposition of refractory metals on silicon substrates and device formed thereby
US6261951B1 (en) Plasma treatment to enhance inorganic dielectric adhesion to copper
US5360996A (en) Titanium nitride/titanium silicide multiple layer barrier with preferential (111) crystallographic orientation on titanium nitride surface
US7679193B2 (en) Use of AIN as cooper passivation layer and thermal conductor
US5221853A (en) MOSFET with a refractory metal film, a silicide film and a nitride film formed on and in contact with a source, drain and gate region
EP0561132A1 (en) Refractory metal capped low resistivity metal conductor lines and vias formed using PVD and CVD
KR20010109281A (ko) 마이크로일렉트로닉 구조
JPH03220751A (ja) インターレベル・コンタクトを製造する方法、および半導体構造
JPS5950230B2 (ja) 接点構造体の形成方法
JPS62500060A (ja) 集積回路デバイスおよびその製造方法
KR100669141B1 (ko) 오믹막 및 이의 형성 방법, 오믹막을 포함하는 반도체장치 및 이의 제조 방법
US6043149A (en) Method of purifying a metal line in a semiconductor device
JP2809196B2 (ja) 半導体装置の製造方法
US6569756B1 (en) Method for manufacturing a semiconductor device
US5202287A (en) Method for a two step selective deposition of refractory metals utilizing SiH4 reduction and H2 reduction
KR20010001543A (ko) 구리 배선 구조를 가지는 반도체 소자 제조 방법
JP3911643B2 (ja) 埋め込み導電層の形成方法
US5366928A (en) Method of manufacturing a semiconductor device, in which a metal conductor track is provided on a surface of a semiconductor body
US6699790B2 (en) Semiconductor device fabrication method for filling high aspect ratio openings in insulators with aluminum
JPH1012614A (ja) 半導体装置用配線およびその製造方法
US5350711A (en) Method of fabricating high temperature refractory metal nitride contact and interconnect structure
JPH10116906A (ja) 半導体装置の製造方法
JP3339901B2 (ja) 多層配線構造の半導体装置及びその製造方法
JPH07130849A (ja) 半導体装置及びその製造方法