JP3728755B2 - アクティブマトリックス型液晶パネル - Google Patents

Description

［技術分野］
本発明は、液晶パネル用基板、さらにはその基板を用いて構成された反射型液晶パネルに関し、特に基板上に形成されたスイッチング素子によって画素電極をスイッチングするアクティブマトリックス型液晶パネルに利用して好適な技術に関する。また、この液晶パネルを用いた電子機器及び投写型表示装置に関する。
［背景技術］
従来、投写型表示装置のライトバルブに用いられるアクティブマトリックス液晶パネルとしては、ガラス基板上にアモルファスシリコンを用いた薄膜トランジスタ（ＴＦＴ）アレーを画素のスイッチング素子として有する構造の液晶パネルが実用化されている。
上記ＴＦＴを用いたアクティブマトリックス液晶パネルは、ＴＦＴ素子の移動度が低くデバイスサイズが大きいため、例えばこれをライトバルブとして組み込んだプロジェクタのような投写型表示装置にあっては、装置全体が大型化してしまうという不具合がある。また、透過型液晶パネルの場合は、各画素に設けられたＴＦＴの領域が光を透過させる画素の透過領域とならないため、パネルの解像度がＸＧＡ，ＳＸＧＡと上がるにつれ、開口率が小さくなるという致命的な欠陥を有している。
そこで、透過型アクティブマトリックス液晶パネルに比べてサイズが小さい液晶パネルとして、半導体基板上に形成された絶縁ゲート電界効果トランジスタ（ＭＯＳＦＥＴ）アレーをスイッチング素子として反射電極となる画素電極への印加電圧を制御するようにした反射型アクティブマトリックス液晶パネルがある。
以上のようにトランジスタ素子をガラス又は半導体の基板に形成したアクティブマトリックス液晶パネルにおいては、各画素電極と画素電極との隙間から光が漏れると半導体層又は半導体基板内のＰＮ接合（トランジスタのソース・ドレイン領域とチャネル領域の接合や、ソース・ドレイン領域とウエルとの接合など）において、電子、正孔対が発生し、光リーク電流が流れて半導体層や半導体基板又はウェルの電位が不安定となるという問題がある。反射型の場合、例えば最上層に画素電極を形成し画素電極同士を近接して設けることにより、特に遮光対策をしなくても透過型に比べて光の漏れ量は少なくすることができる。しかしながら、投写型表示装置のライトバルブに用いられる反射型液晶パネルでは、強力な光が集光されるので、画素電極の間隙にも強い光が入射することになり、画素電極同士の隣接配置では充分な対策とは言えない。
特に、半導体を基板とする液晶パネルは、ウェル領域があるため、漏れ光がトランジスタ部分のみでなくそこから離れた半導体基板を通過しただけで光リーク電流が流れることがある。そのため、しっかりとした漏光対策をしないと、この光リーク電流が、ガラス基板上にスイッチング素子としてのＴＦＴを配置した液晶パネルに比べて多くなるという欠点がある。
また、トランジスタ素子をガラス又は半導体の基板に形成したアクティブマトリックス液晶パネルにおいては、走査側駆動回路やデータ線駆動回路等の周辺回路を、同一基板上に形成したトランジスタにより構成しているが、このような周辺回路においても光が入り込むと、光リーク電流が発生して周辺回路が誤動作する問題を抱えていた。
さらに、反射型液晶パネルにおいては、画素電極と画素電極の隙間に絶縁膜が露出することとなるが、その絶縁膜表面で反射した光がそのまま１８０度方向転換して出射すると余分な光として表示されてしまいことになり、画質を低下させることになる問題も有していた。
この発明の目的は、反射型液晶パネルにおいて、画素電極間の隙間からの光の漏れ量を減らして基板において発生する光リーク電流を減らすことができるようにした技術を提供することにある。
この発明の他の目的は、画素電極がマトリックス状に配置された画素領域の外側に周辺回路が設けられている反射型液晶パネルにおいて、プロセスの工程数を増加させることなく画素領域および周辺回路の光の漏れ量を減らすことができるようにした技術を提供することにある。
この発明の他の目的は、反射型液晶パネルにおいて、画素電極と画素電極の隙間に露出する絶縁膜表面での反射光による表示画質への悪影響を防止することができるようにした技術を提供することにある。
［発明の開示］
本発明の液晶パネル用基板は、反射電極となる画素電極と、該画素電極への電圧印加を制御する画素スイッチング素子とを有する単位画素が基板にマトリックス状に配置されてなる画素領域と、該画素領域の外側に設けられスイッチング素子を有する周辺回路とを備えてなる液晶パネル用基板において、前記画素領域では、前記画素電極と前記画素スイッチング素子を電気的に接続するための接続導電体形成個所を囲む開口を有し、隣接する複数の前記画素電極の間の領域には開口を有さない第１遮光層を、前記画素電極と前記画素スイッチング素子との間に設け、前記画素電極と前記遮光層との間には反射防止層を設けてなり、前記周辺回路では、前記画素領域における前記第１遮光層と同一層で形成された配線層と、前記画素領域における前記画素電極と同一層で形成された第２遮光層とを設けてなることを特徴とする。
さらに、前記反射防止膜は前記画素電極の下面に設けてなることを特徴とする。
さらに、前記画素電極の下面に、該画素電極とほぼ同一形状の前記反射防止膜を設けることを特徴とする。
さらに、前記反射防止膜は前記遮光層の表面、もしくは前記画素電極と前記遮光層の間に配置される層間絶縁膜の中間に設けてなることを特徴とする。
また、本発明の液晶パネル用基板は、反射電極となる画素電極と、該画素電極への電圧印加を制御する画素スイッチング素子とを有する単位画素が基板にマトリックス状に配置されてなる画素領域と、該画素領域の外側に設けられスイッチング素子を有する周辺回路とを備えてなる液晶パネル用基板において、前記画素領域では、前記画素電極と前記画素スイッチング素子を電気的に接続するための接続導電体形成個所を囲む開口を有し、隣接する複数の前記画素電極の間の領域には開口を有さない第１遮光層を、前記画素電極と前記画素スイッチング素子との間に設けてなり、隣接する複数の前記画素電極の間の領域において、前記画素電極の下層絶縁膜の表面もしくは前記第１遮光層の表面に少なくとも斜面を有する溝を形成してなり、前記周辺回路では、前記画素領域における前記第１遮光層と同一層で形成された配線層と、前記画素領域における前記画素電極と同一層で形成された第２遮光層とを設けてなることを特徴とする。
さらに、前記画素電極と前記第１遮光層との間に反射防止膜を設けてなることを特徴とする。
また、本発明の液晶パネル用基板は、反射電極となる画素電極と、該画素電極への電圧印加を制御するスイッチング素子とを有する単位画素が基板にマトリックス状に配置されてなる液晶パネル用基板において、前記画素電極と前記スイッチング素子を電気的に接続するための接続導電体形成個所を囲む開口を有し、隣接する複数の前記画素電極の間の領域には開口を有さない遮光層を、前記画素電極と前記スイッチング素子の間に設けてなり、隣接する複数の前記画素電極の間の領域において、前記画素電極の下層絶縁膜の表面に、対向する斜面を有するＶ字状の溝を形成してなることを特徴とする。
さらに、前記画素電極と前記遮光層との間に反射防止膜を設けてなることを特徴とする。
さらに、前記反射防止膜は前記画素電極の下面に設けてなることを特徴とする。
さらに、前記反射防止膜は前記遮光層の表面、もしくは前記画素電極と前記遮光層の間に配置される層間絶縁膜の中間に設けてなることを特徴とする。
また、本発明の液晶パネル用基板は、反射電極となる画素電極と、該画素電極への電圧印加を制御する画素スイッチング素子とを有する単位画素が基板にマトリックス状に配置されてなる画素領域と、該画素領域の外側に設けられスイッチング素子を有する周辺回路とを備えてなる液晶パネル用基板において、前記画素領域では、前記画素電極と前記画素スイッチング素子を電気的に接続するための接続導電体形成個所を囲む開口を有し、隣接する複数の前記画素電極の間の領域には開口を有さない第１遮光層を、前記画素電極と前記画素スイッチング素子との間に設け、前記周辺回路では、前記画素領域における前記第１遮光層と同一層で形成された配線層と、前記画素領域における前記画素電極と同一層で形成された第２遮光層とを設け、前記周辺回路における前記第２遮光層と前記画素領域における最外端の前記画素電極との間の領域には、前記画素領域において前記画素電極と前記画素スイッチング素子の間に形成された遮光材料からなる第３遮光層が設けられることを特徴とする。
また、本発明の液晶パネル用基板は、画素領域においては、画素スイッチング素子と、前記画素スイッチング素子上に絶縁膜を介して形成された金属層と、前記金属層上に絶縁膜を介して形成され前記画素スイッチング素子の領域に重なる第１遮光層と、前記第１遮光層上に絶縁膜を介して形成され前記金属層と電気的に接続される画素電極と、を基板に設けてなり、周辺回路においては、スイッチング素子と、前記画素領域における前記金属層と同一層で形成された配線層と、前記画素領域における前記第１遮光層と同一層で形成された配線層と、を前記基板に設けてなることを特徴とする。
さらに、前記金属層は、保持容量を形成する一方の容量電極に接続されてなることを特徴とする。
また、本発明の液晶パネルは、上記のいずれかに記載の液晶パネル用基板とこれに対向する基板との間に液晶を挟持して構成されることを特徴とする。
また、本発明の電子機器は、上記液晶パネルを表示部として備えることを特徴とする。
また、本発明の投写型表示装置は、光源と、前記光源からの光を変調する上記の液晶パネルと、前記液晶パネルにより変調された光を集光し投写する投写光学手段とを備えることを特徴とする。
また、より具体的に本発明の特徴をまとめれば、以下の通りとなる。
第１に、反射電極となる画素電極と、該画素電極への電圧印加を制御するスイッチング素子とを有する画素単位が基板上にマトリックス状に配置されてなる液晶パネル用基板において、前記画素電極と前記スイッチング素子の端子電極を構成する導電層との間に、前記画素電極と前記端子電極とを接続するためのコンタクトホールを形成し、該コンタクトホールの形成個所を囲む開口を有し、隣接する複数の前記画素電極の間の領域には開口を有さない遮光層を、前記画素電極と前記導電層との間に設けることを特徴とする。これによって、入射する光が画素電極の隙間を抜けてスイッチング素子まで漏れてくる光の量をほぼゼロとすることができる。
第２に、前記画素電極と前記遮光層との間に反射防止膜を設けることを特徴とする。これによって、遮光層をアルミ等の比較的反射率の高いメタル層で構成した場合に、画素電極の間隙に入射した光が遮光層の表面で反射した光を吸収することができる。
第３に、前記画素電極の下面に、該画素電極とほぼ同一形状の反射防止膜を配置したことを特徴とする。これにより、画素電極の間隙に入射した光が遮光層の表面と画素電極の裏面との間で反射を繰り返して、画素電極とスイッチング素子とを接続する接続導電体形成個所に設けた開口部からスイッチング素子の側に光が漏れて半導体層又は半導体基板内に達し、これにより光リーク電流が流れるのを防止することができる。
第４に、前記反射防止膜は窒化チタンからなることを特徴とする。窒化チタンはＡｌのような画素電極との密着性も良く、且つ光吸収性も良い。
第５に、前記窒化チタンの膜厚は５００〜１０００オングストロームであることを特徴とする。可視光を吸収する膜厚として上の範囲が好ましい。
第６に、隣接する複数の前記画素電極の間の領域においては、前記画素電極の下層絶縁膜の表面もしくは該下層絶縁膜の下方の前記遮光層の表面に、少なくとも斜面を有する溝を形成してなることを特徴とする。これによって、画素電極の隙間から入射した光を斜め方向に反射させることができるので、隙間から入射した光が遮光層で反射して再び隙間から出射し、画素電極からの反射光にこの光が混入してしまうことを防ぐことができる。結果として、液晶パネルのコントラストを向上することができる。
第７に、前記画素電極の下面に、該画素電極とほぼ同一形状の反射防止膜を配置したことを特徴とする。これによって、画素電極の裏面側の反射防止膜で吸収し、画素電極の隙間に露出する絶縁膜の表面もしくはその下方の遮光層で反射した光がそのまま１８０度方向転換して出射するのを防止して、表示画質を向上させることができる。
第８に、前記反射防止膜は窒化チタンからなることを特徴とする。
第９に、前記窒化チタンの膜厚は５００〜１０００オングストロームであることを特徴とする。これらの効果は、上記第４、第５の効果と同様である。
第１０に、前記コンタクトホールは前記画素電極の平面形状におけるほぼ中心となる位置に設けることを特徴とする。これにより、各画素電極の端部（画素電極どうしの隙間）から遮光層に設けられた開口までに距離が、各端部からほぼ均等に離れるので、画素電極の隙間から入射した光が遮光層の開口まで到達する距離が長くなって、スイッチング素子側に光を到達しにくくすることができる。
第１１に、反射電極となる画素電極と、該画素電極への電圧印加を制御するスイッチング素子とを有する画素単位が基板上にマトリックス状に配置されてなる液晶パネル用基板において、
複数の前記画素単位から構成される画素領域と、該画素領域の周辺領域に配置される周辺回路とを同一基板上に構成し、前記画素領域における前記反射電極と同一層により構成された遮光層を、前記周辺回路の上方に設けることを特徴とする。これによって、液晶パネル用基板の製造プロセスの工程数を増加させることなく画素領域および周辺回路における光の漏れ量を減らすことができる。
第１２に、前記遮光層は、前記周辺回路の配置されない領域を含む前記画素領域の全周を囲む周辺領域に配置されることを特徴とする。画素電極は、画素領域の周りに配置されて「見切り」の役目を果たすことができる。
第１３に、前記画素領域においては、前記画素電極と前記スイッチング素子との間に第２の遮光層が配置され、前記周辺回路の上方に配置される第１の遮光層と前記画素領域における最外端の前記画素電極との間の領域には、前記第２の遮光層が配置されることを特徴とする。画素領域において、画素電極下に配置される第２の遮光層により、画素領域と周辺回路領域の境界部から光入射してしまうことを防ぐことができる。
第１４に、前記画素電極と前記スイッチング素子の端子電極を構成する導電層との間に、前記画素電極と前記端子電極とを接続するためのコンタクトホールが形成され、前記画素領域においては、該コンタクトホールの形成個所を囲む開口を有し、隣接する複数の前記画素電極の間の領域には開口を有さない第２の遮光層を、前記画素電極と前記導電層との間に設けてなり、前記周辺回路においては、第１の前記遮光層の下方に前記第２の遮光層が配置され、前記第２の遮光層が該周辺回路における接続配線部として用いられることを特徴とする。これにより、周辺回路部は、画素領域での遮光層を利用して多層配線が可能となり、駆動回路等を高集積化できる。
第１５に、前記第２の遮光層は、前記接続配線部から延在された、もしくは前記接続配線部から分離された遮光部を有することを特徴とする。これにより、周辺回路は、２層の遮光層により光から保護される。
【図面の簡単な説明】
第１図（ａ）は本発明を適用した反射型液晶パネルの反射電極側基板における画素領域の一実施例を示す断面図。第１図（ｂ）は本発明を適用した反射型液晶パネルの反射電極側基板における画素領域と周辺領域との境界部の断面図。
第２図は本発明を適用した反射型液晶パネルの反射電極側基板における周辺回路部の一例を示す断面図。
第３図は本発明を適用した反射型液晶パネルの反射電極側基板における画素領域の一実施例の平面レイアウト図。
第４図（ａ）（ｂ）（ｃ）は本発明を適用した反射型液晶パネルの反射電極側基板における画素電極の間隙構造の他の実施例を示す断面図。
第５図は実施例の反射型液晶パネルにおける反射電極側基板の回路レイアウト構成例を示す平面図。
第６図は実施例の液晶パネル用基板を適用した反射型液晶パネルの一例を示す断面図。
第７図は本発明を適用した反射型液晶パネルの画素のスイッチング素子のゲートに印加電圧波形およびデータ線印加電圧波形例を示す波形図。
第８図は実施例の反射型液晶パネルをライトバルブとして応用した投写型表示装置の一例の概略構成図である。
第９図（ａ），（ｂ），（ｃ）はそれぞれ本発明の反射型液晶パネルを使った電子機器の例を示す外観図である。
第１０図は本発明を適用した反射電極側基板の他の実施例を示す断面図である。
［発明を実施するための最良の形態］
以下、本発明の好適な実施例を図面に基づいて説明する。
（半導体基板を用いた液晶パネル用基板の説明）
第１図および第３図は、本発明を適用した反射型液晶パネルの反射電極側基板の第１の実施例を示す。なお、第１図および第３図にはマトリックス状に配置されている画素のうち一画素部分の断面図と平面レイアウトを示す。第１図（ａ）は第３図におけるＩ−Ｉ線に沿った断面を示す。第１図（ｂ）は同じく第３図におけるII−II線に沿った断面を示す。
第１図において、１は単結晶シリコンのようなＰ型半導体基板（Ｎ型半導体基板（Ｎ^-）でもよい）、２はこの半導体基板１の表面に形成されたＰ型ウェル領域、３は半導体基板１の表面に形成された素子分離用のフィールド酸化膜（いわゆるＬＯＣＯＳ）である。上記ウェル領域２は、特に限定されないが、例えば７６８×１０２４のようなマトリックス状に画素が配置されてなる画素領域の共通ウェル領域として形成されている。また、液晶パネル用基板の全体の平面図を示す第５図において図示されているようなデータ線駆動回路２１やゲート線駆動回路２２、入力回路２３、タイミング制御回路２４等の周辺回路を構成するトランジスタ素子が形成される部分のウェル領域とは分離して形成してもよい。
高周波クロックにより動作する周辺回路の素子の形成されるウェル領域にて発生したキャリアが、画素領域のウェル領域に流れ込んで画素のトランジスタが誤動作する現象は、ウェルの分離により防ぐことができる。さらに、外部からの静電気ノイズが入力回路２３からウェル領域に入り込み、このノイズが画素領域のウェルに入り込んで画素のトランジスタを誤動作させるような影響も、ウェルの分離により防ぐことができる。
また、上記フィールド酸化膜３は選択熱酸化によって５０００〜７０００オングストロームのような厚さに形成される。上記フィールド酸化膜３には一画素ごとに２つの開口部が形成され、一方の開口部の内側中央にゲート酸化膜（絶縁膜）４ｂを介してポリシリコンあるいはメタルシリサイド等からなるゲート電極４ａが形成され、このゲート電極４ａの両側の基板表面には高不純物濃度のＮ型不純物導入層（以下、ドーピング層という）からなるソース、ドレイン領域５ａ，５ｂが形成され、スイッチング素子としての電界効果型トランジスタ（ＭＯＳＦＥＴ）が構成されている。ゲート電極４ａは走査線方向（画素行方向）に延在されて、ゲート線４を構成する。
また、上記フィールド酸化膜３に形成された他方の開口部の内側の基板表面にはＰ型ドーピング領域８が形成されているとともに、このＰ型ドーピング領域８の表面には絶縁膜９ｂを介してポリシリコンあるいはメタルシリサイド等からなる電極９ａが形成され、この電極９ａと上記Ｐ型ドーピング領域８との間に絶縁膜容量が構成されている。上記電極９ａは前記ＭＯＳＦＥＴのゲート電極４ａとなるポリシリコンあるいはメタルシリサイド層と同一工程にて、また電極９ａの下の絶縁膜９ｂはゲート絶縁膜４ｂとなる絶縁膜と同一工程にてそれぞれ形成することができる。
上記絶縁膜４ｂ，９ｂは熱酸化によって上記開口部の内側半導体基板表面に４００〜８００オングストロームのような厚さに形成される。上記電極４ａ，９ａは、ポリシリコン層を１０００〜２０００オングストロームのような厚さに形成しその上にＭｏあるいはＷのような高融点金属のシリサイド層を１０００〜３０００オングストロームのような厚さに形成した構造とされている。ソース、ドレイン領域５ａ，５ｂは、上記ゲート電極４ａをマスクとしてその両側の基板表面にＮ型不純物をイオン打ち込みで注入することで自己整合的に形成される。なお、ゲート電極４ａの直下のウェル領域はＭＯＳＦＥＴのチャネル領域５ｃとなる。
また、上記Ｐ型ドーピング領域８は、例えば、専用のイオン打込みと熱処理によるドーピング処理で形成され、ゲート電極を形成する前にイオン注入法で形成するとよい。つまり、絶縁膜４ｂ，９ｂ形成後にウェルと同極性の不純物を注入し、ウェルの表面はウェルよりも高不純物濃度として低抵抗化して形成する。上記ウェル領域２の好ましい不純物濃度は１×１０¹⁷／ｃｍ³以下で、１×１０¹⁶〜５×１０¹⁶／ｃｍ³程度が望ましい。ソース、ドレイン領域５ａ，５ｂの好ましい表面不純物濃度は１×１０²⁰〜３×１０²⁰／ｃｍ³、Ｐ型ドーピング領域８の好ましい表面不純物濃度は１×１０¹⁸〜５×１０¹⁹／ｃｍ³であるが、保持容量を構成する絶縁膜の信頼性及び耐圧の観点から１×１０¹⁸〜１×１０¹⁹／ｃｍ³が特に好ましい。
上記電極４ａおよび９ａからフィールド酸化膜３上にかけては第１の層間絶縁膜６が形成され、この絶縁膜６上にはアルミニウムを主体とするメタル層からなるデータ線７（第３図参照）およびこのデータ線から突出するように形成されたソース電極７ａおよび補助結合配線１０が設けられており、ソース電極７ａは絶縁膜６に形成されたコンタクトホール６ａにてソース領域５ａに、また補助結合配線１０の一端は絶縁膜６に形成されたコンタクトホール６ｂにてドレイン領域５ｂに電気的に接続され、他端は絶縁膜６に形成されたコンタクトホール６ｃを介して電極９ａに電気的に接続されている。
上記絶縁膜６は、例えばＨＴＯ膜（高温ＣＶＤ法により形成される酸化シリコン膜）を１０００オングストローム程度堆積した上に、ＢＰＳＧ膜（ボロンおよびリンを含むシリケートガラス膜）を８０００〜１００００オングストロームのような厚さに堆積して形成される。ソース電極７ａ（データ線７）および補助結合配線１０を構成するメタル層は、例えば下層からＴｉ／ＴｉＮ／Ａｌ／ＴｉＮの４層構造とされる。各層は、下層のＴｉが１００〜６００オングストローム、ＴｉＮが１０００オングストローム程度、Ａｌが４０００〜１００００オングストローム、上層のＴｉＮが３００〜６００オングストロームのような厚さとされる。
上記ソース電極７ａおよび補助結合配線１０から層間絶縁膜６上にかけては第２の層間絶縁膜１１が形成され、この第２層間絶縁膜１１上にはアルミニウムを主体とする二層目のメタル層１２からなる遮光層（遮光層）が形成されている。この遮光層を構成する二層目のメタル層１２は、後述するように画素領域の周囲に形成される駆動回路等の周辺回路において素子間の接続用配線を構成する金属層としても形成されるものである。従って、この遮光層１２のみを形成するために工程を追加する必要がなく、プロセスが簡略化される。また、上記遮光層１２は、上記補助結合配線１０に対応する位置に、後述の画素電極とＭＯＳＦＥＴを電気的に接続するための柱状の接続プラグ１５を貫通させるための開口部１２ａが形成され、それ以外は画素領域全面を覆うように形成される。すなわち、第３図に示されている平面図においては、符号１２ａが付されている矩形状の枠が上記開口部を表しており、この開口部１２ａの外側がすべて遮光層１２となっている。これによって、第１図の上方（液晶層側）から入射する光をほぼ完全に遮断して画素のスイッチング用ＭＯＳＦＥＴのチャネル領域およびウェル領域に光が入り込んで光リーク電流が流れるのを防止することができる。
上記第２層間絶縁膜１１は、例えばＴＥＯＳ（テトラエチルオルソシリケート）を材料としプラズマＣＶＤ法により形成される酸化シリコン膜（以下、ＴＥＯＳ膜と称する）を３０００〜６０００オングストローム程度堆積した上に、ＳＯＧ膜（スピン・オン・ガラス膜）を堆積し、それをエッチバックで削ってからさらにその上に第２のＴＥＯＳ膜を２０００〜５０００オングストローム程度の厚さに堆積して形成される。遮光層を構成する二層目のメタル層１２は、上記一層目のメタル層７（７ａ）と同じものでよく、例えば下層からＴｉ／ＴｉＮ／Ａｌ／ＴｉＮの４層構造とされる。各層は、最下層のＴｉが１００〜６００オングストローム、その上のＴｉＮが１０００オングストローム程度、Ａｌが４０００〜１００００オングストローム、最上層のＴｉＮが３００〜６００オングストロームのような厚さとされる。
この実施例においては、上記遮光層１２の上に第３層間絶縁膜１３が形成され、この第３層間絶縁膜１３の上に第３図に示されているように、ほぼ一画素に対応した矩形状の反射電極となる画素電極１４が形成されている。そして、上記遮光層１２に設けられた開口部１２ａに対応してその内側に位置するように、上記第３層間絶縁膜１３および第２層間絶縁膜１１を貫通するコンタクトホール１６が設けられており、このコンタクトホール１６内に上記補助配合配線１０と上記画素電極１４とを電気的に接続するタングステン等の高融点金属からなる柱状の接続プラグ１５が充填されている。さらに、上記画素電極１４の上には、パシベーション膜１７が全面的に形成されている。
液晶パネルを構成する際には、この反射電極側基板上にさらに配向膜を形成し、ここ基板と対向するように所定の間隙にて、対向基板を対向配置する。この対向基板の内面には、予め対向電極（共通電極）が形成されその上に配向膜が形成されている。さらに、一対の基板の周辺部をシール材により接着固定し、それにより形成された間隙に液晶を充填・封入することにより、液晶パネルが構成される。
特に限定されないが、接続プラグ１５を構成するタングステン等をＣＶＤ法により被着した後、タングステンと第３層間絶縁膜１３をＣＭＰ（化学的機械研磨）法で削って平坦化してから、画素電極１４を例えば低温スパッタ法によりアルミニウム層を３００〜５０００オングストロームのような厚さに形成し、パターニングにより一辺が１５〜２０μｍ程度の正方形のような形状として形成される。なお、上記接続プラグ１５の形成方法としては、ＣＭＰ法で第３層間絶縁膜１３を平坦化してから、コンタクトホールを開口し、その中にタングステンを被着して形成する方法もある。上記パシベーション膜１７としては、画素領域部においては５００〜２０００オングストロームのような厚さの酸化シリコン膜が用いられ、基板の周辺回路部およびシール部３６、スクライブ部には２０００〜１００００オングストロームのような厚さの窒化シリコン膜が用いられる。なお、前述のシール部とは、上記したように、液晶パネルを構成する際に一対の基板を接着固定するためのシール材の形成領域を示す。また、前述のスクライブ部とは、本発明の反射側液晶パネル用基板が半導体ウエハーに多数個形成され、それをスクライブラインに沿って書く半導体チップにダイシングして分離するする際のスクライブ領域に沿った部分（すなわち液晶パネル用基板の端部）となる部分である。
また、画素領域部を覆うパシベーション膜１７として酸化シリコン膜を使用することにより、膜厚のばらつきによって反射率が大きく変化したり、光の波長によって反射率が大きく変動する現象を抑えることができる。
一方、基板の周辺領域、特に液晶が封入された領域よりも外側（シール部材よりも外側）の領域を覆うパシベーション膜１７は、基板の耐水性等の観点において酸化シリコン膜に比べて保護膜として優れた窒化シリコン膜を使用し、この窒化シリコン膜の単層構造とするか、あるいは酸化シリコン膜の上に窒化シリコン膜を形成した二層構造の保護膜とすることにより信頼性を更に向上させることができる。すなわち、外気に触れる基板周辺領域、特にスクライブ部においては、そこから水分等が入り込みやすくなるが、その部分を窒化シリコン膜の保護膜で覆うので信頼性、耐久性を向上することができる。
反射電極上に形成するパシベーション膜としては、５００〜２０００オングストロームの範囲の膜厚を得れば、画素電極による反射率の波長依存性の少ない反射側液晶パネルを構成することができる。なお、パシベーション膜１７上には、液晶パネルを構成する際に、ポリイミドからなる配向膜が全面に形成され、ラビング処理される。
第３図は第１図に示されている反射側の液晶パネル基板の平面レイアウト図である。同図に示されているように、この実施例では、データ線７とゲート線４とが互いに交差するように形成される。ゲート線４がゲート電極４ａを兼ねるように構成されるので、第３図のハッチングＨで示す箇所のゲート線４部分がゲート電極４ａとなり、その下の基板表面には画素スイッチング用ＭＯＳＦＥＴのチャネル領域５ｃが設けられる。上記チャネル領域５ｃの両側（第３図では上下）の基板表面には、ソース、ドレイン領域５ａ、５ｂが形成されている。また、データ線に接続されるソース電極７ａは、第３図の縦方向に沿って延設されたデータ線７から突出するように形成されて、コンタクトホールを介してＭＯＳＦＥＴのソース領域５ａに接続されている。
また、保持容量の一方の端子を構成するＰ型ドーピング領域８はゲート線４と平行な方向（画素行方向）に隣接する画素のＰ型ドーピング領域と連続するように形成されている。そして、画素領域の外側に配設された電源ライン７０にコンタクトホール７１にて接続され、０Ｖ（接地電位）のような所定の電圧Ｖ ssが印加されるように構成されている。この所定の電圧Ｖ ssは、対向基板に配置される共通電極の電位あるいはその近傍の電位、またはデータ線に供給される画像信号の振幅の中心電位あるいはその近傍の電位、または共通電極電位とが層信号電位の振幅中心電位の中間電位のいずれかの電位であってもよい。
画素領域の外側においてＰ型ドーピング領域８を共通に電圧Ｖ ssに接続することによって、保持容量の一方の電極の電位を安定させ、画素の非選択期間（ＭＯＳＦＥＴの非導通時）に保持容量が保持する保持電位を安定化させ、１フレーム期間に画素電極に与える電位の変動を低減することができる。また、画素電極の所望しない電位の変動を防止することができる。また、ＭＯＳＦＥＴの近傍にＰ型ドーピング領域８を設け、Ｐウェルの電位も同時に固定しているため、ＭＯＳＦＥＴの基体電位を安定させバックゲート効果によるしきい値電圧の変動を防ぐことができる。
図示しないが、上記電源ライン７０は、画素領域の外側に設けられる周辺回路のＰ型ウェル領域にウェル電位として所定の電圧Ｖ ssを供給するラインとしても使用されている。上記電源ライン７０は上記データ線７と同一の一層目のメタル層によって構成されている。画素電極１４は各々矩形状をなし、隣接する画素電極１４とは例えば１μｍのような間隔をおいて互い近接して設けられており、画素電極間のすき間から漏れる光の量を極力減らすように構成されている。
また、図では、画素電極の形状の中心とコンタクトホール１６の中心とがずれているが、両者の中心をほぼ一致させる又は重ねる方が、隣接する画素電極の隙間から入った光がコンタクトホールに到達するまでの距離が画素電極端部からほぼ均一になり、光漏れの量を減らす上では好ましい。この理由は、コンタクトホール１６の周囲は遮光機能を有する二層目のメタル層１２が１２ａにて開口されているため、画素電極１４の端部付近に開口１２ａがあると、画素電極の間隙から入射した光が二層目のメタル層１２と画素電極１４の裏面の間で乱反射して、開口１２ａまで至り、その開口から下の基板側に入射して光リークが発生してしまうからである。従って、画素電極の中心とコンタクトホール１６の中心とをほぼ一致させる又は重ねることにより、隣接する画素電極の隙間から入った光がコンタクトホールに到達するまでの距離が各画素電極端部からほぼ均一になり、基板側に光入射する恐れのあるコンタクトホールに光が届きにくくすることができるので好ましい。
なお、上記実施例では、画素スイッチング用ＭＯＳＦＥＴをＮチャネル型とし、保持容量の一方の電極となる半導体領域８をＰ型ドーピング層とした場合について説明したが、ウェル領域２をＮ型とし、画素スイッチング用ＭＯＳＦＥＴをＰチャネル型とし、保持容量の一方の電極となる半導体領域をＮ型ドーピング層とすることも可能である。その場合、保持容量の一方の電極となるＮ型ドーピング層には、Ｎ型ウェル領域に印加されるのと同様に所定の電圧Ｖ DDを印加するように構成するのが望ましい。なお、この所定の定電位Ｖ DDは、Ｎ型ウェル領域に電位を与えるものであるため、電源電圧の高い側の電位であることが好ましい。すなわち、画素スイッチング用ＭＯＳＦＥＴのソース・ドレインに印加される画像信号の電圧が５Ｖであれば、この所定の定電位Ｖ DDも５Ｖとすることが好ましい。
さらに、画素スイッチング用のＭＯＳＦＥＴのゲート電極４ａには、１５Ｖのような大きな電圧が印加されるのに対し、周辺回路のシフトレジスタ等のロジック回路などは５Ｖのような小さな電圧で駆動される（周辺回路の一部、例えばゲート線に走査信号を供給する回路等は１５Ｖで駆動される）ため、５Ｖで動作する周辺回路を構成するＦＥＴのゲート絶縁膜を、画素スイッチング用ＦＥＴのゲート絶縁膜よりも薄く形成して（ゲート絶縁膜の製造工程を別工程とする、または周辺回路のＦＥＴのゲート絶縁膜表面をエッチングする等により形成して）、周辺回路のＦＥＴの応答特性を向上させ周辺回路（特に、高速な走査が求められるデータ線側駆動回路のシフトレジスタ）の動作速度を高めるという技術が考えられる。このような技術を適用した場合、ゲート絶縁膜の耐圧から、周辺回路を構成するＦＥＴのゲート絶縁膜の厚みを画素スイッチング用ＦＥＴのゲート絶縁膜の厚みの約３分の１〜５分の１（例えば８０〜２００オングストローム）にすることができる。
ところで、第１の実施例における駆動波形は図８に示すようになる。図中、ＶGは画素スイッチング用ＭＯＳＦＥＴのゲート電極に印加される走査信号であり、期間t H1は画素のＭＯＳＦＥＴの導通させる選択期間（走査期間）であって、その以外の期間は画素のＭＯＳＦＥＴを非導通とする非選択期間である。また、Ｖｄはデータ線に印加される画像信号の最大振幅、Ｖｃは画像信号の中心電位、ＬＣ−ＣＯＭは反射電極側基板と対向する対向基板に形成された対向（共通）電極に印加される共通電位である。
保持容量の電極間に印加される電圧は、図８に示すようなデータ線に印加される画像信号電圧ＶｄとＰ型半導体領域８にかかる０Ｖのような所定の電圧Ｖｓｓの差で決定される。しかし、本来保持容量に印加されるべき電位差は画像信号電圧Ｖｄと画像信号の中心電位Ｖｃとの差の約５Ｖ（図６の液晶パネルの対向基板３５に設けられる対向（共通）電極３３に印加される共通電位ＬＣ−ＣＯＭはＶｃよりΔＶだけシフトされているが、実際に画素電極に印加される電圧もΔＶシフトしたＶｄ−ΔＶとなる）で十分である。そこで、第１の実施例においては、保持容量の一方の端子を構成するドーピング領域８をウェルと逆極性（Ｐ型ウェルの場合はＮ型）にし、画素領域の周辺部でＶｃもしくはＬＣ−ＣＯＭ近傍の電位に接続し、ウェル電位（例えばＰ型ウェルはＶｓｓ）とは異なる電位にすることも可能である。これにより保持容量の一方の電極９ａを構成するポリシリコンあるいはメタルシリサイド層直下の絶縁膜９ｂを、画素スイッチング用ＦＥＴのゲート絶縁膜でなく周辺回路を構成するＦＥＴのゲート絶縁膜と同時に形成することで、上記実施例に比べて保持容量の絶縁膜厚を３分の１〜５分の１にすることができ、これによって容量値を３〜５倍にすることもできる。
第１図（ｂ）は本発明の一実施例の画素領域の周辺部の断面（第３図II-II）を示す。画素領域の走査方向（画素行方向）に伸びたドーピング領域８を所定の電位（Ｖ ss）に接続する構成を示している。８０は周辺回路のＭＯＳＦＥＴのソース・ドレイン領域と同一工程で形成したＰ型コンタクト領域であり、ゲート電極形成前に形成したドーピング領域８に対して、ゲート電極形成後に同極性の不純物をイオン注入して形成される。コンタクト領域８０は、コンタクトホール７１を介して配線７０に接続され、定電圧Ｖｓｓが印加される。なお、このコンタクト領域８０上も三層目のメタル層からなる遮光層１４’によって遮光される。すなわち、画素領域の全周を囲む周辺領域には、画素領域の最外端の画素の画素電極１４と分離された遮光層１４’が形成される。この遮光層１４’は画素電極１４と同一層である。最外端の画素電極１４と周辺領域の遮光層１４’との間隙から入り込む光を遮光するために、一層目のメタル層１２’が最外端の画素領域の遮光層１２から延在されて配置される。
第２図は、画素領域の外側に駆動回路等の周辺回路を構成するＣＭＯＳ回路素子の実施例の断面図を示す。なお、第２図において、第１図と同一符号が付されている箇所は、同一工程で形成されるメタル層、絶縁膜および半導体領域を示す。
第２図において、４ａ，４ａ’は周辺回路（ＣＭＯＳ回路）を構成するＮチャネルＭＯＳＦＥＴ，ＰチャネルＭＯＳＦＥＴのゲート電極、５ａ（５ｂ），５ａ’（５ｂ）はそのソース（ドレイン）領域となるＮ型ドーピング領域，Ｐ型ドーピング領域、５ｃ，５ｃ’はそれぞれチャネル領域である。第１図の保持容量の一方の電極を構成するＰ型ドーピング領域８に対して定電位を供給するコンタクト領域８０は、上記ＰチャネルＭＯＳＦＥＴのソース（ドレイン）領域となるＰ型ドーピング領域５ａ’（５ｂ’）と同一工程で形成される。２７ａ，２７ｃは一層目のメタル層で構成され電源電圧（０Ｖ，５Ｖ又は１５Ｖ）に接続されたソース、２７ｂは一層目のメタル層で構成されたドレイン電極であ。３２ａは二層目のメタル層からなる配線層であり、周辺回路を構成する素子間を接続する配線として使用される。３２ｂも二層目のメタル層からなる電源配線層であるが、遮光層としても機能している。遮光層３２ｂは、ＶｃやＬＣ−ＣＯＭあるいは電源電圧０Ｖ等の一定電位のいずれに接続されてもよく、あるいは電源配線等から電気的に分離されて不定の電位であってもよい。１４’は三層目のメタル層であり、周辺回路部ではこの三層目のメタル層が遮光層として用いられており、周辺回路を構成する半導体領域に光が通過してキャリアが発生し、半導体領域での電位が不安定になるのを防止する。つまり、周辺回路でも二層目と三層目のメタル層によって遮光がなされる。
前述したように、周辺回路部のパシベーション膜１７は、画素領域のパシベーション膜を構成する酸化シリコン膜よりも保護膜として優れた窒化シリコン膜あるいは酸化シリコン膜の上に窒化シリコン膜を形成した二層構造の保護膜としてもよい。また、特に制限されないが、この実施例の周辺回路を構成するＭＯＳＦＥＴのソース・ドレイン領域は自己整合技術で形成しても良い。さらに、いずれのＭＯＳＦＥＴのソース・ドレイン領域もＬＤＤ（ライトリー・ドープト・ドレイン）構造あるいはＤＤＤ（ダブル・ドープト・ドレイン）構造とするようにしても良い。なお、画素スイッチング用ＦＥＴは大きな電圧で駆動されること、光リーク電流を防止しなければならないことを考慮して、オフセット（ゲート電極とソース・ドレイン領域間に距離を持たせた構造）とするとよい。
第４図（ａ），（ｂ），（ｃ）は、それぞれ本発明に係る液晶パネル用反射電極側基板の他の実施例を示す。第４図（ａ）〜（ｃ）において、第１図，第２図と同一符号が付されている箇所は、同一工程で形成される層および半導体領域を示す。
第４図（ａ）に示されている実施例は、第１図の実施例において画素電極１４の裏面に例えば窒化チタン、すなわちチタンナイトライド（ＴｉＮ）からなる反射防止膜１８を設けたものである。このような反射防止膜１８が設けられていると、第１図の第１の実施例に比べて更に遮光効果が高くなる。すなわち、第１の実施例では、遮光層１２が設けられているが、この遮光層１２がアルミニウムのような比較的反射率の高いメタル層で構成されているため、第４図（ａ）の符号Ａで示すように斜め方向から画素電極１４と１４との隙間から進入した光が遮光層１２の表面で反射してさらに画素電極の裏面で反射し、このような反射を繰り返すことで上記接続プラグ１５が形成されている箇所に設けた開口部１２ａからＭＯＳＦＥＴの側に光が漏れて基板に達し光リーク電流が流れるおそれがあるが、反射防止膜１８が設けられていると、画素電極１４の隙間から進入した光を吸収することができ、より一層光リーク電流を防止することができる。なお、チタンナイトライド（ＴｉＮ）からなる反射防止膜１８の好ましい厚みは５００〜１０００オングストロームである。上記反射防止膜１８は、画素電極の裏面でなく遮光層１２の表面あるいは層間絶縁膜の中間に設けるようにしても良い。
第４図（ｂ）に示されている実施例は、画素電極１４の裏面に反射防止膜１８を設けるようにした第４図（ａ）の実施例において、画素電極１４と１４の隙間に露出する第３層間絶縁膜１３の表面に、少なくとも斜面を有するＶ字状の溝１９を互いに隣接する画素電極の間に形成しておくようにしたものである。これによって、符号Ｂのように基板の真上から画素電極１４の隙間へ入射した光を斜め方向に反射させて画素電極裏面側の反射防止膜１８で吸収し、画素電極の隙間に露出する絶縁膜の表面あるいはその下方の遮光層で反射した光がそのまま１８０度方向転換して出射するのを防止することができる。このような反射光が出射されると、画素電極に電圧を印加しない状態で入射光を反射して白表示を行なうように設定されるノーマリホワイトモードの液晶パネルにおいては、上記画素電極の隙間で反射して出射した光は、電圧が印加されない画素電極で反射された光と同様に見えることとなるため、表示画質を低下させるおそれがあるが、第４図（ｂ）のようなＶ溝１９が層間絶縁膜１３に形成されていると、そのような反射光をなくすことができるため、画質を向上させることができる。
第４図（ｃ）に示されている実施例は、画素電極１４の裏面に反射防止膜１８を設けるようにした第４図（ａ）の実施例において、画素電極１４と１４の隙間の下方の遮光層１２の表面に、Ｖ字状の溝１９を各画素電極の境界に沿って形成しておくようにしたものである。これによって、上述した第４図（ｂ）の実施例と同様の効果が得られる。
第４図（ｂ），（ｃ）においては、溝１９を断面Ｖ字状に形成したものを示したが、断面形状はこれに限定されるものではなく、溝の内面が少なくとも斜面を有していればその斜面にて入射光を入射方向に対して１８０°ずれた角度で反射することにより、その反射光を反射防止膜にて吸収することができる。溝の形状はこれ以外に例えば一方の画素電極の端部に沿って斜面を有し、これと隣接する画素電極の端部に沿って垂直面を有する溝でも良いし、ほぼＶ字状形状として底面に若干の平坦部を有する溝あるいは複数列の溝であっても良い。
なお、以上の第４図の構成において、上記反射電極１４とその下の遮光層１２としてのメタル層との間に、前述のＴＥＯＳ膜（一部エッチングにより残存したＳＯＧ膜を含む）からなる層間絶縁膜１３の他に、その下に窒化シリコン膜を形成してもよい。逆に、ＴＥＯＳ膜１３の上に窒化シリコン膜を形成するようにしてもよい。このように窒化シリコン膜を追加した二層構造の層間絶縁膜１３の構造を用いることにより水等が進入しにくくなって耐湿性が向上する。この二層構造の層間絶縁膜は、画素領域だけでなく、その周辺領域において二層目のメタル層３２ａ，３２ｂの上に形成されてもよく、それにより周辺領域での耐湿性を向上できる。さらに、窒化シリコン膜の屈折率は保護絶縁膜１７に使われる酸化シリコン膜の屈折率１．４〜１．６より高い１．９〜２．２であるため、保護絶縁膜１７に液晶側から光が入射した時、窒化シリコン膜との界面で屈折率差によって入射光が反射する。これによって層間膜へ光の入射が減少するため、半導体領域に光が通過してキャリアが発生し、半導体領域での電位が不安定になるのを防止できる。
第５図は上記実施例を適用した液晶パネル用基板（反射電極側基板）の全体の平面レイアウト構成を示す。
第５図に示されているように、この実施例においては、基板の周縁部に設けられている周辺回路に光が入射するのを防止する遮光層２５が設けられている。この遮光層は画素電極１４と同一層により形成されるものである。周辺回路は、上記画素電極がマトリックス状に配置された画素領域２０の周辺に設けられ、上記データ線７に画像データに応じた画像信号を供給するデータ線駆動回路２１やゲート線４を順番に走査するゲート線駆動回路２２、パッド領域２６を介して外部から入力される画像データを取り込む入力回路２３、これらの回路を制御するタイミング制御回路２４等の回路であり、これらの回路は画素電極スイッチング用ＭＯＳＦＥＴと同一工程または異なる工程で形成されるＭＯＳＦＥＴを能動素子もしくはスイッチング素子とし、これに抵抗や容量などの負荷素子を組み合わせることで構成される。
この実施例においては、上記遮光層２５は、第１図に示されている画素電極１４と同一工程で形成される三層目のメタル層で構成され、電源電圧や画像信号の中心電位あるいはＬＣコモン電位等の所定電位が印加されるように構成されている。遮光層２５に所定の電位を印加することでフローティングや他の電位である場合に比べて反射を少なくすることができる。また、遮光層２５を電源配線に接続せずにフローティングとすることもできる。このようにすれば、遮光層２５により液晶層に電位が印加されないので、周辺領域にて誤表示されることがなくなる。
なお、２６は電源電圧を供給するために使用されるパッドもしくは端子が形成されたパッド領域である。外部から信号を入力するパッド領域２６は上記シール材３６の外側に来るようにシール材を設ける位置が設定されている。
第６図は上記液晶パネル基板３１を適用した反射型液晶パネルの断面構成を示す。第６図に示すように、上記液晶パネル基板３１は、その裏面にガラスもしくはセラミック等からなる支持基板３２が接着剤により接着されている。これとともに、その表面側には、ＬＣコモン電位が印加される透明導電膜（ＩＴＯ）からなる対向電極（共通電極ともいう）３３を有する入射側のガラス基板３５が適当な間隔をおいて配置され、周囲をシール材３６で封止された間隙内に周知のＴＮ（Twisted Nematic）型液晶または電圧無印加状態で液晶分子がほぼ垂直配向されたＳＨ（Super Homeotropic）型液晶３７などが充填されて液晶パネル３０として構成されている。
周辺回路上の遮光層２５は、液晶３７を介在して対向電極３３と対向されるように構成されている。そして、遮光層２５にＬＣコモン電位を印加すれば、対向電極３３にはＬＣコモン電位が印加されるので、その間に介在する液晶には直流電圧が印加されなくなる。よってＴＮ型液晶であれば常に液晶分子がほぼ９０°ねじれたままとなり、ＳＨ型液晶であれば常に垂直配向された状態に液晶分子が保たれる。
この実施例においては、半導体基板からなる上記液晶パネル基板３１は、その裏面にガラスもしくはセラミック等からなる支持基板３２が接着剤により接合されているため、その強度が著しく高められる。その結果、液晶パネル基板３１に支持基板３２を接合させてから対向基板との貼り合わせを行なうようにすると、パネル全体にわたって液晶層のギャップが均一になるという利点がある。
（絶縁性基板を用いた液晶パネル用基板の説明）
以上の説明では半導体基板を用いた液晶パネル用基板の構成及びそれを用いた液晶パネルについて説明してきたが、以下にはガラス等の絶縁性基板を用いた反射型液晶パネル用基板の構造について説明する。
第１０図は反射型液晶パネル用基板の画素の構成を示す断面図である。同図は、第１図と同様に、第３図の平面レイアウト図における線Ｉ−Ｉに沿った断面図を示している。本実施例においては画素スイッチング用のトランジスタとしてＴＦＴが用いられている。第１０図において第１図、第２図と同一符号が付けられている箇所は、これらの図と同一機能を有する層及び半導体領域を示す。１は石英や無アルカリ性のガラス基板であり、この絶縁基板上には単結晶又は多結晶あるいはアモルファスのシリコン膜（５ａ，５ｂ，５ｃ，８の形成層）が形成されており、このシリコン膜上には熱酸化して形成した酸化シリコン膜とＣＶＤ法で堆積した酸化シリコンもしくは窒化シリコンの二層構造からなる絶縁膜４ｂ，９ｂが形成される。なお、絶縁膜４ｂの上層の酸化シリコンもしくは窒化シリコン膜の形成前には、シリコン膜の５ａ，５ｂ，８の領域にＮ型不純物がドーピングされて、ＴＦＴのソース領域５ａ，ドレイン領域５ｂ，保持容量の電極領域８が形成される。さらに絶縁膜４ｂ上には、ＴＦＴのゲート電極４ａと保持容量の他方の電極９ａとなるポリシリコンまたはメタルシリサイド等の配線層が形成される。以上のように、ゲート電極４ａ，ゲート絶縁膜４ｂ，チャネル５ｃ，ソース５ａ，ドレイン５ｂからなるＴＦＴと、電極８，９ａと絶縁膜９ｂからなる保持容量とが形成される。
また、配線層４ａ，９ａ上には窒化シリコンまたは酸化シリコンにより形成される第１層間絶縁膜６が形成され、この絶縁膜６に形成されたコンタクトホールを介してソース領域５ａに接続されるソース電極７ａが、アルミニウム層からなる第１メタル層により形成される。第１メタル層の上には層間絶縁膜１１と遮光層１２が第１図と同様に形成される。遮光層１２の上にはさらに酸化シリコン膜、あるいは窒化シリコン膜、あるいは酸化シリコン膜と窒化シリコン膜の二層構造により形成される第２層間絶縁膜１３が形成される。この第２層間絶縁膜１３は、ＣＭＰ法により平坦化され、その上にアルミニウムからなる反射電極となる画素電極が各画素毎に形成される。なお、シリコン膜の電極領域８と画素電極１４はコンタクトホール１６を介して電気的に接続される。この接続は、第１図と同様、タングステン等の高融点金属からなる接続プラグ１５を埋め込み形成して行われる。なお、遮光層１２は第１図（ｂ）の断面図に該当する個所にも形成され、画素電極１４とその周辺領域を遮光する遮光層１４’の同一層の下に、両者の間隙から入り込む光を遮光する遮光層１２’が二層目のメタル層として配置される。
以上のように、絶縁基板上に形成されたＴＦＴ及び保持容量の上方に反射電極が形成されるので、画素電極領域が広くなり、また保持容量も第３図の平面レイアウト図と同様に反射電極下に広い面積で形成できるので、高精細（画素が小さい）パネルであっても、高い開口率（反射率）を得ることができるだけでなく、各画素での印加電圧の保持が十分に可能となって駆動が安定化する。
また、これまでの実施例と同様に、反射電極１４上には、酸化シリコン膜からなるパシベーション膜１７が形成される。なお、液晶パネル用基板の全体構成及び液晶パネルの構成は、第５図及び第６図と同様である。従って、駆動回路等の周辺回路もＴＦＴをトランジスタ素子として構成される。周辺回路部を含む周辺領域においては、第２図と同様に、二層目のメタル層３２ａ，３２ｂがＣＭＯＳ型ＴＦＴの上方に素子間の接続配線や、それを延在／分離した遮光層として配線されている。
なお、基板の下方からの光入射も想定されるのであれば、シリコン膜５ａ，５ｂ，８の下にさらに遮光層を配置してもよい。また、図ではゲート電極がチャネルより上方に位置するトップゲートタイプであるが、ゲート電極を先に形成し、ゲート絶縁膜を介した上にチャネルとなつシリコン膜を配置するボトムゲートタイプにしてもよい。さらに、周辺回路領域は、窒化シリコン膜、あるいは酸化シリコン膜と窒化シリコン膜の二層構造とすることにより、耐湿性を向上することができる。
（本発明の反射型液晶パネルを用いた電子機器の説明）
第８図は、本発明の液晶パネルを用いた電子機器の一例であり、本発明の反射型液晶パネルをライトバルブとして用いたプロジェクタ（投写型表示装置）の要部を平面的に見た概略構成図である。この第８図は、光学要素１３０の中心を通って配置した光源部１１０、インテグレータレンズ１２０、偏光変換素子１３０から概略構成される偏光照明装置１００、偏光照明装置１００から出射されたＳ偏光束をＳ偏光束反射面２０１により反射させる偏光ビームスプリッタ２００、偏光ビームスプリッタ２００のＳ偏光反射面２０１から反射された光のうち、青色光（Ｂ）の成分を分離するダイクロイックミラー４１２、分離された青色光（Ｂ）を青色光を変調する反射型液晶ライトバルブ３００Ｂ、青色光が分離された後の光束のうち赤色光（Ｒ）の成分を反射させて分離するダイクロイックミラー４１３、分離された赤色光（Ｒ）を変調する反射型液晶ライトバルブ３００Ｒ、ダイクロイックミラー４１３を透過する残りの緑色光（Ｇ）を変調する反射型液晶ライトバルブ３００Ｇ、３つの反射型液晶ライトバルブ３００Ｒ、３００Ｇ、３００Ｂにて変調された光をダイクロイックミラー４１２，４１３，偏光ビームスプリッタ２００にて合成し、この合成光をスクリーン６００に投写する投写レンズからなる投写光学系５００から構成されている。上記３つの反射型液晶ライトバルブ３００Ｒ、３００Ｇ、３００Ｂには、それぞれ前述の液晶パネルが用いられている。
光源部１１０から射出されたランダムな偏光束は、インテグレータレンズ１２０により複数の中間光束に分割された後、第２のインテグレータレンズを光入射側に有する偏光変換素子１３０により偏光方向がほぼ揃った一種類の偏光束（Ｓ偏光束）に変換されてから偏光ビームスプリッタ２００に至るようになっている。偏光変換素子１３０から出射されたＳ偏光束は、偏光ビームスプリッタ２００のＳ偏光束反射面２０１によって反射され、反射された光束のうち、青色光（Ｂ）の光束がダイクロイックミラー４１２の青色光反射層にて反射され、反射型液晶ライトバルブ３００Ｂによって変調される。また、ダイクロイックミラー４１２の青色光反射層を透過した光束のうち、赤色光（Ｒ）の光束はダイクロイックミラー４１３の赤色光反射層にて反射され、反射型液晶ライトバルブ３００Ｒによって変調される。
一方、ダイクロイックミラー４１３の赤色光反射層を透過した緑色光（Ｇ）の光束は反射型液晶ライトバルブ３００Ｇによって変調される。このようにして、それぞれの反射型液晶ライトバルブ３００Ｒ、３００Ｇ、３００Ｂによって変調反射型液晶ライトバルブ３００Ｒ、３００Ｇ、３００Ｂとなる反射型液晶パネルは、ＴＮ型液晶（液晶分子の長軸が電圧無印加時にパネル基板に略並行に配向された液晶）またはＳＨ型液晶（液晶分子の長軸が電圧無印加時にパネル基板に略垂直に配向された液晶）を採用している。
ＴＮ型液晶を採用した場合には、画素の反射電極と、対向する基板の共通電極との間に挟持された液晶層への印加電圧が液晶のしきい値電圧以下の画素（ＯＦＦ画素）では、入射した色光は液晶層により楕円偏光され、反射電極により反射され、液晶層を介して、入射した色光の偏光軸とほぼ９０度ずれた偏光軸成分の多い楕円偏光に近い状態の光として反射・出射される。一方、液晶層に電圧印加された画素（ＯＮ画素）では、入射した色光のまま反射電極に至り、反射されて、入射時と同一の偏光軸のまま反射・出射される。反射電極に印加された電圧に応じてＴＮ型液晶の液晶分子の配列角度が変化するので、入射光に対する反射光の偏光軸の角度は、画素のトランジスタを介して反射電極に印加する電圧に応じて可変される。
また、ＳＨ型液晶を採用した場合には、液晶層の印加電圧が液晶のしきい値電圧以下の画素（ＯＦＦ画素）では、入射した色光のまま反射電極に至り、反射されて、入射時と同一偏光軸のまま反射・出射される。一方、液晶層に電圧印加された画素（ＯＮ画素）では、入射した色光は液晶層にて楕円偏光され、反射電極により反射され、液晶層を介して、入射光の偏光軸に対して偏光軸がほぼ９０度ずれた偏光軸成分の多い楕円偏光として反射・出射する。ＴＮ型液晶の場合と同様に、反射電極に印加された電圧に応じてＳＨ型液晶の液晶分子の配列角度が変化するので、入射光に対する反射光の偏光軸の角度は、画素のトランジスタを介して反射電極に印加する電圧に応じて可変される。
これらの液晶パネルの画素から反射された色光のうち、Ｓ偏光成分はＳ偏光を反射する偏光ビームスプリッタ２００を透過せず、一方、Ｐ偏光成分は透過する。この偏光ビームスプリッタ２００を透過した光により画像が形成される。従って、投写される画像は、ＴＮ型液晶を液晶パネルに用いた場合はＯＦＦ画素の反射光が投写光学系５００に至りＯＮ画素の反射光はレンズに至らないのでノーマリーホワイト表示となり、ＳＨ液晶を用いた場合はＯＦＦ画素の反射光は投写光学系に至らずＯＮ画素の反射光が投写光学系５００に至るのでノーマリーブラック表示となる。
反射型液晶パネルは、ガラス基板にＴＦＴアレーを形成したアクティブマトリクス型液晶パネルに比べ、半導体技術を利用して画素が形成されるので画素数をより多く形成でき、且つパネルサイズも小さくできるので、高精細な画像を投写できると共に、プロジェクタを小型化できる。
第６図にて説明したように、液晶パネルの周辺回路部は遮光層で覆われ、対向基板の対向する位置に形成される対向電極と共に同じ電位（例えばＬＣコモン電位。但し、ＬＣコモン電位としない場合は画素部の対向電極と異なる電位となるので、この場合画素部の対向電極とは分離された周辺対向電極となる。）が印加されるので、両者間に介在する液晶にはほぼ０Ｖが印加され、液晶はＯＦＦ状態と同じになる。従って、ＴＮ型液晶の液晶パネルでは、ノーマリホワイト表示に合わせて画像領域の周辺が全て白表示にでき、ＳＨ型液晶の液晶パネルでは、ノーマリブラック表示に合わせて画像領域の周辺が全て黒表示にできる。
上記実施例に従うと、反射型液晶パネル３００Ｒ、３００Ｇ、３００Ｂの各画素電極に印加された電圧が充分に保持されるとともに、画素電極の反射率が非常に高いため鮮明な映像が得られる。
第９図は、それぞれ本発明の反射型液晶パネルを使った電子機器の例を示す外観図である。なお、これらの電子機器では、偏光ビームスプリッタと共に用いられるライトバルブとしてではなく、直視型の反射型液晶パネルとして使用されるため、反射電極は完全な鏡面である必要はなく、視野角を広げるためには、むしろ適当な凸凹を付けた方が望ましいが、それ以外の構成要件は、ライトバルブの場合と基本的に同じである。
第９図（ａ）は携帯電話を示す斜視図である。１０００は携帯電話本体を示し、そのうちの１００１は本発明の反射型液晶パネルを用いた液晶表示部である。
第９図（ｂ）は、腕時計型電子機器を示す図である。１１００は時計本体を示す斜視図である。１１０１は本発明の反射型液晶パネルを用いた液晶表示部である。この液晶パネルは、従来の時計表示部に比べて高精細の画素を有するので、テレビ画像表示も可能とすることができ、腕時計型テレビを実現できる。
第９図（ｃ）は、ワープロ、パソコン等の携帯型情報処理装置を示す図である。１２００は情報処理装置を示し、１２０２はキーボード等に入力部、１２０６は本発明の反射型液晶パネルを用いた表示部、１２０４は情報処理装置本体を示す。各々の電子機器は電池により駆動される電子機器であるので、光源ランプを持たない反射型液晶パネルを使えば、電池寿命を延ばすことが出来る。また、本発明のように、周辺回路をパネル基板に内蔵できるので、部品点数が大幅に減り、より軽量化・小型化できる。
なお、以上の実施例においては、液晶パネルの液晶としてＴＮ型とホメオトロピック配向のＳＨ型に関して説明したが、他の液晶に置き換えても実施可能であることは言うまでもない。
以上説明したように、この発明は、反射電極としての画素電極と該画素電極に電圧を印加するスイッチング素子の端子電極等を構成する導電層との間に、上記画素電極と上記端子電極とを接続するためのコンタクトホール形成箇所のみに画素領域における開口を有する遮光層を設けるようにしたので、入射側から駆動素子の側に漏れる光の量をほぼゼロにすることができ、半導体層又は半導体基板に流れる光リーク電流を大幅に低減することができるという効果がある。
また、同一基板上に、画素電極がマトリックス状に配置された画素領域とその外側に周辺回路が設けられている反射型液晶パネルにおいては、周辺回路では、画素領域の反射電極を構成するメタル層と同一の層により構成された遮光層を設けるようにしたので、プロセスの工程数を増加させることなく画素領域および周辺回路の光の漏れ量を減らし、光リーク電流を低減することができるという効果がある。
さらに、同一基板上に、画素電極がマトリックス状に配置された画素領域とその外側に周辺回路が形成された反射型液晶パネルにおいては、画素電極層の下方に、上記周辺回路で配線層もしくは遮光層として使用される層を用いて上記画素領域の遮光層を形成するようにしたので、プロセスの工程数を増加させることなく遮光層を形成することができるという効果がある。
さらに、上記画素電極の下方側に反射防止膜を設けるようにしたので、上記遮光層を比較的反射率の高い金属層で構成した場合にも遮光層の表面で反射した光を吸収することができ、遮光層の表面と画素電極の裏面との間で反射を繰り返して画素電極とスイッチング素子とを接続する導電体形成箇所に設けた開口部から下方側に光が漏れて半導体層又は半導体基板に達し光リーク電流が流れるのを防止することができるという効果がある。
また、上記画素電極の下方側に反射防止膜を設けるとともに、画素領域の画素電極と画素電極の隙間に露出する絶縁膜の表面もしくはその下方の遮光層の表面に、少なくとも斜面を有する溝を画素電極の間に形成しておくようにしたので、画素電極の隙間から入射した光を斜め方向に反射させて画素電極裏面側の反射防止膜で吸収し、画素電極の隙間に露出する絶縁膜の表面あるいはその下方の遮光層で反射した光がそのまま１８０度方向転換して出射するのを防止して、表示画質を向上させることができるという効果がある。

Claims (16)

1. 反射電極となる画素電極と、該画素電極への電圧印加を制御する画素スイッチング素子とを有する単位画素が基板にマトリックス状に配置されてなる画素領域と、該画素領域の外側に設けられスイッチング素子を有する周辺回路とを備えてなる液晶パネル用基板において、
   前記画素領域では、前記画素電極と前記画素スイッチング素子を電気的に接続するための接続導電体形成個所を囲む開口を有し、隣接する複数の前記画素電極の間の領域には開口を有さない第１遮光層を、前記画素電極と前記画素スイッチング素子との間に設け、前記画素電極と前記遮光層との間には反射防止層を設けてなり、
   前記周辺回路では、前記画素領域における前記第１遮光層と同一層で形成された配線層と、前記画素領域における前記画素電極と同一層で形成された第２遮光層とを設けてなる
   ことを特徴とする液晶パネル用基板。
2. 前記反射防止膜は前記画素電極の下面に設けてなることを特徴とする請求項１記載の液晶パネル用基板。
3. 前記画素電極の下面に、該画素電極とほぼ同一形状の前記反射防止膜を設けることを特徴とする請求項２記載の液晶パネル用基板。
4. 前記反射防止膜は前記遮光層の表面、もしくは前記画素電極と前記遮光層の間に配置される層間絶縁膜の中間に設けてなることを特徴とする請求項１記載の液晶パネル用基板。
5. 反射電極となる画素電極と、該画素電極への電圧印加を制御する画素スイッチング素子とを有する単位画素が基板にマトリックス状に配置されてなる画素領域と、該画素領域の外側に設けられスイッチング素子を有する周辺回路とを備えてなる液晶パネル用基板において、
   前記画素領域では、前記画素電極と前記画素スイッチング素子を電気的に接続するための接続導電体形成個所を囲む開口を有し、隣接する複数の前記画素電極の間の領域には開口を有さない第１遮光層を、前記画素電極と前記画素スイッチング素子との間に設けてなり、隣接する複数の前記画素電極の間の領域において、前記画素電極の下層絶縁膜の表面もしくは前記第１遮光層の表面に少なくとも斜面を有する溝を形成してなり、
   前記周辺回路では、前記画素領域における前記第１遮光層と同一層で形成された配線層と、前記画素領域における前記画素電極と同一層で形成された第２遮光層とを設けてなる
   ことを特徴とする液晶パネル用基板。
6. 前記画素電極と前記第１遮光層との間に反射防止膜を設けてなることを特徴とする請求項５記載の液晶パネル用基板。
7. 反射電極となる画素電極と、該画素電極への電圧印加を制御するスイッチング素子とを有する単位画素が基板にマトリックス状に配置されてなる液晶パネル用基板において、
   前記画素電極と前記スイッチング素子を電気的に接続するための接続導電体形成個所を囲む開口を有し、隣接する複数の前記画素電極の間の領域には開口を有さない遮光層を、前記画素電極と前記スイッチング素子の間に設けてなり、
   隣接する複数の前記画素電極の間の領域において、前記画素電極の下層絶縁膜の表面に、対向する斜面を有するＶ字状の溝を形成してなる
   ことを特徴とする液晶パネル用基板。
8. 前記画素電極と前記遮光層との間に反射防止膜を設けてなることを特徴とする請求項７記載の液晶パネル用基板。
9. 前記反射防止膜は前記画素電極の下面に設けてなることを特徴とする請求項８記載の液晶パネル用基板。
10. 前記反射防止膜は前記遮光層の表面、もしくは前記画素電極と前記遮光層の間に配置される層間絶縁膜の中間に設けてなることを特徴とする請求項８記載の液晶パネル用基板。
11. 反射電極となる画素電極と、該画素電極への電圧印加を制御する画素スイッチング素子とを有する単位画素が基板にマトリックス状に配置されてなる画素領域と、該画素領域の外側に設けられスイッチング素子を有する周辺回路とを備えてなる液晶パネル用基板において、
    前記画素領域では、前記画素電極と前記画素スイッチング素子を電気的に接続するための接続導電体形成個所を囲む開口を有し、隣接する複数の前記画素電極の間の領域には開口を有さない第１遮光層を、前記画素電極と前記画素スイッチング素子との間に設け、
    前記周辺回路では、前記画素領域における前記第１遮光層と同一層で形成された配線層と、前記画素領域における前記画素電極と同一層で形成された第２遮光層とを設け、
    前記周辺回路における前記第２遮光層と前記画素領域における最外端の前記画素電極との間の領域には、前記画素領域において前記画素電極と前記画素スイッチング素子の間に形成された遮光材料からなる第３遮光層が設けられる
    ことを特徴とする液晶パネル用基板。
12. 画素領域においては、画素スイッチング素子と、前記画素スイッチング素子上に絶縁膜を介して形成された金属層と、前記金属層上に絶縁膜を介して形成され前記画素スイッチング素子の領域に重なる第１遮光層と、前記第１遮光層上に絶縁膜を介して形成され前記金属層と電気的に接続される画素電極と、を基板に設けてなり、
    周辺回路においては、スイッチング素子と、前記画素領域における前記金属層と同一層で形成された配線層と、前記画素領域における前記第１遮光層と同一層で形成された配線層と、を前記基板に設けてなる
    ことを特徴とする液晶パネル用基板。
13. 前記金属層は、保持容量を形成する一方の容量電極に接続されてなることを特徴とする請求項１２記載の液晶パネル用基板。
14. 請求項１乃至１３のいずれかに記載の液晶パネル用基板とこれに対向する基板との間に液晶を挟持して構成されることを特徴とする液晶パネル。
15. 請求項１４記載の液晶パネルを表示部として備えることを特徴とする電子機器。
16. 光源と、前記光源からの光を変調する請求項１４記載の液晶パネルと、前記液晶パネルにより変調された光を集光し投写する投写光学手段とを備えることを特徴とする投写型表示装置。

Images