WO1998018044A1 - Panneau a cristaux liquides a matrice active - Google Patents

Panneau a cristaux liquides a matrice active Download PDF

Info

Publication number
WO1998018044A1
WO1998018044A1 PCT/JP1997/003802 JP9703802W WO9818044A1 WO 1998018044 A1 WO1998018044 A1 WO 1998018044A1 JP 9703802 W JP9703802 W JP 9703802W WO 9818044 A1 WO9818044 A1 WO 9818044A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixel
light
liquid crystal
crystal panel
layer
Prior art date
Application number
PCT/JP1997/003802
Other languages
English (en)
French (fr)
Inventor
Masahiro Yasukawa
Original Assignee
Seiko Epson Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corporation filed Critical Seiko Epson Corporation
Priority to JP51922198A priority Critical patent/JP3728755B2/ja
Priority to US09/091,544 priority patent/US6831623B2/en
Publication of WO1998018044A1 publication Critical patent/WO1998018044A1/ja
Priority to US10/682,537 priority patent/US7154460B2/en
Priority to US11/480,845 priority patent/US7339567B2/en
Priority to US12/003,727 priority patent/US7932974B2/en
Priority to US13/050,376 priority patent/US8208101B2/en
Priority to US13/469,969 priority patent/US8634045B2/en
Priority to US14/102,075 priority patent/US20140111720A1/en

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133502—Antiglare, refractive index matching layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/12—Picture reproducers
    • H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
    • H04N9/3141—Constructional details thereof
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/02—Function characteristic reflective

Definitions

  • the present invention relates to a liquid crystal panel, and more particularly, to an si® liquid crystal panel configured using the at-counter thereof, and more particularly to an active matrix type liquid crystal panel in which pixels are switched by switching elements formed on the si-counter. And suitable technologies. Further, the present invention relates to an electronic device and a projection display device using the liquid crystal panel.
  • the active matrix LCD panel used for the light knob of the projection display device has a structure in which a thin II-MO transistor (TFT) array using amorphous silicon on the glass surface is used as the pixel switching element. Liquid crystal panels have been put into practical use.
  • TFT thin II-MO transistor
  • the active matrix liquid crystal panel using the TFT described above has a large device size due to the mobility of the TFT element, it is used in, for example, a projection type display device such as a projector incorporating this as a light emitting device or a light emitting device.
  • a projection type display device such as a projector incorporating this as a light emitting device or a light emitting device.
  • the entire device becomes large.
  • the area of the TFT provided in each pixel of the liquid crystal panel does not become the i3 ⁇ 4 area of the pixel that emits light, the aperture ratio becomes smaller as the resolution of the panel increases to XGA and SXGA. Has a serious defect.
  • an insulated gate field effect transistor formed on a semiconductor substrate
  • the amount of light leakage can be reduced as compared with the case of the 3 ⁇ 4i type without any particular shading.
  • strong light is condensed, so that light is also strongly incident on the gap between the pixels mil, and the pixel electrodes are separated from each other. It is not a sufficient stationery in the adjacent arrangement of,.
  • a liquid crystal panel made of semiconductors has a well area, so that light leakage may flow only when the leaked light passes not only through the transistor window but also through a semiconductor plate distant therefrom. .
  • a solid light leaking tower is provided, the flow of the light leak increases as compared with a liquid crystal panel in which ⁇ F ⁇ as a switching element is arranged on the upper side of the glass ai.
  • the peripheral circuits such as the driving rule driving circuit and the data line driving circuit are composed of transistors formed on the same plane.
  • Another object of the present invention is to provide an image processing method in which a pixel fH® is located outside a pixel area in which the pixels are arranged in a matrix.
  • a technology that enables the reduction of light leakage in the pixel area and the peripheral circuits without increasing the number of process steps is described in detail. Is to share.
  • Another object of the present invention is to provide a technique for preventing, in a reflective liquid crystal panel, an adverse effect on display image quality caused by M light on a superbly exposed surface exposed between pixel electrodes. 3 ⁇ 4 to do.
  • a contact hole is formed between the self-pixel and the conductor that constitutes the terminal of the self-switching element to connect the self-pixel and the self-switching element, and an opening surrounding the contact hole is formed.
  • the light-shielding layer is made of a metal layer having a relatively high ⁇ ratio, such as aluminum, the ⁇ -sized light in the gap between the pixels ⁇ absorbs the light reflected on the surface of the light-shielding layer. it can.
  • an anti-reflection layer of approximately the same size as that of the pixel fl is disposed on the lower surface of the pixel 3 ⁇ 4.
  • the light incident on the gap between the pixels repeats si dimensions between the front surface of the light-shielding layer and the back surface of the pixel 3 ⁇ 4, and the switching is performed from the opening provided in the connection conductor forming portion connecting the pixel s3 ⁇ 4 and the switching element.
  • the 3SI Dimensions Haze assumes that it is made of titanium nitride. Titanium nitride has good adhesion to the pixel electrode such as A1, and also has good light absorption.
  • the above range is preferable as l ⁇ for absorbing the water.
  • At least a slope is formed on the surface of the odor layer below the knitting pixel electrode or on the surface of the knitting layer below the lower layer.
  • a key having a groove formed therein is referred to as a key.
  • the feature is that an anti-reflection film of substantially the same color as the pixel is arranged on the lower surface of the tiri pixel 3 ⁇ 4 ⁇ .
  • the light reflected by the light-shielding layer underneath is absorbed by the anti-reflection itJ on the back side of the pixel electrode and exposed through the gap between the pixel electrodes.
  • the display image quality can be improved by preventing the light from being emitted by changing the direction by 0 degrees.
  • the anti-sun S is made of titanium nitride.
  • the contact hole is provided at a position substantially at the center of the planar shape of the pixel electrode.
  • the distance from the end of each pixel ⁇ (the gap between the pixel electrodes) to the opening provided in the light-shielding layer is almost evenly away from each end, so that the optical power incident from the gap between the pixels is (4)
  • a pixel area composed of a plurality of self-editing pixel units and arranged in a peripheral area of the pixel area And the peripheral circuit to be configured on the same fiber,
  • the optical layer includes a region where the touch peripheral circuit is not disposed.
  • the key is that the light layer is disposed in a peripheral region surrounding the entire periphery of the self-pixel region.
  • the pixel sis can be arranged around the pixel area to serve as a "partition".
  • a second light-shielding layer is disposed between the edit pixel and the self-switching element. It is assumed that a second light-blocking layer is disposed in a region between the pixel and the last edited pixel S. In the pixel region, the second light-shielding layer disposed below the pixel can prevent light from entering from the boundary between the pixel region and the peripheral circuit region.
  • a contact hole for connecting the self-pixel electrode and the child electrode is formed between the self-pixel and the conductor constituting the self-switching element terminal Sli.
  • the knitting peripheral circuit is characterized in that a knitting second light-blocking layer is arranged below the first firisi optical layer, and m, 2 light-blocking layers are used as connection wiring portions in the peripheral circuit.
  • the peripheral circuit portion can use a light-shielding layer in the pixel region to form a multilayer wiring, and the driving circuit and the like can be highly integrated.
  • the second light-shielding layer has a light-shielding portion that is extended from the contiguous wiring portion or is separated from the contiguous wiring portion.
  • the peripheral circuit is protected from light by the two light-shielding layers.
  • the gap between the fiber for the liquid crystal panel of the present invention described above and the fiber on the light ⁇ side has a gap.
  • a liquid crystal panel in which a decrease in contrast due to light leakage current is suppressed can be obtained. Seventeenth, it is possible to provide an electronic device having a display device that includes a night crystal panel as a display portion and has low power consumption and excellent contrast.
  • the liquid crystal panel for modulating light from the three light sources, and projection optical means for condensing and projecting the light modulated by the liquid crystal panel, It is possible to use a projection type display device that is excellent in contrast and miniaturized.
  • FIG. 1 (a) is a cross-sectional view showing a pixel area on the opposite side of the i-dimension Sfii side of the smoke liquid crystal panel to which the present invention is applied, or one embodiment.
  • FIG. 1 (b) is a cross-sectional view of the boundary between the pixel region and the peripheral region on the side of the reflective LCD panel to which the present invention is applied.
  • FIG. 2 is a cross-sectional view showing an example of a peripheral circuit portion in a reflective electrode side substrate of a liquid crystal panel to which the present invention is applied.
  • FIG. 3 is a plan layout diagram of a pixel region i on a reflective electrode side substrate of a anti-smoke liquid crystal panel to which the present invention is applied or one embodiment.
  • FIGS. 4 (a), (b), and (c) are cross-sectional views showing another embodiment of the gap structure of the pixel electrodes on the reflective electrode side substrate of the reflective liquid crystal panel to which the present invention is applied.
  • FIG. 5 is a plan view showing a circuit layout configuration example of a reflection ⁇ -side substrate in the anti-liquid crystal panel of the example.
  • FIG. 6 is a cross-sectional view showing an example of a noisy liquid crystal panel to which a difficult liquid crystal panel connection is applied.
  • FIG. 7 is a waveform diagram showing an example of a voltage applied to a gate of a switching element of a pixel of a reflective liquid crystal panel to which the present invention is applied and a data line applied voltage.
  • FIG. 8 is a schematic configuration diagram of an example of a projection display device in which the anti-liquid crystal panel of the embodiment is applied as a light valve.
  • FIG. 9 (a), (b) and (c) each use the SI smoke liquid crystal panel of the present invention.
  • FIG. 2 is an external view showing an example of an electronic device.
  • FIG. 10 is a cross-sectional view showing another difficult example of the positive side appreciation according to the present invention.
  • FIG. 1 and FIG. 3 show a first example of a reflection lawn of a reflection type liquid crystal panel according to the present invention.
  • FIG. 1 and FIG. 3 show a cross-sectional view and a planar layout of one pixel portion of the pixels arranged in a matrix.
  • FIG. 1 (a) shows a cross section along the line I-I in FIG.
  • FIG. 1 (b) also shows a cross section along the line II-II in FIG.
  • 1 is a P-type semiconductor substrate such as single-crystal silicon (which may be an N-type semiconductor substrate (N—)), 2 is a P-type well formed on the surface of the semiconductor substrate 1, and 3 is a This is a field oxide film (so-called LOCOS) formed on the surface of the semiconductor device 1 for element isolation.
  • LOCOS field oxide film
  • the above-described well region 2 is formed as a common well region of a pixel region in which pixels are arranged in a matrix such as, for example, 7688 ⁇ 1024.
  • a data line drive circuit 21, a gate line drive circuit 22, an input circuit 23, and an evening circuit as shown in FIG. 5 showing an overall plan view of the liquid crystal panel substrate. It may be formed separately from the well region where the transistor element constituting the peripheral circuit such as the imaging control circuit 24 is formed.
  • the phenomenon in which the carrier generated in the well area where the peripheral circuit element operated by the high-frequency current flows and flows into the well area of the pixel area and the pixel transistor malfunctions should be prevented by the well separation. Can be. Further, the influence of external static noise entering the peg region from the input circuit 23 and causing the noise to enter the peg in the pixel region to cause the transistor transistor to malfunction can be prevented by the peg separation.
  • the field oxide film 3 is formed to have a thickness of about 500 to 700 ⁇ by selective isolation.
  • the above field oxide film 3 has one pixel
  • a gate 4a made of polysilicon or metal silicide is formed through a gate oxide film (insulating film) 4b in the center of the inside of the opening.
  • source and drain regions 5a and 5b composed of a high impurity concentration N-type impurity introduction layer (hereinafter referred to as a doping layer) are formed.
  • the gate electrode 4a extends in the scanning line direction (pixel row direction) to form the gate line 4.
  • a P-type doping region 8 is formed on the surface of the substrate inside the other opening formed in the field oxide film 3, and the surface of the P-type doping region 8 has ⁇ 9 a made of polysilicon, metal silicide, or the like is formed.
  • An insulating film capacitance is formed between this 9 a and the P-type doping region 8.
  • the electrode 9a has the same process as the polysilicon or metal silicide used as the gate electrode 4a of the MOSFET, and the electrode 9b under the electrode 9a has the same shape as the insulating film to be the gate insulating film 4b. Each can be formed in the process.
  • 4 4 b, 9 b is formed to a thickness of about 400 to 800 ⁇ on the surface of the inside semiconductor # 3 ⁇ 4 plate at the opening by if conversion.
  • a polysilicon layer is formed to a thickness of 100 to 200 ⁇ , and a high silicide layer of metal such as Mo or W is formed on it. Is formed to a thickness of about 1000 to 300 ⁇ .
  • the source and drain regions 5a and 5b are formed by self-implantation by ion implantation of N-type impurities into the 3 ⁇ 4
  • the P-type doping region 8 is formed by, for example, a dedicated ion implantation and a doping process by ⁇ , and may be formed by an ion implantation method before forming a gate electrode.
  • impurities of the same polarity as the well are implanted after the formation of 4b and 9b, and the surface of the well is formed as a higher impurity than the well with lower resistance.
  • the preferred impurity of the above-mentioned well region 2 is 1 ⁇ 10 17 / cm 3 or less and 1 ⁇ 10 16 It is desirable to be about 5 ⁇ 10 16 / cm 3 .
  • a first interlayer insulating film 6 is formed from the layers 4 a and 9 a to the field oxide film 3, and a data line 7 (third layer) made of a metal layer mainly composed of an anolem is formed on the film 6.
  • Source a and auxiliary coupling wiring 10 formed to protrude from this data line are provided, and source 17a is formed in contact hole 6a formed in circuit 6. 5a, and one end of the auxiliary coupling wiring 10 is electrically connected to the drain region 5b through a connection hole 6b formed in an unacceptable manner. It is electrically connected to the electrode 9a through the through hole 6c.
  • HT ⁇ ⁇ film silicon oxide film formed by high-temperature CVD method
  • BPSG film silicate glass film containing polon and phosphorus
  • It is formed by depositing to a thickness of 8000-10000 angstroms.
  • the metal layer forming the source S3 ⁇ 4 7 a (de-night line 7) and 1 ffi-assist 10 has, for example, a four-layer structure of Ti / TiN / A1 / TiN from the bottom.
  • Each layer has a thickness such that the lower layer has a Ti of 100 to 600 angstroms, the TiN of about 1000 angstroms, the A1 of 4000 to 10,000 angstroms, and the upper layer of a TiN of 300 to 600 angstroms.
  • a second interlayer thread 11 is formed.
  • a second metal layer 12 mainly composed of aluminum 12 is formed on the second interlayer insulating film 11.
  • a light-shielding layer (light-shielding layer) made of is formed on the second interlayer insulating film 11.
  • the second metal layer 12 forming the light shielding layer is also formed as a metal layer forming a connection wiring between elements in a peripheral circuit such as a drive circuit formed around the pixel region as described later. Things. Therefore, since only the light shielding layer 12 is formed, There is no need to reduce the number of steps in the process, and the process power is reduced.
  • the above S 3 ⁇ 4) ii 2 is used to penetrate a columnar connection plug 15 for electrically connecting a pixel described later to 03 £ ( 1) at a position corresponding to the above Bffi auxiliary coupling wiring 10.
  • the opening 12a is formed, and the rest is formed so as to cover the entire pixel region, that is, in the plan view shown in FIG. An opening is shown, and the entire outside of the opening 12a is a light-shielding layer 12. Thereby, light incident from above (the liquid crystal layer side) in FIG. Light can be prevented from flowing into the channel region and the well region of the switching MOSFET for the pixel and causing light leakage current to flow.
  • the second interlayer yarn 11 is formed by, for example, forming a silicon oxide film (hereinafter referred to as a TEOS film) formed by a plasma CVD method using TEOS (tetraethyl orthosilicate) as a material for about 3000 to 6000 angstroms. On top of this, an SOG film (spin 'on' glass film) is deposited and etched back, and then a second TEOSS layer is deposited on it to a thickness of about 2000 to 5000 Angstroms. Formed.
  • the second metal layer 12 constituting the light-shielding layer may be the same as the first metal layer 7 (7a), for example, a four-layer structure of Ti / TiN / Al / TiN from the bottom. .
  • Each layer has a lowermost layer with a Ti of 100 to 600 angstroms, a higher TiN of about 1000 angstroms, an upper layer of 4000 to 10,000 angstroms, and an uppermost layer of a TiN of 300 to 600 angstroms. Thickness.
  • a third interlayer insulating film 13 is formed on the optical layer 12, and as shown in FIG. A pixel 3 ⁇ 4S 14 having a size corresponding to that of Yaken ⁇ is formed. Then, the contact hole 16 penetrating the third inter-layer space 13 and the second inter-layer space 11 so as to be located inside the opening 12a provided in the optical layer 12 so as to correspond to the inside thereof.
  • the contact holes 16 are filled with columnar connection plugs 15 made of a high-metal such as tungsten for electrically connecting the above-mentioned fflf auxiliary coupling wires 10 and the pixel electrodes 14. ing.
  • Chillon S Mo 17 is formed entirely.
  • an alignment film is further formed on the ⁇ ⁇ -side St, and the opposing at-op is disposed at a predetermined gap so as to oppose this opposition.
  • a counter electrode (common electrode) is previously formed on the inner surface opposite to the counter, and an alignment film is formed thereon.
  • a liquid crystal panel is formed by bonding and fixing the periphery of the pair of seals with a sealing material, and filling and enclosing the liquid crystal in the gap formed thereby.
  • tungsten or the like constituting the connection plug 15 is deposited by the CVD method, and then the tungsten and the third interlayer insulating layer 13 are flattened by CMP (chemical observation polishing).
  • the pixel H14 is formed, for example, by forming an aluminum layer to a thickness of 300-500 angstroms by a low-temperature sputtering method, and one side of 15 to 20 It is formed as ⁇ ⁇ like a square of about m.
  • the above-mentioned passivation film 17 a silicon oxide film having a thickness of 500 to 200 ⁇ is used in the pixel region, and the peripheral circuit portion and seal portion 36 of the male and scribe lines are used.
  • a silicon nitride film having a thickness of 2000 to 100 ⁇ is used.
  • the above-mentioned seal portion indicates a formation region of a seal material for bonding and fixing a pair of substrates when forming a liquid crystal panel.
  • the above-mentioned scribe portion is a semiconductor wafer, in which a large number of substrates are formed on the reflection side liquid crystal panel according to the present invention.
  • the use of an excellent silicon nitride film The reliability can be further improved by adopting a single-layer structure of a silicon nitride film or a two-layer structure of a silicon nitride film formed on a silicon oxide film. In other words, moisture and the like easily enter from the scribe area, especially in the scribe area, but the area is covered with a silicon nitride film, which improves reliability and durability. Can be.
  • a passivation film formed in a critical dimension is obtained with a thickness in the range of 500 to 2000 angstroms, a reflection-side liquid crystal panel with little wavelength dependence of the reflectance by the pixel electrode can be constructed. can do.
  • an alignment film made of polyimide is formed on the entire surface of the non-uniform film 17 when forming a liquid crystal panel, and is rubbed.
  • FIG. 3 is a plan layout diagram of the liquid product panel plate on the reflection side shown in FIG.
  • the data line 7 and the gate line 4 are formed so as to cross each other.
  • the gate line 4 is configured to also serve as the gate electrode 4a
  • the simplified gate line 4 portion indicated by hatching H in FIG. 3 becomes the gate electrode 4a
  • the S On the surface a channel region 5c of the M 0 SFET for pixel switching is provided.
  • Source and drain regions 5a and 5b are formed on the fiber surfaces on both sides (up and down in FIG. 3) of the channel region 5c.
  • the source 7a connected to the data line is formed so as to protrude from the data line 7 extending along the third longitudinal direction, and is connected to the MOS FET via a contact hole. Connection area 5a.
  • the P-type doping region 8 constituting one terminal of the storage capacitor is formed so as to be continuous with the P-type doping region of the adjacent pixel in a direction parallel to the gate line 4 (pixel row direction). Then, a predetermined ss such as 0 V (ground potential) is connected to a power supply line 70 provided outside the pixel region through a contact hole 71 so as to be added thereto.
  • the predetermined HE V ss is such that a level having a common potential located opposite to the opposite S is a potential in the vicinity thereof, or a level having a central potential of the amplitude of the image signal supplied to the data line is a potential in the vicinity thereof.
  • the common potential may be any one of the intermediate potentials of the amplitude center potential of the layer signal potential.
  • the power supply line 70 is also used as a line for supplying a predetermined mJB V ss as a jewel potential to a jewel type jewel region of a peripheral circuit provided outside the pixel region.
  • the power supply line 70 is formed of the same first mail layer as the data line 7. Pixels 14 each form a rectangle, adjacent pixels
  • the second metal layer 12 having male shielding ability is opened at 12a around the contact hole 16 so that the opening 12 near the end of the pixel electrode 14 is formed.
  • the light incident from the gap between the pixel electrodes is diffusely reflected between the second metal layer 12 and the back surface of the pixel electrode 14 to reach the opening 12a, and the lower reflection from the opening. This is because light is incident on the side and a light leak occurs. Therefore, by making the center of the pixel electrode almost coincide with or overlap the center of the contact hole 16, the distance until the light entering from the gap between the adjacent pixels reaches the contact hole is reduced by the distance of each pixel electrode. This is preferable because light can hardly reach a contact hole where light ⁇ ! May possibly reach the substrate side.
  • the pixel switching MO SF ⁇ ⁇ is a ⁇ channel type
  • the semiconductor region 8 serving as one electrode of the storage capacitor is a P-type doping layer
  • the well region 2 is N-type
  • the pixel switching MQSFET is a P-channel type
  • a predetermined potential V DD is applied to the ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ -type doping layer serving as one electrode of the storage capacitor in the same manner as applied to the ⁇ -type well region.
  • the predetermined constant potential V DD gives a potential to the rectangular plug region, it is preferable that the power supply is high and the potential on the side is high. That is, if the voltage of the image signal applied to the source and drain of the pixel switching M0SFET is 5 V, it is preferable that the predetermined constant potential V DD is also 5 V.
  • the gate insulating film of the FET that constitutes the peripheral circuit that operates at 5 V is Forming the gate of the switching FET thinner than that of the gate thread (forming the gate thread peeling process as a separate process, or etching the surface of the gate of the peripheral circuit FET gate, etc.)
  • Technology to improve the responsiveness of the FET in the peripheral circuit and increase the operation of the peripheral circuit can be considered. Applying this technology, the gate voltage is extremely large, and the gate voltage of the FET that constitutes the peripheral circuit is extremely low. It can be reduced to one-fifth (for example, 80 to 200
  • the drive waveform in the first embodiment is as shown in FIG.
  • VG is the gate signal of the MOS FET for pixel switching
  • the period t HI is the period during which the M0SFET of the pixel is turned on (3 ⁇ 4 period).
  • the period is a non-selection period in which the MOS FET of the pixel is turned off.
  • V d is the maximum amplitude of the image signal applied to the data line
  • V c is the central potential of the image signal
  • LC-COMM is the common potential applied to the opposing (common) electrode formed opposite to the S dimension ⁇ side.
  • the voltage applied between the electrodes of the storage capacitor is the difference between the image signal SHVd applied to the data line as shown in FIG. 8 and a predetermined ffiV ss such as 0 V applied to the P-type semiconductor region 8. You. However, the light that should be applied to the storage capacitor is about 5 V, which is the difference between the image signal voltage Vd and the central potential Vc of the image signal (see the opposite S).
  • the common potential LC-C OM applied to the opposing (common) 3 is shifted from V c by ⁇ , but the voltage actually applied to the pixel electrode also becomes Vd- ⁇ shifted by ⁇ ) Is sufficient.
  • the doping region 8 which constitutes one terminal of the storage capacitor is made to have a pulsating property (the ⁇ of the P-type is N-type), and V c is applied to the periphery of the pixel area.
  • a potential near LC-COM it is possible to connect to a potential near LC-COM to make the potential different from the jewel potential (for example, V ss for a P-type jewel).
  • the polysilicon or the insulating film 9b immediately below the metal silicide layer, which constitutes one of the storage capacitors mi3 ⁇ 49a can be used not only for the gate of the pixel switching FET, but also for the gate of the FET that constitutes the peripheral circuit. By forming them simultaneously, the thread color appearance Iff of the holding capacity can be reduced by a third:! To 1/5 compared to the above row, thereby increasing the capacity by 3 to 5 times. You can also.
  • FIG. 1 (b) shows a cross section (FIG. 3 II-II) of a peripheral portion of a pixel region according to an example of the present invention.
  • a configuration is shown in which the doping region 8 extending in the scanning direction (pixel row direction) of the pixel region is connected to a predetermined potential (V ss).
  • Reference numeral 80 denotes a P-type contact region formed in the same step as the source / drain region of the MOS FET of the peripheral circuit.
  • the doping region 8 formed before the gate electrode is formed and the P-type contact region formed after the gate is formed. It is formed by ion implantation of impurities of the same polarity.
  • the contact region 80 is connected to the line 70 via the contact hole 71, and a constant MffV ss is applied. It should be noted that the light on the contact region 80 is also shielded by the light-shielding layer 14 ′ made of the third metal layer. That is, in the peripheral region surrounding the entire periphery of the pixel region, a light-shielding layer 14 ′ separated from the pixel m 14 of the last pixel in the pixel region is formed. This light-shielding layer 1 4 ′ is
  • the gap between the pixel 14 and the light-shielding layer 14 5 in the peripheral area The first metal layer 12 ′ extends from the light-shielding layer 12 in the pixel region of the last pixel and is placed in order to shield light that enters from the first metal layer 12 ′.
  • FIG. 2 is a cross-sectional view of an embodiment of a CM ⁇ S circuit element constituting a peripheral circuit such as a drive circuit outside the pixel region.
  • the portions denoted by the same reference numerals as those in FIG. 1 indicate the metal layer, the insulated portion, and the semiconductor region formed in the same step.
  • 4a, 4a are N-channel MOSFETs and P-channel MQSFET gates 11®, 5a (5b), 5a 'that constitute the peripheral circuit (CMOS circuit).
  • (5b ') is the N-type doping region that is the source (drain) region, and the P-type doping regions t5c and 5c' are the channel regions.
  • the contact region 80 for supplying a constant potential to the P-type doping region 8 constituting one electrode of the storage capacitor in FIG. 1 is a P-type doping region 5a serving as a source (drain) region of the P-channel MOSFET.
  • (5b ') are formed in the same way.
  • 27a and 27c are the sources composed of the first metal layer and connected to the power supply Mil (0V, 5 or 15)
  • 27b is the drain AS composed of the first metal layer.
  • 32a is a ⁇ ⁇ ⁇ ⁇ consisting of a second metal layer, which is used as a wiring connecting elements that make up the peripheral circuit.
  • 32b is also a power supply composed of a second metal layer, but also functions as a light shielding layer.
  • the light-shielding layer 32b may be connected to any one of a constant potential such as Vc, LC-COM, or m ⁇ 0V. You may.
  • the passivation film 17 in the peripheral circuit portion is formed on a silicon nitride film or a silicon oxide film which is superior to the silicon oxide film forming the passivation film in the pixel region.
  • a two-layer structure in which a silicon film is formed may be used.
  • the source / drain regions of the M0SFET constituting the peripheral circuits in this row may be formed by a self-technology.
  • the source and drain regions and regions of the MOSFET may have an LDD (light-driven drain) structure or a DDD (double-driven drain) structure.
  • FIGS. 4 (a), (b) and (c) each show another embodiment of the electrode side substrate for a liquid crystal panel according to the present invention.
  • 4 (a) to 4 (c) the same reference numerals as those in FIGS. 1 and 2 denote layers and semiconductor regions formed in the same step.
  • Fig. 4 (a) is the same as the sickle in Fig. 1 except that the reflection prevention JJJ Mo18 made of, for example, titanium nitride, that is, titanium nitride (TiN), is provided on the back surface of the pixel Sffil4. Things.
  • the provision of such a protection device ihl8 further enhances the light shielding effect as compared with the first embodiment shown in FIG. That is, in the first example, since the light-shielding layer 12 is formed of a metal layer having a relatively high reflectivity such as aluminum, the force of the light-shielding layer 12 is provided.
  • the light that is ⁇ from the gap between the pixels 14 and 14 from the oblique direction is measured on the surface of the light-shielding layer 12 and further reflected on the back side of the pixel «.
  • the preferable thickness of SI 18 mm made of titanium nitride (TiN) is 500 to 1000 angstroms.
  • the barrier 18 may be provided not on the back of the pixel but on the surface of the light shielding layer 12 or in the middle of the interlayer insulation HI.
  • the difficult example shown in FIG. 4 (b) is that in the embodiment of FIG. 4 (a) in which an anti-reflection On the exposed surface of the third interlayer insulating film 13, a V-shaped groove 19 having at least a slope is formed between adjacent pixels' ⁇ . to this Therefore, the light incident on the gap between the pixel electrodes 14 from directly above the substrate as indicated by the symbol B is reflected obliquely and absorbed by the antireflection shield 18 on the back side of the pixel electrodes, and is exposed to the gap between the pixel electrodes. It is possible to prevent the light reflected by the light-shielding layer on the surface of the fine fiber or below it from being turned 180 degrees and emitted as it is.
  • V-groove 19 as shown in (b) is formed between layers, the reflected light can be eliminated and the image quality can be improved.
  • FIG. 4 (c) is a pixel electrode 1 in the embodiment shown in FIG. 4 (a) in which a danger of ⁇ 1!
  • a V-shaped groove 19 is formed on the surface of the light-shielding layer 12 below the gap between 4 and 14 along the boundary of each pixel electrode.
  • the groove 19 formed in a V-shaped cross section but the cross-sectional shape is not limited to this, and the inner surface of the groove has at least a slope. If so, by reflecting the incident light on the slope at an angle of 180 ° with respect to the incident direction, the reflected light can be absorbed by the light source.
  • the dog of the groove may be, for example, a groove having a slope along the edge of one pixel electrode and a vertical surface along the edge of a pixel adjacent thereto, or a substantially V-shaped bottom. A groove having a slight flat portion or a plurality of rows of grooves may be used.
  • the above-described TEOS film (including the S ⁇ ⁇ G film left partially by etching) is interposed between the reflective electrode 14 and the metal layer serving as the light-shielding layer 12 thereunder. ), A silicon nitride film may be formed thereunder. Conversely, a silicon nitride film may be formed on the TEOS film 13.
  • the interlayer structure may be formed not only in the pixel region but also in the peripheral region, and may be formed on the second mail layer 32a, 32b, thereby forming a peripheral region. Moisture resistance can be improved. Furthermore, since the refractive index of the silicon nitride film is 1.9 to 2.2, which is higher than the refractive index of the silicon oxide film used for the protective protection of 1.7-17, it is 1.9 to 2.2. In Fig. 7, when light is reduced from the liquid crystal side, ⁇ ! Light is reduced by 1 at the interface with the silicon nitride film due to the difference in refractive index. This reduces the ⁇ ! Dimension of light to the interlayer film, preventing light from passing through the semiconductor region and generating carriers, thereby preventing the potential in the semiconductor region from becoming unstable.
  • FIG. 5 shows an overall plane layout of a liquid crystal panel substrate (reflective electrode side substrate) to which the above embodiment is applied.
  • a light-shielding layer 25 for preventing light from being XI-sized is provided in a peripheral circuit provided on the periphery of the substrate.
  • This light-shielding layer is formed by the same layer as the pixel electrode 14.
  • the peripheral circuit includes a data line driving circuit 21 that is provided around the pixel area 20 in which the pixel mis is arranged in a matrix and supplies an image signal corresponding to the image data to the data line 7.
  • Gate line drive circuit 22 that sequentially feeds the gate line 4, an input circuit 23 that captures image data input from the outside via the pad area 26, and a limb leg circuit 2 that performs these circuits ffj
  • M ⁇ SFETs which are formed in the same process or different processes as the pixel electrode switching MO SFET, as active or switching elements, and combine these with load elements such as resistors and capacitors. It is composed of
  • the upper S layer 25 consists of a third metal layer formed in the same process as the pixel 4 shown in FIG. It is configured so that a predetermined potential such as a center potential or an LC common potential is applied.
  • a predetermined potential such as a center potential or an LC common potential
  • the reflection can be reduced as compared with the case where the floating potential is another potential.
  • the light shielding layer 25 can be made floating without connecting to the power supply wiring. By doing so, no potential is applied to the liquid crystal layer by the light shielding layer 25, so that an erroneous display in the peripheral region is prevented.
  • You. -26 is the pad area where the pads or terminals used to supply the source are formed. In the pad area 26 for inputting a signal from the outside, the position where the sealing material is provided is set so as to be outside the sealing material 36.
  • Fig. 6 shows the cross-sectional configuration of a reflective liquid crystal panel to which the above Bi-Night crystal panel St-31 is applied.
  • a support member 32 made of glass, ceramic, or the like is bonded to the back surface of the upper panel substrate 31 with an adhesive.
  • a glass counterbore 35 on the entrance side having an opposing (common) 33 made of transparent conductive M (ITO) to which the LC common potential is applied is placed at an appropriate interval.
  • ITO transparent conductive M
  • a liquid crystal panel 30 is formed by covering 37 and the like.
  • the light-shielding layer 25 on the peripheral circuit is configured to be opposed to the facing 33 with the liquid crystal 37 interposed therebetween.
  • the LC common potential is applied to the light shielding layer 25, the LC common potential is applied to the opposing electrode 33, so that no DC voltage is applied to the liquid crystal interposed therebetween. Therefore, in the case of the TN type liquid product, the liquid crystal molecules are always kept twisted by about 90 °, and in the case of the SH type liquid crystal, the liquid crystal molecules are always kept in a vertically aligned state.
  • the upper crystal panel fiber 31 made of a semiconductor device has a support St 32 made of glass or ceramic, etc., which is bonded to the back surface thereof with an adhesive. Notably enhanced. As a result, if the support 31 and the liquid crystal panel 31 are joined to the support 31 and then bonded to the opposed S counter, there is an advantage that the gap of the liquid crystal layer is uniform over the entire panelelle.
  • FIG. 10 is a cross-sectional view showing the structure of a * t anti-pixel for an anti-reflection liquid crystal panel.
  • This figure like FIG. 1, shows a cross-sectional view along the line II in the plan layout diagram of FIG. In this example, a TFT is used as a transistor for pixel switching.
  • the same reference numerals as those in FIG. 1 and FIG. 2 indicate layers and semiconductor regions having the same functions as those in these drawings.
  • Numeral 1 is a quartz or non-alkaline regenerated glass substrate, and a single crystal, polycrystalline or amorphous silicon film (5a, 5b, 5c, 8) is formed on the yarn.
  • MA layers 4b and 9b composed of a two-layer structure of a silicon oxide film formed by transporting a silicon oxide film and a silicon oxide or silicon nitride film deposited by a CVD method.
  • the regions 5a, 5b, and 8 of the silicon film are doped with N-type impurities to form a TFT.
  • a source region 5a, a drain region 5b, and a storage capacitor region 8 are formed, and a TFT gate S®4a and a poly-electrode that serves as the other electrode 9a of the storage capacitor are formed on the upper surface 4b.
  • Rooster a ⁇ ii such as silicon or metal silicide, is formed
  • the gate 3 ⁇ 4S4 a, the gate thread film 4 b, Yaneru 5 c, the source 5 a, a TFT formed of the drain 5 b, and the storage capacitor consisting of 9 a and Itoshokuen U trillions 9 b is formed.
  • a first interlayer insulating layer 6 formed of silicon nitride or solidified silicon is formed on the west e ⁇ H 4 a, 9 a.u
  • the source is formed through the contact hole formed in the insulating film 6.
  • the source connected to the region 5a is formed by the first metal layer made of an aluminum layer.
  • an interlayer thread 11 and a light shielding layer 12 are formed as in FIG.
  • the second interlayer insult 13 is flattened by the CMP method, and a pixel S, which is made of aluminum, is formed for each pixel.
  • the region 8 of the silicon film and the pixel ⁇ 1 are electrically connected via the contact hole 16.
  • This connection is similar to Fig. 1. This is performed by burying and forming a connection plug 15 made of high t!
  • the light-shielding layer 12 is also formed at a position corresponding to the cross-sectional view of FIG. 1 (b). Under the same layer of the pixel electrode 14 and the light-shielding layer 14 that shields the peripheral area, both of them are provided.
  • a light-blocking layer 12 that blocks light entering from the gap is disposed as a second metal layer.
  • the pixel electrode area is widened, and the storage capacitor is also shown in the plan layout of FIG. Since it can be formed with a large area under the same size as the above, not only can a high definition (small pixel) panel have a high aperture ratio (reflectance), but also Driving is stabilized because the holding becomes sufficiently possible.
  • a passivation film 17 made of a silicon oxide film is formed on the reflection.
  • the configuration of the male LCD panel for the liquid crystal panel is the same as in FIGS. 5 and 6. Therefore, peripheral circuits such as a drive circuit are also configured with TFT as a transistor element.
  • the second metal layers 32a and 32b extend the connection lines between the elements and extend over the CMOS TFT. / Wired as a separate light blocking layer.
  • a light-shielding layer may be further arranged below the silicon films 5a, 5b and 8.
  • the gate electrode is a top gate type in which the gate electrode is located above the channel.
  • a gate US is formed first, and a silicon film that serves as a channel is placed on top of the gate thread color. It may be a bottom gate evening.
  • the peripheral circuit region has a two-layer structure of a silicon nitride film or a silicon nitride film and a silicon nitride film, whereby the flexibility can be improved.
  • FIG. 8 is an example of an electron ⁇ using the liquid crystal panel of the present invention, and a plan view of a main part of a projector (projection display device) using the reflective liquid crystal panel of the present invention as a light valve. It is a schematic block diagram. FIG. 8 shows the optical element 130 through the center.
  • Illuminator 100 which consists of a light source unit 110, an integrator lens 120, and a polarization conversion element 130, Separates the blue light (B) component of the light reflected from the S-polarized light reflecting surface 201 of the polarizing beam splitter 200 and the polarizing beam splitter 200 that is made smaller by the luminous flux size surface 201 Dichroic mirror 4 1 2, Reflective liquid crystal light valve 300B that modulates the separated blue light (B) into blue light, Red light (R) component of the light flux after blue light is separated The dichroic mirror that separates the dichroic mirror 4 13, the separated red light (R) modulates the smoke liquid crystal light “Rev 300 R, the remaining green light that passes through the dichroic mirror 4 13 G) reflective liquid crystal light valve 300 G, three anti-smoke liquid crystal light valves 300 R, The lights modulated by 300G and 300B are combined by the dichroic mirrors 410, 213 and the polarization beam splitter 200, and the combined light is projected on the screen 600.
  • a random polarized light beam emitted from the light source unit 110 is split into a plurality of intermediate light beams by an integrator lens 120, and then a polarization conversion element 130 having a second integrate lens on the light ⁇ side. Is converted into one kind of polarized light beam whose polarization direction is almost uniform (S-polarized light beam is converted into S-polarized light beam before reaching the polarization beam splitter 200.
  • the S-polarized light beam emitted from the polarization conversion element 130 is Of the light beams reflected by the S-polarized light beam surface 201 of the polarized beam splitter 200, the light beam of blue light ( ⁇ ) is reflected by the blue light reflecting layer of the dichroic mirror 410.
  • the light is modulated by the reflective liquid crystal light beam 300 B. Also, of the light beams that have passed through the blue light reflecting layer of the dichroic mirror 4 12, the red light (R) light beam is dichroic light. Mira 1 4 1 3 red light 3 0 O R Thus is modulated.
  • the light flux of the green light (G) having the red light layer of the dichroic mirror 141 is modulated by the anti-smoke liquid crystal light valve 300G.
  • the pixel applied to the liquid crystal layer sandwiched between the pixel reflection and the opposite common ⁇ has a threshold voltage of the liquid crystal or less ( ⁇ FF pixel).
  • the incident color light is elliptically polarized by the liquid crystal layer. The size is large due to reflection.
  • the light is reflected and emitted through the liquid crystal layer as light close to elliptically polarized light with a large polarization axis component that is deviated by approximately 90 degrees from the polarization axis of the incident color light. Is done.
  • the pixel (ON pixel) with MffiE localization in the liquid crystal layer reaches the reflection ItM with ⁇ !
  • Colored light is reflected, and exits with the same polarization axis as that at the time of incidence.
  • the angle of the polarization axis of the reflected light with respect to the incident light is applied to the reflection via the pixel transistor because the angle of the liquid crystal molecules of the TN type liquid crystal changes according to the Hff applied to the reflection. Variable depending on 3 ⁇ 4 ⁇ .
  • the incident color light is reflected as it is, and it is stimulated.
  • the light is emitted with the same optical axis as that at the time of incidence.
  • the ⁇ -sized color light is reflected by the elliptical polarization im on the liquid crystal layer, and has a polarization axis with respect to the polarization axis of the incident light through the liquid crystal layer.
  • the light is reflected and emitted as elliptically polarized light with many polarization axis components shifted by almost 90 degrees.
  • the angle of the liquid crystal molecules of the SH liquid crystal changes according to the voltage applied to the reflection S, so the angle of the polarization axis of the reflected light with respect to the incident light is It is varied according to the voltage applied to the reflection through the transistor.
  • the s-polarized light component does not reverse the polarization beam splitter 200, which predominates the s-polarized light, while the ⁇ -polarized light component is) Sii.
  • An image is formed by the light transmitted through the polarizing beam splitter 200. Therefore, when the TN liquid crystal is used for the liquid crystal panel, the projected image has a light intensity of FF pixels. Reaches the projection optical system 500, and the reflected light of the 0 N pixel does not reach the lens, so that a normally white display is used. The light of the OFF pixel using the SH liquid crystal does not reach the projection optical system and the light of the ON pixel is projected. Since the optical system reaches 500, a normally-black display is obtained.
  • a liquid crystal panel uses semiconductor technology to form more pixels and has a smaller pixel size than an active matrix type liquid crystal panel that uses a TFT array instead of glass.
  • the projector can be downsized.
  • the peripheral circuit portion of the liquid crystal panel is covered with a light-shielding layer.
  • the same potential as that of the opposing ⁇ formed at the opposing position for example, the LC common potential, but not the LC common potential
  • the field Since the field has a potential different from that of the counter MS in the pixel section, the field becomes a peripheral counter electrode separated from the counter electrode in the pixel section.
  • V When V is applied, the liquid crystal becomes the same as the OFF state. Therefore, in the TN type liquid crystal panel, the entire periphery of the image area can be made white display in accordance with the normally white display, and in the SH type liquid crystal panel, the periphery of the image area can be made in accordance with the normally black display. All can be displayed in black.
  • the voltage applied to each pixel electrode of the reflective liquid crystal panel 300 OR, 300 G, and 300 B is sufficiently maintained, and the reflectance of the pixel electrode is extremely high. Therefore, clear images can be obtained.
  • FIG. 9 is an external view showing an example of an electron ⁇ using the type liquid crystal cell of the present invention. Since these electrons ⁇ are used not as light valves used with polarizing beam splitters but as M-shaped liquid crystal panels, the reflection 3 ⁇ 4 ⁇ does not need to be a perfect mirror surface. To widen the range, it is desirable to provide appropriate irregularities, but the other components are basically the same as those of the light valve.
  • FIG. 9 (a) is a condemnation view showing the portable tongue.
  • 100 0 denotes a portable tongue main body, of which 100 1 is a liquid crystal display section using the anti-liquid crystal panel of the present invention.
  • FIG. 9 (b) is a diagram showing a wristwatch-type electron ⁇ . 1 1 0 0 indicates the watch body
  • Reference numeral 111 denotes a liquid crystal display unit using the reflective liquid crystal panel of the present invention. Since this liquid crystal panel has higher definition pixels than the clock display section of » it can also display television images, and can realize a wristwatch type television.
  • FIG. 9 (c) is a diagram showing a portable information device such as a word processor or a W-CON.
  • Reference numeral 1200 denotes an information processing device
  • reference numeral 122 denotes an input unit such as a keyboard
  • reference numeral 1206 denotes a display unit using the reversible liquid crystal panel of the present invention
  • reference numeral 122 denotes information.
  • 1 shows a processing apparatus main body. Since each electron ⁇ is an electron driven by a pond, it is possible to extend «3 ⁇ 4 by using an anti-smoke liquid crystal panel without a light source lamp. Further, as in the present invention, since the peripheral circuit can be built in the panel board, the number of components can be significantly reduced, and the weight can be reduced.
  • the liquid crystal of the liquid crystal panel has been described with respect to the ⁇ -type and the S ⁇ -type having a homeotropic aperture, but it is needless to say that other liquid crystals can be used.
  • the present invention provides the above-described pixel electrode and a conductive layer constituting a terminal electrode or the like of a switching element for applying a voltage to the pixel S3 ⁇ 4. Since a light-shielding layer having an opening in the pixel region is provided only at the contact hole forming portion for connecting to the sub-electrode, the amount of light leaking from the incident side to the driving element side is reduced to almost zero. Thus, there is an effect that light leakage turtle flowing into the semiconductor layer or the semiconductor substrate can be greatly reduced.
  • a pixel area in which pixels are arranged in a matrix and a peripheral circuit are provided outside the pixel area. Since a light-shielding layer composed of the same layer as the metal layer constituting the reflection layer is provided, the amount of light leakage from the pixel area i and the peripheral circuits can be reduced without increasing the number of process steps. There is an effect that the light leak can be ified.
  • a peripheral circuit is formed below the pixel region.
  • the light-shielding layer in the pixel region is formed by using a layer used as a light-shielding layer in the peripheral circuit, the light-shielding layer can be formed without increasing the number of process steps. There is an effect that can be.
  • the s optical layer is composed of a high-s layer with a relatively high si-dimension. It can absorb minute light, and repeatedly reflects between the front surface of the light-shielding layer and the back surface of the pixel to lower the light force from the opening formed in the conductor forming place that connects the pixel 3 ⁇ 4 and the switching element. This is effective in preventing leakage and leakage of the light to the semiconductor layer or the semiconductor.
  • a dimension protection is provided on the lower side of the pixel, and at least a groove having a slope is formed on the surface of the huge part exposed in the gap between the pixel electrode and the pixel electrode in the pixel area or on the surface of the light shielding layer thereunder. Since it is formed between the pixel electrodes, the light incident from the gap between the pixel 3 ⁇ 4s is reflected obliquely and absorbed by the antireflection on the back side of the pixel ss The exposed surface of the insulating film has the effect of improving the display quality by preventing the light reflected by the light-shielding layer below it from being redirected by 180 degrees and emitted. .

Description

明 細 書 — 液晶ノ ネル用纏及び液晶パネル、 並びに
それを用レヽた電子機器及び投写型表示装置 隨分野：]
本発明は、 液晶パネル用 反、 さらにはその at反を用いて構成された si®液 晶パネルに関し、 特に si反上に形成されたスィツチング素子によって画素 を スィツチングするァクティブマトリックス型液晶パネルに利用して好適な技術に 関する。 また、 この液晶パネルを用いた電子機器及び投写型表示装置に関する。
[背景技術]
t¾*、 投写型表示装置のライトノ レブに用いられるアクティブマトリックス液 晶パネルとしては、 ガラス 反上にァモルファスシリコンを用いた薄 II莫トランジ ス夕 （T F T) アレーを画素のスイッチング素子として有する構造の液晶パネル が実用化されている。
上記 T F Tを用いたアクティブマトリヅクス液晶パネルは、 T F T素子の移動 度力 ¾くデバイスサイズが大きいため、 例えばこれをライトノ、 'ルブとして組み込 んだプロジェクタのような投写型表示装置にあっては、 装置全体が大型化してし まうという不具合がある。 また、 液晶パネルの は、 各画素に設けられ た T F Tの領域が光を させる画素の i¾ 領域とならないため、 パネルの解像 度が X GA， S XGAと上がるにつ 開口率が小さくなるという致命的な欠陥 を有している。
そこで、 透過型ァクティブマトリックス液晶パネルに比べてサイズが小さい液 曰
曰曰パネルとして、 半導体基板上に形成された絶縁ゲ一ト電界効果トランジスタ
(MO S F E T) アレーをスィツチング素子として反射 となる画素 ¾Sへの E[3加電圧を $卿するようにした l®ァクティブマトリヅクス液晶パネルがある c 以上のようにトランジス夕素子をガラス又は半導体の基板に形成したァクティ ブマトリックス液晶パネルにおいては、 各画素 と画素 との隙間から光が 漏れると半導体層又は半導 #¾t反内の P N接合 (トランジス夕のソース ' ドレイ ン領域とチャネル領域の接合や、 ソース ' ドレイン領域とゥエルとの接合など） において、 電子、 正子 寸が発生し、 光リーク 流が流れて半導体層や半導 反 又はゥエルの電位が不安定となるという問題がある。 l裡の^、 例えば最上 層に画素 m¾を形成し画素 β同士を近接して設けることにより、 特に遮光タ碟 をしなくても¾i型に比べて光の漏れ量は少なくすることができる。 しかしなが ら、 投写型表示装置のライトバノレブに用いられる反射型液晶パネルでは、 強力な 光が集光されるので、 画素 milの間隙にも強 、光が入射することになり、 画素電 極同士の隣接配置では充分な文機とは言えな 、。
特に、 半導体を謹とする液晶パネルは、 ゥエル領域があるため、 漏れ光がト ランジス夕部分のみでなくそこから離れた半導仿 板を通過しただけで光リ一ク s¾が流れることがある。 そのため、 しっかりとした漏光タ棟をしないと、 この 光リーク着流が、 ガラス ai反上にスィツチング素子としての τ F τを配置した液 晶パネルに比べて多くなるという欠点がある。
また、 トランジスタ素子をガラス又は半導体の基板に形成したアクティブマト リックス液晶パネルにおいては、 走 則駆動回路ゃデ一夕線駆動回路等の周辺回 路を、 同一 ¾ί反上に形成したトランジスタにより構成している力 このような周 辺回路においても光が入り込むと、 光リ一ク¾¾が発生して周辺回路が誤動作す る問題を抱えていた。
さらに、 si裡液晶パネルにおいては、 画素 と画素 の隙間に絶観莫が 露出することとなるが、 その色tl莫表面で反射した光がそのまま 1 8 0度方向転 換して出射すると余分な光として表示されてしまいことになり、 画質を低下させ ることになる問題も有していた。
この発明の目的は、 反射型液晶パネルにおいて、 画素電極間の隙間からの光の 漏れ量を減らして 反において発生する光リーク 流を減らすことができるよう にした支術を ί¾共することにある。
この発明の他の目的は、 画素 fH®がマトリックス状に西己置された画素領域の外 側に周辺回路が設けられている威裡液晶ノ ネルにぉレ、て、 プロセスの工程数を 増加させることなく画素領域および周辺回路の光の漏れ量を減らすことができる ようにした技術を ¾It共することにある。
この発明の他の目的は、 反射型液晶パネルにおいて、 画素電極と画素電極の隙 間に露出する絶観莫表面での M 光による表示画質への悪影響を防止することが できるようにした技術を ¾することにある。
[発明の開示]
この発明は、 上記目的を達成するため、
第 1に、 反射 S¾となる画素 βと、 該画素 への ¾)ΪΕ口加を $卿するスィ ツチング素子とを有する画素単位が 反上にマトリックス状に配置されてなる液 晶パネル用基板において、
¾11己画素 と ΙΪΙ己スイツチング素子の端子 を構成する導 との間に、 編己画素 と編8¾子@¾とを接続するためのコンタクトホールを形成し、 該コンタクトホールの形成箇所を囲む開口を有し、 隣接する複数の ΙίίΙ己画素電 極の間の領：域には開口を有さなレヽ遮光層を、 前記画素電極と] ΙΪΙ己導電層との間に 設けることをキ¾¾とする。 これによつて、 λΐ寸する光が画素 mfeの隙間を抜けて スィツチング素子まで漏れてくる光の量をほぼゼロにすることができる。
第 2に、 tij a素 ¾と tiiisi光層との間に反射防 i を設けることを,と する。 これによつて、 遮光層をアルミ等の比較的 ^Ι率の高いメタル層で構成し た ^に、 画素 βの間隙に λΐ寸した光が遮光層の表面で反射した光を吸収する ことができる。
第 3に、 擺己画素 ¾の下面に、 該画素 ¾ϋとほぼ同一幵狱の反射防 ±fl莫を配 置したことをキ織とする。 これにより、 画素 の間隙に入射した光が遮光層の 表面と画素 ¾の裏面との間で si寸を繰り返して、 画素 s¾とスィツチング素子 とを接続する接続導体形成箇所に設けた開口部からスィッチング素子の側に光が 漏れて半導体層又は半導体基板内に達し、 これにより光リーク電流が流れるのを 防止することができる。 第 4に、 編 3SI寸防 ϋ莫は窒化チタンからなることを霞とする。 窒化チタン は A 1のような画素電極との密着性も良く、 且つ光吸収性も良い。
第 5に、 化チタンの月 iifは 5 0 0〜1 0 0 0オングストロームであるこ とを とする。 可ネ ¾を吸収する l¥として上の範囲が好ましい。
第 6に、 隣接する複数の tins画素電極の間の領域においては、 編己画素電極の 下層 観臭の表面もしくは該下層絶観莫の下方の編 s 光層の表面に、 少なくと も斜面を有する溝を形成してなることをキ¾¾とする。 これによつて、 画素 の 隙間から入射した光を斜め方向に反射させることができるので、 隙間から λ!寸し た光が遮光層で反射して再び隙間から出射し、 画素1¾からの l寸光にこの光が 混入してしまうことを防ぐことができる。 結果として、 液晶パネルのコントラス トを向上することができる。
第 7に、 tiri己画素 ¾ϋの下面に、 該画素 とほぼ同一幵 の反射防止』莫を配 置したことを特徴とする。 これによつて、 画素電極の裏面側の反射防 itJ莫で吸収 し、 画素電極の隙間に露出する絶繊莫の表而ある Lヽはその下方の遮光層で反射し た光がそのまま 1 8 0度方向転換して出射するのを防止して、 表示画質を向上さ せることができる。
第 8に、 ΙΪΙΒΜ射防 S莫は窒化チタンからなることをキ とする。
第 9に、 ΙίίΙ己窒化チタンの! !ϋ¥は 5 0 0〜1 0 0 0オングストロームであるこ とを； Mとする。 これらの効果は、 上記第 4、 第 5の効果と同様である。
第 1 0に、 前記コンタクトホールは前記画素電極の平面形状におけるほぼ中心 となる位置に設けることを とする。 これにより、 各画素 βの端部 （画素電 極どうしの隙間） から遮光層に設けられた閲口までの距離が、 各端部からほぼ均 等に離れるので、 画素 の隙間から入射した光力 ¾光層の開口まで到達す距離 が長くなつて、 スイッチング素 if則に光を到達しにくくすることができる。 第 1 1に、 威寸 1¾となる画素 «と、 該画素 ISへの ¾E印加を制御するス ィツチンク素子とを有する画素単位が ¾1反上にマトリックス状に配置されてなる 液晶パネル用 反において、
複数の編己画素単位から構成される画素領域と、 該画素領域の周辺領域に配置 される周辺回路とを同一纖反上に構成し、 ―
己画素領域における fifias射 と同一層により構成された遮 を、 編己 周辺回路の上方に設けることをキ射教とする。 これによつて、 液晶パネル用謝反の s¾ プロセスの工程数を増加させることなく画素領域および周辺回路における光 の漏れ量を減らすことができる。
第 1 2に、 編 s 光層は、 觸己周辺回路の配置されない領域を含む]ΪΙ己画素領 域の全周を囲む周辺領域に配置されることをキ¾¾とする。 画素 sisは、 画素領域 の周りに配置されて 「見切り」の役目を果たすことができる。
第 1 3に、 編己画素領域においては、 編己画素 と 己スイッチング素子と の間に第 2の遮光層が配置さ lifts周辺回路の上方に配置される第 1の前 i 光層と編己画素領域における最^ ¾の編己画素 Sとの間の領域には、 媚己第 2 の遮光層が配置されることを とする。 画素領域において、 画素 下に配置 される第 2の遮光層により、 画素領域と周辺回路領域の境界部から光入射してし まうことを防ぐことができる。
第 1 4に、 til己画素 と 己スイッチング素子の端子 Sliを構成する導 との間に、 ΐίίΐ己画素電極と 子電極とを接続するためのコンタクトホールが 形成さ
編己画素領域においては、 該コンタクトホールの形成箇所を囲む開口を有し、 隣接する複数の編己画素 S¾の間の領域には開口を有さなレヽ第 2の遮媚を、 前 記画素 と ii己導 s との間に設けてなり、
編己周辺回路においては、 第 1の firisi光層の下方に編己第 2の遮光層が配置 さ m, 2の遮光層が該周辺回路における接続配線部として用いられること を特徴とする。 これにより、 周辺回路部は、 画素領域での遮光層を利用して多層 酉 ¾線が可能となり、 駆動回路等を高集積化できる。
第 1 5に、 編己第 2の遮光層は、 編 31妾続配線部から延在された、 もしくは前 言 妾続配線部から分離された遮光部を有することを とする。 これにより、 周 辺回路は、 2層の遮光層により光から保護される。
第 1 6に、 上記した本発明の液晶パネル用纖と、 光 λΐί側の纖とが間隙を 有して対向配置さ 該間隙に液晶が封入されて構成されることにより、 光リ一 ク電流によるコントラスト低下の抑制された液晶パネルを することができる。 第 1 7に、 上言 夜晶パネルを表示部として備え、 低消費電力でコントラストの 優れた 表示装置を有する電子 «を提供することができる。
第 1 8に、光源と、編 3光源からの光を変調して威寸する上記の液晶パネルと、 該液晶パネルにより変調された光を集光し投写する投写光学手段とを備えること により、 コントラストに優 小型化された投写型表示装置を ί¾¾することがで ぎる。
[図面の簡単な説明]
第 1図 （ a) は本発明を適用した威煙液晶パネルの i¾寸 Sfii側 反における 画素領 ί或の一実施例を示す断面図。 第 1図 （b) は本発明を適用した反射型液晶 ノ ネルの威寸 ¾¾側簾における画素領域と周辺領域との境界部の断面図。
第 2図は本発明を適用した反身 液晶パネルの反射電極側基板における周辺回 路部の一例を示す断面図。
第 3図は本発明を適用した反身煙液晶パネルの反射電極側基板における画素領 i或の一実施例の平面レイアウト図。
第 4図 （a) (b) ( c ) は本発明を適用した反射型液晶パネルの反射電極側 基板における画素竜極の間隙構造の他の実施例を示す断面図。
第 5図は 例の反 液晶パネルにおける反射 β側基板の回路レイァゥト 構成例を示す平面図。
第 6図は難例の液晶パネル用續を適用した威煙液晶パネルの一例を示す 断面図。
第 7図は本発明を適用した反射型液晶ノ ネルの画素のスイツチング素子のゲ一 卜に印加 ¾£¾¾ぉよびデータ線印加電圧 例を示す波形図。
第 8図は実施例の反 液晶パネルをライトバルブとして応用した投写型表示 装置の一例の概略構成図である。
第 9図 （a) , (b) ， ( c ) はそれそれ本発明の SI煙液晶パネルを使った 電子 «の例を示す外観図である。 - 第 1 0図は本発明を删した威寸 側謝反の他の難例を示す断面図である。
[発明を実施するための最良の形態]
以下、 本発明の好適な実施例を図面に基づ tヽて説明する。
(半導体 ¾反を用レヽた液晶ノ ネル用基板の説明）
第 1図および第 3図は、 本発明を細した反射型液晶パネルの反射 則簾 の第 1の鎌例を示す。 なお、 第 1図および第 3図にはマトリックス状に配置さ れている画素のうち一画素部分の断面図と平面レイアウトを示す。 第 1図 （a) は第 3図における I一 I線に沿った断面を示す。 第 1図 （b ) は同じく第 3図に おける I I— I I線に沿った断面を示す。
第 1図において、 1は単結晶シリコンのような P型半導体基板 （N型半導体基 板 （N— ) でもよい） 、 2はこの半導体基板 1の表面に形成された P型ゥエル領 ¾ 3は半導ィ機反 1の表面に形成された素子分離用のフィ一ルド酸化膜（いわ ゆる L O C O S ) である。 上記ゥエル領域 2は、 特に限定されないが、 例えば 7 6 8 x 1 0 2 4のようなマトリックス状に画素が配置されてなる画素領域の共通 ゥエル領域として形成されている。 また、 液晶パネル用基板の全体の平面図を示 す第 5図にぉレヽて図示されているようなデータ線駆動回路 2 1ゃゲ一ト線駆動回 路 2 2、 入力回路 2 3、 夕イミング制御回路 2 4等の周辺回路を構成するトラン ジス夕素子が形成される部分のゥエル領域とは分離して形成してもよい。
高周波ク口ヅクにより動作する周辺回路の素子の形成されるゥエル領域にて発 生したキヤリァが、 画素領域のゥエル領域に流れ込んで画素のトランジス夕が誤 動作する現象は、 ゥエルの分離により防ぐことができる。 さらに、 外部からの静 電気ノィズが入力回路 2 3からゥエル領域に入り込み、 このノィズが画素領域の ゥエルに入り込んで画素のトランジス夕を誤動作させるような影響も、 ゥエルの 分離により防ぐことができる。
また、 上記フィ一ルド酸化膜 3は選択 ί離化によって 5 0 0 0〜 7 0 0 0オン グストロームのような厚さに形成される。 上記フィ一ルド酸化膜 3には一画素ご とに 2つの開口部が形成さ —方の開口部の内側中央にゲ一ト酸化膜（絶縁膜） 4 bを介してポリシリコンあるいはメタルシリサイド等からなるゲート 4 a が形成さ このゲ一ト電極 4 aの両側の基板表面には高不純物濃度の N型不純 物導入層 （以下、 ドーピング層という） からなるソース、 ドレイン領域 5 a， 5 bが形成さ スイッチング素子としての電界効果型トランジスタ （MO S F E T) が構成されている。 ゲート電極 4 aは走査線方向 （画素行方向） に延在され て、 ゲート線 4を構成する。
また、 上記フィールド酸化膜 3に形成された他方の開口部の内側の基板表面に は P型ドーピング領域 8が形成されているとともに、 この P型ドーピング領域 8 の表面には 莫 9 bを介してポリシリコンあるいはメタルシリサイド等からな る β 9 aが形成さ この ®¾ 9 aと上記 P型ドーピング領域 8との間に絶縁 膜容量が構成されている。 上記電極 9 aは前記 M O S F E Tのゲート電極 4 aと なるポリシリコンあるいはメタルシリサイド愿と同一工程にて、 また電極 9 aの 下の絶 Ml莫 9 bはゲート絶縁膜 4 bとなる絶縁膜と同一工程にてそれそれ形成す ることができる。
上 Γώ絶観莫 4 b , 9 bは if変ィ匕によって上記開口部の内側半導 #¾板表面に 4 0 0〜8 0 0オングストロームのような厚さに形成される。 上記 ¾®4 a , 9 a は、 ポリシリコン層を 1 0 0 0〜2 0 0 0オングストロームのような厚さに形成 しその上に M oあるいは Wのような高鬲! lL 金属のシリサイド層を 1 0 0 0〜3 0 0 0オングストロームのような厚さに形成した構造とされている。 ソース、 ドレ ィン領域 5 a， 5 bは、 上記ゲ一ト電極 4 aをマスクとしてその両側の ¾|反表面 に N型不純物をイオン打ち込みで注入することで自己齡的に形成される。 なお、 ゲート電極 4 aの直下のゥエル領域は M 0 S F E Tのチヤネル領域 5 cとなる。 また、 上記 P型ドーピング領域 8は、 例えば、 専用のイオン打込みと 麵に よるドーピング処理で形成さ ゲート電極を形成する前にイオン注入法で形成 するとよい。 つまり、 絶攝莫 4 b， 9 b形成後にゥエルと同極性の不純物を注入 し、 ゥエルの表面はゥエルよりも高不純物 として低抵抗化して形成する。 上 記ゥエル領域 2の好ましい不純物 は 1 X 1 0 1 7/ c m3以下で、 1 X 1 0 1 6 〜5x 1016/cm3程度が望ましい。 ソース、 ドレイン領 ί或 5a， 5 bの好ま しい表面不純物 は 1 X 1020〜3 x 1020/cm3、 P型ドーピング領域 8 の好ましい表面不純物 は 1 X 1018〜5 X 1019/cm3であるが、 保持容 量を構成する絶縁膜の信頼性及び耐圧の観点から 1 X 1018〜： L X 1019/c m3が特に好ましい。
上言己 ¾4 aおよび 9 aからフィールド酸化膜 3上にかけては第 1の層間絶縁 膜 6が形成さ この糸觸膜 6上にはァノレミニゥムを主体とするメタル層からな るデータ線 7 (第 3図参照） およびこのデータ線から突出するように形成された ソース aおよひ 助結合配線 10が設けられており、 ソース ¾17 aは絶 緣摸 6に形成されたコンタクトホール 6 aにてソース領域 5 aに、 また補助結合 配線 10の一端は絶観莫 6に形成されたコン夕ク卜ホール 6 bにてドレイン領域 5 bに電気的に接続さ ィ は絶観莫 6に形成されたコンタク卜ホール 6 cを 介して電極 9 aに電気的に接続されている。
上言 色観莫 6は、 例えば HT〇膜 （高温 CVD法により形成される酸化シリコ ン膜） を 1000オングストローム程度堆積した上に、 B P S G膜 （ポロンおよ びリンを含むシリケ一トガラス膜） を 8000〜 10000オングストロームの ような厚さに堆積して形成される。 ソース S¾ 7 a (デ一夕線 7 ) およひ1 ffi助結 10を構成するメタル層は、 例えば下層から T i/T i N/A 1/TiN の 4層構造とされる。各層は、 下層の T iが 100〜600オングストローム、 T iNが 1000オングストローム程度、 A1が 4000〜10000オングス トローム、 上層の T iNが 300〜600オングストロームのような厚さとされ る。
上記ソース aおよび補助結合配線 10から層間絶観莫 6上にかけては第 2の層間糸 «莫11が形成さ この第 2層間絶縁膜 11上にはアルミニウムを 主体とする二層目のメタル層 12からなる遮光層 （遮光層） が形成されている。 この遮光層を構成する二層目のメタル層 12は、 後述するように画素領域の周囲 に形成される駆動回路等の周辺回路において素子間の接続用配線を構成する金属 層としても形成されるものである。従って、 この遮光層 12のみを形成するため に工程を ϋ¾πする必要がなく、 プロセス力禰 匕される。 また、 上言 S ¾)ii 2 は、 上言 Bffi助結合配線 10に対応する位置に、 後述の画素 と 03 £(1を 電気的に接続するための柱状の接続プラグ 15を貫通させるための開口部 12 a が形成さ それ以外は画素領域全面を覆うように形成される。 すなわち、 第 3 図に示されている平面図においては、 符号 12 a力 されている^^の枠が上 記開口部を表しており、 この開口部 12 aの外側がすべて遮光層 12となってい る。 これによつて、 第 1図の上方 （液晶層側） から入射する光をほぼ完全に遮断 して画素のスィツチング用 MO SFE Tのチャネル領域およびゥエル領域に光が 入り込んで光リーク電流が流れるのを防止することができる。
上記第 2層間糸翻莫 11は、 例えば TEOS (テトラェチルオルソシリケ一ト ) を材料としプラズマ CVD法により形成される酸化シリコン膜（以下、 TEO S膜と称する） を 3000〜6000オングストローム程度堆積した上に、 SO G膜 （スピン 'オン 'ガラス膜） を堆積し、 それをエッチバックで削ってからさ らにその上に第 2の TEOSS莫を 2000〜5000オングストローム程度の厚 さに堆積して形成される。遮光層を構成する二層目のメタル層 12は、 上記一層 目のメタル層 7 (7a) と同じものでよく、 例えば下層から T i/T iN/Al /T iNの 4層構造とされる。 各層は、 最下層の T iが 100〜600オングス トロ一ム、 その上の T iNが 1000オングストローム程度、 八1が4000〜 10000オングストローム、 最上層の T iNが 300〜600オングストロー ムのような厚さとされる。
この議例においては、 上言 光層 12の上に第 3層間絶縁膜 13が形成され、 この第 3層間糸 β莫 13の上に第 3図に示されているように、 ほぼ一画素に対応 した矢研狱の 寸 となる画素 ¾S 14が形成されている。 そして、 上言 31光 層 12に設けられた開口部 12 aに対応してその内側に位置するように、 上記第 3層間ife観莫 13および第 2層間絶観莫 11を貫通するコンタクトホール 16が 設けられており、 このコンタクトホーソレ 16内に上言 fflf助結合配線 10と上記画 素電極 14とを電気的に接続するタングステン等の高 ¾ 金属からなる柱状の接 続プラグ 15が充填されている。 さらに、 上記画素 ¾®14の上には、 パシベ一 シヨン S莫 1 7が全面的に形成されている。 ― 液晶ノ ネルを構成する際には、 この ΜΙίβ側 St反上にさらに配向膜を形成し、 ここ 反と対向するように所定の間隙にて、 対向 at反を対向配置する。 この対向 反の内面には、 予め対向電極 （共通電極） が形成されその上に配向膜が形成さ れている。 さらに、 一対の纏の周辺部をシール材により接着固定し、 それによ り形成された間隙に液晶を充填 ·封入することにより、液晶ノ ネルが構成される。 特に限定されないが、 接続プラグ 1 5を構成するタングステン等を CVD法に より被着した後、タングステンと第 3層間絶攝莫 1 3を CMP (化学的観戒研磨） 法で削って平坦化してから、 画素 ¾H 1 4を例えば低温スパッ夕法によりアルミ 二ゥム層を 3 0 0- 5 0 0 0オングストロームのような厚さに形成し、 パ夕一二 ングにより一辺が 1 5〜 2 0 m程度の正方形のような开狱として形成される。 なお、 上言 Ξί妾続ブラグ 1 5の形成方法としては、 C Μ Ρ法で第 3層間絶観莫 1 3 を平坦ィ匕してから、 コンタクトホールを開口し、 その中にタングステンを し て形成する方法もある。 上記パシベ一シヨン膜 1 7としては、 画素領域部におい ては 5 0 0~ 2 0 0 0オングストロームのような厚さの酸化シリコン膜が用いら t 雄の周辺回路部およびシール部 3 6、 スクライブ部には 2 0 0 0〜 1 0 0 0 0オングストロームのような厚さの窒化シリコン膜が用いられる。 なお、 前述 のシール部とは、 上記したように、 液晶パネルを構成する際に一対の基板を接着 固定するためのシール材の形成領域を示す。 また、 前述のスクライブ部とは、 本 発明の反射側液晶ノ ネル用基板が半導体ウエノ、一に多数個形成さ^ それをスク ライブラインに沿って書く半導体チップにダイシングして分離するする際のスク ライフ"領域に沿った部分（すなわち液晶パネル用 S†反の端部）となる部分である。 また、 画素領域部を覆うパシベ一シヨン膜 1 7として酸化シリコン膜を使用す ることにより、 U i?のばらつきによって反射率が大きく変ィ匕したり、 光の波長に よつて Ι率が大きく変動する現象を抑えることができる。
一方、 繊の周辺領 特に液晶が封入された領域よりも外側 （シール部材ょ りも外側） の領域を覆うパシベーシヨン膜 1 7は、 簾の耐水性等の におい て酸化シリコン膜に比べて保讓として優れた窒化シリコン膜を使用し、 この窒 化シリコン膜の単層構造とするか、 あるいは酸化シリコン膜の上に窒化シリコン 膜を形成した二層構造の保藤莫とすることにより信頼性を更に向上させることが できる。 すなわち、 外気に触れる «]¾辺領 特にスクライブ部においては、 そこから水分等が入り込みやすくなるが、 その部分を窒ィ匕シリコン膜の保議莫で 覆うので信頼性、 耐久性を向上することができる。
威寸 上に形成するパシベーション膜としては、 5 0 0〜 2 0 0 0オングス 卜ロームの範囲の膜厚を得れば、 画素電極による反射率の波長依存性の少ない反 射側液晶パネルを構成することができる。 なお、 ノ ンべーシヨン膜 1 7上には、 液晶ノ ネルを構成する際に、 ポリイミドからなる配向膜が全面に形成さ ラビ ンク' maされる。
第 3図は第 1図に示されている反射側の液品パネル 板の平面レイァゥト図で ある。 同図に示されているように、 この 例では、 データ線 7とゲート線 4と が互いに交差するように形成される。 ゲ一卜線 4がゲート電極 4 aを兼ねるよう に構成されるので、 第 3図のハッチング Hで示す簡所のゲ一ト線 4部分がゲ一ト 電極 4 aとなり、 その下の S反表面には画素スイッチング用 M 0 S F E Tのチヤ ネル領域 5 cが設けられる。 上記チャネル領域 5 cの両側 （第 3図では上下） の 繊表面には、 ソース、 ドレイン領域 5 a、 5 bが形成されている。 また、 デ一 夕線に接続されるソース 7 aは、 第 3 の縦方向に沿って延設されたデータ 線 7から突出するように形成されて、 コンタク卜ホールを介して MO S F E Tの ソ一ス領域 5 aに接続されている。
また、 保持容量の一方の端子を構成する P型ドーピング領域 8はゲ一ト線 4と 平行な方向 （画素行方向） に隣接する画素の P型ドーピング領域と連続するよう に形成されている。 そして、 画素領域の外側に西己設された電源ライン 7 0にコン タクトホール 7 1にて接続さ 0 V (接地電位） のような所定の ssが 卩加されるように構成されている。 この所定の HE V ssは、 対向 S反に配置さ れる共通 ¾の電位あるレヽはその近傍の電位、 またはデータ線に供給される画像 信号の振幅の中心電位あるレ、はその近傍の電位、 または共通 電位とが層信号 電位の振幅中心電位の中間電位のいずれかの電位であってもよい。 画素領域の外側において P型ドーピング領域 8を共通に電庄 V ss に接続する ことによって、 保持容量の一方の電極の電位を安定させ、 画素の非選択期間 （M O S F E Tの非導通時） に保持容量が保持する保持電位を安定化させ、 1フレ一 ム期間に画素電極に与える電位の変動を低減することができる。 また、 画素電極 の所望しない電位の変動を防止することができる。 また、 MO S F E Tの近傍に P型ドーピング領域 8を設け、 Pゥヱルの電位も同時に固定しているため、 MO S F E Tの ¾(本電位を安定させバックゲ一ト効果によるしきい値 ¾Εの変動を防 ぐことができる。
図示しなレ、が、 上記電源ライン 7 0は、 画素領域の外側に設けられる周辺回路 の Ρ型ゥエル領域にゥエル電位として所定の mJB V ss を供給するラインとして も使用されている。 上記電源ライン 7 0は上記デ一夕線 7と同一の一層目のメ夕 ル層によつて構成されている。 画素 1 4は各々矩开狱をなし、 隣接する画素
1 4とは^ ¾えば 1〃mのような間隔をおいて互い近接して設けられており、 画素 @¾間のすき間から漏れる光の量を極力減らすように構成されている。 また、 図では、 画素電極の形状の中心とコンタクトホール 1 6の中心とがずれ ているが、 両者の中心をほぼ一致させる又は重ねる方が、 隣接する画素 の隙 間から入った光がコン夕クトホールに到達するまでの距離が画素 部からほ ぼ均一になり、 光漏れの量を減らす上では好ましい。 この理由は、 コンタクトホ —ル 1 6の周囲は遮雄能を有する二層目のメタル層 1 2が 1 2 aにて開口され ているため、 画素電極 1 4の端部付近に開口 1 2 aがあると、 画素電極の間隙か ら入射した光が二層目のメタル層 1 2と画素電極 1 4の裏面の間で乱反射して、 開口 1 2 aまで至り、 その開口から下の 反側に入射して光リークが発生してし まうからである。従って、 画素電極の中心とコンタクトホール 1 6の中心とをほ ぼ一致させる又は重ねることにより、 隣接する画素 の隙間から入った光がコ ン夕クトホールに到達するまでの距離が各画素電 S¾部からほぼ均一になり、 基 板側に光 λ!寸する恐れのあるコンタクトホールに光が届きにくくすることができ るので好ましい。
なお、上記難例では、画素スィツチング用 MO S F Ε Τを Νチャネル型とし、 保持容量の一方の電極となる半導体領域 8を P型ドーピング層とした場合につい て説明したが、 ゥェル領域 2を N型とし、 画素スイッチング用 MQSFETを P チャネル型とし、 保持容量の一方の βとなる半導体領域を N型ドーピング層と することも可能である。 その^、 保持容量の一方の電極となる Ν型ドーピング 層には、 Ν型ゥエル領域に印加されるのと同様に所定の電位 V DD を印加するよ うに構成するのが望ましい。 なお、 この所定の定電位 V DDは、 Ν型ゥエル領域 に電位を与えるものであるため、 電源€Εの高し、側の電位であることが好ましレ、。 すなわち、 画素スイッチング用 M0SFETのソース ' ドレインに印加される画 像信号の ¾ΕΕが 5 Vであれば、 この所定の定電位 V DD も 5 Vとすることが好ま しい。
さらに、 画素スイッチング用の M0SFETのゲート Sg4aには、 15Vの ような大きな が印加されるのに対し、 周辺回路のシフトレジス夕等のロジッ ク回路などは 5 Vのような小さな MEで駆動される （周辺回路の一部、 例えばゲ ート線に趙信号を供給する回路等は 15 Vで駆動される） ため、 5 Vで動作す る周辺回路を構成する F E Tのゲ一ト絶縁膜を、 画素スイッチング用 F E Tのゲ —ト糸翻莫よりも薄く形成して （ゲート糸 剥莫の 工程を別工程とする、 また は周辺回路の F E Tのゲ一ト絶攝莫表面をエッチングする等により形成して）、 周辺回路の FETの応^ 性を向上させ周辺回路 （特に、 高速な が求められ るデータ線側駆動回路のシフトレジス夕） の動作逾复を高めるという技術が考え られる。 このような技術を適用した^、 ゲート絶 莫の耐圧から、 周辺回路を 構成する F E Tのゲート絶 fl臭の厚みを画素スイッチング用 F E Tのゲ一ト 縁 月臭の厚みの約 3分の 1〜 5分の 1 (例えば 80〜200オングストローム） にす ることができる。
ところで、 第 1の実施例における駆動波形は図 8に示すようになる。 図中、 V Gは画素スィツチング用 MO S FE Tのゲ一ト こ印加される趙信号であり、 期間 t HI は画素の M0SFETを導通させる選す應間 （¾期間） であって、 その以外の期間は画素の MO S F E Tを非導通とする非選択期間である。 また、 V dはデ一夕線に印加される画像信号の最大振幅、 V cは画像信号の中心電位、 L C— C OMは S寸 β側 反と対向する対向 ¾反に形成された対向 （共通） 電 極に印加される共通電位である。
保持容量の電極間に印加される電圧は、 図 8に示すようなデ一夕線に印加され る画像信号 SHVdと P型半導体領域 8にかかる 0 Vのような所定の ffiV s s の差で される。 しカゝし、 本来保持容量に印加されるべき電輕は画像信号電 圧 V dと画像信号の中心電位 V cとの差の約 5 V (図 6の液晶ノ ルの対向 S反 3 5に設けられる対向 （共通） 3に印加される共通電位 L C— C OMは V cより Δνだけシフ卜されているが、 実際に画素電極に印加される電圧も Δνシ フトした Vd— Δνとなる） で十分である。 そこで、 第 1の ¾Μ列においては、 保持容量の一方の端子を構成するドーピング領域 8をゥヱルと^ 性 （P型ゥ工 ルの ¾ ^は N型） にし、 画素領域の周辺部で V cもしくは L C— C O M近傍の電 位に接続し、 ゥエル電位 （例えば P型ゥエルは V s s ) とは異なる電位にするこ とも可能である。 これにより保持容量の一方の mi¾ 9 aを構成するポリシリコン あるいはメタルシリサイド層直下の絶縁膜 9 bを、 画素スイッチング用 F E Tの ゲ一ト絶観莫でなく周辺回路を構成する F E Tのゲート絶繊莫と同時に形成する ことで、 上記 列に比べて保持容量の糸色観 Iffを 3分の：!〜 5分の 1にするこ とができ、 これによつて容量値を 3 ~ 5倍にすることもできる。
第 1図 （b ) は本発明のー 例の画素領域の周辺部の断面 （第 3図 II-II) を示す。 画素領域の走査方向 （画素行方向） に伸びたドーピング領域 8を所定の 電位（V ss) に接続する構成を示している。 8 0は周辺回路の MO S F E Tのソ —ス · ドレイン領域と同一工程で形成した P型コンタクト領域であり、 ゲート電 極形成前に形成したドーピング領域 8に対して、 ゲ一ト¾»成後に同極性の不 純物をイオン注入して形成される。 コンタクト領域 8 0は、 コンタクトホール 7 1を介して 線 7 0に接続さ 定 MffV s sが印加される。 なお、 このコン夕 クト領域 8 0上も三層目のメタル層からなる遮光層 1 4 ' によって遮光される。 すなわち、 画素領域の全周を囲む周辺領域には、 画素領域の最^ の画素の画素 m 1 4と分離された遮光層 1 4 ' が形成される。 この遮光層 1 4 ' は画素 m¾
1 4と同一層である。 最 の画素 1 4と周辺領域の遮光層 1 45 との間隙 から入り込む光を遮光するために、 一層目のメタル層 12' 最^ ¾の画素領域 の遮光層 12から延在されて酉己置される。
第 2図は、 画素領域の外側に駆動回路等の周辺回路を構成する CM〇 S回路素 子の実施例の断面図を示す。 なお、 第 2図において、 第 1図と同一符号カ^され ている箇所は、同一工程で形成されるメタル層、絶観莫および半導体領域を示す。 第 2図において、 4a, 4a， は周辺回路 （CMOS回路） を構成する Nチヤ ネル MOSFET, Pチャネル MQSFETのゲート11®、 5a (5b)， 5a'
(5b' ) はそのソース （ドレイン） 領域となる N型ドーピング領域， P型ドー ピング領 t 5 c, 5 c' はそれそれチャネル領域である。 第 1図の保持容量の 一方の電極を構成する P型ドーピング領域 8に対して定電位を供給するコンタク ト領域 80は、 上記 Pチャネル MOSFETのソース （ドレイン） 領域となる P 型ドーピング領域 5 a， (5b' ) と同-- -ェ程で形成される。 27 a， 27 cは 一層目のメタル層で構成され電源 Mil (0V, 5 又は15 ） に接続されたソ —ス、 27 bは一層目のメタル層で構成されたドレイン ASである。 32 aは二 層目のメタル層からなる Ε^ϋであり、 周辺回路を構成する素子間を接続する配 線として使用される。 32bも二層目のメタル層からなる電源配^ ϋであるが、 遮光層としても機能している。遮光層 32 bは、 Vcや LC一 COMあるいは電 m ± 0 V等の一定電位のいずれに接続されてもよく、 あるレ、は電源西線等から 電気的に分離されて不定の電位であってもよい。 14' は三層目のメタル層であ り、 周辺回路部ではこの三層目のメタル層力 ¾光層として用いられており、 周辺 回路を構成する半導体領域に光が通過してキヤリァが発生し、 半導体領域での電 位が不安定になるのを防止する。 つまり、 周辺回路でも二層目と三層目のメタル 層によつて遮光がなされる。
前述したように、 周辺回路部のパシベ一シヨン膜 17は、 画素領域のパシベ一 ション膜を構成する酸化シリコン膜よりも保薩莫として優れた窒化シリコン膜ぁ るいは酸化シリコン膜の上に窒化シリコン膜を形成した二層構造の保讓莫として もよい。 また、 特に制限されないが、 この ¾ 列の周辺回路を構成する M0SF ETのソース . ドレイン領域は自己^技術で形成しても良い。 さらに、 いずれ の MOSFE Tのソース ' ドレイン領、域も LDD (ライ トリ一 ' ドーブト · ドレ イン）構造あるいは DDD (ダブル' ド一ブト · ドレイン）構造とするようにし ても良い。 なお、 画素スイッチング用 F Ε Τは大きな ®ϊで駆動されること、 光 リーク S¾を防止しなければならないことを考慮して、 オフセット （ゲート β とソース ' ドレイン領域間に距離を持たせた構造） とするとよい。
第 4図 （a) , (b) , (c) は、 それそれ本発明に係る液晶パネル用 ΜΙί電 極側基板の他の実施例を示す。 第 4図 （a)〜 （c) において、 第 1図， 第 2図 と同一符号が付されて 、る箇所は、 同一工程で形成される層および半導体領域を 示す。
第 4図 （a) に示されている錢例は、 第 1図の鎌例において画素 Sffil 4 の裏面に例えば窒化チタン、 すなわちチタンナイトライド （TiN) からなる反 射防 JJJ莫 18を設けたものである。 このような 防 ih l 8が設けられている と、 第 1図の第 1の実施例に比べて更に遮光効果が高くなる。 すなわち、 第 1の 例では、 遮光層 12が設けられている力、 この遮光層 12がアルミニゥムの ような比較的反射率の高いメタル層で構成されているため、 第 4図 （a)の符号 Aで示すように斜め方向から画素 14と 14との隙間から λした光が遮光 層 12の表面で 寸してさらに画素 «の裏面で反射し、 このような反射を繰り 返すことで上 妾続プラグ 15が形成されている箇所に設けた開口部 12 aから MOSFE Tの側に光が漏れて基板に達し光リ一ク電流が流れるおそれがあるが、 反射防 18が設けられていると、 画素 '¾g 14の隙間から Μλした光を吸収 することができ、 より一層光リーク亀 を防止することができる。 なお、 チタン ナイトライド （TiN) からなる SI寸防 1莫 18の好ましい厚みは 500〜10 00オングストロームである。 上言 寸防 莫 18は、 画素 の裏面でなく遮 光層 12の表面あるいは層間絶 HI莫の中間に設けるようにしても良い。
第 4図 （b) に示されている難例は、 画素 4の裏面に反射防 ±1莫 18 を設けるようにした第 4図 （a)の実施例において、 画素電極 14と 14の隙間 に露出する第 3層間絶縁膜 13の表面に、 少なくとも斜面を有する V字状の溝 1 9を互いに隣接する画素' βの間に形成しておくようにしたものである。 これに よって、 符号 Bのように基板の真上から画素電極 1 4の隙間へ入射した光を斜め 方向に反射させて画素電極裏面側の反射防 1莫 1 8で吸収し、 画素電極の隙間に 露出する絶繊莫の表面あるいはその下方の遮光層で反射した光がそのまま 1 8 0 度方向転換して出射するのを防止することができる。 このような反射光が出射さ れると、 画素電極に電圧を印加しなレヽ状態で λ!寸光を反射して白表示を行なうよ うに設定されるノ一マリホワイトモ一ドの液晶パネルにおいては、 上記画素 ¾H の隙間で威寸して出射した光は、 Sffiが印加されなレヽ画素 S ^で 寸された光と 同様に見えることとなるため、 表示画質を低下させるおそれがあるが、 第 4図
( b ) のような V溝 1 9が層間絶観莫 1 3に形成されていると、 そのような反射 光をなくすことができるため、 画質を向上させることができる。
第 4図 （c ) に示されている錢例は、 画素 SS I 4の裏面に威寸防 ±1!莫1 8 を設けるようにした第 4図 （a) の実施例において、 画素電極 1 4と 1 4の隙間 の下方の遮光層 1 2の表面に、 V字状の溝 1 9を各画素電極の境界に沿って形成 しておくようにしたものである。 これによつて、 ± した第 4図 （b) の 例 と同様の効果が得られる。
第 4図 （b) , ( c ) においては、 溝 1 9を断面 V字状に形成したものを示し たが、 断面形状はこれに限定されるものではなく、 溝の内面が少なくとも斜面を 有していればその斜面にて入射光を入射方向に対して 1 8 0 ° ずれた角度で反射 することにより、 その反射光を ^Ιί防 ±ϋ莫にて吸収することができる。 溝の开 犬 はこれ以外に例えば一方の画素電極の端部に沿って斜面を有し、 これと隣接する 画素 の端部に沿って垂直面を有する溝でも良いし、 ほぼ V字 として底 面に若干の平坦部を有する溝あるいは複数列の溝であっても良い。
なお、 以上の第 4図の構成において、 上記反射電極 1 4とその下の遮光層 1 2 としてのメタル層との間に、 前述の T E O S膜（一部エッチングにより残存した S〇G膜を含む） からなる層間絶観莫 1 3の他に、 その下に窒化シリコン膜を形 成してもよい。 逆に、 T E O S膜 1 3の上に窒化シリコン膜を形成するようにし てもよい。 このように窒化シリコン膜を ϋ¾口した二層構造の層間絶観莫 1 3の構 造を用いることにより水等が進入しにくくなつて耐湿性が向上する。 この二層構 造の層間議莫は、 画素領域だけでなく、 その周辺領域にぉ 、て二層目のメ夕ル 層 3 2 a , 3 2 bの上に形成されてもよく、 それにより周辺領域での耐湿性を向 上できる。 さらに、 窒化シリコン膜の屈折率は保護絶観莫 1 7に使われる酸化シ リコン膜の屈折率 1 . 4〜1 . 6より高い 1 . 9〜2 . 2であるため、 保護絶禄 膜 1 7に液晶側から光が Λ寸した時、 窒化シリコン膜との界面で屈折率差によつ て λ!寸光が l寸する。 これによつて層間膜へ光の λ!寸カ s減少するため、 半導体領 域に光が通過してキヤリアが発生し、 半導体領域での電位が不安定になるのを防 止でぎる。
第 5図は上記実施例を適用した液晶パネル用基板 （反射電極側基板） の全体の 平面レイァゥト構成を示す。
第 5図に示されているように、 この実施例においては、 基板の周縁部に設けら れている周辺回路に光が XI寸するのを防止する遮光層 2 5が設けられている。 こ の遮光層は画素電極 1 4と同一層により形成されるものである。 周辺回路は、 上 記画素 misがマトリヅクス状に配置された画素領域 2 0の周辺に設けら 上記 データ線 7に画像デ一夕に応じた画像信号を供給するデータ線駆動回路 2 1ゃゲ 一ト線 4を順番に «するゲ一卜線駆動回路 2 2、 パッド領域 2 6を介して外部 から入力される画像データを取り込む入力回路 2 3、 これらの回路を ffj卿する夕 ィミング 脚回路 2 4等の回路であり、 これらの回路は画素電極スイツチング用 MO S F E Tと同一工程または異なる工程で形成される M〇 S F E Tを能動素子 もしくはスィッチング素子とし、 これに抵抗や容量などの負荷素子を組み合わせ ることで構成される。
この霞例においては、 上君 S 光層 2 5は、 第 1図に示されている画素 ¾ϋ ΐ 4と同一工程で形成される三層目のメタル層で構成さ 鹭源 ¾ϊや画像信号の 中心電位あるいは L Cコモン電位等の所定電位が印加されるように構成されて Iヽ る。遮光層 2 5に所定の電位を印加することでフローティングゃ他の電位である に比べて反射を少なくすることができる。 また、 遮光層 2 5を電源配線に接 続せずにフローティングとすることもできる。 このようにすれば、 遮光層 2 5に より液晶層に電位が印加されないので、 周辺領域にて誤表示されることがなくな る。 - なお、 2 6は鼇源 を供給するために使用されるパッドもしくは端子が形成 されたパッド領域である。外部から信号を入力するパヅド領域 2 6は上記シール 材 3 6の外側に来るようにシール材を設ける位置が設定されている。
第 6図は上言 Bi夜晶パネル St反 3 1を適用した反射型液晶パネルの断面構成を示 す。 第 6図に示すように、 上言 晶パネル基板 3 1は、 その裏面にガラスもしく はセラミック等からなる支持 反3 2が接着剤により接着されている。 これとと もに、 その表面側には、 L Cコモン電位が印加される透明導 M ( I T O) から なる対向 (共通 ともいう） 3 3を有する入射側のガラス 反 3 5が適当 な間隔をおいて配置さ 周囲をシール材 3 6で封^された間隙内に周知の T N (Twisted Nematic )型液晶または ¾E無印力【]状態で液晶分子がほぼ垂直配向さ れた S H (Super Homeotropic ) 型液晶 3 7などが充墻されて液晶パネル 3 0と して構成されている。
周辺回路上の遮光層 2 5は、 液晶 3 7を介在して対向 3 3と対向されるよ うに構成されている。 そして、 遮光層 2 5に L Cコモン電位を印加すれば、 対向 電極 3 3には L Cコモン電位が印加されるので、 その問に介在する液晶には直流 電圧が印力□されなくなる。 よって T N型液品であれば常に液晶分子がほぼ 9 0 ° ねじれたままとなり、 S H型液晶であれば常に垂直配向された状態に液晶分子が 保たれる。
この鐵例においては、 半導イ機反からなる上 夜晶パネル纖 3 1は、 その 裏面にガラスもしくはセラミック等からなる支持 St反 3 2が接着剤により接合さ れているため、 その «が著しく高められる。 その結果、 液晶パネル 反3 1に 支持 ¾1反3 2を接合させてから対向 S反との貼り合わせを行なうようにすると、 パネリレ全体にわたって液晶層のギヤップが均一になるという利点がある。
(絶徽生基板を用いた液晶パネル用基板の説明）
以上の説明では半導 ί機反を用レヽた液晶ノ ネル用纖の構 びそれを用!/、卞こ 液晶パネルについて説明してきたが、 以下にはガラス等の絶緩生基板を用いた反 液晶パネル用 «の構造について説明する。 ― 第 1 0図は反身裡液晶パネル用 *t反の画素の構成を示す断面図である。 同図は、 第 1図と同様に、 第 3図の平面レイァゥト図における線 I― Iに沿った断面図を 示している。 本 例においては画素スィツチング用のトランジスタとして T F Tが用いられている。 第 1 0図において第 1図、 第 2図と同一符号 寸けられて いる箇所は、 これらの図と同一機能を有する層及び半導体領域を示す。 1は石英 や無アル力リ†生のガラス 反であり、 この糸 反上には単結晶又は多結晶ある いはアモルファスのシリコン膜（5 a, 5 b , 5 c , 8の形 力形成されて おり、 このシリコン！!肚には齊搬化して形成した酸化シリコン膜と C V D法で堆 積した酸化シリコンもしくは窒化シリコンの二層構造からなる絶 MA莫 4 b , 9 b が形成される。 なお、 絶観莫 4 bの上層の酸ィ匕シリコンもしくは窒ィ匕シリコン膜 の形成前には、 シリコン膜の 5 a, 5 b , 8の領域に N型不純物がドーピングさ れて、 T F Tのソース領域 5 a， ドレイン領域 5 b , 保持容量の 領域 8が形 成される。 さらに絶榻莫 4 b上には、 T F Tのゲート S®4 aと保持容量の他方 の電極 9 aとなるポリシリコンまたはメタルシリサイド等の酉 a^iiが形成される。 以上のように、 ゲート ¾S4 a, ゲート糸觸膜 4 b，チャネル 5 c , ソース 5 a, ドレイン 5 bからなる T F Tと、 9 aと糸色縁 U莫 9 bからなる保持容量と が形成される。
また、 西 e^H 4 a, 9 a上には窒化シリコンまたは固贫化シリコンにより形成さ れる第 1層間絶攝莫 6が形成さ u この絶縁膜 6に形成されたコンタクトホール を介してソース領域 5 aに接続されるソース ¾¾7 a力 アルミニウム層からな る第 1メタル層により形成される。 第 1メタル層の上には層間糸観莫 1 1と遮光 層 1 2が第 1図と同様に形成される。遮光層 1 2の上にはさらに酸化シリコン あるレ、は窒化シリコン あるいは酸化シリコン膜と窒ィ匕シリコン膜のニ層構造 により形成される第 2層間 観莫 1 3が形成される。 この第 2層間絶観莫 1 3は、 CMP法により平坦化さ その上にアルミニウムからなる威す ¾ϋとなる画素 Sが各画素毎に形成される。 なお、 シリコン膜の ¾¾領域 8と画素 β 1 は コンタクトホール 1 6を介して電気的に接続される。この接続は、第 1図と同様、 夕ングステン等の高 t!^^eからなる接続ブラグ 1 5を埋め达み形成して行われ る。 なお、 遮光層 1 2は第 1図 （b) の断面図に該当する個所にも形成さ 画 素電極 1 4とその周辺領域を遮光する遮光層 1 4， の同一層の下に、 両者の間隙 から入り込む光を遮光する遮光層 1 2， が二層目のメタル層として配置される。 以上のように、 ϋ色観反上に形成された T F Τ及び保持容量の上方に威寸 ffi が形成されるので、 画素電極領域が広くなり、 また保持容量も第 3図の平面レィ アウト図と同様に威寸¾¾下に広い面積で形成できるので、 高精細 （画素が小さ い） パネルであっても、 高い開口率 （反射率） を得ることができるだけでなく、 各画素での印加 の保持が十分に可能となつて駆動が安定ィ匕する。
また、 これまでの ¾5¾例と同様に、 反射 上には、 酸化シリコン膜から なるパシベーシヨン膜 1 7が形成される。 なお、 液晶パネル用雄の全鎌戯 び液晶パネルの構成は、 第 5図及び第 6図と同様である。従って、 駆動回路等の 周辺回路も T F Tをトランジス夕素子として構成される。 周辺回路部を含む周辺 領域においては、 第 2図と同様に、 二層目のメタル層 3 2 a， 3 2 bが CMO S 型 T F Tの上方に素子間の接続酉線や、 それを延在/分離した遮光層として配線 されている。
なお、 雄の下方からの光入射も想定されるのであれば、 シリコン膜 5 a， 5 b , 8の下にさらに遮光層を配置してもよい。 また、 図ではゲート電極がチヤネ ルより上方に位置するトップゲートタイプであるが、 ゲート USを先に形成し、 ゲ一ト糸色観莫を介した上にチャネルとなつシリコン膜を西己置するボトムゲート夕 イブにしてもよい。 さらに、 周辺回路領域は、 窒化シリコン膜、 あるいは酸ィ匕シ リコン S莫と窒化シリコン膜の二層構造とすることにより、 而ぉ显性を向上すること ができる。
(本発明の威裡液晶ノ ネルを用いた電子概の説明）
第 8図は、 本発明の液晶ノ ネルを用いた電子 βの一例であり、 本発明の反射 型液晶パネルをライトバルブとして用いたプロジェクタ （投写型表示装置） の要 部を平面的に見た概略構成図である。 この第 8図は、 光学要素 1 3 0の中心を通 つて配置した光源部 1 1 0、 インテグレー夕レンズ 1 2 0、 偏光変換素子 1 3 0 から概略構成される偏光照明装置 1 0 0、 偏光照明装置 1 0 0から出射された S 偏光束を S偏光束威寸面 2 0 1により 寸させる偏光ビームスプリツ夕 2 0 0、 偏光ビームスプリッ夕 2 0 0の S偏光反射面 2 0 1から反射された光のうち、 青 色光（B)の成分を分離するダイクロイツクミラ一 4 1 2、分離された青色光（B) を青色光を変調する反射型液晶ライトバルブ 3 0 0 B、 青色光が分離された後の 光束のうち赤色光 (R) の成分を 寸させて分離するダイクロイツクミラ一 4 1 3、 分離された赤色光 (R) を変調する 煙液晶ライトノ"レブ 3 0 0 R、 ダイ クロイツクミラー 4 1 3を透過する残りの緑色光 （G) を変調する反射型液晶ラ ィ トバルブ 3 0 0 G、 3つの反身煙液晶ライ トバルブ 3 0 0 R、 3 0 0 G、 3 0 0 Bにて変調された光をダイクロイツクミラ一 4 1 2， 4 1 3 , 偏光ビームスプ リツ夕 2 0 0にて合成し、 この合 «をスクリーン 6 0 0に投写する投写レンズ からなる投写光学系 5 0 0から構成されている。 上記 3つの反射型液晶ライトバ ルブ 3 0 0 R、 3 0 0 G、 3 0 0 Bには、 それそれ前述の液晶パネルが用いられ ている。
光源部 1 1 0から出射されたランダムな偏光束は、 インテグレー夕レンズ 1 2 0により複数の中間光束に分割された後、 第 2のィンテグレー夕レンズを光 λΐ 側に有する偏光変換素子 1 3 0により偏光方向がほぼ揃った一種類の偏光束 ( S 偏 に変換されてから偏光ビ一ムスプリヅ夕 2 0 0に至るようになつている。 偏光変換素子 1 3 0から出射された S偏光束は、 偏光ビ一ムスプリッ夕 2 0 0の S偏光束威寸面 2 0 1によって反射さ 反射された光束のうち、 青色光 (Β ) の光束がダイクロイツクミラ一 4 1 2の青色光反射層にて反射さ; 反射型液 晶ライトノ^レブ 3 0 0 Bによって変調される。 また、 ダイクロイツクミラー 4 1 2の青色光反射層を »した光束のうち、 赤色光 (R) の光束はダイクロイツク ミラ一 4 1 3の赤色光 寸層にて威寸さ 反身樫液晶ライ卜バルブ 3 0 O Rに よって変調される。
一方、 ダイクロイツクミラ一 4 1 3の赤色光麵層を した緑色光 (G) の 光束は反身煙液晶ライトバルブ 3 0 0 Gによって変調される。 このようにして、 それそれの反身裡液晶ライトバルブ 3 0 0 R、 3 0 0 G、 3 0 0 Bによって変調 S¾¾液晶ライトバルブ 3 0 0 R、 3 0 0 G、 3 0 0 Bとなる威煙液晶パネル は、 T N型液晶 （液晶分子の長軸が電圧無印加時にパネル基板に略並行に配向さ れた液晶） または S H型液晶 （液晶分子の長軸が電圧無印加時にパネル基板に略 垂直に配向された液晶） を ί細している。
Τ Ν型液晶を採用した には、 画素の反射 と、 対向する の共通 β との間に挟持された液晶層への印加電圧が液晶のしきレヽ値電圧以下の画素 (〇 F F画素） では、 入射した色光は液晶層により楕円偏光さ 反射 により威寸 さ 液晶層を介して、 入射した色光の偏光軸とほぼ 9 0度ずれた偏光軸成分の 多い楕円偏光に近い状態の光として反射'出射される。 一方、 液晶層に MffiEロカ口 された画素（O N画素）では、 λ!ίした色光のまま反射 ItMに至り、反射されて、 入射時と同一の偏光軸のまま威寸 ·出射される。 反射 に印加された Hffに応 じて T N型液晶の液晶分子の酉己列角度が変化するので、 入射光に対する反射光の 偏光軸の角度は、 画素のトランジス夕を介して反射' に印加する ¾ΕΕに応じて 可変される。
また、 S H型液晶を採用した i½には、 液品層の印加 ¾Eが液晶のしきい値電 圧以下の画素 （O F F画素） では、 入射した色光のまま反射 に至り、 励寸さ れて、 入射時と同 光軸のまま威ォ'出射される。 一方、 液晶層に SEE印加さ れた画素 （O N画素） では、 λΐ寸した色光は液晶層にて楕円偏光さ i m により反射さ 液晶層を介して、 入射光の偏光軸に対して偏光軸がほぼ 9 0度 ずれた偏光軸成分の多い楕円偏光として反射 ·出射する。 T N型液晶の と同 様に、 反射 ®Sに印加された に応じて S H型液晶の液晶分子の酉己列角度が変 ィ匕するので、 入射光に対する反射光の偏光軸の角度は、 画素のトランジスタを介 して反射 に印加する ®ϊに応じて可変される。
これらの液晶パネルの画素から反射された色光のうち、 S偏光成分は S偏光を 威寸する偏光ビ一ムスプリッ夕 2 0 0を翻せず、一方、 Ρ偏光成分は) Siiする。 この偏光ビームスプリッ夕 2 0 0を透過した光により画像が形成される。従って、 投写される画像は、 T N型液晶を液晶パネルに用いた場合は〇 F F画素の 寸光 が投写光学系 5 0 0に至り 0 N画素の反射光はレンズに至らないのでノーマリー ホワイト表示となり、 S H液晶を用いた は O F F画素の 寸光は投写光学系 に至らず ON画素の 光が投写光学系 5 0 0に至るのでノーマリ一ブラック表 示となる。
裡液晶パネルは、 ガラス 反に T F Tアレーを形成したアクティブマトリ クス型液晶パネルに比べ、 半導体技術を利用して画素が形成されるので画素数を より多く形成でき、 且つノ ネルサイズも小さくできるので、 高精細な画像を投写 できると共に、 プロジェクタを小型化できる。
第 6図にて説明したように、 液晶パネルの周辺回路部は遮光層で覆わ 対向 反の対向する位置に形成される対向 βと共に同じ電位 （例えば L Cコモン電 位。但し、 L Cコモン電位としない場 は画素部の対向 MSと異なる電位となる ので、 この場 画素部の対向電極とは分離された周辺対向電極となる。 ） が印カロ されるので、 両者間に介在する液晶にはほぼ 0 Vが印加さ 液晶は O F F状態 と同じになる。従って、 T N型液晶の液晶パネルでは、 ノーマリホワイト表示に 合わせて画像領域の周辺が全て白表示にでき、 S H型液晶の液晶ノ ネルでは、 ノ —マリブラック表示に合わせて画像領域の周辺が全て黒表示にできる。
上記実施例に従うと、 反射型液晶パネル 3 0 O R, 3 0 0 G、 3 0 0 Bの各画 素電極に印加された電圧が充分に保持されるとともに、 画素電極の反射率が非常 に高いため鮮明な映像が得られる。
第 9図は、 それぞれ本発明の威す型液晶ノ ネルを使った電子 βの例を示す外 観図である。 なお、 これらの電子 βでは、 偏光ビームスプリツ夕と共に用いら れるライトバルブとしてではなく、 直ネ翻の M裡液晶パネルとして使用される ため、 反射 ¾ϋは完全な鏡面である必要はなく、 ネ II确を広げるためには、 むし ろ適当な凸凹を付けた方が望ましいが、 それ以外の構成要件は、 ライトバルブの と基本的に同じである。
第 9図（a)は携帯観舌を示す糾見図である。 1 0 0 0は携帯 ¾|舌本体を示し、 そのうちの 1 0 0 1は本発明の反 液晶パネルを用いた液晶表示部である。 第 9図 （b) は、 腕時計型電子 βを示す図である。 1 1 0 0は時計本体を示 す斜視図である。 1 1 0 1は本発明の反射型液晶パネルを用いた液晶表示部であ る。 この液晶パネルは、 »の時計表示部に比べて高精細の画素を有するので、 テレビ画像表示も可能とすることができ、 腕時計型テレビを実現できる。
第 9図（c )は、 ワープロ、ノ Wコン等の携帯型情報娜里装置を示す図である。 1 2 0 0は情報処理装置を示し、 1 2 0 2はキ一ボ一ド等の入力部、 1 2 0 6は 本発明の反身裡液晶パネルを用いた表示部、 1 2 0 4は情報処理装置本体を示す 。各々の電子 βは 池により駆動される電子 «であるので、 光源ランプを持 たない反身煙液晶パネルを使えば、 «¾ を延ばすことが出来る。 また、 本発 明のように、 周辺回路をパネゾレ基板に内蔵できるので、 部品点数が大幅に減り、 より軽量化'小型ィ匕できる。
なお、 以上の難例においては、 液晶パネルの液晶として Τ Ν型とホメオト口 ピック配向の S Η型に関して説明したが、 他の液晶に置き換えても! 可能であ ることは言うまでもない。 以上説明したように、 この発明は、 寸 ¾!¾としての画素 と該画素 S¾に 電圧を印加するスィツチンク"素子の端子電極等を構成する導電層との間に、 上記 画素電極と上言3¾子電極とを接続するためのコンタクトホール开成箇所のみに画 素領域における開口を有する遮光層を設けるようにしたので、 入射側から駆動素 子の側に漏れる光の量をほぼゼロにすることができ、 半導体層又は半導体基板に 流れる光リーク亀 を大幅に iS することができるという効果がある。
また、 同一 SfeJ:に、 画素 がマトリックス状に E置された画素領域とその 外側に周辺回路が設けられて V、る威煙液晶ノ ネルにぉレ、ては、 周辺回路では、 画素領域の反射 «を構成するメタル層と同一の層により構成された遮光層を設 けるようにしたので、 プロセスの工程数を増加させることなく画素領 i或および周 辺回路の光の漏れ量を減らし、 光リ一ク ¾ ^を ifi することができるという効果 がある。
さらに、 同一≤肚に、 画素 がマトリックス状に配置された画素領域とそ の外側に周辺回路が形成された威裡液晶パネルにおいては、 画素動耀の下方 に、 上記周辺回路で配 ¾ϋもしくは遮光層として使用される層を用いて上記画素 領域の遮光層を形成するようにしたので、 プロセスの工程数を増加させることな く遮光層を形成することができるという効果がある。
さらに、 上記画素 の下方側に si寸防 iu莫を設けるようにしたので、 上言 s 光層を比較的 si寸率の高レヽ^ s層で構成した ¾ ^にも遮光層の表面で si寸した光 を吸収することができ、 遮光層の表面と画素 の裏面との間で反射を繰り返し て画素 ¾とスイッチング素子とを接続する導電体形成箇所に設けた開口部から 下方側に光力漏れて半導体層又は半導 に達し光リ一ク ®¾が流れるのを防 止することができるという力果がぁる。
また、 上記画素 の下方側に威寸防 莫を設けるとともに、 画素領域の画素 電極と画素電極の隙間に露出する絶編莫の表面もしくはその下方の遮光層の表面 に、 少なくとも斜面を有する溝を画素電極の間に形成しておくようにしたので、 画素 ¾sの隙間から入射した光を斜め方向に反射させて画素 ®s裏面側の反射防 ±u莫で吸収し、 画素 @ιの隙間に露出する絶縁膜の表面あるレヽはその下方の遮光 層で反射した光がそのまま 1 80度方向転換して出射するのを防止して、 表示画 質を向上させることができるという交カ果がある。

Claims

請 求 の 範 囲 ―
1 . 反射電極となる画素電極と、 該画素電極への ロカ卩を制御するスィッチ ング素子とを有する画素単位が ¾fe±にマトリックス状に配置されてなる液晶パ ネル用 反において、
Ιίϋ己画素 と I Sスイッチング素子の端子！ ^を構成する導 milとの間に、 ΙΪΙ己画素電極と ΙίΠΒ^子電極とを接続するためのコン夕クトホールを形成し、 該コンタクトホールの形成箇所を囲む開口を冇し、 隣接する複数の fifi己画素電 極の間の領域には開口を有さない遮光層を、 前記画素 と^ §己導 «との間に 設けることを牛 教とする液晶パネノレ用 S反。
2. 編己画素 βと編 31光層との間に反射防 を設けることを;^教とする 請求項 1記載の液晶パネル用纖。
3. 編己画素電極の下面に、 該画素電極とほぼ同 -形状の反射防 ± を配置し たことを特徴とする請求項 2記載の液晶パネル用基板。
4. tirlBSI寸防 は窒化チタンからなることを特徴とする請求項 2または 3 記載の液晶ノ ネル用纖。
5. |^3¾ィ匕チタンの は 5 0 0〜1 0 0 0オングストロームであることを 髓とする請求項 4記載の液晶パネル用基板。
6. 隣接する複数の ΙΪΙ3画素 Sの間の領域においては、 己画素 の下層 糸色锡莫の表面もしくは該下層觸膜の下方の編 光屑の表面に、 少なくとも斜 面を有する溝を形成してなることを とする請求項 1乃至 4の ヽずれかに記載 の液晶パネル用麵。
7. 前記画素電極の下面に、 該画素電極とほぼ同一 ttの反射防 ±ϋ莫を配置し たことを待敫とする請求項 6記載の液晶ノ ネル用基板。
8. ISS射防 1莫は窒化チタンからなることを«とする請求項 7記載の液 晶パネル用繊。
9. 編 化チタンの]] ϋ享は 5 0 0〜： I 0 0 0オングストロームであることを とする請求項 8記載の液晶ノ ネル用 ¾t反。
1 0. ttii己コンタクトホールは ttri己画素 の平面开狱におけるほぼ中心とな る位置に設けることを特徴とする請求項 1乃至 9のいずれかに記載の液晶パネル 用簾。
1 1. I寸 rnsとなる画素 mi と、 該画素 への 印加を Φ脚するスィヅ チング素子とを有する画素単位が at反上にマトリックス状に配置されてなる液晶 パネル用 si反において、
複数の編己画素単位から構成される画素領域と、 該画素領域の周辺領域に配置 される周辺回路とを同一 s反上に構成し、
編己画素領域における] iflBS射 ®iと同一層により構成された遮光層を、 ΙίίΙΒ 周辺回路の上方に設けることを とする液晶パネル用 si反。
1 2 . tiilSt光層は、 ΙίίΙ己周辺回路の配置されない領域を含む編己画素領域の 全周を囲む周辺領域に配置されることを ί¾¾とする請求項 1 1記載の液晶パネル 用鎌。
1 3 . 備己画素領域においては、 編己画素 βと編己スイッチング素子との間 に第 2の遮光層が配置さ 記周辺回路の上方に配置される第 1の tins 光層 と tirl己画素領域における最^ ¾の編己画素 との間の領域には、 fiii己第 2の遮 光層が配置されることを とする請求項 1 1記載の液晶パネル用 反。
1 4 . 編己画素 と tiri己スィツチング素子の端子 ®¾を構成する導 m との 間に、 編己画素 と ΙίίΙΒ¾子 ¾®とを接続するためのコンタクトホールが形成 さ
ΙΐΙΙ己画素領域においては、 該コンタクトホールの形成箇所を囲む開口を有し、 隣接する複数の編己画素 の間の領域には開口を有さな tヽ第 2の遮光層を、 前 記画素 usと] iri己導 ¾ϋとの間に設けてなり、
編己周辺回路にお Vヽては、 第 1の前 §s 光層の下方に編己第 2の遮光層が配置 さ 己第 2の遮光層が該周辺回路における接続配線部として用いられること を 致とする請求項 1 1記載の液晶パネル用 ¾1反。
1 5 . 編 3第 2の遮光層は、 編 3妾続配線部から延在された、 もしくは編 3妾 続配線部から分離された遮光部を有することを■とする請求項 1 4記載の液晶 パネル用繩。 ―
1 6. 請求項 1乃至 1 5のいずれかに記載の液晶パネル用基板と、 光入射側の St反とが間隙を有して対向配置さ 該間隙に液晶が封入されて構成されること を観とする液晶パネル。
1 7. 請求項 1 6に記載の液晶ノ ネルを表示部として備えることを とする 電子鼠
1 8. 光源と、 光源からの光を変調して威寸する請求項 1 6に記載の液晶 ノ ネルと、 該液晶パネルにより変調された光を集光し投写する投写光学手段とを 備えることをキ 教とする投写型表示装置。
PCT/JP1997/003802 1996-10-22 1997-10-21 Panneau a cristaux liquides a matrice active WO1998018044A1 (fr)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP51922198A JP3728755B2 (ja) 1996-10-22 1997-10-21 アクティブマトリックス型液晶パネル
US09/091,544 US6831623B2 (en) 1996-10-22 1997-10-21 Liquid crystal panel substrate, liquid crystal panel, and electronic equipment and projection type display device both using the same
US10/682,537 US7154460B2 (en) 1996-10-22 2003-10-10 Liquid crystal panel substrate, liquid crystal panel, and electronic equipment and projection type display device both using the same
US11/480,845 US7339567B2 (en) 1996-10-22 2006-07-06 Liquid crystal panel substrate, liquid crystal panel, and electronic equipment and projection type display device both using the same
US12/003,727 US7932974B2 (en) 1996-10-22 2007-12-31 Liquid crystal panel substrate, liquid crystal panel, and electronic equipment and projection type display device both using the same
US13/050,376 US8208101B2 (en) 1996-10-22 2011-03-17 Liquid crystal panel substrate with light-shielding film in a periphery region, liquid crystal panel, and electronic equipment and projection type display device both using the same
US13/469,969 US8634045B2 (en) 1996-10-22 2012-05-11 Liquid crystal panel substrate with light-shielding film in a pixel region, liquid crystal panel, and electronic equipment and projection type display device both using the same to reduce light leakage
US14/102,075 US20140111720A1 (en) 1996-10-22 2013-12-10 Liquid crystal panel substrate with light-shielding film in a pixel region, liquid crystal panel, and electronic equipment and projection type display device both using the same to reduce light leakage

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8/279389 1996-10-22
JP27938996 1996-10-22

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US09/091,544 A-371-Of-International US20010043175A1 (en) 1996-10-22 1997-10-21 Liquid crystal panel substrate, liquid crystal panel, and electronic equipment and projection type display device both using the same
US10/682,537 Division US7154460B2 (en) 1996-10-22 2003-10-10 Liquid crystal panel substrate, liquid crystal panel, and electronic equipment and projection type display device both using the same

Publications (1)

Publication Number Publication Date
WO1998018044A1 true WO1998018044A1 (fr) 1998-04-30

Family

ID=17610456

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1997/003802 WO1998018044A1 (fr) 1996-10-22 1997-10-21 Panneau a cristaux liquides a matrice active

Country Status (3)

Country Link
US (8) US20010043175A1 (ja)
JP (5) JP3728755B2 (ja)
WO (1) WO1998018044A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000206562A (ja) * 1999-01-08 2000-07-28 Sony Corp 液晶表示装置
EP1069464A2 (en) * 1999-07-14 2001-01-17 SANYO ELECTRIC Co., Ltd. Reflection type liquid crystal display device
JP2002221717A (ja) * 2001-01-26 2002-08-09 Kawasaki Microelectronics Kk 液晶表示装置
EP1564713A2 (en) * 1999-08-31 2005-08-17 Semiconductor Energy Laboratory Co., Ltd. Active matrix liquid crystal display with pixel capacitor
WO2014073481A1 (ja) * 2012-11-08 2014-05-15 シャープ株式会社 アクティブマトリクス基板、及び表示装置

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010043175A1 (en) * 1996-10-22 2001-11-22 Masahiro Yasukawa Liquid crystal panel substrate, liquid crystal panel, and electronic equipment and projection type display device both using the same
US7872728B1 (en) 1996-10-22 2011-01-18 Seiko Epson Corporation Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same
US6677613B1 (en) * 1999-03-03 2004-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
TW464915B (en) * 1999-07-19 2001-11-21 United Microelectronics Corp Structure of multilayer thin-film coating passivation layer and the manufacturing method thereof
US6876145B1 (en) 1999-09-30 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Organic electroluminescent display device
JP3824469B2 (ja) * 2000-04-03 2006-09-20 シャープ株式会社 固体撮像装置、及びその製造方法
KR100606962B1 (ko) * 2000-12-23 2006-08-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
JP4038485B2 (ja) * 2003-03-12 2008-01-23 三星エスディアイ株式会社 薄膜トランジスタを備えた平板表示素子
KR100669688B1 (ko) * 2003-03-12 2007-01-18 삼성에스디아이 주식회사 박막트랜지스터 및 이를 구비한 평판표시소자
JP2004303195A (ja) * 2003-03-19 2004-10-28 Seiko Epson Corp シートコンピュータ、ウェアラブルコンピュータ、ディスプレイ装置及びこれらの製造方法並びに電子機器
US7894026B2 (en) * 2003-10-01 2011-02-22 Samsung Electronics Co., Ltd. Thin film transistor array panel and liquid crystal display including light shield
WO2006043687A1 (en) * 2004-10-22 2006-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7723215B2 (en) * 2005-02-11 2010-05-25 Sarnoff Corporation Dark current reduction in back-illuminated imaging sensors and method of fabricating same
JP5241141B2 (ja) * 2006-05-31 2013-07-17 キヤノン株式会社 アクティブマトリクス基板、液晶表示装置、液晶プロジェクタ及びリアプロジェクション装置
KR101295192B1 (ko) 2006-06-29 2013-08-09 엘지디스플레이 주식회사 유기전계 발광소자와 그 제조방법
US7839083B2 (en) * 2007-02-08 2010-11-23 Seiko Epson Corporation Light emitting device and electronic apparatus
US8427409B2 (en) * 2007-03-28 2013-04-23 Seiko Epson Corporation Projector
US8179486B2 (en) * 2008-07-04 2012-05-15 Himax Display, Inc. Structure and layout of pixel unit cells each having closely disposed bottom plate and bulk region
KR101540341B1 (ko) * 2008-10-17 2015-07-30 삼성전자주식회사 패널 구조체, 패널 구조체를 포함하는 표시장치 및 이들의 제조방법
BRPI1006997A2 (pt) * 2009-05-29 2016-04-19 Sharp Kk substrato de matriz e dispositivo de vídeo tendo o mesmo
JP5532899B2 (ja) * 2009-12-16 2014-06-25 セイコーエプソン株式会社 電気光学装置及び電子機器
KR101765862B1 (ko) * 2010-09-07 2017-08-09 엘지디스플레이 주식회사 액정표시장치
KR101918185B1 (ko) * 2012-03-14 2018-11-14 삼성디스플레이 주식회사 어레이 검사 방법 및 어레이 검사 장치
CN103474467B (zh) * 2012-06-05 2016-04-13 元太科技工业股份有限公司 薄膜晶体管结构及其阵列基板
JP5648658B2 (ja) * 2012-08-02 2015-01-07 トヨタ自動車株式会社 半導体装置の製造方法
TWI505156B (zh) * 2013-11-29 2015-10-21 Innolux Corp 觸控顯示裝置
TWI577000B (zh) * 2015-01-21 2017-04-01 群創光電股份有限公司 顯示裝置
CN104849928B (zh) * 2015-04-16 2019-04-05 上海中航光电子有限公司 一种tft阵列基板、显示面板及显示装置
CN105590896A (zh) * 2016-03-01 2016-05-18 深圳市华星光电技术有限公司 阵列基板的制作方法及制得的阵列基板
TWI744383B (zh) * 2016-10-19 2021-11-01 日商索尼股份有限公司 液晶顯示裝置及投射型顯示裝置
JP6531801B2 (ja) * 2017-08-29 2019-06-19 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置、および電子機器
CN108803161B (zh) * 2018-06-29 2021-07-09 上海天马微电子有限公司 显示面板、显示面板的制造方法以及显示装置
US20230152639A1 (en) * 2019-11-29 2023-05-18 Boe Technology Group Co., Ltd. Array Substrate and Manufacturing Method Thereof, and Display Device
CN113346002B (zh) * 2020-06-05 2023-06-27 友达光电股份有限公司 显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5720778A (en) * 1980-07-11 1982-02-03 Matsushita Electric Ind Co Ltd Image display unit
JPS5854679U (ja) * 1981-10-09 1983-04-13 セイコーインスツルメンツ株式会社 液晶表示装置
JPS6226858A (ja) * 1985-07-26 1987-02-04 Stanley Electric Co Ltd 遮光層を有する薄膜トランジスタ−アセンブリ−
JPH0456827A (ja) * 1990-06-25 1992-02-24 Fujitsu Ltd 反射型液晶パネル
JPH08166601A (ja) * 1994-12-13 1996-06-25 Victor Co Of Japan Ltd 液晶表示装置
JPH09171195A (ja) * 1995-07-28 1997-06-30 Victor Co Of Japan Ltd 反射型画像表示装置

Family Cites Families (102)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3307150B2 (ja) 1995-03-20 2002-07-24 ソニー株式会社 アクティブマトリクス型表示装置
JPS52102690A (en) 1976-02-25 1977-08-29 Hitachi Ltd Semiconductor capacitance device
JPS55109003A (en) 1979-02-16 1980-08-21 Citizen Watch Co Ltd Oscillation circuit
JPS56114987A (en) 1980-02-15 1981-09-09 Suwa Seikosha Kk Liquid crystal element
DE3153620C2 (ja) 1980-04-01 1992-01-23 Canon K.K., Tokio/Tokyo, Jp
JPS5720078A (en) * 1980-07-10 1982-02-02 Matsushita Electric Ind Co Ltd Detector for synchronizing signal
JPS5854679A (ja) 1981-09-28 1983-03-31 Hitachi Ltd 太陽電池装置
GB2118210B (en) 1982-03-12 1985-10-16 Marconi Co Ltd Reflectors for passive display devices
US5650637A (en) 1982-04-30 1997-07-22 Seiko Epson Corporation Active matrix assembly
JPS6045219A (ja) * 1983-08-23 1985-03-11 Toshiba Corp アクテイブマトリクス型表示装置
US4737018A (en) * 1985-01-30 1988-04-12 Seiko Epson Corporation Display device having anti-reflective electrodes and/or insulating film
JPS6319876A (ja) * 1986-07-11 1988-01-27 Fuji Xerox Co Ltd 薄膜トランジスタ装置
JPS63116122A (ja) 1986-11-04 1988-05-20 Toyota Motor Corp 液晶素子
NL8801164A (nl) 1987-06-10 1989-01-02 Philips Nv Weergeefinrichting voor gebruik in reflectie.
JPS63284522A (ja) 1987-05-18 1988-11-21 Oki Electric Ind Co Ltd 液晶ディスプレイ装置
US4787713A (en) 1987-05-22 1988-11-29 The Mead Corporation Transparent laser-addressed liquid crystal light modulator cell
US5327001A (en) * 1987-09-09 1994-07-05 Casio Computer Co., Ltd. Thin film transistor array having single light shield layer over transistors and gate and drain lines
JPH01156725A (ja) 1987-12-15 1989-06-20 Seiko Epson Corp 表示装置
JP2653099B2 (ja) 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
US5271596A (en) * 1988-10-19 1993-12-21 Holcomb Grove R Method and apparatus for bracing elevated concrete forms
JPH02165123A (ja) * 1988-12-20 1990-06-26 Matsushita Electric Ind Co Ltd 反射型液晶表示デバイス
US5187604A (en) 1989-01-18 1993-02-16 Hitachi, Ltd. Multi-layer external terminals of liquid crystal displays with thin-film transistors
EP0402170B1 (en) * 1989-06-09 1994-11-09 Sharp Kabushiki Kaisha Liquid crystal display device
US5056895A (en) 1990-05-21 1991-10-15 Greyhawk Systems, Inc. Active matrix liquid crystal liquid crystal light valve including a dielectric mirror upon a leveling layer and having fringing fields
GB2245741A (en) * 1990-06-27 1992-01-08 Philips Electronic Associated Active matrix liquid crystal devices
US5336640A (en) * 1991-01-28 1994-08-09 Kawasaki Steel Corporation Method of manufacturing a semiconductor device having an insulating layer composed of a BPSG film and a plasma-CVD silicon nitride film
US5426526A (en) * 1991-04-05 1995-06-20 Sharp Kabushiki Kaisha Reflection type single crystal silicon substrate liquid crystal display device and system
JP3268786B2 (ja) 1991-05-16 2002-03-25 セイコーエプソン株式会社 反射型光変調パネル及び投射型表示装置
US5317432A (en) * 1991-09-04 1994-05-31 Sony Corporation Liquid crystal display device with a capacitor and a thin film transistor in a trench for each pixel
JP3043869B2 (ja) 1991-11-20 2000-05-22 株式会社東芝 液晶表示装置
WO1993011455A1 (en) * 1991-11-29 1993-06-10 Seiko Epson Corporation Liquid crystal display and method of manufacturing same
JPH05249478A (ja) * 1991-12-25 1993-09-28 Toshiba Corp 液晶表示装置
JP3243273B2 (ja) * 1992-03-11 2002-01-07 株式会社東芝 液晶表示装置
JP3205373B2 (ja) 1992-03-12 2001-09-04 株式会社日立製作所 液晶表示装置
JP3054491B2 (ja) 1992-04-27 2000-06-19 三洋電機株式会社 液晶表示装置
TW214603B (en) 1992-05-13 1993-10-11 Seiko Electron Co Ltd Semiconductor device
DE69331162T2 (de) 1992-06-26 2002-06-20 Sharp Kk Reflektive Flüssigkristallanzeigevorrichtung
JP3136200B2 (ja) * 1992-07-22 2001-02-19 株式会社日立製作所 液晶表示装置
US6005651A (en) 1992-08-04 1999-12-21 Matsushita Electric Industrial Co., Ltd. Display panel and projection display system with use of display panel
US5737050A (en) 1992-08-25 1998-04-07 Matsushita Electric Industrial Co., Ltd. Light valve having reduced reflected light, high brightness and high contrast
JPH0675237A (ja) 1992-08-28 1994-03-18 Sharp Corp 反射型液晶表示装置
US5461501A (en) 1992-10-08 1995-10-24 Hitachi, Ltd. Liquid crystal substrate having 3 metal layers with slits offset to block light from reaching the substrate
US6686976B2 (en) 1992-10-08 2004-02-03 Hitachi, Ltd. Liquid crystal light valve and projection type display using same
US5648860A (en) 1992-10-09 1997-07-15 Ag Technology Co., Ltd. Projection type color liquid crystal optical apparatus
US5659409A (en) 1992-10-09 1997-08-19 Ag Technology Co., Ltd. Light source apparatus using a cone-like material and an applied apparatus thereof
JPH06130214A (ja) 1992-10-12 1994-05-13 Nissha Printing Co Ltd 液晶用ガラス基板、ｔｆｔ液晶用カラーフィルター、プロジェクション用ｔｆｔ液晶表示装置、カラーｔｆｔ液晶表示装置
US5477359A (en) 1993-01-21 1995-12-19 Sharp Kabushiki Kaisha Liquid crystal projector having a vertical orientating polyimide film
US5365355A (en) * 1993-03-10 1994-11-15 Wah-Iii Technology Corporation Light blocking, pixel enhancement and photocurrent reduction in active matrix liquid crystal displays
JPH06265870A (ja) 1993-03-17 1994-09-22 Fujitsu Ltd 液晶表示板用カラーフィルタの形成方法
JP2812851B2 (ja) * 1993-03-24 1998-10-22 シャープ株式会社 反射型液晶表示装置
US5834125A (en) * 1993-06-16 1998-11-10 Integrated Device Technology, Inc. Non-reactive anti-reflection coating
JP3184853B2 (ja) 1993-06-24 2001-07-09 株式会社日立製作所 液晶表示装置
JPH0792500A (ja) 1993-06-29 1995-04-07 Toshiba Corp 半導体装置
JP3273583B2 (ja) * 1993-07-28 2002-04-08 日本電信電話株式会社 液晶マイクロプリズムアレイ及びそれを用いた空間光ビーム接続器と光スイッチ
JP3109967B2 (ja) * 1993-12-28 2000-11-20 キヤノン株式会社 アクティブマトリクス基板の製造方法
JP3029531B2 (ja) 1994-03-02 2000-04-04 シャープ株式会社 液晶表示装置
MY114271A (en) * 1994-05-12 2002-09-30 Casio Computer Co Ltd Reflection type color liquid crystal display device
JP3164489B2 (ja) 1994-06-15 2001-05-08 シャープ株式会社 液晶表示パネル
DE69529493T2 (de) 1994-06-20 2003-10-30 Canon Kk Anzeigevorrichtung und Verfahren zu ihrer Herstellung
JPH08101400A (ja) * 1994-09-30 1996-04-16 Sanyo Electric Co Ltd 液晶表示装置
JPH08160453A (ja) 1994-12-09 1996-06-21 Sanyo Electric Co Ltd 液晶表示装置
TW347477B (en) 1994-09-30 1998-12-11 Sanyo Electric Co Liquid crystal display with storage capacitors for holding electric charges
JP3097945B2 (ja) 1994-10-03 2000-10-10 シャープ株式会社 反射型液晶表示装置の製造方法
JPH08122768A (ja) 1994-10-19 1996-05-17 Sony Corp 表示装置
JPH08122761A (ja) 1994-10-20 1996-05-17 Fujitsu Ltd 液晶表示素子とその製造方法
US5606436A (en) 1994-11-21 1997-02-25 Proxima Corporation Liquid crystal projection panel construction and method of making same
US5818560A (en) * 1994-11-29 1998-10-06 Sanyo Electric Co., Ltd. Liquid crystal display and method of preparing the same
US5566011A (en) * 1994-12-08 1996-10-15 Luncent Technologies Inc. Antiflector black matrix having successively a chromium oxide layer, a molybdenum layer and a second chromium oxide layer
JPH08171086A (ja) 1994-12-15 1996-07-02 Sharp Corp 液晶表示素子およびその製造方法
JP2864464B2 (ja) 1994-12-22 1999-03-03 日本ビクター株式会社 反射型アクティブ・マトリクス・ディスプレイ・パネル及びその製造方法
US5652667A (en) 1995-02-03 1997-07-29 Victor Company Of Japan, Ltd. Liquid crystal display apparatus
JP2694126B2 (ja) 1995-02-06 1997-12-24 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶表示装置及びその製造方法
JP3682313B2 (ja) * 1995-03-08 2005-08-10 日東樹脂工業株式会社 面光源装置及び液晶ディスプレイ
JP3219674B2 (ja) 1995-03-09 2001-10-15 キヤノン株式会社 液晶表示装置
JP3429388B2 (ja) * 1995-03-31 2003-07-22 株式会社エンプラス 面光源装置並びに液晶ディスプレイ
JP3349332B2 (ja) 1995-04-28 2002-11-25 インターナショナル・ビジネス・マシーンズ・コーポレーション 反射式空間光変調素子配列及びその形成方法
US6081305A (en) 1995-05-30 2000-06-27 Hitachi, Ltd. Liquid crystal light valve and projection type liquid crystal display using such valve
JP3108861B2 (ja) * 1995-06-30 2000-11-13 キヤノン株式会社 アクティブマトリクス基板、該基板を用いた表示装置、及びこれらの製造方法
JP3143591B2 (ja) 1995-09-14 2001-03-07 キヤノン株式会社 表示装置
JP3049689B2 (ja) 1995-09-14 2000-06-05 キヤノン株式会社 液晶表示装置
JPH09138390A (ja) 1995-09-14 1997-05-27 Canon Inc 液晶表示装置
JP3272212B2 (ja) 1995-09-29 2002-04-08 シャープ株式会社 透過型液晶表示装置およびその製造方法
TW454101B (en) * 1995-10-04 2001-09-11 Hitachi Ltd In-plane field type liquid crystal display device comprising liquid crystal molecules with more than two different kinds of reorientation directions and its manufacturing method
JP3129444B2 (ja) * 1995-10-12 2001-01-29 インターナショナル・ビジネス・マシーンズ・コーポレーション 導光体、面状光源装置及び液晶表示装置
DE69614337T2 (de) * 1995-10-15 2002-06-13 Victor Company Of Japan Anzeigevorrichtung von Reflexionstyp
US5917563A (en) * 1995-10-16 1999-06-29 Sharp Kabushiki Kaisha Liquid crystal display device having an insulation film made of organic material between an additional capacity and a bus line
KR100205017B1 (ko) * 1995-12-20 1999-07-01 이계철 이종접합 바이폴러 트랜지스터의 제조방법
JP3191085B2 (ja) 1996-01-29 2001-07-23 株式会社日立製作所 反射型液晶表示素子および液晶表示装置
JPH09311342A (ja) 1996-05-16 1997-12-02 Semiconductor Energy Lab Co Ltd 表示装置
JP3188411B2 (ja) 1996-10-18 2001-07-16 キヤノン株式会社 反射型液晶装置用画素電極基板、該画素電極基板を用いた液晶装置及び該液晶装置を用いた表示装置
US20010043175A1 (en) * 1996-10-22 2001-11-22 Masahiro Yasukawa Liquid crystal panel substrate, liquid crystal panel, and electronic equipment and projection type display device both using the same
US7872728B1 (en) * 1996-10-22 2011-01-18 Seiko Epson Corporation Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same
CN1150424C (zh) 1996-10-22 2004-05-19 精工爱普生株式会社 液晶面板用基板、液晶面板及其电子装置和投影显示装置
TW392087B (en) * 1997-03-10 2000-06-01 Canon Kk A liquid crystal display apparatus, a liquid crystal projector using the same, and a method of manufacturing the liquid crystal display apparatus
US6124912A (en) 1997-06-09 2000-09-26 National Semiconductor Corporation Reflectance enhancing thin film stack in which pairs of dielectric layers are on a reflector and liquid crystal is on the dielectric layers
JP4027465B2 (ja) * 1997-07-01 2007-12-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置およびその製造方法
US6239777B1 (en) * 1997-07-22 2001-05-29 Kabushiki Kaisha Toshiba Display device
TW491954B (en) * 1997-11-10 2002-06-21 Hitachi Device Eng Liquid crystal display device
JP4785229B2 (ja) * 2000-05-09 2011-10-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3494172B2 (ja) * 2000-11-17 2004-02-03 セイコーエプソン株式会社 電気光学装置及び投射型表示装置
JP3983037B2 (ja) 2001-11-22 2007-09-26 株式会社半導体エネルギー研究所 発光装置およびその作製方法
JP4394479B2 (ja) * 2004-02-26 2010-01-06 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5720778A (en) * 1980-07-11 1982-02-03 Matsushita Electric Ind Co Ltd Image display unit
JPS5854679U (ja) * 1981-10-09 1983-04-13 セイコーインスツルメンツ株式会社 液晶表示装置
JPS6226858A (ja) * 1985-07-26 1987-02-04 Stanley Electric Co Ltd 遮光層を有する薄膜トランジスタ−アセンブリ−
JPH0456827A (ja) * 1990-06-25 1992-02-24 Fujitsu Ltd 反射型液晶パネル
JPH08166601A (ja) * 1994-12-13 1996-06-25 Victor Co Of Japan Ltd 液晶表示装置
JPH09171195A (ja) * 1995-07-28 1997-06-30 Victor Co Of Japan Ltd 反射型画像表示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000206562A (ja) * 1999-01-08 2000-07-28 Sony Corp 液晶表示装置
EP1069464A2 (en) * 1999-07-14 2001-01-17 SANYO ELECTRIC Co., Ltd. Reflection type liquid crystal display device
EP1069464A3 (en) * 1999-07-14 2004-02-04 SANYO ELECTRIC Co., Ltd. Reflection type liquid crystal display device
EP1564713A2 (en) * 1999-08-31 2005-08-17 Semiconductor Energy Laboratory Co., Ltd. Active matrix liquid crystal display with pixel capacitor
JP2002221717A (ja) * 2001-01-26 2002-08-09 Kawasaki Microelectronics Kk 液晶表示装置
WO2014073481A1 (ja) * 2012-11-08 2014-05-15 シャープ株式会社 アクティブマトリクス基板、及び表示装置

Also Published As

Publication number Publication date
US8634045B2 (en) 2014-01-21
JP2008262247A (ja) 2008-10-30
US8208101B2 (en) 2012-06-26
US20110170025A1 (en) 2011-07-14
JP2013065028A (ja) 2013-04-11
US7339567B2 (en) 2008-03-04
JP2014029530A (ja) 2014-02-13
US20120224112A1 (en) 2012-09-06
JP5370572B2 (ja) 2013-12-18
JP5168364B2 (ja) 2013-03-21
JP5668808B2 (ja) 2015-02-12
US20080129897A1 (en) 2008-06-05
US20140111720A1 (en) 2014-04-24
US20040075629A1 (en) 2004-04-22
JP4702416B2 (ja) 2011-06-15
JP3728755B2 (ja) 2005-12-21
US20010043175A1 (en) 2001-11-22
JP2011141547A (ja) 2011-07-21
US7154460B2 (en) 2006-12-26
US20060250548A1 (en) 2006-11-09
US6831623B2 (en) 2004-12-14
US7932974B2 (en) 2011-04-26

Similar Documents

Publication Publication Date Title
WO1998018044A1 (fr) Panneau a cristaux liquides a matrice active
JP5682679B2 (ja) 液晶パネル及びそれを用いた電子機器並びに投写型表示装置
JP3541650B2 (ja) 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置
JP4036224B2 (ja) 液晶パネル用基板、液晶パネル、電子機器及び投射型表示装置
JP4197046B2 (ja) 液晶パネル用基板、液晶パネル、電子機器及び投射型表示装置
JP3803436B2 (ja) 液晶パネル用基板、液晶パネル、電子機器及び投射型表示装置
JP3690405B2 (ja) 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置
JP4222326B2 (ja) 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに投射型表示装置
JP4222311B2 (ja) 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに投射型表示装置
JP2004206134A (ja) 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置
JP3654295B2 (ja) 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器
JP4270157B2 (ja) 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに投射型表示装置
JP3632698B2 (ja) 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置
JP2005189868A (ja) 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに投射型表示装置
JP2004004887A (ja) 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

WWE Wipo information: entry into national phase

Ref document number: 09091544

Country of ref document: US