CN101630685B - 薄膜晶体管阵列基板 - Google Patents

薄膜晶体管阵列基板 Download PDF

Info

Publication number
CN101630685B
CN101630685B CN2009101604296A CN200910160429A CN101630685B CN 101630685 B CN101630685 B CN 101630685B CN 2009101604296 A CN2009101604296 A CN 2009101604296A CN 200910160429 A CN200910160429 A CN 200910160429A CN 101630685 B CN101630685 B CN 101630685B
Authority
CN
China
Prior art keywords
mentioned
holding wire
electrode
film transistor
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009101604296A
Other languages
English (en)
Other versions
CN101630685A (zh
Inventor
石井裕满
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN101630685A publication Critical patent/CN101630685A/zh
Application granted granted Critical
Publication of CN101630685B publication Critical patent/CN101630685B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明的薄膜晶体管阵列基板(10)，对应于高开口率化及高精细化，其具有：多条扫描线(12)；绝缘膜(21)；多条信号线(13)，具有隔着绝缘膜(21)与各扫描线交叉的交叉部(13D)；多个薄膜晶体管(14)，各具有半导体层(22a)、栅极绝缘膜、栅电极(14c)、漏电极(14b)及源电极(14a)；多个中继电极(17)，各具有：第一重合部(17a)，设置在信号线(13)的至少交叉部(13D)上，具有与信号线的交叉部(13D)的长度相同或比其大的长度；第二重合部(17c)，形成在漏电极(14b)上；及连接部分，连接第一重合部(17a)和第二重合部(17c)；该中继电极将信号线和漏电极(14b)电连接；及像素电极(15)，与各薄膜晶体管(14)的源电极(14a)连接。

Description

薄膜晶体管阵列基板
技术领域
本发明涉及适合应用于液晶显示装置等显示装置的、能够实现高开口率化及高精细化的薄膜晶体管阵列基板。
背景技术
以往的液晶显示装置例如日本特许公开2004-341185号公报所公开的，构成为具备：多条扫描线及信号线；像素电极；薄膜晶体管，在扫描线与信号线的各交点附近，具有与扫描线连接设置的栅电极、与信号线连接设置的漏电极以及与像素电极连接设置的源电极；辅助电容线，通过与像素电极重合的部分来形成辅助电容部；相对电极；以及液晶，设置在各像素电极与该相对电极之间。
在该液晶显示装置中，薄膜晶体管中与像素电极连接的源电极和与信号线连接的漏电极所成的对沿着扫描线的排列方向设置。
进而，源电极与沿着扫描线平行延伸的台座部一体形成，台座部与像素电极经由该台座部上的绝缘层中设置的接触孔连接，其结果，像素电极与源电极连接。
在这样的液晶显示装置中，在扫描线及信号线上隔着第一绝缘膜设置辅助电容部，由该辅助电容部覆盖扫描线及信号线。在该辅助电容部上，隔着第二绝缘膜形成像素电极。由此，能够将扫描线、信号线及薄膜晶体管与像素电极重叠配置，将像素电极的间隔缩小至其加工极限，实现了高开口率。
另一方面，在日本特许公开2002-098993号公报中，公开了具备所谓三角排列的像素电极的液晶显示装置。在该液晶显示装置中，将相互错开配置的同色的像素电极连接至信号线时，以薄膜晶体管的栅电极、漏电极及源电极的排列方向作为列方向，使漏电极从信号线向行方向凸出，所以在源电极附近例如形成了L字形的槽。在形成包括漏电极在内的信号线及源电极时，该L字形的槽由于光抗蚀剂膜的存在而在某种程度上变深，将该光抗蚀剂膜作为掩膜来蚀刻金属膜时，蚀刻液容易滞留在上述L字形的槽内。存在因此发生加工不良的危险，根据情况，有时在包括漏电极的信号线与源电极之间发生短路。
因此，在日本特许公开2002-098993号公报的液晶显示装置中，将信号线的侧边缘原样用作漏电极，并且相对于漏电极在扫描线的方向上配置源电极，消除了上述L字形的槽。
由此，在形成漏电极、与该漏电极连接的信号线及源电极时，以抗蚀剂膜作为掩膜来蚀刻金属膜时，蚀刻液不滞留，能够力所能及地避免加工不良、漏电极与源电极之间的短路。
但是，在日本专利公开2004-341185号公报所示的液晶显示装置中，如果进一步推进高精度化，则划分出像素的扫描线及信号线的节距(pitch)变得狭小，例如变为20μm以下的程度时，在相邻的信号线之间，难以在扫描线的方向上直线形地配置薄膜晶体管中的源电极和漏电极。
因此，可以考虑如图7所示的液晶显示装置1。即，液晶显示装置1具备：多条扫描线2，沿着行方向配置；多条信号线3，沿着列方向配置；多个薄膜晶体管4，配置在由扫描线2及信号线3划分出的每个区域中；像素电极5，通过接触孔连接至各薄膜晶体管4的源电极4a；以及辅助电容电极6，隔着绝缘膜(未图示)设置在像素电极5与扫描线2及信号线3之间。
此时，为了对应于相邻的信号线3之间的狭小节距，沿着信号线3的方向配置了薄膜晶体管4中的源电极4a及漏电极4b，而且，薄膜晶体管4中的栅电极4c由扫描线2的一部分构成。另外，信号线3之中与扫描线2交叉的部位，其信号线3的线宽变宽，延伸设置到栅电极4c上，俯视构成L字形的连接部3a。作为该连接部3a之中与扫描线2的长度方向平行地从信号线3凸出的部分的前端部，上述漏电极4b与信号线3一体形成。
通过该L字形的连接部3a，形成了三面被围的凹部区域4g，所以与上述日本特许公开2002-098993号公报的情况相同，在形成信号线3、漏电极4b时，形成包括连接部3a及漏电极4b在内的凹部区域4g时的蚀刻液和蚀刻后的清洗液滞留于该凹部区域4g，根据情况在清洗后也会滞留，有发生加工不良、干燥不佳等的危险。
但是，在该液晶显示装置1中，栅电极4c由扫描线2的一部分构成，信号线间的节距狭小，所以为了避免这样的凹部区域4g而利用日本特许公开2002-098993号公报那样的结构是困难的。
另外，各信号线3对应于狭小节距，线宽例如缩小为3μm左右，但在与扫描线2的交叉处附近，由于扫描线2在行方向上设置，所以鼓起并越过扫描线2而形成信号线3，因此使信号线3的沿着长度方向的连接部3a的部分宽度较宽，来防止所谓阶梯切断。因此，信号线3的狭小化受到限制。
另外，已知一种液晶显示装置，构成为漏电极与源电极相反配置，源电极与信号线连接，并且漏电极与像素电极连接，但在这种结构的液晶显示装置中也存在同样的问题。
发明内容
鉴于上述问题，本发明的目的在于，提供一种对应于高开口率化及高精细化的薄膜晶体管阵列基板。
根据本发明，提供一种薄膜晶体管阵列基板，具有：多条扫描线；绝缘膜，覆盖上述扫描线而形成；多条信号线，设置在上述绝缘膜上，具有隔着上述绝缘膜与上述各扫描线交叉的交叉部；多个薄膜晶体管，分别具有半导体层、栅极绝缘膜、与上述扫描线连接的栅电极、漏电极及源电极；多个中继电极，分别具有：第一重合部，设置在上述信号线的至少上述交叉部上，具有与上述信号线的上述交叉部的长度相同或比其大的长度，第二重合部，形成在上述漏电极上，以及连接部分，连接上述第一重合部和上述第二重合部，该中继电极对上述信号线和上述漏电极进行电连接；以及像素电极，与上述各薄膜晶体管的上述源电极连接。
另外，根据本发明，提供一种薄膜晶体管阵列基板，具有：扫描线；下部绝缘膜，覆盖上述扫描线而形成；信号线，设置在上述下部绝缘膜上，具有隔着上述下部绝缘膜与上述各扫描线交叉的交叉部；像素电极，与上述扫描线和上述信号线相邻配置；薄膜晶体管，具有半导体层、栅极绝缘膜、与上述扫描线连接的栅电极、漏电极及源电极；中继电极，具有：第一重合部，设置在上述信号线的至少上述交叉部上，具有与上述信号线的上述交叉部的长度相同或比其大的长度，该中继电极对上述信号线和上述漏电极进行电连接；台座部，具有：重合部，形成于上述源电极，以及主体部，与上述信号线的延伸方向并行地从上述重合部延伸；上部绝缘膜，覆盖上述薄膜晶体管而形成，具有使上述台座部的上述主体部的一部分露出的开口部；以及像素电极，设置在上述上部绝缘膜上，通过上述开口部与上述台座部的上述主体部连接。
根据本发明的薄膜晶体管阵列基板，和信号线连接的漏电极与信号线分离。信号线和漏电极具有通过中继电极连接的构造，而中继电极形成于与信号线及漏电极不同的层。因此，在形成信号线和漏电极时，不存在凹部区域，所以抑制了蚀刻液的滞留所引起的加工不良等发生。
附图说明
图1A是表示适用于液晶显示装置等的1个像素的薄膜晶体管阵列基板的结构例的概略俯视图，图1B是IB-IB线切剖剖面图，图1C是Ic-Ic线切剖剖面图。
图2A是表示图1A-1C所图示的薄膜晶体管阵列基板的制造工序的第一步骤的概略俯视图，图2B是IIB-IIB线切剖剖面图。
图3A是表示薄膜晶体管阵列基板的制造工序的第二步骤的概略俯视图，图3B是IIIB-IIIB线切剖剖面图。
图4A是表示薄膜晶体管阵列基板的制造工序的第三步骤的概略俯视图，图4B是IVB-IVB线切剖剖面图。
图5A是表示薄膜晶体管阵列基板的制造工序的第四步骤的概略俯视图，图5B是VB-VB线切剖剖面图。
图6A是表示薄膜晶体管阵列基板的制造工序的第五步骤的概略俯视图，图6B是VIB-VIB线切剖剖面图。
图7是示意地表示以往的液晶显示装置的一个像素的构造的图。
符号说明
10薄膜晶体管阵列基板
11透明基板
12扫描线
12a栅电极
13信号线
13A非晶硅膜
13B欧姆接触层
13C第二导电膜
13D交叉部
14薄膜晶体管
14a源电极
14b漏电极
14c栅电极
14d、14e端面
15像素电极
15a外侧边缘
16辅助电容电极
16a内周边缘
17中继电极
17a第一重合部
17b延伸部
17c第二重合部
17d区域
18台座部
18a第二重合部
18b连结部
18c主体部
19接触孔
21第一绝缘膜
22非晶硅膜
22a半导体层
23蚀刻阻止层
24欧姆接触层
25第二绝缘层
26第三绝缘层
具体实施方式
以下，参照附图详细说明本发明的实施方式。在各图中，对相同或相对应的部件使用相同的符号。
图1A是表示适用于液晶显示装置等的、作为本发明的一个实施方式的薄膜晶体管阵列基板的结构的概略俯视图，图1B是图1A中的IB-IB线剖面图，图1C是图1A中的Ic-Ic线剖面图。
如图1A、图1B所示，实施方式所涉及的薄膜晶体管阵列基板10具备：透明基板11，包含玻璃等透明材料；扫描线12，在透明基板11上沿行方向延伸形成，相互平行地排列配置；绝缘膜21，覆盖扫描线12而形成；信号线13，在透明基板11上沿列方向延伸，相互平行地排列配置；薄膜晶体管14，各自配置在由各扫描线12和各信号线13划分的每个区域中各扫描线12与各信号线13的各交点附近；各像素电极15，与扫描线12和信号线13分别相邻，即，配置在由各扫描线12和信号线13划分的每个区域中，与薄膜晶体管14连接；以及辅助电容电极16，配置在扫描线12及信号线13与像素电极15之间。在此，绝缘膜21包括后述的栅极绝缘膜。
虽然省略图示，但要利用该薄膜晶体管阵列基板10构成液晶显示装置，在薄膜晶体管阵列基板10上设有空间地配置具有相对电极的相对基板，并在各像素电极与相对电极之间注入液晶即可。
如图1A所示，在薄膜晶体管阵列基板10中，通过一对扫描线12及一对信号线13，沿着信号线13的长度方向划分出细长的区域，该区域对应于一个像素，在薄膜晶体管阵列基板10上，这样的结构配置为矩阵状。
扫描线12由层叠在透明基板11上的Al、Cr等第一导电膜形成。
信号线13包括：层叠在SiN等第一绝缘膜21上的非晶硅膜13A、包含形成在该非晶硅膜13A上的n+非晶硅等的欧姆接触层13B、以及形成在该欧姆接触层13B上的Al、Cr等的第二导电膜部分13C。在本实施方式中，信号线13具有与各扫描线12交叉的交叉部13D，该交叉部13D的宽度形成为与信号线13的其他部分实际上相同。关于信号线13的交叉部13D的宽度，在后述制造方法的说明中详细叙述。
各薄膜晶体管14具有：栅电极14c，分别与包含非晶硅膜的半导体层22a、栅极绝缘膜21、扫描线12连接；漏电极14b，与信号线13连接；源电极14a，与像素电极15连接；以及分别包含n+非晶硅等的、漏极侧的欧姆接触层24a和源极侧的欧姆接触层24b。在本实施方式中，漏电极14b和源电极14a在沿着信号线13的方向上直线状配置。漏电极14b通过中继电极17与信号线13连接。中继电极17设置为重合在漏电极14b及信号线13上，在与漏电极14b和信号线13之间设置在作为第一绝缘膜的栅极绝缘膜21上。另外，各薄膜晶体管14的栅电极14c由扫描线12的一部分形成。
像素电极15由ITO构成，通过接触孔19与台座部18连接，该台座部18与薄膜晶体管14的源电极14a连接。
像素电极15如图1A所示，在俯视图中，设置在位于一个像素的周边缘位置的上下的扫描线12与左右的信号线13之间的整个区域。
辅助电容电极16由Al、Cr等构成，形成为位于沿着一个像素的周边缘。具体地，辅助电容电极16俯视形成为框状，从上方覆盖上下的扫描线12和左右的信号线13及薄膜晶体管14，进而以一部分与像素电极15的周边缘部重合的方式，其内周边缘16a形成于像素电极15的外侧边缘15a的内侧。
中继电极17由以下部分一体形成，上述部分包括：第一重合部17a，与信号线13越过扫描线12的区域即交叉部13D重合；延伸部17b，从该第一重合部17a的一端沿着扫描线12的长度方向延伸；以及第二重合部17c，从延伸部17b的前端与第一重合部17a平行地延伸，与薄膜晶体管14的漏电极14b重合。
由此，中继电极17由第一重合部17a、延伸部17b和第二重合部17c划分出三面被围的区域17d。
第一重合部17a在上述交叉部13D，沿着信号线13的长度方向扩展。具体地，第一重合部17a如图1C所示，具有覆盖与扫描线12的宽度方向的两侧端部12b、12c对应的绝缘部21的阶差部13E、13F的长度，第一重合部17a跨交叉部13D，覆盖信号线13越过扫描线12的整个区域。该第一重合部17a优选在沿着信号线13的长度方向比交叉部13D的区域更宽的区域上与信号线13重合，形成为比扫描线12的线宽更长。对于第一重合部17a的宽度，在后述制造方法的说明中详细叙述。
第二重合部17c形成为覆盖漏电极14b的宽度方向、即图1A中的扫描线12的长度方向上的两侧端面。其中，在图1B中，表现了漏电极14b的宽度方向上的一方的端面14d由第二重合部17c覆盖的状态。
另外，这些第一重合部17a、延伸部17b及第二重合部17c相互由一体的一个导电层构成，与信号线13为不同的导电层，优选通过透明电极膜在信号线13及薄膜晶体管14的漏电极14b上重叠形成。
另外，在图示的情况下，第二重合部17c形成为覆盖薄膜晶体管14的漏电极14b整体，但不限于此，也可以形成为部分地覆盖漏电极14b。
台座部18由以下部分一体构成，上述部分包括：第三重合部18a，与薄膜晶体管14的源电极14a重合；连结部18b，从该第三重合部18a向与第二重合部相反侧凸出，宽度狭窄；以及主体部18c，与该连结部18b相连，在左右的信号线13之间的区域配置在栅极绝缘膜21上，在沿着信号线13的方向上延伸。
台座部18由与信号线13不同的导电层构成。具体地，台座部18由与中继电极17相同的导电性材料形成，优选由透明电极膜形成。
第三重合部18a形成为覆盖源电极14a的宽度方向、即图1A中的扫描线12的长度方向上的两侧端面。其中，在图1B中，表现了源电极14a的深度(进深)方向、即与宽度方向垂直的方向上的一方的端面14e由第三重合部19a覆盖的状态。台座部18之中，第三重合部18a在薄膜晶体管14的源电极14a上重叠形成。
台座部18如图1所示，设定为主体部18c的宽度W1比第三重合部18a的宽度W2更宽。
另外，在图示的情况下，第三重合部18a形成为覆盖薄膜晶体管14的源电极14a整体，但不限于此，也可以形成为部分地覆盖源电极14a。
接触孔19为了连接台座部18和像素电极15，在台座部18的中央的上方，形成为贯通分别由SiN等构成的第二绝缘膜25及第三绝缘膜26，在形成像素电极15时，像素电极15的部分形成于接触孔19的内壁、通过接触孔19露出的台座部18的部分表面。由此，像素电极15与台座部18电连接。
接着，图2至图6表示薄膜晶体管阵列基板10的制造方法的各工序。
首先，在图2A、图2B所示的第一步骤中，在透明基板11上形成第一导电膜，通过构图掩膜来加工该第一导电膜，形成包括栅电极14c在内的扫描线12。其中，栅电极14c由扫描线12的一部分构成。在图1A、图2A中，以双点划线所示的区域12a表示栅电极14c的区域。
然后，从这些扫描线12及栅电极14c上，依次形成由SiN等构成的栅极绝缘膜21、由非晶硅膜等构成的半导体层22、由SiN等构成的沟道保护膜形成用的绝缘膜，之后，在绝缘膜上设置构图用的掩膜进行蚀刻，从而形成蚀刻阻止层23。
接下来，在图3A、3B所示的第二步骤中，在蚀刻阻止层23及半导体层22的上表面，依次形成欧姆接触用的n+非晶硅层24、第二导电膜，并在该第二导电膜上设置构图用的掩膜，通过蚀刻第二导电膜来形成信号线13的第二导电膜部分13C、源电极14a及漏电极14b。另外，将信号线13的第二导电膜部分13C、源电极14a及漏电极14b作为掩膜，蚀刻n+非晶硅层24及半导体层22，形成欧姆接触层13B、漏极侧的欧姆接触层24a、源极侧的欧姆接触层24b、以及作为活性层的由非晶硅膜构成的半导体层22a。在此，信号线13形成为由非晶硅膜13A、欧姆接触层13B及第二导电膜部分13C层叠而成的层叠构造，另外，在包括与扫描线12的交叉部13D的全长上，以相同的线宽形成。
薄膜晶体管14的漏电极14b从信号线13分离，形成为作为漏电极14b所需的最小尺寸。同样，薄膜晶体管14的源电极14a形成为作为源电极所需的最小尺寸。
由此，在此时刻，漏电极14b相对于信号线13，未通过中继电极17连接。即，通过蚀刻对漏电极14和信号线13的第二导电层部分13C进行构图的加工，是形成与信号线13平行的方向上贯通漏电极14b和第二导电层部分13C的槽的加工，而不是形成凹部区域14g的加工，该凹部区域14g具有与信号线13垂直的方向的导电层。同样，分离非晶硅膜13A和漏极侧的欧姆接触层24a的加工、以及分离非晶硅膜13A和半导体层22a的加工，也是形成与信号线13平行的方向上贯通的槽的加工，而不是形成凹部区域14g的加工，该凹部区域14g具有与信号线13垂直的方向的导电层。因此，蚀刻液或蚀刻后的清洗液不被与信号线13垂直的方向的导电层阻止在与信号线13平行的方向上流动。即，不发生蚀刻液的滞留或蚀刻后的清洗液的滞留或干燥不佳，所以不发生加工不佳。
之后，在图4A、图4B所示的第三步骤中，从信号线13、源电极14a、漏电极14b上，跨整个表面形成第三导电膜，在该第三导电膜上设置构图用的掩膜，进行蚀刻，从而形成中继电极17及台座部18。
由此，漏电极14b经由中继电极17与信号线13连接，并且源电极14a与台座部18连接。
此时，中继电极17及台座部18能够得到与漏电极14b及源电极14a的良好的欧姆接触。
进而，中继电极17的第一重合部17a重合在信号线13的交叉部13a上，从而作为信号线13的衬里起作用。由此，能够在跨越与扫描线12的交叉部13a的区域上不加宽信号线13的线宽的条件下，排除信号线13的所谓阶梯切断的影响。
在此，说明信号线13的交叉部13D上的中继电极17的第一重合部17a的宽度。所谓交叉部13D上的第一重合部17a的宽度，指的是沿着行方向(扫描线12的延伸方向)的长度。基本上，交叉部D上的信号线13的宽度与中继电极17的第一重合部17a的宽度相同即可。但是，在具有阶差的层上形成布线的情况下，由于对光抗蚀剂曝光时的高度偏差，形成的布线在阶差的上表面侧的宽度比在阶差的下表面形成的宽度小。例如，在栅电极14c的厚度为
Figure G2009101604296D00101
的情况下，阶差的上表面侧的宽度要小1μm左右。因此，使信号线13的宽度为3μm时，在阶差的上表面，将信号线的宽度设计为4μm。即，信号线13的交叉部的宽度设计为加上在图形形成时对应于阶差缩小的量。这对于中继电极17的第一重合部17a也是同样，但中继电极17的第一重合部17a不具有对前级及后级传输信号的功能，所以信号线13的交叉部以外的部分的宽度在上述情况下为3μm也没有问题。
在此，构成中继电极17及台座部18的第三导电膜在其蚀刻时，需要不对信号线13、薄膜晶体管14的源电极14a及漏电极14b造成影响。
满足这样的条件的第二导电膜及第三导电膜的组合可以考虑多种，但作为第三导电膜，优选使用ITO等透明导电膜。这是因为：ITO等透明导电膜以较薄的膜厚表现出良好的阶差覆盖性能，所以特别地，中继电极17的第一重合部17a适合作为信号线13的衬里，并且不对薄膜晶体管14的立体形状造成较大改变，而扰乱其上配置的液晶单元的液晶取向的危险较小。
另外，台座部18通过与信号线13不同的工序形成，所以与通过同一工序形成台座部18和信号线13的情况相比，能够使台座部18的一侧边缘与信号线13之间的间隔d(参照图4A)变小。如果对此详细说明，那么现有的曝光机的解析度为2.5～3.0μm左右。因此，在通过同一工序形成台座部18和信号线13的情况下，在用于形成光抗蚀剂掩膜的曝光工序中，必须使台座部18的一侧边缘与信号线13之间的间隔d成为2.5～3.0μm，而在台座部18的两侧需要5.0～6.0μm的空间。但是，在本发明中，形成了信号线13之后，形成台座部18。即，在形成台座部18的工序中，将与相邻的台座部18的间隔设为2.5～3.0μm以上即可。在台座部18之间，夹有信号线13，所以确保了曝光机的解析度以上的间隔。
因此，台座部18与信号线13之间的间隔d仅由对位(定位)装置的对位精度决定。于是，对位装置的对位精度为1μm以下，所以能够在台座部18的两侧设为2μm以下的间隔。像这样，根据本发明，能够缩小台座部18与信号线13的间隔。换言之，能够缩小信号线13的节距。因此，对于规定面积的显示面板，能够排列多条信号线，能够显示更加高精度的图像。
接下来，在图5所示的第四步骤中，从中继电极17、台座部18上跨整个表面形成第二绝缘膜25及第四导电膜，在该第四导电膜上设置构图用的掩膜，进行蚀刻，从而形成辅助电容电极16。
该辅助电容电极16形成为从上方覆盖扫描线12及信号线13，而且，不覆盖之后的第五步骤中形成的接触孔19的区域。其中，在图示的情况下，辅助电容电极16还覆盖薄膜晶体管14的上方，但也可以挖开薄膜晶体管14的上方区域。
之后，在图6所示的第五步骤中，从辅助电容电极16上跨整个表面形成第三绝缘膜26，在第三绝缘膜26上设置构图用的掩膜，进行蚀刻，从而形成贯通第三绝缘膜26及第二绝缘膜25的接触孔19。
在最后的第六步骤中，从第三绝缘膜26上跨整个表面使ITO等像素电极材料成膜，在该像素电极材料上设置构图用的掩膜，进行蚀刻，从而形成像素电极15。
此时，像素电极材料在接触孔19的内壁及在接触孔19的底部露出的台座部18的主体部18c的表面上成膜，所以像素电极15通过接触孔19与台座部18连接，进而与薄膜晶体管14的源电极14a连接。由此，形成了如图1A所示的薄膜晶体管阵列基板。
本发明不限定于上述实施方式，在权利要求的范围中记载的发明范围内，能够进行各种变形，显然这些变形也包括在本发明的范围内。
例如，在上述实施方式中，薄膜晶体管14的源电极14a从台座部18通过接触孔19与像素电极15连接，漏电极14b与信号线13连接，但也可以与此相反，源电极14a与信号线13连接，漏电极14b与像素电极15连接。
本发明的薄膜晶体管阵列基板也可以构成为：在像素电极与扫描线及信号线之间，不分别隔着绝缘膜具备框状的辅助电容电极16。另外，本发明的薄膜晶体管阵列基板不限于液晶显示装置，也可以适用于有机EL等其他显示装置。

Claims (20)

1.一种薄膜晶体管阵列基板，其特征在于，具有：
多条扫描线；
绝缘膜，覆盖上述扫描线而形成；
多条信号线，设置在上述绝缘膜上，具有隔着上述绝缘膜与上述各扫描线交叉的交叉部；
多个薄膜晶体管，分别具有半导体层、栅极绝缘膜、与上述扫描线连接的栅电极、漏电极及源电极；
多个中继电极，分别具有：第一重合部，设置在上述信号线的至少上述交叉部上，具有与上述信号线的上述交叉部的长度相同或比上述信号线的上述交叉部的长度长的长度；第二重合部，形成在上述漏电极上；以及连接部分，连接上述第一重合部和上述第二重合部；该中继电极对上述信号线和上述漏电极进行电连接；以及
像素电极，与上述各薄膜晶体管的上述源电极连接。
2.如权利要求1记载的薄膜晶体管阵列基板，其特征在于，
上述中继电极的第一重合部的宽度与上述交叉部处的上述信号线的宽度相同，或为上述交叉部处的上述信号线的宽度以下。
3.如权利要求1记载的薄膜晶体管阵列基板，其特征在于，
上述中继电极的上述第一重合部的长度比上述扫描线的宽度大。
4.如权利要求1记载的薄膜晶体管阵列基板，其特征在于，
上述第二重合部具有对上述漏电极的宽度方向上的两侧端面进行覆盖的部分。
5.如权利要求1记载的薄膜晶体管阵列基板，其特征在于，
还具有台座部，该台座部具有重合在上述源电极上的第三重合部和在沿着上述信号线的方向上延伸的主体部；
上述像素电极使上述台座部介于中间而连接至上述源电极。
6.如权利要求5记载的薄膜晶体管阵列基板，其特征在于，
上述中继电极及上述台座部由相同的材料形成。
7.如权利要求5记载的薄膜晶体管阵列基板，其特征在于，
上述中继电极及上述台座部由透明电极膜构成。
8.如权利要求5记载的薄膜晶体管阵列基板，其特征在于，
上述第三重合部具有对上述源电极的宽度方向上的两侧端面进行覆盖的部分。
9.如权利要求5记载的薄膜晶体管阵列基板，其特征在于，
上述主体部形成为比上述第三重合部宽度宽。
10.如权利要求5记载的薄膜晶体管阵列基板，其特征在于，
上述主体部形成在上述栅极绝缘膜上。
11.如权利要求1记载的薄膜晶体管阵列基板，其特征在于，还具有：
在上述像素电极与上述信号线之间设置的其他的绝缘膜，以及
在上述像素电极的外周部内侧具有内周边缘的框状的辅助电容电极。
12.如权利要求11记载的薄膜晶体管阵列基板，其特征在于，
还具有台座部，该台座部具有重合在上述源电极上的第三重合部和在沿着上述信号线的方向上延伸的主体部；
上述像素电极使上述台座部介于中间而连接至上述源电极。
13.如权利要求12记载的薄膜晶体管阵列基板，其特征在于，
上述中继电极及上述台座部由透明电极膜构成。
14.如权利要求2记载的薄膜晶体管阵列基板，其特征在于，
上述主体部形成为比上述第三重合部宽度宽。
15.如权利要求13记载的薄膜晶体管阵列基板，其特征在于，
上述主体部形成在上述栅极绝缘膜上。
16.一种薄膜晶体管阵列基板，其特征在于，具有：
扫描线；
下部绝缘膜，覆盖上述扫描线而形成；
信号线，设置在上述下部绝缘膜上，具有隔着上述下部绝缘膜与上述扫描线交叉的交叉部；
像素电极，与上述扫描线和上述信号线相邻配置；
薄膜晶体管，具有半导体层、栅极绝缘膜、与上述扫描线连接的栅电极、漏电极及源电极；
中继电极，具有：第一重合部，设置在上述信号线的至少上述交叉部上，具有与上述信号线的上述交叉部的长度相同或比上述信号线的上述交叉部的长度长的长度；该中继电极对上述信号线和上述漏电极进行电连接；
台座部，具有：重合部，形成于上述源电极；以及主体部，与上述信号线的延伸方向并行地从上述重合部延伸；
上部绝缘膜，覆盖上述薄膜晶体管而形成，具有使上述台座部的上述主体部的一部分露出的开口部；以及
像素电极，设置在上述上部绝缘膜上，通过上述开口部与上述台座部的上述主体部连接。
17.如权利要求16记载的薄膜晶体管阵列基板，其特征在于，
上述像素电极的与上述信号线的延伸方向并行的边的长度比与上述扫描线的延伸方向并行的方向的边的长度大。
18.如权利要求16记载的薄膜晶体管阵列基板，其特征在于，
上述台座部的上述主体部与上述信号线的间隔为1μm以下。
19.如权利要求16记载的薄膜晶体管阵列基板，其特征在于，
上述薄膜晶体管的上述漏电极、上述源电极及上述台座部，与上述信号线的延伸方向并行，排列为呈一条直线状。
20.如权利要求16记载的薄膜晶体管阵列基板，其特征在于，
上述信号线具有多个导电层的层叠构造，上述台座部是单层的导电层。
CN2009101604296A 2008-07-19 2009-07-16 薄膜晶体管阵列基板 Active CN101630685B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008187981A JP4661913B2 (ja) 2008-07-19 2008-07-19 液晶表示装置
JP187981/2008 2008-07-19

Publications (2)

Publication Number Publication Date
CN101630685A CN101630685A (zh) 2010-01-20
CN101630685B true CN101630685B (zh) 2013-02-13

Family

ID=41529500

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101604296A Active CN101630685B (zh) 2008-07-19 2009-07-16 薄膜晶体管阵列基板

Country Status (5)

Country Link
US (1) US8379175B2 (zh)
JP (1) JP4661913B2 (zh)
KR (1) KR101039154B1 (zh)
CN (1) CN101630685B (zh)
TW (1) TWI400539B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5418421B2 (ja) * 2010-06-21 2014-02-19 カシオ計算機株式会社 液晶表示素子
JP5615605B2 (ja) * 2010-07-05 2014-10-29 三菱電機株式会社 Ｆｆｓモード液晶装置
JP2012053372A (ja) 2010-09-03 2012-03-15 Hitachi Displays Ltd 液晶表示装置
US9190524B2 (en) 2010-09-09 2015-11-17 Sharp Kabushiki Kaisha Thin film transistor substrate, method for producing the same, and display device
KR101685716B1 (ko) * 2010-09-21 2016-12-12 가부시키가이샤 제이올레드 박막 트랜지스터 어레이 장치, 박막 트랜지스터 어레이 장치의 제조 방법
WO2012042824A1 (ja) * 2010-09-30 2012-04-05 シャープ株式会社 薄膜トランジスタ基板及びその製造方法、表示装置
WO2013145958A1 (ja) * 2012-03-26 2013-10-03 シャープ株式会社 タッチパネル基板、表示パネル、および表示装置
CN103365005A (zh) * 2012-03-30 2013-10-23 群康科技(深圳)有限公司 阵列基板结构、阵列基板结构的制造方法与显示面板
JP6127425B2 (ja) * 2012-09-26 2017-05-17 凸版印刷株式会社 積層構造体、薄膜トランジスタアレイおよびそれらの製造方法
US20140110838A1 (en) * 2012-10-22 2014-04-24 Infineon Technologies Ag Semiconductor devices and processing methods
CN104062815A (zh) * 2013-03-21 2014-09-24 瀚宇彩晶股份有限公司 液晶显示装置
TWI548924B (zh) * 2013-06-04 2016-09-11 群創光電股份有限公司 顯示面板以及顯示裝置
CN105793773B (zh) * 2013-12-02 2019-01-01 夏普株式会社 液晶面板及其使用的有源矩阵基板
CN103943564B (zh) * 2014-02-24 2017-02-08 上海中航光电子有限公司 一种tft阵列基板及其制作方法、显示面板
CN104865761B (zh) * 2014-02-25 2018-06-08 群创光电股份有限公司 显示面板及显示装置
US10429688B2 (en) * 2014-12-25 2019-10-01 Japan Display Inc. Liquid crystal display device
TWI576646B (zh) * 2015-04-30 2017-04-01 群創光電股份有限公司 顯示裝置
KR102408898B1 (ko) 2015-06-19 2022-06-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
US11061263B2 (en) * 2016-07-28 2021-07-13 Sharp Kabushiki Kaisha Touch-panel-equipped display device
KR102596126B1 (ko) * 2016-10-19 2023-10-31 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
JP7181776B2 (ja) * 2018-12-05 2022-12-01 株式会社ジャパンディスプレイ 表示装置
CN113805392A (zh) * 2020-06-12 2021-12-17 京东方科技集团股份有限公司 显示基板、显示面板及显示基板的制作方法
CN113703235A (zh) * 2021-07-30 2021-11-26 惠科股份有限公司 阵列基板、阵列基板的制作工艺及显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1389756A (zh) * 2001-06-04 2003-01-08 达碁科技股份有限公司 薄膜晶体管液晶显示器的制作方法
CN1405865A (zh) * 2001-09-20 2003-03-26 友达光电股份有限公司 薄膜晶体管平面显示器的制造方法
JP4102925B2 (ja) * 2003-05-15 2008-06-18 カシオ計算機株式会社 アクティブマトリックス型液晶表示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0391721A (ja) * 1989-09-04 1991-04-17 Sharp Corp アクティブマトリクス基板
JPH09113931A (ja) * 1995-10-16 1997-05-02 Sharp Corp 液晶表示装置
JP3622934B2 (ja) * 1996-07-31 2005-02-23 エルジー フィリップス エルシーディー カンパニー リミテッド 薄膜トランジスタ型液晶表示装置
JPH10282520A (ja) * 1997-04-03 1998-10-23 Hitachi Ltd 液晶表示装置
TW413955B (en) * 1997-10-18 2000-12-01 Samsung Electronics Co Ltd Liquid crystal displays and manufacturing methods thereof
JP4112672B2 (ja) * 1998-04-08 2008-07-02 東芝松下ディスプレイテクノロジー株式会社 表示装置用アレイ基板及びその製造方法
KR100709704B1 (ko) * 2000-05-12 2007-04-19 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JP2002098993A (ja) 2000-09-25 2002-04-05 Casio Comput Co Ltd 液晶表示装置
JP2003215634A (ja) * 2002-01-21 2003-07-30 Matsushita Electric Ind Co Ltd 薄膜トランジスタ液晶表示装置
JP4687259B2 (ja) 2005-06-10 2011-05-25 カシオ計算機株式会社 液晶表示装置
JP5023465B2 (ja) * 2005-10-20 2012-09-12 カシオ計算機株式会社 薄膜トランジスタパネル
KR101277218B1 (ko) * 2006-06-29 2013-06-24 엘지디스플레이 주식회사 박막 트랜지스터 제조방법 및 액정표시소자의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1389756A (zh) * 2001-06-04 2003-01-08 达碁科技股份有限公司 薄膜晶体管液晶显示器的制作方法
CN1405865A (zh) * 2001-09-20 2003-03-26 友达光电股份有限公司 薄膜晶体管平面显示器的制造方法
JP4102925B2 (ja) * 2003-05-15 2008-06-18 カシオ計算機株式会社 アクティブマトリックス型液晶表示装置

Also Published As

Publication number Publication date
KR20100009620A (ko) 2010-01-28
US20100012939A1 (en) 2010-01-21
CN101630685A (zh) 2010-01-20
JP2010026269A (ja) 2010-02-04
JP4661913B2 (ja) 2011-03-30
KR101039154B1 (ko) 2011-06-03
US8379175B2 (en) 2013-02-19
TWI400539B (zh) 2013-07-01
TW201013284A (en) 2010-04-01

Similar Documents

Publication Publication Date Title
CN101630685B (zh) 薄膜晶体管阵列基板
JP4570278B2 (ja) アクティブマトリクス基板
CN109117016B (zh) 显示面板与其制造方法
JP4306654B2 (ja) トランジスタアレイパネル
US20130168707A1 (en) Array substrate structure of display panel and method of making the same
KR100828859B1 (ko) 박막 트랜지스터 패널 및 그 제조방법
US9054266B2 (en) IR sensing transistor and manufacturing method of display device including the same
KR20140009339A (ko) 반도체 장치 및 그 제조방법 그리고 표시장치
JPWO2005121884A1 (ja) アクティブマトリックス基板および液晶表示装置
JP5352915B2 (ja) 薄膜トランジスタ表示板及びその製造方法
JP5076372B2 (ja) 薄膜トランジスタパネルおよび液晶表示装置
JP4367566B2 (ja) アクティブマトリクスパネル
CN102176097B (zh) 薄膜晶体管阵列基板及其制作方法
KR20070052823A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2005223047A (ja) アクティブマトリクスパネル
WO2012073942A1 (ja) 半導体装置およびその製造方法
JP4789915B2 (ja) アクティブマトリクス基板及びその製造方法
WO2020151382A1 (en) Array substrate and display apparatus
JP4134253B2 (ja) アクティブマトリクス基板及びその製造方法ならびに表示装置
KR100601163B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법
KR101977238B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조 방법
JP5070743B2 (ja) 薄膜トランジスタパネルおよび液晶表示装置
US9064867B2 (en) Semiconductor device and method for manufacturing same
JP5316511B2 (ja) 表示装置
CN105977158B (zh) 半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151022

Address after: Tokyo, Japan, Japan

Patentee after: Ortus Technology Co., Ltd.

Address before: Tokyo, Japan, Japan

Patentee before: CASIO Computer Co., Ltd.