CN102176097B - 薄膜晶体管阵列基板及其制作方法 - Google Patents

薄膜晶体管阵列基板及其制作方法 Download PDF

Info

Publication number
CN102176097B
CN102176097B CN 201110051024 CN201110051024A CN102176097B CN 102176097 B CN102176097 B CN 102176097B CN 201110051024 CN201110051024 CN 201110051024 CN 201110051024 A CN201110051024 A CN 201110051024A CN 102176097 B CN102176097 B CN 102176097B
Authority
CN
China
Prior art keywords
patterning
film transistor
perforates
signal transfer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201110051024
Other languages
English (en)
Other versions
CN102176097A (zh
Inventor
颜泽宇
张格致
黄国有
林恩咏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN102176097A publication Critical patent/CN102176097A/zh
Application granted granted Critical
Publication of CN102176097B publication Critical patent/CN102176097B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种薄膜晶体管阵列基板及其制作方法，其制造工艺步骤少且结构简单，其中仅需要两个图案化金属层，且图案化平坦层可以有效分离两图案化金属层，以降低功率负载。此外，图案化平坦层具有条状开槽，借由条状开槽造成的高度断差可以使扫描线与共用电极相对远离，更有助于降低功率负载。

Description

薄膜晶体管阵列基板及其制作方法
技术领域
本发明涉及一种有源元件阵列基板及其制作方法，尤其涉及一种薄膜晶体管阵列基板及其制作方法。
背景技术
一般而言，液晶显示面板主要是由一有源元件阵列基板、一对向基板以及一夹于有源元件阵列基板与对向基板之间的液晶层所构成，其中有源元件阵列基板可分为显示区(display region)与非显示区(non-display region)，其中在显示区上配置有以阵列排列的多个像素单元，而每一像素单元包括薄膜晶体管(TFT)以及与薄膜晶体管连接的像素电极(pixel electrode)。此外，在显示区内配置有多条扫描线(scan line)与数据线(data line)，每一个像素单元的薄膜晶体管是与对应的扫描线与数据线电性连接。在非显示区内则配置有信号线、源极驱动器(source driver)以及栅极驱动器(gate driver)。
当液晶显示面板欲显示图像画面时，其必须通过栅极驱动器来依序开启显示面板内的每一列像素，且每一列像素在开启的时间内会对应的接收源极驱动器所提供的数据电压。如此一来，每一列像素中的液晶分子就会依据其所接收的数据电压而作适当的排列。
另一方面，随着液晶显示面板的解析度提升，液晶显示器必须增加栅极驱动器与源极驱动器的使用数目来配合解析度的提升，且栅极驱动器与源极驱动器的使用数目增加会让非显示区(或称为边框)的面积变大。
现行技术可借由像素设计搭配驱动方法的变更来缩减数据线的数量，例如两行像素共用一条数据线，并且可将节省下来的布局空间用来设置扫描信号传递线，以符合窄边框的需求。此外，为了提高像素的开口率，会使像素内的储存电容电极与扫描信号传递线以及数据线重叠。然而，储存电容电极与扫描信号传递线或数据线的大量重叠将使得液晶显示面板的功率负载增加。反之，若减小储存电容电极与扫描信号传递线或数据线的重叠面积，又会相对降低开口率。
发明内容
为了解决上述问题，本发明提供一种薄膜晶体管阵列基板，可同时兼具低功率负载、高储存电容以及高开口率等优点。
本发明提供一种前述薄膜晶体管阵列基板的制作方法，其具有精简的制造工艺步骤。
为具体描述本发明的内容，在此提出一种薄膜晶体管阵列基板，包括一基板、多条数据线、多条扫描信号传递线、多条扫描线、多个薄膜晶体管、一图案化平坦层、多个共用电极、一保护层以及多个像素电极。扫描信号传递线与数据线相互平行地设置于基板上，且任两相邻的数据线之间具有一条扫描信号传递线。扫描线相互平行地设置于基板上。扫描线相交于数据线以及扫描信号传递线，以在基板上定义出多个像素区。薄膜晶体管设置于基板上，并且分别电性连接至对应的扫描线与数据线。图案化平坦层配置于基板上，且图案化平坦层具有多个条状开槽。条状开槽分别暴露出扫描线以及薄膜晶体管，并沿着扫描线延伸。共用电极配置于图案化平坦层上，并且分别围绕对应的像素区。保护层覆盖数据线、扫描信号传递线、扫描线、薄膜晶体管、图案化平坦层以及共用电极，且保护层具有多个开孔，用以暴露出每一薄膜晶体管的一漏极的一部分。像素电极配置于保护层上并且对应位于像素区内。像素电极分别经由开孔电性连接至对应的漏极。
在本发明的一实施例中，图案化平坦层更具有对应于像素区的多个凹陷，且像素电极分别覆盖所述多个凹陷。
在本发明的一实施例中，扫描线分别位于对应的条状开槽的中央。
在本发明的一实施例中，每一扫描信号传递线电性连接至扫描线中的相应一条扫描线。
本发明更提出一种薄膜晶体管阵列基板，包括一基板、一图案化第一金属层、一栅绝缘层、一图案化半导体层、一图案化平坦层、一图案化第二金属层、一保护层以及一图案化透明电极层。图案化第一金属层包括：多条准(quasi-)数据线，相互平行地设置于该基板上；多条扫描信号传递线，与准数据线相互平行地设置于基板上，任两相邻的准数据线之间具有一条扫描信号传递线；多条准扫描线，相互平行地设置于基板上，且所述准扫描线与准数据线以及扫描信号传递线在基板上定义出多个像素区；多个栅极配置于基板上且分别连接对应的准扫描线。栅绝缘层配置于基板上，并且覆盖图案化第一金属层。栅绝缘层具有多个第一开孔以及多个第二开孔。第一开孔分别暴露出准扫描线的一部分，而第二开孔分别暴露出准数据线的一部分。图案化半导体层配置于栅绝缘层上。图案化半导体层包括多个沟道图案，且沟道图案分别位于对应的栅极上方。图案化平坦层配置于栅绝缘层上，且图案化平坦层具有多个条状开槽。条状开槽分别暴露出准扫描线、栅极、沟道图案、第一开孔以及第二开孔，且条状开槽沿着准扫描线延伸。图案化第二金属层包括：多个第一连接图案，配置于栅绝缘层上且位于对应的条状开槽内，第一连接图案分别经由对应的第一开孔来连接准扫描线，以形成多条扫描线；多个第二连接图案配置于栅绝缘层上且位于对应的条状开槽内，第二连接图案分别经由对应的第二开孔来连接准数据线，以形成多条数据线；多个源极与多个漏极，配置于沟道图案上且位于对应的条状开槽内，每一源极与其相应的漏极分别位于对应的栅极的相对两侧，且每一源极电性连接至相应的数据线；多个共用电极配置于图案化平坦层上，并且分别围绕对应的像素区。保护层覆盖栅绝缘层、图案化第二金属层、平坦层以及沟道图案。保护层具有多个第三开孔，用以暴露出每一漏极的一部分。图案化透明电极层配置于保护层上并且包括多个像素电极。像素电极对应位于像素区内，且像素电极分别经由第三开孔电性连接至对应的漏极。
在本发明的一实施例中，前述图案化平坦层更具有对应于像素区的多个凹陷，而像素电极分别覆盖凹陷。
在本发明的一实施例中，前述扫描线分别位于对应的条状开槽的中央。
在本发明的一实施例中，每一扫描信号传递线电性连接至扫描线中的相应一条扫描线。
在本发明的一实施例中，栅绝缘层还具有多个第四开孔，分别暴露出每一扫描信号传递线的一部分，而第一连接图案分别经由对应的第四开孔来连接扫描信号传递线，以电性连接每一扫描信号传递线至扫描线中的相应一条扫描线。
在本发明的一实施例中，图案化第一金属层还包括多个第三连接图案，每一第三连接图案连接于相应的扫描信号传递线与扫描线之间。
本发明又提出一种薄膜晶体管阵列基板的制作方法。首先，提供一基板。形成一图案化第一金属层于基板上。所述图案化第一金属层包括：多条的准(quasi-)数据线，相互平行；多条扫描信号传递线，与准数据线相互平行，任两相邻的准数据线之间具有一条扫描信号传递线；多条准扫描线，相互平行，准扫描线与准数据线以及扫描信号传递线在基板上定义出多个像素区；多个栅极，分别连接对应的准扫描线。接着，形成一栅绝缘层于基板上。栅绝缘层覆盖图案化第一金属层。形成一图案化半导体层于栅绝缘层上。图案化半导体层包括多个沟道图案，且沟道图案分别位于对应的栅极上方。然后，形成多个第一开孔以及多个第二开孔于栅绝缘层中。第一开孔分别暴露出准扫描线的一部分，而第二开孔分别暴露出准数据线的一部分。形成一图案化平坦层于栅绝缘层上。图案化平坦层具有多个条状开槽，以分别暴露出准扫描线、栅极、沟道图案、第一开孔以及第二开孔，且条状开槽沿着准扫描线延伸。接着，形成一图案化第二金属层。图案化第二金属层包括：多个第一连接图案，配置于栅绝缘层上且位于对应的条状开槽内，第一连接图案分别经由对应的第一开孔来连接准扫描线，以形成多条扫描线；多个第二连接图案，配置于栅绝缘层上且位于对应的条状开槽内，第二连接图案分别经由对应的第二开孔来连接准数据线，以形成多条数据线；多个源极与多个漏极，配置于沟道图案上且位于对应的条状开槽内，每一源极与其相应的漏极分别位于对应的栅极的相对两侧，且每一源极电性连接至相应的数据线；多个共用电极，配置于图案化平坦层上，并且分别围绕对应的像素区。然后，形成一保护层，以覆盖栅绝缘层、图案化第二金属层、平坦层以及沟道图案。形成多个第三开孔于保护层中，以暴露出每一漏极的一部分。之后，形成一图案化透明电极层于保护层上，图案化透明电极层包括多个像素电极，像素电极对应位于像素区内，且像素电极分别经由第三开孔电性连接至对应的漏极。
在本发明的一实施例中，所述薄膜晶体管阵列基板的制作方法还包括在图案化平坦层对应于像素区的位置上形成多个凹陷，而像素电极分别覆盖凹陷。
在本发明的一实施例中，所述凹陷与条状开槽是借由同一道光掩膜制造工艺来形成。
在本发明的一实施例中，所述第一开孔、第二开孔以及沟道图案是借由同一道光掩膜制造工艺来形成。
在本发明的一实施例中，所述第一开孔以及第二开孔是在形成图案化平坦层之前所形成。
在本发明的一实施例中，所述第一开孔以及第二开孔是在形成图案化平坦层之后所形成。
在本发明的一实施例中，所述薄膜晶体管阵列基板的制作方法还包括使每一扫描信号传递线电性连接至扫描线中的相应一条扫描线。
在本发明的一实施例中，所述薄膜晶体管阵列基板的制作方法还包括形成多个第四开孔于栅绝缘层中，以分别暴露出每一扫描信号传递线的一部分，使得第一连接图案分别经由对应的第四开孔来连接扫描信号传递线，以电性连接每一扫描信号传递线至扫描线中的相应一条扫描线。
在本发明的一实施例中，所述图案化第一金属层还包括多个第三连接图案，每一第三连接图案连接于相应的扫描信号传递线与扫描线之间。
基于上述，本发明提出一种薄膜晶体管阵列基板，其制造工艺步骤少且结构简单，其中仅需要两个图案化金属层，且图案化平坦层可以有效分离两图案化金属层，以降低功率负载。此外，图案化平坦层具有条状开槽，借由条状开槽造成的高度断差可以使扫描线与共用电极相对远离，更有助于降低功率负载。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A-1G依序示出依照本发明的一实施例的一种薄膜晶体管列基板的制作流程。
图2A-图2G为图1A-1G的I-I’线的剖面图。
图3示出图1G的薄膜晶体管阵列基板沿A-A’线的剖面结构。
图4A与图4B分别示出图1G的薄膜晶体管阵列基板沿A-A’线与B-B’线的另一种剖面结构。
上述附图中的附图标记说明如下：
100：薄膜晶体管阵列基板
110：基板
120：图案化第一金属层
122：准数据线
124：扫描信号传递线
126：准扫描线
128：栅极
129：第三连接图案
130：栅绝缘层
132：第一开孔
134：第二开孔
136：第四开孔
140：图案化半导体层
142：沟道图案
142a：欧姆接触层
150：图案化平坦层
152：条状开槽
154：凹陷
160：图案化第二金属层
162：第一连接图案
164：第二连接图案
166：源极
168：漏极
169：共用电极
170：保护层
172：第三开孔
174：开孔
180：图案化透明电极层
182：像素电极
182a：配向狭缝
SL：扫描线
DL：数据线
TFT：薄膜晶体管
具体实施方式
图1A-图1G依序示出依照本发明的一实施例的一种薄膜晶体管列基板的制作流程。图2A-图2G为图1A-图1G的I-I’线与II-II’线的剖面图。
首先，如图1A与图2A所示，提供基板110，并且进行第一道光掩膜制造工艺，以形成一图案化第一金属层120于基板上。图案化第一金属层120包括多条相互平行的准数据线122，以及与准数据线122相互平行的多条扫描信号传递线124，其中任两相邻的准数据线122之间具有一条扫描信号传递线124。此外，图案化第一金属层120还包括多条相互平行的准扫描线126，且准扫描线126与准数据线122以及扫描信号传递线124在基板110上定义出多个像素区102。图案化第一金属层120另包括多个栅极128，分别连接对应的准扫描线126。此处及下文所指的光掩膜制造工艺包括借由光掩膜对蚀刻掩模(光致抗蚀剂)所进行的曝光、显影，以及后续的蚀刻等步骤，或者包括借由光掩膜对感光材料层所进行的曝光以及显影等步骤。
接着，如图1B与图2B所示，形成一栅绝缘层130于基板上，以覆盖图案化第一金属层120。接着形成一半导体层并且进行第二道光掩膜制造工艺，以形成一图案化半导体层140于栅绝缘层130上。所述图案化半导体层140包括多个沟道图案142，且沟道图案142分别位于对应的栅极128上方。沟道图案142表面可具有一欧姆接触层142a。
然后，如图1C与2C所示，进行第三道光掩膜制造工艺，以形成多个第一开孔132以及多个第二开孔134于栅绝缘层130中。第一开孔132分别暴露出准扫描线126的一部分，而第二开孔134分别暴露出准数据线122的一部分。
在此，本实施例并不限定前述第二道光掩膜制造工艺与第三道光掩膜制造工艺的顺序。换言之，本实施例也可以选择先形成第一开孔132以及第二开孔134于栅绝缘层130中，再形成图案化半导体层140于栅绝缘层130上。
另外，在本发明的其他实施例中，也可以整合第二道光掩膜制造工艺与第三道光掩膜制造工艺的步骤于同一道光掩膜制造工艺。更详细而言，可以采用例如半调式光掩膜或灰调光掩膜来制作多种厚度的蚀刻掩模，以进行不同深度的蚀刻而形成前述第一开孔132、第二开孔134以及图案化半导体层140。
在完成前述步骤后，接着如图1D与图2D所示，进行第四道光掩膜制造工艺，以形成一图案化平坦层150于栅绝缘层130上。图案化平坦层150具有多个条状开槽152，且条状开槽152分别暴露出准扫描线126、栅极128、沟道图案142、第一开孔132以及第二开孔134，且条状开槽152沿着准扫描线126延伸。
此外，前述第三道光掩膜制造工艺与第四道光掩膜制造工艺的顺序是可以对调的。换言之，本实施例除了可以选择在形成图案化平坦层150之前，先形成第一开孔132以及第二开孔134，也可以选择在形成图案化平坦层150之后，才于条状开槽152所暴露的栅绝缘层130上形成第一开孔132以及第二开孔134。
承前述步骤，接着，如图1E与图2E所示，进行第五道光掩膜制造工艺，以形成一图案化第二金属层160。图案化第二金属层160包括多个第一连接图案162、多个第二连接图案164、多个源极166、多个漏极168以及多个共用电极169。第一连接图案162配置于栅绝缘层130上且位于对应的条状开槽152内，用以串接准扫描线126，其中第一连接图案162分别经由对应的第一开孔132来连接准扫描线126，以形成多条扫描线SL。第二连接图案164配置于栅绝缘层130上且位于对应的条状开槽152内，用以串接准数据线122，其中第二连接图案164分别经由对应的第二开孔134来连接准数据线122，以形成多条数据线DL。源极166与漏极168配置于沟道图案142上且位于对应的条状开槽152内，其中每一源极166与其相应的漏极168分别位于对应的栅极128的相对两侧，且每一源极166电性连接至相应的数据线DL。每一栅极128与其相应的源极166、漏极168以及沟道图案142形成薄膜晶体管TFT。此外，共用电极169配置于图案化平坦层150上，并且分别围绕对应的像素区102。
接着，如图1F与图2F所示，形成一保护层170，以覆盖栅绝缘层130、图案化第二金属层160、平坦层150以及沟道图案142。并且，进行第六道光掩膜制造工艺，以形成多个第三开孔172于保护层170中，以暴露出每一漏极168的一部分。
之后，如图1G与图2G所示，进行第七道光掩膜制造工艺，以形成一图案化透明电极层180于保护层170上。图案化透明电极层180包括多个像素电极182，且像素电极182对应位于像素区102内，并分别经由第三开孔172电性连接至对应的漏极168。本实施例的像素电极182可具有多个配向狭缝182a。此外，在本实施例中，像素电极182更借由保护层170中的另一个开孔174连接到对应的相邻薄膜晶体管TFT的源极166，亦即右边的像素电极182可借由另一个开孔174连接到对应的相邻薄膜晶体管TFT的源极166再电性连接至左边的像素电极182，以达成两行像素共用一条数据线DL的驱动。
至此，大致完成薄膜晶体管阵列基板100的制作。
前述薄膜晶体管阵列基板100的制作方法仅需进行七道光掩膜制造工艺，或甚至将第二道光掩膜制造工艺与第三道光掩膜制造工艺整合为同一道光掩膜制造工艺，而仅余六道光掩膜制造工艺，因此具有制造工艺精简以及高生产效率等优点。再者，所述薄膜晶体管阵列基板100的结构远较公知的设计简单。不似公知设计额外需要第三个图案化金属层来形成共用电极，所述薄膜晶体管阵列基板100仅有两个图案化金属层120与160，可大幅结构的复杂度，更有利于制造工艺设计。
另一方面，在图1G与2G所示的薄膜晶体管阵列基板100中，图案化平坦层150位于图案化第一金属层120之上，而图案化第二金属层160又位于图案化平坦层150之上。换言之，由于图案化平坦层150相较于其他具介电层，如栅绝缘层130或保护层170等，具有较大的厚度，因此可以拉开图案化第一金属层120与图案化第二金属层160之间的距离。一般而言，图案化平坦层150可达到2～3微米(μm)，由此，共用电极169与第一金属层120之间的寄生电容可被降低，从而减小功率负载。
此外，图1G与2G所示，图案化平坦层150具有条状开槽152，因此可借由条状开槽152造成的高度断差来使扫描线SL与共用电极169相对远离，同样有助于降低寄生电容及其衍生的功率负载。更甚者，前述实施例还可以将扫描线SL设置于对应的条状开槽152的中央，使其远离两侧的共用电极169，以最大程度地降低功率负载。
另外，薄膜晶体管阵列基板100中设置与数据线DL平行的扫描信号传递线124，用以传递扫描信号至相应的扫描线SL。由于扫描信号传递线124与数据线DL具有相同的走向，因此扫描信号与数据信号的信号输入源(如驱动芯片)可设置在基板110的同一侧，而有利于液晶显示面板的窄边框设计。
前述薄膜晶体管阵列基板100可应用各种可能的方式来使每一扫描信号传递线124电性连接至相应的扫描线SL。举例而言，如图1C所示，在进行第三道光掩膜制造工艺时，除了形成第一开孔132以及第二开孔134之外，还可以在栅绝缘层130中形成多个第四开孔136，用以暴露出对应之扫描信号传递线124的一部分。如此，在后续的第五道光掩膜制造工艺，形成图案化第二金属层160时，可以使得第一连接图案162分别经由对应的第四开孔136向下连接至扫描信号传递线124。
除此之外，本发明也可以采用其他方式来使扫描信号传递线124与相应的扫描线SL达成电性连接。如图1A’所示，在进行第一道光掩膜制造工艺时，可以对光掩膜图案进行改动，使所形成的图案化第一金属层120还包括多个第三连接图案129，如此每一扫描信号传递线124可借由第三连接图案129直接连接相应的准扫描线126。
图3示出图1G的薄膜晶体管阵列基板100沿A-A’线的剖面结构。如图3所示，共用电极169与相应的像素电极182之间形成储存电容Cst，而在A-A’截面上可以看出，由于图案化平坦层150具有条状开槽152，因此共用电极169与像素电极182之间因图案化平坦层150的斜面而重叠面积变大了。换言之，储存电容Cst也因为图案化平坦层150的条状开槽152而被大幅提高了。
此外，本发明还可以借由其他方式来进一步提高共用电极169与像素电极182之间的重叠面积。图4A与4B分别示出图1G的薄膜晶体管阵列基板100沿A-A’线与B-B’线的另一种剖面结构。如图4A与4B所示，本发明可以选择在图案化平坦层150对应于像素区102的位置上形成多个凹陷154，而像素电极182分别覆盖凹陷154。如此，借由凹陷154的侧壁，同样可以增加共用电极169与像素电极182之间的重叠面积，进而提高储存电容Cst。所述凹陷154与条状开槽152可以共同借由第四道光掩膜制造工艺来形成，或者可以选择额外进行一道光掩膜制造工艺来形成凹陷154。
虽然前述实施例以图1A-图1G与图2A-图2G所示的制造工艺来说明薄膜晶体管阵列基板100的制作方法，然本领域中普通技术人员当可依据实际需求以及当下的技术水准来调整、变更或置换相关制造工艺步骤。换言之，所述薄膜晶体管阵列基板100的制作方法并非限于图1A-图1G与图2A-图2G所示者，而图1A-图1G与图2A-图2G所示的制造工艺步骤也可能被增减或变更，以获得与薄膜晶体管阵列基板100相异的成品或半成品。任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可对本说明书的实施方式中所提列的技术方案作些许的更动与润饰，故本发明的保护范围当视所附的权利要求所界定的范围为准。

Claims (16)

1.一种薄膜晶体管阵列基板，包括：
一基板；
多条数据线，相互平行地设置于该基板上；
多条扫描信号传递线，与所述多条数据线相互平行地设置于该基板上，任两相邻的数据线之间具有一条扫描信号传递线；
多条扫描线，相互平行地设置于该基板上，所述多条扫描线相交于所述多条数据线以及所述多条扫描信号传递线，以在该基板上定义出多个像素区，其中每一扫描信号传递线电性连接至所述多条扫描线中的相应一条扫描线；
多个薄膜晶体管，设置于该基板上，并且分别电性连接至对应的所述多条扫描线与所述多条数据线；
一图案化平坦层，配置于该基板上，且该图案化平坦层具有多个条状开槽，所述多个条状开槽分别暴露出所述多条扫描线以及所述多个薄膜晶体管，并沿着所述多条扫描线延伸；
多个共用电极，配置于该图案化平坦层上，并且分别围绕对应的所述多个像素区；
一保护层，覆盖所述多条数据线、所述多条扫描信号传递线、所述多条扫描线、所述多个薄膜晶体管、该图案化平坦层以及所述多个共用电极，该保护层具有多个开孔，用以暴露出每一薄膜晶体管的一漏极的一部分；以及
多个像素电极，配置于该保护层上并且对应位于所述多个像素区内，所述多个像素电极分别经由所述多个开孔电性连接至对应的所述多个漏极。
2.如权利要求1所述的薄膜晶体管阵列基板，其中该图案化平坦层还具有对应于所述多个像素区的多个凹陷，所述多个像素电极分别覆盖所述多个凹陷。
3.如权利要求1所述的薄膜晶体管阵列基板，其中所述多条扫描线分别位于对应的所述多个条状开槽的中央。
4.一种薄膜晶体管阵列基板，包括：
一基板；
一图案化第一金属层，包括：
多条准数据线，相互平行地设置于该基板上；
多条扫描信号传递线，与所述多条准数据线相互平行地设置于该基板上，任两相邻的准数据线之间具有一条扫描信号传递线；
多条准扫描线，相互平行地设置于该基板上，所述多条准扫描线与所述多条准数据线以及所述多条扫描信号传递线在该基板上定义出多个像素区；
多个栅极，配置于该基板上且分别连接对应的所述多条准扫描线；
一栅绝缘层，配置于该基板上，并且覆盖该图案化第一金属层，该栅绝缘层具有多个第一开孔以及多个第二开孔，所述多个第一开孔分别暴露出所述多条准扫描线的一部分，而所述多个第二开孔分别暴露出所述多条准数据线的一部分；
一图案化半导体层，配置于该栅绝缘层上，该图案化半导体层包括多个沟道图案，且所述多个沟道图案分别位于对应的所述多个栅极上方；
一图案化平坦层，配置于该栅绝缘层上，且该图案化平坦层具有多个条状开槽，所述多个条状开槽分别暴露出所述多条准扫描线、所述多个栅极、所述多个沟道图案、所述多个第一开孔以及所述多个第二开孔，且所述多个条状开槽沿着所述多条准扫描线延伸；
一图案化第二金属层，包括：
多个第一连接图案，配置于该栅绝缘层上且位于对应的所述多个条状开槽内，所述多个第一连接图案分别经由对应的所述多个第一开孔来连接所述多个准扫描线，以形成多条扫描线；
多个第二连接图案，配置于该栅绝缘层上且位于对应的所述多个条状开槽内，所述多个第二连接图案分别经由对应的所述多个第二开孔来连接所述多条准数据线，以形成多条数据线；
多个源极与多个漏极，配置于该沟道图案上且位于对应的所述多个条状开槽内，每一源极与其相应的该漏极分别位于对应的该栅极的相对两侧，且每一源极电性连接至相应的该数据线；
多个共用电极，配置于该图案化平坦层上，并且分别围绕对应的所述多个像素区；
一保护层，覆盖该栅绝缘层、该图案化第二金属层、该平坦层以及所述多个沟道图案，该保护层具有多个第三开孔，用以暴露出每一漏极的一部分；以及
一图案化透明电极层，配置于该保护层上，该图案化透明电极层包括多个像素电极，所述多个像素电极对应位于所述多个像素区内，且所述多个像素电极分别经由所述多个第三开孔电性连接至对应的所述多个漏极；
其中每一扫描信号传递线电性连接至所述多条扫描线中的相应一条扫描线。
5.如权利要求4所述的薄膜晶体管阵列基板，其中该图案化平坦层更具有对应于所述多个像素区的多个凹陷，所述多个像素电极分别覆盖所述多个凹陷。
6.如权利要求4所述的薄膜晶体管阵列基板，其中所述多个扫描线分别位于对应的所述多个条状开槽的中央。
7.如权利要求4所述的薄膜晶体管阵列基板，其中该栅绝缘层更具有多个第四开孔，分别暴露出每一扫描信号传递线的一部分，而所述多个第一连接图案分别经由对应的所述多个第四开孔来连接所述多条扫描信号传递线，以电性连接每一扫描信号传递线至所述多条扫描线中的相应一条扫描线。
8.如权利要求4所述的薄膜晶体管阵列基板，其中该图案化第一金属层还包括多个第三连接图案，每一第三连接图案连接于相应的该扫描信号传递线与该扫描线之间。
9.一种薄膜晶体管阵列基板的制作方法，包括：
提供一基板；
形成一图案化第一金属层于该基板上，该图案化第一金属层包括：
多条准数据线，相互平行；
多条扫描信号传递线，与所述多条准数据线相互平行，任两相邻的准数据线之间具有一条扫描信号传递线；
多条准扫描线，相互平行，所述多条准扫描线与所述多条准数据线以及所述多条扫描信号传递线在该基板上定义出多个像素区；
多个栅极，分别连接对应的所述多条准扫描线；
形成一栅绝缘层于该基板上，该栅绝缘层覆盖该图案化第一金属层；
形成一图案化半导体层于该栅绝缘层上，该图案化半导体层包括多个沟道图案，且所述多个沟道图案分别位于对应的所述多个栅极上方；
形成多个第一开孔以及多个第二开孔于该栅绝缘层中，所述多个第一开孔分别暴露出所述多条准扫描线的一部分，而所述多个第二开孔分别暴露出所述多条准数据线的一部分；
形成一图案化平坦层于该栅绝缘层上，该图案化平坦层具有多个条状开槽，所述多个条状开槽分别暴露出所述多条准扫描线、所述多个栅极、所述多个沟道图案、所述多个第一开孔以及所述多个第二开孔，且所述多个条状开槽沿着所述多条准扫描线延伸；
形成一图案化第二金属层，该图案化第二金属层包括：
多个第一连接图案，配置于该栅绝缘层上且位于对应的所述多个条状开槽内，所述多个第一连接图案分别经由对应的所述多个第一开孔来连接所述多条准扫描线，以形成多条扫描线；
多个第二连接图案，配置于该栅绝缘层上且位于对应的所述多个条状开槽内，所述多个第二连接图案分别经由对应的所述多个第二开孔来连接所述多条准数据线，以形成多条数据线；
多个源极与多个漏极，配置于该沟道图案上且位于对应的所述多个条状开槽内，每一源极与其相应的该漏极分别位于对应的该栅极的相对两侧，且每一源极电性连接至相应的该数据线；
多个共用电极，配置于该图案化平坦层上，并且分别围绕对应的所述多个像素区；
形成一保护层，以覆盖该栅绝缘层、该图案化第二金属层、该平坦层以及所述多个沟道图案；
形成多个第三开孔于该保护层中，以暴露出每一漏极的一部分；以及
形成一图案化透明电极层于该保护层上，该图案化透明电极层包括多个像素电极，所述多个像素电极对应位于所述多个像素区内，且所述多个像素电极分别经由所述多个第三开孔电性连接至对应的所述多个漏极；
所述制作方法还包括使每一扫描信号传递线电性连接至所述多条扫描线中的相应一条扫描线。
10.如权利要求9所述的薄膜晶体管阵列基板的制作方法，还包括在该图案化平坦层对应于所述多个像素区的位置上形成多个凹陷，而所述多个像素电极分别覆盖所述多个凹陷。
11.如权利要求10所述的薄膜晶体管阵列基板的制作方法，其中所述多个凹陷与所述多个条状开槽是借由同一道光掩膜制造工艺来形成。
12.如权利要求9所述的薄膜晶体管阵列基板的制作方法，其中所述多个第一开孔、所述多个第二开孔以及所述多个沟道图案是借由同一道光掩膜制造工艺来形成。
13.如权利要求9所述的薄膜晶体管阵列基板的制作方法，其中所述多个第一开孔以及所述多个第二开孔是在形成该图案化平坦层之前所形成。
14.如权利要求9所述的薄膜晶体管阵列基板的制作方法，其中所述多个第一开孔以及所述多个第二开孔是在形成该图案化平坦层之后所形成。
15.如权利要求9所述的薄膜晶体管阵列基板的制作方法，还包括形成多个第四开孔于该栅绝缘层中，以分别暴露出每一扫描信号传递线的一部分，使得所述多个第一连接图案分别经由对应的所述多个第四开孔来连接所述多个扫描信号传递线，以电性连接每一扫描信号传递线至所述多条扫描线中的相应一条扫描线。
16.如权利要求9所述的薄膜晶体管阵列基板的制作方法，其中该图案化第一金属层还包括多个第三连接图案，每一第三连接图案连接于相应的该扫描信号传递线与该扫描线之间。
CN 201110051024 2010-12-27 2011-02-25 薄膜晶体管阵列基板及其制作方法 Active CN102176097B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW99146144A TWI426334B (zh) 2010-12-27 2010-12-27 薄膜電晶體陣列基板及其製作方法
TW099146144 2010-12-27

Publications (2)

Publication Number Publication Date
CN102176097A CN102176097A (zh) 2011-09-07
CN102176097B true CN102176097B (zh) 2012-09-26

Family

ID=44519292

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110051024 Active CN102176097B (zh) 2010-12-27 2011-02-25 薄膜晶体管阵列基板及其制作方法

Country Status (3)

Country Link
US (1) US8957420B2 (zh)
CN (1) CN102176097B (zh)
TW (1) TWI426334B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI445180B (zh) * 2011-09-28 2014-07-11 E Ink Holdings Inc 陣列基板及使用其之顯示裝置
CN103715206A (zh) * 2013-12-31 2014-04-09 信利半导体有限公司 一种像素单元、阵列基板及显示面板
CN209000913U (zh) * 2018-11-06 2019-06-18 惠科股份有限公司 一种显示面板和显示装置
CN113594180B (zh) * 2021-07-22 2023-09-15 Tcl华星光电技术有限公司 阵列基板及其制备方法以及显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001264804A (ja) * 2000-03-16 2001-09-26 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその作製方法
JP2008299354A (ja) * 2008-09-03 2008-12-11 Semiconductor Energy Lab Co Ltd 液晶表示装置
CN101750827A (zh) * 2010-01-20 2010-06-23 友达光电股份有限公司 主动元件阵列基板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0850303A (ja) * 1994-08-05 1996-02-20 Toshiba Corp 液晶表示装置用アレイ基板
JPH08107210A (ja) * 1994-10-06 1996-04-23 Matsushita Electric Ind Co Ltd 液晶表示装置の薄膜トランジスタアレイおよびその製造方法
JPH11305257A (ja) * 1998-04-17 1999-11-05 Toshiba Corp 強誘電体を使用した液晶表示装置
KR100835971B1 (ko) * 2001-12-24 2008-06-09 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR100659532B1 (ko) * 2003-11-28 2006-12-19 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
US7532296B2 (en) * 2005-08-24 2009-05-12 Samsung Electronics Co., Ltd. Thin-film transistor substrate and liquid crystal display device having the same
TWI287659B (en) * 2005-08-25 2007-10-01 Chunghwa Picture Tubes Ltd Multi-domain vertical alignment liquid crystal display panel, thin film transistor array, and methods of fabricating the same
KR100739065B1 (ko) * 2005-11-29 2007-07-12 삼성에스디아이 주식회사 유기 발광 표시장치 및 이의 제조 방법
TWI327239B (en) * 2006-01-20 2010-07-11 Au Optronics Corp Pixel and liquid crystal display and method for manufacturing the same
TWI329232B (en) * 2006-11-10 2010-08-21 Au Optronics Corp Pixel structure and fabrication method thereof
TWI357588B (en) * 2006-12-26 2012-02-01 Novatek Microelectronics Corp Display panel and plane display device using the s
TWI329775B (en) * 2007-03-27 2010-09-01 Au Optronics Corp Pixel structure and manufacturinf method thereof
KR101832698B1 (ko) * 2009-10-14 2018-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001264804A (ja) * 2000-03-16 2001-09-26 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその作製方法
JP2008299354A (ja) * 2008-09-03 2008-12-11 Semiconductor Energy Lab Co Ltd 液晶表示装置
CN101750827A (zh) * 2010-01-20 2010-06-23 友达光电股份有限公司 主动元件阵列基板

Also Published As

Publication number Publication date
CN102176097A (zh) 2011-09-07
TW201227125A (en) 2012-07-01
US8957420B2 (en) 2015-02-17
TWI426334B (zh) 2014-02-11
US20120161136A1 (en) 2012-06-28

Similar Documents

Publication Publication Date Title
US6919933B2 (en) Display device and method of manufacturing the same
CN111965908B (zh) 一种阵列基板和显示装置
CN104865726A (zh) 一种阵列基板、显示面板、显示装置以及制备方法
CN102073181B (zh) 显示基板、其制造方法以及具有该显示基板的显示设备
US20110128459A1 (en) Thin film transistor array substrate, fabrication method thereof, and liquid crystal display using the tft array substrate
CN108681170B (zh) 一种显示基板及其制造方法、显示装置
CN112748616A (zh) 阵列基板、阵列基板的制作方法、显示面板以及显示装置
WO2023134022A9 (zh) 显示面板
CN102176097B (zh) 薄膜晶体管阵列基板及其制作方法
CN112510015B (zh) 显示面板以及电子设备
CN101097331B (zh) 液晶显示器件及其制造方法
US10824070B2 (en) Mask, stitching exposure method, and display panel having the mask
CN102436104B (zh) 像素结构及像素结构的制造方法
CN106353926A (zh) 显示装置
CN102043273B (zh) 常黑模式液晶显示器装置
CN105572992A (zh) 像素结构、阵列基板及像素结构制作方法
CN100444405C (zh) 双栅级薄膜电晶体与像素结构及其制造方法
CN101236933B (zh) 显示面板及其方法
CN101710210B (zh) 电湿润显示面板
KR20050001268A (ko) 노광 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법
CN101136376A (zh) 像素结构及其制造方法
CN101770126A (zh) 主动元件阵列基板及其制造方法
CN100521164C (zh) 像素结构及其制作方法
CN101752308B (zh) 形成像素结构的方法
CN101740509B (zh) 形成像素结构的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant