CN100521164C - 像素结构及其制作方法 - Google Patents

Abstract

本发明主要是提供一种像素结构及其制作方法，其特别是先在栅极介电层形成后覆盖由钼所构成的导电层、氧化硅所构成的介电层以及铝层于栅极介电层上，然后进行等向性蚀刻工艺，以同时在水平及垂直方向均匀去除部分该铝层。本发明可通过此制作方法来将公知在形成源极/漏极区域前所需要的三道掩模简化为两道，进而达到节省成本的目的。根据本发明另一个实施例，本发明又可在制作电容时在电容电极(亦即上述由钼所构成的导电层)上形成由氧化硅及铝层所构成的堆叠结构，并通过这两层堆叠的结构来提升电容的储存能力。

Description

像素结构及其制作方法

技术领域

本发明涉及一种像素结构及其制作方法。

背景技术

液晶显示器由于具有轻薄短小、低辐射与低耗电等特性，已取代传统阴极射线管显示器成为显示器市场的主流产品。一般说来，液晶显示面板主要包括薄膜晶体管的阵列基板、彩色滤光片基板，以及填充于阵列基板与彩色滤光片基板之间的液晶分子层。阵列基板包括多个呈阵列排列的像素，且每一像素是利用多条平行的扫描线与多条与扫描线垂直的平行数据线定义而成，并以薄膜晶体管作为开关元件，利用像素电极驱动各像素上方的液晶分子作不同程度的旋转以调整各像素的亮度，同时通过彩色滤光片基板上与各像素对应设置的红色、绿色与蓝色滤光片使各像素产生不同亮度的红色、绿色与蓝色光线，进而输出高画质的彩色影像。

请参照图1至图6，图1至图6为公知制作像素结构的方法。如图1所述，首先提供基底12，且基底12上具有至少一晶体管区14以及电容区16。然后形成图案化多晶硅层18于晶体管区14及电容区16。其中，晶体管区14的图案化多晶硅层18是于后续工艺中用来形成晶体管的源极/漏极区域，而电容区16的图案化多晶硅层18则作为电容下电极。其次，形成图案化多晶硅层18的步骤可依照一般制作低温多晶硅层的标准步骤来完成。例如可先形成非晶硅层(图未示)于基底12表面，然后进行准分子激光退火(excimerlaser anneal)工艺，使非晶硅层转化为多晶硅层。紧接着再进行图案化工艺，去除部分多晶硅层，以于基底12上形成图案化多晶硅层18。

接着如图2所示，形成由氧化硅所构成的栅极介电层20于基底12表面并覆盖图案化多晶硅层18，然后形成图案化光致抗蚀剂层22于栅极介电层20上，并利用图案化光致抗蚀剂层22当作掩模进行离子注入工艺，将P型或N型掺质注入基底12表面的图案化多晶硅层18中，以于晶体管区14的图案化多晶硅层18中形成源极/漏极区域24。

如图3所示，然后形成由钼所构成的导电层(图未示)于栅极介电层20上，并进行图案化工艺，去除部分导电层，以于晶体管区14的栅极介电层20上形成栅极26以及于电容区16的栅极介电层20上形成电容上电极28。接着利用栅极26当作掩模进行离子注入工艺，将P型或N型掺质注入基底12表面的图案化多晶硅层18中，以于晶体管区14的图案化多晶硅层18中形成轻掺杂源极/漏极30。至此即在晶体管区14完成晶体管以及在电容区16完成电容的制作。

随后如图4所示，形成介电层32于栅极介电层20表面并覆盖栅极26及电容上电极28，然后进行图案化工艺，以于介电层32及栅极介电层20中形成多个接触洞34。

如图5所示，接着形成图案化金属层于介电层32上并填满各接触洞34，以形成多条导线36连接源极/漏极区域24。

然后如图6所示，形成另一个介电层38于导线36上，当作平坦层，并进行另一图案化工艺，例如利用图案化光致抗蚀剂层(图未示)当作掩模进行蚀刻工艺，以于介电层38中形成至少一开口40。接着形成图案化透明导电层于介电层38上并填满开口40，以形成相对应的像素电极42，进而完成公知像素结构的制作。

值得注意的是，上述的公知工艺一般需用到至少七道掩模才可完成像素结构的制作，容易造成成本增加。此外，公知跟晶体管一起制作完成的电容结构都是由多晶硅层、由氧化硅所构成的介电层以及由钼所构成的导电层所组成。此电容的设计虽可达到一般像素结构的需求，但在很多情况下仍无法提供满意的储存容量。因此，如何有效节省工艺的步骤并提升电容的储存量即为现今一个重要课题。

发明内容

本发明的目的是提供一种制作像素结构的方法，以解决上述公知的问题。

本发明公开一种制作像素结构的方法，其先提供基底，该基底上具有至少一晶体管区以及电容区，再分别形成图案化半导体层于该晶体管区及该电容区，并形成栅极介电层于该基底表面并覆盖该图案化半导体层。随后依序形成导电层、介电层以及电极层例如铝层于该基底上，接着形成多个图案化光致抗蚀剂层于该晶体管区及该电容区的该铝层表面，并进行等向性蚀刻工艺，利用该多个图案化光致抗蚀剂层当作掩模，以同时于水平及垂直方向均匀去除部分该铝层。然后进行第一蚀刻工艺，利用该多个图案化光致抗蚀剂层当作掩模去除部分该介电层及该导电层，再进行第一离子注入工艺，利用该多个图案化光致抗蚀剂层当作掩模，以于该晶体管区的该图案化半导体层中形成源极/漏极区域。之后去除该晶体管区的该图案化光致抗蚀剂层，并进行第二蚀刻工艺，利用该图案化铝层当作掩模，去除部分该介电层及该导电层，接着进行第二离子注入工艺，利用该晶体管区剩余的介电层和导电层以及电容区的图案化光致抗蚀剂层当作掩模，以于每个该晶体管区的该图案化半导体层中形成轻掺杂源极/漏极。随后进行第三蚀刻工艺，利用该电容区的该图案光致抗蚀剂层当作掩模去除该晶体管区的铝层，之后去除该电容区的该图案化光致抗蚀剂层，再形成第一介电层于该基底上，并形成多个第一接触洞于该第一介电层中。然后形成图案化金属层于该第一介电层上并填满每个该第一接触洞，以形成多条第一导线，再形成第二介电层于该多条第一导线上，并形成多个第一开口于该第二介电层中。最后形成图案化透明导电层于该第二介电层上并填满每个该第一开口，以形成多个像素电极。

如上所述的方法，其中形成每个该图案化半导体层的步骤还包括：形成非晶硅层于该基底表面；进行准分子激光退火工艺，使该非晶硅层转化为多晶硅层；以及进行图案化工艺，去除部分该多晶硅层，以于该基底上形成该多个图案化半导体层。

如上所述的方法，其中该导电层的材质包括钼。

如上所述的方法，其中该电极层的材质包括铝。

如上所述的方法，其中该电极层的厚度约4000埃至10000埃。

如上所述的方法，其中该方法于形成多个图案化光致抗蚀剂层之前还包括形成半透型掩模于该晶体管区，且该半透型掩模对应该晶体管区的该图案化光致抗蚀剂层。

如上所述的方法，其中该透明导电层包括氧化铟锡层或氧化铟锌层。

本发明还公开了一种像素结构，形成于基底上，该基底具有晶体管区、电容区以及接触垫区，该像素结构包括：图案化半导体层，设于该晶体管区和该接触垫区的该基底上，其中，位于该晶体管区的该图案化半导体层具有沟道区以及位于该沟道区两侧的源极/漏极区；第一电容电极，设于该电容区；栅极介电层，设于该基底上并覆盖该图案化半导体层与该第一电容电极；栅极，设于该图案化半导体层的该沟道区上；第二电容电极，设于该电容区的该栅极介电层上；导电层，设于该接触垫区的该栅极介电层上；第一介电层，设于该第二电容电极和该导电层上；铝层电容电极，设于该电容区的该第一介电层上；第二介电层，设于该基底上并覆盖该栅极、该铝层电容电极以及该接触垫区的该第一介电层；至少一第一导线，设于该第二介电层中，电性连接该半导体层的该源极/漏极区与该铝层电容电极；第二导线，设于该第一介电层和第二介电层中并连接该导电层；第三介电层，设于多个该第一导线和第二导线上；第一透明导电层，设于该晶体管区和该电容区的该第三介电层上并连接该多个第一导线；以及第二透明导电层，设于该第三介电层上并连接该第二导线。

如上所述的像素结构，其中该第二电容电极包括钼。

如上所述的像素结构，其中该第一介电层包括氧化硅。

如上所述的像素结构，其中该铝层电容电极的厚度约4000埃至10000埃。

如上所述的像素结构，其中该第一透明导电层为氧化铟锡层或氧化铟锌层。

如上所述的像素结构，其中该基底还包括接触垫区，该图案化半导体层设于该接触垫区的该基底上；该栅极介电层设于该接触垫区的该基底上并覆盖该图案化半导体层；且该像素结构还包括：导电层以及第二介电层，设于该栅极介电层上，其中，该第一介电层设于该基底上并覆盖该第二介电层；第二导线，设于该第一介电层中并连接该导电层，其中，该第二介电层设于该第二导线上；以及第二透明导电层，设于该第二介电层上并连接该第二导线。

如上所述的像素结构，其中该导电层包括钼。

如上所述的像素结构，其中该第二透明导电层为氧化铟锡层或氧化铟锌层。

本发明还公开了一种制作像素结构的方法，包括：提供基底，该基底上具有至少晶体管区、电容区以及接触垫区；分别形成图案化半导体层于该晶体管区、该电容区及该接触垫区；形成栅极介电层于该基底表面并覆盖该图案化半导体层；依序形成导电层、介电层以及铝层于该基底上；形成多个图案化光致抗蚀剂层于该晶体管区、该电容区及该接触垫区的该铝层表面；进行等向性蚀刻工艺，利用该多个图案化光致抗蚀剂层当作掩模，以同时于水平及垂直方向均匀去除部分该铝层；进行第一蚀刻工艺，利用该多个图案化光致抗蚀剂层当作掩模去除部分该介电层及该导电层；进行第一离子注入工艺，利用该多个图案化光致抗蚀剂层当作掩模，以于该晶体管区的该图案化半导体层中形成源极/漏极区域；去除该晶体管区及该接触垫区的该图案化光致抗蚀剂层；进行第二蚀刻工艺，利用该图案化铝层当作掩模，去除部分该介电层及该导电层；进行第三蚀刻工艺，利用该电容区的该图案化光致抗蚀剂层当作掩模去除该晶体管区及该接触垫区的该铝层；去除该电容区的该图案化光致抗蚀剂层；形成第一介电层于该基底上并形成多个第一接触洞于该第一介电层中；形成图案化金属层于该第一介电层上并填满每个该第一接触洞，以形成多条第一导线；形成第二介电层于该多条第一导线上，并形成多个第一开口于该第二介电层中；以及形成图案化透明导电层于该第二介电层上并填满每个该第一开口，以形成多个像素电极。

如上所述的方法，其中形成该图案化半导体层的步骤还包括：形成非晶硅层于该基底表面；进行准分子激光退火工艺，使该非晶硅层转化为多晶硅层；以及进行图案化工艺，去除部分该多晶硅层，以于该基底上形成该图案化半导体层。

如上所述的方法，其中该导电层包括钼。

如上所述的方法，其中该介电层包括氧化硅。

如上所述的方法，其中该铝层的厚度约4000埃至10000埃。

如上所述的方法，其中形成多个图案化光致抗蚀剂层于该晶体管区、该电容区及该接触垫区的该铝层表面还包括分别形成半透型掩模于该晶体管区及该接触垫区，且每个该半透型掩模对应该晶体管区及该接触垫区的该图案化光致抗蚀剂层。

如上所述的方法，其中该图案化透明导电层包括氧化铟锡层或氧化铟锌层。

如上所述的方法，其中进行该第二蚀刻工艺之后，还包括进行第二离子注入工艺，利用该图案化铝层当作掩模，以于该晶体管区的该图案化半导体层中形成轻掺杂源极/漏极。

本发明主要是提供一种制作像素结构的方法，其特别是先在栅极介电层形成后覆盖由钼所构成的导电层、氧化硅所构成的介电层以及铝层于栅极介电层上，然后进行等向性蚀刻工艺，以同时在水平及垂直方向均匀去除部分该铝层。由于一般用来蚀刻铝层的蚀刻剂具有等向性蚀刻的特性，因此在蚀刻铝层的时候，不但铝层的底部会被蚀刻到，铝层的侧壁也会被蚀刻出后续所需要的轻掺杂源极漏极长度。换句话说，本发明可通过此制作方法来将公知在形成源极/漏极区域前所需要的三道掩模简化为两道，进而达到节省成本的目的。除此之外，根据本发明另一个实施例，本发明又在一般电容电极(亦即上述由钼所构成的导电层)上形成由氧化硅及铝层所构成的堆叠结构，然后通过这两层堆叠的结构来提升电容的储存能力。

附图说明

图1至图6为公知制作像素结构的方法。

图7至图15为本发明较佳实施例制作像素结构的方法。

其中，附图标记说明如下：

12     基底                    14       晶体管区

16     电容区                  18       图案化多晶硅层

20     栅极介电层              22       图案化光致抗蚀剂层

24     源极/漏极区域           26       栅极

28     电容上电极              30       轻掺杂源极/漏极

32     介电层                  34       接触洞

36     导线                    38       介电层

40     开口                    42       像素电极

62     基底                    64       晶体管区

66     电容区                  68       接触垫区

70        图案化半导体层         72       栅极介电层

74        导电层                 76       介电层

78        电极层                 80       图案化光致抗蚀剂层

82        半透型掩模区域         83       全透型掩模区域

84        全遮蔽型掩模区域       86       源极/漏极区域

88        轻掺杂源极/漏极        90       介电层

92        接触洞                 94       导线

96        介电层                 98       开口

100       像素电极

具体实施方式

请参照图7至图15，图7至图15为本发明较佳实施例制作像素结构的方法。如图7所述，首先提供基底62，例如透明玻璃等基板，且基底62上具有至少一晶体管区64、电容区66以及接触垫区68。然后分别形成图案化半导体层70于晶体管区64、电容区66及接触垫区68的基底62上。其中，晶体管区64的图案化半导体层70是于后续工艺中用来形成晶体管的源极/漏极区域，而电容区66的图案化半导体层70则作为电容下电极。其次，形成图案化半导体层70的步骤例如可依照一般制作低温多晶硅层的标准步骤来完成。例如可先形成非晶硅层(图未示)于基底62表面，然后进行准分子激光退火(excimer laser anneal)工艺，使非晶硅层转化为多晶硅层。随后再进行图案化工艺，去除部分多晶硅层，以于基底62上形成图案化多晶硅层。

接着如图8所示，先形成栅极介电层72于基底62表面并覆盖图案化半导体层70，栅极介电层72例如由氧化硅所构成。然后依序形成导电层74、介电层76以及电极层78于栅极介电层72上。其中，导电层74由耐湿式蚀刻工艺的材料所构成，例如包括由厚度约2000埃的钼所构成，介电层76例如包括由厚度约500埃的氧化硅所构成，而电极层78由可进行等向性湿式蚀刻的材料所构成，较佳是铝层，铝层的厚度例如约4000埃至10000埃。

然后形成多个图案化光致抗蚀剂层80于晶体管区64及电容区66的电极层78表面。根据本发明的较佳实施例，形成图案化光致抗蚀剂层80于基底62上的各区域主要包括有下列步骤：首先形成光致抗蚀剂层(图未示)于电极层78表面，然后分别设置半透型掩模于此光致抗蚀剂层(图未示)上方以进行光刻工艺，而此半透型掩模包括半透型掩模区域(half-tone mask region)82、全透型掩模区域83以及全遮蔽型掩模区域84。其中，半透型掩模区域82遮蔽部分晶体管区64与接触垫区68，以及全遮蔽型掩模区域84遮蔽部分电容区66。接着进行曝光显影工艺，将半透型掩模区域82及全遮蔽型掩模区域84的图案转移至表面的光致抗蚀剂层上，进而在晶体管区64、电容区66及接触垫区68形成对应的图案化光致抗蚀剂层80。

如图9所示，接着使用蚀刻剂来进行等向性(isotropic)湿式蚀刻工艺，蚀刻剂例如是利用磷酸、醋酸及硝酸所组成的混合溶液，并利用图案化光致抗蚀剂层80当作掩模，以同时于水平及垂直方向均匀去除部分电极层78。

然后如图10所示，进行蚀刻工艺，再次利用图案化光致抗蚀剂层80当作掩模来去除部分介电层76及导电层74，紧接着进行离子注入工艺，利用图案化光致抗蚀剂层80当作掩模，将P型或N型掺质注入基底62表面的图案化半导体层70中，以于晶体管区64的图案化半导体层70中形成源极/漏极区域86。

接着如图11所示，先去除晶体管区64与接触垫区68的图案化光致抗蚀剂层80，然后进行另一蚀刻工艺，利用晶体管区64及接触垫区68的电极层78当作掩模来去除晶体管区64及接触垫区68中部分的介电层76及导电层74。随后进行另一离子注入工艺，利用晶体管区64剩下的介电层76及导电层74、电容区66的图案化光致抗蚀剂层80及触垫区68剩下的电极层78、介电层76及导电层74当作掩模，以于晶体管区64的图案化半导体层70中形成轻掺杂源极/漏极区域88。

如图12所示，接着进行蚀刻工艺，先利用电容区66的图案化光致抗蚀剂层80当作掩模来去除晶体管区64及接触垫区68的电极层78，然后再去除电容区66的图案化光致抗蚀剂层80。至此即在晶体管区64完成晶体管、在电容区66完成电容以及在接触垫区68完成接触垫的制作。

值得注意的是，由于本发明用来蚀刻电极层78的蚀刻剂具有等向性蚀刻的特性，因此当使用蚀刻剂来对厚度约4000埃至10000埃的电极层78进行蚀刻时，不但电极层78的底部会被蚀刻到，电极层78的侧壁也会被蚀刻出所需的轻掺杂漏极长度(约0.7微米)。换句话说，通过调整用来控制电极层78厚度的蚀刻工艺又可间接控制后续形成轻掺杂源极/漏极的长度。根据本发明的较佳实施例，本发明的制作方法除了可将公知在形成源极/漏极区域前所需的掩模由三道简化为两道之外，又可在电容的电极上形成由氧化硅及铝层所组成的堆叠结构，并通过这两层的堆叠结构来提升电容的储存能力。

随后如图13所示，形成介电层90于基底62上，然后进行图案化工艺，例如利用图案化光致抗蚀剂层(图未示)当作掩模来进行蚀刻工艺，以于介电层90中形成多个接触洞92。如图中所述，介电层90中的各接触洞92可分别暴露出晶体管区64的源极/漏极区域86、电容区66的电极层78以及接触垫区68的导电层74。

然后如图14所示，形成图案化金属层于介电层90上并填满各接触洞92，以形成多条导线94。

接着如图15所示，形成另一介电层96于导线94上，当作平坦层，并进行图案化工艺，例如利用图案化光致抗蚀剂层(图未示)当作掩模来进行蚀刻工艺，以于介电层96中形成多个开口98。随后形成由氧化铟锡或氧化铟锌等所构成的图案化透明导电层于介电层96上并填满各开口98，以形成相对应的像素电极100。至此即完成本发明较佳实施例的像素结构的制作。

依据图15所示，本发明又公开一种像素结构形成于基底62上，且基底62具有晶体管区64以及电容区66。其中，该像素结构包括有：图案化半导体层70设于晶体管区64，且图案化半导体层70具有沟道区，以及位于该沟道区两侧的源极/漏极区域86；第一电容电极(即电容区66的图案化半导体层70)设于电容区66；栅极介电层72设于基底62上并覆盖晶体管区64及电容区66的图案化半导体层70；栅极(即晶体管区64的导电层74)设于图案化半导体层70的沟道区上；第二电容电极(即电容区66的导电层74)、介电层76以及铝所构成的电极层78设于电容区66的栅极介电层72上；介电层90设于基底62上并覆盖该栅极及电极层78；至少一导线94设于介电层90中并电性连接半导体层70的源极/漏极区86与电极层80；介电层96设于导线94上；以及像素电极100设于介电层96上并连接导线94。

综上所述，本发明主要提供一种制作像素结构的方法，其特别是先在栅极介电层形成后覆盖由钼所构成的导电层、氧化硅所构成的介电层以及铝层于栅极介电层上，然后进行等向性蚀刻工艺，以同时在水平及垂直方向均匀去除部分该铝层。由于一般用来蚀刻铝层的蚀刻剂具有等向性蚀刻的特性，因此在蚀刻铝层的时候，不但铝层的底部会被蚀刻到，铝层的侧壁也会被蚀刻出后续所需要的轻掺杂源极/漏极长度。换句话说，本发明可通过此制作方法来将公知在形成源极/漏极区域前所需的掩模由三道简化为两道，进而达到节省成本的目的。除此之外，根据本发明另一个实施例，本发明又可在制作电容时在电容电极(亦即上述由钼所构成的导电层)上形成由氧化硅及铝层所构成的堆叠结构，并通过这两层堆叠的结构来提升电容的储存能力。

以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (22)

1.一种制作像素结构的方法，包括：

提供基底，该基底上具有至少一晶体管区以及电容区；

分别形成图案化半导体层于该晶体管区及该电容区；

形成栅极介电层于该基底表面并覆盖该图案化半导体层；

依序形成导电层、介电层以及电极层于该基底上；

形成多个图案化光致抗蚀剂层于该晶体管区及该电容区的该电极层表面；

进行等向性蚀刻工艺，利用该多个图案化光致抗蚀剂层当作掩模，以同时于水平及垂直方向均匀去除部分该电极层；

进行第一蚀刻工艺，利用该多个图案化光致抗蚀剂层当作掩模去除部分该介电层及该导电层；

进行第一离子注入工艺，利用该多个图案化光致抗蚀剂层当作掩模，以于该晶体管区的该图案化半导体层中形成源极/漏极区域；

去除该晶体管区的该图案化光致抗蚀剂层；

进行第二蚀刻工艺，利用该图案化电极层当作掩模，去除部分该介电层及该导电层；

进行第二离子注入工艺，利用该晶体管区剩余的介电层和导电层以及电容区的图案化光致抗蚀剂层当作掩模，以于每个该晶体管区的该图案化半导体层中形成轻掺杂源极/漏极；

进行第三蚀刻工艺，利用该电容区的该图案化光致抗蚀剂层当作掩模去除该晶体管区的该电极层；

去除该电容区的该图案化光致抗蚀剂层；

形成第一介电层于该基底上，并形成多个第一接触洞于该第一介电层中；

形成图案化金属层于该第一介电层上并填满每个该第一接触洞，以形成多条第一导线；

形成第二介电层于该多条第一导线上，并形成多个第一开口于该第二介电层中；以及

形成图案化透明导电层于该第二介电层上并填满每个该第一开口，以形成多个像素电极。

2.如权利要求1所述的方法，其中形成每个该图案化半导体层的步骤还包括：

形成非晶硅层于该基底表面；

进行准分子激光退火工艺，使该非晶硅层转化为多晶硅层；以及

进行图案化工艺，去除部分该多晶硅层，以于该基底上形成该多个图案化半导体层。

3.如权利要求1所述的方法，其中该导电层的材质包括钼。

4.如权利要求1所述的方法，其中该电极层的材质包括铝。

5.如权利要求1所述的方法，其中该电极层的厚度为4000埃至10000埃。

6.如权利要求1所述的方法，其中该方法于形成多个图案化光致抗蚀剂层之前还包括形成半透型掩模于该晶体管区，且该半透型掩模对应该晶体管区的该图案化光致抗蚀剂层。

7.如权利要求1所述的方法，其中该透明导电层包括氧化铟锡层或氧化铟锌层。

8.一种像素结构，形成于基底上，该基底具有晶体管区、电容区以及接触垫区，该像素结构包括：

图案化半导体层，设于该晶体管区和该接触垫区的该基底上，其中，位于该晶体管区的该图案化半导体层具有沟道区以及位于该沟道区两侧的源极/漏极区；

第一电容电极，设于该电容区；

栅极介电层，设于该基底上并覆盖该图案化半导体层与该第一电容电极；

栅极，设于该图案化半导体层的该沟道区上；

第二电容电极，设于该电容区的该栅极介电层上；

导电层，设于该接触垫区的该栅极介电层上；

第一介电层，设于该第二电容电极和该导电层上；

铝层电容电极，设于该电容区的该第一介电层上；

第二介电层，设于该基底上并覆盖该栅极、该铝层电容电极以及该接触垫区的该第一介电层；

至少一第一导线，设于该第二介电层中，电性连接该半导体层的该源极/漏极区与该铝层电容电极；

第二导线，设于该第一介电层和第二介电层中并连接该导电层；

第三介电层，设于多个该第一导线和第二导线上；

第一透明导电层，设于该晶体管区和该电容区的该第三介电层上并连接该多个第一导线；以及

第二透明导电层，设于该第三介电层上并连接该第二导线。

9.如权利要求8所述的像素结构，其中该第二电容电极包括钼。

10.如权利要求8所述的像素结构，其中该第一介电层包括氧化硅。

11.如权利要求8所述的像素结构，其中该铝层电容电极的厚度为4000埃至10000埃。

12.如权利要求8所述的像素结构，其中该第一透明导电层为氧化铟锡层或氧化铟锌层。

13.如权利要求8所述的像素结构，其中该导电层包括钼。

14.如权利要求8所述的像素结构，其中该第二透明导电层为氧化铟锡层或氧化铟锌层。

15.一种制作像素结构的方法，包括：

提供基底，该基底上具有至少晶体管区、电容区以及接触垫区；

分别形成图案化半导体层于该晶体管区、该电容区及该接触垫区；

形成栅极介电层于该基底表面并覆盖该图案化半导体层；

依序形成导电层、介电层以及铝层于该基底上；

形成多个图案化光致抗蚀剂层于该晶体管区、该电容区及该接触垫区的该铝层表面；

进行等向性蚀刻工艺，利用该多个图案化光致抗蚀剂层当作掩模，以同时于水平及垂直方向均匀去除部分该铝层；

进行第一蚀刻工艺，利用该多个图案化光致抗蚀剂层当作掩模去除部分该介电层及该导电层；

进行第一离子注入工艺，利用该多个图案化光致抗蚀剂层当作掩模，以于该晶体管区的该图案化半导体层中形成源极/漏极区域；

去除该晶体管区及该接触垫区的该图案化光致抗蚀剂层；

进行第二蚀刻工艺，利用该图案化铝层当作掩模，去除部分该介电层及该导电层；

进行第三蚀刻工艺，利用该电容区的该图案化光致抗蚀剂层当作掩模去除该晶体管区及该接触垫区的该铝层；

去除该电容区的该图案化光致抗蚀剂层；

形成第一介电层于该基底上并形成多个第一接触洞于该第一介电层中；

形成图案化金属层于该第一介电层上并填满每个该第一接触洞，以形成多条第一导线；

形成第二介电层于该多条第一导线上，并形成多个第一开口于该第二介电层中；以及

形成图案化透明导电层于该第二介电层上并填满每个该第一开口，以形成多个像素电极。

16.如权利要求15所述的方法，其中形成该图案化半导体层的步骤还包括：

形成非晶硅层于该基底表面；

进行准分子激光退火工艺，使该非晶硅层转化为多晶硅层；以及

进行图案化工艺，去除部分该多晶硅层，以于该基底上形成该图案化半导体层。

17.如权利要求15所述的方法，其中该导电层包括钼。

18.如权利要求15所述的方法，其中该介电层包括氧化硅。

19.如权利要求15所述的方法，其中该铝层的厚度为4000埃至10000埃。

20.如权利要求15所述的方法，其中形成多个图案化光致抗蚀剂层于该晶体管区、该电容区及该接触垫区的该铝层表面还包括分别形成半透型掩模于该晶体管区及该接触垫区，且每个该半透型掩模对应该晶体管区及该接触垫区的该图案化光致抗蚀剂层。

21.如权利要求15所述的方法，其中该图案化透明导电层包括氧化铟锡层或氧化铟锌层。

22.如权利要求15所述的方法，其中进行该第二蚀刻工艺之后，还包括进行第二离子注入工艺，利用该图案化铝层当作掩模，以于该晶体管区的该图案化半导体层中形成轻掺杂源极/漏极。

Images