CN108064418A - 阵列基板及阵列基板的制备方法 - Google Patents

阵列基板及阵列基板的制备方法 Download PDF

Info

Publication number
CN108064418A
CN108064418A CN201680044141.0A CN201680044141A CN108064418A CN 108064418 A CN108064418 A CN 108064418A CN 201680044141 A CN201680044141 A CN 201680044141A CN 108064418 A CN108064418 A CN 108064418A
Authority
CN
China
Prior art keywords
perforation
electrode
layer
organic material
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680044141.0A
Other languages
English (en)
Inventor
尚琼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Royole Technologies Co Ltd
Original Assignee
Shenzhen Royole Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Royole Technologies Co Ltd filed Critical Shenzhen Royole Technologies Co Ltd
Publication of CN108064418A publication Critical patent/CN108064418A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种阵列基板的制备方法，包括：提供基板(101)；在基板(101)的表面上形成第一金属层，并将第一金属层图案化，以形成栅极(102)和第一电极(103)，其中，栅极(102)和第一电极(103)间隔设置；形成覆盖栅极(102)及第一电极(103)的第一绝缘层(104)；在第一绝缘层(104)上形成对应栅极(102)设置的有源层(105)，并对有源层(105)进行退火；形成覆盖有源层(105)的第二绝缘层(106)；对应第一电极(103)开设第一贯孔(1041)，以使得部分部分第一电极(103)通过第一贯孔(1041)显露出来，对应有源层(105)开设间隔设置的第二贯孔(1061)及第三贯孔(1062)，以使部分有源层(105)分别通过第二贯孔(1061)及第三贯孔(1062)显露出来；及形成通过第一贯孔(1041)与第一电极(103)相连的第二电极(107)，通过第二贯孔(1061)与有源层(105)相连的源极(108)，以及通过第三贯孔(1062)和有源层(105)相连的漏极(109)，第二电极(107)、源极(108)和漏极(109)间隔设置，其中，第二电极(107)和第一电极(103)构成电容的一个电极板。

Description

阵列基板及阵列基板的制备方法
技术领域
本发明涉及显示领域，尤其涉及一种阵列基板及阵列基板的制备方法。
背景技术
在显示装置中，薄膜晶体管显示装置(Thin Film Transistor display)由于具有体积小、功耗低、制造成本相对较低和辐射小等优点，在当前的平板显示装置市场占据了主导地位。阵列基板是薄膜晶体管显示装置的重要组成部分之一。阵列基板和彩膜基板之间设置液晶分子层，通过对设置于阵列基板上的公共电极和像素电极施加电压，即可改变液晶分子的排列，从而控制光线的透过率，在每个像素上设置不同的电压并配合均匀的背光源，即可实现不同灰阶的显示，经过彩膜基板上的红、绿、蓝三种色阻形成的不同的光强的组合，即可显示出特定的彩色画面。
阵列基板通过包括薄膜晶体管(Thin Film Transistor,TFT)和电容(比如存储电容等)，每个薄膜晶体管均包括栅极、栅极绝缘层、有源层、钝化层、及源极和漏极等。目前在制备阵列基板时，通常制备出来的阵列基板的性能不佳，比如，在制备电容的时候，覆盖在和薄膜晶体管的栅极同时形成的电极(为了方便描述，简称第一电极)上的绝缘层上先形成通孔，所述通孔用于将部分第一电极显露出来，接着，在栅极绝缘层上形成有源层，并对有源层进行退火时，容易造成电容中显露出来的第一电极氧化，从而会影响到所述电容的性能，进而导致所述阵列基板的性能降低。
发明内容
本发明提供了一种阵列基板的制备方法，所述阵列基板包括薄膜晶体管和电容，其特征在于，所述阵列基板的制备方法包括：
101，提供基板；
102，在所述基板的表面上形成第一金属层，并将所述第一金属层进行图案化，以形成栅极和第一电极，其中，所述栅极和所述第一电极间隔设置；
103，形成覆盖在所述栅极及所述第一电极的第一绝缘层；
104，在所述第一绝缘层上形成对应所述栅极设置的有源层，并对所述有源层进行退火；
105，形成覆盖所述有源层的第二绝缘层；
106，对应所述第一电极开设第一贯孔，以使得部分第一电极通过第一贯孔显露出来，对应所述有源层开设间隔设置的第二贯孔及第三贯孔，以使部分有源层分别通过第二贯孔及所述第三贯孔显露出来；及
107，形成通过所述第一贯孔与所述第一电极相连的第二电极，通过所述第二贯孔与所述有源层相连的源极，以及通过所述第三贯孔和所述有源层相连的漏极，所述第二电极、所述源极和所述漏极间隔设置，其中，所述第二电极和所述第一电极构成所述电容的一个电极板。
相较于现有技术，本发明的阵列基板的制备方法先在所述第一绝缘层上形成对应所述栅极设置的有源层，并对所述有源层进行退火，再对应所述第一电极开设第一贯孔，以使得部分第一电极通过所述第一贯孔显露出来，因此，克服了现有技术中先形成将第一电极显露出来的通通孔之后再形成有源层并对有源层进行退火时，造成的对显露出来的第一电极的氧化的技术问题，因此，本发明的阵列基板的制备方法制备出来的阵列基板的性能较高。
本发明还提供了一种阵列基板的制备方法，所述阵列基板包括薄膜晶体管和电容，其特征在于，所述阵列基板的制备方法包括：
201，提供基板；
202，在所述基板的表面上形成第一金属层，并将所述第一金属层进行图案化，以形成栅极和第一电极，其中，所述栅极和所述第一电极间隔设置；
203，形成覆盖在所述栅极及所述第一电极的第一绝缘层；
204，在所述第一绝缘层上形成对应所述栅极设置的有源层，并对所述有源层进行退火；
205，形成覆盖所述有源层的第二绝缘层；
206，在所述第一绝缘层上及所述第二绝缘层上分别对应所述第一电极开设第一子贯孔及第二子贯孔，所述第一子贯孔与所述第二子贯孔连通以形成所述第一贯孔，以使得部分第一电极通过所述第一贯孔显露出来；
207，形成覆盖所述第二绝缘层的有机材料层，且在所述有机材料层上对应所述第一电极开设第一有机材料通孔，所述第一有机材料通孔与所述第一贯孔连通，在所述有机材料层上对应所述有源层开设间隔设置的第二有机材料通孔及第三有机材料通孔；
208，对应所述第二有机材料通孔在所述第二绝缘层上开设第二贯孔，以使得部分有源层通过所述第二贯孔及所述第二有机材料通孔显露出来，以及对应所述第三有机材料通孔在所述第二绝缘层上开设第三贯孔，以使得部分有源层通过所述第三贯孔及所述第三有机材料通孔显露出来；及
209，形成通过所述第一贯孔与所述第一电极相连的第二电极，通过所述第二贯孔与所述有源层相连的源极，以及通过所述第三贯孔和所述有源层相连的漏极，所述第二电极、所述源极和所述漏极间隔设置，其中，所述第二电极和所述第一电极构成所述电容的一个电极板。
相较于现有技术，本发明的阵列基板的制备方法先在所述第一绝缘层上形成对应所述栅极设置的有源层，并对所述有源层进行退火，再在所述第一绝缘层上及所述第二绝缘层上分别对应所述第一电极开设第一子贯孔及第二子贯孔，以使得部分第一电极通过所述第一贯孔显露出来，因此，克服了现有技术中先形成将第一电极显露出来的通通孔之后再形成有源层并对有源层进行退火时，造成的对显露出来的第一电极的氧化的技术问题，因此，本发明的阵列基板的制备方法制备出来的阵列基板的性能较高。进一步地，由于在所述第二绝缘层上覆盖有机材料层，有机材料层的应力比较小，在制备出来的阵列基板弯折的时候有机材料层不容易产生裂纹，从而起到对阵列基板中的其他膜层的保护作用，进一步提高了制备出的阵列基板的性能。
本发明还提供了一种阵列基板，所述阵列基板包括薄膜晶体管和电容，其特征在于，所述阵列基板包括：
基板；
邻近所述基板的同一表面设置的栅极和第一电极，其中，所述栅极和所述第一电极间隔设置；
覆盖所述栅极和所述第一电极的第一绝缘层；
设置在所述第一绝缘层远离所述栅极的表面的有源层；
覆盖所述有源层及第一绝缘层的第二绝缘层；
覆盖在所述第二绝缘层上的有机材料层；
所述第一绝缘层上设置有对应所述第一电极的第一子贯孔，所述第二绝缘层上设置对应所述第一电极的第二子贯孔，所述第二子贯孔与所述第一子贯孔连通形成第一贯孔，且所述第二绝缘层上设置对应所述有源层的两端设置的第二贯孔及第三贯孔，所述有机材料层上设置第一有机材料通孔、第二有机材料通孔及第三有机材料通孔，所述第一有机材料通孔与所述第一贯孔连通，所述第二有机材料通孔与所述第二贯孔连通，所述第三有机材料通孔与所述第三贯孔连通；
第二电极，设置在有机材料层上且通过所述第一有机材料通孔及所述第一贯孔与所述第一电极相连；
源极，设置在有机材料层上且通过所述第二有机材料通孔及所述第二贯孔与所述有源层的一端相连；及
漏极，设置在所述有机材料层上且通过所述第三有机材料通孔及所述第三贯孔与所述有源层的另一端相连，且所述漏极、所述源极及所述第二电极间隔设置，其中，所述第二电极和所述第一电极构成所述电容的一个电极板。
相较于现有技术，本发明的阵列基板的述第二绝缘层上覆盖有机材料层，有机材料层的应力比较小，在制备出来的阵列基板弯折的时候有机材料层不容易产生裂纹，从而起到对阵列基板中的其他膜层的保护作用，从而提高了所述阵列基板的性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明第一较佳实施方式的阵列基板的制备方法的流程图。
图2为本发明第一较佳实施方式中第一实施例的阵列基板的制备方法的流程图。
图3到图11为本发明第一较佳实施方式的第一实施例中阵列基板制备方法的各个步骤对应的阵列基板的剖面图。
图12为本发明第一较佳实施方式中第二实施例的阵列基板的制备方法的流程图。
图13到图19为本发明第一较佳实施方式的第二实施例中阵列基板制备方法的各个步骤对应的阵列基板的剖面图。
图20为本发明第一较佳实施方式中第三实施例的阵列基板的制备方法的流程图。
图21到图27为本发明第一较佳实施方式的第三实施例中阵列基板制备方法的各个步骤对应的阵列基板的剖面图。
图28为本发明第一较佳实施方式中第四实施例的阵列基板的制备方法的流程图。
图29到图39为本发明第一较佳实施方式的第四实施例中阵列基板制备方法的各个步骤对应的阵列基板的剖面图。
图40为本发明第一较佳实施方式中第五实施例的阵列基板的制备方法的流程图。
图41到图50为本发明第一较佳实施方式的第五实施例中阵列基板制备方法的各个步骤对应的阵列基板的剖面图。
图51为本发明第二较佳实施方式的阵列基板的制备方法的流程图。
图52到图61为本发明第二较佳实施方式中阵列基板制备方法的各个步骤对应的阵列基板的剖面图。
图62为本发明一较佳实施方式的阵列基板的剖面结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，图1为本发明第一较佳实施方式的阵列基板的制备方法的流程图。所述阵列基板包括薄膜晶体管和电容，所述电容可以为但不仅限于为存储电容，所述阵列基板的制备方法包括但不仅限于以下步骤。
步骤S101，提供基板。
步骤S102，在所述基板的表面上形成第一金属层，并将所述第一金属层进行图案化，以形成栅极和第一电极，其中，所述栅极和所述第一电极间隔设置。
步骤S103，形成覆盖在所述栅极及所述第一电极的第一绝缘层。
步骤S104，在所述第一绝缘层上形成对应所述栅极设置的有源层，并对所述有源层进行退火。
步骤S105，形成覆盖所述有源层的第二绝缘层。
步骤S106，对应所述第一电极开设第一贯孔，以使得部分第一电极通过所述第一贯孔显露出来，对应所述有源层开设间隔设置的第二贯孔及第三贯孔，以使部分有源层分别通过所述第二贯孔及所述第三贯孔显露出来。
步骤S107，形成通过所述第一贯孔与所述第一电极相连的第二电极，通过所述第二贯孔与所述有源层相连的源极，以及通过所述第三贯孔和所述有源层相连的漏极，所述第二电极、所述源极和所述漏极间隔设置，其中，所述第二电极和所述第一电极构成所述电容的一个电极板。
相较于现有技术，本发明的阵列基板的制备方法先在所述第一绝缘层上形成对应所述栅极设置的有源层，并对所述有源层进行退火，再对应所述第一电极开设第一贯孔，以使得部分第一电极通过所述第一贯孔显露出来，因此，克服了现有技术中先形成将第一电极显露出来的通通孔之后再形成有源层并对有源层进行退火时，造成的对显露出来的第一电极的氧化的技术问题，因此，本发明的阵列基板的制备方法制备出来的阵列基板的性能较高。
下面结合具体实施例对本发明的阵列基板的制备方法进行详细介绍。下面将结合多个实施例对本发明的阵列基板的制备方法进行介绍，为了方便区分多个实施例，用I，II，III，IV，V，VI添加在步骤的后面来表示是本发明第一较佳实施方式的第几个实施例，比如，步骤S101-I，则表示是第一个实施例的S101步骤。请参阅图2，图2为本发明第一较佳实施方式中第一实施例的阵列基板的制备方法的流程图。所述阵列基板包括薄膜晶体管和电容，在本实施例中，所述阵列基板的制备方法包括但不仅限于以下步骤。
步骤S101-I，提供基板101。请参阅图3，所述基板101包括相对设置的第一表面101a及第二表面101b。所述基板101为透明基板，比如为玻璃基板、塑料基板等，也可以为柔性基板。
步骤S102-I，在所述基板101的表面上形成第一金属层，并将所述第一金属层进行图案化，以形成栅极102和第一电极103，其中，所述栅极102和所述第一电极103间隔设置。请参阅图4，在本实施方式中，所述第一金属层直接设置在所述基板101的第一表面101a，对所述第一金属层进行图案化之后得到的栅极102及第一电极103也直接设置在所述第一表面101a上。可以理解地，在其他实施方式中，所述第一金属层也可以间接地设置在所述基板101的第一表面101a上，比如，所述基板101的第一表面101a上设置一缓冲层(图未示)，所述第一金属层设置在所述缓冲层远离所述基板101的表面上，对所述第一金属层进行图案化之后得到的栅极及第一电极103也设置在所述缓冲层远离所述基板101的表面上。在其他实施方式中，所述第一金属层也可以直接或者通过一缓冲层间接地设置在所述基板101上。所述缓冲层的作用是为了缓冲所述阵列基板在各个膜层的制备过程中对所述基板101的造成的损害。
步骤S103-I，形成覆盖在所述栅极102及所述第一电极103的第一绝缘层104。请参阅图5，所述第一绝缘层104的材质可以为但不仅限于为氧化硅或者氮化硅等。
步骤S104-I，在所述第一绝缘层104上形成对应所述栅极102设置的有源层105，并对所述有源层105进行退火。请参阅图6，所述有源层105为氧化物半导体，举例而言，所述有源层105可以为但不仅限于为铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)等。
步骤S105-I，形成覆盖所述有源层105的第二绝缘层106。具体地，所述步骤S105-I包括：形成仅覆盖所述有源层105的第二绝缘层106。
步骤S106-I，对应所述第一电极103开设第一贯孔1041，以使得部分第一电极103通过第一贯孔1041显露出来，对应所述有源层105开设间隔设置的第二贯孔1061及第三贯孔1062，以使部分有源层105分别通过第二贯孔1061及所述第三贯孔1062显露出来。具体他，所述步骤S106-I包括如下步骤：
步骤a-I，在所述第一绝缘层104上对应所述第一电极103开设第一贯孔1041，以使得部分第一电极103通过第一贯孔1041显露出来；
步骤b-I，在所述第二绝缘层106上对应所述有源层105开设间隔设置的第二贯孔1061及第三贯孔1062，以使得部分有源层105分别通过第二贯孔1061及所述第三贯孔1062显露出来。
可以理解地，在其他实施方式中，可以先执行步骤a-I，再执行步骤S105-I，接着再执行步骤b-I。
即，先执行步骤a-I：在所述第一绝缘层104上对应所述第一电极103开设第一贯孔1041，以使得部分第一电极103通过第一贯孔1041显露出来，请参阅图7，所述第一贯孔1041可以通过干蚀刻的方式来形成。
再执行步骤S105-I：形成覆盖所述有源层105的第二绝缘层106。具体地，所述步骤S105-I包括：形成仅覆盖所述有源层105的第二绝缘层106。请参阅图8，所述第二绝缘层106的材质可以为但不仅限于为氧化硅，氮化硅等。所述第二绝缘层106仅仅覆盖在所述有源层105上，不覆盖所述第一电极103对应的第一绝缘层104上。
接着再执行步骤b-I：在所述第二绝缘层106上对应所述有源层105开设间隔设置的第二贯孔1061及第三贯孔1062，以使得部分有源层105分别通过第二贯孔1061及所述第三贯孔1062显露出来。请参阅图9。
步骤S107-I，形成通过所述第一贯孔1041与所述第一电极103相连的第二电极107，通过所述第二贯孔1061与所述有源层105相连的源极108，以及通过所述第三贯孔1062和所述有源层105相连的漏极109，所述第二电极107、所述源极108和所述漏极109间隔设置，其中，所述第二电极107和所述第一电极103构成所述电容的一个电极板。请参阅图10，具体地，在所述第一绝缘层104及所述第二绝缘层106的表面形成第二金属层(图未示)，所述第二金属层覆盖裸露出来的第一绝缘层104、第二绝缘层106、通过所述第一贯孔1041显露出来的第一电极103、以及分别通过第二贯孔1061及所述第二贯孔1062裸露出来的有源层105。接着，对所述第二金属层进行图案化，以形成通过所述第二贯孔1061与所述有源层105相连的源极108，以及通过所述第三贯孔1062和所述有源层105相连的漏极109，且所述第二电极107、所述源极108和所述漏极109间隔设置。
优选地，所述阵列基板的制备方法在所述步骤S107-I之后还包括如下步骤：
步骤S108-I，形成覆盖所述第二电极107的钝化层110，所述钝化层110构成了所述电容的介质。
步骤S109-I，在所述钝化层110上形成透明电极层111，所述透明电极层111构成所述电容的另外一个电极板。请参阅图11，所述透明电极层111可以为但不仅限于为锡氧化铟(IndiumTin Oxide，ITO)。
相较于现有技术，本发明的阵列基板的制备方法先在所述第一绝缘层104上形成对应所述栅极102设置的有源层105，并对所述有源层105进行退火，再在所述第一绝缘层104上对应所述第一电极103开设第一贯孔1041，以使得部分第一电极103通过所述第一贯孔1041显露出来，因此，克服了现有技术中先形成将第一电极显露出来的通通孔之后再形成有源层并对有源层进行退火时，造成的对显露出来的第一电极的氧化的技术问题，因此，本发明的阵列基板的制备方法制备出来的阵列基板的性能较高。
下面对本发明第一较佳实施方式中第二实施例的阵列基板的制备方法进行介绍，所述阵列基板包括薄膜晶体管和电容，请参阅图12，图12为本发明第一较佳实施方式中第二实施例的阵列基板的制备方法的流程图。所述阵列基板的制备方法包括但不仅限于以下步骤。
步骤S101-II，提供基板101。参阅图13，所述基板101包括相对设置的第一表面101a及第二表面101b。所述基板101为透明基板，比如为玻璃基板、塑料基板等，也可以为柔性基板。
步骤S102-II，在所述基板101的表面上形成第一金属层，并将所述第一金属层进行图案化，以形成栅极102和第一电极103，其中，所述栅极102和所述第一电极103间隔设置。请参阅图14，在本实施方式中，所述第一金属层直接设置在所述基板101的第一表面101a，对所述第一金属层进行图案化之后得到的栅极102及第一电极103也直接设置在所述第一表面101a上。可以理解地，在其他实施方式中，所述第一金属层也可以间接地设置在所述基板101的第一表面101a上，比如，所述基板101的第一表面101a上设置一缓冲层(图未示)，所述第一金属层设置在所述缓冲层远离所述基板101的表面上，对所述第一金属层进行图案化之后得到的栅极及第一电极103也设置在所述缓冲层远离所述基板101的表面上。在其他实施方式中，所述第一金属层也可以直接或者通过一缓冲层间接地设置在所述基板101上。
步骤S103-II，形成覆盖在所述栅极102及所述第一电极103的第一绝缘层104。所述第一绝缘层104的材质可以为但不仅限于为氧化硅或者氮化硅等。
步骤S104-II，在所述第一绝缘层上104形成对应所述栅极102设置的有源层105，并对所述有源层105进行退火。请参阅图15，所述有源层105为氧化物半导体，举例而言，所述有源层105可以为但不仅限于为铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)等。
步骤S105-II，形成覆盖所述有源层105的第二绝缘层106。具体地，所述步骤S105-II包括：形成覆盖所述有源层105及所述第一绝缘层104的第二绝缘层106。请参阅图16。
步骤S106-II，对应所述第一电极103开设第一贯孔1041，以使得部分第一电极103通过第一贯孔1041显露出来，对应所述有源层105开设间隔设置的第二贯孔1061及第三贯孔1062，以使部分有源层105分别通过第二贯孔1061及所述第三贯孔1062显露出来。具体地，所述步骤S106-II包括如下步骤。
步骤a-II，在所述第一绝缘层104上及所述第二绝缘层106上分别对应所述第一电极103开设第一子贯孔1041a及第二子贯孔1041b，所述第一子贯孔1041a与所述第二子贯孔1041b连通以形成所述第一贯孔1041，以使得部分第一电极103通过所述第一贯孔1041显露出来。请参阅图17，所述第一子贯孔1041a及所述第二子贯孔1041b可以通过干蚀刻的方法形成。
步骤b-II，在所述第二绝缘层106上对应所述有源层105开设间隔设置的第二贯孔1061及第三贯孔1062，以使得部分有源层105分别通过第二贯孔1061及所述第三贯孔1062显露出来。
步骤S107-II，形成通过所述第一贯孔1041与所述第一电极103相连的第二电极107，通过所述第二贯孔1061与所述有源层105相连的源极108，以及通过所述第三贯孔1062和所述有源层105相连的漏极109，所述第二电极107、所述源极108和所述漏极109间隔设置，其中，所述第二电极107和所述第一电极103构成所述电容的一个电极板。请参阅图18。
优选地，所述阵列基板的制备方法在所述步骤S107-II之后还包括如下步骤：
步骤S108-II，形成覆盖所述第二电极107的钝化层110，所述钝化层110构成了所述电容的介质。
步骤S109-II，在所述钝化层110上形成透明电极层111，所述透明电极层111构成所述电容的另外一个电极板。请参阅图19，所述透明电极层111可以为但不仅限于为锡氧化铟(IndiumTin Oxide，ITO)。
相较于现有技术，本发明的阵列基板的制备方法先在所述第一绝缘层104上形成对应所述栅极102设置的有源层105，并对所述有源层105进行退火，再在所述第一绝缘层104上及所述第二绝缘层106上分别对应所述第一电极103开设第一子贯孔1041a及第二子贯孔1041b，以使得部分第一电极103通过所述第一贯孔1041显露出来，因此，克服了现有技术中先形成将第一电极显露出来的通通孔之后再形成有源层并对有源层进行退火时，造成的对显露出来的第一电极的氧化的技术问题，因此，本发明的阵列基板的制备方法制备出来的阵列基板的性能较高。且进一步地，克服了现有技术中在覆盖在第一电极的第一绝缘层上形成第一贯孔时，干蚀刻制程对有源层和第一绝缘层之间的接触面积的影响，从而提升了阵列基板中的薄膜晶体管的性能。更进一步地，在所述第二绝缘层106上对应所述有源层105开设第二贯孔1061和第三贯孔1062时，所述有源层105不会裸露在外面，从而提升了阵列基板中的薄膜晶体管的性能。
请参阅图20，图20为本发明第一较佳实施方式中第三实施例的阵列基板的制备方法的流程图。所述阵列基板包括薄膜晶体管和电容，在本实施例中，所述阵列基板的制备方法包括但不仅限于以下步骤。
步骤S101-III，提供基板101。请参阅图21，所述基板101包括相对设置的第一表面101a及第二表面101b。所述基板101为透明基板，比如为玻璃基板、塑料基板等，也可以为柔性基板。
步骤S102-III，在所述基板101的表面上形成第一金属层，并将所述第一金属层进行图案化，以形成栅极102和第一电极103，其中，所述栅极102和所述第一电极103间隔设置。请参阅图22，在本实施方式中，所述第一金属层直接设置在所述基板101的第一表面101a，对所述第一金属层进行图案化之后得到的栅极102及第一电极103也直接设置在所述第一表面101a上。可以理解地，在其他实施方式中，所述第一金属层也可以间接地设置在所述基板101的第一表面101a上，比如，所述基板101的第一表面101a上设置一缓冲层(图未示)，所述第一金属层设置在所述缓冲层远离所述基板101的表面上，对所述第一金属层进行图案化之后得到的栅极及第一电极103也设置在所述缓冲层远离所述基板101的表面上。在其他实施方式中，所述第一金属层也可以直接或者通过一缓冲层间接地设置在所述基板101上。
步骤S103-III，形成覆盖在所述栅极102及所述第一电极103的第一绝缘层104。请参阅图23，所述第一绝缘层104的材质可以为但不仅限于为氧化硅或者氮化硅等。
步骤S104-III，在所述第一绝缘层104上形成对应所述栅极102设置的有源层105，并对所述有源层105进行退火。所述有源层105为氧化物半导体，举例而言，所述有源层105可以为但不仅限于为铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)等。
步骤S105-III，形成覆盖所述有源层105的第二绝缘层106。在本实施方式中，所述步骤S105-III具体包括：形成覆盖所述有源层105及所述第一绝缘层104的第二绝缘层106。请参阅图24，所述第二绝缘层106的材质可以为但不仅限于为氧化硅、氮化硅等。
步骤S106-III，对应所述第一电极103开设第一贯孔1041，以使得部分第一电极103通过所述第一贯孔1041显露出来，对应所述有源层105开设间隔设置的第二贯孔1061及第三贯孔1062，以使部分有源层105分别通过所述第二贯孔1061及所述第三贯孔1062显露出来。所述步骤S106-III具体包括：在所述第一绝缘层104上及所述第二绝缘层106上分别对应所述第一电极开设第一子贯孔1041a及第二子贯孔1041b，所述第一子贯孔1041a与所述第二子贯孔1041b连通以形成所述第一贯孔1041，以使得部分第一电极103通过所述第一贯孔1041显露出来；且在所述第二绝缘层106上对应所述有源层105开设间隔设置的第二贯孔1061及第三贯孔1062，以使得部分有源层105分别通过第二贯孔1061及所述第三贯孔1062显露出来；其中，形成所述第一贯孔1041、第二贯孔1061及所述第三贯孔1062在同道光罩中形成。请参阅图25。
步骤S107-III，形成通过所述第一贯孔1041与所述第一电极103相连的第二电极107，通过所述第二贯孔1061与所述有源层105相连的源极，以及通过所述第三贯孔1062和所述有源层105相连的漏极109，所述第二电极107、所述源极108和所述漏极109间隔设置，其中，所述第二电极107和所述第一电极103构成所述电容的一个电极板。请参阅图26，具体地，在所述第一绝缘层104及所述第二绝缘层106的表面形成第二金属层(图未示)，所述第二金属层覆盖裸露出来的第一绝缘层104、第二绝缘层106、通过所述第一贯孔1041显露出来的第一电极103、以及分别通过第二贯孔1061及所述第二贯孔1062裸露出来的有源层105。接着，对所述第二金属层进行图案化，以形成通过所述第二贯孔1061与所述有源层105相连的源极108，以及通过所述第三贯孔1062和所述有源层105相连的漏极109，且所述第二电极107、所述源极108和所述漏极109间隔设置。
优选地，所述阵列基板的制备方法在所述步骤S107-III之后还包括如下步骤：
步骤S108-III，形成覆盖所述第二电极107的钝化层110，所述钝化层110构成了所述电容的介质。
步骤S109-III，在所述钝化层110上形成透明电极层111，所述透明电极层111构成所述电容的另外一个电极板。请参阅图27，所述透明电极层111可以为但不仅限于为锡氧化铟。
相较于现有技术，本发明的阵列基板的制备方法先在所述第一绝缘层104上形成对应所述栅极102设置的有源层105，并对所述有源层105进行退火，再在所述第一绝缘层104上及所述第二绝缘层106上分别对应所述第一电极103开设第一子贯孔1041a及第二子贯孔1041b，以使得部分第一电极103通过所述第一贯孔1041显露出来，因此，克服了现有技术中先形成将第一电极显露出来的通通孔之后再形成有源层并对有源层进行退火时，造成的对显露出来的第一电极的氧化的技术问题，因此，本发明的阵列基板的制备方法制备出来的阵列基板的性能较高。且进一步地，克服了现有技术中在覆盖在第一电极的第一绝缘层上形成第一贯孔时，干蚀刻制程对有源层和第一绝缘层之间的接触面积的影响，从而提升了阵列基板中的薄膜晶体管的性能。更进一步地，在所述第二绝缘层106上对应所述有源层105开设第二贯孔1061和第三贯孔1062时，所述有源层105不会裸露在外面，从而提升了阵列基板中的薄膜晶体管的性能。且所述第一贯孔1041、第二贯孔1061及所述第三贯孔1062在同道光罩中形成，减少了光罩的数量。
图28为本发明第一较佳实施方式中第四实施例的阵列基板的制备方法的流程图。所述阵列基板包括薄膜晶体管和电容，在本实施例中，所述阵列基板的制备方法包括但不仅限于以下步骤。
步骤S101-IV，提供基板101。请参阅图29，所述基板101包括相对设置的第一表面101a及第二表面101b。所述基板101为透明基板，比如为玻璃基板、塑料基板等，也可以为柔性基板。
步骤S102-IV，在所述基板101的表面上形成第一金属层，并将所述第一金属层进行图案化，以形成栅极102和第一电极103，其中，所述栅极102和所述第一电极103间隔设置。请参阅图30，在本实施方式中，所述第一金属层直接设置在所述基板101的第一表面101a，对所述第一金属层进行图案化之后得到的栅极102及第一电极103也直接设置在所述第一表面101a上。可以理解地，在其他实施方式中，所述第一金属层也可以间接地设置在所述基板101的第一表面101a上，比如，所述基板101的第一表面101a上设置一缓冲层(图未示)，所述第一金属层设置在所述缓冲层远离所述基板101的表面上，对所述第一金属层进行图案化之后得到的栅极及第一电极103也设置在所述缓冲层远离所述基板101的表面上。在其他实施方式中，所述第一金属层也可以直接或者通过一缓冲层间接地设置在所述基板101上。
步骤S103-IV，形成覆盖在所述栅极102及所述第一电极103的第一绝缘层104。请参阅图31，所述第一绝缘层104的材质可以为但不仅限于为氧化硅或者氮化硅等。
步骤S104-IV，在所述第一绝缘层104上形成对应所述栅极102设置的有源层105，并对所述有源层105进行退火。请参阅图32，所述有源层105为氧化物半导体，举例而言，所述有源层105可以为但不仅限于为铟镓锌氧化物等。
步骤S105-IV，形成覆盖所述有源层105的第二绝缘层106。具体他，所述步骤S105-IV包括：形成覆盖所述有源层105及所述第一绝缘层104的第二绝缘层106。请参阅图33，所述第二绝缘层106的材料可以为但不仅限于为氧化硅或者氮化硅等。
步骤S106-IV，对应所述第一电极103开设第一贯孔1041，以使得部分第一电极103通过所述第一贯孔1041显露出来，对应所述有源层105开设间隔设置的第二贯孔1061及第三贯孔1062，以使部分有源层105分别通过所述第二贯孔1061及所述第三贯孔1062显露出来。具体地，所述步骤S106-IV包括如下步骤。
步骤a-IV，形成覆盖所述第二绝缘层106的光阻层112。请参阅图34。
步骤b-IV，利用半灰阶光罩(half tone mask)工艺在对应所述第一电极103的光阻层112上形成第一光阻通孔1121，在对应所述有源层105的光阻层112上形成间隔设置的第一凹槽112a及第二凹槽112b，且在所述第一绝缘层104及所述第二绝缘层106对应所述第一光阻通孔1121形成对应第一电极103的第一贯孔1041。请参阅图35。
步骤c-IV，在所述第一凹槽112a的位置形成第二光阻通孔1122，在所述第二凹槽112b的位置形成第三光阻通孔1123，且对应所述第二光阻通孔1122在所述第二绝缘层106上形成第二贯孔1061，对应所述第三光阻通孔1123在所述第二绝缘层106上形成第三贯孔1062。请参阅图36。
步骤d-IV，移除剩余的光阻层112。请参阅图37。
步骤S107-IV，形成通过所述第一贯孔1041与所述第一电极103相连的第二电极107，通过所述第二贯孔1061与所述有源层105相连的源极108，以及通过所述第三贯孔1062和所述有源层105相连的漏极109，所述第二电极107、所述源极108和所述漏极109间隔设置，其中，所述第二电极107和所述第一电极103构成所述电容的一个电极板。请参阅图38，具体地，在所述第一绝缘层104及所述第二绝缘层106的表面形成第二金属层(图未示)，所述第二金属层覆盖裸露出来的第一绝缘层104、第二绝缘层106、通过所述第一贯孔1041显露出来的第一电极103、以及分别通过第二贯孔1061及所述第二贯孔1062裸露出来的有源层105。接着，对所述第二金属层进行图案化，以形成通过所述第二贯孔1061与所述有源层105相连的源极108，以及通过所述第三贯孔1062和所述有源层105相连的漏极109，且所述第二电极107、所述源极108和所述漏极109间隔设置。
优选地，所述阵列基板的制备方法在所述步骤S107-IV之后还包括如下步骤：
步骤S108-IV，形成覆盖所述第二电极107的钝化层110，所述钝化层110构成了所述电容的介质。
步骤S109-IV，在所述钝化层110上形成透明电极层111，所述透明电极层111构成所述电容的另外一个电极板。请参阅图39，所述透明电极层111可以为但不仅限于为锡氧化铟。
图40为本发明第一较佳实施方式中第五实施例的阵列基板的制备方法的流程图。所述阵列基板包括薄膜晶体管和电容，在本实施例中，所述阵列基板的制备方法包括但不仅限于以下步骤。
步骤S101-V，提供基板101。请参阅图41，所述基板101包括相对设置的第一表面101a及第二表面101b。所述基板101为透明基板，比如为玻璃基板、塑料基板等，也可以为柔性基板。
步骤S102-V，在所述基板101的表面上形成第一金属层，并将所述第一金属层进行图案化，以形成栅极102和第一电极103，其中，所述栅极102和所述第一电极103间隔设置。请参阅图42，在本实施方式中，所述第一金属层直接设置在所述基板101的第一表面101a，对所述第一金属层进行图案化之后得到的栅极102及第一电极103也直接设置在所述第一表面101a上。可以理解地，在其他实施方式中，所述第一金属层也可以间接地设置在所述基板101的第一表面101a上，比如，所述基板101的第一表面101a上设置一缓冲层(图未示)，所述第一金属层设置在所述缓冲层远离所述基板101的表面上，对所述第一金属层进行图案化之后得到的栅极及第一电极103也设置在所述缓冲层远离所述基板101的表面上。在其他实施方式中，所述第一金属层也可以直接或者通过一缓冲层间接地设置在所述基板101上。
步骤S103-V，形成覆盖在所述栅极102及所述第一电极103的第一绝缘层104。请参阅图43，所述第一绝缘层104的材质可以为但不仅限于为氧化硅或者氮化硅等。
步骤S104-V，在所述第一绝缘层104上形成对应所述栅极102设置的有源层105，并对所述有源层105进行退火。请参阅图44，所述有源层105为氧化物半导体，举例而言，所述有源层105可以为但不仅限于为铟镓锌氧化物等。
步骤S105-V，形成覆盖所述有源层105的第二绝缘层106。具体地，所述步骤S105-V包括：形成覆盖所述有源层105及所述第一绝缘层104的第二绝缘层106。请参阅图45，所述第二绝缘层106的材质可以为但不仅限于为氧化硅、氮化硅等。
步骤S10a-V，形成覆盖所述第二绝缘层106的有机材料层113。请参阅图46，所述有机材料层113可以为但不仅限于为有机树脂。
步骤S10b-V，在所述有机材料层113上对应所述第一电极103开设第一有机材料通孔1131，在所述有机材料层113上对应所述有源层105开设间隔设置的第二有机材料通孔1132及第三有机材料通孔1133。请参阅图47，所述第一有机材料通孔1131、所述第二有机材料通孔1132及所述第三有机材料通孔1133为在所述有机材料层113上开设的通孔，这里取这样的名字只是为了和本发明中的其他通孔和贯孔区分开来。
步骤S106-V，对应所述第一电极103开设第一贯孔1041，以使得部分第一电极103通过所述第一贯孔1041显露出来，对应所述有源层105开设间隔设置的第二贯孔1061及第三贯孔1062，以使部分有源层105分别通过所述第二贯孔1061及所述第三贯孔1062显露出来。请参阅图48，在本实施方式中，所述步骤S106-V具体为：对应所述第一有机材料通孔1131，在所述第一绝缘层104上及所述第二绝缘层106上分别对应所述第一电极103开设第一子贯孔1041a及第二子贯孔1041b，所述第一子贯孔1041a与所述第二子贯孔1041b连通以形成所述第一贯孔1041，以使得部分第一电极103通过所述第一贯孔1041及第一有机材料通孔1131显露出来，对应所述第二有机材料通孔1132在所述第二绝缘层106上开设第二贯孔1061，以使得部分有源层105通过所述第二贯孔1061及所述第二有机材料通孔1132显露出来，以及对应所述第三有机材料通孔1133在所述第二绝缘层106上开设第三贯孔1062，以使得部分有源层105通过所述第三贯孔1062及所述第三有机材料通孔1133显露出来。
步骤S107-V，形成通过所述第一贯孔1041与所述第一电极103相连的第二电极107，通过所述第二贯孔1061与所述有源层105相连的源极108，以及通过所述第三贯孔1062和所述有源层105相连的漏极109，所述第二电极107、所述源极108和所述漏极109间隔设置，其中，所述第二电极107和所述第一电极103构成所述电容的一个电极板。具体地，请参阅图49，所述步骤S107-V包括：在所述有机材料层113的表面形成第二金属层(图未示)，并将所述第二金属层金属图案化，以形成通过所述第一有机材料通孔1131及所述第一贯孔1041与所述第一电极103相连的第二电极107，形成通过第二有机材料通孔1132及所述第二贯孔1061与所述有源层105相连的源极108，以及形成通过所述第三有机材料通孔1133及所述第三贯孔1062与所述有源层105相连的漏极109。
优选地，所述阵列基板的制备方法在所述步骤S107-V之后还包括如下步骤：
步骤S108-V，形成覆盖所述第二电极107的钝化层110，所述钝化层110构成了所述电容的介质。
步骤S109-V，在所述钝化层110上形成透明电极层111，所述透明电极层111构成所述电容的另外一个电极板。请参阅图50，所述透明电极层111可以为但不仅限于为锡氧化铟。
相较于现有技术，本发明的阵列基板的制备方法先在所述第一绝缘层104上形成对应所述栅极102设置的有源层105，并对所述有源层105进行退火，再在所述第一绝缘层104上及所述第二绝缘层106上分别对应所述第一电极103开设第一子贯孔1041a及第二子贯孔1041b，以使得部分第一电极103通过所述第一贯孔1041显露出来，因此，克服了现有技术中先形成将第一电极显露出来的通通孔之后再形成有源层并对有源层进行退火时，造成的对显露出来的第一电极的氧化的技术问题，因此，本发明的阵列基板的制备方法制备出来的阵列基板的性能较高。进一步地，由于在所述第二绝缘层106上覆盖有机材料层113，有机材料层113的应力比较小，在制备出来的阵列基板弯折的时候有机材料层113不容易产生裂纹，从而起到对阵列基板中的其他膜层的保护作用。
图51为本发明第二较佳实施方式的阵列基板的制备方法的流程图。所述阵列基板包括薄膜晶体管和电容，在本实施例中，所述阵列基板的制备方法包括但不仅限于以下步骤。
步骤S201，提供基板101。请参阅图52，所述基板101包括相对设置的第一表面101a及第二表面101b。所述基板101为透明基板，比如为玻璃基板、塑料基板等，也可以为柔性基板。
步骤S202，在所述基板的表面上形成第一金属层，并将所述第一金属层进行图案化，以形成栅极和第一电极，其中，所述栅极和所述第一电极间隔设置。请参阅图53，在本实施方式中，所述第一金属层直接设置在所述基板101的第一表面101a，对所述第一金属层进行图案化之后得到的栅极102及第一电极103也直接设置在所述第一表面101a上。可以理解地，在其他实施方式中，所述第一金属层也可以间接地设置在所述基板101的第一表面101a上，比如，所述基板101的第一表面101a上设置一缓冲层(图未示)，所述第一金属层设置在所述缓冲层远离所述基板101的表面上，对所述第一金属层进行图案化之后得到的栅极及第一电极103也设置在所述缓冲层远离所述基板101的表面上。在其他实施方式中，所述第一金属层也可以直接或者通过一缓冲层间接地设置在所述基板101上。
步骤S203，形成覆盖在所述栅极102及所述第一电极103的第一绝缘层104。请参阅图54，所述第一绝缘层104的材质可以为但不仅限于为氧化硅或者氮化硅等。
步骤S204，在所述第一绝缘层104上形成对应所述栅极102设置的有源层105，并对所述有源层105进行退火。请参阅图55，所述有源层105为氧化物半导体，举例而言，所述有源层105可以为但不仅限于为铟镓锌氧化物等。
步骤S205，形成覆盖所述有源层105及所述第一绝缘层104的第二绝缘层106。请参阅图56，所述第二绝缘层106的材质可以为但不仅限于为氧化硅或者氮化硅等。
步骤S206，在所述第一绝缘层104上及所述第二绝缘层106上分别对应所述第一电极103开设第一子贯孔1041a及第二子贯孔1401b，所述第一子贯孔1041a与所述第二子贯孔1041b连通以形成所述第一贯孔1041，以使得部分第一电极103通过所述第一贯孔1041显露出来。请参阅图57。
步骤S207，形成覆盖所述第二绝缘层106的有机材料层113，且在所述有机材料层113上对应所述第一电极103开设第一有机材料通孔1131，所述第一有机材料通孔1131与所述第一贯孔1041连通，在所述有机材料层113上对应所述有源层105开设间隔设置的第二有机材料通孔1132及第三有机材料通孔1133。请参阅图58，所述第一有机材料通孔1131、所述第二有机材料通孔1132及所述第三有机材料通孔1133为在所述有机材料层113上开设的通孔，这里取这样的名字只是为了和本发明中的其他通孔和贯孔区分开来。
步骤S208，对应所述第二有机材料通孔1132在所述第二绝缘层106上开设第二贯孔1061，以使得部分有源层105通过所述第二贯孔1061及所述第二有机材料通孔1132显露出来，以及对应所述第三有机材料通孔1133在所述第二绝缘层106上开设第三贯孔1062，以使得部分有源层105通过所述第三贯孔1062及所述第三有机材料通孔1133显露出来。请参阅图59，在本实施方式中，所述第一子贯孔1041a、所述第二子贯孔1041b、所述第二贯孔1061及所述第三贯孔1062的通过干蚀刻工艺形成。
步骤S209，形成通过所述第一贯孔1041与所述第一电极103相连的第二电极107，通过所述第二贯孔1061与所述有源层105相连的源极108，以及通过所述第三贯孔1062和所述有源层105相连的漏极109，所述第二电极107、所述源极108和所述漏极109间隔设置，其中，所述第二电极107和所述第一电极103构成所述电容的一个电极板。具体地，请参阅图60，所述步骤S209包括：在所述有机材料层113的表面形成第二金属层(图未示)，并将所述第二金属层进行图案化，以形成通过所述第一贯孔1041及所述第一有机材料通孔1131与所述第一电极103相连的第二电极107，形成通过所述第二贯孔1061及第二有机材料通孔1132与所述有源层105相连的源极108，以及通过所述第三贯孔1062及所述第三有机材料通孔1133与所述有源层105相连的漏极。
优选地，在所述步骤S209之后，所述阵列基板的制备方法还包括如下步骤。
步骤S210，形成覆盖所述第二电极的钝化层110，所述钝化层110构成了所述电容的介质。
步骤S211，在所述钝化层110上形成透明电极层111，所述透明电极层111构成所述电容的另外一个电极板。请参阅图61，所述透明电极层111可以为但不仅限于为锡氧化铟。
相较于现有技术，本发明的阵列基板的制备方法先在所述第一绝缘层104上形成对应所述栅极102设置的有源层105，并对所述有源层105进行退火，再在所述第一绝缘层104上及所述第二绝缘层106上分别对应所述第一电极103开设第一子贯孔1041a及第二子贯孔1041b，以使得部分第一电极103通过所述第一贯孔1041显露出来，因此，克服了现有技术中先形成将第一电极显露出来的通通孔之后再形成有源层并对有源层进行退火时，造成的对显露出来的第一电极的氧化的技术问题，因此，本发明的阵列基板的制备方法制备出来的阵列基板的性能较高。进一步地，由于在所述第二绝缘层106上覆盖有机材料层113，有机材料层113的应力比较小，在制备出来的阵列基板弯折的时候有机材料层113不容易产生裂纹，从而起到对阵列基板中的其他膜层的保护作用。
下面结合前述介绍的各个实施方式及各个实施例中的阵列基板的制备方法对本发明的阵列基板进行介绍，请参阅图62，图62为本发明一较佳实施方式的阵列基板的剖面结构示意图。所述阵列基板100包括薄膜晶体管100a及电容100b，从剖面图上来看，所述阵列基板100包括：
基板101；
邻近所述基板101的同一表面设置的栅极102和第一电极103，其中，所述栅极102和所述第一电极103间隔设置；
覆盖所述栅极102和所述第一电极103的第一绝缘层104；
设置在所述第一绝缘层104远离所述栅极102的表面的有源层105；
覆盖所述有源层105及第一绝缘层104的第二绝缘层106；
覆盖在所述第二绝缘层106上的有机材料层113；
所述第一绝缘层104上设置有对应所述第一电极103的第一子贯孔1041a，所述第二绝缘层106上设置对应所述第一电极103的第二子贯孔1041b，所述第二子贯孔1041b与所述第一子贯孔1041a连通形成第一贯孔1041，且所述第二绝缘层106上设置对应所述有源层105的两端设置的第二贯孔1061及第三贯孔1062，所述有机材料层113上设置第一有机材料通孔1131、第二有机材料通孔1132及第三有机材料通孔1133，所述第一有机材料通孔1131与所述第一贯孔1041连通，所述第二有机材料通孔1132与所述第二贯孔1061连通，所述第三有机材料通孔1133与所述第三贯孔1062连通；
第二电极107，设置在有机材料层113上且通过所述第一有机材料通孔1131及所述第一贯孔1041与所述第一电极103相连；
源极108，设置在有机材料层113上且通过所述第二有机材料通孔1132及所述第二贯孔1061与所述有源层105的一端相连；及
漏极1009，设置在所述有机材料层113上且通过所述第三有机材料通孔1133及所述第三贯孔1062与所述有源层105的另一端相连，且所述漏极109、所述源极108及所述第二电极107间隔设置，其中，所述第二电极107和所述第一电极103构成所述电容100b的一个电极板。
在本实施方式中，所述阵列基板100还包括：
钝化层110，覆盖在所述第二电极107上；及
透明电极层111，覆盖在所述钝化层110且对应所述第二电极107设置，其中，所述钝化层110构成了所述电容100b的介质，所述透明电极层111构成了所述电容100b的另外一个电极板。
在本实施方式中，所述有源层105为氧化物半导体，举例而言，所述有源层105可以为但不仅限于为铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)等。所述有机材料层113可以为但不仅限于为有机树脂。
所述阵列基板100还包括：缓冲层114，所述缓冲层114设置在所述基板110的表面上。则此时，所述栅极102和所述第一电极103设置在所述缓冲层110远离所述基板的同一表面上。
相较于现有技术，本发明的阵列基板100的述第二绝缘层106上覆盖有机材料层113，有机材料层113的应力比较小，在制备出来的阵列基板弯折的时候有机材料层113不容易产生裂纹，从而起到对阵列基板中的其他膜层的保护作用，从而提高了所述阵列基板100的性能。
以上所揭露的仅为本发明的几种较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。

Claims (15)

1.一种阵列基板的制备方法，所述阵列基板包括薄膜晶体管和电容，其特征在于，所述阵列基板的制备方法包括：
101，提供基板；
102，在所述基板的表面上形成第一金属层，并将所述第一金属层进行图案化，以形成栅极和第一电极，其中，所述栅极和所述第一电极间隔设置；
103，形成覆盖在所述栅极及所述第一电极的第一绝缘层；
104，在所述第一绝缘层上形成对应所述栅极设置的有源层，并对所述有源层进行退火；
105，形成覆盖所述有源层的第二绝缘层；
106，对应所述第一电极开设第一贯孔，以使得部分第一电极通过第一贯孔显露出来，对应所述有源层开设间隔设置的第二贯孔及第三贯孔，以使部分有源层分别通过第二贯孔及所述第三贯孔显露出来；及
107，形成通过所述第一贯孔与所述第一电极相连的第二电极，通过所述第二贯孔与所述有源层相连的源极，以及通过所述第三贯孔和所述有源层相连的漏极，所述第二电极、所述源极和所述漏极间隔设置，其中，所述第二电极和所述第一电极构成所述电容的一个电极板。
2.如权利要求1所述的阵列基板的制备方法，其特征在于，所述步骤105包括：
形成仅覆盖所述有源层的第二绝缘层；
所述步骤106包括：
在所述第一绝缘层上对应所述第一电极开设第一贯孔，以使得部分第一电极通过第一贯孔显露出来；
在所述第二绝缘层上对应所述有源层开设间隔设置的第二贯孔及第三贯孔，以使得部分有源层分别通过第二贯孔及所述第三贯孔显露出来；
所述步骤107包括：
在所述第二绝缘层及所述第一绝缘层的表面形成第二金属层，并将所述第二金属层进行图案化，以形成通过所述第一贯孔与所述第一电极相连的第二电极，通过所述第二贯孔与所述有源层相连的源极，以及通过所述第三贯孔和所述有源层相连的漏极，所述第二电极、所述有源层和所述漏极间隔设置，其中，所述第二电极和所述第一电极构成所述电容的一个电极板。
3.如权利要求1所述的阵列基板的制备方法，其特征在于，所述步骤105包括：
形成覆盖所述有源层及所述第一绝缘层的第二绝缘层；
所述步骤106包括：
在所述第一绝缘层上及所述第二绝缘层上分别对应所述第一电极开设第一子贯孔及第二子贯孔，所述第一子贯孔与所述第二子贯孔连通以形成所述第一贯孔，以使得部分第一电极通过所述第一贯孔显露出来；
在所述第二绝缘层上对应所述有源层开设间隔设置的第二贯孔及第三贯孔，以使得部分有源层分别通过第二贯孔及所述第三贯孔显露出来。
4.如权利要求3所述的阵列基板的制备方法，其特征在于，所述第一子贯孔及所述第二子贯孔通过干蚀刻工艺形成。
5.如权利要求1所述的阵列基板的制备方法，其特征在于，所述步骤105包括：
形成覆盖所述有源层及所述第一绝缘层的第二绝缘层；
所述步骤106包括：
在所述第一绝缘层上及所述第二绝缘层上分别对应所述第一电极开设第一子贯孔及第二子贯孔，所述第一子贯孔与所述第二子贯孔连通以形成所述第一贯孔，以使得部分第一电极通过所述第一贯孔显露出来；且在所述第二绝缘层上对应所述有源层开设间隔设置的第二贯孔及第三贯孔，以使得部分有源层分别通过第二贯孔及所述第三贯孔显露出来；其中，形成所述第一贯孔、第二贯孔及所述第三贯孔在同道光罩中形成。
6.如权利要求1所述的阵列基板的制备方法，其特征在于，所述步骤105包括：
形成覆盖所述有源层及所述第一绝缘层的第二绝缘层；
所述步骤106包括：
形成覆盖所述第二绝缘层的光阻层；
利用半灰阶光罩工艺在对应所述第一电极的光阻层上形成第一光阻通孔，在对应所述有源层的光阻层上形成间隔设置的第一凹槽及第二凹槽，且在所述第一绝缘层及所述第二绝缘层对应所述第一光阻通孔形成对应第一电极的第一贯孔；
在所述第一凹槽的位置形成第二光阻通孔，在所述第二凹槽的位置形成第三光阻通孔，且对应所述第二光阻通孔在所述第二绝缘层上形成第二贯孔，对应所述第三光阻通孔在所述第二绝缘层上形成第三贯孔；
移除剩余的光阻层。
7.如权利要求1所述的阵列基板的制备方法，其特征在于，
所述步骤105包括：形成覆盖所述有源层及所述第一绝缘层的第二绝缘层；
在所述步骤105及所述步骤106之间，所述阵列基板的制备方法还包括：
形成覆盖所述第二绝缘层的有机材料层；
在所述有机材料层上对应所述第一电极开设第一有机材料通孔，在所述有机材料层上对应所述有源层开设间隔设置的第二有机材料通孔及第三有机材料通孔；
所述步骤106包括：
对应所述第一有机材料通孔，在所述第一绝缘层上及所述第二绝缘层上分别对应所述第一电极开设第一子贯孔及第二子贯孔，所述第一子贯孔与所述第二子贯孔连通以形成所述第一贯孔，以使得部分第一电极通过所述第一贯孔及第一有机材料通孔显露出来，对应所述第二有机材料通孔在所述第二绝缘层上开设第二贯孔，以使得部分有源层通过所述第二贯孔及所述第二有机材料通孔显露出来，以及对应所述第三有机材料通孔在所述第二绝缘层上开设第三贯孔，以使得部分有源层通过所述第三贯孔及所述第三有机材料通孔显露出来；
所述步骤107包括：
在所述有机材料层的表面形成第二金属层，并将所述第二金属层金属图案化，以形成通过所述第一有机材料通孔及所述第一贯孔与所述第一电极相连的第二电极，形成通过第二有机材料通孔及所述第二贯孔与所述有源层相连的源极，以及形成通过所述第三有机材料通孔及所述第三贯孔与所述有源层相连的漏极。
8.如权利要求1所述的阵列基板的制备方法，其特征在于，所述阵列基板的制备方法还包括：
形成覆盖所述第二电极的钝化层，所述钝化层构成了所述电容的介质；
在所述钝化层上形成对应所述第二电极的透明电极层，所述透明电极层构成所述电容的另外一个电极板。
9.一种阵列基板的制备方法，所述阵列基板包括薄膜晶体管和电容，其特征在于，所述阵列基板的制备方法包括：
201，提供基板；
202，在所述基板的表面上形成第一金属层，并将所述第一金属层进行图案化，以形成栅极和第一电极，其中，所述栅极和所述第一电极间隔设置；
203，形成覆盖在所述栅极及所述第一电极的第一绝缘层；
204，在所述第一绝缘层上形成对应所述栅极设置的有源层，并对所述有源层进行退火；
205，形成覆盖所述有源层及所述第一绝缘层的第二绝缘层；
206，在所述第一绝缘层上及所述第二绝缘层上分别对应所述第一电极开设第一子贯孔及第二子贯孔，所述第一子贯孔与所述第二子贯孔连通以形成所述第一贯孔，以使得部分第一电极通过所述第一贯孔显露出来；
207，形成覆盖所述第二绝缘层的有机材料层，且在所述有机材料层上对应所述第一电极开设第一有机材料通孔，所述第一有机材料通孔与所述第一贯孔连通，在所述有机材料层上对应所述有源层开设间隔设置的第二有机材料通孔及第三有机材料通孔；
208，对应所述第二有机材料通孔在所述第二绝缘层上开设第二贯孔，以使得部分有源层通过所述第二贯孔及所述第二有机材料通孔显露出来，以及对应所述第三有机材料通孔在所述第二绝缘层上开设第三贯孔，以使得部分有源层通过所述第三贯孔及所述第三有机材料通孔显露出来；及
209，形成通过所述第一贯孔与所述第一电极相连的第二电极，通过所述第二贯孔与所述有源层相连的源极，以及通过所述第三贯孔和所述有源层相连的漏极，所述第二电极、所述源极和所述漏极间隔设置，其中，所述第二电极和所述第一电极构成所述电容的一个电极板。
10.如权利要求9所述的阵列基板的制备方法，其特征在于，所述步骤209包括：
在所述有机材料层的表面形成第二金属层，并将所述第二金属层进行图案化，以形成通过所述第一贯孔及所述第一有机材料通孔与所述第一电极相连的第二电极，形成通过所述第二贯孔及第二有机材料通孔与所述有源层相连的源极，以及通过所述第三贯孔及所述第三有机材料通孔与所述有源层相连的漏极。
11.如权利要求9所述的阵列基板的制备方法，其特征在于，所述阵列基板的制备方法还包括：
形成覆盖所述第二电极的钝化层，所述钝化层构成了所述电容的介质；
在所述钝化层上形成透明电极层，所述透明电极层构成所述电容的另外一个电极板。
12.如权利要求9所述的阵列基板的制备方法，其特征在于，所述第一子贯孔、所述第二子贯孔、所述第二贯孔及所述第三贯孔通过干蚀刻工艺形成。
13.一种阵列基板，所述阵列基板包括薄膜晶体管和电容，其特征在于，所述阵列基板包括：
基板；
邻近所述基板的同一表面设置的栅极和第一电极，其中，所述栅极和所述第一电极间隔设置；
覆盖所述栅极和所述第一电极的第一绝缘层；
设置在所述第一绝缘层远离所述栅极的表面的有源层；
覆盖所述有源层及第一绝缘层的第二绝缘层；
覆盖在所述第二绝缘层上的有机材料层；
所述第一绝缘层上设置有对应所述第一电极的第一子贯孔，所述第二绝缘层上设置对应所述第一电极的第二子贯孔，所述第二子贯孔与所述第一子贯孔连通形成第一贯孔，且所述第二绝缘层上设置对应所述有源层的两端设置的第二贯孔及第三贯孔，所述有机材料层上设置第一有机材料通孔、第二有机材料通孔及第三有机材料通孔，所述第一有机材料通孔与所述第一贯孔连通，所述第二有机材料通孔与所述第二贯孔连通，所述第三有机材料通孔与所述第三贯孔连通；
第二电极，设置在有机材料层上且通过所述第一有机材料通孔及所述第一贯孔与所述第一电极相连；
源极，设置在有机材料层上且通过所述第二有机材料通孔及所述第二贯孔与所述有源层的一端相连；及
漏极，设置在所述有机材料层上且通过所述第三有机材料通孔及所述第三贯孔与所述有源层的另一端相连，且所述漏极、所述源极及所述第二电极间隔设置，其中，所述第二电极和所述第一电极构成所述电容的一个电极板。
14.如权利要求13所述的阵列基板，其特征在于，所述阵列基板还包括：
钝化层，覆盖在所述第二电极上；及
透明电极层，覆盖在所述钝化层且对应所述第二电极设置，其中，所述钝化层构成了所述电容的介质，所述透明电极层构成了所述电容的另外一个电极板。
15.如权利要求13所述的阵列基板，其特征在于，所述有机材料层包括有机树脂。
CN201680044141.0A 2016-12-27 2016-12-27 阵列基板及阵列基板的制备方法 Pending CN108064418A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2016/112343 WO2018119649A1 (zh) 2016-12-27 2016-12-27 阵列基板及阵列基板的制备方法

Publications (1)

Publication Number Publication Date
CN108064418A true CN108064418A (zh) 2018-05-22

Family

ID=62138141

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680044141.0A Pending CN108064418A (zh) 2016-12-27 2016-12-27 阵列基板及阵列基板的制备方法

Country Status (2)

Country Link
CN (1) CN108064418A (zh)
WO (1) WO2018119649A1 (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1815321A (zh) * 2006-03-02 2006-08-09 广辉电子股份有限公司 液晶显示装置用下基板的制造方法
CN1918672A (zh) * 2004-03-09 2007-02-21 出光兴产株式会社 薄膜晶体管及薄膜晶体管基板及它们的制造方法及使用了它们的液晶显示装置及相关的装置及方法以及溅射靶及使用它成膜的透明导电膜及透明电极及相关的装置及方法
CN101710579A (zh) * 2009-10-16 2010-05-19 上海广电光电子有限公司 薄膜晶体管阵列基板制造方法
CN103107095A (zh) * 2013-01-25 2013-05-15 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
CN103715267A (zh) * 2013-12-30 2014-04-09 京东方科技集团股份有限公司 薄膜晶体管、tft阵列基板及其制造方法和显示装置
CN104078424A (zh) * 2014-06-30 2014-10-01 京东方科技集团股份有限公司 低温多晶硅tft阵列基板及其制备方法、显示装置
CN104571715A (zh) * 2015-02-02 2015-04-29 京东方科技集团股份有限公司 阵列基板及其制作方法和驱动方法、显示装置
CN104617038A (zh) * 2015-01-13 2015-05-13 深圳市华星光电技术有限公司 一种阵列基板的制作方法、阵列基板及显示面板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100521164C (zh) * 2007-08-07 2009-07-29 友达光电股份有限公司 像素结构及其制作方法
TW200941592A (en) * 2008-03-26 2009-10-01 Au Optronics Corp Thin-film-transistor structure, pixel structure and manufacturing method thereof
TWI420678B (zh) * 2008-11-27 2013-12-21 Ind Tech Res Inst 光感測元件陣列基板
CN103839825A (zh) * 2014-02-24 2014-06-04 京东方科技集团股份有限公司 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1918672A (zh) * 2004-03-09 2007-02-21 出光兴产株式会社 薄膜晶体管及薄膜晶体管基板及它们的制造方法及使用了它们的液晶显示装置及相关的装置及方法以及溅射靶及使用它成膜的透明导电膜及透明电极及相关的装置及方法
CN1815321A (zh) * 2006-03-02 2006-08-09 广辉电子股份有限公司 液晶显示装置用下基板的制造方法
CN101710579A (zh) * 2009-10-16 2010-05-19 上海广电光电子有限公司 薄膜晶体管阵列基板制造方法
CN103107095A (zh) * 2013-01-25 2013-05-15 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
CN103715267A (zh) * 2013-12-30 2014-04-09 京东方科技集团股份有限公司 薄膜晶体管、tft阵列基板及其制造方法和显示装置
CN104078424A (zh) * 2014-06-30 2014-10-01 京东方科技集团股份有限公司 低温多晶硅tft阵列基板及其制备方法、显示装置
CN104617038A (zh) * 2015-01-13 2015-05-13 深圳市华星光电技术有限公司 一种阵列基板的制作方法、阵列基板及显示面板
CN104571715A (zh) * 2015-02-02 2015-04-29 京东方科技集团股份有限公司 阵列基板及其制作方法和驱动方法、显示装置

Also Published As

Publication number Publication date
WO2018119649A1 (zh) 2018-07-05

Similar Documents

Publication Publication Date Title
CN104465675B (zh) 薄膜晶体管阵列基板、液晶面板以及液晶显示器
US10013124B2 (en) Array substrate, touch screen, touch display device, and fabrication method thereof
CN103745978B (zh) 显示装置、阵列基板及其制作方法
CN103000661B (zh) 阵列基板及其制作方法、显示装置
CN106783842A (zh) 一种静电保护电路、阵列基板、显示面板及显示装置
CN106876412A (zh) 一种阵列基板以及制作方法
CN207381400U (zh) 显示装置
CN105226068B (zh) 一种双面显示基板及其制备方法和显示装置
CN105975963A (zh) 一种指纹识别基板及其制备方法、显示面板和显示装置
CN104656332B (zh) 阵列基板及其制备方法和显示装置
CN103107184A (zh) 有机发光显示面板及其制造方法
TW201003591A (en) Planar light emission type display device
CN104752465B (zh) 顶发射有机发光显示器件的阵列基板及其制备方法
CN106909001B (zh) 液晶显示面板及其制造方法、阵列基板
CN104733456B (zh) 一种阵列基板及其制备方法、显示装置
CN107369693A (zh) 一种阵列基板及其制备方法、显示面板
CN208111444U (zh) 薄膜晶体管阵列基板及显示装置
CN104317115B (zh) 像素结构及其制造方法、阵列基板、显示面板和显示装置
CN109728050A (zh) 一种阵列基板及其制备方法、显示面板和显示装置
CN105870057A (zh) 一种阵列基板、其制作方法和显示装置
CN110071069A (zh) 显示背板及其制作方法
CN104409462B (zh) 阵列基板及其制造方法、显示装置
CN105469734B (zh) 透明显示面板及其制造方法
CN108878500A (zh) 显示基板及其制备方法、显示装置
CN109244082A (zh) 显示面板及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: A4-1501, Kexing Science Park, 15 Keyuan Road, Science Park, Nanshan District, Shenzhen City, Guangdong Province

Applicant after: Shenzhen Ruoyu Technology Co.,Ltd.

Address before: A4-1501, Kexing Science Park, 15 Keyuan Road, Science Park, Nanshan District, Shenzhen City, Guangdong Province

Applicant before: SHENZHEN ROYOLE TECHNOLOGIES Co.,Ltd.

CB02 Change of applicant information
RJ01 Rejection of invention patent application after publication

Application publication date: 20180522

RJ01 Rejection of invention patent application after publication