CN101740509B - 形成像素结构的方法 - Google Patents

Abstract

本发明公开一种形成像素结构的方法，利用第一导电层形成扫描线与数据线段，利用半导体层与栅极绝缘层形成通道结构、第一隔离结构与第二隔离结构，利用第二导电层形成源极电极、漏极电极与共同电极。第一隔离结构与第二隔离结构可避免共同电极电连接至扫描线与数据线段，并同时暴露出部分的数据线段，使源极电极可直接接触数据线段而形成数据线。据此，本发明不需利用半透光掩模或半色调光掩模即可制作出屏蔽位于数据线上方的像素结构，且可维持数据线的低阻抗。

Description

形成像素结构的方法

技术领域

本发明涉及一种形成像素结构的方法，且特别是涉及一种形成屏蔽位于数据线上方(shield above data line，SAD)的像素结构的方法。

背景技术

在液晶显示器的制造上，元件像素开口率的大小直接影响到背光源的利用率，也影响到面板的显示亮度。影响开口率大小的主要因素，在于像素电极(pixel electrode)与数据线(data line)之间的距离。但是，当像素与数据线过于接近时，其所受到的杂散电容(capacitance between pixel and data line，Cpd)会变大，导致像素电极上充饱的电荷在下个画面(frame)转换前，会因数据线传送不同电压，而产生串音效应(cross talk)。

为减少杂散电容的效应，已有许多方式被研究，例如当像素电极与数据线间有稳定电场作为屏蔽时，可降低数据线对像素电极的寄生电容(parasiticcapacitance)。以下即以图1及图2说明现有具有遮蔽电极的像素结构。图1为现有像素结构的上视图，图2为图1沿剖面线Z-Z’切割所得的剖面示意图。如图1及图2所示，像素结构包括下基板10、扫描线12、共同电极14、栅极绝缘层32、通道结构16、数据线18、漏极电极20、保护层(passivationlayer)34、像素电极28、连接层30、上基板40、黑色矩阵(black matrix)42、彩色滤光片44与共同电极46。

扫描线12与共同电极14均由第一导电层所形成，设置于下基板10上。其中，各扫描线12可横向延伸而跨越多个次像素区域。各扫描线12具有多个栅极电极部分，分别对应各次像素区域。共同电极14对应于各次像素区域的三边而设置，且不连接也不跨越扫描线12。栅极绝缘层32全面覆盖于扫描线12与共同电极14上，而通道结构16则设置于栅极绝缘层32上方，对应于扫描线12的各栅极电极部分。数据线18与漏极电极20均由第二导电层所形成，设置于扫描线12、共同电极14、栅极绝缘层32与通道结构16之上。数据线18可纵向延伸而跨越扫描线12。各数据线18具有多个源极电极部分，源极电极部分与漏极电极20均接触通道结构16，以形成薄膜晶体管的结构。

保护层34覆盖栅极绝缘层32、通道结构16、数据线18与漏极电极20，具有接触孔22、接触孔24与接触孔26。各次像素区域中均设置有一个接触孔22，用以暴露出漏极电极20，而像素结构中仅一个次像素区域中设置有接触孔24与接触孔26，用以暴露出共同电极14。像素电极28与连接层30均由透明导电层所形成，设置于保护层34上。像素电极28通过接触孔22连接而漏极电极20，与上基板40的共同电极46搭配而控制液晶层36。连接层30对应于接触孔24与接触孔26而仅位于单一次像素区域中。连接层30跨越扫描线12，通过接触孔24与接触孔26而串连不同像素结构的共同电极14。

黑色矩阵42位于上基板40的内侧，对应于各次像素区域而设置，用以遮蔽漏光区。各彩色滤光片44也对应于各次像素区域而设置，可具有各种所需的色彩，搭配次像素区域所提供的灰阶亮度而呈像。

共同电极14位于数据线18下方，作为遮蔽电极之用，形成屏蔽位于数据线下方(shield under data line，SUD)的像素结构。虽然共同电极14可降低数据线18对像素电极28的寄生电容效应，使像素电极28与共同电极14得以部分重叠，然而在此结构中，各导电结构之间仍须具有一段适当的间距，更具体地说，各导电结构的布局具有下列限制：

(1)由于扫描线12与共同电极14均由第一导电层所形成，为考量制作工艺良率问题，扫描线12与共同电极14两者间需距离一定的间距。

(2)为避免信号耦合产生杂散电容，像素电极28与数据线18之间需保持一定的间距。

(3)同理，为避免信号耦合产生杂散电容，像素电极28与扫描线12之间需保持一定的间距。

(4)由于连接层30的存在会减少像素电极28的面积，为了避免开口率大幅下降，共同电极14仅能在单一次像素区域中利用连接层30进行连接，亦即仅能在单一次像素区域中制作网状连接。

因此，现有像素结构仍需要较大面积的黑色矩阵来遮蔽漏光区，使得开口率无法有效降低。

发明内容

本发明的目的在于提供一种形成像素结构的方法，进而解决前述现有问题。

本发明提出一种形成像素结构的方法，此方法首先提供基板，在基板上形成图案化第一导电层，包括扫描线与数据线段。之后，在扫描线与数据线段上形成栅极绝缘层。接着，在栅极绝缘层上形成半导体层，再去除部分的半导体层与部分的栅极绝缘层，以形成通道结构、第一隔离结构与第二隔离结构，并暴露出部分的数据线段，其中通道结构与第一隔离结构均部分重叠于扫描线上，而第二隔离结构部分重叠于数据线段上。其后，在数据线段、通道结构、第一与第二隔离结构上形成第二导电层。然后，去除部分的第二导电层，以形成源极电极、漏极电极与共同电极，其中共同电极部分重叠于第一与第二隔离结构，源极电极接触数据线段与通道结构，且漏极电极接触通道结构。其后，在通道结构、源极电极、漏极电极与共同电极上形成介电层，介电层暴露出部分的漏极电极。随后，在介电层上形成像素电极，且像素电极电连接漏极电极。

根据上述方法，本发明不需利用半透光掩模(光罩)或半色调光掩模即可制作出SAD的像素结构。其中，第二导电层的源极电极可以直接接触第一导电层的数据线段，作为传输数据信号的数据线。如此一来，本发明可维持数据线的低阻抗。此外，由于本发明可利用第二导电层的共同电极屏蔽像素电极与第一导电层的数据线段之间的信号耦合，且可利用第二导电层的共同电极屏蔽像素电极与第一导电层的扫描线之间的信号耦合，故本发明可以大幅提升像素结构的开口率，提供更好的显示效果。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

图1为现有像素结构的上视图；

图2为图1沿剖面线Z-Z’切割所得的剖面示意图；

图3至图12为本发明一较佳实施例形成像素结构的方法示意图。

主要元件符号说明

10：下基板

12、112：扫描线

14、46、118：共同电极

16、116：通道结构

18：数据线

20、120：漏极电极

22、24、26：接触孔

28、128：像素电极

30：连接层

32、132：栅极绝缘层

34：保护层

36：液晶层

40：上基板

42：黑色矩阵

44：彩色滤光片

110：基板

114：数据线段

115：第二隔离结构

117：第一隔离结构

118a：第一电极条

118b：第二电极条

118c：第三电极条

119：源极电极

122：开口

134：介电层

S：源极接触区

D：漏极接触区

具体实施方式

下文依本发明形成像素结构的方法，特举实施例配合所附附图作详细说明，但所提供的实施例并非用以限制本发明所涵盖的范围，而方法流程步骤描述非用以限制其执行的顺序，任何由方法步骤重新组合的执行流程，所产生具有均等功效的方法，皆为本发明所涵盖的范围。其中附图仅以说明为目的，并未依照原尺寸作图。

请参照图3至图12，图3至图12为本发明一较佳实施例形成像素结构的方法示意图。其中，图3、图5、图7、图9与图11为布局示意图，图4、图6、图8、图10与图12分别为图3、图5、图7、图9与图11沿剖面线A-A’、剖面线B-B’、剖面线C-C’与剖面线D-D’切割所得的剖面示意图。附图中相同的元件或部位沿用相同的符号来表示。为了清楚显示出本发明的布局结构，本实施例的栅极绝缘层、介电层、第一导电层、第二导电层与透明导电层均以透视方式绘示，然而实际上栅极绝缘层与介电层并不局限为透明材料。

如图3与图4所示，首先提供基板110，基板110可定义有一个或多个像素区域，而各像素区域内可进一步定义出一个或多个次像素区域。图中仅绘示出一个次像素区域作为表示，而在本实施例中，基板110上的各个次像素区域均可具有相似的结构。各次像素区域将可对应一个彩色滤光片(图未示)，搭配液晶层与背光源的控制而可以呈现单一色彩的各种灰阶亮度，各像素区域则可能对应至一个或多个彩色滤光片，可通过不同颜色的彩色滤光片而呈现出更丰富的色彩。

其后在基板110上形成图案化第一导电层，例如先全面沉积第一导电层，再去除部分的第一导电层而成为图案化第一导电层。图案化第一导电层包括扫描线112与数据线段114。以一个像素阵列为例，形成扫描线112与数据线段114的步骤可包括形成多条数据线段114与多条扫描线112。各扫描线112可横向延伸而跨越多个像素区域与次像素区域，而数据线段114可位于扫描线112的相对两侧，大致上与扫描线112垂直设置，并对应至各次像素区域的两侧边。各扫描线112可具有一个或多个栅极电极部分，分别对应各次像素区域。

如图5与图6所示，之后，形成栅极绝缘层132，全面覆盖于扫描线112与数据线段114上。接着，在栅极绝缘层132上形成半导体层，例如多晶硅层或非晶硅层。其后，例如可在半导体层上形成图案化光致抗蚀剂(图未示)，部分重叠于扫描线112与数据线段114上，再利用图案化光致抗蚀剂作为蚀刻掩模进行各向异性蚀刻制作工艺，去除未被图案化光致抗蚀剂所覆盖的半导体层与栅极绝缘层132，直到暴露出部分的数据线段114与基板110的透光区域，以形成通道结构116、第一隔离结构117与第二隔离结构115。透光区域对应于后续形成的像素电极的位置。本发明将透光区域的栅极绝缘层132去除，可以增加透光区域的光线穿透率。

如此一来，通道结构116、第一隔离结构117与第二隔离结构115均包括半导体层与栅极绝缘层132。其中，通道结构116与第一隔离结构117均部分重叠于扫描线112上，而第二隔离结构115则可部分重叠于数据线段114上。通道结构116可对应于扫描线112的各栅极电极部分。此外，形成通道结构116之后也可针对通道结构116进行进一步的掺杂制作工艺，以于通道结构116上形成源极接触区S与漏极接触区D。

如图7与图8所示，然后，在数据线段114、通道结构116、第一与第二隔离结构117、115上形成第二导电层，再去除部分的第二导电层，以形成源极电极119、漏极电极120与共同电极118，其中共同电极118可部分重叠于第一与第二隔离结构117、115。

去除部分的第二导电层之后，源极电极119与漏极电极120均可直接接触通道结构116，例如分别接触通道结构116的源极接触区S与漏极接触区D，以形成薄膜晶体管的结构。源极电极119可纵向延伸而跨越扫描线112，并且源极电极119可直接接触而电连接两侧的数据线段114。亦即，第二导电层的源极电极119可以直接接触第一导电层的数据线段114，形成传输数据信号的数据线，所以本发明可维持数据线的低阻抗，然而其具体连接方式不需局限于此。

共同电极118位于数据线段114与扫描线112上方，可作为遮蔽电极之用，形成SAD的像素结构。第一隔离结构117可电性隔离共同电极118与扫描线112，而第二隔离结构115可电性隔离共同电极118与数据线段114。以本实施例为例，共同电极118可形成网状电极结构，环绕各个次像素区域的四边，但不限于此。更具体地说，本实施例的共同电极118可包括第一电极条118a、第二电极条118b与第三电极条118c。第一电极条118a平行且部分重叠于扫描线112；第二电极条118b平行于扫描线112，且部分重叠于扫描线112与像素电极128，第一电极条118a与第二电极条118b分别设置于扫描线112的相对两侧；第三电极条118c平行于数据线段114，且部分重叠于数据线段114与像素电极128。位于第一、第二与第三电极条118a、118b、118c间的第二导电层并未被蚀刻去除，例如第一、第二与第三电极条118a、118b、118c间可利用C字型的第二导电层作连接，因此可以使第一、第二与第三电极条118a、118b、118c彼此连接而形成网状电极。

如图9与图10所示，其后可在通道结构116、源极电极119、漏极电极120与共同电极118上形成介电层134，再去除部分的介电层134与部分的栅极绝缘层132，以于各次像素区域中形成开口122。介电层134主要可作为各元件的保护层，提升像素结构的可靠度。此外，介电层134也可作为储存电容的介电层，开口122则可暴露出部分的漏极电极120。

如图11与图12所示，接着，在介电层134上形成透明导电层，再去除部分的透明导电层，以形成像素电极128。像素电极128通过开口122连接而漏极电极120，用以与彩色滤光片基板的共同电极搭配而控制液晶层。

综上所述，本发明所形成的像素结构具有以下优势：

(1)第二导电层的源极电极可以直接接触第一导电层的数据线段，作为传输数据信号的数据线，故本发明不但可以维持数据线的低阻抗。

(2)由于源极电极直接接触数据线段，作为传输数据信号的数据线，所以数据线的连接不易影响到像素电极的面积，进而维持像素结构的开口率。

(3)可利用第二导电层的共同电极屏蔽像素电极与第一导电层的数据线段之间的信号耦合，减少产生杂散电容的机会，所以像素电极可以邻近或甚至部分重叠于两侧的数据线段。

(4)可利用第二导电层的共同电极屏蔽像素电极与第一导电层的扫描线之间的信号耦合，减少产生杂散电容的机会，所以像素电极可以邻近或甚至部分重叠于两侧的扫描线。

(5)本发明的各个像素结构或各个次像素结构均可直接利用共同电极而形成网状连接结构，因此不但能避免开口率大幅下降，可靠度与电性传输能力也可同时提升。

(6)因为SAD结构的共同电极与像素电极间的电容可以仅相隔一层介电层，而SUD结构的共同电极与像素电极间的电容至少相隔两层介电层，所以SAD结构所需要的电容电极板的面积较小。

据此，本发明不需利用半透光掩模或半色调光掩模即可制作出SAD的像素结构，可以大幅提升像素结构的开口率，提供更好的显示效果。

虽然已结合以上较佳实施例揭露了本发明，然而其并非用以限定本发明，任何熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应以所附的权利要求所界定的为准。

Claims (11)

1.一种形成像素结构的方法，包括：

提供一基板；

在该基板上形成一图案化第一导电层，包括一扫描线与一数据线段；

在该扫描线与该数据线段上形成一栅极绝缘层；

在该栅极绝缘层上形成一半导体层；

去除部分的该半导体层与部分的该栅极绝缘层，以形成一通道结构、一第一隔离结构与一第二隔离结构，并暴露出部分的该数据线段，其中该通道结构与该第一隔离结构均部分重叠于该扫描线上，而该第二隔离结构部分重叠于该数据线段上；

在该数据线段、该通道结构、该第一与该第二隔离结构上形成一第二导电层；

去除部分的该第二导电层，以形成一共同电极、一源极电极与一漏极电极，其中该共同电极部分重叠于该第一与该第二隔离结构，该源极电极接触该数据线段与该通道结构，且该漏极电极接触该通道结构；

在该通道结构、该源极电极、该漏极电极与该共同电极上形成一介电层，该介电层暴露出部分的该漏极电极；

在该介电层上形成一像素电极，该像素电极电连接该漏极电极。

2.如权利要求1所述的方法，其中形成该扫描线与该数据线段的步骤包括形成至少二条数据线段，分别位于该扫描线的相对两侧。

3.如权利要求2所述的方法，其中去除部分的该半导体层与部分的该栅极绝缘层的步骤包括暴露出各该数据线段。

4.如权利要求3所述的方法，其中该源极电极跨越该扫描线与该通道结构而接触各该数据线段。

5.如权利要求1所述的方法，其中去除部分的该半导体层与部分的该栅极绝缘层的步骤包括：

在该半导体层上形成一图案化光致抗蚀剂，部分重叠于该扫描线与该数据线段上；以及

进行一各向异性蚀刻制作工艺，去除未被该图案化光致抗蚀剂所覆盖的该半导体层与该栅极绝缘层，以暴露出部分的该数据线段。

6.如权利要求1所述的方法，其中去除部分的该半导体层与部分的该栅极绝缘层的步骤包括利用该第一隔离结构来隔离该扫描线与后续形成的该共同电极。

7.如权利要求1所述的方法，其中去除部分的该半导体层与部分的该栅极绝缘层的步骤包括利用该第二隔离结构来隔离该数据线段与后续形成的该共同电极。

8.如权利要求1所述的方法，其中该通道结构、该第一隔离结构与该第二隔离结构均包括该半导体层与该栅极绝缘层。

9.如权利要求1所述的方法，其中去除部分的该半导体层与部分的该栅极绝缘层的步骤包括暴露出一透光区域，对应于后续形成的该像素电极。

10.如权利要求1所述的方法，其中该共同电极包括：

第一电极条，平行于该扫描线，且部分重叠于该扫描线与该像素电极；

第二电极条，平行于该扫描线，且部分重叠于该扫描线与该像素电极，该第一与该第二电极条分别设置于该扫描线的相对两侧；以及

第三电极条，平行于该数据线段，且部分重叠于该数据线段与该像素电极。

11.如权利要求10所述的方法，其中去除部分的该第二导电层的步骤包括保留位于该第一、该第二与该第三电极条间的部分的该第二导电层，以使该第一、该第二与该第三电极条彼此连接。

Images