CN113176691A - 阵列基板及显示面板 - Google Patents
阵列基板及显示面板 Download PDFInfo
- Publication number
- CN113176691A CN113176691A CN202110362399.8A CN202110362399A CN113176691A CN 113176691 A CN113176691 A CN 113176691A CN 202110362399 A CN202110362399 A CN 202110362399A CN 113176691 A CN113176691 A CN 113176691A
- Authority
- CN
- China
- Prior art keywords
- electrode
- sub
- pixel
- array substrate
- segment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 82
- 239000010409 thin film Substances 0.000 claims abstract description 72
- 230000002093 peripheral effect Effects 0.000 claims abstract description 29
- 239000004973 liquid crystal related substance Substances 0.000 claims description 10
- 239000010408 film Substances 0.000 claims description 6
- 125000006850 spacer group Chemical group 0.000 description 16
- 238000004891 communication Methods 0.000 description 6
- 238000002834 transmittance Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000001154 acute effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明实施例公开了一种阵列基板及显示面板。该阵列基板包括多条数据线；多条扫描线；多个子像素，每一该子像素区域包括次子像素；多个像素驱动电路，包括第三薄膜晶体管单元以及共享电极，该第三薄膜晶体管单元包括第三栅极、以及位于该第三栅极相对两侧的第三源极和第三漏极；该共享电极包括本体和自该本体的侧部朝向该第三源极延伸出的凸起，位于周边区域内的该第三源极与该本体在该凸起的延伸方向上的距离大于零。本发明实施例通过在共享电极与第三薄膜晶体管单元的第三源极之间设置凸起，在沟道区域外的周边区域中，可以更方便控制第三源极和共享电极的距离，降低了第三源极和共享电极短路的风险，保障了阵列基板的正常工作。
Description
技术领域
本发明涉及显示领域，具体涉及一种阵列基板及显示面板。
背景技术
近些年，多畴取向液晶显示(Multi-domain alignment liquid crystaldisplays，MVALCDs)凭借高对比和广视角的优势在大尺寸液晶显示和电视机应用中得到了广泛的应用。
目前，通常是采用8畴3薄膜晶体管单元显示技术来改善视角，即一个像素包括主像素区和子像素区，每个像素区具有4个显示畴，其中子像素区通过增加一个第三薄膜晶体管单元，将该子像素区的部分电压释放到共享电极(Sharebar)上，以实现两个像素区的电压不同，进而产生液晶分子转动角度的差异，改善视角，而在沟道区域外，共享电极与第三薄膜晶体管单元的源极之间的间距过小，容易短路，导致阵列基板工作异常的技术问题。
因此，亟需一种阵列基板及显示面板以解决上述技术问题。
发明内容
本发明实施例提供一种阵列基板及显示面板，可以解决目前在沟道区域外，共享电极与第三薄膜晶体管单元的源极之间的间距过小，容易短路，导致阵列基板工作异常的技术问题。
本发明实施例提供了一种阵列基板，包括：
多条数据线；
多条扫描线，与多条所述数据线交叉设置以形成多个子像素区域；
多个子像素，设置在多个所述子像素区域内，每一所述子像素区域包括次子像素；
多个像素驱动电路，每个所述像素驱动电路包括第三薄膜晶体管单元以及共享电极，所述第三薄膜晶体管单元包括第三栅极、以及位于所述第三栅极相对两侧的第三源极和第三漏极，所述第三源极连接于对应的所述数据线，所述共享电极连接于所述第三漏极和所述次子像素的次像素电极；
其中，所述共享电极包括本体和自所述本体的侧部朝向所述第三源极延伸出的凸起，所述第三薄膜晶体管单元包括与所述第三栅极对应的沟道区域和邻近所述沟道区域的周边区域，位于所述周边区域内的所述第三源极与所述本体在所述凸起的延伸方向上的距离大于零。
在一实施例中，位于所述周边区域内的所述第三源极与所述本体在所述凸起的延伸方向上的距离大于所述凸起在所述延伸方向上的宽度。
在一实施例中，所述凸起在所述第三栅极上的正投影的形状包括矩形、半圆形及三角形中任一种。
在一实施例中，所述本体包括与所述数据线平行的第一段、与所述数据线平行的第三段以及连接在所述第一段和所述第三段之间的第二段，所述第二段朝向远离所述第一段和所述第三段的方向延伸，所述凸起自所述第二段的侧部朝向靠近所述第一段和所述第三段的方向延伸，所述第一段和所述第三段连接所述次子像素的所述次像素电极。
在一实施例中，所述子像素还包括主子像素；所述像素驱动电路还包括第一薄膜晶体管单元及第二薄膜晶体管单元；所述第一薄膜晶体管单元的第一漏极与所述主子像素的主像素电极电连接，所述第二薄膜晶体管的第二漏极与所述次子像素电连接，所述第二漏极与所述第三源极电连接。
在一实施例中，所述第三薄膜晶体管单元的所述第三源极包括相互连接的第一部分和第二部分，所述第一部分靠近所述第一薄膜晶体管单元，所述第二部分靠近所述共享电极。
在一实施例中，所述第二部分包围所述凸起设置。
在一实施例中，所述第二部分在所述第三栅极上的正投影的形状与所述凸起在所述第三栅极上的正投影的形状对应。
在一实施例中，所述第一部分和所述第二部分平行于所述数据线，所述第一部分与所述第二部分之间通过直线电线连接。
本发明实施例还提供了一种显示面板，包括如任一上述的阵列基板、位于所述阵列基板上的液晶层及彩膜层。
本发明实施例通过在共享电极与第三薄膜晶体管单元的第三源极之间设置凸起，在沟道区域外的周边区域中，可以更方便控制第三源极和共享电极的距离，降低了第三源极和共享电极短路的风险，保障了阵列基板的正常工作。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的阵列基板的第一种结构的俯视示意图；
图2是本发明实施例提供的阵列基板的第二种结构的局部俯视示意图；
图3是本发明实施例提供的阵列基板的第三种结构的局部俯视示意图；
图4是本发明实施例提供的阵列基板的第四种结构的局部俯视示意图；
图5是本发明实施例提供的阵列基板的第五种结构的局部俯视示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。在本发明中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
目前，通常是采用8畴3薄膜晶体管单元显示技术来改善视角，即一个像素包括主像素区和子像素区，每个像素区具有4个显示畴，其中子像素区通过增加一个第三薄膜晶体管单元，将该子像素区的部分电压释放到共享电极(Sharebar)上，以实现两个像素区的电压不同，进而产生液晶分子转动角度的差异，改善视角，而在沟道区域外，共享电极与第三薄膜晶体管单元的源极之间的间距过小，容易短路，导致阵列基板工作异常的技术问题。
请参阅图1～图5，本发明实施例提供了一种阵列基板100，所述阵列基板100包括：
多条数据线140；
多条扫描线，与多条所述数据线140线交叉设置以形成多个子像素区域；
多个子像素，设置在多个所述子像素区域内，每一所述子像素区域包括次子像素620；
多个像素驱动电路，每个所述像素驱动电路包括第三薄膜晶体管单元以及共享电极400，所述第三薄膜晶体管单元包括第三栅极、以及位于所述第三栅极相对两侧的第三源极310和第三漏极，所述第三源极310连接于对应的所述数据线140，所述共享电极400连接于所述第三漏极和所述次子像素620的次像素电极；
其中，所述共享电极400包括本体和自所述本体的侧部朝向所述第三源极310延伸出的凸起500，所述第三薄膜晶体管单元包括与所述第三栅极对应的沟道区域120和邻近所述沟道区域120的周边区域121，位于所述周边区域121内的所述第三源极310与所述本体在所述凸起500的延伸方向上的距离大于零。
本发明实施例通过在共享电极与第三薄膜晶体管单元的第三源极之间设置凸起，在沟道区域外的周边区域中，可以更方便控制第三源极和共享电极的距离，降低了第三源极和共享电极短路的风险，保障了阵列基板的正常工作。
现结合具体实施例对本发明的技术方案进行描述。
所述阵列基板100包括多条数据线140；多条扫描线，与多条所述数据线140线交叉设置以形成多个子像素区域；多个子像素，设置在多个所述子像素区域内，每一所述子像素区域包括次子像素620；多个像素驱动电路，每个所述像素驱动电路包括第三薄膜晶体管单元以及共享电极400，所述第三薄膜晶体管单元包括第三栅极、以及位于所述第三栅极相对两侧的第三源极310和第三漏极，所述第三源极310连接于对应的所述数据线140，所述共享电极400连接于所述第三漏极和所述次子像素620的次像素电极；其中，所述共享电极400包括本体和自所述本体的侧部朝向所述第三源极310延伸出的凸起500，所述第三薄膜晶体管单元包括与所述第三栅极对应的沟道区域120和邻近所述沟道区域120的周边区域121，位于所述周边区域121内的所述第三源极310与所述本体在所述凸起500的延伸方向上的距离大于零，具体请参阅图1，通过在所述共享电极400与所述第三薄膜晶体管单元的所述第三源极310之间设置所述凸起500，在所述沟道区域120外的所述周边区域121中，可以更方便控制所述第三源极310和所述共享电极400的距离，降低所述了第三源极310和所述共享电极400短路的风险，保障了所述阵列基板100的正常工作。
本实施例中，所述阵列基板100包括衬底、位于所述衬底上的栅极层110、位于所述栅极层110上的第一绝缘层、位于所述第一绝缘层上的有源层、位于所述有源层上的源漏极层以及位于所述源漏极层上的钝化层。
本实施例中，所述数据线140沿纵向设置，所述扫描线沿横向设置。
本实施例中，所述凸起500的材料可以与所述共享电极400的材料相同。
本实施例中，所述凸起500与所述共享电极400同层设置。
本实施例中，所述阵列基板100还包括栅极层110，所述栅极层110包括第一栅极、第二栅极以及所述第三栅极，所述第一薄膜晶体管单元200包括所述第一栅极、第一源极及第一漏极，所述第二薄膜晶体管单元300包括所述第二栅极、第二源极及第二漏极，所述第三薄膜晶体管单元包括所述第三栅极、第三源极310及第三漏极。部分所述共享电极400以及所述凸起500为所述第三漏极。
本实施例中，通过所述第一栅极，可以导通所述第一漏极与所述第一源极，通过所述第二栅极，可以导通所述第二漏极与所述第二源极；通过所述第三栅极，可以导通所述第三漏极与所述第三源极；所述第一源极与所述数据线140连接，所述第二漏极连接于所述次子像素620的次像素电极，所述第一漏极连接所述第二源极，所述第二漏极连接所述第三源极，所以所述第三源极310可以通过所述第二漏极、所述第二源极、所述第一漏极、所述第一源极连接于对应的所述数据线140，所述共享电极400可以连接于所述第三漏极和所述次子像素620的次像素电极。
本实施例中，所述子像素还包括主子像素610；所述像素驱动电路还包括第一薄膜晶体管单元200及第二薄膜晶体管单元300；所述第一薄膜晶体管单元200与所述主子像素610的主像素电极电连接；所述第一薄膜晶体管单元200的第一漏极与所述主子像素610的主像素电极电连接，所述第二薄膜晶体管的第二漏极与所述次子像素620电连接，所述第二漏极与所述第三源极310电连接，具体请参阅图1。
本实施例中，所述凸起500在所述第三栅极上的正投影位于所述第三栅极内，具体请参阅图1、图2，其中所述第三栅极包含于所述栅极层110内，在描述所述凸起500在所述第三栅极上的正投影时，在图中没有标出所述第三栅极具体位置，可以理解，可以用所述栅极层110代表所述第三栅极，后文不再赘述。所述共享电极400与所述第一薄膜晶体管单元200对应在所述第三栅极之间的区域为沟道区域120，所述凸起500对应所述第三栅极设置，对应沟道内，因此，在沟道区域120外，即所述周边区域121，所述第一薄膜晶体管单元200与所述共享电极400之间的距离将会增大，减小了共享电极400与所述第一薄膜晶体管单元200短路的风险，保障了显示面板的正常显示。
本实施例中，位于所述周边区域121内的所述第三源极310与所述本体在所述凸起500的延伸方向上的距离大于所述凸起500在所述延伸方向上的宽度，具体请参阅图1、图2。本实施例可以通过所述凸起500，将在所述沟道区域120外，即在所述周边区域121内，更方便控制所述第三源极310与所述本体之间的距离，降低了所述第三源极310和所述共享电极400短路的风险，保障了阵列基板100的正常工作。
本实施例中，所述凸起500在所述第三栅极上的正投影的形状包括矩形、半圆形及三角形中任一种，具体请参阅图5。所述凸起500在所述第三栅极上的正投影的形状为矩形时，所述凸起500形状易于形成；所述凸起500在所述第三栅极上的正投影的形状为半圆形时，所述半圆形的圆弧朝向所述第二部分312，所述第二部分312易于形成，且半圆形在面积一定时，圆弧的弧长大，增大了所述第三源极310与所述凸起500(即所述共享电极400、所述第三漏极)之间的对应面积，可以二者提高在沟道区域120内的连通效率高；所述凸起500在所述第三栅极上的正投影的形状为三角形时，所述凸起500形状易于形成。
本实施例中，所述子像素区域包括主子像素610及次子像素620，所述次子像素620位于靠近对应所述第一栅极、所述第二栅极及所述第三栅极的第一侧，所述主子像素610位于远离对应所述第一栅极、所述第二栅极及所述第三栅极第二侧，所述第一侧与所述第二侧对立，所述主子像素610及所述次子像素620的具体电极及排布方式没有画出。
本实施例中，所述本体包括与所述数据线140平行的第一段410、与所述数据线140平行的第三段430以及连接在所述第一段410和所述第三段430之间的第二段420，所述第二段420朝向远离所述第一段410和所述第三段430的方向延伸，所述凸起500自所述第二段420的侧部朝向靠近所述第一段410和所述第三段430的方向延伸，所述第一段410和所述第三段430连接所述次子像素620的所述次像素电极，具体请参阅图1、图2。本实施例可以减少所述共享电极400在所述主子像素610与所述次子像素620之间的区域的占位空间。
本实施例中，所述第一段410连接所述主子像素610的主子像素610电极，所述第一段410连接所述主子像素610的主子像素610电极，所述第二段420连接所述次子像素620的次子像素620电极。
本实施例中，所述第一段410贯穿所述主子像素610，所述第三段430贯穿所述次子像素620，所述主子像素610与所述次子像素620之间的区域为第一区A，通过在沟道区域120内设置凸起500，所述凸起500靠近所述共享电极400一侧，具体请参阅图1、图2，该结构设置，尤其在所述沟道区域120外可以使所述共享电极400与所述第三源极310间隔开，减少所述共享电极400与所述第三源极310之间发生短路的风险。同时，还可以减少所述共享电极400的占位空间，为隔垫物的占位提供更大空间，以减小所述第一区A的暗区，实现增大开口率从而提升阵列基板100穿透率。
本实施例中，所述主子像素610的主子像素610电极包括横纵交叉的主子像素主干电极131，所述次子像素620的次子像素620电极包括横纵交叉的次子像素主干电极132，所述第一段410在纵向的所述主子像素610电极上的正投影位于纵向的所述主子像素主干电极131之内，所述第三段430在纵向的所述次子像素620电极上的正投影位于纵向的所述次子像素主干电极132之内，具体请参阅图1、图2，利用所述次子像素主干电极132、所述主子像素主干电极131遮光，遮挡所述共享电极400，可以起到增大开口率的作用，从而提升阵列基板100穿透率。
本实施例中，所述第三薄膜晶体管单元的所述第三源极310包括相互连接的第一部分311和第二部分312，所述第一部分311靠近所述第一薄膜晶体管单元200，所述第二部分312靠近所述共享电极400，具体请参阅图2，所述第一部分311与所述第二漏极电连接。
本实施例中，所述第二部分312包围所述凸起500设置。所述第二部分312在所述第三栅极上的正投影位于所述第三栅极内，具体请参阅图4。所述第二部分312包围所述凸起500，增加了所述第三源极310与所述共享电极400之间的对应面积，增加了所述第三源极310与所述第三漏极之间的对应面积，即增加了沟道区域120的面积，可以有效提高沟道区域120的连通效率，提高阵列基板100的工作性能。
本实施例中，所述凸起500在所述第三栅极上的正投影的形状包括矩形、半圆形及三角形中任一种；所述第二部分312在所述第三栅极上的正投影的形状与所述凸起500在所述第三栅极上的正投影的形状对应，具体请参阅图5。所述第二部分312在所述第三栅极上的正投影的形状为矩形时，所述凸起500形状易于形成；所述凸起500在所述第三栅极上的正投影的形状为半圆形时，所述半圆形的圆弧朝向所述第二部分312，所述第二部分312易于形成，且半圆形在面积一定时，圆弧的弧长大，增大了所述第三源极310与所述凸起500(即所述共享电极400、所述第三漏极)之间的对应面积，可以二者提高在沟道区域120内的连通效率高；所述凸起500在所述第三栅极上的正投影的形状为三角形时，所述凸起500形状易于形成。
本实施例中，所述第三薄膜晶体管单元的所述第三源极310还包括连接所述第一部分311与所述第二部分312的第三部分313，所述第一部分311和所述第二部分312平行于所述数据线140，具体请参阅图2、3。其中，对于图2中的第三部分313没有画出，可以理解为位于所述第一部分311与所述第二部分312之间的所述第三部分313，所述第一部分311和所述第二部分312平行于所述数据线140，可以减少所述共享电极400的占位空间，为隔垫物的占位提供更大空间，以减小所述第一区A的暗区，实现增大开口率从而提升阵列基板100穿透率。
本实施例中，所述第一部分311与所述第二部分312之间通过直线电线连接，具体请参阅图3。所述第三部分313为连接所述第一部分311与所述第二部分312的直线电线，所述第三部分313与所述数据线140之间的锐角夹角为30°～60°，既可以省空间，为隔垫物的占位提供更大空间，以减小所述第一区A的暗区，实现增大开口率从而提升阵列基板100穿透率；又可以使所述共享电极400与所述第三源极310间隔开，降低所述共享电极400与所述第三源极310之间发生短路的风险。
本实施例中，所述第一部分311与所述第二部分312之间可以为存储电容的一部分，即所述第三部分313可以为存储电容的一部分。
本实施例中，所述阵列基板100还包括位于所述第一薄膜晶体管单元200与所述第二薄膜晶体管单元300之间的隔垫物占位区域130，所述隔垫物占位区域130在所述栅极上的正投影位于所述栅极层110之内，具体请参阅图2、图3，所述阵列基板的隔垫物设置于所述隔垫物占位区域130之内，方便在较大占位空间及较平坦区域设置隔垫物。
本发明实施例通过在共享电极与第三薄膜晶体管单元的第三源极之间设置凸起，在沟道区域外的周边区域中，可以更方便控制第三源极和共享电极的距离，降低了第三源极和共享电极短路的风险，保障了阵列基板的正常工作。
本发明实施例还提供了一种阵列基板100，所述阵列基板100的制作方法包括：
S100、在衬底上形成栅极层110；
S200、在所述栅极层110上形成有源层；
S300、在所述有源层上形成源漏极层，以形成第一薄膜晶体管单元200、第二薄膜晶体管单元300、共享电极400、第三薄膜晶体管单元及凸起500；
其中，所述凸起500连接于所述共享电极400，所述凸起500与所述第一薄膜晶体管单元200间隔设置。
本发明实施例通过在共享电极与第三薄膜晶体管单元的第三源极之间设置凸起，在沟道区域外的周边区域中，可以更方便控制第三源极和共享电极的距离，降低了第三源极和共享电极短路的风险，保障了阵列基板的正常工作。
现结合具体实施例对本发明的技术方案进行描述。
所述阵列基板100包括第一区A及位于所述第一区A两侧的主子像素610与次子像素620，所述阵列基板100的制作方法包括：
S100、在衬底上形成栅极层110。
S200、在所述栅极层110上形成有源层。
本实施例中，步骤S200包括：
S210、在所述栅极层110上形成第一绝缘层。
S220、在所述第一绝缘层上形成有源层。
S300、在所述有源层上形成源漏极层，以形成第一薄膜晶体管单元200、第二薄膜晶体管单元300、共享电极400及凸起500，具体请参阅图1。
本实施例中，在所述有源层上形成源漏极层的步骤包括：
S310、在所述有源层上形成金属材料。
S320、将所述金属材料进行图案化处理。
本实施例中，所述阵列基板100包括多条数据线140；多条扫描线，与多条所述数据线140线交叉设置以形成多个子像素区域；多个子像素，设置在多个所述子像素区域内，每一所述子像素区域包括次子像素620；多个像素驱动电路，每个所述像素驱动电路包括第三薄膜晶体管单元以及共享电极400，所述第三薄膜晶体管单元包括第三栅极、以及位于所述第三栅极相对两侧的第三源极310和第三漏极，所述第三源极310连接于对应的所述数据线140，所述共享电极400连接于所述第三漏极和所述次子像素620的次像素电极；其中，所述共享电极400包括本体和自所述本体的侧部朝向所述第三源极310延伸出的凸起500，所述第三薄膜晶体管单元包括与所述第三栅极对应的沟道区域120和邻近所述沟道区域120的周边区域121，位于所述周边区域121内的所述第三源极310与所述本体在所述凸起500的延伸方向上的距离大于零，具体请参阅图1，通过在所述共享电极400与所述第三薄膜晶体管单元的所述第三源极310之间设置所述凸起500，在所述沟道区域120外的所述周边区域121中，可以更方便控制所述第三源极310和所述共享电极400的距离，降低所述了第三源极310和所述共享电极400短路的风险，保障了所述阵列基板100的正常工作。
本实施例中，所述阵列基板100包括衬底、位于所述衬底上的栅极层110、位于所述栅极层110上的第一绝缘层、位于所述第一绝缘层上的有源层、位于所述有源层上的源漏极层以及位于所述源漏极层上的钝化层。
本实施例中，所述数据线140沿纵向设置，所述扫描线沿横向设置。
本实施例中，所述凸起500的材料可以与所述共享电极400的材料相同。
本实施例中，所述凸起500与所述共享电极400同层设置。
本实施例中，所述阵列基板100还包括栅极层110，所述栅极层110包括第一栅极、第二栅极以及所述第三栅极，所述第一薄膜晶体管单元200包括所述第一栅极、第一源极及第一漏极，所述第二薄膜晶体管单元300包括所述第二栅极、第二源极及第二漏极，所述第三薄膜晶体管单元包括所述第三栅极、第三源极310及第三漏极。部分所述共享电极400以及所述凸起500为所述第三漏极。
本实施例中，所述子像素还包括主子像素610；所述像素驱动电路还包括第一薄膜晶体管单元200及第二薄膜晶体管单元300；所述第一薄膜晶体管单元200与所述主子像素610的主像素电极电连接；所述第一薄膜晶体管单元200的第一漏极与所述主子像素610的主像素电极电连接，所述第二薄膜晶体管的第二漏极与所述次子像素620电连接，所述第二漏极与所述第三源极310电连接，具体请参阅图1。
本实施例中，所述凸起500在所述第三栅极上的正投影位于所述第三栅极内，具体请参阅图1、图2，其中所述第三栅极包含于所述栅极层110内，在描述所述凸起500在所述第三栅极上的正投影时，在图中没有标出所述第三栅极具体位置，可以理解，可以用所述栅极层110代表所述第三栅极，后文不再赘述。所述共享电极400与所述第一薄膜晶体管单元200对应在所述第三栅极之间的区域为沟道区域120，所述凸起500对应所述第三栅极设置，对应沟道内，因此，在所述沟道区域120外，即所述周边区域121，所述第一薄膜晶体管单元200与所述共享电极400之间的距离将会增大，减小了所述共享电极400与所述第一薄膜晶体管单元200短路的风险，保障了显示面板的正常显示。
本实施例中，位于所述周边区域121内的所述第三源极310与所述本体在所述凸起500的延伸方向上的距离大于所述凸起500在所述延伸方向上的宽度，具体请参阅图1、图2。本实施例可以通过所述凸起500，将在所述沟道区域120外，即在所述周边区域121内，更方便控制所述第三源极310与所述本体之间的距离，降低了所述第三源极310和所述共享电极400短路的风险，保障了所述阵列基板100的正常工作。
本实施例中，所述凸起500在所述第三栅极上的正投影的形状包括矩形、半圆形及三角形中任一种，具体请参阅图5。所述凸起500在所述第三栅极上的正投影的形状为矩形时，所述凸起500形状易于形成；所述凸起500在所述第三栅极上的正投影的形状为半圆形时，所述半圆形的圆弧朝向所述第二部分312，所述第二部分312易于形成，且半圆形在面积一定时，圆弧的弧长大，增大了所述第三源极310与所述凸起500(即所述共享电极400、所述第三漏极)之间的对应面积，可以二者提高在沟道区域120内的连通效率高；所述凸起500在所述第三栅极上的正投影的形状为三角形时，所述凸起500形状易于形成。
本实施例中，所述子像素区域包括主子像素610及次子像素620，所述次子像素620位于靠近对应所述第一栅极、所述第二栅极及所述第三栅极的第一侧，所述主子像素610位于远离对应所述第一栅极、所述第二栅极及所述第三栅极第二侧，所述第一侧与所述第二侧对立，所述主子像素610及所述次子像素620的具体电极及排布方式没有画出。
本实施例中，所述本体包括与所述数据线140平行的第一段410、与所述数据线140平行的第三段430以及连接在所述第一段410和所述第三段430之间的第二段420，所述第二段420朝向远离所述第一段410和所述第三段430的方向延伸，所述凸起500自所述第二段420的侧部朝向靠近所述第一段410和所述第三段430的方向延伸，所述第一段410和所述第三段430连接所述次子像素620的所述次像素电极，具体请参阅图1、图2。本实施例可以减少所述共享电极400在所述主子像素610与所述次子像素620之间的区域的占位空间。
本实施例中，所述第一段410连接所述主子像素610的主子像素610电极，所述第一段410连接所述主子像素610的主子像素610电极，所述第二段420连接所述次子像素620的次子像素620电极。
本实施例中，所述第一段410贯穿所述主子像素610，所述第三段430贯穿所述次子像素620，所述主子像素610与所述次子像素620之间的区域为第一区A，通过在沟道区域120内设置凸起500，所述凸起500靠近所述共享电极400一侧，具体请参阅图1、图2，该结构设置，尤其在所述沟道区域120外可以使所述共享电极400与所述第三源极310间隔开，减少所述共享电极400与所述第三源极310之间发生短路的风险。同时，还可以减少所述共享电极400的占位空间，为隔垫物的占位提供更大空间，以减小所述第一区A的暗区，实现增大开口率从而提升阵列基板100穿透率。
本实施例中，所述主子像素610的主子像素610电极包括横纵交叉的主子像素主干电极131，所述次子像素620的次子像素620电极包括横纵交叉的次子像素主干电极132，所述第一段410在纵向的所述主子像素610电极上的正投影位于纵向的所述主子像素主干电极131之内，所述第三段430在纵向的所述次子像素620电极上的正投影位于纵向的所述次子像素主干电极132之内，具体请参阅图1、图2，利用所述次子像素主干电极132、所述主子像素主干电极131遮光，遮挡所述共享电极400，可以起到增大开口率的作用，从而提升阵列基板100穿透率。
本实施例中，所述第三薄膜晶体管单元的所述第三源极310包括相互连接的第一部分311和第二部分312，所述第一部分311靠近所述第一薄膜晶体管单元200，所述第二部分312靠近所述共享电极400，具体请参阅图2。
本实施例中，所述第二部分312包围所述凸起500设置。所述第二部分312在所述第三栅极上的正投影位于所述第三栅极内，具体请参阅图4。所述第二部分312包围所述凸起500，增加了所述第三源极310与所述共享电极400之间的对应面积，增加了所述第三源极310与所述第三漏极之间的对应面积，即增加了沟道区域120的面积，可以有效提高沟道区域120的连通效率，提高阵列基板100的工作性能。
本实施例中，所述凸起500在所述第三栅极上的正投影的形状包括矩形、半圆形及三角形中任一种；所述第二部分312在所述第三栅极上的正投影的形状与所述凸起500在所述第三栅极上的正投影的形状对应，具体请参阅图5。所述第二部分312在所述第三栅极上的正投影的形状为矩形时，所述凸起500形状易于形成；所述凸起500在所述第三栅极上的正投影的形状为半圆形时，所述半圆形的圆弧朝向所述第二部分312，所述第二部分312易于形成，且半圆形在面积一定时，圆弧的弧长大，增大了所述第三源极310与所述凸起500(即所述共享电极400、所述第三漏极)之间的对应面积，可以二者提高在沟道区域120内的连通效率高；所述凸起500在所述第三栅极上的正投影的形状为三角形时，所述凸起500形状易于形成。
本实施例中，所述第三薄膜晶体管单元的所述第三源极310还包括连接所述第一部分311与所述第二部分312的第三部分313，所述第一部分311和所述第二部分312平行于所述数据线140，具体请参阅图2、3。其中，对于图2中的第三部分313没有画出，可以理解为位于所述第一部分311与所述第二部分312之间的所述第三部分313，所述第一部分311和所述第二部分312平行于所述数据线140，可以减少所述共享电极400的占位空间，为隔垫物的占位提供更大空间，以减小所述第一区A的暗区，实现增大开口率从而提升阵列基板100穿透率。
本实施例中，所述第一部分311与所述第二部分312之间通过直线电线连接，具体请参阅图3。所述第三部分313为连接所述第一部分311与所述第二部分312的直线电线，所述第三部分313与所述数据线140之间的锐角夹角为30°～60°，既可以省空间，为隔垫物的占位提供更大空间，以减小所述第一区A的暗区，实现增大开口率从而提升阵列基板100穿透率；又可以使所述共享电极400与所述第三源极310间隔开，降低所述共享电极400与所述第三源极310之间发生短路的风险。
本实施例中，所述第一部分311与所述第二部分312之间可以为存储电容的一部分，即所述第三部分313可以为存储电容的一部分。
本实施例中，所述阵列基板100的制作方法还包括：
S400、在所述源漏极层上形成钝化层。
本实施例中，所述钝化层的材料可以包括硅氧化物或硅氮化物。
本实施例中，所述阵列基板100还包括位于所述第一薄膜晶体管单元200与所述第二薄膜晶体管单元300之间的隔垫物占位区域130，所述隔垫物占位区域130在所述栅极上的正投影位于所述栅极层110之内，具体请参阅图2、图3，所述阵列基板的隔垫物设置于所述隔垫物占位区域130之内，方便在较大占位空间及较平坦区域设置隔垫物。
本发明实施例通过在共享电极与第三薄膜晶体管单元的第三源极之间设置凸起，在沟道区域外的周边区域中，可以更方便控制第三源极和共享电极的距离，降低了第三源极和共享电极短路的风险，保障了阵列基板的正常工作。
本发明实施例还提供了一种显示面板，包括如任一上述的阵列基板100、位于所述阵列基板100上的液晶层及彩膜层。
所述阵列基板100的具体结构请参阅上述任一阵列基板100的实施例及图1～图5。
本实施例中，所述显示面板还包括位于所述阵列基板100上的液晶层及位于所述液晶层上的彩膜层以及位于所述显示面板第一侧的第一偏光片层及位于所述显示面板第二侧的第二偏光片层。
本实施例中，所述显示面板还包括位于所述阵列基板100远离所述彩膜层一侧的背光单元。
本发明实施例公开了一种阵列基板及显示面板。该阵列基板包括多条数据线；多条扫描线；多个子像素，每一该子像素区域包括次子像素；多个像素驱动电路，包括第三薄膜晶体管单元以及共享电极，该第三薄膜晶体管单元包括第三栅极、以及位于该第三栅极相对两侧的第三源极和第三漏极；该共享电极包括本体和自该本体的侧部朝向该第三源极延伸出的凸起，位于周边区域内的该第三源极与该本体在该凸起的延伸方向上的距离大于零。本发明实施例通过在共享电极与第三薄膜晶体管单元的第三源极之间设置凸起，在沟道区域外的周边区域中，可以更方便控制第三源极和共享电极的距离，降低了第三源极和共享电极短路的风险，保障了阵列基板的正常工作。
以上对本发明实施例所提供的一种阵列基板及显示面板进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种阵列基板，其特征在于，包括：
多条数据线；
多条扫描线，与多条所述数据线交叉设置以形成多个子像素区域；
多个子像素，设置在多个所述子像素区域内，每一所述子像素区域包括次子像素；
多个像素驱动电路，每个所述像素驱动电路包括第三薄膜晶体管单元以及共享电极，所述第三薄膜晶体管单元包括第三栅极、以及位于所述第三栅极相对两侧的第三源极和第三漏极，所述第三源极连接于对应的所述数据线，所述共享电极连接于所述第三漏极和所述次子像素的次像素电极；
其中，所述共享电极包括本体和自所述本体的侧部朝向所述第三源极延伸出的凸起，所述第三薄膜晶体管单元包括与所述第三栅极对应的沟道区域和邻近所述沟道区域的周边区域，位于所述周边区域内的所述第三源极与所述本体在所述凸起的延伸方向上的距离大于零。
2.根据权利要求1所述的阵列基板，其特征在于，位于所述周边区域内的所述第三源极与所述本体在所述凸起的延伸方向上的距离大于所述凸起在所述延伸方向上的宽度。
3.根据权利要求1所述的阵列基板，其特征在于，所述凸起在所述第三栅极上的正投影的形状包括矩形、半圆形及三角形中任一种。
4.根据权利要求1所述的阵列基板，其特征在于，所述本体包括与所述数据线平行的第一段、与所述数据线平行的第三段以及连接在所述第一段和所述第三段之间的第二段，所述第二段朝向远离所述第一段和所述第三段的方向延伸，所述凸起自所述第二段的侧部朝向靠近所述第一段和所述第三段的方向延伸，所述第一段和所述第三段连接所述次子像素的所述次像素电极。
5.根据权利要求1所述的阵列基板，其特征在于，所述子像素还包括主子像素；
所述像素驱动电路还包括第一薄膜晶体管单元及第二薄膜晶体管单元；
所述第一薄膜晶体管单元的第一漏极与所述主子像素的主像素电极电连接，所述第二薄膜晶体管的第二漏极与所述次子像素电连接，所述第二漏极与所述第三源极电连接。
6.根据权利要求5所述的阵列基板，其特征在于，所述第三薄膜晶体管单元的所述第三源极包括相互连接的第一部分和第二部分，所述第一部分靠近所述第一薄膜晶体管单元，所述第二部分靠近所述共享电极。
7.根据权利要求6所述的阵列基板，其特征在于，所述第二部分包围所述凸起设置。
8.根据权利要求7所述的阵列基板，其特征在于，所述第二部分在所述第三栅极上的正投影的形状与所述凸起在所述第三栅极上的正投影的形状对应。
9.根据权利要求6所述的阵列基板，其特征在于，所述第一部分和所述第二部分平行于所述数据线，所述第一部分与所述第二部分之间通过直线电线连接。
10.一种显示面板，其特征在于，包括如权利要求1～9中任一项所述的阵列基板、位于所述阵列基板上的液晶层及彩膜层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110362399.8A CN113176691B (zh) | 2021-04-02 | 2021-04-02 | 阵列基板及显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110362399.8A CN113176691B (zh) | 2021-04-02 | 2021-04-02 | 阵列基板及显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113176691A true CN113176691A (zh) | 2021-07-27 |
| CN113176691B CN113176691B (zh) | 2023-12-08 |
Family
ID=76923090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110362399.8A Active CN113176691B (zh) | 2021-04-02 | 2021-04-02 | 阵列基板及显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113176691B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113589604A (zh) * | 2021-07-29 | 2021-11-02 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
| CN114236925A (zh) * | 2021-12-14 | 2022-03-25 | 苏州华星光电技术有限公司 | 阵列基板及液晶显示面板 |
| CN114265249A (zh) * | 2021-12-16 | 2022-04-01 | Tcl华星光电技术有限公司 | 一种阵列基板及显示终端 |
| CN114415434A (zh) * | 2022-02-16 | 2022-04-29 | 滁州惠科光电科技有限公司 | 阵列基板及显示面板 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104865763A (zh) * | 2015-06-12 | 2015-08-26 | 深圳市华星光电技术有限公司 | 阵列基板 |
| US20150277192A1 (en) * | 2014-04-01 | 2015-10-01 | Samsung Display Co Ltd | Liquid crystal display |
| US20160209712A1 (en) * | 2015-01-20 | 2016-07-21 | Samsung Display Co., Ltd. | Liquid crystal display |
| US20160209714A1 (en) * | 2015-01-21 | 2016-07-21 | Samsung Display Co., Ltd. | Display device and manufacturing method thereof |
| US20170023837A1 (en) * | 2015-07-22 | 2017-01-26 | Samsung Display Co., Ltd. | Display device and method of manufacturing the same |
| CN107991818A (zh) * | 2017-12-07 | 2018-05-04 | 深圳市华星光电技术有限公司 | 薄膜晶体管液晶显示面板及液晶显示器 |
| CN111025803A (zh) * | 2019-12-12 | 2020-04-17 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板 |
| CN111176041A (zh) * | 2020-02-21 | 2020-05-19 | Tcl华星光电技术有限公司 | 像素结构及像素电路 |
-
2021
- 2021-04-02 CN CN202110362399.8A patent/CN113176691B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150277192A1 (en) * | 2014-04-01 | 2015-10-01 | Samsung Display Co Ltd | Liquid crystal display |
| US20160209712A1 (en) * | 2015-01-20 | 2016-07-21 | Samsung Display Co., Ltd. | Liquid crystal display |
| US20160209714A1 (en) * | 2015-01-21 | 2016-07-21 | Samsung Display Co., Ltd. | Display device and manufacturing method thereof |
| CN104865763A (zh) * | 2015-06-12 | 2015-08-26 | 深圳市华星光电技术有限公司 | 阵列基板 |
| US20170023837A1 (en) * | 2015-07-22 | 2017-01-26 | Samsung Display Co., Ltd. | Display device and method of manufacturing the same |
| CN107991818A (zh) * | 2017-12-07 | 2018-05-04 | 深圳市华星光电技术有限公司 | 薄膜晶体管液晶显示面板及液晶显示器 |
| CN111025803A (zh) * | 2019-12-12 | 2020-04-17 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板 |
| CN111176041A (zh) * | 2020-02-21 | 2020-05-19 | Tcl华星光电技术有限公司 | 像素结构及像素电路 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113589604A (zh) * | 2021-07-29 | 2021-11-02 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
| WO2023004864A1 (zh) * | 2021-07-29 | 2023-02-02 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
| CN114236925A (zh) * | 2021-12-14 | 2022-03-25 | 苏州华星光电技术有限公司 | 阵列基板及液晶显示面板 |
| CN114265249A (zh) * | 2021-12-16 | 2022-04-01 | Tcl华星光电技术有限公司 | 一种阵列基板及显示终端 |
| CN114415434A (zh) * | 2022-02-16 | 2022-04-29 | 滁州惠科光电科技有限公司 | 阵列基板及显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113176691B (zh) | 2023-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113176691A (zh) | 阵列基板及显示面板 | |
| US9274384B2 (en) | Liquid-crystal display device | |
| CN113075825B (zh) | 阵列基板及显示面板 | |
| US20120138963A1 (en) | Pixel structure | |
| US9891492B2 (en) | Array substrate and liquid crystal display including the same | |
| US9989814B2 (en) | Liquid crystal display | |
| US10001688B2 (en) | Display and pixel structure thereof | |
| WO2019080596A1 (zh) | 阵列基板及显示装置 | |
| JP2008262006A (ja) | アクティブマトリクス基板及び液晶パネル | |
| CN112764281B (zh) | 一种阵列基板及显示面板 | |
| CN111983856A (zh) | 液晶显示面板和液晶显示装置 | |
| US20230352490A1 (en) | Pixel structure, array substrate and fabrication method thereof | |
| JP4355720B2 (ja) | 横電界方式のアクティブマトリクス型液晶表示装置及び電子機器 | |
| US11953795B2 (en) | Pixel unit of a display panel and display panel | |
| CN111025802B (zh) | 阵列基板及显示面板 | |
| US8634035B2 (en) | Liquid crystal display device | |
| US9007289B2 (en) | Thin film transistor array panel and liquid crystal display | |
| CN115032842A (zh) | 显示面板及显示终端 | |
| CN111273494B (zh) | 阵列基板及显示装置 | |
| CN113629071A (zh) | 阵列基板及显示面板 | |
| CN112925142A (zh) | 一种基板和显示装置 | |
| CN111883545A (zh) | 薄膜晶体管基板及显示面板 | |
| JP2010156805A (ja) | 液晶表示素子 | |
| CN112327553B (zh) | 阵列基板、其制造方法以及显示装置 | |
| CN113759621B (zh) | 阵列基板和显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |