CN113759621B - 阵列基板和显示面板 - Google Patents

阵列基板和显示面板 Download PDF

Info

Publication number
CN113759621B
CN113759621B CN202111013171.4A CN202111013171A CN113759621B CN 113759621 B CN113759621 B CN 113759621B CN 202111013171 A CN202111013171 A CN 202111013171A CN 113759621 B CN113759621 B CN 113759621B
Authority
CN
China
Prior art keywords
pixel
thin film
film transistor
sub
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111013171.4A
Other languages
English (en)
Other versions
CN113759621A (zh
Inventor
胡芳
曹尚操
康报虹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN202111013171.4A priority Critical patent/CN113759621B/zh
Publication of CN113759621A publication Critical patent/CN113759621A/zh
Application granted granted Critical
Publication of CN113759621B publication Critical patent/CN113759621B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal (AREA)

Abstract

本申请公开了一种阵列基板和显示面板，所述阵列基板中主像素区和次像素区并列设置；在数据线方向上，相邻所述子像素之间形成控制区，所述控制区内设有第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管；所述第一薄膜晶体管控制所述主像素区的像素电极，所述第二薄膜晶体管控制所述次像素区的像素电极；所述第一薄膜晶体管的源极和第二薄膜晶体管的源极设有源极开口，且所述第一薄膜晶体管的源极开口和所述第二薄膜晶体管的源极开口方向相同。通过上述设计，有利于缩短控制区的宽度，增大主像素区中像素电极和次像素区中像素电极在阵列基板表面的面积比例，提高显示面板的开口率。

Description

阵列基板和显示面板
技术领域
本申请涉及显示技术领域，尤其涉及一种阵列基板和显示面板。
背景技术
垂直配向模式(Vertical Alignment，简称VA)显示以其宽的视野角、高对比度等优势，成为大尺寸显示屏用薄膜场效应晶体管液晶显示器(Thin Film Transistor LiquidCrystal Display，简称TFT-LCD)的常见模式。目前为了提高显示面板的大视角色偏的问题，通常的对策是采用8畴设计，即将一个子像素分为2个区，称主像素区(main区)和次像素区(sub区)。在给电压的情况下每个区内的液晶分子有四个不同的倒向，通过使子区的电压低于主区的电压，实现一个像素内的液晶有8种不同的倒向角度，从而实现宽视角。目前8畴设计像素结构一般采用3个薄膜晶体管的设计，并将像素区设置于薄膜晶体管的一侧，以期提高显示面板的开口率。然而，薄膜晶体管电路以及像素区的设置依然是影响开口率的主要因素之一，也即现有的薄膜晶体管电路以及像素区的设置依然导致显示面板的开口率不够高，因此如何进一步提高显示面板的开口率是亟需解决的问题。
发明内容
本申请的目的是提供一种阵列基板和显示面板，旨在进一步提高8畴像素设计的显示面板的开口率。
本申请公开了一种阵列基板，包括多条水平方向设置的扫描线、多条竖直方向设置的数据线，以及设置在相邻数据线和相邻扫描线之间的多个子像素，所述子像素划分为主像素区和次像素区；在数据线方向上，相邻所述子像素之间形成控制区；所述主像素区和所述次像素区沿所述扫描线方向排列，并列设置于所述控制区的一端；所述控制区内一侧设有第一薄膜晶体管、第二薄膜晶体管，所述第一薄膜晶体管控制所述主像素区的像素电极，所述第二薄膜晶体管控制所述次像素区的像素电极；所述第一薄膜晶体管的源极和第二薄膜晶体管的源极设有源极开口，且所述第一薄膜晶体管的源极开口和所述第二薄膜晶体管的源极开口方向相同；所述控制区内另一侧设有第三薄膜晶体管，所述第三薄膜晶体管的源极连接所述第二薄膜晶体管的漏极，且所述第三薄膜晶体管的漏极连接所述子像素的共享电荷棒。
可选的，所述第一薄膜晶体管包括第一栅极、第一源极和第一漏极，所述第二薄膜晶体管包括第二栅极、第二源极和第二漏极，所述第三薄膜晶体管包括第三栅极、第三源极和第三漏极；所述第一漏极通过第一过孔与所述主像素区的像素电极连接，所述第二漏极通过第二过孔与所述次像素区的像素电极连接，所述第三源极通过第二过孔与所述第二漏极连接；所述第一过孔位于所述扫描线和对应所述主像素区的像素电极的之间，所述第二过孔位于所述扫描线和对应所述次像素区的像素电极的之间。
可选的，所述第一源极、第二源极的正投影位于所述扫描线的正投影内，所述第一源极远离所述第一过孔的一侧、第二源极远离所述第一过孔的一侧与所述扫描线远离所述第一过孔一侧的距离为2.5-3um，所述第一源极朝向所述第一过孔的一侧、第二源极朝向所述第一过孔的一侧与所述扫描线朝向所述第一过孔一侧的距离为5-5.5um；所述第一过孔设置在所述扫描线中对应所述第一薄膜晶体管的区域与上一行所述子像素中像素电极区之间。
可选的，所述扫描线中对应所述第三薄膜晶体管的区域与上一行所述子像素中像素电极区之间的间距，大于所述扫描线中对应所述第一薄膜晶体管、第二薄膜晶体管的区域与上一行所述子像素中像素电极区之间的间距；所述第二过孔设置在，所述扫描线中对应所述第三薄膜晶体管的区域与上一行所述子像素中像素电极区之间。
可选的，所述扫描线中对应所述第三薄膜晶体管的区域与下一行所述子像素中像素电极区之间的间距，大于所述扫描线中对应所述第一薄膜晶体管、第二薄膜晶体管的区域与下一行所述子像素中像素电极区之间的间距；与所述第三漏极连接的部分共享电荷棒位于，所述扫描线中对应所述第三薄膜晶体管的区域与下一行所述子像素中像素电极区之间。
可选的，当所述共享电荷棒设置在所述子像素的像素电极区域时，所述共享电荷棒位于所述主像素区的像素电极和次像素区的像素电极之间。
可选的，所述共享电荷棒的宽度为3-4um。
可选的，所述主像素区内像素电极的面积，小于所述次像素区内像素电极的面积。
可选的，所述主像素区内像素电极的形状和所述次像素区内像素电极的形状都为L型，所述主像素区内像素电极的开口方向与次像素区内像素电极的开口方向正对设置。
本申请还公开了一种显示面板，包括彩膜基板、液晶层和如上所述的阵列基板，所述彩膜基板和阵列基板对向设置，所述液晶层设置在所述彩膜基板和阵列基板之间。
本申请将第一薄膜晶体管中源极的源极开口方向和第二薄膜晶体管中源极的源极开口方向相同设计，且将子像素中主像素区和次像素区并列设置，在能够防止漏电流的同时，减小了竖直方向上相邻两个子像素之间的间距，增大了显示面板的开口率。而且将主像素区和次像素区并列设置，使得第一薄膜晶体管的漏极、第二薄膜晶体管的漏极以最短的距离和对应的像素电极连通，减小了走线长度，减小了第一薄膜晶体管、第二薄膜晶体管和第三薄膜晶体管在控制区的占用面积，从而有利于缩短控制区的宽度，增大主像素区中像素电极和次像素区中像素电极在阵列基板表面的面积比例，从而进一步提高了开口率。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于示例本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是本申请一实施例提供的阵列基板的示意图；
图2是图1中阵列基板的控制区的示意图；
图3是本申请一实施例提供的一种子像素的示意图；
图4是本申请一实施例提供的显示面板的示意图。
其中，10、显示面板；100、阵列基板；110、数据线；120、扫描线；130、子像素；131、主像素区；132、次像素区；140、控制区；141、第一过孔；142、第二过孔；150、第一薄膜晶体管；151、第一栅极；152、第一源极；153、第一漏极；160、第二薄膜晶体管；161、第二栅极；162、第二源极；163、第二漏极；170、第三薄膜晶体管；171、第三栅极；172、第三源极；173、第三漏极；180、共享电荷棒；200、彩膜基板；300、液晶层。
具体实施方式
需要理解的是，这里所使用的术语、公开的具体结构和功能细节，仅仅是为了描述具体实施例，是代表性的，但是本申请可以通过许多替换形式来具体实现，不应被解释成仅受限于这里所阐述的实施例。
在本申请的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示相对重要性，或者隐含指明所指示的技术特征的数量。由此，除非另有说明，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征；“多个”的含义是两个或两个以上。术语“包括”及其任何变形，意为不排他的包含，可能存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
另外，“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系的术语，是基于附图所示的方位或相对位置关系描述的，仅是为了便于描述本申请的简化描述，而不是指示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，或是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
图1是本实施例中的一种阵列基板的示意图，如图1所示，所述阵列基板100包括多条水平方向设置的扫描线120、多条竖直方向设置的数据线110，以及设置在相邻数据线110和相邻扫描线120之间的多个子像素130，所述子像素130划分为主像素区131和次像素区132，所述主像素区131和所述次像素区132并列设置，即主像素区131和次像素区132在扫描线120方向上排列；沿着数据线110方向上，相邻所述子像素130之间形成控制区140，所述主像素区131和所述次像素区132并列设置在所述控制区140的一端；所述控制区140内设有第一薄膜晶体管150、第二薄膜晶体管160和第三薄膜晶体管170，所述第一薄膜晶体管150控制所述主像素区131的像素电极，所述第二薄膜晶体管160控制所述次像素区132的像素电极；所述第三薄膜晶体管170的源极连接所述第二薄膜晶体管160的漏极，且所述第三薄膜晶体管170的漏极连接所述子像素130的共享电荷棒180。
如图2所示，在数据线方向上，相邻所述子像素之间形成控制区140；主像素区131和所述次像素区132并列设置于所述控制区140的上方；控制区140中，所述控制区140内一侧设有第一薄膜晶体管150、第二薄膜晶体管160，所述控制区140内另一侧设有第三薄膜晶体管170。所述第一薄膜晶体管150和第二薄膜晶体管160的源极设有源极开口，且两个薄膜晶体管的源极的源极开口方向相同。
本申请中阵列基板100的子像素130采用8畴3TFT结构(Thin Film Transistor,薄膜晶体管)，所述主像素区131中的像素电极为4畴结构，四个畴对应液晶分子的偏转角度不同；次像素区132中的像素电极为4畴结构，且和主像素区131中的像素电极四个畴对应液晶分子的偏转角度不同；由主像素区131和次像素区132结合形成的子像素130的像素电极为8畴结构，实现8种不同的液晶取向，实现八畴显示，从而改善色偏现象；而且，主像素区131与次像素区132的像素电极均呈倾斜的条纹状设置，且主像素区131的像素电极的倾斜程度与次像素区132的像素电极的倾斜程度不同。当对子像素130接通同等的控制电压时，主像素区131与次像素区132位置所对应的液晶分子的倾角不同，以致主像素区131与次像素区132的透光率不同，即形成了主像素区131与次像素区132在同等电压下的不同亮度，在不增大像素开口率的前提下，使用户在不同方向上观看显示面板10时起到八畴的视角补偿效果。
三个TFT分别为第一薄膜晶体管150、第二薄膜晶体管160和第三薄膜晶体管170，其中第一薄膜晶体管150和第二薄膜晶体管160中的源极为U型结构或由多个并列U型构成的结构，第三薄膜晶体管170中的源极为条状；当所述一薄膜晶体管150和第二薄膜晶体管160中的源极为U型时，所述一薄膜晶体管150和第二薄膜晶体管160中的源极的U型开口方向相同；通过将第一薄膜晶体管150、第二薄膜晶体管160和第三薄膜晶体管170合理布置，有利于减小控制区140的面积。
而且，第一薄膜晶体管150和第二薄膜晶体管160的源极都为U型，由于在4道光罩制程(4Mask)的半色调光罩制程(HTM，Half Tone Mask)中，在制作有源层时，会对有源层进行补偿设计，以避免源极和漏极金属层与栅极金属层短接，造成漏电流问题。因此U型开口顶部，即U型的两个端部需求的空间比U型底部需求的空间要大，这样就导致U型开口顶部离扫描线120边缘的距离比U型开口底部离扫描线120边缘的距离要大。若将第一薄膜晶体管150和第二薄膜晶体管160的源极开口朝向相反，那么扫描线120要做到较大的宽度，才能保证每一个源极的U型开口顶部到扫描线120边缘都具有较大的空间。
本实施例将第一薄膜晶体管150中源极的U型开口方向和第二薄膜晶体管160中源极的U型开口方向相同设计，且将子像素130中主像素区131和次像素区132并列设置，在能够防止漏电流的同时，减小了竖直方向上相邻两个子像素130之间的间距，增大了显示面板10的开口率，以及更优的不同观察角度的灰阶显示状态下的视角特性。而且将主像素区131和次像素区132并列设置，使得第一薄膜晶体管150、第二薄膜晶体管160的漏极以最短的距离和对应的像素电极连通，减小了走线长度，减小了第一薄膜晶体管150、第二薄膜晶体管160和第三薄膜晶体管170在控制区140的占用面积，从而有利于缩短控制区140的宽度，增大主像素区131中像素电极和次像素区132中像素电极在阵列基板100表面的面积比例，从而进一步提高了开口率。
如表1所示，其中S1和S2为主像素区131和次像素区132竖直排列时分别对应的开口率，S1’和S2’为主像素区131和次像素区132并列排列时分别对应的开口率，可以看出采用本申请的技术方案，无论是主像素区131的开口率还是次像素区132的开口率都得到了提升。
项目 S1 S1’ S2 S2’
开口率 19.9％ 20.3％ 39.7％ 40.5％
表1：开口率差异对比
每一个子像素130之间都有一条扫描线120，也就是说有一条扫描线120经过控制区140；所述第一薄膜晶体管150包括第一栅极151、第一源极152和第一漏极153，所述第二薄膜晶体管160包括第二栅极161、第二源极162和第二漏极163；所述第一栅极151和第二栅极161与位于所述控制区140内的扫描线120连接，接收同一条扫描线120的扫描信号；所述第一源极152和第二源极162与同一条数据线110连接，接收同一条数据线110的数据信号；所述第一漏极153与所述主像素区131的像素电极连接，所述第二漏极163与所述次像素区132的像素电极连接，同时将电信号传递到主像素区131的像素电极、次像素区132的像素电极，使得主像素区131和次像素区132同时发光。但是由于第三薄膜晶体管170的源极连接所述第二薄膜晶体管160的漏极，第三薄膜晶体管170的漏极连接所述子像素130的共享电荷棒180；因此第二薄膜晶体管160中一部分漏极电流会驱动驱动次像素区132的像素电极，另一部分漏极电流会通过第三薄膜晶体管170分流到共享电荷棒180中，使得主像素区131的电压大于次像素的电压；当显示低灰阶画面时，虽然第一薄膜晶体管150和第二薄膜晶体管160接收的电压相同，但是第二薄膜晶体管160的一部分电压会被共享电荷棒180释放走，导致主像素区131亮，而次像素区132不亮。
所述第一漏极153通过第一过孔141与所述主像素区131的像素电极连接，所述第二漏极163通过第二过孔142与所述次像素区132的像素电极连接；所述第一过孔141和第二过孔142设置在所述控制区140内，不与所述扫描线120重叠，且所述第一过孔141位于所述扫描线120和对应所述主像素区131的像素电极的之间，所述第二过孔142位于所述扫描线120和对应所述次像素区132的像素电极的之间。由于漏极金属层与像素电极处于不同膜层，因此需要通过过孔连通，而过孔的存在会占用一定的空白面积；本申请通过将第一过孔141和第二过孔142都做到控制区140中扫描线120的同一侧，且都位于扫描线120和对应的像素电极之间，只占用控制区140的空白区域，不影响控制区140内的其它结构，减小了控制区140中扫描线120与下一行子像素130之间的间距，进而减小竖直方向上相邻两个子像素130之间的间距，减小了控制区140的宽度，减小了控制区140在整个显示区域的占比，提高了显示面板10的开口率。
进一步的，所述第三薄膜晶体管170包括第三源极172、第三漏极173和第三栅极171，所述第三源极172通过第二过孔142与所述第二漏极163连接，所述第三漏极173与所述共享电荷棒180连接，所述第三栅极171与所述第一栅极151、第二栅极161连接到同一条扫描线120上，且所述第一栅极151、第二栅极161和第三栅极171与同一条扫描线120重合；也就是说本申请将第一薄膜晶体管150、第二薄膜晶体管160和第三薄膜晶体管170的栅极都做到控制区140的扫描线120上，既省去了栅极的制作，同时也避免了将栅极做到扫描线120外导致额外占用面积，有利于缩短控制区140的宽度。另外，在阵列基板100的制程中，还可以将第一源极152、第一漏极153、第二源极162、第二漏极163、第三源极172、第三漏极173、数据线110和共享电荷棒180采用同一制程形成，以进一步提高阵列基板100的制程效率。
同时，还将控制区140中扫描线120做成宽度不均的形状，具体的，扫描线120中对应第三薄膜晶体管170的区域宽度，小于扫描线120对应所述第一薄膜晶体管150、第二薄膜晶体管160的区域宽度；这样两个U型薄膜晶体管对应扫描线120宽度较大，虽然U型薄膜晶体管的占用面积较大，但是由于扫描线120宽度较大，可以不需要额外提高控制区140的宽度，将U型薄膜晶体管的栅极和源极做到与扫描线120重叠，避免出现漏电流的问题。
对应的，扫描线120中对应第三薄膜晶体管170的区域宽度较小，既可以减小扫描线120对应上一行子像素130一侧的宽度，也可以减小扫描线120对应下一行子像素130一侧的宽度，或者同时减小扫描线120两侧的宽度；也可以理解为在扫描线120中对应第三薄膜晶体管170的区域两侧进行挖槽设计，使得扫描线120中对应第三薄膜晶体管170的区域的两侧同时朝内缩短。
当减小扫描线120对应上一行子像素130一侧的宽度时，所述扫描线120中对应所述第三薄膜晶体管170的区域与上一行所述子像素130中像素电极区之间的间距，大于所述扫描线120中对应所述第一薄膜晶体管150、第二薄膜晶体管160的区域与上一行所述子像素130中像素电极区之间的间距；所述第二过孔142设置在，所述扫描线120中对应所述第三薄膜晶体管170的区域与上一行所述子像素130中像素电极区之间。这样在将扫描线120对应上一行子像素130一侧的宽度减小后，扫描线120中对应第三薄膜晶体管170的区域与上一行子像素130之间的空白区域增大，将第二过孔142设置在该空白区域，并将二过孔142位置朝扫描线120偏移，从而预留出第二过孔和像素电极之间的宽度，以供共享电荷棒部分从这里走线，合理利用空间，减少共享电荷棒空间占用，进而减少控制区的宽度占用，进一步提高显示面板的开口率。
当减小扫描线120对应下一行子像素130一侧的宽度时，所述扫描线120中对应所述第三薄膜晶体管170的区域与下一行所述子像素130中像素电极区之间的间距，大于所述扫描线120中对应所述第一薄膜晶体管150、第二薄膜晶体管160的区域与下一行所述子像素130中像素电极区之间的间距；与所述第三漏极173连接的部分共享电荷棒180，位于所述扫描线120中对应所述第三薄膜晶体管170的区域与下一行所述子像素130中像素电极区之间。由于共享电荷棒180是金属材料，现有技术要么将共享电荷棒180与子像素130的像素电极重叠来减小相邻子像素130的间距，要么增大扫描线120与子像素130之间的间距来容纳共享电荷棒180，以避免共享电荷棒180与像素电极重叠后影响画面显示；本申请通过增大所述第三薄膜晶体管170的区域与下一行所述子像素130中像素电极区之间的间距，使得与所述第三漏极173连接的部分共享电荷棒180有足够的容纳空间，在不增大控制区140宽度的同时，避免共享电荷棒180和像素电极重叠以影响画面显示效果。
将第一薄膜晶体管150和第二薄膜晶体管160的栅极、源极都与扫描线120重叠后，使得第一源极152、第二源极162的正投影也位于所述扫描线120内，所述第一源极152远离所述第一过孔141的一侧、第二源极162远离所述第一过孔141的一侧与所述扫描线120远离所述第一过孔141的一侧的距离为2.5-3um，所述第一源极152朝向所述第一过孔141的一侧、第二源极162朝向所述第一过孔141的一侧与所述扫描线120朝向所述第一过孔141的一侧的距离为5-5.5um；且所述第一过孔141设置在所述扫描线120中对应所述第一薄膜晶体管150的区域与上一行所述子像素130中像素电极区之间。
发明人通过实验发现，通过将源极与扫描线120两侧之间的间距控制在上述范围内，在保证子像素130功能的同时，可以最大程度的限缩上下两个子像素130之间的间距，从而在竖直方向上增加开口率；此时控制区140的宽度最小，以65寸显示屏为例，此时控制区140的宽度为58um，当显示屏的尺寸改变时，控制区140的宽度随之调整。而且，将第一过孔141设置在所述扫描线120中对应所述第一薄膜晶体管150的区域与上一行所述子像素130中像素电极区之间，且第一源极152的开口顶部与扫描线120朝向所述第一过孔141的一侧的距离较大，可以容纳较多的漏极部分，使得突出于扫描线120的第一漏极153较短，从而有利于缩短第一过孔141与扫描线120的距离，有利于缩短控制区140的宽度。
对于共享电荷棒180的设计，当所述共享电荷棒180设置在所述子像素130的像素电极区域时，所述共享电荷棒180位于所述主像素区131的像素电极和次像素区132的像素电极之间。由于主像素和次像素之间的区域为暗场区域，此区域的液晶分子旋转角度受到周围电场的影响不会透过光线，且该部分是一定存在的；将共享电荷棒180做到主像素和次像素之间，将两个不透光的结构重叠设计，提升了子像素130的开口区域，有利于提高显示面板10的开口率。而对于设置在控制区140内的共享电荷棒180，做到远离薄膜晶体管和过孔的一侧即可，充分利用控制区140内的空白面积。
进一步的，本申请中共享电荷棒180的宽度为3-4um。由于一般的共享电荷棒180设置在主像素区域和次像素区域内，此时共享电荷棒180的下方需要额外增加金属垫，因为4mask工艺中，有源层和源漏极(包括共享电荷棒180)使用的是同一道mask工艺，在曝光刻蚀工艺后，共享电荷棒180下方会形成1.5um左右的有源层残留，受到制程的局限性，该有源层的残留边缘呈锯齿状，不增加额外的金属垫该锯齿状残留在显示时会出现沙沙云纹(Mura)。因此需要保持金属垫有足够的宽度，共享电荷棒180的宽度通常在4um以上，金属垫需要的宽度在9um以上，因为要考虑制程中的充分覆盖的边缘(OVL margin)。而本申请共享电荷棒180没有做到主像素区域和次像素区域，而是做到主像素区131和次像素区132之间，不需要增加金属垫，因此可以将共享电荷棒180的宽度做到比较小的程度，做到3-4um，以减小阵列基板100表面共享电荷棒180的占用面积，提高显示面板10的开口率。
另外，主像素区131内像素电极的形状和次像素区132内像素电极的形状，可以都为矩形，也可以都为L型。如图3所示，所述主像素区131内像素电极的长度，与所述次像素区132内像素电极的长度相等；所述主像素区131内像素电极的宽度，小于所述次像素区132内像素电极的宽度相等；所述主像素区131内像素电极的形状和所述次像素区132内像素电极的形状都为L型，所述主像素区131内像素电极的开口方向与次像素区132内像素电极的开口方向正对设置。通过将主像素区131内像素电极和次像素区132内像素电极交错，进一步提高液晶的配向效果，提高面板的显示效果。
图4为本申请一实施例提供的一种显示面板的示意图，所述显示面板10包括彩膜基板200、液晶层300和上述的阵列基板100，所述彩膜基板200和阵列基板100对向设置，所述液晶层300设置在所述彩膜基板200和阵列基板100之间。
需要说明的是,本申请的发明构思可以形成非常多的实施例，但是申请文件的篇幅有限，无法一一列出，因而，在不相冲突的前提下,以上描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例，各实施例或技术特征组合之后，将会增强原有的技术效果
本申请的技术方案可以广泛用于各种显示面板，如TN(Twisted Nematic，扭曲向列型)显示面板、IPS(In-Plane Switching，平面转换型)显示面板、VA(VerticalAlignment，垂直配向型)显示面板、MVA(Multi-Domain Vertical Alignment，多象限垂直配向型)显示面板，当然，也可以是其他类型的显示面板。
以上内容是结合具体的可选实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本申请的保护范围。

Claims (9)

1.一种阵列基板，包括多条水平方向设置的扫描线、多条竖直方向设置的数据线，以及设置在相邻数据线和相邻扫描线之间的多个子像素，所述子像素划分为主像素区和次像素区；在数据线方向上，相邻所述子像素之间形成控制区；其特征在于，
所述主像素区和所述次像素区沿所述扫描线方向排列，并列设置于所述控制区的一端；
所述控制区内一侧设有第一薄膜晶体管、第二薄膜晶体管，所述第一薄膜晶体管控制所述主像素区的像素电极，所述第二薄膜晶体管控制所述次像素区的像素电极；所述第一薄膜晶体管的源极和第二薄膜晶体管的源极设有源极开口，且所述第一薄膜晶体管的源极开口和所述第二薄膜晶体管的源极开口方向相同；
所述控制区内另一侧设有第三薄膜晶体管，所述第三薄膜晶体管的源极连接所述第二薄膜晶体管的漏极，且所述第三薄膜晶体管的漏极连接所述子像素的共享电荷棒；
当所述共享电荷棒设置在所述子像素的像素电极区域时，所述共享电荷棒位于所述主像素区的像素电极和次像素区的像素电极之间。
2.如权利要求1所述的阵列基板，其特征在于，
所述第一薄膜晶体管包括第一栅极、第一源极和第一漏极，所述第二薄膜晶体管包括第二栅极、第二源极和第二漏极，所述第三薄膜晶体管包括第三栅极、第三源极和第三漏极；
所述第一漏极通过第一过孔与所述主像素区的像素电极连接，所述第二漏极通过第二过孔与所述次像素区的像素电极连接，所述第三源极通过第二过孔与所述第二漏极连接；所述第一过孔位于所述扫描线和对应所述主像素区的像素电极的之间，所述第二过孔位于所述扫描线和对应所述次像素区的像素电极的之间。
3.如权利要求2所述的阵列基板，其特征在于，所述第一源极远离所述第一过孔的一侧、第二源极远离所述第一过孔的一侧与所述扫描线远离所述第一过孔一侧的距离为2.5-3um；
所述第一源极朝向所述第一过孔的一侧、第二源极朝向所述第一过孔的一侧与所述扫描线朝向所述第一过孔一侧的距离为5-5.5um。
4.如权利要求3所述的阵列基板，其特征在于，所述扫描线中对应所述第三薄膜晶体管的区域与上一行所述子像素中像素电极区之间的间距，大于所述扫描线中对应所述第一薄膜晶体管、第二薄膜晶体管的区域与上一行所述子像素中像素电极区之间的间距；
所述第二过孔设置在，所述扫描线中对应所述第三薄膜晶体管的区域与上一行所述子像素中像素电极区之间。
5.如权利要求3所述的阵列基板，其特征在于，所述扫描线中对应所述第三薄膜晶体管的区域与下一行所述子像素中像素电极区之间的间距，大于所述扫描线中对应所述第一薄膜晶体管、第二薄膜晶体管的区域与下一行所述子像素中像素电极区之间的间距；
与所述第三漏极连接的部分共享电荷棒位于，所述扫描线中对应所述第三薄膜晶体管的区域与下一行所述子像素中像素电极区之间。
6.如权利要求1所述的阵列基板，其特征在于，所述共享电荷棒的宽度为3-4um。
7.如权利要求1所述的阵列基板，其特征在于，所述主像素区内像素电极的面积，小于所述次像素区内像素电极的面积。
8.如权利要求7所述的阵列基板，其特征在于，所述主像素区内像素电极的形状和所述次像素区内像素电极的形状都为L型，所述主像素区内像素电极的开口方向与次像素区内像素电极的开口方向正对设置。
9.一种显示面板，其特征在于，包括彩膜基板、液晶层和如权利要求1-8任意一项所述的阵列基板，所述彩膜基板和阵列基板对向设置，所述液晶层设置在所述彩膜基板和阵列基板之间。
CN202111013171.4A 2021-08-31 2021-08-31 阵列基板和显示面板 Active CN113759621B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111013171.4A CN113759621B (zh) 2021-08-31 2021-08-31 阵列基板和显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111013171.4A CN113759621B (zh) 2021-08-31 2021-08-31 阵列基板和显示面板

Publications (2)

Publication Number Publication Date
CN113759621A CN113759621A (zh) 2021-12-07
CN113759621B true CN113759621B (zh) 2022-05-10

Family

ID=78792093

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111013171.4A Active CN113759621B (zh) 2021-08-31 2021-08-31 阵列基板和显示面板

Country Status (1)

Country Link
CN (1) CN113759621B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107255894A (zh) * 2017-08-09 2017-10-17 深圳市华星光电技术有限公司 阵列基板及液晶显示面板
CN109459899A (zh) * 2018-12-21 2019-03-12 惠科股份有限公司 阵列基板与其显示面板
CN112799255A (zh) * 2020-10-30 2021-05-14 Tcl华星光电技术有限公司 显示面板及显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4245028B2 (ja) * 2006-09-25 2009-03-25 エプソンイメージングデバイス株式会社 電気光学装置及び電子機器
US20100020257A1 (en) * 2008-07-23 2010-01-28 Samsung Electronics Co., Ltd. Liquid crystal display device and manufacturing method thereof
CN101937155B (zh) * 2009-07-01 2013-03-13 昆山龙腾光电有限公司 液晶显示面板及液晶显示器
CN102393589B (zh) * 2011-11-29 2015-08-05 南京中电熊猫液晶显示科技有限公司 多畴垂直配向型液晶显示面板及其子像素结构
CN102890363B (zh) * 2012-10-08 2016-06-01 深圳市华星光电技术有限公司 液晶显示设备及立体影像显示设备
US9082361B2 (en) * 2013-10-12 2015-07-14 Shenzhen China Star Optoelectronics Technology Co., Ltd. Polarized three-dimensional display panel and pixel cell thereof
CN213750598U (zh) * 2021-06-24 2021-07-20 苏州华星光电技术有限公司 显示面板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107255894A (zh) * 2017-08-09 2017-10-17 深圳市华星光电技术有限公司 阵列基板及液晶显示面板
CN109459899A (zh) * 2018-12-21 2019-03-12 惠科股份有限公司 阵列基板与其显示面板
CN112799255A (zh) * 2020-10-30 2021-05-14 Tcl华星光电技术有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
CN113759621A (zh) 2021-12-07

Similar Documents

Publication Publication Date Title
JP4964898B2 (ja) 液晶表示装置
KR100211008B1 (ko) 액정표시패널
US7619698B2 (en) Liquid crystal display apparatus which performs display by using electric field in direction substantially parallel with substrate surfaces to control alignment direction of liquid crystal molecules
US8045083B2 (en) Liquid crystal display
JP5269355B2 (ja) アレイ基板及びそれを有する表示パネル
JP5102848B2 (ja) アクティブマトリクス基板及び液晶表示装置
US8223287B2 (en) Electrooptic device and electronic device
TWI400537B (zh) 垂直配向液晶顯示器與其畫素結構
JP2006201353A (ja) 液晶表示装置
US8355090B2 (en) Liquid crystal display having reduced kickback effect
US11112641B2 (en) Display panel
US7830486B2 (en) Pixel structure and liquid crystal display panel
US8179487B2 (en) Thin film transistor array substrate
JP5261268B2 (ja) 液晶装置および電子機器
JP4603560B2 (ja) 横電界方式のアクティブマトリクス型液晶表示装置及び電子機器
US11906861B2 (en) Display panel and display device
JP5660765B2 (ja) 液晶表示パネル
CN113759621B (zh) 阵列基板和显示面板
JP4355720B2 (ja) 横電界方式のアクティブマトリクス型液晶表示装置及び電子機器
CN111028801A (zh) 显示面板以及显示装置
JP5046064B2 (ja) 横電界方式のアクティブマトリクス型液晶表示装置
US8582064B2 (en) Liquid crystal display device
KR100737633B1 (ko) 박막 트랜지스터 액정표시장치
KR20110032301A (ko) 액정표시장치용 어레이 기판
CN112041738A (zh) 液晶显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant