CN213750598U - 显示面板 - Google Patents
显示面板 Download PDFInfo
- Publication number
- CN213750598U CN213750598U CN202121412956.4U CN202121412956U CN213750598U CN 213750598 U CN213750598 U CN 213750598U CN 202121412956 U CN202121412956 U CN 202121412956U CN 213750598 U CN213750598 U CN 213750598U
- Authority
- CN
- China
- Prior art keywords
- line
- shared
- thin film
- film transistor
- line segment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 claims abstract description 141
- 239000000758 substrate Substances 0.000 claims description 57
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 230000009286 beneficial effect Effects 0.000 description 7
- 230000005684 electric field Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Abstract
本申请公开了一种显示面板,包括基板和设置在基板上的多条扫描线、多条数据线和多条共享信号线。共享信号线设置在扫描线上,扫描线和共享信号线沿第一方向延伸。数据线沿第二方向延伸。多条扫描线与多条数据线交叉设置以限定多个子像素单元。子像素单元包括第一薄膜晶体管和像素电极。第一薄膜晶体管的栅极与扫描线连接。第一薄膜晶体管的源极或漏极与共享信号线连接,第一薄膜晶体管的源极或漏极中的另外一个与像素电极连接。本申请提供的显示面板可以提高显示面板的子像素单元的开口率。
Description
技术领域
本申请涉及显示技术领域,具体涉及一种显示面板。
背景技术
在近期发展的液晶显示面板的子像素单元中,通常会在共享薄膜晶体管的漏极端加设一条供次像素电极漏电的共享放电棒(sharebar),通过共享放电棒单独控制漏电的大小。从而保证了阵列基板侧公共电极线的电压的稳定。然而,共享放电棒与数据线的延伸方向一致,共享放电棒垂在基板上的正投影与像素电极在基板上的正投影存在交叠。上述共享放电棒走线的设置会导致显示面板的开口率下降。
实用新型内容
本申请的目的在于提供一种显示面板以增大现有技术的显示面板的子像素单元的开口率。
本申请实施例提供一种显示面板,包括基板和设置在所述基板上的多条扫描线、多条数据线和多条共享信号线,所述共享信号线设置在所述扫描线上,所述扫描线和所述共享信号线沿第一方向延伸,所述数据线沿第二方向延伸;所述多条扫描线与所述多条数据线交叉设置以限定多个子像素单元;
所述子像素单元包括第一薄膜晶体管和像素电极;所述第一薄膜晶体管的栅极与所述扫描线连接,所述第一薄膜晶体管的源极或漏极中的一个与所述共享信号线连接,所述第一薄膜晶体管的所述源极或所述漏极中的另一个与所述像素电极连接。
在一些实施例中,所述像素电极包括靠近所述扫描线的主像素电极和远离所述扫描线的次像素电极;
所述子像素单元还包括第二薄膜晶体管和第三薄膜晶体管;
所述第二薄膜晶体管的栅极与所述扫描线连接,所述第二薄膜晶体管的源极与所述数据线连接,所述第二薄膜晶体管的漏极与所述主像素电极连接;
所述第三薄膜晶体管的栅极与所述扫描线连接,所述第三薄膜晶体管的源极与所述数据线连接,所述第三薄膜晶体管的漏极与所述次像素电极连接;
所述第一薄膜晶体管的源极与所述第三薄膜晶体管的漏极连接,所述第一薄膜晶体管的漏极与所述共享信号线连接。
在一些实施例中,所述子像素单元还包括第二薄膜晶体管;
所述第二薄膜晶体管的栅极与所述扫描线连接,所述第二薄膜晶体管的源极与所述数据线连接,所述第二薄膜晶体管的漏极与所述像素电极连接;
所述共享信号线与所述像素电极位于同一层。
在一些实施例中,所述子像素单元还包括第二薄膜晶体管;
所述第二薄膜晶体管的栅极与所述扫描线连接,所述第二薄膜晶体管的源极与所述数据线连接,所述第二薄膜晶体管的漏极与所述像素电极连接;
所述共享信号线与所述像素电极之间设置有绝缘层。
在一些实施例中,所述绝缘层设置在所述像素电极上,所述共享信号线设置在所述绝缘层上,所述共享信号线包括金属氧化物和/或金属。
在一些实施例中,所述共享信号线包括第一共享线段、第二共享线段和第三共享线段,所述第一共享线段、所述第二共享线段和所述第三共享线段沿所述第一方向延伸并依次连接;
所述第二共享线段沿所述第二方向的宽度大于或等于所述第一共享线段沿第二方向的宽度;所述第二共享线段沿所述第二方向的宽度大于或等于所述第三共享线段沿第二方向的宽度;
所述第二共享线段在所述基板上的正投影位于所述扫描线在所述基板上的正投影范围内。
在一些实施例中,所述扫描线包括第一扫描线段、第二扫描线段和第三扫描线段,所述第一扫描线段、所述第二扫描线段和所述第三扫描线段沿所述第一方向延伸并依次连接;
所述第一共享线段在所述基板上的正投影位于所述第一扫描线段在所述基板上的正投影范围内;所述第三共享线段在所述基板上的正投影位于所述第三扫描线段在所述基板上的正投影范围内。
在一些实施例中,所述子像素单元还包括第二薄膜晶体管;
所述第二薄膜晶体管的栅极与所述扫描线连接,所述第二薄膜晶体管的源极或漏极中的一个与所述数据线连接,所述第二薄膜晶体管的源极或漏极中的另一个所述像素电极连接;
所述像素电极包括延伸部,所述延伸部延伸至所述扫描线的上方,所述延伸部包括第一延伸部,所述第一延伸部沿所述第一方向延伸,所述第一延伸部在所述基板上的正投影位于所述扫描线在所述基板上的正投影范围内。
在一些实施例中,所述共享信号线与所述像素电极位于同一层;
所述共享信号线包括第一共享线段、第二共享线段和第三共享线段,所述第一共享线段、所述第二共享线段和所述第三共享线段沿所述第一方向延伸并依次连接;所述第二共享线段沿所述第二方向的宽度大于或等于所述第一共享线段沿第二方向的宽度;所述第二共享线段沿所述第二方向的宽度大于或等于所述第三共享线段沿第二方向的宽度;
所述延伸部还包括与所述第二共享线段相对设置的第二延伸部,所述第二延伸部包括沿所述第二方向延伸的第一延伸子部和沿所述第一方向延伸的第二延伸子部;
所述第一延伸子部靠近所述第二共享线段的边线为第一延伸边线,所述第二共享线段靠近所述第一延伸子部的边线为第一共享边线,所述第一延伸边线与所述第一共享边线之间的距离大于或等于预设距离;
所述第二延伸子部靠近所述第二共享线段的边线为第二延伸边线,所述第二共享线段靠近所述第二延伸子部的边线为第二共享边线,所述第二延伸边线与所述第二共享边线之间的距离大于或等于所述预设距离。
在一些实施例中,所述多条扫描线包括相邻设置的第一扫描线和第二扫描线,所述多条数据线包括相邻设置的第一数据线和第二数据线;
所述像素电极包括靠近所述第一扫描线设置的主像素电极和靠近第二扫描线设置的次像素电极;
所述子像素单元还包括第三薄膜晶体管;
所述第二薄膜晶体管的栅极与所述第一扫描线连接,所述第二薄膜晶体管的源极与所述第一数据线连接,所述第二薄膜晶体管的漏极通过第二过孔与所述主像素电极连接;
所述第三薄膜晶体管的栅极与所述第一扫描线连接,所述第三薄膜晶体管的源极与所述第一数据线连接,所述第三薄膜晶体管的漏极通过第三过孔与所述次像素电极连接;
所述延伸部还包括第二延伸部、第三延伸部和第四延伸部;
所述第三延伸部沿所述第二方向延伸,所述第三延伸部靠近所述第一数据线设置,所述第三延伸部的一端与所述次像素电极连接,所述第三延伸部的另一端与所述第一延伸部的一端连接;所述第三延伸部的边线与所述主像素电极的边线之间的最短距离大于或等于预设距离;
所述第一延伸部沿所述第一方向延伸,所述第一延伸部的另一端与所述第二延伸部连接,所述第一延伸部在所述基板上的正投影位于所述第一扫描线在所述基板上正投影范围内;
所述第二延伸部沿所述第一方向延伸,所述第二延伸部的另一端与所述第四延伸部的一端连接,所述第三薄膜晶体管的漏极通过所述第三过孔与所述第二延伸部连接;
所述第四延伸部沿所述第二方向延伸,所述第四延伸部靠近所述第二数据线设置,所述第四延伸部的一端与所述次像素电极连接,所述第四延伸部的边线与所述主像素电极的边线之间的最短距离大于或等于所述预设距离。
本申请实施例提供一种显示面板,包括基板和设置在基板上的多条扫描线、多条数据线和多条共享信号线。共享信号线设置在扫描线上,扫描线和共享信号线沿第一方向延伸。数据线沿第二方向延伸。多条扫描线与多条数据线交叉设置以限定多个子像素单元。子像素单元包括第一薄膜晶体管和像素电极。第一薄膜晶体管的栅极与扫描线连接。第一薄膜晶体管的源极或漏极与共享信号线连接,第一薄膜晶体管的源极或漏极中的另外一个与像素电极连接。与传统的显示面板相比,本申请提供的显示面板将共享信号线设置在扫描线上并沿扫描线延伸的方向延伸,不与像素电极产生交叠,可以有效地提高显示面板的开口率,解决了现有技术中共享放电棒沿数据线延伸方向延伸时与像素电极重叠而降低显示面板开口率的问题。
附图说明
为了更清楚地说明本申请的实施例的技术方案,下面将对本申请的实施例描述中所需要使用的附图作简单介绍,显而易见地,下面描述中的附图仅是申请的一些实施例和实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请第一实施例提供的显示面板的结构示意图。
图2为图1的显示面板A处结构的局部放大图。
图3为本申请显示面板中子像素单元的等效电路图。
图4为本申请显示面板的子像素单元之间的连接示意图。
图5为本申请第二实施例提供的显示面板的结构示意图。
图6为图5的显示面板中像素电极层的平面示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
需要说明的是,本申请所提到的[第一]、[第二]、[第三]和[第四]等序号用语并不代表任何顺序、数量或者重要性,只是用于区分不同的部分。本申请所提到的[上]、[下]、[左]和[右]等方向用语仅是参考附加图式的方向。本申请提及的[一端]、[另一端]、[内侧]和[外侧]等位置关系用语仅用于区分不同的部分。因此,使用的序号用语、方向用语和位置关系用语是用以说明及理解本申请,而非用以限制本申请。贯穿整个说明书,相同的附图标记表示相同的元件。
如图1所示,图1为本申请第一实施例提供的显示面板的结构示意图。显示面板100包括基板10和设置在基板10上的多条扫描线20、多条数据线30、多条公共电极线60以及多条共享信号线70。多条扫描线20与多条数据线30交叉设置以限定多个子像素单元50。
扫描线20沿第一方向x延伸。多条扫描线20包括沿第二方向y相邻设置的第一扫描线21和第二扫描线22。
数据线30沿第二方向y延伸。多条数据线30包括沿第一方向x相邻设置的第一数据线31和第二数据线32。第一扫描线21、第二扫描线22、第一数据线31和第二数据线32围合限定如图1所示的子像素单元50。
公共电极线60与扫描线20同层设置。公共电极线60与子像素单元50中的像素电极52形成存储电容。在本实施例中,公共电极线60沿第一方向x延伸,且公共电极线60在基板10上的正投影与像素电极52在基板10上的正投影的交叠区也沿第一方向x延伸。
子像素单元50包括第一薄膜晶体管51、第二薄膜晶体管53、第三薄膜晶体管54和像素电极52。
像素电极52包括主像素电极521和次像素电极522。主像素电极521靠近第一扫描线21。次像素电极522远离第一扫描线21。
第一薄膜晶体管51的栅极与扫描线20连接。第一薄膜晶体管51的源极或漏极中的一个与第三薄膜晶体管54的源极或漏极连接。第一薄膜晶体管51的源极或漏极中的另一个与共享信号线70连接。共享信号线70位于第一薄膜晶体管51的上方。第一薄膜晶体管51的源极或漏极通过第一过孔511与共享信号线70连接。
第二薄膜晶体管53的栅极与扫描线20连接。第二薄膜晶体管53的源极或漏极中的一个与数据线30连接。第二薄膜晶体管53的源极或漏极中的另外一个与主像素电极521连接。像素电极52位于第二薄膜晶体管53的上方。第二薄膜晶体管53的源极或漏极通过第二过孔531与主像素电极521连接。
第三薄膜晶体管54的栅极与扫描线20连接。第三薄膜晶体管54的源极或漏极中的一个与数据线30连接。第三薄膜晶体管54的源极或漏极中的另外一个与次像素电极522和第一薄膜晶体管51的源极或漏极连接。第三薄膜晶体管54的源极或漏极通过第三过孔541与次像素电极522连接。
具体的,第一薄膜晶体管51、第二薄膜晶体管53和第三薄膜晶体管54的栅极与扫描线20连接。第二薄膜晶体管53的源极与数据线30连接,第二薄膜晶体管53的漏极与主像素电极521连接。第三薄膜晶体管54的源极与数据线30连接,第三薄膜晶体管54的漏极与次像素电极522和第一薄膜晶体管51的源极连接。第一薄膜晶体管51的源极与第三薄膜晶体管54的漏极连接,第一薄膜晶体管51的漏极与共享信号线70连接。
共享信号线70设置在扫描线20的上方。共享信号线70沿第一方向x延伸。因此,共享信号线70不与像素电极52产生交叠,可有效提高显示面板的开口率,解决了现有技术中共享放电棒沿数据线延伸方向延伸与像素电极交叠降低显示面板开口率的问题。
在本申请实施例中,共享信号线70与像素电极52位于不同层别。共享信号线70与像素电极52之间设置有绝缘层(图中未显示)。具体的,绝缘层设置在像素电极52上。共享信号线70设置在绝缘层上。
共享信号线70的材料可以为金属氧化物和/或金属。共享信号线70的材料可以为铜(Cu)、铝(Al)、钼(Mo)以及氧化铟锡(ITO)中一种或多种的组合。
可以理解的是,共享信号线70可以设置在像素电极52的下方。即共享信号线70设置在像素电极52对应的层别与数据线30对应的层别之间。共享信号线70与像素电极52和数据线30之间设置有绝缘层(图中未显示)。
可以理解的是,共享信号线70可以与像素电极52同层设置。此时共享信号线70与像素电极52的材料相同。将共享信号线70与像素电极52同层设置可以在同一制程中同时制备共享信号线70与像素电极52,有利于节约制程时间和降低生产成本。
共享信号线70施加的电压为6V至8V。具体的,共享信号线70施加的电压可以为6V、6.5V、7V、7.5V或8V。通过给共享信号线70施加一定电压,共享信号线70可以单独控制漏电的大小,保证了阵列基板侧公共电极线60的电压的稳定。
如图2所示,图2为图1的显示面板A处结构的局部放大图。共享信号线70包括第一共享线段701、第二共享线段702和第三共享线段703。第一共享线段701、第二共享线段702和第三共享线段703沿第一方向x延伸并依次连接。
第一共享线段701在基板10上的正投影位于第一扫描线段201在基板10上的正投影范围内。
第二共享线段702沿第二方向y的宽度大于或等于第一共享线段701沿第二方向y的宽度。第二共享线段702沿第二方向y的宽度大于或等于第三共享线段703沿第二方向y的宽度。第二共享线段702在基板10上的正投影位于扫描线20在基板10上的正投影范围内。第二共享线段702与第一薄膜晶体管51之间设置有绝缘层(图中未显示)。第二共享线段702与第一薄膜晶体管51之间的绝缘层开设有第一过孔511。第一薄膜晶体管51的源极或漏极通过第一过孔511与共享信号线70连接。
第三共享线段703在基板10上的正投影位于第三扫描线段203在基板10上的正投影范围内。
在共享信号线70上设置宽度较大的第二共享线段702,使得第二共享线段702与第一薄膜晶体管51之间的绝缘层能预留出足够的空间开设有第一过孔511,确保第一薄膜晶体管51与共享信号线70可靠连接。同时,由于得第二共享线段702与第一薄膜晶体管51交叠区域的面积较大,第一过孔511可以设置较大的开孔直径,在一定程度上降低第一过孔511的开孔难度,缓解显示面板100上的线损问题。进一步地,由于第一过孔511设置较大的开孔直径,降低了共享信号线70与第一薄膜晶体管51之间电连接的电阻,有利于信号的传输。
扫描线20包括第一扫描线段201、第二扫描线段202和第三扫描线段203。第一扫描线段201、第二扫描线段202和第三扫描线段203沿第一方向x延伸并依次连接。
第一扫描线段201靠近第一数据线31设置。第一扫描线段201沿第二方向y的宽度小于第二扫描线段202沿第二方向y的宽度。第一共享线段701在基板10上的正投影位于第一扫描线段201在基板10上的正投影范围内。
第二扫描线段202与第二薄膜晶体管53和第三薄膜晶体管54的源极或漏极相对设置。第二共享线段702在基板10上的正投影位于第二扫描线段202在基板10上的正投影范围内。
第三扫描线段203靠近第二数据线32设置。第三扫描线段203沿第二方向y的宽度小于第二扫描线段202沿第二方向y的宽度。第三共享线段703在基板10上的正投影位于第三扫描线段203在基板10上的正投影范围内。
在本实施例中,共享信号线70在基板10上的正投影几乎完全位于扫描线20在基板10上的正投影范围内。共享信号线70设置在扫描线20的正上方,以屏蔽扫描线20上电压变化对液晶的影响,避免扫描线20上方的液晶出现漏光等显示不良。
现有技术的显示面板采用共享放电棒控制第一薄膜晶体管的漏电,避免了阵列基板侧公共电极线出现电压不稳的问题。然而,共享放电棒与数据线的延伸方向一致,共享放电棒垂直于基板的方向上的投影与像素电极垂直于基板的方向上投影存在交叠,降低了子像素单元的开口率。本申请实施例在扫描线的上方设置共享信号线。通过共享信号线控制第一薄膜晶体管的漏极端的电压。取代现有技术中显示面板的共享放电棒。共享信号线的延伸方向与扫描线的延伸方向一致,共享信号线垂在基板的方向上的正投影与像素电极在基板方向上的正投影不存在交叠区域。本申请中的显示面板除去像素电极区域内的共享放电棒,有利于提高子像素单元的开口率。在提供的电压相同的条件下,显示面板的子像素单元的开口率越大,显示面板的发光亮度也越大。本申请实施例有利于降低显示面板的功耗。
如图3所示,图3为本申请显示面板中子像素单元的等效电路图。
子像素单元包括主区(Main Pixel)和次区(Sub Pixel)。主区包括第二薄膜晶体管T2、主区液晶电容Clc_main和主区存储电容Cst_main。第二薄膜晶体管T2的栅极连接扫描线Gate。第二薄膜晶体管T2的源极或漏极中的其中一个连接数据线Data。第二薄膜晶体管T2的源极或漏极中的另外一个与公共电极线Acom(或CFcom)之间并联连接主区液晶电容Clc_main和主区存储电容Cst_main。
次区包括第三薄膜晶体管T3、次区液晶电容Clc_sub、次区存储电容Cst_sub和第一薄膜晶体管T1。第三薄膜晶体管T3的栅极连接扫描线Gate。第三薄膜晶体管T3的源极或漏极中的其中一个连接数据线Data。第三薄膜晶体管T3的源极或漏极中的另外一个与公共电极线Acom(或CFcom)之间并联连接次区液晶电容Clc_sub和次区存储电容Cst_sub。第一薄膜晶体管T1作为次区的共享薄膜晶体管,其栅极连接扫描线Gate。第一薄膜晶体管T1源极或漏极中的其中一个连接第三薄膜晶体管T3的源极或漏极。第一薄膜晶体管T1源极或漏极中的另外一个连接共享信号线。
本领域技术人员可以理解,虽然公共电极线Acom和CFcom名称不同,但是在实际液晶面板中两者通常电位相同,可以仅以公共电极线Acom来表示。对于薄膜晶体管,由于其源极和漏极的特性一样,因此在电路中不对其源极和漏极进行特别限定。在液晶显示面板的立体结构中,液晶电容和存储电容的两极通常分别对应像素电极(或与像素电极电位相同的存储电极)和公共电极线。
如图4所示,图4为本申请显示面板的子像素单元之间的连接示意图。
结合图1、图3和图4,扫描线20与共享信号线70沿第一方向x进行延伸(本申请中以第一方向x为例,但不作为对本申请的限制)。每一行的子像素单元50中的第一薄膜晶体管51共用一条扫描线20和共享信号线70。多条共享信号线70延伸至显示面板100的非显示区的共享信号总线上(图中未显示)。共享信号总线与覆晶薄膜(Chip On Film,COF)连接。
为了更好地表示扫描线20、共享信号线70与第一薄膜晶体管51、第二薄膜晶体管53、第三薄膜晶体管54、主像素电极521、次像素电极522之间的连接关系,图4将扫描线20、共享信号线70错位设置。可以理解的是,本申请实际的显示面板100的一个子像素单元50中,扫描线20在基板10上的正投影与共享信号线70在基板10上的正投影存在交叠区。
如图5和图6所示,图5为本申请第二实施例提供的显示面板的结构示意图。图6为图5的显示面板中像素电极层平面示意图。
本实施例与第一实施例的区别包括:共享信号线70与所述像素电极52位于同一层。
将共享信号线70与像素电极52同层设置可以在同一制程中同时制备共享信号线70与像素电极52,有利于节约制程时间和降低生产成本。
本实施例与第一实施例的区别还包括:像素电极52还包括延伸部523。延伸部523设置在扫描线20的上方。
延伸部523包括第一延伸部5231、第二延伸部5232、第三延伸部5233和第四延伸部5234。
第一延伸部5231沿第一方向x延伸。第一延伸部5231的一端与第三延伸部5233连接。第一延伸部5231的另一端与第二延伸部5232连接。第一延伸部5231在基板10上的正投影位于第一扫描线21在基板10上正投影范围内。
第二延伸部5232的一端与第一延伸部5231连接。第二延伸部5232的另一端与第四延伸部5234的一端连接。第三薄膜晶体管54的源极或漏极通过第三过孔541与第二延伸部5232连接。第二延伸部5232与第二共享线段702相对设置。第二延伸部5232包括沿第二方向y延伸的第一延伸子部5232a和沿第一方向x延伸的第二延伸子部5232b。
第一延伸子部5232a靠近第二共享线段702的边线为第一延伸边线d1。第二共享线段702靠近第一延伸子部5232a的边线为第一共享边线d2。第一延伸边线d1与第一共享边线d2之间的距离p1大于或等于预设距离w。
第二延伸子部5232b靠近第二共享线段702的边线为第二延伸边线d3。第二共享线段702靠近第二延伸子部5232b的边线为第二共享边线d4。第二延伸边线d3与第二共享边线d4之间的距离p2大于或等于预设距离w。
第三延伸部5233沿第二方向y延伸。第三延伸部5233靠近第一数据线31设置。第三延伸部5233的一端与次像素电极522连接。第三延伸部5233的另一端与第一延伸部5231的一端连接。第三延伸部5233的边线与主像素电极521的边线之间的最短距离p3大于或等于预设距离w。
第四延伸部5234沿第二方向y延伸。第四延伸部5234靠近第二数据线32设置。第四延伸部5234的一端与次像素电极522连接。第四延伸部5234的边线与主像素电极521的边线之间的最短距离p4大于或等于预设距离w。
可以理解的是,第一延伸边线d1与第一共享边线d2之间的距离p1、第二延伸边线d3与第二共享边线d4之间的距离p2、第三延伸部5233的边线与主像素电极521的边线之间的最短距离p3和第四延伸部5234的边线与主像素电极521的边线之间的最短距离p4可以相同也可以不相同。预设距离w的取值在2微米至100微米之间。具体的,预设距离w的值可以为2微米、5微米、10微米、20微米、30微米、50微米、75微米或100微米。
当显示面板正常工作时,不同功能的信号走线之间具有不同的电压。当相邻的、实现不同功能的信号走线存在电压差时,两者之间形成电场。根据电场强度公式E=U/d,其中,U为两电极之间的电压差,d为两电极之间距离,E为电场强度。两电极之间距离d越小,电场强度E越大。同时根据尖端放电原理,在强电场作用下,物体表面曲率大的地方,等电位密度大,面电荷密度越高,电场强度越大。强电场导致相邻的信号走线之间出现静电击穿的现象,导致显示面板的损坏。
第二延伸部5232与第二共享线段702的形状相互契合。具体的,在第二延伸部5232中,第一延伸子部5232a的一端与第一延伸部5231连接。第一延伸子部5232a的另一端与第二延伸子部5232b连接。第二延伸子部5232b的另一端与第四延伸部5234连接。具体的,第一延伸边线d1与第一共享边线d2的相互平行,第二延伸边线d3与第二共享边线d4相互平行。
更近一步地,在一些实施例中,第二延伸部5232的形状呈L型。第一延伸边线d1与第二延伸边线d3相交形成的角度为90度。第二共享线段702形状为矩形。第一共享边线d2与第二共享边线d4相交形成的角度为90度。
可以理解的是,第二延伸部5232的形状和第二共享线段702的形状可以依据现实面板的需求设置成其他相互契合的形状。
在本实施例中,通过设置第一延伸边线d1与第一共享边线d2之间的距离p1、第二延伸边线d3与第二共享边线d4之间的距离p2、第三延伸部5233的边线与主像素电极521的边线之间的最短距离p3和第四延伸部5234的边线与主像素电极521的边线之间的最短距离p4大于或等于预设距离w,提升了显示面板100抗静电损坏的能力,减小显示面板100上的信号走线被静电击穿的概率,提升显示效果。同时设置第二延伸部5232与第二共享线段702的形状相互契合,可以最大程度地屏蔽扫描线20上电压变化对液晶的影响,避免扫描线20上方的液晶出现漏光等显示不良。此外,由于第二共享线段702与第二延伸部5232的形状相互契合,使得第二共享线段702与第一薄膜晶体管51交叠区域的面积较大,第一过孔511可以设置较大的开孔直径,在一定程度上降低第一过孔511的开孔难度,缓解显示面板100上的线损问题。进一步地,由于第一过孔511设置较大的开孔直径,降低了共享信号线70与第一薄膜晶体管51之间电连接的电阻,有利于信号的传输。
本实施例中子像素单元中的其他结构与第一实施例相同,这里不再赘述。
本申请提供一种显示面板,显示面板除去像素电极区域内的共享放电棒和公共电极,有利于提高子像素单元的开口率。在提供的电压相同的条件下,显示面板的子像素单元的开口率越大,显示面板的发光亮度也越大。本申请实施例有利于降低显示面板的功耗。
综上所述,虽然本申请实施例的详细介绍如上,但上述实施例并非用以限制本申请,本领域的普通技术人员应当理解:其依然可以对前述实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请实施例的技术方案的范围。
Claims (10)
1.一种显示面板,其特征在于,包括基板和设置在所述基板上的多条扫描线、多条数据线和多条共享信号线;所述共享信号线设置在所述扫描线上,所述扫描线和所述共享信号线沿第一方向延伸,所述数据线沿第二方向延伸;所述多条扫描线与所述多条数据线交叉设置以限定多个子像素单元;
所述子像素单元包括第一薄膜晶体管和像素电极;所述第一薄膜晶体管的栅极与所述扫描线连接,所述第一薄膜晶体管的源极或漏极中的一个与所述共享信号线连接,所述第一薄膜晶体管的所述源极或所述漏极中的另一个与所述像素电极连接。
2.根据权利要求1所述的显示面板,其特征在于,所述像素电极包括靠近所述扫描线的主像素电极和远离所述扫描线的次像素电极;
所述子像素单元还包括第二薄膜晶体管和第三薄膜晶体管;
所述第二薄膜晶体管的栅极与所述扫描线连接,所述第二薄膜晶体管的源极与所述数据线连接,所述第二薄膜晶体管的漏极与所述主像素电极连接;
所述第三薄膜晶体管的栅极与所述扫描线连接,所述第三薄膜晶体管的源极与所述数据线连接,所述第三薄膜晶体管的漏极与所述次像素电极连接;
所述第一薄膜晶体管的源极与所述第三薄膜晶体管的漏极连接,所述第一薄膜晶体管的漏极与所述共享信号线连接。
3.根据权利要求1所述的显示面板,其特征在于,所述子像素单元还包括第二薄膜晶体管;
所述第二薄膜晶体管的栅极与所述扫描线连接,所述第二薄膜晶体管的源极与所述数据线连接,所述第二薄膜晶体管的漏极与所述像素电极连接;
所述共享信号线与所述像素电极位于同一层。
4.根据权利要求1所述的显示面板,其特征在于,所述子像素单元还包括第二薄膜晶体管;
所述第二薄膜晶体管的栅极与所述扫描线连接,所述第二薄膜晶体管的源极与所述数据线连接,所述第二薄膜晶体管的漏极与所述像素电极连接;
所述共享信号线与所述像素电极之间设置有绝缘层。
5.根据权利要求4所述的显示面板,其特征在于,所述绝缘层设置在所述像素电极上,所述共享信号线设置在所述绝缘层上,所述共享信号线包括金属氧化物和/或金属。
6.根据权利要求1所述的显示面板,其特征在于,所述共享信号线包括第一共享线段、第二共享线段和第三共享线段,所述第一共享线段、所述第二共享线段和所述第三共享线段沿所述第一方向延伸并依次连接;
所述第二共享线段沿所述第二方向的宽度大于或等于所述第一共享线段沿第二方向的宽度;所述第二共享线段沿所述第二方向的宽度大于或等于所述第三共享线段沿第二方向的宽度;
所述第二共享线段在所述基板上的正投影位于所述扫描线在所述基板上的正投影范围内。
7.根据权利要求6所述的显示面板,其特征在于,所述扫描线包括第一扫描线段、第二扫描线段和第三扫描线段,所述第一扫描线段、所述第二扫描线段和所述第三扫描线段沿所述第一方向延伸并依次连接;
所述第一共享线段在所述基板上的正投影位于所述第一扫描线段在所述基板上的正投影范围内;所述第三共享线段在所述基板上的正投影位于所述第三扫描线段在所述基板上的正投影范围内。
8.根据权利要求1所述的显示面板,其特征在于,所述子像素单元还包括第二薄膜晶体管;
所述第二薄膜晶体管的栅极与所述扫描线连接,所述第二薄膜晶体管的源极或漏极中的一个与所述数据线连接,所述第二薄膜晶体管的源极或漏极中的另一个所述像素电极连接;
所述像素电极包括延伸部,所述延伸部延伸至所述扫描线的上方,所述延伸部包括第一延伸部,所述第一延伸部沿所述第一方向延伸,所述第一延伸部在所述基板上的正投影位于所述扫描线在所述基板上的正投影范围内。
9.根据权利要求8所述的显示面板,其特征在于,所述共享信号线与所述像素电极位于同一层;
所述共享信号线包括第一共享线段、第二共享线段和第三共享线段,所述第一共享线段、所述第二共享线段和所述第三共享线段沿所述第一方向延伸并依次连接;所述第二共享线段沿所述第二方向的宽度大于或等于所述第一共享线段沿第二方向的宽度;所述第二共享线段沿所述第二方向的宽度大于或等于所述第三共享线段沿第二方向的宽度;
所述延伸部还包括与所述第二共享线段相对设置的第二延伸部,所述第二延伸部包括沿所述第二方向延伸的第一延伸子部和沿所述第一方向延伸的第二延伸子部;
所述第一延伸子部靠近所述第二共享线段的边线为第一延伸边线,所述第二共享线段靠近所述第一延伸子部的边线为第一共享边线,所述第一延伸边线与所述第一共享边线之间的距离大于或等于预设距离;
所述第二延伸子部靠近所述第二共享线段的边线为第二延伸边线,所述第二共享线段靠近所述第二延伸子部的边线为第二共享边线,所述第二延伸边线与所述第二共享边线之间的距离大于或等于所述预设距离。
10.根据权利要求8所述的显示面板,其特征在于,所述多条扫描线包括相邻设置的第一扫描线和第二扫描线,所述多条数据线包括相邻设置的第一数据线和第二数据线;
所述像素电极包括靠近所述第一扫描线设置的主像素电极和靠近第二扫描线设置的次像素电极;
所述子像素单元还包括第三薄膜晶体管;
所述第二薄膜晶体管的栅极与所述第一扫描线连接,所述第二薄膜晶体管的源极与所述第一数据线连接,所述第二薄膜晶体管的漏极通过第二过孔与所述主像素电极连接;
所述第三薄膜晶体管的栅极与所述第一扫描线连接,所述第三薄膜晶体管的源极与所述第一数据线连接,所述第三薄膜晶体管的漏极通过第三过孔与所述次像素电极连接;
所述延伸部还包括第二延伸部、第三延伸部和第四延伸部;
所述第三延伸部沿所述第二方向延伸,所述第三延伸部靠近所述第一数据线设置,所述第三延伸部的一端与所述次像素电极连接,所述第三延伸部的另一端与所述第一延伸部的一端连接;所述第三延伸部的边线与所述主像素电极的边线之间的最短距离大于或等于预设距离;
所述第一延伸部沿所述第一方向延伸,所述第一延伸部的另一端与所述第二延伸部连接,所述第一延伸部在所述基板上的正投影位于所述第一扫描线在所述基板上正投影范围内;
所述第二延伸部沿所述第一方向延伸,所述第二延伸部的另一端与所述第四延伸部的一端连接,所述第三薄膜晶体管的漏极通过所述第三过孔与所述第二延伸部连接;
所述第四延伸部沿所述第二方向延伸,所述第四延伸部靠近所述第二数据线设置,所述第四延伸部的一端与所述次像素电极连接,所述第四延伸部的边线与所述主像素电极的边线之间的最短距离大于或等于所述预设距离。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202121412956.4U CN213750598U (zh) | 2021-06-24 | 2021-06-24 | 显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202121412956.4U CN213750598U (zh) | 2021-06-24 | 2021-06-24 | 显示面板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN213750598U true CN213750598U (zh) | 2021-07-20 |
Family
ID=76838273
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202121412956.4U Active CN213750598U (zh) | 2021-06-24 | 2021-06-24 | 显示面板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN213750598U (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113759621A (zh) * | 2021-08-31 | 2021-12-07 | 惠科股份有限公司 | 阵列基板和显示面板 |
CN113805395A (zh) * | 2021-09-29 | 2021-12-17 | Tcl华星光电技术有限公司 | 阵列基板和显示面板 |
CN114690494A (zh) * | 2022-03-22 | 2022-07-01 | 苏州华星光电技术有限公司 | 显示面板及显示终端 |
WO2023004864A1 (zh) * | 2021-07-29 | 2023-02-02 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
-
2021
- 2021-06-24 CN CN202121412956.4U patent/CN213750598U/zh active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023004864A1 (zh) * | 2021-07-29 | 2023-02-02 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
CN113759621A (zh) * | 2021-08-31 | 2021-12-07 | 惠科股份有限公司 | 阵列基板和显示面板 |
CN113805395A (zh) * | 2021-09-29 | 2021-12-17 | Tcl华星光电技术有限公司 | 阵列基板和显示面板 |
CN114690494A (zh) * | 2022-03-22 | 2022-07-01 | 苏州华星光电技术有限公司 | 显示面板及显示终端 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN213750598U (zh) | 显示面板 | |
CN106950768B (zh) | 像素单元及其驱动方法 | |
US9500922B2 (en) | Array substrate, liquid crystal display panel and display device | |
CN111308802B (zh) | 一种阵列基板、显示面板 | |
CN107221536A (zh) | 阵列基板、异形显示器及显示装置 | |
CN109298574B (zh) | 一种阵列基板和显示面板 | |
US7557786B2 (en) | Display device | |
CN101540333B (zh) | 薄膜晶体管基板及具有薄膜晶体管基板的显示装置 | |
CN103605241A (zh) | 一种液晶显示面板 | |
CN113311624A (zh) | 一种阵列基板及显示面板 | |
US11378849B2 (en) | Array substrate and display panel | |
CN110515249A (zh) | 异形显示面板及显示装置 | |
US10620487B2 (en) | Pixel structure, array substrate, display device and method for manufacturing the same | |
CN105404062A (zh) | 阵列基板和显示装置 | |
US10001688B2 (en) | Display and pixel structure thereof | |
CN108319062B (zh) | 阵列基板及液晶显示面板 | |
CN103744245A (zh) | 一种液晶显示器阵列基板及相应的液晶显示器 | |
CN112764281B (zh) | 一种阵列基板及显示面板 | |
CN101893774B (zh) | 液晶显示面板及其制造方法 | |
CN113077717B (zh) | 显示面板及显示装置 | |
CN102375276B (zh) | 液晶显示面板 | |
CN101281329A (zh) | 液晶显示器及其子像素 | |
CN211878372U (zh) | 一种液晶显示面板 | |
KR20090036866A (ko) | 액정표시장치 | |
CN111650792A (zh) | 阵列基板、显示面板及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |