KR20090036866A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR20090036866A
KR20090036866A KR1020070102152A KR20070102152A KR20090036866A KR 20090036866 A KR20090036866 A KR 20090036866A KR 1020070102152 A KR1020070102152 A KR 1020070102152A KR 20070102152 A KR20070102152 A KR 20070102152A KR 20090036866 A KR20090036866 A KR 20090036866A
Authority
KR
South Korea
Prior art keywords
line
electrode
pixel
common voltage
common
Prior art date
Application number
KR1020070102152A
Other languages
English (en)
Other versions
KR101320498B1 (ko
Inventor
신동수
이재균
오금미
오재영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070102152A priority Critical patent/KR101320498B1/ko
Publication of KR20090036866A publication Critical patent/KR20090036866A/ko
Application granted granted Critical
Publication of KR101320498B1 publication Critical patent/KR101320498B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/0001—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems
    • G02B6/0011—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form
    • G02B6/0013—Means for improving the coupling-in of light from the light source into the light guide
    • G02B6/0023—Means for improving the coupling-in of light from the light source into the light guide provided by one optical element, or plurality thereof, placed between the light guide and the light source, or around the light source
    • G02B6/0031—Reflecting element, sheet or layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로서, 특히 화소의 형상 및 스토리지 커패시터 구조를 변경하여 개구율이 향상된 액정표시장치에 관한 것이다.
이러한 본 발명은, 제 1 기판; 상기 제 1 기판 상에 종횡으로 교차되어 복수의 화소를 정의하고, 각 화소에 배치된 게이트 라인은 데이터 라인보다 길게 형성된 게이트 라인 및 데이터 라인; 상기 각 화소마다 마련되며, 인접 화소의 게이트 라인과 연결되는 제 1 스토리지 전극; 상기 데이터 라인과 평행하고 게이트 라인과 교차하도록 형성된 공통전압 라인; 상기 공통전압 라인과 연결되며, 공통전압 라인에 오버랩되는 공통전압 부분 라인; 상기 공통전압 부분 라인에서 다수 개로 분기되어 상기 게이트 라인과 평행하게 형성되며, 그 일부는 게이트 라인에 오버랩되는 공통전극; 상기 공통전극과 엇갈리게 형성되어 공통전극과 함께 수평 전계를 형성하는 화소전극; 및 상기 화소전극과 연결되며 상기 제 1 스토리지 전극과 오버랩되는 제 2 스토리지 전극; 에 의해 달성된다. 그리고, 상기 각 화소에는 공통전압 부분 라인과 연결되고 제 2 스토리지 전극과 오버랩되는 제 3 스토리지 전극이 추가로 형성된다.
액정표시장치, 개구율

Description

액정표시장치{LIQUIDE CRYSTAL DISPLAY DEVICE}
본 발명은 액정표시장치에 관한 것으로서, 특히 화소의 형상 및 스토리지 커패시터의 구조를 변경하여 개구율이 향상된 액정표시장치에 관한 것이다.
일반적으로 액정표시장치는 경량, 박형, 저소비 전력구동 등의 특징으로 인해 그 응용범위가 점차 넓어지고 있는 추세에 있다. 이에 따라 액정표시장치는 노트북 PC와 같은 휴대용 컴퓨터, 사무 자동화 기기, 오디오/비디오 기기 등으로 널리 이용되고 있다.
통상적으로 액정표시장치는 매트릭스 형태로 배열되어진 다수의 제어용 스위칭 소자에 인가되는 영상신호에 따라 광의 투과량이 조절되어 화면에 원하는 화상을 표시하게 된다.
상기 액정표시장치는 상부기판인 컬러필터(color filter)기판과 하부기판인 박막 트랜지스터 어레이(Thin film Transistor Array)기판이 서로 대향하고 그 사이에는 액정층이 충진된 액정패널과, 상기 액정패널에 주사신호 및 화상정보를 공급하여 액정패널을 동작시키는 액정패널 구동부를 포함하여 구성된다.
이와 같은 구성을 가지는 액정표시장치는, 액정의 배열과 액정에 전계를 인 가하는 전극의 배열 형태에 따라 여러 가지 모드로 분류되며, 주로 사용되는 모드로는 TN(twisted namatic)모드 및 IPS(in plain switching)모드가 있다.
TN 모드의 액정표시장치는 액정의 초기 배향이 하부에서 상부로 진행하면서 나선형으로 트위스트 되도록 배열된 형태이며 전극이 상, 하부 기판에 각각 형성되어 액정에 수직 전계를 인가한다. 그리고, IPS 모드의 액정표시장치는 액정의 초기배향이 기판에 수평하게 배열된 형상이며, 전극이 하부 기판에 모두 형성되어 액정에 수평 전계를 인가한다.
상기와 같은 다양한 모드의 액정표시장치 중에서 가장 보편적으로 사용되고 있는 TN 모드의 액정표시장치는 시야각이 좁다는 큰 단점이 존재하여, 최근에는 시야각이 넓은 장점이 있는 IPS 모드의 액정표시장치의 사용이 늘고 있는 추세에 있다.
이하, 도 1을 참조하여 종래의 일반적인 IPS 모드의 액정표시장치에 대하여 설명하면 다음과 같다.
도 1은 종래의 일반적인 액정표시장치를 도시한 평면도이다.
도 1에 도시한 바와 같이 일반적인 액정표시장치는, 박막 트랜지스터 어레이 기판인 제 1 기판(1)과 컬러필터 기판인 제 2 기판(미도시)이 구비되며, 상기 제 1 기판(1) 상에는 종횡으로 교차되어 복수의 화소를 정의하는 게이트 라인(2) 및 데이터 라인(3)이 형성된다.
그리고, 상기 각 화소의 게이트 라인(2)과 데이터 라인(3)이 교차하는 지점에는 박막 트랜지스터가 구비되며, 상기 박막 트랜지스터의 드레인 단자는 데이터 라인(3)과 평행한 방향으로 형성된 화소전극(8)과 연결된다.
그리고, 상기 제 1 기판(1) 상에는 상기 게이트 라인(2)과 평행하게 배치된 공통전압 라인(5)이 형성되며, 상기 공통전압 라인(5)으로부터 분기되어 데이터 라인(3)과 평행하게 형성된 공통전극(7) 또한 구비된다.
상기 화소전극(8)은 상기와 같이 데이터 라인(3)과 평행하게 형성된 제 1 영역과, 상기 게이트 라인(2)과 평행하게 형성되어 제 1 및 제 2 스토리지 커패시터(Cst1, Cst2)를 형성하는 제 2 영역 및 제 3 영역으로 구분된다.
그리고, 상기 공통전극(7)은 상기와 같이 데이터 라인(3)과 평행하게 형성된 제 1 영역과, 상기 화소전극(8)의 제 1 영역 또는 제 2 영역과 오버랩되어 제 1 스토리지 커패시터(Cst1) 또는 제 2 스토리지 커패시터(Cst2)를 형성하는 제 2 영역과 제 3 영역으로 구분된다.
상기와 같은 구성을 가지는 종래의 일반적인 액정표시장치는, 데이터 라인(3)을 통해 전달되는 데이터 신호에 의해 액정의 구동이 왜곡되어 화면 불량으로 관찰되는 문제점을 방지하기 위하여 상기 공통전극(7)의 제 1 영역 중 일부를 데이터 라인(3)의 좌, 우에 인접하도록 두껍게 형성하는데, 이로 인해 액정표시장치의 개구율이 낮아지게 되므로 액정표시장치의 화면 품질이 저하되는 문제점이 있다.
이에 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 화소의 형상 및 스토리지 커패시터의 구조를 변경하여 개구율이 향상된 액정표시장치를 제공하는 것이다.
상기와 같은 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 액정표시장치는, 제 1 기판; 상기 제 1 기판 상에 종횡으로 교차되어 복수의 화소를 정의하고, 각 화소에 배치된 게이트 라인은 데이터 라인보다 길게 형성된 게이트 라인 및 데이터 라인; 상기 각 화소마다 마련되며, 인접 화소의 게이트 라인과 연결되는 제 1 스토리지 전극; 상기 데이터 라인과 평행하고 게이트 라인과 교차하도록 형성된 공통전압 라인; 상기 공통전압 라인과 연결되며, 공통전압 라인에 오버랩되는 공통전압 부분 라인; 상기 공통전압 부분 라인에서 다수 개로 분기되어 상기 게이트 라인과 평행하게 형성되며, 그 일부는 게이트 라인에 오버랩되는 공통전극; 상기 공통전극과 엇갈리게 형성되어 공통전극과 함께 수평 전계를 형성하는 화소전극; 및 상기 화소전극과 연결되며 상기 제 1 스토리지 전극과 오버랩되는 제 2 스토리지 전극; 을 포함하여 구성된다. 그리고, 상기 각 화소에는 공통전압 부분 라인과 연결되고 제 2 스토리지 전극과 오버랩되는 제 3 스토리지 전극이 추가로 형성된다.
그리고, 상기와 같은 목적을 달성하기 위한 본 발명의 바람직한 다른 실시예 에 따른 액정표시장치는, 제 1 기판; 상기 제 1 기판 상에 종횡으로 교차되어 복수의 화소를 정의하고, 각 화소에 배치된 게이트 라인은 데이터 라인보다 길게 형성된 게이트 라인 및 데이터 라인; 상기 데이터 라인과 평행하며 게이트 라인과 교차하도록 형성된 공통전압 라인; 상기 공통전압 라인과 연결되어 형성된 복수 개의 공통전극; 상기 공통전극과 엇갈리게 형성되어 공통전극과 함께 수평 전계를 형성하는 화소전극; 상기 화소전극과 연결되며 상기 공통전압 라인의 일부와 오버랩되는 스토리지 전극; 을 포함하여 구성된다.
상기와 같은 구성을 가지는 본 발명의 바람직한 실시예에 따른 액정표시장치는, 화소의 형상 및 스토리지 커패시터를 변경함으로써 개구율이 향상되어 액정표시장치의 표시 품질이 향상되는 효과가 있다.
더욱 상세히 언급하면, 본 발명에 따른 액정표시장치는 각 화소를 게이트 라인과 평행한 방향으로 긴 형상을 가지도록 형성함으로써, 각 화소 내에서 데이터 라인에 인접하게 배치되는 공통전압 라인 및 공통전압 부분 라인 및 공통전극이 차지하는 면적이 최소화되어 개구율이 향상된다.
여기서, 각 화소에서 공통전압 라인 및 공통전압 부분 라인 및 공통전극의 일부가 데이터 라인에 인접하게 배치되는 이유는, 데이터 라인을 통해 전달되는 데이터 신호에 의해 액정의 구동이 왜곡되어 화면 불량으로 관찰되는 현상을 방지하기 위한 것이다.
또한, 각 화소가 게이트 라인과 평행한 방향으로 긴 형상을 가지도록 형성됨 으로써 게이트 라인의 수는 많아지지만 데이터 라인의 수는 감소하므로, 복잡한 구성을 가지는 데이터 드라이브 집적회로의 수를 감소할 수 있는 장점이 있다.
그리고, 본 발명에 따른 액정표시장치는 제 1 기판, 즉 박막 트랜지스터 어레이 기판의 공통전압 부분 라인에서 분기된 공통전극의 일부가 상기 게이트 라인과 오버랩되도록 형성함으로써, 게이트 라인을 통해 전달되는 게이트 신호에 의해 액정의 구동이 왜곡되어 화면 불량으로 관찰되는 현상이 방지되는 장점이 있다.
이에 따라, 게이트 라인의 상부에 오버랩되도록 제 2 기판 상에 형성되는 블랙 매트릭스의 영역을 최소화하거나 블랙 매트릭스를 형성하지 않을 수 있게 된다.
그리고, 본 발명에 따른 액정표시장치는 인접하는 화소의 게이트 라인과 연결되는 제 1 스토리지 전극 및, 화소전극과 연결되며 상기 제 1 스토리지 전극과 게이트 절연막을 사이에 두고 오버랩되는 제 2 스토리지 전극 및, 공통전압 부분 라인과 연결되며 상기 제 2 스토리지 전극과 보호막을 사이에 두고 오버랩되는 제 3 스토리지 전극을 마련함으로써 이중 스토리지 커패시터가 형성되므로, 각 화소에 마련하는 스토리지 커패시터의 면적이 최소화되므로 액정표시장치의 개구율이 향상되는 장점이 있다.
그리고, 본 발명에 따른 액정표시장치는 공통전압 라인을 화소의 중앙에 데이터 라인과 평행하도록 형성함으로써, 제조 공정 시에 공통전압 라인과 데이터 라인이 동일 층에 동일 물질로 형성되는 경우에 공통전압 라인과 데이터 라인이 쇼트되어 불량을 발생시키는 현상이 최소화되는 장점이 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 액정표시장치에 대하여 상세히 설명한다.
<제 1 실시예>
먼저, 본 발명의 제 1 실시예에 따른 액정표시장치에 대하여 도 2 및 도 3을 참조하여 설명하면 다음과 같다.
도 2는 본 발명의 바람직한 제 1 실시예에 따른 액정표시장치를 도시한 평면도이며, 도 3은 도 2의 I-I' 선을 따라 절단한 면을 도시한 단면도이다.
도 2 및 도 3에 도시한 바와 같이 본 발명의 제 1 실시예에 따른 액정표시장치는, 제 1 기판(101); 상기 제 1 기판(101) 상에 종횡으로 교차되어 복수의 화소를 정의하고, 각 화소에 배치된 게이트 라인(102)은 데이터 라인(103)보다 길게 형성된 게이트 라인(102) 및 데이터 라인(103); 상기 각 화소마다 마련되며, 인접 화소의 게이트 라인(102)과 연결되는 제 1 스토리지 전극(112); 상기 데이터 라인(103)과 평행하고 게이트 라인(102)과 교차하도록 형성된 공통전압 라인(105); 상기 공통전압 라인(105)과 연결되며 공통전압 라인(105)에 오버랩되는 공통전압 부분 라인(106); 상기 공통전압 부분 라인(106)에서 다수 개로 분기되어 상기 게이트 라인(102)과 평행하게 형성되며 그 일부는 게이트 라인(102)에 오버랩되는 공통전극(107); 상기 공통전극(107)과 엇갈리게 형성되어 공통전극(107)과 함께 수평 전계를 형성하는 화소전극(108); 상기 화소전극(108)과 연결되며 상기 제 1 스토리지 전극(112)과 오버랩되는 제 2 스토리지 전극(118); 을 포함하여 구성된다.
본 발명에 따른 액정표시장치는 박막 트랜지스터 어레이 기판인 제 1 기 판(101)과 컬러필터 기판인 제 2 기판(미도시)으로 구성되며, 상기 제 1 기판(101)과 제 2 기판 사이에는 액정층(미도시)이 형성된다.
도 2 를 참조하면, 상기 제 1 기판(101) 상에는 종횡으로 교차되어 복수의 화소를 정의하는 게이트 라인(102) 및 데이터 라인(103)이 형성되며, 상기 각 화소에는 게이트 라인(102)과 데이터 라인(103)이 교차하는 영역에 박막 트랜지스터가 형성된다.
도 3을 참조하면, 상기 박막 트랜지스터는 제 1 기판(101) 상에 형성된 게이트 전극(122) 및 상기 게이트 전극(122) 상에 형성된 게이트 절연막(150) 및 상기 게이트 절연막(150) 상에 상기 게이트 전극(122)과 오버랩되도록 형성된 반도체 층(160) 및 상기 반도체 층(160) 상에 형성된 소스 전극(113) 및 드레인 전극(140)으로 구성되며, 상기 소스 전극(113) 및 드레인 전극(140) 상에는 보호층(170)이 추가로 형성된다.
여기서, 상기 박막 트랜지스터의 게이트 전극(122)은 게이트 라인(102)과 연결되고, 소스 전극(113)은 데이터 라인(103)과 연결되며, 드레인 전극(140)은 콘택홀(109)을 통해 화소전극(108)과 연결된다.
상기 게이트 라인(102)이 형성된 방향을 가로 방향이라 하면, 상기 각 화소는 가로 방향으로 긴 형상을 가지며, 적색, 녹색, 청색을 표시하는 화소가 세로 방향으로 반복 형성된다. 즉, 세로 방향으로 형성된 적색, 녹색, 청색의 세 화소가 하나의 컬러를 표시하게 된다.
도 2를 참조하면, 상기 각 화소에는 인접 화소의 게이트 라인(102)에서 분기 되어 데이터 라인(103)과 평행하게 형성되며 제 2 스토리지 전극(118)에 오버랩되는 제 1 스토리지 전극(112)이 마련된다. 여기서, 인접 화소는 해당 화소의 전단에 형성된 화소이다.
도 3을 참조하면, 상기 제 1 스토리지 전극(112)은 박막 트랜지스터의 게이트 전극(122)과 게이트 라인(102)의 형성 시에 동일 물질로 동시에 형성된다.
도 2 및 도 3에서, 상기 제 1 스토리지 전극(112)은 박막 트랜지스터의 게이트 전극(122)과 게이트 라인(102)의 형성 시에 동일 물질로 동시에 형성되어 일체를 이루는 것을 그 예로 하였지만, 본 발명이 이에 한정되는 것은 아니며, 본 발명의 요지를 벗어나지 않는 범위 내에서 상기 제 1 스토리지 전극(112)은 상기 박막 트랜지스터의 게이트 전극(122) 및 게이트 라인(102)과 별개로 마련되어 서로 연결되는 등 다양한 예가 가능할 것이다.
그리고, 도 2를 참조하면, 상기 제 1 기판(101) 상에는 데이터 라인(103)과 평행하고 게이트 라인(102)과 교차하도록 각 화소의 일측에 배치되는 공통전압 라인(105)이 형성된다.
그리고, 상기 제 1 기판(101) 상에는 상기 공통전압 라인(105)과 콘택홀(119)을 통해 연결됨과 동시에 공통전압 라인(105)과 오버랩되는 공통전압 부분 라인(106)이 형성된다.
그리고, 상기 제 1 기판(101) 상의 각 화소에는 상기 공통전압 부분 라인(106)에서 분기되어 게이트 라인(102)과 평행하게 형성된 공통전극(107)이 마련된다.
상기 공통전압 부분 라인(106)에서 분기된 공통전극(107)의 일부는 상기 게이트 라인(102)과 오버랩되도록 형성되며, 게이트 라인(102)과 오버랩되는 일부 공통전극(107)은 화소의 양쪽에 배치된 공통전극 부분 라인(106)과 함께 폐루프를 이룬다. 즉, 도 2를 참조하면, 게이트 라인(102)과 오버랩되는 일부 공통전극(107)은 공통전압 부분 라인(106)과 함께 그물 형상과 같은 폐루프를 이루도록 각 화소의 경계에 배치되므로, 각 화소에 안정되고 동일한 공통전압을 공급할 수 있다.
그리고, 상기와 같이 공통전압 부분 라인(106)에서 분기된 공통전극(107)의 일부가 게이트 라인(102)과 오버랩되도록 형성되어 게이트 라인(102)을 가림으로써, 게이트 라인(102)을 통해 전달되는 게이트 신호가 액정층에 미치는 영향을 최소화하게 된다. 이에 따라, 게이트 라인(102)을 통해 전달되는 게이트 신호에 의해 액정의 구동이 왜곡되어 화면 불량으로 관찰되는 현상이 방지된다.
따라서, 게이트 라인(102)과 오버랩되도록 제 2 기판(미도시) 상에 형성되는 블랙 매트릭스의 영역을 최소화하거나 블랙 매트릭스를 형성하지 않을 수 있게 된다.
그리고, 상기와 같이 가로 방향으로 긴 형상을 갖는 상기 화소는, 각 화소 내에서 데이터 라인(103)에 인접하게 배치되는 공통전압 라인(105) 및 공통전압 부분 라인(106) 및 공통전극(107)이 차지하는 면적이 최소화되어 개구율이 향상된다. 여기서, 각 화소에서 공통전압 라인(105) 및 공통전압 부분 라인(106) 및 공통전극(107)의 일부가 데이터 라인(103)에 인접하게 배치되는 이유는, 데이터 라인(103)을 통해 전달되는 데이터 신호에 의해 액정의 구동이 왜곡되어 화면 불량으 로 관찰되는 현상을 방지하기 위한 것이다.
그리고, 도 2를 참조하면, 상기 제 1 기판(101) 상의 각 화소에는 상기 공통전극(107)과 엇갈리도록 배치되어 공통전극(107)과 함께 수평 전계를 형성하는 화소전극(108)이 형성되는데, 상기 화소전극(108)은 상기에서 언급한 바와 같이 콘택홀(109)을 통해 박막 트랜지스터의 드레인 전극(140)과 연결된다.
또한, 각 화소에는 상기 화소전극(108) 및, 박막 트랜지스터의 드레인 단자(140)와 연결되며 상기 제 1 스토리지 전극(112)과 오버랩되는 제 2 스토리지 전극(118)이 형성된다.
이와 같은 제 2 스토리지 전극(118)은, 상기에 언급한 바와 같이 상기 제 1 스토리지 전극(112)과 오버랩되어 스토리지 커패시터(Cst)를 형성한다.
도 2 및 도 3에 도시한 바와 같이, 상기 제 2 스토리지 전극(118)은 상기 박막 트랜지스터의 드레인 단자(140)와 연결된 화소전극(108)의 일부 영역이 상기 제 1 스토리지 전극(112)과 오버랩됨으로써 마련되어, 화소전극(108)의 일부가 제 2 스토리지 전극(118)의 역할을 하는 것을 그 예로 하였지만, 본 발명이 이에 한정되는 것은 아니며 본 발명의 요지를 벗어나지 않는 범위 내에서 상기 제 2 스토리지 전극(118)은 상기 화소전극(108)과 별개로 마련되어 서로 연결됨으로써 마련되는 등 다양한 예가 가능할 것이다.
<제 2 실시예>
이하, 본 발명의 제 2 실시예에 따른 액정표시장치에 대하여 도 4 및 도 5를 참조하여 설명하면 다음과 같다.
도 4는 본 발명의 바람직한 제 2 실시예에 따른 액정표시장치를 도시한 평면도이며, 도 5는 도 4의 II-II' 선을 따라 절단한 면을 도시한 단면도이다.
도 4 및 도 5에 도시한 바와 같이 본 발명의 제 2 실시예에 따른 액정표시장치는, 제 1 기판(201); 상기 제 1 기판(201) 상에 종횡으로 교차되어 복수의 화소를 정의하고, 각 화소에 배치된 게이트 라인(202)은 데이터 라인(203)보다 길게 형성된 게이트 라인(202) 및 데이터 라인(203); 상기 각 화소마다 마련되며, 인접 화소의 게이트 라인(202)과 연결되는 제 1 스토리지 전극(212); 상기 데이터 라인(203)과 평행하고 게이트 라인(202)과 교차하도록 형성된 공통전압 라인(205); 상기 공통전압 라인(205)과 연결되며, 공통전압 라인(205)에 오버랩되는 공통전압 부분 라인(206); 상기 공통전압 부분 라인(206)에서 다수 개로 분기되어 상기 게이트 라인(202)과 평행하게 형성되며, 그 일부는 게이트 라인(202)에 오버랩되는 공통전극(207); 상기 공통전극(207)과 엇갈리게 형성되어 공통전극(207)과 함께 수평 전계를 형성하는 화소전극(208); 상기 화소전극(208)과 연결되며 상기 제 1 스토리지 전극(212)과 오버랩되는 제 2 스토리지 전극(218); 을 포함하여 구성된다.
그리고, 상기 각 화소에는 공통전압 부분 라인(206)과 연결되고 제 2 스토리지 전극(218)과 오버랩되는 제 3 스토리지 전극(217)이 추가로 형성된다.
본 발명에 따른 액정표시장치는 박막 트랜지스터 어레이 기판인 제 1 기판(201)과 컬러필터 기판인 제 2 기판(미도시)으로 구성되며, 상기 제 1 기판(201)과 제 2 기판 사이에는 액정층(미도시)이 형성된다.
도 4를 참조하면, 상기 제 1 기판(201) 상에는 종횡으로 교차되어 복수의 화 소를 정의하는 게이트 라인(202) 및 데이터 라인(203)이 형성되며, 상기 각 화소에는 게이트 라인(202)과 데이터 라인(203)이 교차하는 영역에 박막 트랜지스터가 형성된다.
도 5를 참조하면, 상기 박막 트랜지스터는 제 1 기판(201) 상에 형성된 게이트 전극(222) 및 상기 게이트 전극(222) 상에 형성된 게이트 절연막(250) 및 상기 게이트 절연막(250) 상에 상기 게이트 전극(222)과 오버랩되도록 형성된 반도체 층 (260)및 상기 반도체 층(260) 상에 형성된 소스 전극(213) 및 드레인 전극(240)으로 구성되며, 상기 소스 전극(213) 및 드레인 전극(240) 상에는 보호층(270)이 추가로 형성된다.
여기서, 상기 박막 트랜지스터의 게이트 전극(222)은 게이트 라인(202)과 연결되고, 소스 전극(213)은 데이터 라인(203)과 연결되며, 드레인 전극(240)은 콘택홀(209)을 통해 화소전극(208)과 연결된다.
상기 게이트 라인(202)이 형성된 방향을 가로 방향이라 하면, 상기 각 화소는 가로 방향으로 긴 형상을 가지며, 적색, 녹색, 청색을 표시하는 화소가 세로 방향으로 반복 형성된다. 즉, 세로 방향으로 형성된 적색, 녹색, 청색의 세 화소가 하나의 컬러를 표시하게 된다. 특히, 각 화소는 게이트 라인(202)의 길이가 데이터 라인(203)의 길이보다 길게 형성된다.
도 4를 참조하면, 상기 각 화소에는 인접 화소의 게이트 라인(202)의 일부 영역으로서 제 2 스토리지 전극(218)과 오버랩되는 제 1 스토리지 전극(212)이 마련된다.
이 경우, 상기 게이트 라인(202)은 게이트 신호를 전달하는 게이트 라인(202)의 역할을 함과 동시에, 인접 화소의 제 2 스토리지 전극(218)과 오버랩됨으로써 인접 화소의 제 1 스토리지 전극(212)의 역할도 한다.
이와 같은 상기 제 1 스토리지 전극(212)은 상기 제 2 스토리지 전극(218)과 오버랩되어 제 1 스토리지 커패시터(Cst1)를 형성한다.
여기서, 상기 제 2 스토리지 전극(218)에 대한 상세한 설명은 화소전극(208)에 대한 상세한 설명과 함께 아래에서 하도록 한다.
도 4 및 도 5에 도시한 바와 같이, 상기 제 1 스토리지 전극(212)은 인접 화소의 게이트 라인(202)의 일부 영역이 해당 화소의 제 2 스토리지 전극(218)과 오버랩됨으로써 마련된 것을 그 예로 하였지만, 본 발명이 이에 한정되는 것은 아니며 상기 제 1 스토리지 전극(212)은 본 발명의 요지를 벗어나지 않는 범위 내에서 상기 게이트 라인(202)과 별개로 마련되어 연결되는 등 다양한 예가 가능할 것이다.
도 4를 참조하면, 상기 제 1 기판(201) 상에는 데이터 라인(203)과 평행하고 게이트 라인(202)과 교차하도록 각 화소의 일측에 배치된 공통전압 라인(205)이 형성된다.
그리고, 상기 제 1 기판(201) 상에는 상기 공통전압 라인(205)과 콘택홀(219)을 통해 연결됨과 동시에 공통전압 라인(205)과 오버랩되는 공통전압 부분 라인(206)이 형성된다.
그리고, 상기 제 1 기판(201) 상의 각 화소에는 상기 공통전압 부분 라 인(206)에서 분기되어 게이트 라인(203)과 평행하게 형성된 다수 개의 공통전극(207)이 마련된다.
상기 공통전압 부분 라인(206)에서 분기된 공통전극(207)의 일부는 상기 게이트 라인(202)과 오버랩되도록 형성되며, 게이트 라인(202)과 오버랩되는 일부 공통전극(207)은 화소의 양족에 배치된 공통전극 부분 라인(206)과 함께 폐루프를 이룬다. 즉, 도 4를 참조하면, 게이트 라인(202)과 오버랩되는 일부 공통전극(207)은 공통전압 부분 라인(206)과 함께 그물 형상과 같은 폐루프를 이루도록 각 화소의 경계에 배치되므로, 각 화소에 안정되고 동일한 공통전압을 공급할 수 있다.
그리고, 상기와 같이 공통전압 부분 라인(206)에서 분기된 공통전극(207)의 일부가 게이트 라인(202)과 오버랩되도록 형성되어 게이트 라인(202)을 가림으로써, 게이트 라인(202)을 통해 전달되는 게이트 신호가 액정층에 미치는 영향을 최소화하게 된다. 이에 따라, 게이트 라인(202)을 통해 전달되는 게이트 신호에 의해 액정의 구동이 왜곡되어 화면 불량으로 관찰되는 현상이 방지된다.
따라서, 게이트 라인(202)과 오버랩되도록 제 2 기판(미도시) 상에 형성되는 블랙 매트릭스의 영역을 최소화하거나 블랙 매트릭스를 형성하지 않을 수 있게 된다.
상기와 같이 가로 방향으로 긴 형상을 갖는 상기 화소는, 각 화소 내에서 데이터 라인(203)에 인접하게 배치되는 공통전압 라인(205) 및 공통전압 부분 라인(206) 및 공통전극(207)이 차지하는 면적이 최소화되어 개구율이 향상된다.
여기서, 각 화소에서 공통전압 라인(205) 및 공통전압 부분 라인(206) 및 공 통전극(207)의 일부가 데이터 라인(203)에 인접하게 배치되는 이유는, 데이터 라인(203)을 통해 전달되는 데이터 신호에 의해 액정의 구동이 왜곡되어 화면 불량으로 관찰되는 현상을 방지하기 위한 것이다.
그리고, 도 4를 참조하면, 상기 제 1 기판(201) 상의 각 화소에는 상기 공통전극(207)과 엇갈리도록 배치되어 공통전극(207)과 함께 수평 전계를 형성하는 화소전극(208)이 형성되는데, 상기 화소전극(208)은 상기에 언급한 바와 같이 박막 트랜지스터의 드레인 전극(240)과 연결된다.
상기 각 화소에는 상기 화소전극(208) 및 박막 트랜지스터의 드레인 전극(240)과 연결되어 상기 제 1 스토리지 전극(212) 및 제 3 스토리지 전극(217)과 오버랩되는 제 2 스토리지 전극(218)이 형성된다.
이에 대해 도 5를 참조하여 더욱 상세히 설명하면, 상기 제 2 스토리지 전극(218)은 박막 트랜지스터의 소스 전극(213)과 드레인 전극(240) 형성 시에 동일 층에 동일 물질로 형성되며, 콘택홀(229)을 통해 상기 화소전극(208)과 연결되고, 하부로는 게이트 절연막(250)을 사이에 두고 제 1 스토리지 전극(212)과 오버랩되며, 상부로는 보호막(270)을 사이에 두고 제 3 스토리지 전극(217)과 오버랩된다.
즉, 이와 같은 제 2 스토리지 전극(218)은 제 1 스토리지 전극(212)과 오버랩되어 제 1 스토리지 커패시터(Cst1)를 형성하며, 제 3 스토리지 전극(217)과 오버랩되어 제 2 스토리지 커패시터(Cst2)를 형성한다.
여기서, 도 4 및 도 5를 참조하여 상기 제 3 스토리지 전극(217)에 대해 상세히 설명하면 다음과 같다.
상기 제 1 기판(101) 상에 형성된 제 3 스토리지 전극(217)은 공통전압 부분 라인(206)의 형성 시에 공통전압 부분 라인(206)과 연결되도록 동일 층에 동일 물질로 형성되며, 상기에 언급한 바와 같이 보호막(270)을 사이에 두고 제 2 스토리지 전극(218)과 오버랩되어 제 2 스토리지 커패시터(Cst2)를 형성한다.
도 4에 도시된 바와 같이, 상기 제 3 스토리지 전극(217)은 공통전압 부분 라인(206)과 연결되는 공통전극(207)의 일부가 제 2 스토리지 전극(218)과 오버랩되도록 형성됨으로써 마련된 것을 그 예로 하였지만, 본 발명은 이에 한정되는 것은 아니며 상기 제 3 스토리지 전극(217)은 상기 공통전압 부분 라인(206)과 별개로 마련되어 연결되는 등 다양한 예가 가능하다.
따라서, 본 발명의 제 2 실시예에 따른 액정표시장치는 제 1 스토리지 전극(212)과 제 2 스토리지 전극(218)이 게이트 절연막(250)을 사이에 두고 형성하는 제 1 스토리지 커패시터(Cst1) 및 제 2 스토리지 전극(218)과 제 3 스토리지 전극(217)이 보호막(207)을 사이에 두고 형성하는 제 2 스토리지 커패시터(Cst2)가 마련됨으로써 이중 스토리지 커패시터가 형성되므로, 각 화소에 마련하는 스토리지 커패시터의 면적을 최소화할 수 있으므로 액정표시장치의 개구율을 최대화할 수 있다.
<제 3 실시예>
이하, 본 발명의 제 3 실시예에 따른 액정표시장치에 대하여 도 6 및 도 7을 참조하여 설명하면 다음과 같다.
본 발명의 제 3 실시예에 따른 액정표시장치를 설명함에 있어서 제 1 실시예 및 제 2 실시예와 동일한 설명은 생략하겠다.
도 6은 본 발명의 바람직한 제 3 실시예에 따른 액정표시장치를 도시한 평면도이며, 도 7은 도 6의 액정표시장치에서 화소전극과 공통전극의 다른 배치 예를 도시한 평면도이다.
도 6에 도시한 바와 같이 본 발명의 제 3 실시예에 따른 액정표시장치는, 제 1 기판(301); 상기 제 1 기판(301) 상에 종횡으로 교차되어 복수의 화소를 정의하고, 각 화소에 배치된 게이트 라인(302)은 데이터 라인(303)보다 길게 형성된 게이트 라인(302) 및 데이터 라인(303); 상기 데이터 라인(303)과 평행하며 게이트 라인(302)과 교차하도록 형성된 공통전압 라인(305); 상기 공통전압 라인(305)과 연결되어 형성된 복수 개의 공통전극(307); 상기 공통전극(307)과 엇갈리게 형성되어 공통전극(307)과 함께 수평 전계를 형성하는 화소전극(308); 상기 화소전극(308)과 연결되며 상기 공통전압 라인(305)의 일부와 오버랩되는 스토리지 전극(318); 을 포함하여 구성된다.
도 6을 참조하면, 상기 제 1 기판(301) 상에는 종횡으로 교차되어 복수의 화소를 정의하는 게이트 라인(302) 및 데이터 라인(303)이 형성되며, 상기 각 화소에는 게이트 라인(302)과 데이터 라인(303)이 교차하는 영역에 박막 트랜지스터가 형성된다.
상기 제 1 기판(301)에 게이트 라인(302)이 형성된 방향을 가로 방향이라 하면, 상기 각 화소는 가로 방향으로 긴 형상을 가지며, 적색, 녹색, 청색을 표시하는 화소가 세로 방향으로 반복 형성된다. 즉, 세로 방향으로 형성된 적색, 녹색, 청색의 세 화소가 하나의 컬러를 표시하게 된다.
도 6을 참조하면, 상기 제 1 기판(301) 상에는 데이터 라인(303)과 평행하고 게이트 라인(302)과 교차하도록 화소의 일측에 배치된 공통전압 라인(305)이 형성된다.
그리고, 상기 제 1 기판(301) 상에는 상기 공통전압 라인(305)과 콘택홀(319)을 통해 연결되며 화소의 가장자리에 배치된 공통전압 부분 라인(306)이 형성된다. 여기서, 상기 공통전압 부분 라인(306)은 공통전압 라인(305)과 공통전극(307)을 연결하는 수단이지만, 화소전극(308)과 평행하게 형성되는 영역은 공통전극(307)의 역할을 동시에 담당한다.
그리고, 상기 제 1 기판(301) 상의 각 화소에는 상기 공통전압 부분 라인(306)에서 분기되어 게이트 라인(302)과 평행하게 형성된 공통전극(307)이 마련된다.
도 6에는 상기 공통전극(307)이 게이트 라인(302)과 평행하게 형성된 경우를 그 예로 하였지만, 본 발명이 이에 한정되는 것은 아니며 도 7에 도시한 바와 같이 공통전극(407)은 데이터 라인(403)과 평행하게 형성되는 등 본 발명의 요지를 벗어나지 않는 범위 내에서 다양한 예가 가능하다.
상기와 같이 가로 방향으로 긴 형상을 갖는 상기 화소는, 각 화소 내에서 데이터 라인(303)에 인접하게 배치되는 공통전압 라인(305) 및 공통전압 부분 라인(306) 및 공통전극(307)이 차지하는 면적이 최소화되어 개구율이 향상된다.
여기서, 각 화소에서 공통전압 라인(305) 및 공통전압 부분 라인(306) 및 공 통전극(307)의 일부가 데이터 라인(303)에 인접하게 배치되는 이유는, 데이터 라인(303)을 통해 전달되는 데이터 신호에 의해 액정의 구동이 왜곡되어 화면 불량으로 관찰되는 현상을 방지하기 위한 것이다.
도 6을 참조하면, 상기 제 1 기판(301) 상의 각 화소에는 상기 공통전극(307)과 엇갈리도록 배치되어 공통전극(307)과 함께 수평 전계를 형성하는 화소전극(308)이 형성되는데, 이러한 화소전극(308)은 각 화소에 마련된 박막 트랜지스터의 드레인 단자(340)와 콘택홀(309)을 통해 연결된다.
그리고, 상기 제 1 기판(301) 상의 각 화소에는 화소전극(308)과 연결되어 상기 공통전압 라인(305)의 일부와 오버랩됨으로써 스토리지 커패시터(Cst)를 형성하는 스토리지 전극(318)이 마련된다.
도 6에 도시한 바와 같이, 상기 스토리지 전극(318)은 화소전극(308)의 일부 영역이 공통전압 라인(305)의 일부 영역과 오버랩되도록 형성됨으로써 마련되는 것을 그 예로 하였지만, 본 발명이 이에 한정되는 것은 아니며 상기 스토리지 전극(318)은 본 발명의 요지를 벗어나지 않는 범위 내에서 상기 화소전극(308)과 별개로 마련되어 연결되는 등 다양한 예가 가능하다.
도 6에는 상기 화소전극(308)이 게이트 라인(302)과 평행하게 형성된 경우를 그 예로 하였지만, 본 발명이 이에 한정되는 것은 아니며, 도 7에 도시한 바와 같이 화소전극(408)은 공통전극(407)과 함께 데이터 라인(403)과 평행하게 형성되는 등 본 발명의 요지를 벗어나지 않는 범위 내에서 다양한 예가 가능하다.
<제 4 실시예>
이하, 본 발명의 제 4 실시예에 따른 액정표시장치에 대하여 도 8 및 도 9를 참조하여 설명하면 다음과 같다.
본 발명의 제 4 실시예에 따른 액정표시장치를 설명함에 있어서 제 1 실시예 내지 제 3 실시예와 동일한 설명은 생략하겠다.
도 8은 본 발명의 바람직한 제 4 실시예에 따른 액정표시장치를 도시한 평면도이며, 도 9는 도 8의 액정표시장치에서 화소전극과 공통전극의 다른 배치 예를 도시한 평면도이다.
도 8에 도시한 바와 같이 본 발명의 제 4 실시예에 따른 액정표시장치는, 제 1 기판(501); 상기 제 1 기판(501) 상에 종횡으로 교차되어 복수의 화소를 정의하고, 각 화소에 배치된 게이트 라인(502)은 데이터 라인(503)보다 길게 형성된 게이트 라인(502) 및 데이터 라인(503); 상기 데이터 라인(503)과 평행하며 게이트 라인(502)과 교차하도록 형성된 공통전압 라인(505); 상기 공통전압 라인(505)과 연결되어 형성된 복수 개의 공통전극(507); 상기 공통전극(507)과 엇갈리게 형성되어 공통전극(507)과 함께 수평 전계를 형성하는 화소전극(508); 상기 화소전극(508)과 연결되며 상기 공통전압 라인(505)의 일부와 오버랩되는 스토리지 전극(518); 을 포함하여 구성된다.
여기서, 상기 공통전압 라인(505)은 각 화소의 중앙 부근에 데이터 라인(503)과 평행하게 형성된다.
도 8을 참조하면, 상기 제 1 기판(501) 상에는 종횡으로 교차되어 복수의 화소를 정의하는 게이트 라인(502) 및 데이터 라인(503)이 형성되며, 상기 각 화소에 는 게이트 라인(502)과 데이터 라인(503)이 교차하는 영역에 박막 트랜지스터가 형성된다.
상기 제 1 기판(501)에 게이트 라인(502)이 형성된 방향을 가로 방향이라 하면, 상기 각 화소는 가로 방향으로 긴 형상을 가지며, 적색, 녹색, 청색을 표시하는 화소가 세로 방향으로 반복 형성된다. 즉, 세로 방향으로 형성된 적색, 녹색, 청색의 세 화소가 하나의 컬러를 표시하게 된다.
도 8을 참조하면, 상기 제 1 기판(501) 상에는 데이터 라인(503)과 평행하고 게이트 라인(502)과 교차하도록 화소의 중앙에 배치된 공통전압 라인(505)이 형성된다.
그리고, 상기 제 1 기판(501) 상에는 콘택홀(519)을 통해 상기 공통전압 라인(505)과 연결되며 화소의 가장자리에 배치된 공통전압 부분 라인(506)이 형성된다. 여기서, 공통전압 부분 라인(506)은 공통전압 라인(505)과 공통전극(507)을 연결하는 수단이지만, 화소전극(508)과 평행하게 형성된 영역은 공통전극(507)의 역할을 동시에 담당한다.
그리고, 상기 제 1 기판(501) 상의 각 화소에는 상기 공통전압 부분 라인(506)에서 분기되어 게이트 라인(502)과 평행하게 형성된 공통전극(507)이 형성된다. 즉, 도 8을 참조하면, 각 화소에 형성된 공통전극(507)은 공통전압 부분 라인(506)으로부터 양 방향으로 연장되도록 형성된다.
도 8에는 상기 공통전극(507)이 게이트 라인(502)과 평행하게 형성된 경우를 그 예로 하였지만, 본 발명이 이에 한정되는 것은 아니며, 도 9에 도시한 바와 같 이 공통전극(607)은 데이터 라인(603)과 평행하게 형성되는 등 본 발명의 요지를 벗어나지 않는 범위 내에서 다양한 예가 가능하다.
상기와 같이 가로 방향으로 긴 형상을 갖는 상기 화소는, 각 화소 내에서 데이터 라인(503)에 인접하게 배치되는 공통전압 라인(505) 및 공통전압 부분 라인(506) 및 공통전극(507)이 차지하는 면적이 최소화되어 개구율이 향상된다.
여기서, 각 화소에서 공통전압 라인(505) 및 공통전압 부분 라인(506) 및 공통전극(507)의 일부가 데이터 라인(503)에 인접하게 배치되는 이유는, 데이터 라인(503)을 통해 전달되는 데이터 신호에 의해 액정의 구동이 왜곡되어 화면 불량으로 관찰되는 현상을 방지하기 위한 것이다.
그리고, 상기와 같이 공통전압 라인(505)이 화소의 중앙에 데이터 라인(503)과 평행하도록 형성된 경우는, 제조 공정 시에 동일 물질로 동일 층에 형성되는 공통전압 라인(505)과 데이터 라인(503) 사이의 충분한 거리가 확보되므로 제조 공정 시에 상기 공통전압 라인(505)과 데이터 라인(503)이 쇼트되어 불량을 발생시키는 현상이 최소화된다.
도 8을 참조하면, 상기 제 1 기판(501) 상의 각 화소에는 상기 공통전극(507)과 엇갈리도록 배치되어 공통전극(507)과 함께 수평 전계를 형성하는 화소전극(508)이 형성되는데, 이러한 화소전극(508)은 각 화소에 마련된 박막 트랜지스터의 드레인 단자(540)와 콘택홀(509)을 통해 연결된다.
그리고, 상기 제 1 기판(501) 상의 각 화소에는 화소전극(508)과 연결되어 상기 공통전압 라인(505)의 일부와 오버랩됨으로써 스토리지 커패시터(Cst)를형성 하는 스토리지 전극(518)이 마련된다.
도 8에 도시된 바와 같이, 상기 스토리지 전극(518)은 화소전극(508)의 일부 영역이 공통전압 라인(505)의 일부 영역과 오버랩되도록 형성됨으로써 마련되는 것을 그 예로 하였지만, 본 발명이 이에 한정되는 것은 아니며 상기 스토리지 전극(518)은 본 발명의 요지를 벗어나지 않는 범위 내에서 상기 화소전극(508)과 별도로 마련되어 연결되는 등 다양한 예가 가능하다.
그리고, 도 8에는 상기 화소전극(508)이 게이트 라인(502)과 평행하게 형성된 경우를 그 예로 하였지만, 본 발명이 이에 한정되는 것은 아니며 도 9에 도시한 바와 같이 화소전극(608)은 공통전극(607)과 함께 데이터 라인(603)과 평행하게 형성되는 등 본 발명의 요지를 벗어나지 않는 범위 내에서 다양한 예가 가능하다.
도 1은 종래의 일반적인 액정표시장치를 도시한 평면도.
도 2는 본 발명의 바람직한 제 1 실시예에 따른 액정표시장치를 도시한 평면도.
도 3은 도 2의 I-I' 선을 따라 절단한 면을 도시한 단면도.
도 4는 본 발명의 바람직한 제 2 실시예에 따른 액정표시장치를 도시한 평면도.
도 5는 도 4의 II-II' 선을 따라 절단한 면을 도시한 단면도.
도 6은 본 발명의 바람직한 제 3 실시예에 따른 액정표시장치를 도시한 평면도.
도 7은 도 6의 액정표시장치에서 화소전극과 공통전극의 다른 배치 예를 도시한 평면도.
도 8은 본 발명의 바람직한 제 4 실시예에 따른 액정표시장치를 도시한 평면도.
도 9는 도 8의 액정표시장치에서 화소전극과 공통전극의 다른 배치 예를 도시한 평면도.
**도면의 주요 부분에 대한 부호의 설명**
102,202,302,502:게이트 라인 103,203,303,403,503,603:데이터 라인
105,205,305,505:공통전압 라인 107,207,307,407,507,607:공통전극
108,208,308,408,508,608:화소전극 112,212:제 1 스토리지 전극
118,218:제 2 스토리지 전극 217:제 3 스토리지 전극
318,518:스토리지 전극

Claims (11)

  1. 제 1 기판;
    상기 제 1 기판 상에 종횡으로 교차되어 복수의 화소를 정의하고, 각 화소에 배치된 게이트 라인은 데이터 라인보다 길게 형성된 게이트 라인 및 데이터 라인;
    상기 각 화소마다 마련되며, 인접 화소의 게이트 라인과 연결되는 제 1 스토리지 전극;
    상기 데이터 라인과 평행하고 게이트 라인과 교차하도록 형성된 공통전압 라인;
    상기 공통전압 라인과 연결되며, 공통전압 라인에 오버랩되는 공통전압 부분 라인;
    상기 공통전압 부분 라인에서 다수 개로 분기되어 상기 게이트 라인과 평행하게 형성되며, 그 일부는 게이트 라인에 오버랩되는 공통전극;
    상기 공통전극과 엇갈리게 형성되어 공통전극과 함께 수평 전계를 형성하는 화소전극; 및
    상기 화소전극과 연결되며 상기 제 1 스토리지 전극과 오버랩되는 제 2 스토리지 전극;
    을 포함하여 구성된 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서, 서로 연결된 공통전압 부분 라인과 공통전극은 각 화소의 경계에 형성되어 그물 형상의 폐루프를 이루는 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서, 상기 제 1 스토리지 전극은 인접 게이트 라인에서 분기되어 각 화소 내에 배치되며, 데이터 라인과 인접하여 평행하도록 형성된 것을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서, 상기 제 2 스토리지 전극은 데이터 라인과 인접하되 평행하도록 형성된 것을 특징으로 하는 액정표시장치.
  5. 제 1 항에 있어서, 상기 제 2 스토리지 전극은 게이트 라인과 인접하되 평행하도록 형성된 것을 특징으로 하는 액정표시장치.
  6. 제 1 항에 있어서, 상기 각 화소에는 공통전압 부분 라인과 연결되고 제 2 스토리지 전극과 오버랩되는 제 3 스토리지 전극이 추가로 형성되는 것을 특징으로 하는 액정표시장치.
  7. 제 1 기판;
    상기 제 1 기판 상에 종횡으로 교차되어 복수의 화소를 정의하고, 각 화소에 배치된 게이트 라인은 데이터 라인보다 길게 형성된 게이트 라인 및 데이터 라인;
    상기 데이터 라인과 평행하며 게이트 라인과 교차하도록 형성된 공통전압 라 인;
    상기 공통전압 라인과 연결되어 형성된 복수 개의 공통전극;
    상기 공통전극과 엇갈리게 형성되어 공통전극과 함께 수평 전계를 형성하는 화소전극;
    상기 화소전극과 연결되며 상기 공통전압 라인의 일부와 오버랩되는 스토리지 전극;
    을 포함하여 구성된 것을 특징으로 하는 액정표시장치.
  8. 제 7 항에 있어서, 상기 공통전극과 공통전압 라인은 공통전압 부분 라인에 의해 연결되며,
    상기 공통전극은 게이트 라인과 평행하게 형성된 것을 특징으로 하는 액정표시장치.
  9. 제 7 항에 있어서, 상기 공통전극과 공통전압 라인은 공통전압 부분 라인에 의해 연결되며,
    상기 공통전극은 데이터 라인과 평행하게 형성된 것을 특징으로 하는 액정표시장치.
  10. 제 7 항에 있어서, 상기 공통전압 라인은 각 화소의 중앙 부근에 데이터 라인과 평행하게 형성되며,
    상기 공통전극과 공통전압 라인은 공통전압 부분 라인에 의해 연결되는 것을 특징으로 하는 액정표시장치.
  11. 제 10 항에 있어서, 각 화소에 형성된 공통전극은 공통전압 부분 라인으로부터 양 방향으로 연장된 가지 형상으로 형성된 것을 특징으로 하는 액정표시장치.
KR1020070102152A 2007-10-10 2007-10-10 액정표시장치 KR101320498B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070102152A KR101320498B1 (ko) 2007-10-10 2007-10-10 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070102152A KR101320498B1 (ko) 2007-10-10 2007-10-10 액정표시장치

Publications (2)

Publication Number Publication Date
KR20090036866A true KR20090036866A (ko) 2009-04-15
KR101320498B1 KR101320498B1 (ko) 2013-10-22

Family

ID=40761710

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070102152A KR101320498B1 (ko) 2007-10-10 2007-10-10 액정표시장치

Country Status (1)

Country Link
KR (1) KR101320498B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8259249B2 (en) 2009-10-12 2012-09-04 Samsung Electronics Co., Ltd. Display substrate, method of manufacturing the display substrate and display device having the display substrate
US8587738B2 (en) 2010-05-28 2013-11-19 Samsung Display Co., Ltd. Liquid crystal display device and manufacturing method thereof
RU2510065C2 (ru) * 2009-11-13 2014-03-20 Шарп Кабусики Кайся Жидкокристаллическое устройство отображения

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100529572B1 (ko) * 1998-05-13 2006-03-09 삼성전자주식회사 박막 트랜지스터 액정 표시 장치
KR101109978B1 (ko) * 2004-12-13 2012-02-29 엘지디스플레이 주식회사 고개구율 액정표시소자
KR20070017688A (ko) * 2005-08-08 2007-02-13 현대모비스 주식회사 후륜현가장치의 래터럴로드 제어방법 및 그에 따른제어장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8259249B2 (en) 2009-10-12 2012-09-04 Samsung Electronics Co., Ltd. Display substrate, method of manufacturing the display substrate and display device having the display substrate
RU2510065C2 (ru) * 2009-11-13 2014-03-20 Шарп Кабусики Кайся Жидкокристаллическое устройство отображения
US8587738B2 (en) 2010-05-28 2013-11-19 Samsung Display Co., Ltd. Liquid crystal display device and manufacturing method thereof

Also Published As

Publication number Publication date
KR101320498B1 (ko) 2013-10-22

Similar Documents

Publication Publication Date Title
CN104880871B (zh) 显示面板和显示装置
JP4554627B2 (ja) 広視野角液晶表示装置
CN103869564B (zh) 液晶显示设备
US7057698B2 (en) Liquid crystal display panel of horizontal electric field applying type including plurality of pixels divided into at least four sub-pixels
US7697093B2 (en) Array panel
US11264407B2 (en) Array substrate
US7460203B2 (en) Liquid crystal display device
CN101540333B (zh) 薄膜晶体管基板及具有薄膜晶体管基板的显示装置
US20090058785A1 (en) Liquid crystal display and driving method thereof
US8441589B2 (en) Pixel array structure
CN111580316B (zh) 显示面板及电子装置
KR101626361B1 (ko) 액정표시소자
KR100959367B1 (ko) 횡전계형 액정표시장치
WO2021227112A1 (zh) 阵列基板、具有该阵列基板的显示面板及显示装置
JP4293867B2 (ja) 画素の大型化に対応したｉｐｓ液晶ディスプレイ
KR101320498B1 (ko) 액정표시장치
US10139684B2 (en) Liquid crystal display and electronic apparatus having electrodes with openings therein
CN102375276B (zh) 液晶显示面板
CN112782886B (zh) 阵列基板以及触控显示面板
KR102612732B1 (ko) 액정 표시장치
KR101903604B1 (ko) 횡전계형 액정표시장치용 어레이 기판
KR102278742B1 (ko) 보상용 박막 트랜지스터를 구비한 초고 해상도 액정 표시장치
KR101308265B1 (ko) 액정표시장치
KR20160082211A (ko) 게이트부하가 감소된 액정표시소자
KR101432572B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 7