CN104090442A - 阵列基板、液晶显示装置和阵列基板的制作方法 - Google Patents

Abstract

本发明公开了一种阵列基板、液晶显示装置和阵列基板的制作方法，涉及显示技术领域，能够简化阵列基板的制作工艺，从而降低阵列基板的制作成本。该阵列基板，包括栅线和数据线，每个子像素单元包括薄膜晶体管源极、薄膜晶体管漏极和像素电极，每列数据线包括多段第一数据线段和多段第二数据线段；第一数据线段与栅线位于同一层；第二数据线段与薄膜晶体管源极、薄膜晶体管漏极和像素电极位于同一层，薄膜晶体管源极连接于第二数据线段；第一数据线段所在层与第二数据线段所在层被栅极绝缘层分隔；在每列数据线中，每段第二数据线段的两端分别通过所述栅极绝缘层上的过孔连接于相邻的两段第一数据线段。本发明适用于液晶显示技术。

Description

阵列基板、液晶显示装置和阵列基板的制作方法

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板、液晶显示装置和阵列基板的制作方法。

背景技术

阵列基板是显示器中的重要组成部分，阵列基板包括数行栅线、数列数据线和有数行栅线和数列数据线定义的数个子像素单元，每个子像素单元包括薄膜晶体管和像素电极。阵列基板中的大部分结构需要通过不同的构图工艺来形成，每一次构图工艺通常包括光刻胶涂覆、曝光、显影、刻蚀、光刻胶剥离等工艺。因此，整个阵列基板的制作过程较为复杂，使得阵列基板的制作成本较高。

发明内容

本发明提供一种阵列基板、液晶显示装置和阵列基板的制作方法，能够简化阵列基板的制作工艺，从而降低阵列基板的制作成本。

为解决上述技术问题，本发明采用如下技术方案：

一方面，提供一种阵列基板，包括数行栅线、数列数据线和由所述数行栅线和数列数据线定义的数个子像素单元，每个子像素单元包括薄膜晶体管源极、薄膜晶体管漏极和像素电极，所述薄膜晶体管源极连接于数据线，所述薄膜晶体管漏极连接于像素电极，

每列数据线包括多段第一数据线段和多段第二数据线段；

所述多段第一数据线段与所述数行栅线位于同一层；

所述多段第二数据线段与所述薄膜晶体管源极、薄膜晶体管漏极和像素电极位于同一层，在每个子像素单元中，薄膜晶体管源极连接于第二数据线段；

所述多段第一数据线段所在层与所述多段第二数据线段所在层被栅极绝缘层分隔；

在每列数据线中，每段第一数据线段分别位于相邻的两行栅线之间，每段第二数据线段分别位于每行栅线处；

在每列数据线中，每段第二数据线段的两端分别通过所述栅极绝缘层上的过孔连接于相邻的两段第一数据线段。

具体地，所述阵列基板，还包括：

公共电极和与所述数行栅线位于同一层的数行公共电极线，所述公共电极连接于所述数行公共电极线；

每行公共电极线位于相邻的栅线和第一数据线段之间。

可选地，所述公共电极为狭缝电极，所述像素电极为板状电极。

可选地，所述公共电极为板状电极，所述像素电极为狭缝电极。

具体地，所述多段第二数据线段、所述薄膜晶体管源极、所述薄膜晶体管漏极和所述像素电极由氧化铟锡制成。

另一方面，提供一种液晶显示装置，包括：上述的阵列基板。

另一方面，提供一种阵列基板的制作方法，所述阵列基板包括数行栅线、数列数据线和由所述数行栅线和数列数据线定义的数个子像素单元，每个子像素单元包括薄膜晶体管源极、薄膜晶体管漏极和像素电极，所述薄膜晶体管源极连接于数据线，所述薄膜晶体管漏极连接于像素电极，每列数据线包括多段第一数据线段和多段第二数据线段，所述阵列基板的制作方法包括：

在基板上形成包括所述数行栅线和数列第一数据线段的图案，每列第一数据线段包括多段第一数据线段，每段第一数据线段分别位于相邻的两行栅线之间；

在包括所述数行栅线和数列第一数据线段的图案的基板上形成栅极绝缘层，在所述栅极绝缘层上每段第一数据线段的两端处分别设置过孔；

在包括所述栅极绝缘层的基板上形成包括薄膜晶体管源极、薄膜晶体管漏极、像素电极和数列第二数据线段的图案，每列第二数据线段包括多段第二数据线段，在每列数据线中，每段第二数据线段分别位于每行栅线处，每段第二数据线段的两端分别通过所述栅极绝缘层上的过孔连接于相邻的两段第一数据线段，在每个子像素单元中，薄膜晶体管源极连接于第二数据线段。

具体地，所述在基板上形成包括所述数行栅线和数列第一数据线段的图案的过程还包括：

在基板上形成数行公共电极线，每行公共电极线位于相邻的栅线和第一数据线段之间；

所述在包括所述数行栅线和数列第一数据线段的图案的基板上形成栅极绝缘层的过程还包括：

在所述栅极绝缘层上公共电极线处设置过孔；

在所述在包括所述栅极绝缘层的基板上形成包括薄膜晶体管源极、薄膜晶体管漏极、像素电极和数列第二数据线段的图案的过程之后，还包括：

在包括所述薄膜晶体管源极、薄膜晶体管漏极、像素电极和数列第二数据线段的图案的基板上形成钝化层，在所述钝化层上公共电极线处设置过孔；

在包括所述钝化层的基板上形成包括公共电极的图案，所述公共电极通过所述栅极绝缘层和钝化层上所述公共电极线处的过孔连接于所述公共电极线。

本发明提供的阵列基板、液晶显示装置和阵列基板的制作方法，在阵列基板中通过第一数据线段和第二数据线段来构成数据线，并且第一数据线段与栅线位于同一层，第二数据线段与薄膜晶体管源极、薄膜晶体管漏极和像素电极位于同一层，因此可以使第一数据线段与栅线通过同一次构图工艺形成，而第二数据线段、薄膜晶体管源极、薄膜晶体管漏极和像素电极通过同一次构图工艺形成，与现有技术相比，无需通过单独的构图工艺来形成数据线，将数据线的制作工艺结合到其他器件的制作工艺之中，简化了阵列基板的制作工艺，从而降低了阵列基板的制作成本。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例中一种阵列基板的结构示意图；

图2为图1中AA’向的截面示意图；

图3为图1中BB’向的截面示意图；

图4为本发明实施例中另一种阵列基板的结构示意图；

图5为图4中CC’向的截面示意图；

图6为本发明实施例中一种阵列基板的制作方法的流程图；

图7为本发明实施例中另一种阵列基板的制作方法的流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1、图2和图3所示，本发明实施例提供一种阵列基板，包括数行栅线1、数列数据线2和由数行栅线1和数列数据线2定义的数个子像素单元，每个子像素单元包括薄膜晶体管源极31、薄膜晶体管漏极32和像素电极4，薄膜晶体管源极31连接于数据线2，薄膜晶体管漏极32连接于像素电极4，每列数据线2包括多段第一数据线段21和多段第二数据线段22；多段第一数据线段21与数行栅线1位于同一层；多段第二数据线段22与薄膜晶体管源极31、薄膜晶体管漏极32和像素电极4位于同一层，在每个子像素单元中，薄膜晶体管源极31连接于第二数据线段22；多段第一数据线段21所在层与多段第二数据线段22所在层被栅极绝缘层5分隔；在每列数据线2中，每段第一数据线段21分别位于相邻的两行栅线1之间，每段第二数据线段22分别位于每行栅线1处；在每列数据线2中，每段第二数据线段22的两端分别通过栅极绝缘层5上的过孔51连接于相邻的两段第一数据线段21。在每个子像素单元中，薄膜晶体管源极31和薄膜晶体管漏极32与栅极绝缘层5之间还设置有有源层33，以形成薄膜晶体管。

具体地，上述阵列基板中，第一数据线段21与栅线1可以使用相同的材料制作，例如使用金属，由于第一数据线段21与栅线1位于同一层，因此第一数据线段21与栅线1可以通过同一次构图工艺形成；第二数据线段22、薄膜晶体管源极31、薄膜晶体管漏极32和像素电极4可以使用相同的材料制作，例如使用氧化铟锡(Indium Tin Oxide，ITO)，由于第二数据线段22、薄膜晶体管源极31、薄膜晶体管漏极32和像素电极4位于同一层，因此第二数据线段22、薄膜晶体管源极31、薄膜晶体管漏极32和像素电极4可以通过同一次构图工艺形成。

本实施例中的阵列基板，通过第一数据线段和第二数据线段来构成数据线，并且第一数据线段与栅线位于同一层，第二数据线段与薄膜晶体管源极、薄膜晶体管漏极和像素电极位于同一层，因此可以使第一数据线段与栅线通过同一次构图工艺形成，而第二数据线段、薄膜晶体管源极、薄膜晶体管漏极和像素电极通过同一次构图工艺形成，与现有技术相比，无需通过单独的构图工艺来形成数据线，将数据线的制作工艺结合到其他器件的制作工艺之中，简化了阵列基板的制作工艺，从而降低了阵列基板的制作成本。

在一种具体的实现方式中，上述阵列基板可以为采用高级超维场转换(ADvanced Super Dimension Switch，简称ADS)技术的阵列基板，如图4和图5所示，该阵列基板包括：公共电极6和与数行栅线1位于同一层的数行公共电极线61，公共电极6连接于数行公共电极线61；每行公共电极线61位于相邻的栅线1和第一数据线段21之间。在采用ADS技术的阵列基板中，像素电极4的上方设置有公共电极6，像素电极4与公共电极6之间设置有钝化层7，钝化层7上设置有过孔(图中未示出)，公共电极6通过钝化层7上的过孔连接于公共电极线61。

在一种具体的实现方式中，上述公共电极6为狭缝电极，上述像素电极4为板状电极；或者，在另外一种具体的实现方式中，公共电极为板状电极，像素电极为狭缝电极。

具体地，上述多段第二数据线段22、薄膜晶体管源极31、薄膜晶体管漏极32和像素电极4由氧化铟锡制成，当然，上述多段第二数据线段22、薄膜晶体管源极31、薄膜晶体管漏极32和像素电极4也可以由其他的透明导电材料制成，这几种器件用同样的材料制成，因此这几种器件能够方便的由同一次构图工艺形成。

本实施例中的阵列基板，通过第一数据线段和第二数据线段来构成数据线，并且第一数据线段与栅线位于同一层，第二数据线段与薄膜晶体管源极、薄膜晶体管漏极和像素电极位于同一层，因此可以使第一数据线段与栅线通过同一次构图工艺形成，而第二数据线段、薄膜晶体管源极、薄膜晶体管漏极和像素电极通过同一次构图工艺形成，与现有技术相比，无需通过单独的构图工艺来形成数据线，将数据线的制作工艺结合到其他器件的制作工艺之中，简化了阵列基板的制作工艺，从而降低了阵列基板的制作成本。

本发明实施例提供一种液晶显示装置，包括：上述任意一种阵列基板。

该液晶显示装置可以为：液晶面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的液晶产品或部件。

本实施例中的液晶显示装置，在阵列基板中通过第一数据线段和第二数据线段来构成数据线，并且第一数据线段与栅线位于同一层，第二数据线段与薄膜晶体管源极、薄膜晶体管漏极和像素电极位于同一层，因此可以使第一数据线段与栅线通过同一次构图工艺形成，而第二数据线段、薄膜晶体管源极、薄膜晶体管漏极和像素电极通过同一次构图工艺形成，与现有技术相比，无需通过单独的构图工艺来形成数据线，将数据线的制作工艺结合到其他器件的制作工艺之中，简化了阵列基板的制作工艺，从而降低了阵列基板的制作成本。

本发明实施例提供一种阵列基板的制作方法，该方法可以用于上述任意阵列基板的制作，如图1、图2和图3所示，该阵列基板包括数行栅线1、数列数据线2和由数行栅线1和数列数据线2定义的数个子像素单元，每个子像素单元包括薄膜晶体管源极31、薄膜晶体管漏极32和像素电极4，薄膜晶体管源极31连接于数据线2，薄膜晶体管漏极32连接于像素电极4，每列数据线2包括多段第一数据线段21和多段第二数据线段22，如图6所示，该阵列基板的制作方法包括：

步骤101、在基板上形成包括数行栅线1和数列第一数据线段21的图案，每列第一数据线段21包括多段第一数据线段21，每段第一数据线段21分别位于相邻的两行栅线1之间；

该步骤中，首先在基板上沉积金属层，然后通过构图工艺形成包括栅线1和第一数据线段21的图案，构图工艺通常包括光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离等工艺。

步骤102、在包括数行栅线1和数列第一数据线段21的图案的基板上形成栅极绝缘层5，在栅极绝缘层4上每段第一数据线段21的两端处分别设置过孔51；

该步骤中，首先在步骤101形成的基板上沉积绝缘材料层，然后通过构图工艺形成包括过孔51的图案。

步骤103、在包括栅极绝缘层4的基板上形成包括薄膜晶体管源极31、薄膜晶体管漏极32、像素电极4和数列第二数据线段22的图案，每列第二数据线段22包括多段第二数据线段22，在每列数据线2中，每段第二数据线段22分别位于每行栅线1处，每段第二数据线段22的两端分别通过栅极绝缘层5上的过孔51连接于相邻的两段第一数据线段21，在每个子像素单元中，薄膜晶体管源极31连接于第二数据线段22。

该步骤中，首先在步骤102形成的基板上沉积透明导电层，然后通过构图工艺形成包括薄膜晶体管源极31、薄膜晶体管漏极32、像素电极4和数列第二数据线段22的图案。

本实施例中阵列基板的制作方法，通过第一数据线段和第二数据线段来构成数据线，并且第一数据线段与栅线位于同一层，第二数据线段与薄膜晶体管源极、薄膜晶体管漏极和像素电极位于同一层，因此可以使第一数据线段与栅线通过同一次构图工艺形成，而第二数据线段、薄膜晶体管源极、薄膜晶体管漏极和像素电极通过同一次构图工艺形成，与现有技术相比，无需通过单独的构图工艺来形成数据线，将数据线的制作工艺结合到其他器件的制作工艺之中，简化了阵列基板的制作工艺，从而降低了阵列基板的制作成本。

如图4和图5所示，如果通过上述阵列基板的制作方法来制作采用ADS技术的阵列基板，如图7所示，那么上述制作方法还应包括其他器件的制作工艺，具体如下：

上述步骤101中，在基板上形成包括数行栅线1和数列第一数据线段21的图案的过程还包括：在基板上形成数行公共电极线61，每行公共电极线61位于相邻的栅线1和第一数据线段21之间；

上述步骤102中，在包括数行栅线1和数列第一数据线段21的图案的基板上形成栅极绝缘层5的过程还包括：在栅极绝缘层5上公共电极线61处设置过孔(图中未示出)；

在上述步骤103、在包括栅极绝缘层5的基板上形成包括薄膜晶体管源极31、薄膜晶体管漏极32、像素电极4和数列第二数据线段21的图案的过程之后，还包括：

步骤104、在包括薄膜晶体管源极31、薄膜晶体管漏极32、像素电极4和数列第二数据线段21的图案的基板上形成钝化层7，在钝化层7上公共电极线61处设置过孔(图中未示出)；

步骤105、在包括钝化层7的基板上形成包括公共电极6的图案，公共电极6通过栅极绝缘层5和钝化层7上公共电极线61处的过孔连接于公共电极线61。

本实施例中阵列基板的制作方法，通过第一数据线段和第二数据线段来构成数据线，并且第一数据线段与栅线位于同一层，第二数据线段与薄膜晶体管源极、薄膜晶体管漏极和像素电极位于同一层，因此可以使第一数据线段与栅线通过同一次构图工艺形成，而第二数据线段、薄膜晶体管源极、薄膜晶体管漏极和像素电极通过同一次构图工艺形成，与现有技术相比，无需通过单独的构图工艺来形成数据线，将数据线的制作工艺结合到其他器件的制作工艺之中，简化了阵列基板的制作工艺，从而降低了阵列基板的制作成本。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (8)

1.一种阵列基板，包括数行栅线、数列数据线和由所述数行栅线和数列数据线定义的数个子像素单元，每个子像素单元包括薄膜晶体管源极、薄膜晶体管漏极和像素电极，所述薄膜晶体管源极连接于数据线，所述薄膜晶体管漏极连接于像素电极，其特征在于，

每列数据线包括多段第一数据线段和多段第二数据线段；

所述多段第一数据线段与所述数行栅线位于同一层；

所述多段第二数据线段与所述薄膜晶体管源极、薄膜晶体管漏极和像素电极位于同一层，在每个子像素单元中，薄膜晶体管源极连接于第二数据线段；

所述多段第一数据线段所在层与所述多段第二数据线段所在层被栅极绝缘层分隔；

在每列数据线中，每段第一数据线段分别位于相邻的两行栅线之间，每段第二数据线段分别位于每行栅线处；

在每列数据线中，每段第二数据线段的两端分别通过所述栅极绝缘层上的过孔连接于相邻的两段第一数据线段。

2.根据权利要求1所述的阵列基板，其特征在于，还包括：

公共电极和与所述数行栅线位于同一层的数行公共电极线，所述公共电极连接于所述数行公共电极线；

每行公共电极线位于相邻的栅线和第一数据线段之间。

3.根据权利要求2所述的阵列基板，其特征在于，

所述公共电极为狭缝电极，所述像素电极为板状电极。

4.根据权利要求2所述的阵列基板，其特征在于，

所述公共电极为板状电极，所述像素电极为狭缝电极。

5.根据权利要求1至4中任意一项所述的阵列基板，其特征在于，

所述多段第二数据线段、所述薄膜晶体管源极、所述薄膜晶体管漏极和所述像素电极由氧化铟锡制成。

6.一种液晶显示装置，其特征在于，包括：

如权利要求1至5中任意一项所述的阵列基板。

7.一种阵列基板的制作方法，其特征在于，所述阵列基板包括数行栅线、数列数据线和由所述数行栅线和数列数据线定义的数个子像素单元，每个子像素单元包括薄膜晶体管源极、薄膜晶体管漏极和像素电极，所述薄膜晶体管源极连接于数据线，所述薄膜晶体管漏极连接于像素电极，每列数据线包括多段第一数据线段和多段第二数据线段，所述阵列基板的制作方法包括：

在基板上形成包括所述数行栅线和数列第一数据线段的图案，每列第一数据线段包括多段第一数据线段，每段第一数据线段分别位于相邻的两行栅线之间；

在包括所述数行栅线和数列第一数据线段的图案的基板上形成栅极绝缘层，在所述栅极绝缘层上每段第一数据线段的两端处分别设置过孔；

在包括所述栅极绝缘层的基板上形成包括薄膜晶体管源极、薄膜晶体管漏极、像素电极和数列第二数据线段的图案，每列第二数据线段包括多段第二数据线段，在每列数据线中，每段第二数据线段分别位于每行栅线处，每段第二数据线段的两端分别通过所述栅极绝缘层上的过孔连接于相邻的两段第一数据线段，在每个子像素单元中，薄膜晶体管源极连接于第二数据线段。

8.根据权利要求7所述的阵列基板的制作方法，其特征在于，

所述在基板上形成包括所述数行栅线和数列第一数据线段的图案的过程还包括：

在基板上形成数行公共电极线，每行公共电极线位于相邻的栅线和第一数据线段之间；

所述在包括所述数行栅线和数列第一数据线段的图案的基板上形成栅极绝缘层的过程还包括：

在所述栅极绝缘层上公共电极线处设置过孔；

在所述在包括所述栅极绝缘层的基板上形成包括薄膜晶体管源极、薄膜晶体管漏极、像素电极和数列第二数据线段的图案的过程之后，还包括：

在包括所述薄膜晶体管源极、薄膜晶体管漏极、像素电极和数列第二数据线段的图案的基板上形成钝化层，在所述钝化层上公共电极线处设置过孔；

在包括所述钝化层的基板上形成包括公共电极的图案，所述公共电极通过所述栅极绝缘层和钝化层上所述公共电极线处的过孔连接于所述公共电极线。