KR100970246B1 - 박막트랜지스터기판 및 이를 포함한 액정패널의 제조방법 - Google Patents

박막트랜지스터기판 및 이를 포함한 액정패널의 제조방법 Download PDF

Info

Publication number
KR100970246B1
KR100970246B1 KR1020040004734A KR20040004734A KR100970246B1 KR 100970246 B1 KR100970246 B1 KR 100970246B1 KR 1020040004734 A KR1020040004734 A KR 1020040004734A KR 20040004734 A KR20040004734 A KR 20040004734A KR 100970246 B1 KR100970246 B1 KR 100970246B1
Authority
KR
South Korea
Prior art keywords
data
line
gate
signal line
blocking hole
Prior art date
Application number
KR1020040004734A
Other languages
English (en)
Other versions
KR20050077101A (ko
Inventor
양용호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040004734A priority Critical patent/KR100970246B1/ko
Publication of KR20050077101A publication Critical patent/KR20050077101A/ko
Application granted granted Critical
Publication of KR100970246B1 publication Critical patent/KR100970246B1/ko

Links

Images

Classifications

    • EFIXED CONSTRUCTIONS
    • E04BUILDING
    • E04GSCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
    • E04G25/00Shores or struts; Chocks
    • E04G25/04Shores or struts; Chocks telescopic
    • E04G25/06Shores or struts; Chocks telescopic with parts held together by positive means
    • E04G25/061Shores or struts; Chocks telescopic with parts held together by positive means by pins
    • EFIXED CONSTRUCTIONS
    • E04BUILDING
    • E04GSCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
    • E04G25/00Shores or struts; Chocks
    • E04G2025/003Supports therefor, e.g. tripods

Landscapes

  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Liquid Crystal (AREA)
  • Mechanical Engineering (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)

Abstract

본 발명은, 박막트랜지스터기판에 관한 것으로서, 표시영역과 상기 표시영역의 둘레를 이루는 주변영역을 갖는 기판소재와; 상기 기판소재 위에 형성된 게이트선과; 상기 기판소재의 주변영역에 형성된 데이터 검사신호선과; 상기 게이트선 및 상기 데이터 검사신호선 위에 형성된 게이트 절연막과; 상기 게이트 절연막 위에 형성되고, 상기 게이트선과 교차하여 상기 표시영역을 정의하며, 일측 단부가 상기 데이터 검사신호선에 인접하도록 형성된 데이터선과; 상기 데이터선 위에 형성되고, 상기 주변영역에서 상기 데이터선의 일부가 노출되도록 하는 데이터 차단홀을 갖는 보호막과; 상기 보호막 위에 형성되어 상기 데이터 검사신호선과 상기 데이터선을 연결하는 데이터연결부를 포함하는 것을 특징으로 한다. 이에 의하여, 비쥬얼 인스펙션(VI : Visual Inspection)을 위해 박막트랜지스터기판에 형성된 검사신호선의 차단을 보다 용이하게 할 수 있다.

Description

박막트랜지스터기판 및 이를 포함한 액정패널의 제조방법{Thin Film Transistor Substrate And Method of Manufacturing LCD Panel Comprising The Same}
도 1은 본 발명의 제1실시예에 따른 박막트랜지스터기판의 개략적인 구성도,
도 2는 도 1의 데이터 검사신호선의 요부 확대도,
도 3은 도 1의 게이트 검사신호선의 요부 확대도,
도 4는 도 2의 Ⅳ-Ⅳ′선에 따른 단면도,
도 5는 도 3의 Ⅴ-Ⅴ′선에 따른 단면도,
도 6a 내지 도 8b는 본 발명의 제1실시예에 따른 박막트랜지스터기판을 제조하는 각 단계를 순서대로 나타낸 단면도,
도 9는 도 2의 데이터선이 액정패널의 VI 이후 절단된 상태의 단면도,
도 10은 도 3의 게이트선이 액정패널의 VI 이후 절단된 상태의 단면도,
도 11은 본 발명의 제2실시예에 따른 박막트랜지스터기판의 개략적인 구성도이다.
* 도면의 주요 부분에 대한 부호의 설명
1 : 박막트랜지스터기판 10 : 기판소재
11 : 표시영역 12 : 주변영역
20 : 게이트선 21 : 게이트패드
30 : 데이터선 31 : 데이터패드
40 : 게이트 검사신호선 41 : 게이트 검사패드
50 : 데이터 검사신호선 51 : 데이트 검사패드
60 : 게이트 절연막 70 : 보호막
71 : 게이트 차단홀 72 : 데이터 차단홀
73 : 제1콘택트홀 74 : 제2콘택트홀
80 : 데이터 연결부
본 발명은, 박막트랜지스터기판 및 이를 포함한 액정패널의 제조방법에 관한 것으로, 보다 상세하게는, 비쥬얼 인스펙션(VI : Visual Inspection)을 위해 형성된 검사신호선을 보다 용이하게 차단할 수 있는 박막트랜지스터 및 이를 포함한 액정패널의 제조방법에 관한 것이다.
일반적으로 액정패널은 박막트랜지스터기판(이하 "TFT기판"이라 한다)과, TFT기판에 적층되는 컬러필터기판과, TFT기판과 컬러필터기판 사이에 주입된 액정을 포함하며, 외부에서 전달되는 화상신호정보에 따라 화소단위를 이루고 매트릭스 형태로 배열된 액정 셀들의 광투과율을 조절함으로써 화상을 형성하게 된다.
이러한 액정패널은 액정패널에 연결되어 화상신호정보를 전달하는 구동집적 회로와, 액정패널에 균일한 평면광을 공급하는 백라이트유닛 등과 함께 액정표시장치를 형성한다.
액정표시장치 중에서도 반사형 및 반투과형 등의 중소형 액정표시장치는 대부분 구동집적회로를 액정패널의 기판에 직접 실장하는 COG(Chip on Glass)방식을 채용하고 있다. 이 경우 고가인 COG 집적회로(IC : Integrated Circuit), 편광판 및 보상필름 등을 절약하고 수율을 향상시키기 위하여 COG 집적회로 장착공정 전에 비쥬얼 인스펙션(VI : Visual Inspection) 또는 그로스 테스트(GT : Gross Test)를 진행하게 된다. 그러나, 중소형 제품의 공정에서는 GT는 고가의 설비투자가 선행되어야 하고 작업시간도 길어 적합하지 않으며, 액정패널의 공정 불량을 시각적으로 감지하는 VI를 주로 하게 된다.
VI는 COG 단자들 사이 또는 반대편으로 데이터선과 게이트선을 연결하는 검사용 신호선을 형성하여 액정패널의 불량을 스크린(Screen)하여 검사하는 방법을 말한다. 이러한 VI 결과 액정패널이 양품이면, 저전력 소모를 위해 검사용 신호선을 데이터선 및 게이트선과 차단하게 된다.
종래의 액정패널에 있어서, 검사용 신호선을 데이터선 및 게이트선과 차단하기 위한 방법으로는 다이아몬드 절단을 진행하여 기판과 함께 검사용 신호선을 절단하거나, 레이저트리밍(Laser Trimming) 공정을 통해 검사용 신호선을 데이터선 및 게이터선과 분리하는 방법이 있다. 또한, 검사용 신호선을 검사용 박막트랜지스터(TFT)를 경유하여 게이트선 및 데이터선과 연결함으로써, 검사를 실시한 후에 검사용 박막트랜지스터에 Voff 전압을 인가하여 절단된 것과 동일한 효과를 얻는 방법도 있다.
그러나, 레이저를 이용하는 경우에는 공정이 추가되어야 하고, 중소형 고해상도의 제품에서는 공간의 부족으로 검사용 박막트랜지스터를 이용하는 것도 용이하지 않은 문제점이 있다.
따라서, 본 발명의 목적은, 비쥬얼 인스펙션(VI : Visual Inspection)을 위해 형성된 검사신호선을 보다 용이하게 차단할 수 있는 박막트랜지스터기판을 제공하는 것이다.
또한, 본 발명의 다른 목적은, 상기한 박막트랜지스터기판을 포함한 액정패널의 제조방법을 제공하는 것이다.
상기 목적은, 본 발명에 따라, 박막트랜지스터기판에 있어서, 표시영역과 상기 표시영역의 둘레를 이루는 주변영역을 갖는 기판소재와; 상기 기판소재 위에 형성된 게이트선과; 상기 기판소재의 주변영역에 형성된 데이터 검사신호선과; 상기 게이트선 및 상기 데이터 검사신호선 위에 형성된 게이트 절연막과; 상기 게이트 절연막 위에 형성되고, 상기 게이트선과 교차하여 상기 표시영역을 정의하며, 일측 단부가 상기 데이터 검사신호선에 인접하도록 형성된 데이터선과; 상기 데이터선 위에 형성되고, 상기 주변영역에서 상기 데이터선의 일부가 노출되도록 하는 데이 터 차단홀을 갖는 보호막과; 상기 보호막 위에 형성되어 상기 데이터 검사신호선과 상기 데이터선을 연결하는 데이터연결부를 포함하는 것을 특징으로 하는 박막트랜지스터기판에 의해 달성된다.
여기서, 상기 주변영역에 형성되어 상기 게이트선의 일측 단부에 연결되는 게이트 검사신호선을 더 포함하며, 상기 주변영역에서 상기 게이트선의 일부가 노출되도록 하는 게이트 차단홀이 상기 보호막 및 상기 게이트 절연막에 더 형성되는 것이 바람직하다.
또한, 상기한 본 발명의 다른 목적은, 박막트랜지스터기판과, 상기 박막트랜지스터기판에 적층되는 컬러필터기판을 포함하는 액정패널의 제조방법에 있어서, 표시영역과 상기 표시영역의 둘레를 이루는 주변영역을 갖는 기판소재 위에 게이트선 및 데이터 검사신호선을 형성하는 단계; 상기 게이트선 및 상기 데이터 검사신호선 위에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 위에 데이터선을 형성하는 단계; 상기 데이터선 위에 보호막을 형성하는 단계; 상기 주변영역에서 상기 데이터선의 일부가 노출되도록 상기 보호막에 데이터 차단홀을 형성하는 단계; 상기 데이터선을 상기 데이터 검사신호선에 연결하는 데이터연결부를 형성하여 박막트랜지스터기판을 마련하는 단계; 컬러필터기판을 마련하는 단계; 상기 박막트랜지스터기판에 상기 컬러필터기판을 적층하고 액정을 주입하여 액정패널 중간체를 형성하는 단계; 상기 데이터 검사신호선으로 상기 데이터선을 테스트하여 상기 액정패널 중간체의 불량여부를 검사하는 단계; 상기 데이터 차단홀을 에칭하여 상기 노출된 데이터선을 제거하는 단계를 포함하는 것에 의해 달성될 수 있다.
여기서, 상기 게이트선을 형성하는 단계에서는 상기 게이트선의 단부에 연결되는 게이트 검사신호선을 함께 형성하고, 상기 데이터 차단홀을 형성하는 단계에서는 상기 주변영역에서 상기 게이트선의 일부가 노출되도록 상기 보호막 및 상기 게이트 절연막에 게이트 차단홀을 함께 형성하고, 상기 데이터선을 테스트하는 단계에서는 상기 게이트 검사신호선으로 상기 게이트선을 함께 테스트하고, 상기 데이터 차단홀을 에칭하는 단계에서는 상기 게이트 차단홀을 함께 에칭하여 상기 노출된 게이트선을 제거하는 것이 바람직하다.
또한, 상기 데이터 차단홀 및 상기 게이트 차단홀을 에칭한 다음 세정하는 단계를 더 포함하는 것이 바람직하다.
이러한 액정패널과 이의 제조방법에 의하면, 액정패널의 공정불량을 시각적으로 검사한 후 검사신호선을 데이터선 및 게이트선과 차단하여 저전력을 실현할 수 있게 된다.
이하에서 본 발명의 실시예에 따른 박막트랜지스터기판 및 그를 포함한 액정패널의 제조방법을 첨부도면을 참조하여 설명하면 다음과 같다.
설명에 앞서, 여러 실시예에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1실시예에서 설명하고, 그 외의 실시예에서는 제1실시예와 다른 구성에 대해서만 설명하기로 한다.
또한, 본 명세서에서 도시되는 박막트랜지스터(Thin Film Transistor; TFT)기판은 비정질규소 박막트랜지스터(a-Si TFT)기판을 실시예로 특징을 부각하여 개략적으로 도시하기로 한다.
도 1 내지 도 5에서 도시된 바와 같이, 본 발명의 제1실시예에 따른 박막트랜지스터기판(1)은 표시영역(11) 및 표시영역(11)의 둘레를 이루는 주변영역(12)을 갖는 기판소재(10)와, 기판소재(10) 위에 형성된 게이트선(20)과, 기판소재(10)의 주변영역(12)에 형성된 데이터 검사신호선(50)과, 게이트선(20) 및 데이터 검사신호선(50) 위에 형성된 게이트 절연막(60)과, 게이트 절연막(60) 위에 형성되고 게이트선(20)과 교차하여 표시영역(11)을 정의하며 일측 단부가 데이터 검사신호선(50)에 인접하도록 형성된 데이터선(30)과, 데이터선(30) 위에 형성되고 주변영역(12)에서 데이터선(30)의 일부가 노출되도록 하는 데이터 차단홀(72)을 갖는 보호막(70)과, 보호막(70) 위에 형성되어 데이터 검사신호선(50)과 데이터선(30)을 연결하는 데이터 연결부(80)를 포함하여 이루어진다.
그리고, 주변영역(12)에 형성되어 게이트선(20)의 일측 단부에 연결되는 게이트 검사신호선(40)을 더 포함하며, 주변영역(12)에서 게이트선(20)의 일부가 노출되도록 하는 게이트 차단홀(71)이 보호막(70) 및 게이트 절연막(60)에 더 형성된다.
또한, 데이터선(30)의 타측 단부에는 데이터구동 집적회로(미도시)와 연결되는 데이터패드(31)가 마련되고, 게이트선(20)의 타측 단부에는 게이트구동 집적회로(미도시)와 연결되는 게이트패드(21)가 마련된다.
또한, 데이터 검사신호선(50)의 일측 단부에는 데이터 검사패드(51)가 마련되고 게이트 검사신호선(40)의 일측 단부에는 게이트 검사패드(41)가 마련되며, 이 데이터 검사패드(51) 및 게이트 검사패드(41)를 통해 검사용 구동신호가 인가되어 액정패널에 대한 비쥬얼 인스펙션(VI : Visual Inspection)을 진행하게 된다.
여기서, 본 발명에 따른 제1실시예에서는 게이트선(20), 데이터선(30), 게이트 검사신호선(40) 및 데이터 검사신호선(50) 등과 같은 배선은 금속 또는 합금의 단일층으로 이루어져 있다. 그러나, 각 금속 또는 합금의 단점을 보완하고 원하는 물성을 얻기 위하여 다중층으로 형성하는 경우가 많다. 일예를 들면, 알루미늄 또는 알루미늄 합금을 하부층으로 사용하고 크롬이나 몰리브덴을 상부층으로 사용하는 것이다. 이는 하부층에는 배선저항에 의한 신호저항을 막기 위해 비저항이 작은 알루미늄 또는 알루미늄 합금을 사용하고, 상부층에는 화학약품에 의한 내식성이 약하며 쉽게 산회되어 단선이 발생되는 알루미늄 또는 알루미늄 합금의 단점을 보완하기 위해 화학약품에 대한 내식성이 강한 크롬이나 몰리브덴을 상부층으로 형성하는 것이다. 근래에는 몰리브덴, 알루미늄, 티타늄, 텅스텐 등이 배선재료로 각광받고 있으며, 대부분 다중층으로 사용되고 있다.
기판소재(10)는 유리, 석영 또는 플라스틱 등의 재질을 포함하여 이루어진 절연성 기판이다.
게이트선(20)과 데이터선(30)은 서로 절연 교차하여 표시영역(11)을 형성하고, 그 교차지점에는 박막트랜지스터(미도시)와 박막트랜지스터(미도시)에 연결된 화소전극(미도시)이 형성되어 화상을 형성하는 화소단위를 이룬다.
게이트 절연막(60)은 질화규소(SiNx) 등을 포함하여 이루어지며 게이트선(20), 데이터 검사신호선(50) 및 게이트 검사신호선(40)을 덮고 있다.
보호막(70)은 질화규소(SiNx), PECVD(Plasma Enhanced Chemical Vapor Deposition)방법에 의하여 증착된 a-Si:C:O막 또는 a-Si:C:F막(저유전율 CVD막) 및 아크릴계 유기절연막 등으로 이루어진다. PECVD방법에 의해 증착된 a-Si:C:O막 또는 a-Si:C:F막은 유전율이 매우 낮으며, 다른 막과의 접착성 및 스텝 커버리지(Step Coverage)가 우수하다. 또한, 무기질막이므로 유기질막에 비해 내열성이 우수하며, 질화규소(SiNx)막에 비해 증착속도나 식각속도가 빨라 공정시간 면에서도 유리하다.
보호막(70)에는 주변영역(12)에 형성된 데이터 차단홀(72) 및 게이트 차단홀(71) 외에도 데이터 검사신호선(50)의 일부를 노출하는 제1콘택트홀(73)과, 데이터선(30)의 일측 단부를 노출하는 제2콘택트홀(74)이 더 형성된다. 이 제1콘택트홀(73) 및 제2콘택트홀(74)은 테이퍼구조를 가지며, 각을 가지거나 원형의 다양한 모양으로 형성될 수 있다.
데이터 연결부(80)는 보호막(70)에 형성된 제1콘택트홀(73) 및 제2콘택트홀(74)을 통해 데이터 검사신호선(50)과 데이터선(30)을 연결한다. 또한, 데이터 연결부(80)는 투명한 도전물질인 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)을 포함하여 이루어진다.
그러면, 이러한 본 발명의 제1실시예에 따른 박막트랜지스터기판(1)을 포함한 액정패널의 제조방법에 대하여 상세히 설명하면 다음과 같다.
도 6a 및 도 6b에 도시된 바와 같이, 박막트랜지스터기판용 기판소재(10) 위 에 게이트 배선층을 적층하고, 마스크를 이용한 사진식각 공정으로 패터닝하여 게이트선(20), 데이터 검사신호선(50) 및 게이트 검사신호선(40)을 형성한다.
다음, 도 7a 및 7b에 도시된 바와 같이, 질화규소(SiNx)를 포함하여 이루어진 게이트 절연막(60)을 적층한다. 이어서, 게이트 절연막(60) 위에 데이터 배선층을 적층하고, 마스크를 이용한 사진식각 공정으로 패터닝하여 게이트선(20)과 절연 교차하는 데이터선(30)을 형성한다.
다음으로, 도 8a 및 8b에서 도시된 바와 같이, 질화규소(SiNx), a-Si:C:O막 또는 a-Si:C:F막을 화학기상 증착(CVD)법에 의하여 성장시키거나, 유기 절연막을 도포하여 보호막(70)을 형성한다. 이어, 사진식각 공정으로 게이트 절연막(60)과 함께 보호막(70)을 패터닝하여 주변영역(12)에서 데이터선(30) 및 게이트선(20)의 일부가 노출되도록 데이터 차단홀(72) 및 게이트 차단홀(71)을 형성하고, 이외에 데이터 검사신호선(50)의 일부를 노출하는 제1콘택트홀(73)과, 데이터선(30)의 일측 단부를 노출하는 제2콘택트홀(74)을 더 형성한다.
다음, 도 4 및 도 5에서 도시된 바와 같이, ITO막 또는 IZO막을 증착하고 사진 식각하여 제1콘택트홀(73) 및 제2콘택트홀(74)을 통해 데이터 검사신호선(50)과 데이터선(30)을 연결하는 데이터 연결부(80)를 형성한다. 이 ITO막 또는 IZO막을 적층하기 전의 예열공정에서 사용되는 기체는 질소를 이용하는 것이 바람직하다. 이는 제1콘택트홀(73) 및 제2콘택트홀(74)을 통해 드러난 데이터 검사신호선(50) 및 데이터선(30)을 이루는 금속층의 상부에 금속 산화막이 형성되는 것을 방지하기 위함이다.
이러한 단계를 통해 마련된 박막트랜지스터기판(1)을 포함하여 액정패널을 제조하는 방법을 살펴보면, 먼저 컬러필터기판(미도시)을 마련하고, 박막트랜지스터기판(1)의 표시영역(11)에 컬러필터기판(미도시)을 적층한다. 이어, 박막트랜지스터기판(1)과 컬러필터기판(미도시) 사이에 액정을 주입한 후 봉합하여 액정패널 중간체를 형성한다.
다음, 데이터 검사신호선(50) 및 게이트 검사신호선(40)의 일측 단부에 각각 마련된 데이터 검사패드(51) 및 게이트 검사패드(41)를 통해 검사용 구동신호를 인가하여 비쥬얼 인스펙션(VI : Visual Inspection)을 진행함으로써, 액정패널 중간체의 불량여부를 검사한다.
다음, VI결과 액정패널 중간체가 양품이면, 도 9 및 도 10에서 도시된 바와 같이, 데이터 차단홀(72) 및 게이트 차단홀(71)을 에칭하여 노출된 데이터선(30) 및 게이트선(20)을 절단함으로써, 데이터 검사신호선(50)과 데이터선(30) 및 게이트 검사신호선(40)과 게이트선(20)을 각각 차단한다.
데이터 차단홀(72) 및 게이트 차단홀(71)을 에칭한 다음, 마지막으로 액정패널의 전부 또는 일부를 세정한다.
전술한 바와 같은, 데이터 차단홀(72)과 게이트 차단홀(71)의 에칭 및 세정작업은 액정패널을 에지 그라인딩(Edge Grinding)한 다음이나 편광판 부착 전에 불순물 등을 제거하기 위해 행해지는 세정공정 앞에서 진행함으로써, 공정의 추가로 인한 손실을 막을 수 있다. 또한, 액정패널의 VI 후부터 액정패널에 구동집적회로 가 연결되기 전에 행해지는 여러 세정공정 중 어느 한 공정 앞에서 진행되면 무방하다 할 것이다.
이러한 구성에 의하여, 본 발명의 제1실시예에 따른 박막트랜지스터기판(1) 및 그를 포함한 액정패널의 제조방법에 따른 작용 및 효과를 살펴보면, VI 진행 후에 레이저트리밍(Laser Trimming) 공정을 추가하거나 검사용 박막트랜지스터(TFT)를 마련할 필요 없이, 데이터 검사신호선(50)과 데이터선(30) 및 게이트 검사신호선(40)과 게이트선(20)을 차단하여 저전력 소모를 실현할 수 있게 된다.
본 발명의 제2실시예에 따른 박막트랜지스터기판(1)은, 도 11에서 도시된 바와 같이, 제1데이터 검사신호선(50a)과 제2데이터 검사신호선(50b)이 한 쌍으로 마련되고, 데이터선(30)이 번갈아 제1데이터 검사신호선(50a)과 제2데이터 검사신호선(50b)에 연결된다. 또한, 제1게이트 검사신호선(40a)과 제2게이트 검사신호선(40b)이 한 쌍으로 마련되며, 게이트선(20)이 번갈아 제1게이트 검사신호선(40a)과 제2게이트 검사신호선(40b)에 연결된다.
제1데이터 검사신호선(50a)과 제2데이터 검사신호선(50b)의 일측 단부에는 각각 제1데이터 검사패드(51a)와 제2데이터 검사패드(51b)가 마련되고, 제1게이트 검사신호선(40a)과 제2게이트 검사신호선(40b)에는 각각 제1게이트 검사패드(41a)와 제2게이트 검사패드(41b)가 마련된다.
이러한 구성에 의해, 게이트선(20) 및 데이터선(30)에 격줄로 검사용 구동신호를 인가하여 검사할 수 있게 된다. 이에, 보다 정밀하게 VI를 진행할 수 있으며, 이웃하는 게이트선(20) 또는 데이터선(30)의 단락을 검출할 수 있게 된다.
또한, 전술한 실시예 이외에도, 데이트 검사신호선(50) 및 게이트 검사신호선(40)의 수를 다양하게 마련함으로써, 적색, 녹색 및 청색의 각 색깔별 검사도 가능함은 물론이다.
이상 설명한 바와 같이, 본 발명에 따르면, 비쥬얼 인스펙션(VI : Visual Inspection)을 위해 박막트랜지스터기판에 형성된 검사신호선의 차단을 보다 용이하게 할 수 있다.

Claims (5)

  1. 박막트랜지스터기판에 있어서,
    표시영역과 상기 표시영역의 둘레를 이루는 주변영역을 갖는 기판소재와;
    상기 기판소재 위에 형성된 게이트선과;
    상기 기판소재의 주변영역에 형성된 데이터 검사신호선과;
    상기 게이트선 및 상기 데이터 검사신호선 위에 형성된 게이트 절연막과;
    상기 게이트 절연막 위에 형성되고, 상기 게이트선과 교차하여 상기 표시영역을 정의하며, 일측 단부가 상기 데이터 검사신호선에 인접하도록 형성된 데이터선과;
    상기 데이터선 위에 형성되고, 상기 주변영역에서 상기 데이터선의 일부가 노출되도록 하는 데이터 차단홀을 갖는 보호막과;
    상기 보호막 위에 형성되어 상기 데이터 검사신호선과 상기 데이터선을 연결하는 데이터연결부를 포함하는 것을 특징으로 하는 박막트랜지스터기판.
  2. 제1항에 있어서,
    상기 주변영역에 형성되어 상기 게이트선의 일측 단부에 연결되는 게이트 검사신호선을 더 포함하며,
    상기 주변영역에서 상기 게이트선의 일부가 노출되도록 하는 게이트 차단홀이 상기 보호막 및 상기 게이트 절연막에 더 형성되는 것을 특징으로 하는 박막트 랜지스터기판.
  3. 박막트랜지스터기판과, 상기 박막트랜지스터기판에 적층되는 컬러필터기판을 포함하는 액정패널의 제조방법에 있어서,
    표시영역과 상기 표시영역의 둘레를 이루는 주변영역을 갖는 기판소재 위에 게이트선 및 데이터 검사신호선을 형성하는 단계;
    상기 게이트선 및 상기 데이터 검사신호선 위에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 위에 데이터선을 형성하는 단계;
    상기 데이터선 위에 보호막을 형성하는 단계;
    상기 주변영역에서 상기 데이터선의 일부가 노출되도록 상기 보호막에 데이터 차단홀을 형성하는 단계;
    상기 데이터선을 상기 데이터 검사신호선에 연결하는 데이터연결부를 형성하여 박막트랜지스터기판을 마련하는 단계;
    컬러필터기판을 마련하는 단계;
    상기 박막트랜지스터기판에 상기 컬러필터기판을 적층하고 액정을 주입하여 액정패널 중간체를 형성하는 단계;
    상기 데이터 검사신호선으로 상기 데이터선을 테스트하여 상기 액정패널 중간체의 불량여부를 검사하는 단계;
    상기 데이터 차단홀을 에칭하여 상기 노출된 데이터선을 제거하는 단계를 포 함하는 것을 특징으로 하는 액정패널의 제조방법.
  4. 제3항에 있어서,
    상기 게이트선을 형성하는 단계에서는 상기 게이트선의 단부에 연결되는 게이트 검사신호선을 함께 형성하고,
    상기 데이터 차단홀을 형성하는 단계에서는 상기 주변영역에서 상기 게이트선의 일부가 노출되도록 상기 보호막 및 상기 게이트 절연막에 게이트 차단홀을 함께 형성하고,
    상기 데이터선을 테스트하는 단계에서는 상기 게이트 검사신호선으로 상기 게이트선을 함께 테스트하고,
    상기 데이터 차단홀을 에칭하는 단계에서는 상기 게이트 차단홀을 함께 에칭하여 상기 노출된 게이트선을 제거하는 것을 특징으로 하는 액정패널의 제조방법.
  5. 제4항에 있어서,
    상기 데이터 차단홀 및 상기 게이트 차단홀을 에칭한 다음 세정하는 단계를 더 포함하는 것을 특징으로 하는 액정패널의 제조방법.
KR1020040004734A 2004-01-26 2004-01-26 박막트랜지스터기판 및 이를 포함한 액정패널의 제조방법 KR100970246B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040004734A KR100970246B1 (ko) 2004-01-26 2004-01-26 박막트랜지스터기판 및 이를 포함한 액정패널의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040004734A KR100970246B1 (ko) 2004-01-26 2004-01-26 박막트랜지스터기판 및 이를 포함한 액정패널의 제조방법

Publications (2)

Publication Number Publication Date
KR20050077101A KR20050077101A (ko) 2005-08-01
KR100970246B1 true KR100970246B1 (ko) 2010-07-16

Family

ID=37264683

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040004734A KR100970246B1 (ko) 2004-01-26 2004-01-26 박막트랜지스터기판 및 이를 포함한 액정패널의 제조방법

Country Status (1)

Country Link
KR (1) KR100970246B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100611608B1 (ko) * 2005-11-15 2006-08-11 주식회사 코디에스 평판형 디스플레이 검사 방법 및 평판형 디스플레이 검사용유닛
KR102362093B1 (ko) 2015-03-23 2022-02-11 삼성디스플레이 주식회사 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990017652A (ko) * 1997-08-25 1999-03-15 윤종용 박막 트랜지스터 액정 표시 장치용 쇼팅 바 제거 방법
KR20000038143A (ko) * 1998-12-04 2000-07-05 윤종용 두개 이상의 쇼팅 바를 갖는 액정 표시 장치 및 제조 방법
KR100299532B1 (ko) 1998-09-14 2001-10-27 구본준, 론 위라하디락사 액정표시장치의정전기차단방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990017652A (ko) * 1997-08-25 1999-03-15 윤종용 박막 트랜지스터 액정 표시 장치용 쇼팅 바 제거 방법
KR100299532B1 (ko) 1998-09-14 2001-10-27 구본준, 론 위라하디락사 액정표시장치의정전기차단방법
KR20000038143A (ko) * 1998-12-04 2000-07-05 윤종용 두개 이상의 쇼팅 바를 갖는 액정 표시 장치 및 제조 방법

Also Published As

Publication number Publication date
KR20050077101A (ko) 2005-08-01

Similar Documents

Publication Publication Date Title
US7777855B2 (en) Thin film transistor substrate having gate shorting line and gate shorting bar connection and fabricating method thereof
KR101327847B1 (ko) 액정표시장치와 그 제조방법
US8373840B2 (en) Liquid crystal display device
US8339565B2 (en) Mother substrate for liquid crystal display and manufacturing method thereof
KR20090126052A (ko) 박막 트랜지스터 기판 및 이를 표함하는 표시 장치
CN101770122A (zh) Tft-lcd阵列基板及其制造方法和测试方法
KR20080044645A (ko) 액정표시패널 및 이의 제조방법
EP2455804B1 (en) Liquid crystal display device having pixel electrodes and common electrode on the same substrate and manufacturing method therof
KR20090114722A (ko) 액정표시장치 및 그 제조방법
KR20070017625A (ko) 액정 표시 장치와 이의 제조방법
KR101697590B1 (ko) 액정표시소자의 기판구조 및 액정표시소자 제조방법
KR100970246B1 (ko) 박막트랜지스터기판 및 이를 포함한 액정패널의 제조방법
KR101677240B1 (ko) 반사투과형 액정표시장치 제조방법
KR20070036915A (ko) 박막 트랜지스터 기판, 액정 표시 장치 및 그 제조 방법
KR101102020B1 (ko) 액정표시패널 및 그 제조방법
KR20050087233A (ko) 박막 트랜지스터 기판 및 그 제조방법
WO1999005565A1 (fr) Affichage a cristaux liquides, procede de fabrication d'un tel affichage, et materiel electronique
KR20080047790A (ko) 액정 표시 장치 및 그 제조 방법
KR100482165B1 (ko) 리페어패턴을 포함하는 액정표시장치용 어레이기판과 그제조방법
KR101030530B1 (ko) 액정표시장치 및 그 제조방법
KR100504572B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR101298341B1 (ko) 액정표시장치의 어레이 기판 및 그 제조 방법, 그리고액정표시장치의 배선 검사 방법
KR100929327B1 (ko) 액정표시장치의 암점화 방법
KR101232145B1 (ko) 액정표시장치의 검사용 기판
KR101255700B1 (ko) 액정 표시 장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 10