KR20090114722A - 액정표시장치 및 그 제조방법 - Google Patents
액정표시장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR20090114722A KR20090114722A KR1020080040505A KR20080040505A KR20090114722A KR 20090114722 A KR20090114722 A KR 20090114722A KR 1020080040505 A KR1020080040505 A KR 1020080040505A KR 20080040505 A KR20080040505 A KR 20080040505A KR 20090114722 A KR20090114722 A KR 20090114722A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- display area
- passivation layer
- common voltage
- liquid crystal
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 24
- 239000013078 crystal Substances 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 119
- 230000003068 static effect Effects 0.000 claims abstract description 90
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 72
- 230000005611 electricity Effects 0.000 claims abstract description 60
- 239000011159 matrix material Substances 0.000 claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 claims abstract description 26
- 230000001681 protective effect Effects 0.000 claims abstract description 20
- 239000010410 layer Substances 0.000 claims description 120
- 238000002161 passivation Methods 0.000 claims description 63
- 230000008030 elimination Effects 0.000 claims description 39
- 238000003379 elimination reaction Methods 0.000 claims description 39
- 239000010408 film Substances 0.000 claims description 32
- 239000010409 thin film Substances 0.000 claims description 29
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 20
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 10
- 229910021529 ammonia Inorganic materials 0.000 claims description 10
- 229910000077 silane Inorganic materials 0.000 claims description 10
- 239000012790 adhesive layer Substances 0.000 claims description 8
- 230000005684 electric field Effects 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 239000011241 protective layer Substances 0.000 claims description 3
- 239000004820 Pressure-sensitive adhesive Substances 0.000 claims 2
- 238000002360 preparation method Methods 0.000 claims 2
- 238000002834 transmittance Methods 0.000 description 13
- 230000000052 comparative effect Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000004088 simulation Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133512—Light shielding layers, e.g. black matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
Abstract
본 발명은 액정표시장치 및 그 제조 방법에 관한 것으로서, 제조 과정 및 사용 과정에서 발생하는 정전기가 신속히 제거되어 정전기에 기인한 화면 불량이 발생하지 않는 액정표시장치 및 그 제조 방법에 관한 것이다. 이러한 본 발명은, 표시 영역과 비표시 영역이 정의된 제 1 기판; 상기 제 1 기판의 비표시 영역에 형성된 접지 라인 및 공통전압 라인; 상기 제 1 기판의 각 화소에 형성된 박막 트랜지스터; 상기 제 1 기판의 박막 트랜지스터 상에 형성된 제 1 보호막; 상기 제 1 보호막 상에 형성되며, 1013 Ω이하의 저항을 가지는 제 2 보호막; 상기 제 2 보호막 상에 형성되며, 각 화소의 박막 트랜지스터와 연결되도록 형성된 화소전극; 상기 각 화소의 화소전극과 엇갈리게 형성되어 화소전극과 함께 수평전계를 형성하며, 상기 공통전압 라인으로부터 공통전압을 공급받는 공통전극; 상기 제 2 보호막 상에 형성되어 제 2 보호막 및 접지 라인과 연결된 제 1 정전기제거 패턴; 상기 제 1 기판과 대향하도록 배치되어 표시 영역과 비표시 영역이 정의된 제 2 기판; 상기 제 2 기판 중에 적어도 비표시 영역에 형성되며, 10 ~ 30의 유전율 및 102 ~ 104Ω의 저항을 가지는 블랙 매트릭스; 상기 블랙 매트릭스와 공통전압 라인을 전기적으로 연결하는 제 2 정전기제거 패턴; 에 의해 달성된다.
액정표시장치, 횡전계, 정전기
Description
본 발명은 액정표시장치 및 그 제조 방법에 관한 것으로서, 제조 과정 및 사용 과정에서 발생하는 정전기가 신속히 제거됨으로써 정전기에 기인한 화면 불량이 발생하지 않는 액정표시장치 및 그 제조 방법에 관한 것이다.
일반적으로 액정표시장치는 경량, 박형, 저소비 전력구동 등의 특징으로 인해 그 응용범위가 점차 넓어지고 있는 추세에 있다. 이에 따라 액정표시장치는 휴대용 컴퓨터, 휴대폰, 사무 자동화 기기 등에 있어서 화면을 디스플레이하기 위한 수단으로서 널리 이용되고 있다.
통상적으로 액정표시장치는 매트릭스형태로 배열된 다수의 제어용 스위칭 소자에 인가되는 영상신호에 따라 광의 투과량이 조절되어 화면에 원하는 화상을 표시하게 된다.
이러한 액정표시장치는 상부기판인 컬러필터 기판과 하부기판인 박막트랜지스터 어레이 기판이 서로 대향하고 상기 두 기판 사이에는 액정층이 충진된 액정패널과, 상기 액정패널에 주사신호 및 화상정보를 공급하여 액정패널을 동작시키는 구동부를 포함하여 구성된다.
이와 같은 구성을 가지는 종래의 액정표시장치에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.
도 1에 도시한 바와 같이 종래의 일반적인 액정표시장치는 박막 트랜지스터 어레이 기판인 제 1 기판(1)과 컬러필터 기판인 제 2 기판(2)으로 구성되며, 상기 제 1 기판(1)과 제 2 기판(2)의 사이에는 액정층이 형성된다.
도면에 상세히 도시하지는 않았지만, 상기 제 1 기판(1) 상에는 서로 종횡으로 교차하도록 형성되어 복수의 화소를 정의하는 게이트 라인(미도시) 및 데이터 라인(미도시)이 구비되며, 상기 각 화소의 게이트 라인과 데이터 라인이 교차하는 영역에는 박막 트랜지스터(5)가 구비된다.
상기 박막 트랜지스터(5)는 제 1 기판(1) 상에 형성된 게이트 전극(5a)과, 상기 게이트 전극(5a) 상에 형성된 게이트 절연막(5b)과, 상기 게이트 절연막(5b) 상에 형성된 반도체 층(5c)과, 상기 반도체 층(5c) 상에 형성된 소스 전극(5d)과 드레인 전극(5e)으로 구성되며, 상기 소스 전극(5d)과 드레인 전극(5e) 상에는 보호층(6)이 형성된다.
상기 박막 트랜지스터(5)의 게이트 전극(5a)은 게이트 라인에 연결되고 소스 전극(5d)은 데이터 라인에 연결되고 드레인 전극(5e)은 화소전극(8)에 연결된다. 여기서, 상기 화소전극(8)은 각 화소 내에 데이터 라인과 실질적으로 평행하도록 다수 개가 마련된다.
또한, 상기 각 화소에는 상기 화소전극(8)과 엇갈리도록 평행하게 형성되어 화소전극(8)과 함께 수평 전계를 형성하여 액정층을 구동하는 공통전극(9)이 형성되며, 이와 같은 화소전극(8) 및 공통전극(9)이 형성된 제 1 기판(1) 상에는 액정의 초기 배향을 결정하는 제 1 배향막(23)이 형성된다.
그리고, 상기 제 1 기판(1)과 대향하는 제 2 기판(2)에는 적색, 녹색, 청색의 서브 컬러필터로 이루어진 컬러필터(13) 층 및 블랙 매트릭스(11)가 형성되며, 상기 컬러필터 층(13) 상에는 액정의 초기 배향을 결정하는 제 2 배향막(24)이 형성된다.
상기와 같은 구성을 가지는 액정표시장치는, 제조 과정 또는 사용 과정에서 발생하는 정전기를 제거하기 위하여 제 2 기판(2)의 외부 면에 ITO(indium tin oxide, 30)층이 마련된다. 이와 같은 상기 ITO층(30)은 상부커버, 하부커버와 같은 접지 수단에 연결되며, 제조 과정 또는 사용 과정에서 발생하는 정전기에 의한 전하를 접지 수단으로 전달하여 제거하는 경로가 된다.
하지만, 상기 ITO층(30)은 정전기를 효과적으로 제거하는 수단인 반면에 광의 투과율을 감소시키는 단점이 있어, 최근에는 ITO층(30)을 대체할 수 있는 정전기 제거 수단의 필요성이 대두되고 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 제 2 기판의 외부면에 정전기 방지를 위한 ITO층을 형성하지 않고도 정전기를 효과적으로 제거하는 것이 가능하고 광의 투과율 저하 문제가 발생하지 않는 액정표시장치 및 그 제조 방법을 제공하는 것이다.
상기와 같은 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 액정표시장치는, 표시 영역과 비표시 영역이 정의된 제 1 기판; 상기 제 1 기판의 비표시 영역에 형성된 접지 라인 및 공통전압 라인; 상기 제 1 기판의 각 화소에 형성된 박막 트랜지스터; 상기 제 1 기판의 박막 트랜지스터 상에 형성된 제 1 보호막; 상기 제 1 보호막 상에 형성되며, 1013 Ω이하의 저항을 가지는 제 2 보호막; 상기 제 2 보호막 상에 형성되며, 각 화소의 박막 트랜지스터와 연결되도록 형성된 화소전극; 상기 각 화소의 화소전극과 엇갈리게 형성되어 화소전극과 함께 수평전계를 형성하며, 상기 공통전압 라인으로부터 공통전압을 공급받는 공통전극; 상기 제 2 보호막 상에 형성되어 제 2 보호막 및 접지 라인과 연결된 제 1 정전기제거 패턴; 상기 제 1 기판과 대향하도록 배치되어 표시 영역과 비표시 영역이 정의된 제 2 기판; 상기 제 2 기판 중에 적어도 비표시 영역에 형성되며, 10 ~ 30의 유전율 및 102 ~ 104Ω의 저항을 가지는 블랙 매트릭스; 상기 블랙 매트릭스와 공통전압 라인 을 전기적으로 연결하는 제 2 정전기제거 패턴; 을 포함하여 구성된다.
그리고, 상기와 같은 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 액정표시장치의 제조 방법은, 다수의 화소가 정의된 표시 영역과, 상기 표시 영역 이외 영역인 비표시 영역을 포함하는 제 1 기판을 제공하는 단계; 상기 제 1 기판 상의 비표시 영역에 접지 라인, 공통전압 라인을 형성하고 표시 영역의 각 화소 내에 박막 트랜지스터를 형성하는 단계; 상기 접지 라인, 공통전압 라인 및 박막 트랜지스터 상에 제 1 보호막을 형성하는 단계; 실란(NH3) 가스와 암모니아(SiH4) 가스를 1:1 내지 1:5의 비율로 혼합한 가스를 사용한 플라즈마 화학기상 증착 공정을 통해 상기 제 1 보호막 상에 1013 Ω이하의 저항을 가지는 제 2 보호막을 형성하는 단계; 를 포함하여 이루어진다.
상기와 같은 구성 및 제조 방법으로 이루어지는 본 발명은, 제 2 보호막, 제 1 정전기제거 패턴, 접지 라인으로 이루어진 제 1 경로와, 블랙 매트릭스, 제 2 정전기제거 패턴, 공통전압 라인이 연결되어 이루어진 제 2 경로와, 제 1 도전성 편광판이 접지 수단과 연결됨으로써 이루어진 제 3 경로와, 제 2 도전성 편광판이 접지 수단과 연결됨으로써 이루어진 제 4 경로와 같이 다수의 정전기 제거 경로가 마련되므로, 액정표시장치의 제조 과정 및 사용 과정에서 발생하는 정전기를 단시간 내에 효과적으로 제거할 수 있으며, 광의 투과율 저하 문제가 발생하지 않는다.
또한, 상기와 같은 구성 및 제조 방법으로 이루어지는 본 발명은, 제 2 보호 막은 실란(NH3) 가스와 암모니아(SiH4) 가스를 1:1 내지 1:5의 비율로 혼합한 가스를 사용한 플라즈마 화학기상 증착 공정을 형성되므로, 저저항을 가지면서 투과율이 저하되지 않는 제 2 보호막을 얻을 수 있는 장점이 있다.
즉, 본 발명의 바람직한 실시예에 따른 액정표시장치는 종래의 일반적인 액정표시장치의 제 2 기판의 외부 면에 구비되던 ITO층 없이도 효과적인 정전기 제거를 달성할 수 있으며, 광의 투과율 측면에 있어서의 향상을 달성할 수 있어서, 액정표시장치의 화면 표시 품질을 향상시킬 수 있다.
이하, 첨부된 도면을 참조로 하여 본 발명의 바람직한 실시예에 따른 액정표시장치 및 그 제조 방법에 대하여 상세히 설명한다.
먼저, 도 2 내지 도 5를 참조하여 본 발명의 바람직한 실시예에 따른 액정표시장치에 대하여 설명하면 다음과 같다.
도 2 및 도 3에 도시한 바와 같이 본 발명의 바람직한 실시예에 따른 액정표시장치는, 표시 영역(AA)과 비표시 영역(NA)이 정의된 제 1 기판(101); 상기 제 1 기판(101)의 비표시 영역(NA)에 형성된 접지 라인(103) 및 공통전압 라인(104); 상기 제 1 기판(101)의 각 화소에 형성된 박막 트랜지스터(105); 상기 제 1 기판(101)의 박막 트랜지스터(105) 상에 형성된 제 1 보호막(106); 상기 제 1 보호막(106) 상에 형성되며, 1013 Ω이하의 저항을 가지는 제 2 보호막(107); 상기 제 2 보호막(107) 상에 형성되며, 각 화소의 박막 트랜지스터(105)와 연결되도록 형성된 화소전극(108); 상기 각 화소의 화소전극(108)과 엇갈리게 형성되어 화소전극(108)과 함께 수평전계를 형성하며, 상기 공통전압 라인(104)으로부터 공통전압을 공급받는 공통전극(109); 상기 제 2 보호막(107) 상에 형성되어 제 2 보호막(107) 및 접지 라인(103)과 연결된 제 1 정전기제거 패턴(110); 상기 제 1 기판(101)과 대향하도록 배치되어 표시 영역(AA)과 비표시 영역(NA)이 정의된 제 2 기판(102); 상기 제 2 기판(102) 중에 적어도 비표시 영역(NA)에 형성되며, 10 ~ 30의 유전율 및 102 ~ 104Ω의 저항을 가지는 블랙 매트릭스(111); 상기 블랙 매트릭스(111)와 공통전압 라인(104)을 전기적으로 연결하는 제 2 정전기제거 패턴(112); 을 포함하여 구성된다.
이와 같은 구성을 가지는 본 발명의 바람직한 실시예에 따른 액정표시장치의 각 구성요소에 대하여 상세히 설명하면 다음과 같다.
도 2와 도 3에 도시한 바와 같이, 본 발명의 바람직한 실시예에 따른 액정표시장치는 박막 트랜지스터 어레이 기판인 제 1 기판(101)과 컬러필터 기판인 제 2 기판(102)으로 구성된 액정패널이 구비되며, 상기 제 1 기판(101)과 제 2 기판(102) 사이에는 액정층(미도시)이 형성된다.
도 2를 참조하면, 상기 제 1 기판(101)은 화면을 표시하는 표시 영역(AA)과, 상기 표시 영역(AA)의 외곽을 이루는 영역인 비표시 영역(NA)으로 이루어지며, 상기 제 1 기판(101) 상에는 서로 종횡으로 교차하도록 형성됨으로써 표시 영역(AA)에 다수의 화소를 정의하는 게이트 라인(GL)과 데이터 라인(DL)이 형성되고, 각 화 소의 게이트 라인(GL)과 데이터 라인(DL)이 교차하는 영역에는 박막 트랜지스터(105)가 형성되어 게이트 라인(GL) 및 데이터 라인(DL)과 연결된다.
도 2의 A 영역과 도 3을 참조하면, 각 화소에 형성된 상기 박막 트랜지스터(105)는, 상기 제 1 기판(101) 상에 형성된 게이트 전극(105a)과, 상기 게이트 전극(105a) 상에 형성된 게이트 절연막(105b)과, 상기 게이트 절연막(105b) 상에 형성된 반도체 층(105c)과, 상기 반도체 층(105c) 상에 형성된 소스 전극(105d) 및 드레인 전극(105e)을 포함하여 구성된다.
그리고, 본 발명의 바람직한 실시예에 따른 액정표시장치는, 상기 제 1 기판(101) 상의 화소를 구동하기 위한 게이트 구동부 및 데이터 구동부가 구비되며, 상기 게이트 구동부와 데이터 구동부는 칩 온 필름(chip on film) 방법으로 필름 상에 실장되어 제 1 기판(101)에 연결되거나 인쇄회로기판 상에 실장되어 제 1 기판(101)에 연결되는 등 다양한 예가 있는데, 도 2에는 상기 게이트 구동부 및 데이터 구동부가 칩 온 필름 방법으로 형성된 것을 그 예로 하였으며, 또한 상기 게이트 구동부는 다수의 게이트 드라이브 집적회로(120)로 구성되고 데이터 구동부는 다수의 데이터 드라이브 집적회로(121)로 구성된 것을 그 예로 하였다.
그리고, 상기 제 1 기판(101) 상에는 박막 트랜지스터(105)의 게이트 전극(105a)과 동일층에 동일 물질을 이용하여 접지 라인(103)과 공통전압 라인(104)이 형성된다.
본 발명의 바람직한 실시예에 따른 액정표시장치를 설명함에 있어서는 상기 접지 라인(103)과 공통전압 라인(104)이 박막 트랜지스터(105)의 게이트 전 극(105a)과 동일층에 동일 물질을 이용하여 형성된 것을 그 예로 하였지만, 본 발명이 이에 한정되는 것은 아니며 상기 접지 라인(103)과 공통전압 라인(104)은 본 발명의 요지를 벗어나지 않는 범위 내에서 박막 트랜지스터(105)의 게이트 전극(105a)과는 다른 층에 형성될 수도 있을 것이다.
도 2를 참조하면, 상기 게이트 드라이브 집적회로(120)가 실장된 필름에는 게이트 접지라인(120a)이 형성되고 데이터 드라이브 집적회로(121)가 실장된 필름에는 데이터 접지라인(121a)이 형성되는데, 이와 같은 게이트 접지라인(120a)과 데이터 접지라인(121a)은 제 1 기판(101) 상에 형성된 상기 접지라인(103)을 통해 서로 연결된다.
도면에 상세히 도시하지는 않았지만, 상기 데이터 접지라인(121a)은 게이트 드라이브 집적회로(120) 및 데이터 드라이브 접적회로(121)를 구동하고 액정표시장치의 구동 전반을 담당하는 콘트롤 보드(미도시)와 연결된다.
도 3을 참조하면, 상기 제 1 기판(101)의 게이트 절연막(105b) 상에는 제 1 보호막(106)과 제 2 보호막(107)이 차례로 형성된다.
상기 제 2 보호막(107)은 저(低)저항을 가지도록 형성되는데, 더욱 상세히는 1013Ω 이하의 저항을 가지도록 형성되어 제 1 정전기제거 패턴(110)을 통해 접지 라인(103)과 연결되어 정전기 제거 경로를 이루게 되는데, 이에 대한 구체적인 설명은 아래의 제 1 정전기제거 패턴(110)에 대한 설명에서 상세히 하도록 한다.
상기 제 1 보호막(106)과 제 2 보호막(107)에는 접지 라인(103)의 일부 영역 을 노출하는 제 1 콘택홀(117) 및, 공통전압 라인(104)의 일부를 노출하는 제 2 콘택홀(118)이 형성된다.
도 3에는 제 1 기판(101)의 표시 영역(AA)뿐만 아니라 비표시 영역(NA)에도 제 1 보호막(106)과 제 2 보호막(107)의 하부에 게이트 절연막(105b)이 형성된 것을 그 예로 하였으며, 이로 인해 상기 제 1 콘택홀(117)과 제 2 콘택홀(118)은 제 1 보호막(106)과 제 2 보호막(107)뿐만 아니라 게이트 절연막(105b)에 홀이 형성됨으로써 마련된다. 하지만, 본 발명이 이에 한정되는 것은 아니며, 본 발명의 요지를 벗어나지 않는 범위 내에서 상기 게이트 절연막(105b)은 표시 영역(AA)에만 형성될 수도 있으며, 이 경우에 상기 제 1, 2 콘택홀(117, 118)은 제 1 보호막(106)과 제 2 보호막(107)에만 홀이 형성됨으로써 마련될 것이다.
도 2와 도 3을 참조하면, 상기 제 2 보호막(107) 상의 각 화소에는 다수 개로 분기된 화소전극(108)이 형성되며, 이러한 화소전극(108)은 해당 화소 내의 박막 트랜지스터(105)의 드레인 전극(105e)과 연결된다.
그리고, 상기 제 2 보호막(107) 상의 각 화소에는 화소전극(108)과 엇갈리게 형성되어 화소전극(108)과 함께 수평전계를 형성하여 액정층을 구동하는 공통전극(109)이 형성되며, 이러한 공통전극(109)은 상기 공통전압 라인(104)에서 분기되어 형성된 공통전압 부분 라인(104a)으로부터 공통전압을 공급받는다.
도 3을 참조하면, 상기 제 2 보호막(107) 상에는 상기 제 1 콘택홀(117)을 통해 접지 라인(103)과 연결된 제 1 정전기제거 패턴(110)이 형성되며, 이로 인해서 제 2 보호막(107)에서 시작하여 제 1 정전기제거 패턴(110)을 지나서 접지라 인(103)에 이르는 정전기 제거 경로(제 1 경로)가 마련되게 된다. 이때, 상기 제 2 보호막(107)은 상기에 언급한 바와 같이 저저항을 가지도록 형성되므로 정전기에 의한 전하가 이동할 수 있는 경로가 되는 것이 가능하다.
따라서, 액정표시장치의 제조 과정 또는 사용 과정에서 발생한 정전기에 의한 전하가 상기 제 2 보호막(107)으로 전달된 경우에 제 1 정전기제거 패턴(110)을 통해 접지 라인(103)으로 전달되어 제거되게 된다.
도 3을 참조하면, 상기 제 2 기판(102)의 표시 영역(AA)에는 적색, 녹색, 청색의 서브 컬러필터로 이루어진 컬러필터 층(113)이 형성되며, 제 2 기판(102) 중에 적어도 비표시 영역(NA)에는 저(低)저항을 가지는 블랙 매트릭스(111)가 형성된다.
상기 블랙 매트릭스(111)는 비표시 영역(NA)과 표시 영역(AA)의 일부에 형성되는데, 특히 표시 영역(AA) 중에는 제 1 기판(101)의 게이트 라인(GL), 데이터 라인(DL), 박막 트랜지스터(105), 공통전압 부분 라인(104a) 등과 오버랩되는 영역에 형성되며, 10 ~ 30의 유전율 및 102 ~ 104Ω의 저항을 가지도록 형성된다.
도 4는 블랙 매트릭스(111)의 유전율에 따른 블랙 매트릭스(111) 주변의 전계 왜곡에 의한 빛샘 정도를 나타내는 시뮬레이션 자료로서, 특히 화면이 블랙(black)을 구현하는 경우에 블랙 매트릭스(111) 중에서 공통전압 부분 라인(104a)과 오버랩되는 영역에 대한 시뮬레이션 자료이다.
도 4를 참조하면, 상기 블랙 매트릭스(111)는 상기에 언급한 유전율 10 ~ 30 범위 내에 있는 경우에 전계 왜곡에 의한 크로스 토크 및 블랙 매트릭스(111) 주변 영역의 빛샘이 발생하지 않음을 알 수 있다.
그리고, 상기 컬러필터 층(113) 상에는 컬러필터 층(113)을 보호하고 평탄화하는 오버코트 층(114)이 표시 영역(AA) 전체와 비표시 영역(NA) 일부에 대응되도록 형성되는데, 비표시 영역(NA) 중에서 제 2 정전기 제거 패턴(112)이 형성된 영역에는 형성되지 않는다. 이때, 오버코트 층은 3.5 이하의 유전율 및 1010 Ω 이하의 저항을 가지도록 형성된다.
도 3을 참조하면, 상기 블랙 매트릭스(111)는 제 2 정전기제거 패턴(112)을 통해 공통전압 라인(104)과 연결되는데, 상기 제 2 정전기제거 패턴(112)은 상기 제 2 콘택홀(118)을 통해 공통전압 라인(104)과 연결되고, 블랙 매트릭스(111)와는 제 2 기판(102) 상에 형성된 오버코트 층(114)이 노출된 영역을 통해 연결된다.
상기 블랙 매트릭스(111)는 상기와 같이 102 ~ 104Ω의 저항을 가지도록 형성됨으로 인해서 블랙 매트릭스(111)를 시작으로 제 2 정전기제거 패턴(112)을 지나서 공통전압 라인(104)에 이르는 정전기 제거 경로(제 2 경로)가 마련되게 된다.
따라서, 액정표시장치의 제조 과정 및 사용 과정에서 발생한 정전기에 의한 전하가 블랙 매트릭스(111)에 전달될 경우에 제 2 정전기 패턴(112)을 통해 공통전압 라인(104)으로 전달되어 제거되게 된다.
그리고, 상기 오버코트 층(114)은 상기와 같이 1010Ω의 저항을 가지도록 형성됨으로 인해서 정전기에 의한 전하가 이동할 수 있는 경로가 되며, 이와 같은 오 버코트 층(114)이 도 3에 도시한 바와 같이 블랙 매트릭스(111) 또는 제 2 정전기제거 패턴(112)에 접촉되도록 형성된 경우에는 블랙 매트릭스(111), 제 2 정전기제거 패턴(112) 및 공통전압 라인(104)으로 이루어진 정전기 제거 경로(제 2 경로)와 연결되게 된다.
따라서, 액정표시장치의 제조 과정 및 사용 과정에서 발생한 정전기에 의한 전하가 오버코트 층(114)에 전달된 경우에 블랙 매트릭스(111), 제 2 정전기제거 패턴(112)를 통해 공통전압 라인(104)으로 전달되어 제거되게 된다.
도 3을 참조하면, 상기 제 1 기판(101)의 외부 면에는 제 1 도전성 편광판(115)이 구비되고 제 2 기판(102)의 외부 면에는 제 2 도전성 편광판(116)이 구비된다. 여기서, 제 1 기판(101)의 외부 면과 제 2 기판(102)의 외부 면은 제 1 기판(101)과 제 2 기판(102)이 서로 마주보는 면에 반대되는 면이다.
상기 제 1 도전성 편광판(115)과 제 2 도전성 편광판(116)에는 저(低)저항 점착층이 형성되는데, 더욱 상세히 상기 점착층은 109Ω 이하의 저항을 가지도록 형성된다.
상기 제 1 도전성 편광판(115)과 제 2 도전성 편광판(116)에 형성된 점착층이 109Ω 이하의 저항을 가지도록 형성되면, 액정표시장치의 제조 과정 및 사용과정에서 발생한 정전기에 의한 전하가 원활히 이동할 수 있게 된다.
도면에 상세히 도시하지는 않았지만, 상기 제 1 도전성 편광판(115)과 제 2 도전성 편광판(116)은 상부커버, 하부커버 등의 접지 수단에 연결되어 있으며, 액 정표시장치의 제조 과정 및 사용 과정에서 발생하는 정전기에 의한 전하를 접지 수단으로 전달하는 정전기 제거 경로(제 3 경로, 제 4 경로)가 된다.
상술한 바와 같이 본 발명의 바람직한 실시예에 따른 액정표시장치는, 제 2 보호막(107), 제 1 정전기제거 패턴(110), 접지 라인(103)이 연결되어 이루어진 제 1 경로와, 블랙 매트릭스(111), 제 2 정전기제거 패턴(112), 공통전압 라인(104)이 연결되어 이루어진 제 2 경로와, 제 1 도전성 편광판(115)이 접지 수단과 연결됨으로써 이루어진 제 3 경로와, 제 2 도전성 편광판(116)이 접지 수단과 연결됨으로써 이루어진 제 4 경로와 같이 다수의 정전기 제거 경로가 마련되므로, 광의 투과율을 저하시키는 ITO층(종래 기술에 대한 도 1의 30 참조)을 제 2 기판(102)의 외부 면에 구비하지 않고도 효과적인 정전기 제거를 할 수 있다.
본 발명의 바람직한 실시예에 따른 액정표시장치는 상기와 같은 다수의 정전기 제거 경로를 통해 정전기를 효과적으로 제거할 수 있는데, 이를 도 5를 참조하여 설명하면 다음과 같다.
도 5에는 본 발명의 바람직한 실시예에 따른 액정표시장치의 액정패널에 정전기가 가해졌을 경우에 정전기가 소멸하는데 소요되는 시간을 다양한 조건에 따른 다수의 비교 예와 함께 표로 나타내었으며, 본 발명은 종래의 일반적인 액정표시장치에 구비되던 제 2 기판의 외부 면의 ITO층이 없이도 효과적인 정전기 제거가 가능하고 또한 종래의 일반적인 액정표시장치의 단점인 낮은 광 투과율이 보상되었음을 증명하고 있다.
도 5를 참조하면, "저저항 제 2 보호막" 조건은 저저항을 가지는 제 2 보호 막(107)이 구비되었는지의 여부에 대해서 나타내는 항목이며, "제 2 기판 외부면의 ITO층" 조건은 종래의 일반적인 액정표시장치에서 제 2 기판(102)의 외부 면에 구비되던 정전기 제거 목적의 ITO층(종래 기술에 대한 도 1의 20 참조)이 형성되었는지의 여부에 대해서 나타내는 항목이고, "저저항 블랙 매트릭스" 조건은 제 2 기판(102) 상에 형성된 블랙 매트릭스(111)가 저저항을 가지도록 형성되었는지 아니면 종래의 일반적인 액정표시장치에서처럼 고저항을 가지도록 형성되었는지의 여부에 대해서 나타내는 항목이다. 그리고, "편광판" 조건은 제 1 기판(101)과 제 2 기판(102)의 외부 면에 구비된 각각의 편광판(115, 116)이 도전성을 가지도록 형성되었는지의 여부에 대해서 나타내는 항목이며, "제 2 정전기제거 패턴" 조건은 블랙 매트릭스(111)와 공통전압 라인(104)을 전기적으로 연결하는 제 2 정전기제거 패턴(112)이 형성되었는지의 여부에 대해서 나타내는 항목이다.
예를 들어, 도 5의 비교 예 1은, 저저항을 가지는 제 2 보호막 없이 제 1 보호막만 형성되고 제 2 기판의 외부 면에 정전기 제거 목적의 ITO층이 형성되고 블랙 매트릭스는 고저항을 가지도록 형성되고 편광판은 도전성을 가지지 않도록 형성된 경우에 있어서, 제 2 정전기 제거 패턴이 형성된 경우와 형성되지 않은 경우 두 가지 모두에 대한 정전기 소멸 시간이 제시되어 있으며, 제 2 정전기제거 패턴(112)이 형성되지 않는 경우는 상술한 종래의 일반적인 액정표시장치(종래 기술에 대한 도 1 참조)와 동일한 조건을 가지고 있다.
이와 같은 도 5를 참조하면, 본 발명 1은, 저저항을 가지는 제 2 보호막(107)이 형성되고 제 2 기판(101)의 외부 면에 정전기 제거 목적의 ITO층(조래기 술에 대한 도 1의 30 참조)이 형성되지 않고 블랙 매트릭스(111)는 저저항을 가지도록 형성되고 편광판은 제 2 기판(102)의 외부 면에 형성된 것만이 도전성을 가지도록 형성된 경우에 있어서, 제 2 정전기 제거 패턴(112)이 형성된 경우와 제 2 정전기 제거 패턴(112)이 형성되지 않은 경우 두 가지 모두에 대한 정전기 소멸 시간이 제시되어 있는데, 제 2 정전기제거 패턴(112)이 형성된 경우를 비교 예 1과 비교하여 보면 정전기 소멸 시간에 있어서는 큰 차이가 없음을 알 수 있다.
또한, 도 5를 참조하면, 본 발명 2는 상기 본 발명 1의 조건에 추가로 제 1 기판(101)의 외부 면에 형성된 편광판도 도전성을 가지도록 형성된 경우에 있어서, 제 2 정전기 제거 패턴(112)이 형성된 경우와 제 2 정전기 제거 패턴(112)이 형성되지 않은 경우 두 가지 모두에 대한 정전기 소멸 시간이 제시되어 있는데, 제 2 정전기제거 패턴(112)이 형성된 경우에 정전기 소멸 시간에 있어서는 비교 예 1의 경우와는 큰 차이가 없음을 알 수 있으며, 광의 투과율에 있어서는 비교 예 1의 경우보다 0.87[%] 정도 향상되었음을 알 수 있다.
여기서, 백라이트 어셈블리(미도시)로부터 방출된 광은 액정패널을 통과하는 동안 다량이 손실되어 광 효율이 높지 않음을 감안하면, 상기와 같이 광의 투과율이 0.87[%] 증가 되었다는 것은 큰 성과가 있다고 볼 수 있을 것이다.
즉, 본 발명의 바람직한 실시예에 따른 액정표시장치는 종래의 일반적인 액정표시장치의 제 2 기판(102)의 외부 면에 구비되던 ITO층 없이도 효과적인 정전기 제거를 달성할 수 있고, 광의 투과율 측면에 있어서의 향상을 달성할 수 있으므로, 액정표시장치의 화면 표시 품질을 향상시킬 수 있다.
이하, 도 6a 내지 도 6f를 참조하여 본 발명의 바람직한 실시예에 따른 액정표시장치의 제조 방법에 대하여 설명하면 다음과 같다. 본 발명의 바람직한 실시예에 따른 액정표시장치의 제조 방법에 대하여 설명함에 있어서, 도 6a 내지 도 6f에 도시되지 않은 것은 도 2와 도 3을 참조하도록 한다.
먼저, 표시 영역(AA)과 비표시 영역(NA)이 정의된 제 1 기판(101)을 제공한다. 상기 제 1 기판(101)의 표시 영역(AA)은 화면이 표시되는 영역으로서 다수의 화소가 정의되어 있다.
다음으로, 도 6a에 도시한 바와 같이 제 1 기판(101) 상의 비표시 영역(NA)에 접지 라인(103)과 공통전압 라인(104)을 형성하고 표시 영역(AA)의 각 화소 내에 박막 트랜지스터(105)를 형성한다.
즉, 상기 제 1 기판(101) 상에 게이트 전극(105a)을 형성한 후에, 상기 게이트 전극(105a) 상에 게이트 절연막(105b)을 형성하고, 상기 게이트 절연막(105b) 상에 반도체 층(105c)을 형성하고, 상기 반도체 층(105c) 상에 소스 전극(105d) 및 드레인 전극(105e)을 형성하되, 게이트 전극(105a)의 형성 시에는 접지 라인(103)과 공통전압 라인(104)을 동시에 동일 물질로 형성한다.
본 발명의 바람직한 실시예에 따른 액정표시장치의 제조 방법에 있어서 상기 접지라인(103)과 공통전압 라인(104)을 게이트 전극(105a)과 동시에 동일 물질로 형성하는 것을 그 예로 하였지만 본 발명이 이에 한정되는 것은 아니며, 상기 접지라인(103)과 공통전압 라인(104)을 서로 다른 층에 형성하거나 또는 게이트 전극(105a)과 다른 층에 형성하는 등 본 발명의 요지를 벗어나지 않는 범위 내에서 다양한 예가 가능하다.
다음으로, 도 6b에 도시한 바와 같이 접지 라인(103), 공통전압 라인(104) 및 박막 트랜지스터(105) 상에 제 1 보호막(106)을 형성한다.
더욱 상세히 설명하면, 상기 제 1 보호막(106)은 플라즈마 화학 기상 증착 장비를 이용하여 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Depositon; PECVD) 방법을 통해 형성되는데, 제 1 보호막(106)의 형성을 위해서는 실란(NH3) 가스와 암모니아(SiH4) 가스가 혼합된 가스가 사용되며, 이로 인해 제 1 보호막(106)은 질화 실리콘(SiNX)으로 이루어지게 된다. 이때, 상기 실란(NH3) 가스와 암모니아(SiH4) 가스의 혼합비는 1:1 내지 3:1와 같은데, 이와 같이 실란(NH3) 가스와 암모니아(SiH4) 가스의 혼합비를 1:1 내지 3:1로 하여 사용하게 되면 제 1 보호막에 의해 광의 투과율이 저하되는 문제가 방지되는 장점이 있다.
다음으로, 도 6c에 도시한 바와 같이 상기 제 1 보호막(106) 상에 저(低)저항을 가지는, 즉 1013 Ω이하의 저항을 가지는 제 2 보호막(107)을 형성한다.
더욱 상세히 설명하면, 상기 제 2 보호막(107)은 제 1 보호막(106)의 경우와 마찬가지로 플라즈마 화학 기상 증착 방법을 통해 형성되며, 제 2 보호막(107)의 증착을 위해서는 실란(NH3) 가스와 암모니아(SiH4) 가스가 혼합된 가스가 사용되는데, 이로 인해 제 1 보호막(106)은 질화 실리콘(SiNX)으로 이루어지게 된다. 이때, 상기 실란(NH3) 가스와 암모니아(SiH4) 가스의 혼합비는 1:1 내지 1:5와 같다.
종래의 일반적인 액정표시장치에 있어서 보호막을 형성할 시에 저저항을 가지도록 형성하면 광의 투과율이 낮아지는 단점이 존재하여 왔는데, 상술한 본 발명의 경우와 같이 제 2 보호막(107)을 형성하는 과정에서 실란(NH3) 가스와 암모니아(SiH4) 가스의 혼합비를 1:1 내지 1:5로 하여 사용하게 되면, 광의 투과율 저하 없이 제 2 보호막(107)이 저(低)저항을 가지도록 형성할 수 있는 장점이 있다.
다음으로, 도 6d에 도시한 바와 같이 제 1 보호막(106), 제 2 보호막(107) 및 게이트 절연막(105b)에 접지 라인(103)의 일부 영역을 노출하는 제 1 콘택홀(117)을 형성하고 공통전압 라인(104)의 일부 영역을 노출하는 제 2 콘택홀(118)을 형성한다. 이때, 상기 제 1 콘택홀(117) 및 제 2 콘택홀(118)은 제 1 보호막(106), 제 2 보호막(107) 및 게이트 절연막(105b)의 일부를 제거함으로써 형성된다.
본 발명의 바람직한 실시예에 따른 액정표시장치의 제조 방법에 있어서 제 1 콘택홀(117)을 형성하기 위하여 게이트 절연막(105b)의 일부를 제거하는 작업은 제 1 콘택홀(117)을 형성하기 위하여 제 1 보호막(106)과 제 2 보호막(107)의 일부를 제거하는 단계에서 함께 이루어지는 것을 그 예로 하였지만 본 발명이 이에 한정되는 것은 아니며, 제 1 콘택홀(117)을 형성하기 위하여 제 1 보호막(106)과 제 2 보호막(107)의 일부를 제거하는 단계보다 먼저 이루어지는 등 본 발명의 요지를 벗어나지 않는 범위 내에서 다양한 변경이 가능하다.
다음으로, 도 6e에 도시한 바와 같이 상기 제 1 콘택홀(117)을 통해 접지 라인(103)과 연결되는 제 1 정전기제거 패턴(110)을 제 2 보호막(107) 상에 형성한다. 이를 통해 제 1 정전기제거 패턴(110)은 접지 라인(103)과 제 2 보호막(107)을 전기적으로 연결하게 된다. 이와 같은 제 1 정전기제거 패턴(110)의 형성시에는 각 화소 내의 화소전극(108)과 공통전극(109)이 동시에 동일 물질로 형성될 수 있다.
다음으로, 도 6e에 도시한 바와 같이 상기 제 2 콘택홀(118)을 통해 공통전압 라인(104)과 연결되는 제 2 정전기 제거 패턴(112)을 형성한다. 이때, 상기 제 2 정전기제거 패턴(112)은 은(Ag)도트일 수 있다.
다음으로, 표시 영역(AA)과 비표시 영역(NA)이 정의되고, 적어도 비표시 영역(NA)에는 10 ~ 30의 유전율 및 102 ~ 104Ω의 저항을 가지는 블랙 매트릭스(111)가 형성된 제 2 기판(102)을 제공한다. 여기서, 상기 블랙 매트릭스(111)는 제 2 기판(102)의 표시 영역(AA) 중에서는 제 1 기판(101)의 게이트 라인(GL), 데이터 라인(DL), 박막 트랜지스터(105) 및 공통전압 부분 라인(104a)에 대응되는 영역에 형성되어 있다.
다음으로, 상기 제 2 기판(102) 상의 표시 영역(AA) 전체와 비표시 영역(NA)의 일부에 3.5 이하의 유전율 및 1010 Ω 이하의 저항을 가지는 오버코트 층(114)을 형성하되 비표시 영역(NA) 중에서 이후에 상기 제 2 정전기제거 패턴(112)과 접촉될 영역을 포함한 외곽 영역은 오픈되도록 형성한다.
이때, 상기 오버코트 층(114)의 외곽 영역이 노출되도록 형성하는 방법으로 는, 제 2 기판(102) 상의 전체에 오버코트 층(114)을 형성한 후에 제 2 기판(102)의 가장자리에 대응되는 영역을 제거하기 위해 수행하는 EBR(edge bead remove) 작업 시에 제 2 정전기제거 패턴(112)과 연결될 영역이 노출되도록 형성하는 방법과, 또는 슬릿 노즐을 이용하여 제 2 기판(102) 상에 오버코트 층(114)을 형성할 시에 도포 영역을 제어함으로써 제 2 정전기제거 패턴(112)과 연결될 영역이 노출되도록 형성하는 방법 등이 있다.
다음으로, 도 6f에 도시한 바와 같이 제 1 기판(101)과 제 2 기판(102)을 합착하여 제 2 정전기제거 패턴(112)이 제 2 기판(102)의 블랙 매트릭스(111)와 연결되도록 한다.
다음으로, 도 6f에 도시한 바와 같이 제 1 기판(101)의 외부 면에 제 1 도전성 편광판(115)을 부착하고 제 2 기판(102)의 외부 면에는 제 2 도전성 편광판(116)을 부착한다. 이때, 상기 제 1 도전성 편광판(115)과 제 2 도전성 편광판(116)에 형성된 점착층은 109 Ω 이하의 저항을 갖는다.
본 발명의 바람직한 실시예에 따른 액정표시장치의 제조 방법을 설명함에 있어서, 상기 제 1 도전성 편광판(115)과 제 2 도전성 편광판(116)은 제 1 기판(101)과 제 2 기판(102)이 합착된 이후에 부착하는 것을 그 예로 하였지만 본 발명이 이에 한정되는 것은 아니며, 상기 제 1 도전성 편광판(115)과 제 2 도전성 편광판(116)은 제 1 기판(101)과 제 2 기판(102)이 합착되기 이전에 부착될 수도 있을 것이다.
도 1은 종래의 일반적인 액정표시장치를 도시한 단면도.
도 2는 본 발명의 바람직한 실시예에 따른 액정표시장치에 있어서 제 1 기판의 일부를 간략히 도시한 평면도.
도 3은 도 2의 Ⅰ-Ⅰ' 선을 따라 절단한 단면과 A영역을 절단한 단면을 도시한 단면도.
도 4는 도 2, 3에 도시한 본 발명의 바람직한 실시예에 따른 액정표시장치에 있어서 블랙 매트릭스의 유전율에 따른 블랙 매트릭스 주변의 빛샘 정도를 나타내는 시뮬레이션 자료.
도 5는 도 2, 3에 도시한 본 발명의 바람직한 실시예에 따른 액정표시장치에 있어서 액정패널에 정전기가 가해졌을 경우에 정전기가 소멸하는데 소요되는 시간을 다수의 비교 예와 함께 나타낸 표.
도 6a내지 도 6f는 본 발명의 바람직한 실시예에 따른 액정표시장치의 제조 단계를 도시한 단면도.
**도면의 주요 부분에 대한 부호의 설명**
101 : 제 1 기판 102 : 제 2 기판
103 : 접지 라인 104 : 공통전압 라인
106 : 제 1 보호막 107 : 제 2 보호막
110 : 제 1 정전기제거 패턴 111: 블랙 매트릭스
112 : 제 2 정전기제거 패턴 114 : 오버코트 층
115 : 제 1 도전성 편광판 116 : 제 2 도전성 편광판
117 : 제 1 콘택홀 118 : 제 2 콘택홀
120 : 게이트 드라이브 집적회로 121 : 데이터 드라이브 집적회로
120a : 게이트 접지 라인 121a : 데이터 접지 라인
Claims (11)
- 표시 영역과 비표시 영역이 정의된 제 1 기판;상기 제 1 기판의 비표시 영역에 형성된 접지 라인 및 공통전압 라인;상기 제 1 기판의 각 화소에 형성된 박막 트랜지스터;상기 제 1 기판의 박막 트랜지스터 상에 형성된 제 1 보호막;상기 제 1 보호막 상에 형성되며, 1013 Ω 이하의 저항을 가지는 제 2 보호막;상기 제 2 보호막 상에 형성되며, 각 화소의 박막 트랜지스터와 연결되도록 형성된 화소전극;상기 각 화소의 화소전극과 엇갈리게 형성되어 화소전극과 함께 수평전계를 형성하며, 상기 공통전압 라인으로부터 공통전압을 공급받는 공통전극;상기 제 2 보호막 상에 형성되어 제 2 보호막 및 접지 라인과 연결된 제 1 정전기제거 패턴;상기 제 1 기판과 대향하도록 배치되어 표시 영역과 비표시 영역이 정의된 제 2 기판;상기 제 2 기판 중에 적어도 비표시 영역에 형성되며, 10 ~ 30의 유전율 및 102 ~ 104Ω의 저항을 가지는 블랙 매트릭스;상기 블랙 매트릭스와 공통전압 라인을 전기적으로 연결하는 제 2 정전기제 거 패턴;을 포함하여 구성된 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서, 상기 제 1 보호막과 제 2 보호막에는 접지 라인의 일부를 노출하는 제 1 콘택홀이 형성되며,상기 제 1 정전기제거 패턴은 제 1 콘택홀을 통해 접지 라인과 연결된 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서, 상기 제 1 보호막과 제 2 보호막에는 공통전압 라인의 일부를 노출하는 제 2 콘택홀이 형성되며,상기 제 2 정전기제거 패턴은 제 2 콘택홀을 통해 공통전압 라인과 연결된 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서, 상기 제 2 기판 상의 비표시 영역의 일부와 표시 영역에는 3.5 이하의 유전율 및 1010Ω 이하의 저항을 가지는 오버코트 층이 형성되며,상기 오버코트 층은 비표시 영역 중에는 블랙 매트릭스가 제 2 정전기제거 패턴과 연결된 지점의 내부 영역에 형성된 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서, 상기 제 1 기판의 외부면에는 점착층이 형성된 제 1 도전 성 편광판이 추가로 구비되며,상기 제 1 도전성 편광판의 점착층의 저항은 109Ω 이하인 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서, 상기 제 2 기판의 외부면에는 점착층이 형성된 제 2 도전층 편광판이 추가로 구비되며,상기 제 2 도전성 편광판의 점착층의 저항은 109Ω 이하인 것을 특징으로 하는 액정표시장치.
- 다수의 화소가 정의된 표시 영역과, 상기 표시 영역 이외 영역인 비표시 영역을 포함하는 제 1 기판을 제공하는 단계;상기 제 1 기판 상의 비표시 영역에 접지 라인, 공통전압 라인을 형성하고 표시 영역의 각 화소 내에 박막 트랜지스터를 형성하는 단계;상기 접지 라인, 공통전압 라인 및 박막 트랜지스터 상에 제 1 보호막을 형성하는 단계;실란(NH3) 가스와 암모니아(SiH4) 가스를 1:1 내지 1:5의 비율로 혼합한 가스를 사용한 플라즈마 화학기상 증착 공정을 통해 상기 제 1 보호막 상에 1013 Ω이하의 저항을 가지는 제 2 보호막을 형성하는 단계;를 포함하여 이루어지는 것을 특징으로 하는 액정표시장치의 제조 방법.
- 제 7 항에 있어서, 제 1 보호막을 형성하는 단계는,실란(NH3) 가스와 암모니아(SiH4) 가스를 1:1 내지 3:1의 비율로 혼합한 가스를 사용한 플라즈마 화학기상 증착 공정을 통해 수행되는 것을 특징으로 하는 액정표시장치의 제조 방법.
- 제 7 항에 있어서, 제 2 보호막을 형성하는 단계 이후에는,상기 제 1 보호막과 제 2 보호막의 일부를 제거하여, 접지 라인의 일부 영역을 노출하는 제 1 콘택홀을 형성하고 공통전압 라인의 일부 영역을 노출하는 제 2 콘택홀을 형성하는 단계;상기 제 1 콘택홀을 통해 접지 라인과 연결되는 제 1 정전기제거 패턴을 제 2 보호막 상에 형성하는 단계;상기 제 2 콘택홀을 통해 공통전압 라인과 연결되는 제 2 정전기제거 패턴을 형성하는 단계;표시 영역과 비표시 영역이 정의되고, 적어도 비표시 영역에는 10 ~ 30의 유전율 및 102 ~ 104Ω의 저항을 가지는 블랙 매트릭스가 형성된 제 2 기판을 제공하는 단계;상기 제 2 기판 상의 비표시 영역의 일부와 표시 영역에 3.5 이하의 유전율 및 1010 Ω 이하의 저항을 가지는 오버코트 층을 형성하되, 비표시 영역 중에는 이후에 제 2 정전기제거 패턴과 연결될 지점의 내부 영역에 형성하는 단계;상기 제 1 기판과 제 2 기판을 합착하여 제 2 정전기제거 패턴이 제 2 기판의 블랙 매트릭스와 연결되도록 하는 단계;를 포함하여 이루어지는 것을 특징으로 하는 액정표시장치의 제조 방법.
- 제 7 항에 있어서, 상기 제 1 기판의 외부면에 제 1 도전성 편광판을 부착하는 단계가 추가로 이루어지며, 상기 제 1 도전성 편광판의 점착층의 저항은 109 Ω 이하인 것을 특징으로 하는 액정표시장치의 제조 방법.
- 제 9 항에 있어서, 상기 제 2 기판의 외부면에 제 2 도전성 편광판을 부착하는 단계가 추가로 이루어지며, 상기 제 2 도전성 편광판의 점착층의 저항은 109 Ω 이하인 것을 특징으로 하는 액정표시장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080040505A KR101298610B1 (ko) | 2008-04-30 | 2008-04-30 | 액정표시장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080040505A KR101298610B1 (ko) | 2008-04-30 | 2008-04-30 | 액정표시장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090114722A true KR20090114722A (ko) | 2009-11-04 |
| KR101298610B1 KR101298610B1 (ko) | 2013-08-26 |
Family
ID=41555941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080040505A KR101298610B1 (ko) | 2008-04-30 | 2008-04-30 | 액정표시장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101298610B1 (ko) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120067029A (ko) * | 2010-12-15 | 2012-06-25 | 삼성모바일디스플레이주식회사 | 터치 스크린 일체형 평판 표시 장치 |
| CN105068306A (zh) * | 2015-09-21 | 2015-11-18 | 京东方科技集团股份有限公司 | 彩膜基板、显示面板和显示装置 |
| CN105954919A (zh) * | 2016-07-11 | 2016-09-21 | 京东方科技集团股份有限公司 | 液晶显示面板及其制作方法以及显示装置 |
| KR20180043557A (ko) * | 2016-10-20 | 2018-04-30 | 삼성전자주식회사 | 정전기 방전 보호를 포함하는 터치 디스플레이 및 그것을 포함하는 전자 장치 |
| CN109116606A (zh) * | 2018-09-14 | 2019-01-01 | Oppo（重庆）智能科技有限公司 | 显示屏、显示屏的制造方法及电子设备 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102203769B1 (ko) * | 2014-12-29 | 2021-01-15 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| CN104698710A (zh) * | 2015-04-01 | 2015-06-10 | 上海天马微电子有限公司 | 一种阵列基板以及液晶显示装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100928921B1 (ko) * | 2002-12-11 | 2009-11-30 | 엘지디스플레이 주식회사 | 횡전계모드 액정표시소자 |
| KR20060080392A (ko) * | 2005-01-05 | 2006-07-10 | 삼성전자주식회사 | 박막트랜지스터 기판과 그 제조방법 |
| KR101267065B1 (ko) * | 2006-01-23 | 2013-05-23 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
-
2008
- 2008-04-30 KR KR1020080040505A patent/KR101298610B1/ko active IP Right Grant
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120067029A (ko) * | 2010-12-15 | 2012-06-25 | 삼성모바일디스플레이주식회사 | 터치 스크린 일체형 평판 표시 장치 |
| US8692788B2 (en) | 2010-12-15 | 2014-04-08 | Samsung Display Co., Ltd. | Flat panel display device with touch screen |
| TWI512698B (zh) * | 2010-12-15 | 2015-12-11 | Samsung Display Co Ltd | 具有觸控螢幕之平面面板顯示裝置 |
| CN105068306A (zh) * | 2015-09-21 | 2015-11-18 | 京东方科技集团股份有限公司 | 彩膜基板、显示面板和显示装置 |
| CN105954919A (zh) * | 2016-07-11 | 2016-09-21 | 京东方科技集团股份有限公司 | 液晶显示面板及其制作方法以及显示装置 |
| WO2018010445A1 (zh) * | 2016-07-11 | 2018-01-18 | 京东方科技集团股份有限公司 | 液晶显示面板及其制作方法以及显示装置 |
| KR20180043557A (ko) * | 2016-10-20 | 2018-04-30 | 삼성전자주식회사 | 정전기 방전 보호를 포함하는 터치 디스플레이 및 그것을 포함하는 전자 장치 |
| CN109116606A (zh) * | 2018-09-14 | 2019-01-01 | Oppo（重庆）智能科技有限公司 | 显示屏、显示屏的制造方法及电子设备 |
| CN109116606B (zh) * | 2018-09-14 | 2021-08-24 | Oppo（重庆）智能科技有限公司 | 显示屏、显示屏的制造方法及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101298610B1 (ko) | 2013-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101108782B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| US7528917B2 (en) | Liquid crystal display device having structure of color filter on TFT and using in plane switching mode | |
| US8325311B2 (en) | Liquid crystal display device and method of fabricating the same | |
| US9568795B2 (en) | Liquid crystal display device | |
| US9240149B2 (en) | Liquid crystal display device and method of fabricating the same | |
| KR101298610B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP5627179B2 (ja) | 最小面積の液晶表示素子 | |
| KR20130097879A (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| TW200837441A (en) | Liquid crystal display device | |
| JP2006018275A (ja) | 画素領域外郭部の光漏れを防止するｃｏｔ構造液晶表示装置及びその製造方法 | |
| KR20030016534A (ko) | 액정 표시 장치 | |
| US20110234936A1 (en) | High light transmittance in-plane switching liquid crystal display device and method for manufacturing the same | |
| KR20070005965A (ko) | 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치 | |
| KR20110036456A (ko) | 액정표시소자 | |
| KR20130104429A (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| KR20090009630A (ko) | 표시 패널 어셈블리, 그 제조 방법 및 이를 구비한 표시장치 | |
| KR101832270B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR20130039289A (ko) | 액정표시장치 및 그 제조방법 | |
| US20040046918A1 (en) | In-plane switching mode liquid crystal display device and fabrication method thereof | |
| US20070229752A1 (en) | Liquid crystal display apparatus | |
| KR101667055B1 (ko) | 표시장치 및 그 제조방법 | |
| KR20130022802A (ko) | 액정표시장치 | |
| KR20050083433A (ko) | 수평 전계형 액정 표시 장치 및 그 제조 방법 | |
| KR20080001900A (ko) | 수평 전계형 액정표시장치 및 그 제조 방법 | |
| KR101232337B1 (ko) | 액정표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160712 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170713 Year of fee payment: 5 |