JP2002182246A - 液晶表示装置及び液晶表示装置の欠陥修復方法 - Google Patents

液晶表示装置及び液晶表示装置の欠陥修復方法

Info

Publication number
JP2002182246A
JP2002182246A JP2000383829A JP2000383829A JP2002182246A JP 2002182246 A JP2002182246 A JP 2002182246A JP 2000383829 A JP2000383829 A JP 2000383829A JP 2000383829 A JP2000383829 A JP 2000383829A JP 2002182246 A JP2002182246 A JP 2002182246A
Authority
JP
Japan
Prior art keywords
bus line
repair
liquid crystal
storage capacitor
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000383829A
Other languages
English (en)
Other versions
JP4001712B2 (ja
Inventor
Kiyoshi Ozaki
喜義 尾崎
Yoji Nagase
洋二 長瀬
Kenichi Nagaoka
謙一 長岡
Kunio Matsubara
邦夫 松原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2000383829A priority Critical patent/JP4001712B2/ja
Priority to KR1020010015849A priority patent/KR100705424B1/ko
Priority to US09/819,291 priority patent/US20010028418A1/en
Priority to TW090107417A priority patent/TW565813B/zh
Publication of JP2002182246A publication Critical patent/JP2002182246A/ja
Application granted granted Critical
Publication of JP4001712B2 publication Critical patent/JP4001712B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 本発明は、液晶表示装置及びその欠陥修復方
法に係り、表示パネル内に断線欠陥が生じた場合、レー
ザＣＶＤによる部分配線を組み合わせることにより、簡
単に断線個所の修復が行えるようにする液晶表示装置の
欠陥修復方法を提供することを目的とする。 【解決手段】 データバスライン１０１に断線部２３１
があるとき、断線部２３１の両側のデータバスライン１
０１上の保護膜にデータバスライン１０１の線幅よりも
大きい穴径であってデータバスライン１０１の上面を開
口するとともに両側部に基板面に到達する空間を形成し
て開口する断線修復用コンタクトホール２３３、２３５
をそれぞれ形成する。断線修復用コンタクトホール２３
３、２３５のそれぞれをレーザＣＶＤ膜で埋めるととも
に、保護膜上で２つの断線修復用コンタクトホール２３
３、２３５をレーザＣＶＤ膜２３１で接続する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クス型液晶表示装置及びその欠陥修復方法に関する。
【０００２】
【従来の技術】（従来技術１）液晶表示装置の液晶表示
パネルは、ＴＦＴ（薄膜トランジスタ）等が形成された
ＴＦＴ基板とカラーフィルタ等が形成されたカラーフィ
ルタ基板（対向基板ともいわれる。以下、ＣＦ基板とい
う）の２枚のガラス基板を対向させその間に液晶を封入
して貼り合わせた構造を有している。
【０００３】ＴＦＴ基板には、複数本のゲートバスライ
ンと、層間絶縁膜を介してこれらのゲートバスラインと
交差する複数本のデータバスラインと、ゲートバスライ
ンとデータバスラインにより画定される画素領域内をゲ
ートバスラインに並行して横断する蓄積容量バスライン
と、ゲートバスライン及びデータバスラインをそれぞれ
外部接続用の端子部に接続する引き出し線（リード線）
とが設けられている。なお、各バスラインの交差点近傍
には、ドレイン電極がデータバスラインに接続されるＴ
ＦＴが形成されている。ＴＦＴのソース電極は、画素領
域に配置される画素電極に接続される。
【０００４】ところで、液晶表示装置において製造コス
トの低減は重要な課題である。コスト低減には、まず、
製造歩留まりの向上が強く望まれる。液晶表示装置の製
造歩留まりを低下させる原因の一つに、ゲートバスライ
ンやデータバスライン、蓄積容量バスラインなどの配線
パターンに生じる断線や、それら配線間の層間短絡など
がある。
【０００５】例えばゲートバスラインに断線が生じる
と、駆動回路がゲートバスラインの片側だけに接続して
いる場合には当該表示パネルは不良品となる。データバ
スラインに発生する断線に対しては、表示パネルの周囲
にリペア配線を設け、断線したデータバスラインをＹＡ
Ｇレーザ等によるレーザウェルディングを用いてリペア
配線と接続する修復方法が採用されているが、パネル設
計上配線引き回しが複雑になるという問題がある。
【０００６】また、液晶表示装置の製造歩留まりを低下
させる他の原因として、ゲートバスラインとデータバス
ラインとが短絡する層間短絡（線欠陥）、または、デー
タバスラインと蓄積容量バスラインとが短絡する層間短
絡がある。従来では、パネル表示領域外にリペア配線を
設け、表示パネル内に線欠陥が生じた場合、該当するバ
スラインの短絡部分を切断し、当該バスラインをパネル
表示領域外にレイアウトされたリペア配線にレーザで接
続することによりリペアする方法が採用されていた。し
かし、このリペア方法では、リペアできる配線数（バス
ラインの数）がパネル表示領域外のリペア配線数及びブ
ロック内リペア可能数により制限されるので、線欠陥が
制限数よりも多い場合にはリペアできない線欠陥が残っ
てしまうため当該表示パネルを不良品にせざるを得ない
という問題が生じていた。
【０００７】（従来技術２）近年、アクティブマトリク
ス型液晶表示装置は、大型化・高精細化が進んでいる。
しかし、大型化・高精細化が進むと配線負荷容量が増加
し、水平走査時間は短くなる。このため、配線に求めら
れる抵抗値がこれまで以上に小さくなる。特に、蓄積容
量電極に電位を与えるための蓄積容量バスラインの抵抗
の増大は横クロストークなどの表示品質の重大な劣化を
招くことになる。このため、蓄積容量バスラインの両端
から電圧を供給して時定数を低減するような工夫がなさ
れている。しかし、このような構造では、必ずゲートバ
スラインと蓄積容量バスラインを一括して接続するため
の電極が交差する部分が存在する。
【０００８】図１は、液晶表示装置を示す図である。液
晶表示装置はＴＦＴ基板１８とＣＦ基板４０の間に液晶
が封入され、液晶が封入された部分が表示領域３８とな
っている。ＴＦＴ基板１８の端部では、ゲートバスライ
ンやデータバスライン（ドレインバスラインともいわれ
る）が複数のゲートバスライン群４８やデータバスライ
ン群５０としてまとめられ、それぞれＴＡＢ基板４４，
４６に接続されている。ＴＡＢ基板４４，４６は、プリ
ント配線基板４２に接続されている。
【０００９】図２は、図１中破線で囲んだ部分の拡大図
である。ゲートバスライン１０は、表示領域に形成され
たＴＦＴ３０のゲートに接続され、端部はゲート端子
（ＴＡＢ端子）に接続される。表示領域の画素は、ゲー
トバスライン１０とデータバスライン３４に囲まれた領
域にＴＦＴ３０が形成され、ＴＦＴ３０に画素電極３２
が接続されている。画素領域の中央部には、ゲートバス
ライン１０と平行し、ゲートバスライン１０と同一工程
で形成された蓄積容量バスライン２２が形成されてい
る。また、ゲートバスライン１０は、静電気によるＴＦ
Ｔの破壊を防止するために、保護素子２８を介してガー
ドリング２６に接続されている。
【００１０】各蓄積容量バスライン２２は、蓄積容量バ
スライン接続電極２４及び接続部２４ａ，２４ｂを介し
て蓄積容量バスライン一括電極１６と接続されている．
蓄積容量バスライン一括電極１６はデータバスライン１
０と同一工程で形成され、蓄積容量バスライン接続電極
２４は画素電極３２と同一工程で形成される。蓄積容量
バスライン一括電極１６は、複数の蓄積容量バスライン
２２に共通して設けられ、複数の蓄積容量バスライン２
２と接続されている。
【００１１】ところで、ゲートバスライン１０は、蓄積
容量バスライン一括電極１６と交差している。図３は、
ゲートバスライン１０と蓄積容量バスライン一括電極１
６との交差部を示す。この部分で、製造工程中に静電気
などによって短絡が発生すると、ゲートバスライン方向
の線欠陥を招いてしまう。図４は、他の従来の交差部の
構成を示す図である。図４の構成では、ゲートバスライ
ン１０が蓄積容量バスライン一括電極１６と交差する部
分で２つの分岐部１０ｄ，１０ｅに分岐している。製造
工程中に静電気などによって交差部に短絡が発生した場
合、パターン認識による検査で短絡位置を確認した上
で、短絡している方の分岐部をレーザ処理等で切断、分
離して正常化する。
【００１２】しかしながら、実際に発生する短絡の全て
がパターン認識による検査で認識できるわけではない。
よって、見かけ上は何ら問題がないように見えても、非
常に小さな短絡が存在する場合も多い。さらに、短絡が
あることが電気的な試験で分かったとしても、分岐部の
どちらを切断、分離すれば良いかが分からず、短絡欠陥
の修復率（救済率）を著しく低下させる原因となってい
た。
【００１３】（従来技術３）図５は一般的なＴＮ型液晶
表示装置の表示領域における断面図、図６は同じくその
液晶表示装置のＴＦＴ基板を示す平面図である。なお、
図５は図６のＸ−Ｘ線に対応する位置における断面を示
している。ＴＮ型液晶表示装置は、ＴＦＴ基板１８と、
ＣＦ基板４０と、これらのＴＦＴ基板１８とＣＦ基板４
０との間に封入された液晶７９とにより構成されてい
る。
【００１４】ＴＦＴ基板１８は、以下に示すように構成
されている。すなわち、ガラス基板５１上には、第１の
配線層として、複数本のゲートバスライン５２と複数本
の蓄積容量バスライン５３とが形成されている。各ゲー
トバスライン５２は相互に平行に形成されており、各ゲ
ートバスライン５２の間にそれぞれ蓄積容量バスライン
５３がゲートバスライン５２に対し平行に配置されてい
る。
【００１５】これらのゲートバスライン５２及び蓄積容
量バスライン５３の上には第１の絶縁膜（ゲート絶縁
膜：図示せず）が形成されている。ゲートバスライン５
２の上方の第１の絶縁膜の上には、スイッチング用ＴＦ
Ｔ５６の活性層となるアモルファスシリコン膜５４が形
成されている。また、第１の絶縁膜の上には、第２の配
線層として、データバスライン５５、ＴＦＴ５６のソー
ス電極５６ｓ及びドレイン電極５６ｄが形成されてい
る。データバスライン５５はゲートバスライン５２に対
し直角に交差するように形成されており、ソース電極５
６ｓ及びドレイン電極５６ｄはアモルファスシリコン膜
５４の幅方向の両側に相互に離隔して形成されている。
また、ドレイン電極５６ｄはデータバスライン５５に接
続されている。ゲートバスライン５２及びデータバスラ
イン５５で区画された矩形の領域がそれぞれ画素領域と
なっている。
【００１６】これらのデータバスライン５５、ソース電
極５６ｓ及びドレイン電極５６ｄの上には第２の絶縁膜
（保護絶縁膜）５８が形成されており、この第２の絶縁
膜５８の上にはＩＴＯ（indium-tin oxide：インジウム
酸化スズ）からなる透明画素電極５９が形成されてい
る。この画素電極５９は、第２の絶縁膜５８に形成され
たコンタクトホール５８ａを介してＴＦＴ５６のソース
電極５６ｓに電気的に接続されている。
【００１７】画素電極５９の上には、液晶分子の配向方
向を決定する配向膜５７が形成されている。この配向膜
５７は例えばポリイミドからなり、ラビング等による配
向処理が施されている。一方、ＣＦ基板４０は以下のよ
うに構成されている。すなわち、ガラス基板７１の一方
の面（図５では下面）には、Ｃｒ（クロム）等の遮光性
物質からなり各画素間の領域及びＴＦＴ形成領域を遮光
するブラックマトリクス７２が形成されている。また、
ＴＦＴ基板１８の各画素電極５９に対向する位置に、赤
色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）のいずれか１色の
カラーフィルタ７３が形成されている。
【００１８】カラーフィルタ７３の下側にはＩＴＯから
なるコモン電極７４が形成されており、このコモン電極
７４の下には、例えばポリイミドからなる配向膜７５が
形成されている。この配向膜７５にもラビング等による
配向処理が施されている。ＴＦＴ基板１８とＣＦ基板４
０との間には、ＴＦＴ基板１８とＣＦ基板４０との間隔
が一定となるように、例えば直径が均一の球形又は円柱
形のスペーサ（図示せず）が配置されている。また、Ｔ
ＦＴ基板１８の下側及びＣＦ基板４０の上側には、それ
ぞれ偏光板（図示せず）が配置されている。
【００１９】このように構成された液晶表示パネルにお
いて、駆動回路からゲートバスライン５２及びデータバ
スライン５５に所定のタイミングで走査信号及び映像信
号を供給し、画素電極５９とコモン電極７４との間の電
圧を画素毎に制御することにより、所望の画像を表示す
ることができる。ところで、液晶表示装置では、その製
造工程において、ごみ等の付着などによりパターニング
が正常に行われず、短絡や断線が発生して、画素が常時
点灯した状態、常時非点灯の状態又は他の画素と同時に
点灯してしまう状態になることがある。通常、液晶表示
装置では一定数以下の点状欠陥は許容されるが、欠陥数
が多くなると不良品となってしまう。
【００２０】従来から点状欠陥を修復する方法として、
欠陥画素の画素電極とゲートバスライン又は蓄積容量バ
スラインとをレーザウェルディングにより接続する方法
が知られている。例えば、ＴＦＴのソース電極とドレイ
ン電極との間が短絡した場合は、ソース電極又はドレイ
ン電極をレーザで切断して画素電極とデータバスライン
との間を電気的に切り離し、画素電極とゲートバスライ
ン又は蓄積容量バスラインとをレーザによって溶融接合
（ウェルディング）している。これによって欠陥画素が
常時非点灯状態となり、欠陥を目立たなくすることがで
きる。
【００２１】しかしながら、上述した従来の液晶表示装
置の欠陥修復方法は、欠陥を目立たなくすることはでき
るが、正常に駆動できるようにするものではない。特開
平２−１５３３２４号には、スイッチング用ＴＦＴの他
に予備ＴＦＴを設けておき、欠陥が発生した場合にはス
イッチング用ＴＦＴをデータバスラインから分離し、予
備ＴＦＴと画素電極とを接続して、欠陥を補修する液晶
表示装置の欠陥補修方法が記載されている。しかし、こ
の方法では、予備ＴＦＴのドレイン電極が配線を介して
データバスラインに予め接続されているので、負荷容量
（Ｃgs）が大きく、表示品質の低下を招く。
【００２２】特開平３−１７１０３４号及び特開平９−
９０４０８号にも、スイッチング用ＴＦＴの他に予備Ｔ
ＦＴを設けた液晶表示装置が記載されている。これらの
液晶表示装置では、予備ＴＦＴのドレイン電極がデータ
バスラインに接続されていないので、負荷容量は比較的
小さい。しかし、これらの液晶表示装置では、予備ＴＦ
Ｔのドレイン電極とデータバスラインとを接続するため
の予備配線を予め設けておくことが必要である。この予
備配線は、絶縁膜を挟んでデータバスライン及び予備Ｔ
ＦＴのドレイン電極が重なっているため、負荷容量の低
減が十分であるとはいえない。
【００２３】（従来技術４）図７はゲートバスラインに
断線が発生したときの修復方法を示す図である。図７
（ａ）はデータバスラインの一端側とＴＡＢ端子との接
続部の近傍を示し、図７（ｂ）はデータバスラインの他
端側近傍を示している。各データバスライン５５の一端
側はＴＡＢ端子６０に接続されている。液晶表示装置
は、これらのＴＡＢ端子６０を介してＴＡＢ基板と接続
される。この図７（ａ），（ｂ）に示すように、データ
バスライン５５の一端側には、複数本のデータバスライ
ン５５に交差する第１のリペア配線６２が設けられてい
る。この第１のリペア配線６２は、ＴＡＢ端子６０に並
んで配置された予備ＴＡＢ端子６１に接続されている。
また、各データバスライン５５には、リペア配線６２と
の交差部分にリペア端子５５ａが設けられている。
【００２４】データバスライン５５の他端側には、デー
タバスライン５５の端部に設けられたリペア端子５５ｂ
の下方を通る第２のリペア配線６３と、複数本（図では
２本）の第３のリペア配線６４が設けられている。第２
のリペア配線６３の先端部はＬ字状に屈曲しており、こ
の先端部分が第３のリペア配線６４と交差している。第
３のリペア配線６４は、予備ＴＡＢ端子６５に接続され
ている。
【００２５】以下、上記の液晶表示装置の欠陥修復方法
について、図７（ａ），（ｂ）及び図８（ａ），（ｂ）
を参照して説明する。図８（ａ）は図７（ａ）のXI−XI
線による断面図、図８（ｂ）は図７（ｂ）のXII −XII
線による断面図である。但し、図８（ａ），（ｂ）中に
×印で示す位置でデータバスライン５５が断線したとも
のする。また、図８（ａ），（ｂ）において、符号７１
は第１の絶縁膜（ゲート絶縁膜）、符号７２は第２の絶
縁膜（保護絶縁膜）である。
【００２６】まず、図７（ａ），図８（ａ）に示すよう
に、断線が発生したデータバスライン５５と第１のリペ
ア配線６２との交差部分にレーザを照射して、データバ
スライン５５のリペア端子５５ａとリペア配線６２とを
レーザウェルディングする。また、図７（ｂ），図８
（ｂ）に示すように、第２のリペア配線６３とデータバ
スライン５５のリペア端子５５ｂとをレーザウェルディ
ングにより接続し、第２のリペア配線６３と第３のリペ
ア配線６４との交差部にレーザを照射して、第２のリペ
ア配線６３と第３のリペア配線６４とをレーザウェルデ
ィングする。
【００２７】そして、予備ＴＡＢ端子６１とＴＡＢ端子
６５とをワイヤ等によって電気的に接続し、断線したデ
ータバスライン５５の両端に同じ映像信号が供給される
ようにする。これにより、液晶表示装置を正常に動作さ
せることができる。しかしながら、図７，図８に示す方
法では、第１のリペア配線６２及び第２のリペア配線６
３がデータバスライン５５と交差しているため、交差部
分で容量が発生する。近年の液晶表示装置の大型化及び
高精細化にともなって、リペア配線の配線抵抗が大きく
なり、且つ、交差部の容量が大きくなる。これにより、
欠陥部分を修復しても、信号遅延が大きく、薄い線欠陥
や点欠陥となることがある。従って、リペア配線の本数
が制限されるという問題点がある。
【００２８】
【発明が解決しようとする課題】本発明の目的は、表示
パネル内に断線欠陥が生じた場合、レーザ光を使用した
化学的蒸気薄膜形成法（レーザＣＶＤ）による部分配線
を組み合わせることにより、簡単に断線箇所の修復が行
えるようにする液晶表示装置の欠陥修復方法を提供する
ことにある。
【００２９】本発明の他の目的は、表示パネル内に線欠
陥が生じた場合、レーザＣＶＤにより線欠陥を表示領域
内で修復して良品化した液晶表示装置及びその欠陥修復
方法を提供することにある。更に、本発明の他の目的
は、ゲートバスラインと蓄積容量バスラインを一括して
接続する電極が交差する部分で短絡が生じても、確実に
欠陥を修復することを可能とする構成、および、修復す
る方法を提供することである。
【００３０】更にまた、本発明の他の目的は、欠陥が発
生した画素を修復して正常な画素とすることができ、且
つ負荷容量が小さくてすむ液晶表示装置の欠陥修復方
法、及びその欠陥修復方法によって欠陥を容易に修復可
能とした液晶表示装置を提供することである。更にま
た、本発明の他の目的は、ゲートバスライン又はデータ
バスラインに断線が発生しても容易に修復可能な液晶表
示装置及びその欠陥修復方法を提供することである。
【００３１】
【課題を解決するための手段】本願請求項１に記載の液
晶表示装置の欠陥修復方法は、断線した配線の断線両端
部上に、前記配線幅より長い幅を有し前記配線上面及び
両側面が露出する深さの断線修復用コンタクトホールを
それぞれ形成し、前記配線上面及び両側面と電気的に接
続される導電膜を前記断線修復用コンタクトホール内壁
及び表面に形成して前記断線を修復することを特徴とす
る。
【００３２】上記本発明の欠陥修復方法において、前記
導電膜は、レーザＣＶＤ法により形成することを特徴と
する。また、上記本発明の欠陥修復方法において、前記
断線修復用コンタクトホールにそれぞれ形成された前記
導電膜を直接に接続して、前記断線両端部間を電気的に
接続して前記断線を修復することを特徴とする。
【００３３】上記本発明の欠陥修復方法において、前記
断線修復用コンタクトホールにそれぞれ形成された前記
導電膜を前記液晶表示装置に形成された画素電極に接続
して、前記断線両端部間を電気的に接続して前記断線を
修復することを特徴とする。本発明においては、断線し
た配線の断線部を挟む２つの断線端部にそれぞれ当該配
線の幅よりも長い幅の断線修復用コンタクトホールを形
成する。そして、これらの断線修復用コンタクトホール
内に、レーザＣＶＤ法などの方法によって導電膜を形成
した後、断線修復用コンタクトホール間を電気的に接続
することにより、断線を修復する。従って、従来のレー
ザウェルディングによる断線修復方法に比べて、配線と
修復用導電膜との接触面積が大きく接続の信頼性が高
い。
【００３４】断線の状態に応じて、２つの断線補修用コ
ンタクトホールを直接接続するのではなく、画素電極を
介して接続してもよい。また、本願請求項２に記載の液
晶表示装置の欠陥修復方法は、レーザＣＶＤ法により、
断線した配線の断線両端部上層に導電膜を形成し、レー
ザウェルディング法により前記断線両端部まで開口し
て、前記導電膜と前記断線両端部とを電気的に接続して
前記断線を修復することを特徴とする。
【００３５】本発明においては、断線した配線の断線個
所を挟む２つの断線端部の上層にレーザＣＶＤ法により
導電膜を形成する。そして、レーザウェルディング法に
より導電膜と断線端部との間を電気的に接続することに
よって断線を修復する。これにより、断線が発生した配
線を容易に修復することができる。さらに，請求項３に
記載の液晶表示装置は、絶縁膜を介して複数の配線層が
形成された基板と、対向基板との間に液晶を封止した液
晶表示装置において、前記配線層の交差位置近傍に形成
され、前記配線層間での層間短絡を修復する際の迂回経
路の一部を構成する予備配線層を有することを特徴とす
る。
【００３６】またさらに、本願請求項４に記載の液晶表
示装置は、絶縁膜を介して複数の配線層が形成された基
板と対向基板との間に液晶を封止した液晶表示装置にお
いて、前記配線層の交差位置近傍で前記配線層のいずれ
かと接続され、前記配線層間での層間短絡を修復する際
の迂回経路の一部を構成する予備パッドを有することを
特徴とする。
【００３７】また、請求項５に記載の液晶表示装置の欠
陥修復方法は、層間短絡を生じた２つの配線層のうち一
方の配線層を短絡部を挟んで断線して他方の配線層と電
気的に分離し、前記短絡部を迂回する迂回経路を前記一
方の配線層に隣接して構成して、断線した前記一方の配
線層の断線両端部を電気的に接続することを特徴とす
る。
【００３８】上記本発明の欠陥修復方法において、前記
迂回経路は、前記配線層間での層間短絡を修復するため
に前記配線層の交差位置近傍に形成された予備配線層を
構成の一部に含むことを特徴とする。また、上記本発明
の欠陥修復方法において、前記迂回経路は、前記配線層
間での層間短絡を修復するために前記配線層の交差位置
近傍で前記配線層のいずれかと接続された予備パッドを
構成の一部に含むことを特徴とする。
【００３９】本発明においては、短絡が発生した配線
（配線層）の短絡部分の両側をそれぞれ切断し、短絡部
を迂回するように迂回経路を形成することによって短絡
を修復する。予め配線の近傍に予備配線（予備配線層）
を形成しておき、この予備配線を迂回経路の一部として
使用してもよい。これにより、短絡が発生した配線を修
復することができる。
【００４０】本願請求項６に記載の液晶表示装置は、複
数のゲートバスラインと、複数の蓄積容量バスライン
と、複数の蓄積容量バスラインに共通して接続され、ゲ
ートバスラインと交差して配設される蓄積容量バスライ
ン一括電極と、ゲートバスラインと蓄積容量バスライン
一括電極の交差部近傍に配設され、蓄積容量バスライン
一括電極の幅方向の長さよりも長く、蓄積容量バスライ
ン一括電極と交差するとともに両端に重畳しない部分を
有し、ゲートバスラインとは電気的に独立する修復用補
助配線と、蓄積容量バスライン一括電極と重畳しない幅
方向の両側で、一端がゲートバスラインと重畳し、他端
が修復用補助配線と重畳するように配設された修復用接
続電極とを備えることを特徴とする。
【００４１】上記本発明によれば、修復用補助配線がゲ
ートバスラインとは電気的に独立して設けられているの
で、短絡箇所および処理すべき部分の特定が容易にな
る。これにより、修復作業が容易になり、欠陥の修復を
確実に行うことができる。本願請求項９に記載の液晶表
示装置の欠陥修復方法は、ゲートバスライン、データバ
スライン及び画素電極に接続されたスイッチング用薄膜
トランジスタと、前記データバスライン及び前記画素電
極のいずれにも接続されていない予備薄膜トランジスタ
とを備えた液晶表示装置の欠陥修復方法であって、欠陥
修復時に、少なくとも前記予備薄膜トランジスタのドレ
イン電極と前記データバスラインとを接続する導電パタ
ーンを形成することを特徴とする。
【００４２】また、本願請求項１０に記載の液晶表示装
置の欠陥修復方法は、ゲートバスライン、データバスラ
イン及び画素電極に接続されたスイッチング用薄膜トラ
ンジスタと、前記ゲートバスライン及び前記画素電極の
いずれにも接続されていない予備薄膜トランジスタとを
備えた液晶表示装置の欠陥修復方法であって、欠陥修復
時に、少なくとも前記予備薄膜トランジスタのゲート電
極と前記ゲートバスラインとを接続する導電パターンを
形成することを特徴とする。
【００４３】本発明においては、予めスイッチング用薄
膜トランジスタの他に予備薄膜トランジスタを用意して
おく。予備薄膜トランジスタは、例えばゲートバスライ
ンの一部をゲート電極として構成されるものであっても
よく、画素電極とデータバスラインとの間にゲート電極
が形成されたものであってもよい。欠陥修復前の状態で
は、予備薄膜トランジスタは、画素電極に接続されてい
ないだけでなく、ゲートバスライン及びデータバスライ
ンのいずれか一方とも接続されていない。従って、負荷
容量の増大が回避され、表示品質の低下が防止される。
【００４４】また、本発明においては、欠陥画素を修復
する際に、予備薄膜トランジスタのドレイン電極とデー
タバスラインとを接続する導電パターン、又は予備薄膜
トランジスタのゲート電極とゲートバスラインとを接続
する導電パターンを形成する。この導電パターンは、例
えばレーザＣＶＤ法による金属膜の堆積や導電性薬液
（導電ペースト）のレーザ焼成により形成する。この方
法によれば、絶縁膜や導電膜の上に導電パターンを密着
性よく形成することができる。また、予備薄膜トランジ
スタのソース電極は、例えばレーザによる溶融接合によ
り画素電極と接続する。本発明においては、このように
して予備薄膜トランジスタと画素電極、ゲートバスライ
ン及びデータバスラインとを接続し、予備薄膜トランジ
スタによって画素を駆動できるようにするので、欠陥の
ない高品位な画像表示が可能となる。
【００４５】本願請求項１３に記載の液晶表示装置の欠
陥修復方法は、基板上に形成された複数本のバスライン
と、前記基板の第１の辺に沿って配置され、前記バスラ
インにそれぞれ接続されたＴＡＢ端子と、前記第１の辺
に対向する第２の辺に沿って配置されたリペア配線とを
備えた液晶表示装置の欠陥修復方法であって、欠陥修復
時に、少なくとも、前記バスラインと前記リペア配線と
を接続する導電パターンを形成することを特徴とする。
【００４６】本発明においては、バスラインに断線が発
生した場合に、当該バスラインのＴＡＢ端子と反対側の
端部とリペア配線とを接続する導電パターンを形成す
る。すなわち、欠陥修復前の状態ではリペア配線とバス
ラインとが重なっていないので、負荷容量が小さく、信
号の遅延を防止することができる。これにより、リペア
配線に起因する表示品質の劣化が回避される。
【００４７】本発明において、導電パターンは、例えば
レーザＣＶＤ法又は導電性薬液（ペースト）の焼成によ
り形成する。これらの方法によれば、絶縁膜の上に導電
パターンを密着性よく形成することができる。
【００４８】
【発明の実施の形態】以下、本発明の実施の形態につい
て、添付の図面を参照して説明する。 （第１の実施の形態）本発明の第１の実施の形態による
液晶表示装置の欠陥修復方法を図９乃至図３４を用いて
説明する。図９は、本発明の実施の形態による液晶表示
装置及びその欠陥修復方法の前提となる液晶表示装置の
表示パネルの概略構成を示す平面図である。図９は、液
晶表示パネルのＴＦＴ基板を液晶層側から見た基板面を
示している。
【００４９】図９に示すように、基板上には、図中上下
方向に延びる複数のデータバスライン１０１が形成され
ている。また基板上には、図中左右方向に延びる破線で
示した複数のゲートバスライン１０３が形成されてい
る。これらデータバスライン１０１とゲートバスライン
１０３とで画定される領域が画素領域である。そして、
各データバスライン１０１とゲートバスライン１０３と
の交差位置近傍にＴＦＴが形成されている。
【００５０】ＴＦＴのドレイン電極１１７は、図中左側
に示されたデータバスライン１０１から引き出されて、
その端部がゲートバスライン１０３上に形成されたチャ
ネル保護膜１０５上の一端辺側に位置するように形成さ
れている。一方、ソース電極１１９は、チャネル保護膜
１０５上の他端辺側に位置するように形成されている。
このような構成においてチャネル保護膜１０５直下のゲ
ートバスライン１０３領域が当該ＴＦＴのゲート電極と
して機能するようになっている。図示は省略している
が、ゲートバスライン１０３上には、ゲート絶縁膜が形
成され、その上にチャネルを構成する動作半導体層が形
成されている。
【００５１】このように図９に示すＴＦＴ構造は、ゲー
ト電極がゲートバスライン１０３から引き出されて形成
されておらず、直線状に配線されたゲートバスライン１
０３の一部をゲート電極として用いる構成になってい
る。また、画素領域のほぼ中央を左右に延びる破線で示
した領域に、蓄積容量バスライン１１５が形成されてい
る。蓄積容量バスライン１１５の上方には、絶縁膜を介
して各画素毎に蓄積容量電極１０９が形成されている。
ソース電極１１９および蓄積容量電極１０９の上層に
は、透明電極からなる画素電極１１３が形成されてい
る。
【００５２】画素電極１１３は、その下方に形成された
保護膜に設けられたコンタクトホール１０７を介してソ
ース電極１１９と電気的に接続されている。また画素電
極１１３は、コンタクトホール１１１を介して蓄積容量
電極１０９と電気的に接続されている。次に、図９に示
した液晶表示装置の製造方法について図１０乃至図１５
を用いて説明する。なお、図１０乃至図１５において、
図９に示した構成要素と同一の構成要素については同一
の符号を付している。また、図１０乃至図１５における
（ａ）は、図９のＭ−Ｍ’線で切断したＴＦＴの断面を
示し、（ｂ）は、図９のＮ−Ｎ’線で切断した蓄積容量
部の断面を示している。
【００５３】まず、図１０に示すように、透明ガラス基
板１２１上に例えばＡｌ（アルミニウム）を全面に成膜
して厚さ約１５０ｎｍの金属層を形成する。次いで、第
１のマスクを用いてパターニングし、ゲートバスライン
１０３（図１０（ａ）参照）及び蓄積容量バスライン１
１５（図１０（ｂ）参照）を形成する。次に、例えばシ
リコン窒化膜（ＳｉＮ）をプラズマＣＶＤ法により基板
全面に成膜して厚さ約４０ｎｍのゲート絶縁膜１２３を
形成する。次に、動作半導体膜を形成するための例えば
厚さ約１５ｎｍのアモルファスシリコン（ａ−Ｓｉ）層
１２５をプラズマＣＶＤ法により基板全面に成膜する。
さらに、チャネル保護膜を形成するための例えば厚さ約
１２０ｎｍのシリコン窒化膜（ＳｉＮ）１２７をプラズ
マＣＶＤ法により全面に形成する。
【００５４】次に、ゲートバスライン１０３及び蓄積容
量バスライン１１５をマスクとして、透明ガラス基板１
２１に対して背面露光を行い、さらに第２のマスクを用
いた露光を行って、ゲートバスライン１０３上に自己整
合的にレジストパターン（図示せず）を形成し、ゲート
バスライン１０３及び蓄積容量バスライン１１５上に形
成されたシリコン窒化膜１２７をエッチングして、ＴＦ
Ｔ形成領域のゲートバスライン１０３上にチャネル保護
膜１０５を形成する（図１１（ａ）、（ｂ）参照）。
【００５５】次に、図１２（ａ），（ｂ）に示すよう
に、厚さ約３０ｎｍのオーミックコンタクト層を形成す
るためのｎ+ ａ−Ｓｉ層１２９をプラズマＣＶＤ法によ
り全面に形成する。次いで、ドレイン電極１１７、ソー
ス電極１１９、蓄積容量電極１０９、及びデータバスラ
イン１０１を形成するための厚さ約１７０ｎｍの金属層
（例えばＣｒ層）１３１をスパッタリングにより成膜す
る。
【００５６】次に、図１３（ａ），（ｂ）に示すよう
に、第３のマスクを用いて金属層１３１、ｎ+ ａ−Ｓｉ
層１２９、アモルファスシリコン層１２５をパターニン
グし、データバスライン１０１（図１３では図示せ
ず）、ドレイン電極１１７、ソース電極１１９、蓄積容
量電極１０９、及び動作半導体層１０６を形成する。こ
のパターニングにおけるエッチング処理において、チャ
ネル保護膜１０５はエッチングストッパーとして機能
し、その下層のアモルファスシリコン層１２５はエッチ
ングされずに残存する。
【００５７】次に、図１４（ａ），（ｂ）に示すよう
に、例えばシリコン窒化膜からなる厚さ約３０ｎｍの保
護膜１３３をプラズマＣＶＤ法にて形成する。次いで、
第４のマスクを用いて保護膜１３３をパターニングし、
ソース電極１１９及び蓄積容量電極１０９上の保護膜１
３３を開口して、ソース電極１１９上にコンタクトホー
ル１０７を形成し、蓄積容量電極１０９上にコンタクト
ホール１１１を形成する。
【００５８】次に、図１５（ａ），（ｂ）に示すよう
に、透明ガラス基板１２１の上側全面に例えばＩＴＯか
らなる厚さ約７０ｎｍの透明画素電極材１３５を成膜す
る。次いで、第５のマスクを用いて画素電極材１３５を
パターニングし、図９に示すような所定形状の画素電極
１１３を形成する。画素電極１１３はコンタクトホール
１０７を介してソース電極１１９と電気的に接続され、
また、コンタクトホール１１１を介して蓄積容量電極１
０９と電気的に接続される。
【００５９】以上説明した工程を経て図９に示した液晶
表示装置の表示パネルが完成する。上記工程の途中でゲ
ートバスライン１０３やデータバスライン１０１、蓄積
容量バスライン１１５などの配線パターンに断線が生じ
た場合は、以下の（Ａ）〜（Ｇ）に示す本実施の形態に
よる欠陥修復方法を実施することによりパネルを良品化
することができる。
【００６０】（Ａ）基板全面にレジストを塗布し、断線
部の両側の２つの配線パターン上のレジスト層にスポッ
ト露光又はレーザ光照射を行いパターニングして２つの
ホールパターンを形成する。このホールパターンは、配
線パターンの線幅よりも長く、かつ配線パターンの幅方
向両側に跨るように形成する。 （Ｂ）次いで、ホールパターンが形成されたレジスト層
をマスクとしてドライエッチングを行い、配線パターン
の上面開口部と、配線パターンの幅方向両側に基板面に
到達する程度に形成される空間開口部とが連なる断線修
復用コンタクトホールを２つ形成する。
【００６１】（Ｃ）レーザ光を使用した化学的蒸気薄膜
形成法（レーザＣＶＤ法）により、断線修復用コンタク
トホール内を有機金属化合物からなるレーザＣＶＤ膜で
埋める。 （Ｄ）断線修復用コンタクトホールに埋め込まれたレー
ザＣＶＤ膜同士を、レーザＣＶＤ膜で接続する。あるい
は、（Ｅ）２つの断線修復用コンタクトホールに埋め込
まれたそれぞれのレーザＣＶＤ膜をレーザＣＶＤ法を用
いて同一の画素電極に接続する。
【００６２】あるいは、（Ｆ）２つの断線修復用コンタ
クトホール内のレーザＣＶＤ膜をそれぞれ異なる画素電
極にレーザＣＶＤ膜で接続し、画素電極同士をレーザＣ
ＶＤ膜で接続する。このとき、一方または双方の画素電
極に接続されるＴＦＴのドレイン電極とデータバスライ
ンとの接続を断つようにする。またあるいは、（Ｇ）断
線修復用コンタクトホールを設けず、断線部の保護膜上
に断線している配線パターンの幅よりも広いレーザＣＶ
Ｄ膜を断線部を跨いで形成し、レーザウェルディング法
により断線部の両端側においてレーザＣＶＤ膜と断線し
ている配線パターンの両端部を接続するようにする。
【００６３】本実施の形態による断線欠陥修復方法を用
いることにより、少なくとも次の５つの利点を得ること
ができる。第１に、画素電極形成前に絶縁膜をドライエ
ッチングして断線修復用コンタクトホールを形成するの
で、従来のようなレーザ照射による画素電極の汚染もな
く精度よく断線修復用コンタクトホールを形成すること
ができる。第２に、断線修復用コンタクトホールは、配
線パターンを挟むように形成しているため、配線パター
ン上のみにコンタクトホールを形成した場合に比べ接触
面積が広く接続の信頼性が高くなる。
【００６４】第３に、断線修復用のコンタクトホール
は、断線部の両側に一箇所ずつしか設けていないので、
複数設ける場合に比してレーザＣＶＤ膜で簡単且つ確実
に埋めることができる。第４に、レーザＣＶＤ膜を用い
て画素電極を介しての迂回接続ができるので長い断線部
も修復することができ、殆どの断線不良あるいは層間短
絡不良を救済できるようになる。
【００６５】第５に、断線部の絶縁膜上に局所的にレー
ザＣＶＤ膜を形成し、裏面又は表面からレーザウェルデ
ィングで接続することができるので、マスク数を増やす
ことなく簡単に接続できる。この場合には断線修復用コ
ンタクトホールを形成する必要がないので、必要に応じ
て途中工程でも修復作業が行えるようになる。以下、本
実施の形態による欠陥修復方法を具体的に例を用いて説
明する。
【００６６】（例１）図１６は、図９と同様に液晶表示
パネルのＴＦＴ基板を液晶層側から見た基板面を示して
いる。図１６において図９に示した構成要素と同一の構
成要素については同一の符号を付している。図１６は、
図中左側のデータバスライン１０１が図中上方のゲート
バスライン１０３と蓄積容量バスライン１１５との間に
おいて断線部２０１で断線している状態を示している。
【００６７】まず、断線部２０１の両端のデータバスラ
イン１０１の断線端上に、データバスライン１０１の幅
よりも長い幅を有する断線修復用コンタクトホール２０
３、２０５がデータバスライン１０１を横断するように
それぞれ形成する。断線修復用コンタクトホール２０
３、２０５内にはデータバスライン１０１がその側面を
含めて露出している。次いで、断線修復用コンタクトホ
ール２０３、２０５内及び断線修復用コンタクトホール
２０３、２０５と画素電極１１３との間をレーザＣＶＤ
膜２０９、２１１によりそれぞれ接続する。このとき、
図中の断線修復用コンタクトホール２０３上方でデータ
バスライン１０１から延びるドレイン電極１１７は、そ
の根本部の切断位置２１３にレーザ光を照射してデータ
バスライン１０１とは切断しておく。こうすることによ
り、データバスライン（ドレインバスライン）１０１に
発生する断線欠陥を確実に修復することができる。
【００６８】本例の断線修復方法について図１７を用い
てより具体的に説明する。図１７は、図１６のＰ−Ｐ’
線で切断したデータバスライン１０１近傍の断面を示し
ている。なお、図１０乃至図１５に示した構成要素と同
一の構成要素については同一の符号を付している。以
下、参照図面については同一の構成要素には同一符号を
付すものとする。
【００６９】まず、図１６に示すコンタクトホール１０
７及び１１１を形成する前に予めゲートバスライン１０
３及びデータバスライン１０１の断線検査がなされてお
り、断線検査の結果、図１６に示すデータバスライン１
０１の断線部２０１が発見されているものとする。コン
タクトホール１０７及び１１１を形成するためにレジス
トを基板全面に塗布してレジスト層２１５を形成した
ら、図１７（ａ）に示すように、断線部２０１の両端側
のデータバスライン１０１断線端上のレジスト層２１５
にスポット露光又はレーザ光照射（例えばエキシマレー
ザ光照射）を行ってからパターニングし、データバスラ
イン１０１の幅よりも長い幅を有しデータバスライン１
０１を横断する位置にホール２１７を形成する。
【００７０】次に、図１７（ｂ）に示すように、ドライ
エッチングを用いた選択エッチングによるコンタクトホ
ール１０７、１１１の形成及び端子部（図示せず）の窓
開けと同時に、ホール（穴）２１７内を選択エッチング
し、データバスライン１０１断線端の上面を露出させる
と共にデータバスライン１０１の幅方向両側にガラス基
板１２１面に到達する断線修復用コンタクトホール２０
５を形成する。同様にして断線修復用コンタクトホール
２０３も形成される。
【００７１】次に、基板全面にＩＴＯ等の透明電極材を
成膜してからパターニングし、図１７（ｃ）に示すよう
に画素電極１１３を形成する。次に、レーザＣＶＤ法を
用いて、図１７（ｄ）に示すように、断線修復用コンタ
クトホール２０５内と画素電極１１３とをレーザＣＶＤ
膜２１１で接続する。同様にして断線修復用コンタクト
ホール２０３内と画素電極１１３とをレーザＣＶＤ膜２
０９で接続する。
【００７２】こうすることにより、図１６に示すよう
に、データバスライン１０１の一方の断線端と他方の断
線端とが、断線修復用コンタクトホール２０３及び素電
極１１３間に形成されたレーザＣＶＤ膜２０９と断線修
復用コンタクトホール２０５及び画素電極１１３間に形
成されたレーザＣＶＤ膜２１１とで電気的に接続されて
断線欠陥が修復される。
【００７３】本例によれば、画素電極形成前に絶縁膜を
ドライエッチングして断線修復用コンタクトホールを形
成するので、従来のようなレーザ照射による画素電極へ
の汚染もなく精度よく断線修復用コンタクトホールを形
成することができる。また、マスク数を増やすことなく
修復作業が行える。さらに、断線修復用コンタクトホー
ルは、データバスラインを挟むように形成しているた
め、データバスライン上のみにコンタクトホールを形成
した場合に比べ接触面積が広く接続の信頼性が高くな
る。
【００７４】また、断線修復用コンタクトホールは、断
線部の両側に一箇所ずつしか設けていないので、複数設
ける場合に比してレーザＣＶＤ膜で簡単且つ確実に埋め
ることができる。また、レーザＣＶＤ膜により画素電極
を介して迂回接続しているので長い断線部も修復するこ
とができ、殆どの断線不良あるいは層間短絡不良を救済
できるようになる。
【００７５】（例２）図１８は、図９と同様に液晶表示
パネルのＴＦＴ基板を液晶層側から見た基板面を示して
いる。図１８は、例１と同様に、図中左側のデータバス
ライン１０１が図中上方のゲートバスライン１０３と蓄
積容量バスライン１１５との間において断線部２３１で
断線している状態を示している。
【００７６】まず、断線部２３１の両端のデータバスラ
イン１０１断線端上に、データバスレイン１０１の幅よ
りも長い幅を有する断線修復用コンタクトホール２３
３、２３５がデータバスライン１０１を横断するように
それぞれ形成する。断線修復用コンタクトホール２３
３、２３５内にはデータバスライン１０１がその側面を
含めて露出している。次いで、断線修復用コンタクトホ
ール２３３、２３５内部及び断線修復用コンタクトホー
ル２３３、２３５間をレーザＣＶＤ膜２３７により接続
する。こうすることにより、データバスライン１０１に
発生する断線欠陥を確実に修復することができる。
【００７７】本例の断線修復方法について図１９を用い
てより具体的に説明する。図１９は、図１８のＱ−Ｑ’
線で切断したデータバスライン１０１近傍の断面を示し
ている。まず、図１８に示すコンタクトホール１０７及
び１１１を形成する前に予めゲートバスライン１０３及
びデータバスライン１０１の断線検査がなされており、
断線検査の結果、図１８に示すデータバスライン１０１
の断線部２３１が発見されているものとする。
【００７８】コンタクトホール１０７及び１１１を形成
するためにレジストを基板全面に塗布してレジスト層２
３９を形成したら、図１９（ａ）に示すように、断線部
２３１の両端側のデータバスライン１０１断線端上のレ
ジスト層２３９にスポット露光又はレーザ光照射を行っ
てからパターニングし、データバスライン１０１の幅よ
りも長い幅を有しデータバスライン１０１を横断する位
置にホール２４１、２４３を形成する。
【００７９】次に、図１９（ｂ）に示すように、ドライ
エッチングを用いた選択エッチングによるコンタクトホ
ール１０７、１１１の形成及び端子部（図示せず）の窓
開けと同時に、ホール２４１、２４３内を選択エッチン
グし、データバスライン１０１断線端の上面を露出させ
ると共にデータバスライン１０１の幅方向両側にガラス
基板１２１面に到達する断線修復用コンタクトホール２
４７、２４９を形成する。
【００８０】次に、レーザＣＶＤ法を用いて、図１９
（ｃ）に示すように、断線修復用コンタクトホール２４
７、２４９とをレーザＣＶＤ膜２５０で接続する。次
に、基板全面にＩＴＯ等の透明電極材を成膜してからパ
ターニングし、図１９（ｄ）に示すように画素電極１１
３を形成する。こうすることにより、図１８に示すよう
に、データバスライン１０１の一方の断線端と他方の断
線端とが、断線修復用コンタクトホール２３３、２３５
間に形成されたレーザＣＶＤ膜２３７で電気的に接続さ
れて断線欠陥が修復される。
【００８１】本例によれば、画素電極形成前に絶縁膜を
ドライエッチングして断線修復用コンタクトホールを形
成するので、従来のようなレーザ照射による画素電極の
汚染もなく精度よく断線修復用コンタクトホールを形成
することができ、また、マスク数を増やすことなく修復
作業が行える。なお本例では、レーザＣＶＤ法による結
線は画素電極形成後に行うようにしてもよい。
【００８２】さらに、断線修復用コンタクトホールは、
配線パターンを挟むように形成しているため、配線パタ
ーン上のみにコンタクトホールを形成した場合に比べ接
触面積が広く接続の信頼性が高くなる。 （例３）図２０は、図９と同様に液晶表示パネルのＴＦ
Ｔ基板を液晶層側から見た基板面を示している。図２０
は、３本のデータバスライン１０１ａ、１０１ｂ、１０
１ｃと３本のゲートバスライン１０３ａ、１０３ｂ、１
０３ｃで画定される４つの画素領域内の画素電極１１３
ａ、１１３ｂ、１１３ｃ、１１３ｄを示している。各画
素領域には、蓄積容量バスライン１１５ａ、１１５ｂが
形成されている。
【００８３】図２０は、データバスライン１０１ｂが、
ゲートバスライン１０３ｂを跨いで２画素領域に及ぶ断
線部２５１で断線し、画素電極１１３ｄに接続されるＴ
ＦＴのドレイン電極１１７ｄとデータバスレイン１０１
ｂとの接続が断たれている状態を示している。本例で
は、まず、断線部２５１の両端のデータバスライン１０
１ｂ断線端上に、例１と同様に、データバスライン１０
１の幅よりも大きめの断線修復用コンタクトホール２５
３、２５５をデータバスライン１０１ｂを横断してそれ
ぞれ形成する。次いで、断線修復用コンタクトホール２
５３と画素電極１１３ｂの左辺端との間をレーザＣＶＤ
膜２５７により接続し、同じく断線修復用コンタクトホ
ール２５５と画素電極１１３ｄの左辺端との間をレーザ
ＣＶＤ膜２５９により接続する。また、画素電極１１３
ｂの下辺端と１１３ｄの上辺端との間をレーザＣＶＤ膜
２６１で直接接続する。なお、画素電極１１３ａ〜１１
３ｄの形成前に、画素電極１１３ｂに接続されるＴＦＴ
のドレイン電極１１７ｂの根本部の切断位置２６３にレ
ーザ光を照射して切断し、データバスライン１０１ｂと
の接続を遮断しておく。
【００８４】その結果、データバスライン１０１ｂの一
方の断線端は断線修復用コンタクトホール２５３のレー
ザＣＶＤ膜２５７を介して画素電極１１３ｂと接続さ
れ、データバスライン１０１の他方の断線端は断線修復
用コンタクトホール２５５のレーザＣＶＤ膜２５９を介
して画素電極１１３ｄと接続され、画素電極１１３ｂと
画素電極１１３ｄとがレーザＣＶＤ膜２６１で接続され
るので、データバスライン１０１ｂの断線部２５１を迂
回して電気的な接続を採ることができる。なお、断線修
復用コンタクトホール２５３、２５５は、上記各実施例
と同様に形成されているので、同様に信頼性の高い電気
的接続が得られる。
【００８５】（例４）図２１は、図９と同様に液晶表示
パネルのＴＦＴ基板を液晶層側から見た基板面を示して
いる。図２１では、３本のデータバスライン１０１ａ、
１０１ｂ、１０１ｃと２本のゲートバスライン１０３
ａ、１０３ｂが示され、これらにより画定される２つの
画素領域（画素電極１１３ａ、１１３ｂ）が示されてい
る。また、２つの画素領域を横断する蓄積容量バスライ
ン１１５が示されている。
【００８６】また、図２１において、データバスライン
１０１ａと接続されているＴＦＴのチャネル保護層１０
５ａとデータバスライン１０１ｂとの間でゲートバスラ
イン１０３ａが断線（断線部２７１）している。まず、
画素電極１１３ａの上部両端側におけるゲートバスライ
ン１０３ａ上に、当該ゲートバスライン１０３ａの幅よ
りも長い幅の断線修復用コンタクトホール２７３、２７
５をゲートバスライン１０３ａを横断してそれぞれ形成
する。次いで、断線修復用コンタクトホール２７３、２
７５と画素電極１１３ａとの間をレーザＣＶＤ膜２７
７、２７９によりそれぞれ接続する。このとき、画素電
極１１３ａに接続されるＴＦＴのドレイン電極１１７ａ
の根本部の切断位置２８１にレーザ光を照射して切断
し、データバスライン１０１ａとの接続を遮断してお
く。
【００８７】本例の断線修復方法について図２２を用い
てより具体的に説明する。図２２は、図２１のＳ−Ｓ’
線で切断したゲートバスライン１０３ａ近傍の断面を示
している。まず、図２２に示すコンタクトホール１０７
及び１１１を形成する前に予めゲートバスライン１０３
及びデータバスライン１０１の断線検査がなされてお
り、断線検査の結果、図２１に示すゲートバスライン１
０３ａの断線部２７１が発見されているものとする。
【００８８】コンタクトホール１０７及び１１１を形成
するためにレジストを基板全面に塗布してレジスト層２
８３を形成したら、断線部２７１（図２１参照）の両端
側のゲートバスライン１０３ａ断線端上のレジスト層２
８３にスポット露光又はレーザ光照射を行ってからパタ
ーニングし、ゲートバスライン１０３ａの幅よりも長い
幅を有しデゲートバスライン１０３ａを横断する位置に
レジストホール２８５を形成する（図２２（ａ）参
照）。
【００８９】次に、図２２（ｂ）に示すように、ドライ
エッチングを用いた選択エッチングによるコンタクトホ
ール１０７、１１１の形成及び端子部（図示せず）の窓
開けと同時に、ホール２８５内を選択エッチングし、ゲ
ートバスライン１０３ａ断線端の上面を露出させると共
にゲートバスライン１０３ａの幅方向両側にガラス基板
１２１面に到達する断線修復用コンタクトホール２８７
を形成する。
【００９０】次に、基板全面にＩＴＯ等の透明電極材を
成膜してからパターニングし、図２２（ｃ）に示すよう
に画素電極１１３を形成する。次に、レーザＣＶＤ法を
用いて、図２２（ｄ）に示すように、断線修復用コンタ
クトホール２８７内のゲートバスライン１０３ａと画素
電極１１３ａとをレーザＣＶＤ膜２７９で接続する。同
様にして断線修復用コンタクトホール２７３内と画素電
極１１３ａとをレーザＣＶＤ膜２７７で接続する。
【００９１】こうすることにより、図２１に示すよう
に、ゲートバスライン１０３ａの一方の断線端と他方の
断線端とが、断線修復用コンタクトホール２７３及び画
素電極１１３ａ間に形成されたレーザＣＶＤ膜２７７と
断線修復用コンタクトホール２７５及び画素電極１１３
ａ間に形成されたレーザＣＶＤ膜２７９とで電気的に接
続されて断線欠陥が修復される。
【００９２】本例によれば、画素電極形成前に絶縁膜を
ドライエッチングして断線修復用コンタクトホールを形
成するので、従来のようなレーザ照射による画素電極へ
の汚染もなく精度よく断線修復用コンタクトホールを形
成することができる。また、マスク数を増やすことなく
修復作業が行える。さらに、断線修復用コンタクトホー
ルは、ゲートバスラインを挟むように形成しているた
め、ゲートバスライン上のみにコンタクトホールを形成
した場合に比べ接触面積が広く接続の信頼性が高くな
る。
【００９３】また、断線修復用コンタクトホールは、断
線部の両側に一箇所ずつしか設けていないので、複数設
ける場合に比してレーザＣＶＤ膜で簡単且つ確実に埋め
ることができる。また、レーザＣＶＤ膜により画素電極
を介して迂回接続しているので長い断線部も修復するこ
とができ、殆どの断線不良を救済できるようになる。
【００９４】（例５）図２３は、図９と同様に液晶表示
パネルのＴＦＴ基板を液晶層側から見た基板面を示して
いる。図２３は、３本のデータバスライン１０１ａ、１
０１ｂ、１０１ｃと２本のゲートバスライン１０３ａ、
１０３ｂが示され、これらにより画定される２つの画素
領域（画素電極１１３ａ、１１３ｂ）が示されている。
また、２つの画素領域を横断する蓄積容量バスライン１
１５が示されている。
【００９５】図２３においてゲートバスライン１０３ａ
は、データバスライン１０１ａに接続されるＴＦＴのチ
ャネル保護層１０５ａとデータバスライン１０１ｂとの
間の断線部３０１で断線している。まず、断線部３０１
の両端のゲートバスライン１０３ａ断線端上に、ゲート
バスレイン１０３ａの幅よりも長い幅を有する断線修復
用コンタクトホール３０３、３０５がゲートバスライン
１０３ａを横断するようにそれぞれ形成する。断線修復
用コンタクトホール３０３、３０５内にはゲートバスラ
イン１０３ａがその側面を含めて露出している。次い
で、断線修復用コンタクトホール３０３、３０５内部及
び断線修復用コンタクトホール２３３、２３５間をレー
ザＣＶＤ膜３０７により接続する。こうすることによ
り、ゲートバスラインに発生する断線欠陥を確実に修復
することができる。
【００９６】本例の断線修復方法について図２４を用い
てより具体的に説明する。図２４は、図２３のＴ−Ｔ’
線で切断したゲートバスライン１０３ａ近傍の断面を示
している。まず、図２３に示すコンタクトホール１０７
及び１１１を形成する前に予めゲートバスライン１０３
及びデータバスライン１０１の断線検査がなされてお
り、断線検査の結果、図２３に示すゲートバスライン１
０３ａの断線部３０１が発見されているものとする。
【００９７】コンタクトホール１０７及び１１１を形成
するためにレジストを基板全面に塗布してレジスト層３
０９を形成したら、図２４（ａ）に示すように、断線部
３０１の両端側のゲートバスライン１０３ａ断線端上の
レジスト層３０９にスポット露光又はレーザ光照射を行
ってからパターニングし、ゲートバスライン１０３ａの
幅よりも長い幅を有しゲートバスライン１０３ａを横断
する位置にホール３１１、３１３を形成する。
【００９８】次に、図２４（ｂ）に示すように、ドライ
エッチングを用いた選択エッチングによるコンタクトホ
ール１０７、１１１の形成及び端子部（図示せず）の窓
開けと同時に、ホール３１１、３１３内を選択エッチン
グし、ゲートバスライン１０３ａ断線端の上面を露出さ
せると共にゲートバスライン１０３ａの幅方向両側にガ
ラス基板１２１面に到達する断線修復用コンタクトホー
ル３１５、３１７を形成する。
【００９９】次に、レーザＣＶＤ法を用いて、図２４
（ｃ）に示すように、断線修復用コンタクトホール３１
５、３１７とをレーザＣＶＤ膜３０７で接続する。次
に、基板全面にＩＴＯ等の透明電極材を成膜してからパ
ターニングして画素電極１１３を形成する。こうするこ
とにより、図２３に示すように、ゲートバスライン１０
３ａの一方の断線端と他方の断線端とが、断線修復用コ
ンタクトホール３１５、３１７間に形成されたレーザＣ
ＶＤ膜３０７で電気的に接続されて断線欠陥が修復され
る。
【０１００】本例によれば、画素電極形成前に絶縁膜を
ドライエッチングして断線修復用コンタクトホールを形
成するので、従来のようなレーザ照射による画素電極の
汚染もなく精度よく断線修復用コンタクトホールを形成
することができ、また、マスク数を増やすことなく修復
作業が行える。なお本実施例では、レーザＣＶＤ法によ
る結線は画素電極形成後に行うようにしてもよい。
【０１０１】さらに、断線修復用コンタクトホールは、
配線パターンを挟むように形成しているため、配線パタ
ーン上のみにコンタクトホールを形成した場合に比べ接
触面積が広く接続の信頼性が高くなる。 （例６）図２５は、図９と同様に液晶表示パネルのＴＦ
Ｔ基板を液晶層側から見た基板面を示している。図２５
は、３本のデータバスライン１０１ａ、１０１ｂ、１０
１ｃと２本のゲートバスライン１０３ａ、１０３ｂで画
定される４つの画素領域内の画素電極１１３ａ、１１３
ｂ、１１３ｃ、１１３ｄを示している。各画素領域に
は、蓄積容量バスライン１１５ａ、１１５ｂが形成され
ている。
【０１０２】図２５は、ゲートバスライン１０３ａが、
データバスライン１０１ｂを挟んで２画素領域に及ぶ断
線部３２１で断線している状態を示している。本例で
は、まず、断線部３２１の両端のゲートバスライン１０
３ａ断線端上に、ゲートバスライン１０３ａの幅よりも
長い幅の断線修復用コンタクトホール３２３、３２５を
ゲートバスライン１０３ａを横断してそれぞれ形成す
る。次いで、断線修復用コンタクトホール３２３と画素
電極１１３ｃの左辺端との間をレーザＣＶＤ膜３２７に
より接続し、同じく断線修復用コンタクトホール３２５
と画素電極１１３ｄの左辺端との間をレーザＣＶＤ膜３
２９により接続する。また、画素電極１１３ｃと１１３
ｄとの間をレーザＣＶＤ膜３３１で直接接続する。な
お、画素電極１１３ａ〜１１３ｄの形成前に、画素電極
１１３ｃに接続されるＴＦＴのドレイン電極１１７ａの
根本部の切断位置３３３にレーザ光を照射して切断し、
データバスライン１０１ａとの接続を遮断しておく。同
様に、画素電極１１３ｄに接続されるＴＦＴのドレイン
電極１１７ｂの根本部の切断位置３３５にレーザ光を照
射して切断し、データバスライン１０１ｂとの接続を遮
断しておく。
【０１０３】その結果、ゲートバスライン１０３ａの一
方の断線端は断線修復用コンタクトホール３２３のレー
ザＣＶＤ膜３２７を介して画素電極１１３ｃと接続さ
れ、データバスライン１０１の他方の断線端は断線修復
用コンタクトホール３２５のレーザＣＶＤ膜３２９を介
して画素電極１１３ｄと接続され、画素電極１１３ｃと
画素電極１１３ｄとがレーザＣＶＤ膜３３１で接続され
るので、ゲートバスライン１０３ａの断線部３２１を迂
回して電気的な接続をとることができる。なお、断線修
復用コンタクトホール３２３、３２５は、上記した各例
と同様に形成されているので、同様に信頼性の高い電気
的接続が得られる。
【０１０４】（例７）図２６は、図９と同様に液晶表示
パネルのＴＦＴ基板を液晶層側から見た基板面を示して
いる。図２６では、３本のデータバスライン１０１ａ、
１０１ｂ、１０１ｃと２本のゲートバスライン１０３
ａ、１０３ｂが示され、これらにより画定される２つの
画素領域（画素電極１１３ａ、１１３ｂ）が示されてい
る。また、ゲートバスライン１０３ａと１０３ｂの間に
蓄積容量バスライン１１５が形成されている。図２６に
おいて蓄積容量バスライン１１５は、画素電極１１３ａ
領域内の断線部３４１で断線している。
【０１０５】まず、断線部３４１の両側で、画素電極１
１３ａとデータバスライン１０１ａ、１０１ｂとの間の
領域の蓄積容量バスライン１１５上に、当該蓄積容量バ
スライン１１５の幅よりも長い幅を有する断線修復用コ
ンタクトホール３４３、３４５を蓄積容量バスライン１
１５を横断してそれぞれ形成する。断線修復用コンタク
トホール３４３、３４５内には蓄積容量バスライン１１
５がその側面を含めて露出している。次いで、断線修復
用コンタクトホール３４３内部及び画素電極１１３ａ間
と断線修復用コンタクトホール３４５及び画素電極１１
３ａ間とをそれぞれレーザＣＶＤ膜３４７、３４９によ
り接続する。なお、画素電極１１３ａの形成前に、画素
電極１１３ａに接続されるＴＦＴのドレイン電極１１７
ａの根本部の切断位置３５１にレーザ光を照射して切断
し、データバスライン１０１ａとの接続を遮断してお
く。
【０１０６】こうすることにより、蓄積容量バスライン
１１５に発生する断線欠陥を確実に修復することができ
る。本例の断線修復方法について図２７を用いてより具
体的に説明する。図２７は、図２６のＵ−Ｕ’線で切断
した蓄積容量バスライン１１５近傍の断面を示してい
る。まず、図２６に示すコンタクトホール１０７及び１
１１を形成する前に予め蓄積容量バスライン１１５の断
線検査がなされており、断線検査の結果、図２６に示す
蓄積容量バスライン１１５の断線部３４１が発見されて
いるものとする。
【０１０７】コンタクトホール１０７及び１１１を形成
するためにレジストを基板全面に塗布してレジスト層３
５３を形成したら、図２７（ａ）に示すように、断線部
３４１の両端側の蓄積容量バスライン１１５断線端上の
レジスト層３５３にスポット露光又はレーザ光照射を行
ってからパターニングし、蓄積容量バスライン１１５の
幅よりも長い幅を有し蓄積容量バスライン１１５を横断
する位置にホール３５５、３５７を形成する。
【０１０８】次に、図２７（ｂ）に示すように、ドライ
エッチングを用いた選択エッチングによるコンタクトホ
ール１０７、１１１の形成及び端子部（図示せず）の窓
開けと同時に、ホール３５５、３５７内を選択エッチン
グし、蓄積容量バスライン１１５断線端の上面を露出さ
せると共に蓄積容量バスライン１１５の幅方向両側にガ
ラス基板１２１面に到達する断線修復用コンタクトホー
ル３６１、３６３を形成する。
【０１０９】次に、図２７（ｃ）に示すように、基板全
面にＩＴＯ等の透明電極材を成膜してからパターニング
して画素電極１１３を形成する。次に、図２７（ｄ）に
示すように、レーザＣＶＤ法を用いて、断線修復用コン
タクトホール３６１、３６３をそれぞれレーザＣＶＤ膜
３０７で画素電極１１３ａに接続する。こうすることに
より、図２６に示すように、蓄積容量バスライン１１５
の一方の断線端と他方の断線端とが、断線修復用コンタ
クトホール３６１、３６３及び画素電極１１３ａ間に形
成されたレーザＣＶＤ膜３４７、３４９で電気的に接続
されて断線欠陥が修復される。
【０１１０】本例によれば、画素電極形成前に絶縁膜を
ドライエッチングして断線修復用コンタクトホールを形
成するので、従来のようなレーザ照射による画素電極の
汚染もなく精度よく断線修復用コンタクトホールを形成
することができ、また、マスク数を増やすことなく修復
作業が行える。さらに、断線修復用コンタクトホール
は、蓄積容量バスライン１１５を挟むように形成してい
るため、配線パターン上のみにコンタクトホールを形成
した場合に比べ接触面積が広く接続の信頼性が高くな
る。
【０１１１】（例８）図２８は、図９と同様に液晶表示
パネルのＴＦＴ基板を液晶層側から見た基板面を示して
いる。図２８は、３本のデータバスライン１０１ａ、１
０１ｂ、１０１ｃと２本のゲートバスライン１０３ａ、
１０３ｂで画定される２つの画素領域内の画素電極１１
３ａ、１１３ｂを示している。各画素領域には、蓄積容
量バスライン１１５が形成されている。
【０１１２】図２８は、蓄積容量バスライン１１５が、
データバスライン１０１ｂを挟んで２画素領域に及ぶ断
線部３７１で断線している状態を示している。本例で
は、まず、断線部３７１の両端の蓄積容量バスライン１
１５上であって、画素電極１１３ａとデータバスライン
１０１ａとの間の領域の蓄積容量バスライン１１５上
に、当該蓄積容量バスライン１１５の幅よりも長い幅を
有する断線修復用コンタクトホール３７３を蓄積容量バ
スライン１１５を横断するように形成する。同様に、画
素電極１１３ｂとデータバスライン１０１ｃとの間の領
域の蓄積容量バスライン１１５上に、当該蓄積容量バス
ライン１１５の幅よりも長い幅を有する断線修復用コン
タクトホール３７５を蓄積容量バスライン１１５を横断
するように形成する。断線修復用コンタクトホール３７
３、３７５内には蓄積容量バスライン１１５がその側面
を含めて露出している。
【０１１３】次いで、断線修復用コンタクトホール３７
３内部及び画素電極１１３ａ間と断線修復用コンタクト
ホール３７５及び画素電極１１３ｃ間とをそれぞれレー
ザＣＶＤ膜３７７、３７９により接続する。さらに、画
素電極１１３ａと１１３ｂとの間をレーザＣＶＤ膜３８
１で直接接続する。なお、画素電極１１３の形成前に、
画素電極１１３ａに接続されるＴＦＴのドレイン電極１
１７ａの根本部の切断位置３８３にレーザ光を照射して
切断し、データバスライン１０１ａとの接続を遮断して
おく。同様に、画素電極１１３ｂに接続されるＴＦＴの
ドレイン電極１１７ｂの根本部の切断位置３８５にレー
ザ光を照射して切断し、データバスライン１０１ｂとの
接続を遮断しておく。
【０１１４】以上の結果、蓄積容量バスライン１１５の
一方の断線端は断線修復用コンタクトホール３７３のレ
ーザＣＶＤ膜３７７を介して画素電極１１３ａと接続さ
れ、蓄積容量バスライン１１５の他方の断線端は断線修
復用コンタクトホール３７５のレーザＣＶＤ膜３７９を
介して画素電極１１３ｂと接続され、画素電極１１３ａ
と画素電極１１３ｂとがレーザＣＶＤ膜３８１で接続さ
れるので、蓄積容量バスライン１１５の断線部３７１を
迂回して電気的な接続をとることができる。なお、断線
修復用コンタクトホール３７３、３７５は、上記した各
例と同様に形成されているので、同様に信頼性の高い電
気的接続が得られる。
【０１１５】（例９）図２９は、液晶表示パネルのＴＦ
Ｔ基板におけるゲートバスライン及びデータバスライン
の引き出し線（リード線）の形成領域を液晶層側から見
た基板面を示している。図２９では、表示領域内のゲー
トバスライン及びデータバスライン３９１が引き出し線
３９３を介して外部接続用の端子部３９５に接続される
様子が示されている。
【０１１６】図２９において、引き出し線３９３のうち
の１本が断線部３９７で断線している。本例では、断線
部３９７の両端の引き出し線３９３断線端上に、引き出
し線３９３の幅よりも長い幅を有する断線修復用コンタ
クトホール４１３、４１５を引き出し線３９３を横断し
てそれぞれ形成する。次いで、断線修復用コンタクトホ
ール４０１と４０３の間をレーザＣＶＤ膜４０５により
直接接続する。
【０１１７】本例の断線修復方法について図３０を用い
てより具体的に説明する。図３０は、図２９のＶ−Ｖ’
線で切断した引き出し線３９３近傍の断面を示してい
る。まず、不図示のコンタクトホール１０７及び１１１
を形成する前に予め引き出し線３９３の断線検査がなさ
れており、断線検査の結果、図２９に示す引き出し線３
９３の断線部３９７が発見されているものとする。
【０１１８】コンタクトホール１０７及び１１１を形成
するためにレジストを基板全面に塗布してレジスト層４
０７を形成したら、図３０（ａ）に示すように、断線部
３９７の両端側の引き出し線３９３断線端上のレジスト
層４０７にスポット露光又はレーザ光照射を行ってから
パターニングし、引き出し線３９３の幅よりも長い幅を
有し引き出し線３９３を横断する位置にホール４０９、
４１１を形成する。
【０１１９】次に、図３０（ｂ）に示すように、ドライ
エッチングを用いた選択エッチングによるコンタクトホ
ール１０７、１１１の形成及び端子部（図示せず）の窓
開けと同時に、ホール４０９、４１１内を選択エッチン
グし、引き出し線３９３断線端の上面を露出させると共
に引き出し線３９３の幅方向両側にガラス基板１２１面
に到達する断線修復用コンタクトホール４１３、４１５
を形成する。
【０１２０】次に、基板全面にＩＴＯ等の透明電極材を
成膜してからパターニングして画素電極１１３（不図
示）を形成する。次に、図３０（ｃ）に示すように、レ
ーザＣＶＤ法を用いて、断線修復用コンタクトホール内
４１３及び４１５をレーザＣＶＤ膜４０５で接続する。
こうすることにより、図２９に示すように、引き出し線
３９３の一方の断線端と他方の断線端とが、断線修復用
コンタクトホール４１３、４１５間に形成されたレーザ
ＣＶＤ膜４０５で電気的に接続されて断線欠陥が修復さ
れる。
【０１２１】本例によれば、画素電極形成前に絶縁膜を
ドライエッチングして断線修復用コンタクトホールを形
成するので、従来のようなレーザ照射による画素電極の
汚染もなく精度よく断線修復用コンタクトホールを形成
することができ、また、マスク数を増やすことなく修復
作業が行える。さらに、断線修復用コンタクトホール
は、引き出し線３９３を挟むように形成しているため、
配線パターン上のみにコンタクトホールを形成した場合
に比べ接触面積が広く接続の信頼性が高くなる。
【０１２２】（例１０）図３１は、図９と同様に液晶表
示パネルのＴＦＴ基板を液晶層側から見た基板面を示し
ている。図３１では、３本のデータバスライン１０１
ａ、１０１ｂ、１０１ｃと３本のゲートバスライン１０
３ａ、１０３ｂ、１０３ｃが示され、これらにより画定
される４つの画素領域（画素電極１１３ａ、１１３ｂ、
１１３ｃ、１１３ｄ）が示されている。また、ゲートバ
スライン１０３ａと１０３ｂの間に蓄積容量バスライン
１１５ａが示され、ゲートバスライン１０３ｂと１０３
ｃの間に蓄積容量バスライン１１５ｂが示されている。
【０１２３】図３１において、データバスライン１０１
ｂが、画素電極１１３ａと１１３ｂの間にある断線部４
２１で断線している。ゲートバスライン１０３ｂが、画
素電極１１３ｃの右上端における断線部４２３で断線し
ている。また、蓄積容量バスライン１１５ｂが、画素電
極１１３ｃと１１３ｄの間で双方の領域に跨る断線部４
２５で断線している。
【０１２４】この場合、まず断線部４２１、４２３、４
２５の両端部直上の保護膜を、それぞれ、断線部の線幅
よりも広いレーザＣＶＤ膜４２７、４２９、４３１で被
覆する。次いで、レーザウェルディング法により各断線
部の両端部に黒丸で示すレーザウェルディング部を形成
し、断線している配線パターンの断線端をレーザＣＶＤ
膜４２７、４２９、４３１により直接接続する。
【０１２５】以下、図３２〜図３４を用いて具体的に説
明する。図３２は、図３１に示すＷ−Ｗ’線で切断した
データバスライン１０１ｂ近傍の断面を示している。図
３５は、図３１に示すＸ−Ｘ’線で切断したゲートバス
ライン１０３ｂ近傍の断面を示している。図３４は、図
３１に示すＹ−Ｙ’線で切断した蓄積容量バスライン１
１５ｂ近傍の断面を示している。
【０１２６】まず、図３２乃至図３４の（ａ）に示すよ
うに、断線部４２１、４２３、４２５の両端部を含む直
上の保護膜１３３にレーザＣＶＤ膜４２７、４２９、４
３１を断線部の線幅よりも広く形成する。次に、図３２
乃至図３４の（ｂ）に示すように、裏面側からまたは表
面側から断線部４２１、４２３、４２５の両端部に向け
てレーザ光（例えばＹＡＧレーザ光）を照射するレーザ
ウェルディング法を実施し、断線部４２１、４２３、４
２５の両端部にレーザウェルディング部を形成する。
【０１２７】図３２（ｂ）に示すように、断線部４２１
におけるレーザウェルディング部４３３、４３４により
レーザＣＶＤ膜４２７とデータバスライン１０１ｂとが
接続されて断線部４２１での断線が修復されている。図
３３（ｂ）に示すように、断線部４２３におけるレーザ
ウェルディング部４３５、４３６によりレーザＣＶＤ膜
４２９とゲートバスライン１０３ｂとが接続されて断線
部４２３での断線が修復されている。図３４（ｂ）に示
すように、断線部４２５におけるレーザウェルディング
部４３７、４３８によりレーザＣＶＤ膜４３１と蓄積容
量バスライン１１５ｂとが接続されて断線部４２５での
断線が修復されている。
【０１２８】これにより、断線部４２１は、データバス
ライン１０１ｂの一方の断線端から、レーザウェルディ
ング部４３３、レーザＣＶＤ膜４２７、及びレーザウェ
ルディング部４３４を介してデータバスライン１０１ｂ
の他方の断線端と電気的に接続される。断線部４２３
は、ゲートバスライン１０３ｂの一方の断線端から、レ
ーザウェルディング部４３５、レーザＣＶＤ膜４２９、
及びレーザウェルディング部４３６を介してゲートバス
ライン１０３ｂの他方の断線端と電気的に接続される。
また、断線部４２５は、蓄積容量バスライン１１５ｂの
一方の断線端から、レーザウェルディング部４３７、レ
ーザＣＶＤ膜４３１、及びレーザウェルディング部４３
８を介して蓄積容量バスライン１１５ｂの他方の断線端
と電気的に接続される。
【０１２９】なお、断線部４２５において以上説明した
修復方法を採用する場合には、画素電極１１３ｃの右辺
端と画素電極１１３ｄの左辺端とが接続されるので、画
素電極１１３ｃに接続されるＴＦＴのドレイン電極１１
７ａ及び画素電極１１３ｄに接続されるＴＦＴのドレイ
ン電極１１７ｂは、それぞれ、データバスライン１０１
ａ、１０１ｂから切り離しておく必要がある。
【０１３０】（第２の実施の形態）次に、本発明の第２
実施の形態による液晶表示装置及びその欠陥修復方法を
図３５乃至図５３を用いて説明する。図３５は、本発明
の第２の実施の形態による液晶表示装置の欠陥修復方法
の原理説明図である。図３５（ａ）は、透明ガラス基板
５００上にゲートバスライン５０２が形成され、その上
に絶縁膜（ゲート絶縁膜；ＳｉＮ）５０４を介してデー
タバスライン５０６がゲートバスライン５０２に交差し
て形成され、その上に絶縁膜（保護膜；ＳｉＮ）５０８
が形成される表示パネルを示している。さらに図３５
（ａ）は、ゲートバスライン５０２とデータバスライン
５０６とが層間短絡部５１０において短絡していること
を示している。
【０１３１】図３５（ｂ）に示すように、最上層の絶縁
膜（ＳｉＮ）５０８の上部から層間短絡部５１０を挟み
データバスライン５０６に沿った両側にレーザ光を照射
し、データバスライン５０６を断線部５１２、５１４で
断線させる。次いで、図３５（ｃ）に示すように、断線
部５１２、５１４の外側端上における絶縁膜（ＳｉＮ）
５０８にレーザ光を照射して、データバスライン５０６
が剥き出しになるようにコンタクトホール５１６、５１
８をそれぞれ形成する。
【０１３２】次に、図３５（ｄ）に示すように、レーザ
ＣＶＤ法によりコンタクトホール５１６、５１８それぞ
れの内周及び開口部周辺の絶縁層５０８上に金属膜を成
膜してメタル堆積部５２０、５２２を形成する。次い
で、絶縁膜５０８上に形成されているメタル堆積部５２
０と５２２の間を、次の（Ａ）〜（Ｅ）のいずれかの方
法で電気的に接続し、層間短絡を修復する。
【０１３３】（Ａ）絶縁膜５０８上にメタル堆積部５２
０と５２２を形成する際に引き続いてメタル堆積部５２
０と５２２の間をレーザＣＶＤ法により成膜した金属膜
で直接接続する。 （Ｂ）予めデータバスライン５０６の側方に所定長さの
予備配線を並置形成しておき、予備配線の両端上に最上
層の絶縁膜５０８に開口するコンタクトホールを設け、
予備配線のコンタクトホールとメタル堆積部５２０及び
５２２の間をレーザＣＶＤ法により成膜した金属膜で接
続する。
【０１３４】（Ｃ）画素電極とメタル堆積部５２０及び
５２２の間をレーザＣＶＤ法により成膜した金属膜で接
続する。 （Ｄ）図３５（ｃ）のコンタクトホール５１６、５１８
を設けずに、予めデータバスライン５０６の両断線部の
外側に予備パッドをそれぞれ延設し、予備パッド上に最
上層の絶縁膜５０８に開口するコンタクトホールを設
け、両コンタクトホール間をレーザＣＶＤ法により成膜
した金属膜で接続する。
【０１３５】（Ｅ）図３５（ｃ）のコンタクトホール５
１６、５１８を設けたのち、データバスラインの両断線
部の外側端上の絶縁層５０８にコンタクトホール５１
６、５１８とつながる透明導電体膜を予備パッドとして
それぞれ成膜し、両予備パッド間をレーザＣＶＤ法によ
り成膜した金属膜で接続する。これにより、断線化した
データバスライン５０６の断線端間が、絶縁膜５０８上
にレーザＣＶＤ法で描画した金属膜で接続され、層間短
絡が修復される。以上はデータバスライン５０６を断線
化して層間短絡を修復する場合であるが、データバスラ
イン５０６ではなく、ゲートバスライン５０２や図示し
ない蓄積容量バスラインを同様に断線化して層間短絡を
修復することもできることは言うまでもない。
【０１３６】このように、本第２の実施の形態によれ
ば、層間短絡部（線欠陥箇所）をレーザＣＶＤ法で配線
を描画して修復することにより、表示領域内で線欠陥を
修復することができる。以下、本第２の実施の形態によ
る欠陥修復方法を例を用いて具体的に説明する。なお、
以下の例では、コンタクトホールの形成に用いるレーザ
光は、ＹＡＧパルスレーザの第３高調波（３５５ｎｍ）
あるいは第４高調波（２６６ｎｍ）である。また、レー
ザＣＶＤ法による金属膜の成膜は、Ｗ（タングステン）
有機金属、Ｍｏ（モリブテン）有機金属あるいはＣｒ
（クロム）有機金属を含むＡｒガスを流しながら有機金
属ガス（成膜ガス）濃度、レーザパワー、スキャン速度
及び回数を調整してＹＡＧ３５５ｎｍの連続レーザ光を
照射して膜を堆積させるようにしている。
【０１３７】具体的な成膜条件を示す。成膜ガスは、金
属カルボニル｛Ｗ（ＣＯ）6 、Ｃｒ（ＣＯ）6 ｝であ
る。レーザパワーは、アッテネータ値として、０．２〜
０．４である。スキャン速度は、３．０μｍ／ｓｅｃで
ある。スキャン回数は、１往復である。キャリアガス
（Ａｒ）流量は、９０ｃｃ／ｍｉｎである。この条件で
成膜すれば、Ｗ（タングステン）で膜厚が４００〜６０
０ｎｍ、比抵抗が１００〜１５０μΩ・ｃｍが得られ
る。なお、Ｗ単体での比抵抗は５．６５μΩ・ｃｍであ
る。
【０１３８】コンタクトホール径は、レーザ条件にもよ
るが２〜５μｍ径レベルのものを使用している。レーザ
ＣＶＤ法によって成膜した金属配線部は最小描画線幅が
５μｍ、膜厚は０．２μｍ、抵抗率は５０μΩ・ｃｍ以
下である。この条件により層間短絡を修復して液晶表示
パネルを構成しても問題ないことは確認されている。 （例１）図３６は、液晶表示装置のアモルファスシリコ
ン（ａ−Ｓｉ）ＴＦＴ基板の層間短絡部分を液晶層側か
ら見た基板面を示している。図３６は、２本のデータバ
スライン５０６ａ、５０６ｂと１本のゲートバスライン
５０２とを示しており、これらにより２つの画素領域
（画素電極５２４ａ、５２４ｂ）が画定されている。ま
た、２つの画素電極５２４ａ、５２４ｂ下層中央部を左
右方向に横断する蓄積容量バスライン５２６が形成され
ている。
【０１３９】図３６において、データバスライン５０６
ａが、層間短絡部５１０ａでゲートバスライン５０２と
短絡している。また、データバスライン５０６ａが、層
間短絡部５１０ｂで蓄積容量バスライン５２６と短絡し
ている。この場合、絶縁基板上のゲートバスライン５０
２とデータバスライン５０６ａの層間短絡を修復するた
めに、まず、データバスライン５０６ａの層間短絡部５
１０ａの両側にレーザ光を照射して断線部５１２ａ、５
１２ｂを形成し、データバスライン５０６ａを切断する
（図３５（ａ）参照）。次に、最上層の絶縁膜（Ｓｉ
Ｎ）５０８の上方から層間短絡部５１０ａの両側にＹＡ
Ｇパルスレーザ光を照射し、データバスライン５０６ａ
が剥き出しになるようにコンタトホール５１６ａ、５１
６ｂをそれぞれ形成する（図３５（ｂ）参照）。次に、
コンタトホール５１６ａと５１６ｂの間をレーザＣＶＤ
法による金属膜で配線するが、断線部５１２ａ、５１２
ｂは、絶縁膜（ＳｉＮ）５０８に開口しているので、コ
ンタトホール５１６ａと５１６ｂの間をデータバスライ
ン５０６ａ上で直接接続するとゲートバスライン５０２
と短絡する。
【０１４０】そこで、図３６に示すように、データバス
ライン５０６ａの断線部５１２ａ、５１２ｂを迂回する
ようにレーザＣＶＤ法により成膜した金属配線部５２８
ａ、５２８ｂ、５２８ｃにより、コンタトホール５１６
ａと５１６ｂの間を接続し、層間短絡を修復する。以
下、図３７、図３８を参照しつつ具体的に説明する。図
３７は、図３６のＡ−Ａ’線で切断したＴＦＴ断面を示
している。図３８は、図３６のＢ−Ｂ’線で切断したＴ
ＦＴ断面を示している。図３７に示すように、データバ
スライン５０６ａ上に設けたコンタクトホール５１６ｂ
（５１６ａ）をレーザＣＶＤ法による金属膜で埋めると
ともに、データバスライン部５０６ａと交差する向きに
所定長さレーザＣＶＤ法による金属膜を延設して金属配
線部５２８ａ（５２８ｂ）を形成する。次いで、コンタ
クトホール５１６ｂ、５１６ａの金属配線部５２８ａ、
５２８ｂの端部をレーザＣＶＤ法による金属配線部５２
８ｃで接続する。金属配線部５２８ｃは、図３８に示す
ように、ゲートバスライン５０２を跨いで配設されてい
る。
【０１４１】その結果、データバスライン５０６ａの断
線化した一端部が、コンタクトホール５１６ａ、金属配
線部５２８ｂ、金属配線部５２８ｃ、及びコンタクトホ
ール５１６ｂを介してデータバスライン５０６ａの断線
化した他端部に電気的に接続されて層間短絡が修復され
る。また、図３６において、絶縁基板上の蓄積容量バス
ライン５２６とデータバスライン５０６ａの層間短絡を
修復するために、同様に、データバスライン５０６ａの
層間短絡部５１０ｂの両側にレーザ光を照射して断線部
５１２ｃ、５１２ｄを形成し断線化する（図３５（ａ）
参照）。次に、最上層の絶縁膜（ＳｉＮ）５０８の上方
から層間短絡部５１０ａの両側にＹＡＧパルスレーザ光
を照射し、データバスライン５０６ａが剥き出しになる
ようにコンタトホール５１６ｃ、５１６ｄをそれぞれ形
成する（図３５（ｂ）参照）。次に、上記と同様に、デ
ータバスライン５０６ａの断線部５１２ｃ、５１２ｄを
迂回するようにレーザＣＶＤ法により成膜した金属配線
部５３０ａ、５３０ｂにより、コンタトホール５１６ｃ
と５１６ｄの間を接続し、層間短絡を修復する。
【０１４２】（例２）図３９は、液晶表示装置のＴＦＴ
基板の層間短絡部分を液晶層側から見た基板面を示して
いる。図３９では、２本のデータバスライン５０６ａ、
５０６ｂと１本のゲートバスライン５０２が示され、こ
れらにより画定される２つの画素領域（画素電極５２４
ａ、５２４ｂ）が示されている。また、２つの画素電極
５２４ａ、５２４ｂに中央部を左右方向に横断する蓄積
容量バスライン５２６が示されている。
【０１４３】本例では、データバスライン５０６とゲー
トバスライン５０２が交差する領域において、隣接する
データバスライン５０６と画素電極５２４との間に、デ
ータバスライン５０６に沿って所定長さの予備配線５３
２をゲートバスライン５０２を跨ぐようにして並置して
いる。また、データバスライン５０６と蓄積容量バスラ
イン５２６が交差する領域において、隣接するデータバ
スライン５０６と画素電極５２４との間に、データバス
ライン５０６の側方に所定長さの予備配線５３２を蓄積
容量バスライン５２６を跨ぐように並置している。
【０１４４】例えば、データバスライン５０６ｂとゲー
トバスライン５０２が交差する領域において、隣接する
データバスライン５０６ｂと画素電極５２４ａとの間
に、データバスライン５０６ｂの側方に所定長さの予備
配線５３２ｃをゲートバスライン５０２を跨ぐようにし
て並置している。また例えば、データバスライン５０６
ｂと蓄積容量バスライン５２６が交差する領域におい
て、隣接するデータバスライン５０６ｂと画素電極５２
４ａとの間に、データバスライン５０６ｂの側方に所定
長さの予備配線５３２ｄを蓄積容量バスライン５２６を
跨ぐように並置している。
【０１４５】図３９において、例１と同様にデータバス
ライン５０６ａが、層間短絡部５１０ａでゲートバスラ
イン５０２と短絡している。また、データバスライン５
０６ａが、層間短絡部５１０ｂで蓄積容量バスライン５
２６と短絡している。まず、層間短絡部５１０ａの修復
方法を説明する。本例では、例１と同様にデータバスラ
イン５０６ａを断線部５１２ａ、５１２ｂで断線化し、
両断線部の外端上にコンタクトホール５１６ａ、５１６
ｂを形成する際に、予備配線５３２ａの両端上に絶縁膜
５０８に開口するコンタクトホール５３４ａ、５３４ｂ
を形成する。
【０１４６】次いで、コンタクトホール５１６ａと５３
４ａ間をレーザＣＶＤ法による金属配線部５３６ａで接
続する。同じくコンタクトホール５１６ｂと５３４ｂ間
をレーザＣＶＤ法による金属配線部５３６ｂで接続す
る。具体的には、図４０、図４１に示す手順で層間短絡
を修復する。図４０は、図３９のＣ−Ｃ’線で切断した
断面を示している。図４０は、図３９のＤ−Ｄ’線で切
断した断面を示している。図４０、図４１に示すよう
に、データバスライン５０６ａを形成する工程で予備配
線５３２ａを形成しておく。ゲートバスライン５０２と
の層間短絡が生じた場合には、データバスライン５０６
ａ上及び予備配線５３２ａ上にコンタクトホール５１６
ａ（５１６ｂ）、５３４ａ（５３４ｂ）をそれぞれ形成
する。次いで、コンタクトホール５１６ａと５３４ａ間
（コンタクトホール５１６ｂと５３４ｂ間）を、それら
を埋める金属配線部５３６ａ（５３６ｂ）で接続する。
【０１４７】その結果、図４１に示すように、予備配線
５３２ａは、ゲートバスライン５０２を跨いで形成され
ているので、金属配線部５３６ａから予備配線５３２ａ
を介して金属配線部５３６ｂに至る迂回経路が構成され
て層間短絡が修復される。この例２によれば、レーザＣ
ＶＤ法により描画するのは、金属配線部５３６ａ、５３
６ｂとなり、レーザＣＶＤ法により描画する領域を短く
することができる。
【０１４８】層間短絡部５１０ｂについても同様に、コ
ンタクトホール５１６ｃ、５１６ｄ、５３８ａ、５３８
ｂをそれぞれ形成し、コンタクトホール５１６ｃと５３
８ａ間を金属配線部５４０ａで接続し、コンタクトホー
ル５１６ｃと５３８ａ間を金属配線部５４０ａで接続す
ることにより、蓄積容量バスライン５２６との層間短絡
が修復される。
【０１４９】（例３）図４２は、液晶表示装置のＴＦＴ
基板の層間短絡部分を液晶層側から見た基板面を示して
いる。図４２では、２本のデータバスライン５０６ａ、
５０６ｂと１本のゲートバスライン５０２が示され、こ
れらにより２つの画素領域（画素電極５２４ａ、５２４
ｂ）が画定されている。また、２つの画素電極５２４
ａ、５２４ｂに中央部を左右方向に横断する蓄積容量バ
スライン５２６が示されている。
【０１５０】本例では、データバスライン５０６ａとゲ
ートバスライン５０２が交差する領域において、ゲート
バスライン５０２の側方に所定長さの予備配線５４２ａ
をデータバスライン５０６ａを跨ぐようにして並置して
いる。またデータバスライン５０６ａと蓄積容量バスラ
イン５２６が交差する領域において、蓄積容量バスライ
ン５２６の側方に所定長さの予備配線５４２ｃをデータ
バスライン５０６ａを跨ぐように並置している。
【０１５１】同様に、データバスライン５０６ｂとゲー
トバスライン５０２が交差する領域において、ゲートバ
スライン５０２の側方に所定長さの予備配線５４２ｂを
データバスライン５０６ｂを跨ぐようにして並置してい
る。またデータバスライン５０６ｂと蓄積容量バスライ
ン５２６が交差する領域において、蓄積容量バスライン
５２６の側方に所定長さの予備配線５４２ｄをデータバ
スライン５０６ｂを跨ぐように並置している。これらの
予備配線５４２ａ〜５４２ｄは、隣接する画素電極と接
触しないように形成されている。
【０１５２】図４２において、例１と同様に、データバ
スライン５０６ａが、層間短絡部５１０ａでデータバス
ライン５０２と短絡している。また、データバスライン
５０６ａが、層間短絡部５１０ｂで蓄積容量バスライン
５２６と短絡している。まず、層間短絡部５１０ａの修
復方法を説明する。本例では、ゲートバスライン５０２
を断線部５１２ａ、５１２ｂで断線化し、両断線部の外
端上にレーザ光を照射してコンタクトホール５１６ａ、
５１６ｂを形成する際に、予備配線５４２ａの両端上に
絶縁膜５０８に開口するコンタクトホール５４４ａ、５
４４ｂをレーザ光照射により形成する。
【０１５３】次いで、コンタクトホール５１６ａ、５４
４ａ間をレーザＣＶＤ法による金属配線部５４６ａで接
続する。同じくコンタクトホール５１６ｂと５４４ｂ間
をレーザＣＶＤ法による金属配線部５４６ｂで接続す
る。具体的には、図４３、図４４に示す手順で層間短絡
を修復する。図４３は、図４２のＥ−Ｅ’線で切断した
断面を示している。図４４は、図４２のＦ−Ｆ’線で切
断した断面を示している。図４３、図４４に示すよう
に、ゲートバスライン５０２を形成する工程で予備配線
５４２ａを形成しておく。データバスライン５０６ａと
の層間短絡が生じた場合には、ゲートバスライン５０２
上及び予備配線５４２ａ上にコンタクトホール５１６ａ
（５１６ｂ）、５４４ａ（５４４ｂ）をそれぞれ形成す
る。次いで、コンタクトホール５１６ａと５４４ａ間
（コンタクトホール５１６ｂと５４４ｂ間）を、それら
を埋める金属配線部５４６ａ（５４６ｂ）で接続する。
【０１５４】その結果、予備配線５４２ａは、ゲートバ
スライン５０２を跨いで形成されているので、金属配線
部５４６ａから予備配線５４２ａを通って金属配線部５
４６ｂに至る迂回経路が構成されて層間短絡が修復され
る。本例によれば、レーザＣＶＤ法により描画するの
は、金属配線部５４６ａ、５４６ｂとなり、例２と同様
に、レーザＣＶＤ法により描画する領域を短くすること
ができる。
【０１５５】層間短絡部５１０ｂについても同様に、コ
ンタクトホール５１６ｃ、５１６ｄ、５４８ａ、５４８
ｂをそれぞれ形成し、コンタクトホール５１６ｃと５４
８ａ間を金属配線部５５０ａで接続し、コンタクトホー
ル５１６ｃと５４８ａ間を金属配線部５５０ａで接続す
ることにより、蓄積容量バスライン５２６との層間短絡
が修復される。
【０１５６】（例４）図４５は、液晶表示装置のＴＦＴ
基板の層間短絡部分を液晶層側から見た基板面を示して
いる。図４５では、２本のデータバスライン５０６ａ、
５０６ｂと１本のゲートバスライン５０２が示され、こ
れらにより画定される２つの画素領域（画素電極５２４
ａ、５２４ｂ）が示されている。また、２つの画素電極
５２４ａ、５２４ｂに中央部を左右方向に横断する蓄積
容量バスライン５２６が示されている。
【０１５７】本例では、データバスライン５０６ａとゲ
ートバスライン５０２との交差付近においてゲートバス
ライン５０２の幅方向両側におけるデータバスライン５
０６ａの側部に所定長さの予備パッド５５２ａ、５５２
ｂを延設している。データバスライン５０６ｂでも同様
にして所定長さの予備パッド５６４ａ、５６４ｂを延設
している。また、データバスライン５０６ａと蓄積容量
バスライン５２６との交差付近において蓄積容量バスラ
イン５２６の幅方向両側におけるデータバスライン５０
６ａの側部に所定長さの予備パッド５５８ａ、５５８ｂ
を延設している。データバスライン５０６ｂでも同様に
して所定長さの予備パッド５６６ａ、５６６ｂを延設し
ている。
【０１５８】図４５において、例１と同様に、データバ
スライン５０６ａが、層間短絡部５１０ａでデータバス
ライン５０２と短絡している。また、データバスライン
５０６ａが、層間短絡部５１０ｂで蓄積容量バスライン
５２６と短絡している。まず、層間短絡部５１０ａの修
復方法を説明する。この例４では、断線部５１２ａ、５
１２ｂでデータバスライン５０６ａを断線化し、両断線
部の外端上にレーザ光を照射してコンタクトホール５１
６ａ、５１６ｂを形成する際に、予備パッド５５２ａ、
５５２ｂの両端上に絶縁膜５０８に開口するコンタクト
ホール５５４ａ、５５４ｂをレーザ光照射により形成す
る。次いで、コンタクトホール５４４ａと５５４ｂ間を
レーザＣＶＤ法による金属配線部５５６で接続する。
【０１５９】具体的には、図４６、図４７に示す手順で
層間短絡を修復する。図４６は、図４５のＧ−Ｇ’線で
切断したＴＦＴ断面を示している。図４７は、図４５の
Ｈ−Ｈ’線で切断したＴＦＴ断面を示している。図４
６、図４７に示すように、データバスライン５０６ａを
形成する工程で予備パッド５５２ａ、５５２ｂを形成し
ておく。データバスライン５０６ａとゲートバスライン
５０２の層間短絡が生じた場合には、予備パッド５５２
ａ及び５５２ｂ上にコンタクトホール５５４ａ、５５４
ｂをそれぞれ形成する。次いで、コンタクトホール５５
４ａと５５４ｂ間を、それらを埋めるレーザＣＶＤ法に
よる金属配線部５５６で接続する。
【０１６０】その結果、予備パッド５５２ａから金属配
線部５５６を通って予備パッド５５２ｂに至る迂回経路
が構成されて層間短絡が修復される。本例によれば、コ
ンタクトホールを設けるのが予備パッド５５２ａ、５５
２ｂの端部だけになるので、予備配線を設ける例２、３
の場合よりも修復作業の単純化が図れる。断線部５１０
ｂについても同様に、予備パッド５５８ａ、５５８ｂの
端部に設けたコンタクトホール５６０ａと５６０ｂａ間
を金属配線部５６２で接続することにより、蓄積容量バ
スライン５２６との層間短絡が修復される。
【０１６１】（例５）図４８は、液晶表示装置のＴＦＴ
基板の層間短絡部分を液晶層側から見た基板面を示して
いる。図４８では、２本のデータバスライン５０６ａ、
５０６ｂと１本のゲートバスライン５０２が示され、こ
れらにより画定される２つの画素領域（画素電極５２４
ａ、５２４ｂ）が示されている。また、２つの画素電極
５２４ａ、５２４ｂに中央部を左右方向に横断する蓄積
容量バスライン５２６が示されている。
【０１６２】図４８において、例１と同様に、データバ
スライン５０６ａが、層間短絡部５１０ａでゲートバス
ライン５０２と短絡している。また、データバスライン
５０６ａが、層間短絡部５１０ｂで蓄積容量バスライン
５２６と短絡している。以下、層間短絡部５１０ａの修
復方法を図４９も参照して説明する。図４９は、図４８
のＩ−Ｉ’線で切断したＴＦＴ断面を示している。本例
では、予めデータバスライン５０６上の絶縁膜に所定間
隔でコンタクトホールを開口しておき、画素電極５２４
の形成と同時に、コンタクトホールを介してデータバス
ライン５０６と接続された透明電極膜（ＩＴＯ）からな
る予備パッド５６８ａ、５６８ｂ・・・を形成してい
る。予備パッド５６８は、データバスライン５０６とゲ
ートバスライン５０２及び蓄積容量バスライン５２６と
の交差部近傍に形成している。
【０１６３】従って、断線部５１２ａ、５１２ｂでデー
タバスライン５０６ａを切断し、次いで、予備パッド５
６８ａ、５６８ｂの端部間をレーザＣＶＤ法による金属
配線部５７２で接続するだけで、予備パッド５６８ａか
ら金属配線部５７２を通って予備パッド５６８ｂに至る
迂回経路が構成されて層間短絡が修復される。本例によ
れば、修復時にコンタクトホールを設ける必要がなく、
予備パッド５６８ａ、５６８ｂの端部間をレーザＣＶＤ
法による金属配線部５７２で接続するだけで修復が完了
するので修復作業の大幅な簡素化が図れる。
【０１６４】層間短絡部５１０ｂについても同様に、予
備パッド５７４ａ、５７４ｂ端部間をレーザＣＶＤ法に
よる金属配線部５７８で接続することにより、蓄積容量
バスライン５２６との層間短絡が修復される。 （例６）図５０は、液晶表示装置のＴＦＴ基板の層間短
絡部分を液晶層側から見た基板面を示している。図５０
では、２本のデータバスライン５０６ａ、５０６ｂと１
本のゲートバスライン５０２が示され、これらにより画
定される２つの画素領域（画素電極５２４ａ、５２４
ｂ）が示されている。また、２つの画素電極５２４ａ、
５２４ｂに中央部を左右方向に横断する蓄積容量バスラ
イン５２６が示されている。
【０１６５】図５０において、データバスライン５０６
ａが、層間短絡部５１０ａでゲートバスライン５０２と
短絡している。また、データバスライン５０６ｂが、層
間短絡部５１０ｂで蓄積容量バスライン５２６と短絡し
ている。この場合、本例では、図５１、図５２、図５３
に示す手順で画素電極を経由する迂回路を形成して層間
短絡を修復する。図５１は、図５０のＪ−Ｊ’線で切断
したＴＦＴ断面を示している。図５２は、図５０のＫ−
Ｋ’線で切断した断面を示している。図５３は、図５０
のＬ−Ｌ’線で切断した断面を示している。
【０１６６】まず、図５０〜図５２を参照して層間短絡
部５１０ａの修復方法を説明する。断線部５１２ａ、５
１２ｂでデータバスライン５０６ａを切断し、両断線部
の外端上にレーザ光を照射してコンタクトホール６００
を形成する。次いで、データバスライン５０６ａから延
びてゲートバスライン５０２上に位置するＴＦＴのドレ
イン電極５９０上にコンタクトホール５９２を設ける。
【０１６７】次いで、ＴＦＴのソース電極５９４と画素
電極５２４ａとを接続するために形成されているコンタ
クトホ−ル５９６と、修復用に形成したコンタクトホー
ル５９２とを、レーザＣＶＤ法による金属配線部５９８
で接続する。次いで、コンタクトホール６００と画素電
極５２４ａの左辺端をレーザＣＶＤ法による金属配線部
６０２で接続する。
【０１６８】これにより、データバスライン５０６ａの
断線化した一端からコンタクトホール５９２、金属配線
部５９８、コンタクトホール５９６、画素電極５２４
ａ、金属配線部６０２及びコンタクトホール６００を通
ってデータバスライン５０６ａの断線化した他端に至る
迂回経路が形成されて層間短絡が修復される。次に、図
５０と図５３を参照して層間短絡部５１０ｂの修復方法
を説明する。断線部５１２ｃ、５１２ｄでデータバスラ
イン５０６ａを断線化し、両断線部の外端上にレーザ光
照射によりコンタクトホール６０４、６０８を形成す
る。次いで、コンタクトホール６０４、６０８と画素電
極５２４ｂとの間を、レーザＣＶＤ法による金属配線部
６０６、７００によりそれぞれ接続する。
【０１６９】これにより、データバスライン５０６ｂの
断線化した一端からコンタクトホール６０４、金属配線
部６０６、画素電極５２４ｂ、金属配線部７００及びコ
ンタクトホール６０８を通ってデータバスライン５０６
ｂの断線化した他端に至る右傾経路が構成されて層間短
絡が修復される。なお、上記した第１及び第２の実施の
形態では、欠陥修復のために所定領域に導電体層を形成
する方法としてレーザＣＶＤ法を適用しているが、本発
明はこれに限らない。例えば、薬液を焼成して導電体層
を形成するようにしてももちろん構わない。
【０１７０】（第３の実施の形態）図５４は、本願請求
項６〜８の発明の原理を示す図である。本発明において
は、ゲートバスライン６１０に隣接して、ゲートバスラ
イン６１０から独立した修復用補助配線６１２が配置さ
れている。修復用補助配線６１２は、ゲートバスライン
６１０と同様に蓄積容量バスライン一括電極６１６と交
差し、且つ、その両端は蓄積容量バスライン一括電極６
１６と交差しない（重畳しない）位置にある。さらに、
蓄積容量バスライン一括電極６１６を挟んで両側に、ゲ
ートバスライン６１０および修復用補助配線６１２と交
差するように、修復用接続接続電極６１４ａ，６１４ｂ
が配設されている。
【０１７１】図５５は、短絡欠陥の修復方法を示す図で
ある。ゲートバスライン６１０と蓄積容量バスライン一
括電極６１６が点Ｐで短絡している。このような場合、
まず、短絡部分をゲートバスライン６１０から切り離す
ため、蓄積容量バスライン一括電極６１６を挟む両側の
２点Ｒ1 ，Ｒ2 をレーザ照射等で切断する。次に、ゲー
トバスライン６１０と修復用補助配線６１２が交差して
いる４点Ｑ1 〜Ｑ4 でレーザ照射等により、ゲートバス
ライン６１０と修復用補助配線６１２を接続する。この
ようにして、欠陥の修復を行う。
【０１７２】図５６は、図５５のＩ−Ｉ線での断面図で
ある。ゲートバスライン６１０と修復用補助配線６１２
は、絶縁基板６１８上に独立して形成されている。これ
らは、ゲートバスライン６１０を形成する工程で、同一
材料により一括形成される。蓄積容量バスラインも同工
程で形成される。修復用接続電極６１４ｂ（６１４ａ）
は、ゲートバスライン６１０と修復用補助配線６１２上
に、ゲート絶縁膜と共通の絶縁膜６２０を介して形成さ
れている。修復用接続電極６１４ｂ（６１４ａ）は、Ｔ
ＦＴのドレイン電極、データバスラインを形成する工程
で、同一材料により一括形成される。ゲートバスライン
一括電極６１６も同工程で形成される。欠陥修復の際に
は、修復用接続電極６１４ｂ（６１４ａ）とゲートバス
ライン６１０および修復用補助配線６１２が交差してい
る部分（点Ｑ3 ，Ｑ4 ）にレーザ照射等を行い、修復用
接続電極６１４ｂを溶融してゲートバスライン６１０お
よび修復用補助配線６１２を電気的に接続する。
【０１７３】修復用接続電極６１４ｂとゲートバスライ
ン６１０および修復用補助配線６１２とを接続する方法
としては、上記のようなレーザ照射による導電層の溶融
以外にも、金属を含む雰囲気にレーザを照射して基板表
面に選択的に金属層を成膜する、いわゆるレーザＣＶＤ
法を用いることができる。また、このレーザＣＶＤ法を
用いると、任意の位置に導電層を形成出来るので修復用
接続電極６１４ｂがなくても良い。
【０１７４】具体的には、図５５および図５６において
（修復用接続電極６１４ａ，６１４ｂはないものとす
る）、ゲートバスライン６１０と蓄積容量バスライン一
括電極６１６が点Ｐで短絡した場合、ゲートバスライン
６１０を蓄積容量バスライン一括電極６１６の両側の２
点、点Ｒ1 ，Ｒ2 で切断する。次いで、点Ｑ1 からＱ4
の４か所で、ゲートバスライン６１０および修復用補助
配線６１２上の絶縁膜６２０を除去し、ゲートバスライ
ン６１０および修復用補助配線６１２を露出する。その
後、点Ｑ1 とＱ2 、並びに、点Ｑ3 とＱ4 を接続する導
電層をレーザＣＶＤ法により形成する。このようにし
て、欠陥の修復が行える。
【０１７５】図５７は、本発明の一実施形態を示す図で
ある。本発明の液晶表示装置も、図１と同様にゲートバ
スラインは左方片側に引き出され、したがって、ゲート
バスラインと蓄積容量バスライン一括電極が交差してい
るのは、左方端部のみである。図５７は、ゲートバスラ
イン６１０と蓄積容量バスライン一括電極６１６が交差
する交差する領域を示している。蓄積容量バスライン一
括電極１６は、データバスライン６３４と同層にあり、
同一材料で同一工程で形成されるため、データバスライ
ン６３４と平行するように延在し、ゲートバスライン６
１０と交差するように配置される。図５７の実施形態で
図２の従来構成と異なるのは、ゲートバスライン６１０
と蓄積容量バスライン一括電極６１６が交差する部分の
近傍に、修復用補助配線６１２と修復用接続電極６１４
ａ，６１４ｂが設けられている点である。
【０１７６】図５８は、図５７中の部分拡大図である。
ゲートバスライン６１０は、屈曲部６１０ａ，６１０ｂ
（図５７参照）が設けられ、屈曲部６１０ａ，６１０ｂ
は通常の配線幅よりも広く形成されるとともに、屈曲部
６１０ａ，６１０ｂで修復用接続電極６１４ａ，６１４
ｂ（図５７参照）と重畳している。この重畳している部
分の幅を広くしているのは、レーザ処理によって一部消
失してしまうことを考慮してである。また、修復用補助
配線６１２が、ゲートバスライン６１０に近接して、且
つ、電気的に独立して配設される。修復用補助配線６１
２の配線幅は、ゲートバスライン６１０とほぼ同一幅に
形成されている。修復用補助配線６１２の先端部は、ゲ
ートバスライン６１０の屈曲部６１０ａと同様に、幅広
になっており修復用接続電極６１４ａ，６１４ｂと重畳
している。このような構成にすることによって、短絡の
有無を電気的な検査を行うことにより確認することが可
能である。さらに、修復用補助配線６１２とゲートバス
ライン６１０とは、修復処理前には独立して電気的に接
続されていないので、短絡のあるゲートバスライン６１
０が特定できれば、分離のための切断箇所、電気的に接
続を行うための箇所が決まり、修復率を向上することが
できる。
【０１７７】蓄積容量バスライン６２２と蓄積容量バス
ライン一括電極６１６とは、接続部６２４ａ，６２４ｂ
を介して、画素電極と同一工程で形成される蓄積容量バ
スライン接続電極６２４で接続される。図５９は、蓄積
容量バスライン６２２と蓄積容量バスライン一括電極６
１６の接続部分を示す図であり、図５８のII−II線にお
ける断面図である。
【０１７８】絶縁基板６１８上に、ゲートバスライン６
１０と同一工程で形成され、画素電極６３２と蓄積容量
を形成する蓄積容量バスライン６２２が配設される。蓄
積容量バスライン一括電極６１６は、デ−タバスライン
６３４と同一工程で形成され、ゲート絶縁膜６２０上に
配設される。蓄積容量バスライン接続電極６２４は、画
素電極６３２と同一工程で形成され、蓄積容量バスライ
ン６２２上のゲート絶縁膜６２０および保護膜６３６を
開口して設けられた接続部６２４ａと、蓄積容量バスラ
イン一括電極６１６上の保護膜６３６を開口して設けら
れた接続部６２４ｂを介して、蓄積容量バスライン６２
２と蓄積容量バスライン一括電極６１６とを電気的に接
続している。接続部６２４ｃは、蓄積容量バスライン接
続電極６２４の密着性を良くするために、絶縁基板６１
８に接触するように設けられた接続部分である。
【０１７９】（第４の実施の形態）図６０は本発明の第
４の実施の形態の液晶表示装置のＴＦＴ基板を示す図で
ある。なお、ＣＦ基板については基本的に従来と同様で
あるので、ここではＣＦ基板の説明は省略する。本実施
の形態の液晶表示装置のＴＦＴ基板には、図６０に示す
ように各画素毎に、スイッチング素子として機能するＴ
ＦＴ７１６の他に、予備ＴＦＴ７１７が設けられてい
る。
【０１８０】すなわち、ガラス基板７１１上には第１の
配線層として、複数本のゲートバスライン７１２と複数
本の蓄積容量バスライン７１３とが形成されている。各
ゲートバスライン７１２は相互に平行に形成されてお
り、各ゲートバスライン７１２の間にはそれぞれ蓄積容
量バスライン７１３がゲートバスライン７１２に対し平
行に配置されている。この第１の配線層は、例えばＣｒ
（クロム）により生成されている。
【０１８１】これらのゲートバスライン７１２及び蓄積
容量バスライン７１３は、酸化シリコンからなる第１の
絶縁膜（ゲート絶縁膜：図示せず）に覆われている。こ
の第１の絶縁膜の上には、ＴＦＴ７１６，７１７の活性
層（動作層）となるシリコン膜（アモルファスシリコン
膜又はポリシリコン膜）７１４ａ，７１４ｂが形成され
ている。また、第１の絶縁膜の上には、第２の配線層と
して、複数本のデータバスライン７１５と、ＴＦＴ７１
６のソース電極７１６ｓ及びドレイン電極７１６ｄと、
予備ＴＦＴ７１７のソース電極７１７ｓ及びドレイン電
極７１７ｄとが形成されている。この第２の配線層は、
例えばＴｉ（チタン）−Ａｌ（アルミニウム）−Ｔｉ
（チタン）の３層構造を有している。
【０１８２】データバスライン７１５はゲートバスライ
ン７１２に対し直角に交差するように形成されており、
ソース電極７１６ｓ及びドレイン電極７１６ｄはシリコ
ン膜７１４ａの幅方向の両側に相互に離隔して形成さ
れ、ソース電極７１７ｓ及びドレイン電極７１７ｄはシ
リコン膜７１４ｂの幅方向の両側に相互に離隔して形成
されている。ゲートバスライン７１２及びデータバスラ
イン７１５で区画された矩形の領域がそれぞれ画素領域
となっている。
【０１８３】これらのデータバスライン７１５、ＴＦＴ
７１６，７１７は窒化シリコンからなる第２の絶縁膜
（保護絶縁膜：図示せず）に覆われており、第２の絶縁
膜の上にはＩＴＯからなる画素電極７１９が形成されて
いる。図６０に示すように、ＴＦＴ７１６のドレイン電
極７１６ｄはデータバスライン７１５に接続され、ソー
ス電極端子７１６ｂは保護絶縁膜に形成されたコンタク
トホール７１８ａを介して画素電極７１９に接続されて
いる。
【０１８４】一方、予備ＴＦＴ７１７のドレイン電極端
子７１７ａ及びソース電極端子７１７ｂはどこにも接続
されていない。これは、予備ＴＦＴ７１７がデータバス
ライン７１５及び画素電極７１９に接続されていると、
ゲートバスライン７１２とデータバスライン７１５及び
画素電極７１９との間に大きな負荷容量（Ｃgs）が発生
して、表示品位の劣化の原因となるためである。但し、
本実施の形態においては、ソース電極端子７１７ｂは画
素電極７１９に一部重なる位置に形成されている。
【０１８５】以下、本発明の実施の形態の液晶表示パネ
ルの欠陥修復方法について、図６１，図６２を参照して
説明する。この例では、図６１に示すように、ＴＦＴ７
１６のドレイン電極７１６ｄとソース電極７１６ｓとの
間が異物７２９により短絡した場合の欠陥修復について
説明する。図６２は欠陥修復方法を工程順に示す模式的
断面図である。この図６２において、符号７２２は第１
の絶縁膜（ゲート絶縁膜）、符号７２３は第２の絶縁膜
（保護絶縁膜）である。
【０１８６】まず、画素電極７１９とデータバスライン
７１５との間を電気的に分離する。例えばパルスレーザ
を照射して、ドレイン電極７１６ｄを図６１に一点鎖線
で示す部分で切断する。次に、ＴＦＴ７１６のドレイン
電極７１６ｄ（但し、データバスライン７１５に接続し
ている部分）と、ＴＦＴ７１７のドレイン電極端子７１
７ａの上にコンタクトホール７１８ｂ，７１８ｃを形成
する。具体的には、図６２（ａ）に示すようにドレイン
電極７１６ｄ及び端子７１７ａの上の第２の絶縁膜７２
３に対しレーザパルスを照射して、図６２（ｂ）に示す
ようにコンタクトホール７１８ｂ，７１８ｃを形成す
る。このレーザ照射では、ドレイン電極７１６ｄ及び端
子７１７ａを溶融することなく第２の絶縁膜７２３にコ
ンタクトホールを形成することが目的であるので、短波
長のレーザ光を使用する。例えば、ＹＡＧレーザの第３
高調波（波長３５５ｎｍ）又は第４高調波（波長２６６
ｎｍ）を使用することにより、ドレイン電極７１６ｄ及
び端子７１７ａを溶融することなく第２の絶縁膜７２３
にコンタクトホール７１８ｂ，７１８ｃを形成すること
ができる。
【０１８７】次に、図６２（ｃ）に示すように、レーザ
ＣＶＤ法により、ドレイン電極７１６と端子７１７ａと
の間を電気的に接続する導電パターン（導電膜）７２１
を形成する。レーザＣＶＤでは、Ｗ（タングステン）有
機金属、Ｍｏ（モリブデン）有機金属又はＣｒ（クロ
ム）有機金属を含むＡｒ（アルゴン）ガスを導電パター
ン形成部の周囲に局所的にフローさせながら、波長が３
５５ｎｍのＹＡＧレーザ光を連続照射して、導電パター
ン７２１を形成する。このとき、有機金属ガス濃度、レ
ーザパワー、スキャン速度及びスキャン回数を適宜調整
する。レーザＣＶＤによる導電パターン７２１の形成条
件パラメータは、例えばスキャン速度が３．０μｍ／ｓ
ｅｃ、レーザ透過率が５５％、レーザＱスイッチ周波数
が４ｋＨｚ、キャリアガス流量が９０ｃｃ／ｍｉｎ、原
料ガス温度が５３℃、成膜エリアスリットサイズが５μ
ｍ×５μｍとする。本願発明者らは、このような条件で
実際にタングステンの導電パターンを形成したところ、
最小描画線幅が５μｍ、膜厚が３００ｎｍ、抵抗率が５
０μΩ・ｃｍ以下の導電パターンを形成することができ
た。
【０１８８】一方、予備ＴＦＴ７１７のソース電極７１
７ｓと画素電極７１９とを電気的に接続する。すなわ
ち、ソース電極端子７１７ｂと画素電極７１９とが重な
った部分に例えばＹＡＧレーザ光を照射し、第２の絶縁
膜７２３にコンタクトホール７１８ｄを形成すると共
に、当該部分の画素電極７１９及びソース電極７１７ｓ
を溶融接合（レーザウェルディング）して、画素電極７
１９とソース電極７１７ｓとの間を電気的に接続する。
これにより、液晶表示パネルの欠陥修復が完了する。
【０１８９】本実施の形態の液晶表示装置の欠陥修復方
法によれば、レーザＣＶＤ法によって予備ＴＦＴ７１７
のドレイン電極７１７ｄとデータバスライン７１５とを
接続する導電パターンを形成し、レーザによる溶融接合
により予備ＴＦＴ７１７のソース電極７１７ｓと画素電
極７１９とを接続するので、欠陥画素を正常な画素に修
復することができる。すなわち、本実施の形態によれ
ば、欠陥を目立たなくするのではなく、欠陥を修復して
正常な画素とするので、高品位な画素表示が可能になる
とともに、液晶表示パネルの製造歩留まりを向上させる
ことができる。
【０１９０】また、本実施の形態の液晶表示装置によれ
ば、予備ＴＦＴ７１７のソース電極７１７ｓ及びドレイ
ン電極７１７ｄが画素電極７１９及びデータバスライン
７１５に接続していないので、負荷容量の増加が回避さ
れる。なお、本実施の形態ではＴＦＴ７１６のドレイン
電極７１６ｄとソース電極７１６ｓとの間の短絡による
欠陥を修復する場合について説明したが、本発明をＴＦ
Ｔ７１６のオン特性不良による欠陥の修復に応用するこ
ともできる。すなわち、ＴＦＴ７１６のオン特性が十分
でなく書込み能力が不足するときは、ＴＦＴ７１６のド
レイン電極７１６ｄを切断することなく、上記実施の形
態と同様にして予備ＴＦＴ７１７のドレイン電極７１７
ｄをデータバスライン７１５に接続し、ソース電極７１
７ｓを画素電極７１９に接続する。これにより、２つの
ＴＦＴ７１６，７１７が並列接続されて書込み能力が増
加し、ＴＦＴ７１６のオン特性不良による表示品質の低
下が回避される。
【０１９１】また、本実施の形態では、ドレイン電極７
１６ｄを切断した後に導電パターン７２１を形成した
が、導電パターン７２１を形成した後にドレイン電極７
１６ｄを切断してもよい。更に、本実施の形態では予備
ＴＦＴが１個の場合について説明したが、予備ＴＦＴを
２個以上設けておいてもよい。
【０１９２】（第５の実施の形態）以下、図６３を参照
して、本発明の第５の実施の形態について説明する。な
お、本実施の形態においては導電パターンの形成方法が
異なること以外は基本的に第４の実施の形態と同様であ
るので、図６３において図６２と同一物には同一符号を
付して、その詳しい説明は省略する。
【０１９３】第４の実施の形態ではレーザＣＶＤ法によ
って導電パターン７２１を形成したが、本実施の形態で
は導電ペースト（導電性薬液）を焼成して導電パターン
７２１を形成する。すなわち、図６３（ａ）に示すよう
に、第４の実施の形態と同様にしてＴＦＴ７１６のドレ
イン電極７１６ｄとＴＦＴ７１７のドレイン電極端子７
１７ａとの上にコンタクトホール７１８ｂ，７１８ｃを
形成する。
【０１９４】次に、図６３（ｂ）に示すように、コンタ
クトホール７１８ｂ，７１８ｃ間を含む領域にＡｕ
（金）又はＡｇ（銀）等を含有する導電ペースト７２４
を塗布する。そして、コンタクトホール７１８ｂ，７１
８ｃ間にレーザを照射して、導電ペースト７２４を焼成
する。次いで、焼成されていない部分の導電ペースト７
２４を除去する。これにより、図６３（ｃ）に示すよう
に、ＴＦＴ７１６のドレイン電極７１６ｄと予備ＴＦＴ
７１７のドレイン電極端子７１７ａとを接続する導電パ
ターン７２１が完成する。
【０１９５】本実施の形態においても、第４の実施の形
態と同様に、液晶表示パネルの欠陥を修復し、欠陥画素
のない液晶表示パネルとすることができる。 （第６の実施の形態）以下、図６４を参照して、本発明
の第６の実施の形態について説明する。なお、本実施の
形態においては導電パターンの形成方法が異なること以
外は基本的に第４の実施の形態と同様であるので、図６
４において図６１と同一物には同一符号を付して、その
詳しい説明は省略する。
【０１９６】本実施の形態においては、第２の絶縁膜
（保護絶縁膜）を形成した後、この第２の絶縁膜にコン
タクトホール７１８ａを形成する際に、ＴＦＴ７１６の
ドレイン電極７１６ｄに到達するコンタクトホール及び
予備ＴＦＴ７１７のドレイン電極端子７１７ａに到達す
るコンタクトホールを同時に形成する。その後、全面に
ＩＴＯ膜を形成した後、このＩＴＯ膜をパターニングし
て、画素電極７１９を形成すると共に、ＴＦＴ７１６の
ドレイン電極７１６ｄに接続したパッド７１９ａ、及び
予備ＴＦＴ７１７のドレイン電極端子７１７ａに接続し
たパッド７１９ｂを形成する。
【０１９７】このようにして形成されたＴＦＴ基板に対
し、例えば図６５に示すように異物７２９によりＴＦＴ
７１６のソース電極７１６ｓとドレイン電極７１６ｄと
の間が短絡した場合、第４の実施の形態又は第５の実施
の形態と同様にして、パッド７１９ａ，７１９ｂ間を接
続する導電パターン７２１を形成する。その後、ドレイ
ン電極７１６ｄを例えば図６５中に一点鎖線で示す位置
で切断する。
【０１９８】但し、ＴＦＴ７１６のドレイン電極７１６
ｄとソース電極７１６ｓとの間の短絡ではなくＴＦＴ７
１６のオン特性不良の場合は、ドレイン電極７１６ｄを
切断する必要はない。本実施の形態においては、第４の
実施の形態と同様の効果が得られるのに加えて、欠陥修
復時にレーザ照射により第２の絶縁膜にコンタクトホー
ルを形成する必要がないという利点がある。また、パッ
ド７１９ａ，７１９ｂは画素電極７１９と同時に形成す
るので、工程数の増加が回避される。
【０１９９】（第７の実施の形態）図６６は本発明の第
７の実施の形態の液晶表示装置のＴＦＴ基板を示す図で
ある。図６６において、図６０と同一物には同一符号を
付して、その詳しい説明は省略する。また、本実施の形
態においても、ＣＦ基板の構造は基本的に従来と同様で
あるので、ＣＦ基板の説明は省略する。
【０２００】本実施の形態の液晶表示装置のＴＦＴ基板
は、各画素毎に、スイッチング素子として機能するＴＦ
Ｔ７１６の他に、予備ＴＦＴ７３１が設けられている。
この予備ＴＦＴ７３１は、ゲートバスライン７１２及び
蓄積容量バスライン７１３と同じ第１の配線層に形成さ
れたゲート電極７３１ｇと、このゲート電極７３１ｇの
上に第１の絶縁膜を介して形成されたシリコン膜７１４
ｃと、このシリコン膜７１４ｃの幅方向の両側に配置さ
れたデータバスライン７１５及びソース電極７３１ｓと
により構成されている。ソース電極７３１ｓはデータバ
スライン７１５と同様に第２の配線層に形成されてお
り、このソース電極７３１ｓはどこにも接続されていな
い。但し、ソース電極端子７３１ａは保護絶縁膜を挟ん
で画素電極７１９の一部分と重なっている。また、デー
タバスライン７１５のうちシリコン膜７１４ｃに重なっ
た部分が、ＴＦＴ７３１のドレイン電極となっている。
【０２０１】以下、本実施の形態の液晶表示パネルの欠
陥修復方法について、図６７，図６８を参照して説明す
る。なお、図６８は図６７のIII −III 線による断面図
である。また、この例では、図６７に示すように、ＴＦ
Ｔ７１６のドレイン電極７１６ｄとソース電極７１６ｓ
との間の異物７２９により短絡が発生した場合の欠陥修
復について説明する。
【０２０２】まず、画素電極７１９とデータバスライン
７１５との間を電気的に切り離す。例えばパルスレーザ
を照射して、ドレイン電極７１６ｄとデータバスライン
７１５との接続部分（図６７に一点鎖線で示す部分）を
切断する。次に、ゲート電極７３１ｇとゲートバスライ
ン７１２の上にコンタクトホール７１８ｇ，７１８ｆを
形成する。これらのコンタクトホール７１８ｇ，７１８
ｆの形成には、第４の実施の形態で説明したように、Ｙ
ＡＧレーザの第３高調波又は第４高調波を使用する。
【０２０３】次に、レーザＣＶＤ法により、ゲート電極
７３１ｇとゲートバスライン７１２との間を電気的に接
続する導電パターン７３２を形成する。レーザＣＶＤで
は、Ｗ（タングステン）有機金属、Ｍｏ（モリブデン）
有機金属又はＣｒ（クロム）有機金属を含むＡｒ（アル
ゴン）ガスをフローさせながら、波長が３５５ｎｍのＹ
ＡＧレーザ光を連続照射して、導電パターン７３２を形
成する。
【０２０４】その後、予備ＴＦＴ７３１のソース電極７
３１Ｓと画素電極７１９とを電気的に接続する。すなわ
ち、ソース電極端子７３１ａと画素電極７１９とが重な
った部分に例えばＹＡＧレーザ光を照射し、第２の絶縁
膜７２３にコンタクトホール７１８ｅを形成すると共
に、当該部分の画素電極７１９及びソース電極７３１ｓ
を溶融接合して、画素電極７１９とソース電極７３１ｓ
とを電気的に接続する。これにより、液晶表示パネルの
欠陥修復が完了する。
【０２０５】なお、本実施の形態においても、ＴＦＴ７
１６のオン特性不良の場合は、ＴＦＴ７１６とデータバ
スライン７１５との間を切断しなくてもよい。また、導
電パターン７３２は、第５の実施の形態と同様に、導電
ペーストの焼成によって形成してもよい。更に、第６の
実施の形態と同様に、コンタクトホール７１８ｆ，７１
８ｇに対応する位置に予めパッドを形成しておいてもよ
い。これにより、欠陥修復時にコンタクトホールを形成
する工程を省略することができる。
【０２０６】また、上述した第４〜第７の実施の形態に
おいては、いずれもＴＦＴの上に保護絶縁膜が形成され
た液晶表示装置の欠陥修復について説明したが、本発明
は保護絶縁膜を有しない液晶表示装置に適用することも
できる。この場合は、コンタクトホールを形成する工程
は不要である。 （第８の実施の形態）図６９は本発明の第８の実施の形
態の液晶表示装置のＴＦＴ基板を示す模式図である。本
実施の形態においても、ＣＦ基板の構造は基本的に従来
と同様であるので、ＣＦ基板の説明は省略する。
【０２０７】ＴＦＴ基板８００の表示領域８００ａに
は、複数本のゲートバスライン８１２及び複数本のデー
タバスライン８１５が形成されている。これらのゲート
バスライン８１２とデータバスライン８１５とにより区
画された各矩形の領域がそれぞれ画素となっている。各
画素にはそれぞれＴＦＴ、画素電極及び補助容量が形成
されているが、図６９ではこれらの図示を省略してい
る。
【０２０８】ＴＦＴ基板８００の一辺（第１の辺とい
う）に沿って、ＴＡＢ端子８２２及び予備ＴＡＢ端子８
２１が配置されている。ＴＡＢ端子８２２は複数のグル
ープに分けられており、予備ＴＡＢ端子８２１はそれぞ
れのグループを挟むように、各グループ毎に２個づつ配
置されている。各ＴＡＢ端子８２２はそれぞれ対応する
データバスライン８１５に接続されている。これらのＴ
ＡＢ端子８２２には、ＴＡＢ基板を介して映像信号が供
給される（図１参照）。
【０２０９】ＴＡＢ端子８２２の配列ピッチは、データ
バスライン８１５の配列ピッチよりも小さく設定されて
いる。また、各データバスライン８１５には、ＴＡＢ端
子８２２の近傍にリペア端子８２２ａが設けられてお
り、他端側にはリペア端子８２２ｂが設けられている。
一方、予備ＴＡＢ端子８２１は、その予備ＴＡＢ端子８
２１の近傍に配置されたリペア端子８２１ａに接続され
ている。
【０２１０】ＴＦＴ基板８００の第１の辺に対向する辺
（第２の辺という）の近傍に、第２の辺に平行に１又は
複数本（図では２本）のリペア配線８２４が形成されて
いる。また、ＴＦＴ基板８００の第１の辺に隣り合う他
の一辺（第３の辺という）に沿って、ＴＡＢ端子８３１
及び予備ＴＡＢ端子８２３が配置されている。各ＴＡＢ
端子８３１はそれぞれ対応するゲートバスライン８１２
に接続されている。また、予備ＴＡＢ端子８２３はリペ
ア配線８２４に接続されている。ＴＡＢ端子８３１に
は、ＴＡＢ基板を介して走査信号が供給される（図１参
照）。
【０２１１】これらのＴＡＢ端子８２２，８３１及び予
備ＴＡＢ端子８２２、リペア端子８２２ａ，８２２ｂ及
びリペア配線８２４は、図６９に示すように、いずれも
表示領域８００ａの外側に配置されている。また、デー
タバスライン８１５のリペア端子８２２ｂは、リペア配
線８２４の近傍に配置されている。以下、本実施の形態
の液晶表示装置の欠陥修復方法について、図７０及び図
７１を参照して説明する。図７１（ａ）は図７０（ａ）
のIV−IV線による断面図、図７１（ｂ）は図７０（ｂ）
のＶ−Ｖ線による断面図である。
【０２１２】この例では、図７０（ａ），（ｂ）に×印
で示す部分でデータバスライン８１５の断線が発生して
いるものとする。また、図７１（ａ），（ｂ）におい
て、８０２はＴＦＴ基板８００に設けられた第１の絶縁
膜（ゲート絶縁膜）、８０３は第２の絶縁膜（保護絶縁
膜）である。まず、断線したデータバスライン８１５の
リペア端子８２２ａ，８２２ｂの上、予備ＴＡＢ端子８
２１のリペア端子８２１ａの上、及びリペア配線８２４
の上にそれぞれレーザを照射して、コンタクトホール８
０３ａ〜８０３ｄを形成する。このレーザ照射では、短
波長のレーザ光を使用して、リペア端子８２１ａ，８２
２ａ，８２２ｂ及びリペア配線８２４を溶融することな
く、第２の絶縁膜８０３にコンタクトホール８０３ａ〜
８０３ｄを形成する。レーザ光としては、例えばＹＡＧ
レーザの第３高調波（波長３５５ｎｍ）又は第４高調波
（波長２６６ｎｍ）を使用することができる。
【０２１３】次に、レーザＣＶＤ法により、リペア端子
８２１ａとリペア端子８２２ａとの間を電気的に接続す
る導電パターン８２５ａと、リペア端子８２２ｂとリペ
ア配線８２４との間を電気的に接続する導電パターン８
２５ｂとを形成する。これらの導電パターン８２５ａ，
８２５ｂは、Ｗ（タングステン）有機金属、Ｍｏ（モリ
ブデン）有機金属又はＣｒ（クロム）有機金属を含むＡ
ｒ（アルゴン）ガスを導電パターン形成部の周囲に局所
的にフローさせながら、波長が３５５ｎｍのＹＡＧレー
ザ光を連続照射して形成する。このとき、有機金属ガス
濃度、レーザパワー、スキャン速度及びスキャン回数を
適宜調整する。本願発明者らによる実験では、スキャン
速度が３．０μｍ／ｓｅｃ、レーザ透過率が６５％、レ
ーザＱスイッチ周波数が４ｋＨｚ、キャリアガス流量が
８９ｃｃ／ｍｉｎ、原料ガス温度が５２℃、成膜エリア
スリットサイズが５μｍ×５μｍとした場合、最小描画
線幅が５μｍ、膜厚が３５０ｎｍ、抵抗率が６０Ω・ｃ
ｎ以下の導電パターンを形成することができた。
【０２１４】その後、データバスライン８１５と接続し
た予備ＴＡＢ端子８２１と予備ＴＡＢ端子８２３とをワ
イヤにより電気的に接続する。これにより、液晶表示装
置の欠陥修復が完了する。本実施の形態の液晶表示装置
の欠陥修復方法によれば、断線が発生したデータバスラ
イン８１５のリペア端子８２２ａと予備ＴＡＢ端子８２
１との間、及びリペア端子８２２ｂとリペア配線８２４
との間をレーザＣＶＤ法によって形成した導電パターン
８２５ａ，８２５ｂで接続する。これにより、データバ
スライン８１５の断線による線欠陥を修復し、正常な液
晶表示装置とすることができる。
【０２１５】なお、上記実施の形態では欠陥が発生した
データバスライン８１５と予備ＴＡＢ端子８２１とを導
電パターンにより接続し、予備ＴＡＢ端子８２１と予備
ＴＡＢ端子８２３とをワイヤで接続するものとしたが、
ＴＡＢ端子８２３とＴＡＢ端子８２２とを直接電気的に
接続することができるのであれば、予備ＴＡＢ端子８２
１や導電パターン８２５ａは不要である。
【０２１６】また、本実施の形態においてはレーザＣＶ
Ｄ法によって導電パターン８２５ａ，８２５ｂを形成し
たが、第５の実施の形態で説明したように、導電ペース
トを焼成して導電パターンを形成することもできる。更
に、本実施の形態ではリペア配線８２４が２本の場合に
ついて説明した。この場合は、２本までのデータバスラ
イン８１５の断線を修復することができる。但し、本発
明は、リペア配線８２４の本数が２本に限定されるもの
ではなく、１本又は３本以上であってもよい。
【０２１７】更にまた、図７２（ａ）の平面図及び図７
２（ｂ）の側面図に示すように、リペア端子８２１ａ，
８２２ａ，８２２ｂ及びリペア配線８２４をＣＦ基板８
５０よりも外側に配置すると、ＴＦＴ基板８００とＣＦ
基板８５０とを接合した後であっても、データバスライ
ン８１５の断線の修復が可能である。 （第９の実施の形態）以下、図７３，図７４を参照し
て、本発明の第９の実施の形態について説明する。な
お、本実施の形態においては導電パターンの形成方法が
異なること以外は基本的に第８の実施の形態と同様であ
るので、図７３，図７４において図７０，図７１と同一
物には同一符号を付して、その詳しい説明は省略する。
また、図７４（ａ）は図７３（ａ）のVI−VI線による断
面図、図７４（ｂ）は図７３（ｂ）のVII −VII 線によ
る断面図を示している。
【０２１８】本実施の形態においては、第２の絶縁膜
（保護絶縁膜）８０３を形成した後、この第２の絶縁膜
８０３にＴＦＴのソース電極に到達するコンタクトホー
ルを形成する際に、リペア端子８２１ａ，８２２ａ，８
２２ｂに到達するコンタクトホール及びリペア配線８２
４に到達するコンタクトホールを同時に形成する。リペ
ア配線８２４には、各リペア端子８２２ｂに対応する位
置にそれぞれコンタクトホールを形成する。
【０２１９】その後、全面にＩＴＯ膜を形成した後、こ
のＩＴＯ膜をパターニングして、画素電極を形成すると
共に、リペア端子８２１ａに接続したパッド８１９ａ、
リペア端子８２１ａに接続したパッド８１９ｂ、リペア
端子８２２ｂに接続したパッド８１９ｃ、及びリペア配
線８２４に接続したパッド８１９ｄを形成する。このよ
うにして形成されたＴＦＴ基板に対し、例えば図７３
（ａ），（ｂ）に示すように、×印で示す位置でデータ
パスライン８１５の断線が発生した場合、レーザＣＶＤ
法又は導電ペーストの焼成により、パッド８１９ａとパ
ッド８１９ｂとの間を接続する導電パターン８２５ｃ
と、パッド８１９ｃとパッド８１９ｄとの間を接続する
導電パターン８２５ｄとを形成する。
【０２２０】本実施の形態においては、第８の実施の形
態と同様の効果が得られるのに加えて、欠陥修復時にレ
ーザ照射により第２の絶縁膜８０３にコンタクトホール
を形成する必要がないという利点がある。また、パッド
８１９ａ〜８１９ｄは画素電極と同時に形成するので、
工程数の増加が回避される。なお、第８及び第９の実施
の形態ではデータバスラインの断線を補修する場合につ
いて説明したが、本発明をゲートバスラインの断線の補
修に適用することもできる。
【０２２１】（付記１）液晶表示装置の欠陥修復方法で
あって、断線した配線の断線両端部上に、前記配線幅よ
り長い幅を有し前記配線上面及び両側面が露出する深さ
の断線修復用コンタクトホールをそれぞれ形成し、前記
配線上面及び両側面と電気的に接続される導電膜を前記
断線修復用コンタクトホール内壁及び表面に形成して前
記断線を修復することを特徴とする欠陥修復方法。
【０２２２】（付記２）付記１に記載の欠陥修復方法に
おいて、前記導電膜は、レーザＣＶＤ法により形成する
ことを特徴とする欠陥修復方法。 （付記３）付記１又は２に記載の欠陥修復方法におい
て、前記断線修復用コンタクトホールにそれぞれ形成さ
れた前記導電膜を直接に接続して、前記断線両端部間を
電気的に接続して前記断線を修復することを特徴とする
欠陥修復方法。
【０２２３】（付記４）付記１又は２に記載の欠陥修復
方法において、前記断線修復用コンタクトホールにそれ
ぞれ形成された前記導電膜を前記液晶表示装置に形成さ
れた画素電極に接続して、前記断線両端部間を電気的に
接続して前記断線を修復することを特徴とする欠陥修復
方法。 （付記５）液晶表示装置の欠陥修復方法であって、レー
ザＣＶＤ法により、断線した配線の断線両端部上層に導
電膜を形成し、レーザウェルディング法により前記断線
両端部まで開口して、前記導電膜と前記断線両端部とを
電気的に接続して前記断線を修復することを特徴とする
欠陥修復方法。
【０２２４】（付記６）絶縁膜を介して複数の配線層が
形成された基板と、対向基板との間に液晶を封止した液
晶表示装置において、前記配線層の交差位置近傍に形成
され、前記配線層間での層間短絡を修復する際の迂回経
路の一部を構成する予備配線層を有することを特徴とす
る液晶表示装置。 （付記７）絶縁膜を介して複数の配線層が形成された基
板と、対向基板との間に液晶を封止した液晶表示装置に
おいて、前記配線層の交差位置近傍で前記配線層のいず
れかと接続され、前記配線層間での層間短絡を修復する
際の迂回経路の一部を構成する予備パッドを有すること
を特徴とする液晶表示装置。
【０２２５】（付記８）液晶表示装置の欠陥修復方法で
あって、層間短絡を生じた２つの配線層のうち一方の配
線層を短絡部を挟んで断線して他方の配線層と電気的に
分離し、前記短絡部を迂回する迂回経路を前記一方の配
線層に隣接して構成して、断線した前記一方の配線層の
断線両端部を電気的に接続することを特徴とする欠陥修
復方法。
【０２２６】（付記９）付記項８に記載の欠陥修復方法
において、前記迂回経路は、前記配線層間での層間短絡
を修復するために前記配線層の交差位置近傍に形成され
た予備配線層を構成の一部に含むことを特徴とする欠陥
修復方法。 （付記１０）付記８に記載の欠陥修復方法において、前
記迂回経路は、前記配線層間での層間短絡を修復するた
めに前記配線層の交差位置近傍で前記配線層のいずれか
と接続された予備パッドを構成の一部に含むことを特徴
とする欠陥修復方法。
【０２２７】（付記１１）複数のゲートバスラインと、
複数の蓄積容量バスラインと、前記複数の蓄積容量バス
ラインに共通して接続され、前記ゲートバスラインと交
差して配設される蓄積容量バスライン一括電極と、前記
ゲートバスラインと蓄積容量バスライン一括電極の交差
部近傍に配設され、前記蓄積容量バスライン一括電極の
幅方向の長さよりも長く、前記蓄積容量バスライン一括
電極と交差するとともに両端に重畳しない部分を有し、
前記ゲートバスラインとは電気的に独立する修復用補助
配線と、前記蓄積容量バスライン一括電極と重畳しない
幅方向の両側で、一端が前記ゲートバスラインと重畳
し、他端が前記修復用補助配線と重畳するように配設さ
れた修復用接続電極とを備えることを特徴とする液晶表
示装置。
【０２２８】（付記１２）付記１１に記載の液晶表示装
置において、前記修復用補助配線は、前記ゲートバスラ
インと同一工程で形成されるものであることを特徴とす
る液晶表示装置。 （付記１３）付記１１に記載の液晶表示装置において、
前記修復用接続電極は、前記蓄積容量バスライン一括電
極と同一工程で形成されるものであることを特徴とする
液晶表示装置。
【０２２９】（付記１４）複数のゲートバスラインと、
複数の蓄積容量バスラインと、前記複数の蓄積容量バス
ラインに共通して接続され、前記ゲートバスラインと交
差して配設される蓄積容量バスライン一括電極とを備え
る液晶表示装置の欠陥修復方法であって、前記ゲートバ
スラインと蓄積容量バスライン一括電極の交差部近傍に
配設され、前記蓄積容量バスライン一括電極の幅方向の
長さよりも長く、前記蓄積容量バスライン一括電極と交
差するとともに両端に重畳しない部分を有し、前記ゲー
トバスラインとは電気的に独立する修復用補助配線を形
成し、前記蓄積容量バスライン一括電極と重畳しない幅
方向の両側で、一端が前記ゲートバスラインと重畳し、
他端が前記修復用補助配線と重畳する修復用接続電極を
形成し、短絡部を有する前記ゲートバスラインを前記蓄
積容量バスライン一括電極の両側で切断するとともに、
前記修復用接続電極と前記ゲートバスラインおよび前記
蓄積容量バスライン一括電極とを重畳部で電気的に接続
させることを特徴とする液晶表示装置の欠陥修復方法。
【０２３０】（付記１５）複数のゲートバスラインと、
複数の蓄積容量バスラインと、前記複数の蓄積容量バス
ラインに共通して接続され、前記ゲートバスラインと交
差して配設される蓄積容量バスライン一括電極とを備え
る液晶表示装置の欠陥修復方法であって、前記ゲートバ
スラインと蓄積容量バスライン一括電極の交差部近傍に
配設され、前記蓄積容量バスライン一括電極の幅方向の
長さよりも長く、前記蓄積容量バスライン一括電極と交
差するとともに両端に重畳しない部分を有し、前記ゲー
トバスラインとは電気的に独立する修復用補助配線を形
成し、短絡部を有する前記ゲートバスラインを前記蓄積
容量バスライン一括電極の両側で切断する工程と、前記
ゲートバスラインの前記蓄積容量バスライン一括電極を
間に挟む二か所を露出する工程と、前記修復用補助配線
の前記蓄積容量バスライン一括電極を間に挟む二か所を
露出する工程と、前記蓄積容量バスライン一括電極に対
して同じ側にある、前記ゲートバスライン及び修復用補
助配線の露出部上に導電層を堆積して、前記ゲートバス
ラインと前記修復用補助配線を電気的に接続させること
を特徴とする液晶表示装置の欠陥修復方法。
【０２３１】（付記１６）ゲートバスライン、データバ
スライン及び画素電極に接続されたスイッチング用薄膜
トランジスタと、前記データバスライン及び前記画素電
極のいずれにも接続されていない予備薄膜トランジスタ
とを備えた液晶表示装置の欠陥修復方法であって、欠陥
修復時に、少なくとも前記予備薄膜トランジスタのドレ
イン電極と前記データバスラインとを接続する導電パタ
ーンを形成することを特徴とする液晶表示装置の欠陥修
復方法。
【０２３２】（付記１７）ゲートバスライン、データバ
スライン及び画素電極に接続されたスイッチング用薄膜
トランジスタと、前記ゲートバスライン及び前記画素電
極のいずれにも接続されていない予備薄膜トランジスタ
とを備えた液晶表示装置の欠陥修復方法であって、欠陥
修復時に、少なくとも前記予備薄膜トランジスタのゲー
ト電極と前記ゲートバスラインとを接続する導電パター
ンを形成することを特徴とする液晶表示装置の欠陥修復
方法。
【０２３３】（付記１８）付記１６又は１７に記載の液
晶表示装置の欠陥修復方法において、前記導電パターン
は、レーザＣＶＤ法により、又は導電性薬液のレーザ照
射による焼成により形成することを特徴とする液晶表示
装置の欠陥修復方法。 （付記１９）付記１６又は１７に記載の液晶表示装置の
欠陥修復方法において、前記予備薄膜トランジスタのソ
ース電極と前記画素電極とをレーザウェルディングによ
り接続することを特徴とする液晶表示装置の欠陥修復方
法。
【０２３４】（付記２０）付記１６又は１７に記載の液
晶表示装置の欠陥修復方法において、前記導電パターン
を形成する際に、レーザ照射により前記予備薄膜トラン
ジスタのドレイン電極の上、及び前記スイッチング用薄
膜トランジスタのドレイン電極の上の絶縁膜にコンタク
トホールを開孔することを特徴とする液晶表示装置の欠
陥修復方法。
【０２３５】（付記２１）付記１６又は１７に記載の液
晶表示装置の欠陥修復方法において、前記導電パターン
を、タングステン、モリブデン、クロム、金及び銀から
なる群から選択されたいずれか１種の金属により形成す
ることを特徴とする液晶表示装置の欠陥修復方法。 （付記２２）ゲートバスライン、データバスライン及び
画素電極に接続されたスイッチング用薄膜トランジスタ
と、前記データバスライン及び前記画素電極のいずれに
も接続されていない予備薄膜トランジスタとを備え、前
記ゲートバスラインの一部が前記予備薄膜トランジスタ
のゲート電極となっていることを特徴とする液晶表示装
置。
【０２３６】（付記２３）ゲートバスライン、データバ
スライン及び画素電極に接続されたスイッチング用薄膜
トランジスタと、前記ゲートバスライン及び前記画素電
極のいずれにも接続されていない予備薄膜トランジスタ
とを備え、前記予備薄膜トランジスタのゲート電極が前
記データバスラインと画素電極との間に配置されている
ことを特徴とする液晶表示装置。
【０２３７】（付記２４）基板上に形成された複数本の
バスラインと、前記基板の第１の辺に沿って配置され、
前記バスラインにそれぞれ接続されたＴＡＢ端子と、前
記第１の辺に対向する第２の辺に沿って配置されたリペ
ア配線とを備えた液晶表示装置の欠陥修復方法であっ
て、欠陥修復時に、少なくとも、前記バスラインと前記
リペア配線とを接続する導電パターンを形成することを
特徴とする液晶表示装置の欠陥修復方法。
【０２３８】（付記２５）付記２４に記載の液晶表示装
置の欠陥修復方法において、前記導電パターンは、レー
ザＣＶＤ法により、又は導電性薬液のレーザ照射による
焼成により形成することを特徴とする液晶表示装置の欠
陥修復方法。 （付記２６）付記２４に記載の液晶表示装置の欠陥修復
方法において、前記リペア配線が複数本あることを特徴
とする液晶表示装置の欠陥修復方法。
【０２３９】（付記２７）付記２４に記載の液晶表示装
置の欠陥修復方法において、前記導電パターンを形成す
る際に、レーザ照射により前記バスラインの上及び前記
リペア配線の上にコンタクトホールを開孔することを特
徴とする液晶表示装置の欠陥修復方法。 （付記２８）付記２４に記載の液晶表示装置の欠陥修復
方法において、前記導電パターンを、タングステン、モ
リブデン、クロム、金及び銀からなる群から選択された
いずれか１種の金属により形成することを特徴とする液
晶表示装置の欠陥修復方法。
【０２４０】（付記２９）複数本の第１のバスライン
と、絶縁膜を介して前記第１のバスラインに交差する複
数本の第２のバスラインと、前記複数の第１のバスライ
ンの一端側にそれぞれ接続された複数のＴＡＢ端子と、
前記第１のバスラインの他端側に配置されたリペア配線
とを有し、欠陥修復前の状態では前記リペア配線に交差
する配線を有しないことを特徴とする液晶表示装置。
【０２４１】（付記３０）複数本の第１のバスライン
と、絶縁膜を介して前記第１のバスラインに交差する複
数本の第２のバスラインと、前記複数の第１のバスライ
ンの一端側にそれぞれ接続された複数のＴＡＢ端子と、
前記第１のバスラインの他端側に配置されたリペア配線
と、前記第１のバスラインの他端側に設けられたリペア
端子と、前記リペア端子の上に露出し、前記リペア端子
と電気的に接続した第１の接続用パッドと、前記リペア
配線の上に露出し、前記リペア配線と電気的に接続した
第２の接続用パッドとを有することを特徴とする液晶表
示装置。
【０２４２】（付記３１）付記３０に記載の液晶表示装
置において、前記リペア配線及び前記前記接続用パッド
がカラーフィルタ基板よりも外側に配置されていること
を特徴とする液晶表示装置。
【０２４３】
【発明の効果】以上説明したように、本発明の液晶表示
装置によれば、表示パネル内に断線欠陥が生じた場合、
断線部の両側に設けた断線修復用コンタクトホールとレ
ーザ光を使用した化学的蒸気薄膜形成法（レーザＣＶＤ
法）による部分配線とを組み合わせることにより、簡単
に断線箇所の修復が行えるので、無欠陥で高品位な液晶
表示装置を提供できるようになる。
【０２４４】また、本発明によれば、電極配線の層間短
絡の修復が表示パネル内のどこででも可能となり、修復
ライン数も無制限となるので、無欠陥で高品位な液晶表
示装置を提供できるようになる。更に、本願の他の発明
によれば、ゲートバスラインと蓄積容量バスラインを一
括して接続する電極との交差部で短絡欠陥が発生して
も、確実に修復処理を行うことが可能になり、よって、
歩留まりを著しく向上させることができるという効果が
ある。
【０２４５】更にまた、本願の他の発明によれば、予め
スイッチング用薄膜トランジスタの他に予備薄膜トラン
ジスタを用意しておき、欠陥を修復するときには予備薄
膜トランジスタのドレイン電極とデータバスラインとを
接続する導電パターン、又はゲート電極とゲートバスラ
インとを接続する導電パターンを形成する。従って、欠
陥修復前の状態では、予備薄膜トランジスタは、データ
バスライン又はゲートバスラインと画素電極に接続され
ていないので、負荷容量の増大が回避される。また、欠
陥画素を目立たなくするのではなく、正常な画素として
動作するように修復するので、欠陥のない高品位な画像
表示が可能となるとともに、製造歩留まりが向上する。
【０２４６】更にまた、本願の他の発明によれば、バス
ラインに断線が発生した場合に、当該バスラインのＴＡ
Ｂ端子と反対側の端部とリペア配線とを接続する導電パ
ターンを形成する。すなわち、欠陥修復前の状態ではリ
ペア配線とバスラインとが重なっていないので、負荷容
量が小さく、信号の遅延を防止することができる。これ
により、リペア配線に起因する表示品質の劣化が回避さ
れる。
【図面の簡単な説明】
【図１】液晶表示装置の構成を示す上面図である。
【図２】従来の液晶表示装置の構成を示す図（その１）
であり、図１中破線で囲んだ部分の拡大図である。
【図３】従来の液晶表示装置の構成を示す図（その２）
であり、蓄積容量バスライン一括電極とデータバスライ
ンとの交差部を示す図である。
【図４】従来の液晶表示装置の構成を示す図（その３）
であり、蓄積容量バスライン一括電極とデータバスライ
ンとの交差部の他の例を示す図である。
【図５】従来の一般的なＴＮ型液晶表示装置の構造を示
す断面図である。
【図６】同じくその液晶表示装置のＴＦＴ基板を示す平
面図である。
【図７】従来のゲートバスラインの断線の修復方法を示
す模式平面図である。
【図８】同じくそのゲートバスラインの断線の修復方法
を示す断面図である。
【図９】本発明の第１の実施の形態による液晶表示装置
及びその欠陥修復方法の前提となる液晶表示装置の表示
パネルの概略構成を示す平面図である。
【図１０】同じくその表示パネルの製造方法の説明する
概略断面図（その１）である。
【図１１】同じくその表示パネルの製造方法の説明する
概略断面図（その２）である。
【図１２】同じくその表示パネルの製造方法の説明する
概略断面図（その３）である。
【図１３】同じくその表示パネルの製造方法の説明する
概略断面図（その４）である。
【図１４】同じくその表示パネルの製造方法の説明する
概略断面図（その５）である。
【図１５】同じくその表示パネルの製造方法の説明する
概略断面図（その６）である。
【図１６】本発明の第１の実施の形態による液晶表示装
置の欠陥修復方法における例１の概略を示す平面図であ
る。
【図１７】本発明の第１の実施の形態による例１の欠陥
修復方法を説明する概略断面図である。
【図１８】本発明の第１の実施の形態による液晶表示装
置の欠陥修復方法における例２の概略を示す平面図であ
る。
【図１９】本発明の第１の実施の形態による例２の欠陥
修復方法を説明する概略断面図である。
【図２０】本発明の第１の実施の形態による液晶表示装
置の欠陥修復方法における例３の概略を示す平面図であ
る。
【図２１】本発明の第１の実施の形態による液晶表示装
置の欠陥修復方法における例４の概略を示す平面図であ
る。
【図２２】本発明の第１の実施の形態による例４の欠陥
修復方法を説明する概略断面図である。
【図２３】本発明の第１の実施の形態による液晶表示装
置の欠陥修復方法における例５の概略を示す平面図であ
る。
【図２４】本発明の第１の実施の形態による例５の欠陥
修復方法を説明する概略断面図である。
【図２５】本発明の第１の実施の形態による液晶表示装
置の欠陥修復方法における例６の概略を示す平面図であ
る。
【図２６】本発明の第１の実施の形態による液晶表示装
置の欠陥修復方法における例７の概略を示す平面図であ
る。
【図２７】本発明の第１の実施の形態による例７の欠陥
修復方法を説明する概略断面図である。
【図２８】本発明の第１の実施の形態による液晶表示装
置の欠陥修復方法における例８の概略を示す平面図であ
る。
【図２９】本発明の第１の実施の形態による液晶表示装
置の欠陥修復方法における例９の概略を示す平面図であ
る。
【図３０】本発明の第１の実施の形態による例９の欠陥
修復方法を説明する概略断面図である。
【図３１】本発明の第１の実施の形態による液晶表示装
置の欠陥修復方法における例１０の概略を示す平面図で
ある。
【図３２】本発明の第１の実施の形態による例１０の欠
陥修復方法を説明する概略断面図（その１）である。
【図３３】本発明の第１の実施の形態による例１０の欠
陥修復方法を説明する概略断面図（その２）である。
【図３４】本発明の第１の実施の形態による例１０の欠
陥修復方法を説明する概略断面図（その３）である。
【図３５】本発明の第２の実施の形態による液晶表示装
置及びその欠陥修復方法における原理説明図である。
【図３６】本発明の第２の実施の形態による液晶表示装
置及びその欠陥修復方法における例１の概略を示す平面
図である。
【図３７】本発明の第２の実施の形態による例１の欠陥
修復方法を説明する概略断面図（その１）である。
【図３８】本発明の第２の実施の形態による例１の欠陥
修復方法を説明する概略断面図（その２）である。
【図３９】本発明の第２の実施の形態による液晶表示装
置及びその欠陥修復方法における例２の概略を示す平面
図である。
【図４０】本発明の第２の実施の形態による例２の欠陥
修復方法を説明する概略断面図（その１）である。
【図４１】本発明の第２の実施の形態による例２の欠陥
修復方法を説明する概略断面図（その２）である。
【図４２】本発明の第２の実施の形態による液晶表示装
置及びその欠陥修復方法における例３の概略を示す平面
図である。
【図４３】本発明の第２の実施の形態による例３の欠陥
修復方法を説明する概略断面図（その１）である。
【図４４】本発明の第２の実施の形態による例３の欠陥
修復方法を説明する概略断面図（その２）である。
【図４５】本発明の第２の実施の形態による液晶表示装
置及びその欠陥修復方法における例４の概略を示す平面
図である。
【図４６】本発明の第２の実施の形態による例４の欠陥
修復方法を説明する概略断面図（その１）である。
【図４７】本発明の第２の実施の形態による例４の欠陥
修復方法を説明する概略断面図（その２）である。
【図４８】本発明の第２の実施の形態による液晶表示装
置及びその欠陥修復方法における例５の概略を示す平面
図である。
【図４９】本発明の第２の実施の形態による例５の欠陥
修復方法を説明する概略断面図である。
【図５０】本発明の第２の実施の形態による液晶表示装
置及びその欠陥修復方法における例６の概略を示す平面
図である。
【図５１】本発明の第２の実施の形態による例６の欠陥
修復方法を説明する概略断面図（その１）である。
【図５２】本発明の第２の実施の形態による例６の欠陥
修復方法を説明する概略断面図（その２）である。
【図５３】本発明の第２の実施の形態による例６の欠陥
修復方法を説明する概略断面図である。
【図５４】第３の実施の形態に係る発明の原理を説明す
る図（その１）である。
【図５５】同じくその発明の原理を説明する図（その
２）であり、短絡欠陥の修復方法を示す図である。
【図５６】同じくその発明の原理を説明する図（その
３）であり、図５５のＩ−Ｉ線での断面図である。
【図５７】本発明の第３の実施の形態の短絡欠陥の修復
方法を示す図である。
【図５８】図５７の一部を拡大して示す図である。
【図５９】図５８のII−II線における断面図である。
【図６０】本発明の第４の実施の形態の液晶表示装置の
ＴＦＴ基板を示す平面図である。
【図６１】本発明の第４の実施の形態の液晶表示装置の
欠陥修復方法を示す平面図である。
【図６２】本発明の第４の実施の形態の液晶表示装置の
欠陥修復方法を示す模式断面図である。
【図６３】本発明の第５の実施の形態の液晶表示装置の
欠陥修復方法を示す模式断面図である。
【図６４】本発明の第６の実施の形態の液晶表示装置の
ＴＦＴ基板を示す平面図である。
【図６５】本発明の第６の実施の形態の液晶表示装置の
欠陥修復方法を示す平面図である。
【図６６】本発明の第７の実施の形態の液晶表示装置の
ＴＦＴ基板を示す平面図である。
【図６７】本発明の第７の実施の形態の液晶表示装置の
欠陥修復方法を示す平面図である。
【図６８】図６７のIII −III 線による断面図である。
【図６９】本発明の第８の実施の形態の液晶表示装置の
ＴＦＴ基板を示す模式図である。
【図７０】本発明の第８の実施の形態の欠陥修復方法を
示す模式図である。
【図７１】図７０のIV−IV線及びＶ−Ｖ線による断面図
である。
【図７２】本発明の第８の実施の形態の欠陥修復方法の
他の例を示す図であり、ＣＦ基板の外側にリペア端子及
びリペア配線を配置した例を示す図である。
【図７３】本発明の第９の実施の形態の欠陥修復方法を
示す模式図である。
【図７４】図７３のVI−VI線及びVII −VII 線による断
面図である。
【符号の説明】
１０，１０３，６１０，７１１，８１２…ゲートバスラ
イン、 １６，６１６…蓄積容量バスライン一括電極、 １８，８００…ＴＦＴ基板、 ２２，１１５，７１３…蓄積容量バスライン、 ２４…蓄積容量バスライン接続電極、 ３０，７１６…ＴＦＴ、 ３２，１１３，７１９…画素電極、 ３４，１０１，６３４，７１５，８１５…データバスラ
イン、 ３８，８００ａ…表示領域、 ４０…ＣＦ基板、 ４４，４６…ＴＡＢ基板、 １０５…チャネル保護膜、 １０６…動作半導体層、 １０７、１１１…コンタクトホール、 １０９…蓄積容量電極、 １１７…ドレイン電極、 １１９…ソース電極、 １２１…透明ガラス基板、 １２３…ゲート絶縁膜、 １２５…アモルファスシリコン層（ａ−Ｓｉ層）、 １２７…シリコン窒化膜（ＳｉＮ膜）、 １２９…ｎ＋ａ−Ｓｉ層（コンタクト層）、 １３１…金属層（例えばＣｒ層）、 １３３…保護膜、 １３５…画素電極材、 ２０１、２３１、２５１、２７１、３０１、３２１、３
４１、３７１、３９７、４２１、４２３、４２５…断線
部、 ２０３、２０５、２３３、２３５、２５３、２５５、２
７３、２７５、３０３、３０５、３２３、３２５、３４
３、３４５、３７３、３７５、４１３、４１５… 断線
修復用コンタクトホール、 ２０９、２１１、２２３、２３７、２５０、２５７、２
５９、２６１、２７７、２７９、２９１、３０７、３２
７、３２９、３３１、３４７、３４９、３７７、３７
９、３８１、４０５、４２７、４２９、４３１…レーザ
ＣＶＤ膜、 ２１３、２６３、２８１、３３３、３３５、３８３、３
８５…切断位置、 ２１５、２３９、２８３、３０９、３５３、４０７…レ
ジスト層、 ２１７、２４１、２４３、２８５、３１１、３１３、３
５５、３５７、４０９、４１１…ホール、 ３９３…引き出し線、 ３９５…端子部、 ４３３、４３４、４３５、４３６、４３６、４３７、４
３８…レーザウェルディング部、 ５００，７１１…ガラス基板、 ５０２…ゲートバスライン、 ５０４…絶縁膜、 ５０６…データバスライン、 ５０８…絶縁膜（保護膜；ＳｉＮ）、 ５1 ０…層間短絡部、 ５１２、５１４…断線部、 ５１６、５１８…コンタクトホール、 ５１８、５２０…レーザＣＶＤ法によるメタル堆積部、 ５２４…画素電極、 ５２６…蓄積容量バスライン、 ５２８ａ、５２８ｂ、５３０ａ、５３０ｂ、５３６ａ、
５３６ｂ、５４０ａ、５４０ｂ、５４６ａ、５４６ｂ、
５５０ａ、５５０ｂ、５６２、５７２、５７８、６０
２、６０６、７００…金属配線部、 ５３２ａ、５３２ｂ、５３２ｃ、５３２ｄ、５４２ａ、
５４２ｂ、５４２ｃ、５４２ｄ…予備配線、 ５３４ａ、５３４ｂ、５３８ａ、５３８ｂ、５４４ａ、
５４４ｂ、５４８ａ、５４８ｂ、５５４ａ、５５４ｂ、
５６０ａ、５６０ｂ、５７０ａ、５７０ｂ、５７６ａ、
５７６ｂ、５８２ａ、５８２ｂ、５８６ａ、５８６ｂ…
コンタクトホール、 ５５２ａ、５５２ｂ、５６８ａ、５６８ｂ、５７４ａ、
５７４ｂ、５８０ａ、５８０ｂ、５８４ａ、５８４ｂ…
予備パッド、 ５９０…ドレイン電極、 ５９２、５９６、６００、６０４、６０８…コンタクト
ホール、 ５９４…ソ−ス電極、 ６１２…修復用補助配線、 ７１７…予備ＴＦＴ、 ７１９ａ，７１９ｂ…パッド、 ７２１，８２３，８２５…導電パターン、 ７２４…導電ペースト、 ８２１…予備ＴＡＢ端子、 ８２１ａ，８２２ａ，８２２ｂ…リペア端子、 ８２２…ＴＡＢ端子、 ８２４…リペア配線、 ８２５ａ〜８２５ｄ…導電パターン。
【手続補正書】
【提出日】平成１３年３月１６日（２００１．３．１
６）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項９
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項１０
【補正方法】変更
【補正内容】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】請求項１１
【補正方法】変更
【補正内容】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】請求項１２
【補正方法】変更
【補正内容】
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】請求項１４
【補正方法】変更
【補正内容】
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】請求項１５
【補正方法】変更
【補正内容】
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正内容】
【００４１】上記本発明によれば、修復用補助配線がゲ
ートバスラインとは電気的に独立して設けられているの
で、短絡箇所および処理すべき部分の特定が容易にな
る。これにより、修復作業が容易になり、欠陥の修復を
確実に行うことができる。本願請求項９に記載の液晶表
示装置の欠陥修復方法は、ゲートバスライン、データバ
スライン及び画素電極に接続されたスイッチング用薄膜
トランジスタと、前記データバスラインに接続されてい
ない予備薄膜トランジスタとを備えた液晶表示装置の欠
陥修復方法であって、欠陥修復時に、前記予備薄膜トラ
ンジスタのドレイン電極と前記データバスラインとを接
続する導電パターンを形成することを特徴とする。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】変更
【補正内容】
【００４２】また、本願請求項１０に記載の液晶表示装
置の欠陥修復方法は、ゲートバスライン、データバスラ
イン及び画素電極に接続されたスイッチング用薄膜トラ
ンジスタと、前記ゲートバスラインに接続されていない
予備薄膜トランジスタとを備えた液晶表示装置の欠陥修
復方法であって、欠陥修復時に、少なくとも前記予備薄
膜トランジスタのゲート電極と前記ゲートバスラインと
を電気的に接続する導電パターンを形成することを特徴
とする。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長岡 謙一 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 松原 邦夫 鳥取県米子市石州府字大塚ノ弐650番地 株式会社米子富士通内 Ｆターム(参考） 2H092 GA51 JA26 JA34 JA37 JA46 JB22 JB31 JB67 JB69 JB77 KA05 MA07 MA09 MA46 MA55 NA11 NA16 NA29 5C094 AA04 AA42 AA43 BA03 BA43 CA19 DA13 DB01 DB02 DB04 DB08 EA04 FA01 FA02 FB12 FB15 GB10 5F110 AA27 BB01 CC07 DD02 EE03 EE42 FF03 FF30 GG02 GG15 GG25 GG45 HK04 HK09 HK16 HK21 HK33 HK35 HL07 NN04 NN14 NN16 NN24 NN35 NN72 NN73 QQ12 5G435 AA14 AA17 AA19 BB12 KK05 KK10

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 液晶表示装置の欠陥修復方法であって、 断線した配線の断線両端部上に、前記配線幅より長い幅
    を有し前記配線上面及び両側面が露出する深さの断線修
    復用コンタクトホールをそれぞれ形成し、 前記配線上面及び両側面と電気的に接続される導電膜を
    前記断線修復用コンタクトホール内壁及び表面に形成し
    て前記断線を修復することを特徴とする欠陥修復方法。
  2. 【請求項２】 液晶表示装置の欠陥修復方法であって、 レーザＣＶＤ法により、断線した配線の断線両端部上層
    に導電膜を形成し、 レーザウェルディング法により前記断線両端部まで開口
    して、前記導電膜と前記断線両端部とを電気的に接続し
    て前記断線を修復することを特徴とする欠陥修復方法。
  3. 【請求項３】 絶縁膜を介して複数の配線層が形成され
    た基板と、対向基板との間に液晶を封止した液晶表示装
    置において、 前記配線層の交差位置近傍に形成され、前記配線層間で
    の層間短絡を修復する際の迂回経路の一部を構成する予
    備配線層を有することを特徴とする液晶表示装置。
  4. 【請求項４】 絶縁膜を介して複数の配線層が形成され
    た基板と、対向基板との間に液晶を封止した液晶表示装
    置において、 前記配線層の交差位置近傍で前記配線層のいずれかと接
    続され、前記配線層間での層間短絡を修復する際の迂回
    経路の一部を構成する予備パッドを有することを特徴と
    する液晶表示装置。
  5. 【請求項５】 液晶表示装置の欠陥修復方法であって、 層間短絡を生じた２つの配線層のうち一方の配線層を短
    絡部を挟んで断線して他方の配線層と電気的に分離し、 前記短絡部を迂回する迂回経路を前記一方の配線層に隣
    接して構成して、断線した前記一方の配線層の断線両端
    部を電気的に接続することを特徴とする欠陥修復方法。
  6. 【請求項６】 複数のゲートバスラインと、複数の蓄積
    容量バスラインと、 前記複数の蓄積容量バスラインに共通して接続され、前
    記ゲートバスラインと交差して配設される蓄積容量バス
    ライン一括電極と、 前記ゲートバスラインと蓄積容量バスライン一括電極の
    交差部近傍に配設され、前記蓄積容量バスライン一括電
    極の幅方向の長さよりも長く、前記蓄積容量バスライン
    一括電極と交差するとともに両端に重畳しない部分を有
    し、前記ゲートバスラインとは電気的に独立する修復用
    補助配線と、 前記蓄積容量バスライン一括電極と重畳しない幅方向の
    両側で、一端が前記ゲートバスラインと重畳し、他端が
    前記修復用補助配線と重畳するように配設された修復用
    接続電極とを備えることを特徴とする液晶表示装置。
  7. 【請求項７】 複数のゲートバスラインと、複数の蓄積
    容量バスラインと、前記複数の蓄積容量バスラインに共
    通して接続され、前記ゲートバスラインと交差して配設
    される蓄積容量バスライン一括電極とを備える液晶表示
    装置の欠陥修復方法であって、 前記ゲートバスラインと蓄積容量バスライン一括電極の
    交差部近傍に配設され、前記蓄積容量バスライン一括電
    極の幅方向の長さよりも長く、前記蓄積容量バスライン
    一括電極と交差するとともに両端に重畳しない部分を有
    し、前記ゲートバスラインとは電気的に独立する修復用
    補助配線を形成し、 前記蓄積容量バスライン一括電極と重畳しない幅方向の
    両側で、一端が前記ゲートバスラインと重畳し、他端が
    前記修復用補助配線と重畳する修復用接続電極を形成
    し、 短絡部を有する前記ゲートバスラインを前記蓄積容量バ
    スライン一括電極の両側で切断するとともに、前記修復
    用接続電極と前記ゲートバスラインおよび前記蓄積容量
    バスライン一括電極とを重畳部で電気的に接続させるこ
    とを特徴とする液晶表示装置の欠陥修復方法。
  8. 【請求項８】 複数のゲートバスラインと、複数の蓄積
    容量バスラインと、前記複数の蓄積容量バスラインに共
    通して接続され、前記ゲートバスラインと交差して配設
    される蓄積容量バスライン一括電極とを備える液晶表示
    装置の欠陥修復方法であって、 前記ゲートバスラインと蓄積容量バスライン一括電極の
    交差部近傍に配設され、前記蓄積容量バスライン一括電
    極の幅方向の長さよりも長く、前記蓄積容量バスライン
    一括電極と交差するとともに両端に重畳しない部分を有
    し、前記ゲートバスラインとは電気的に独立する修復用
    補助配線を形成し、 短絡部を有する前記ゲートバスラインを前記蓄積容量バ
    スライン一括電極の両側で切断する工程と、 前記ゲートバスラインの前記蓄積容量バスライン一括電
    極を間に挟む二か所を露出する工程と、 前記修復用補助配線の前記蓄積容量バスライン一括電極
    を間に挟む二か所を露出する工程と、 前記蓄積容量バスライン一括電極に対して同じ側にあ
    る、前記ゲートバスライン及び修復用補助配線の露出部
    上に導電層を堆積して、前記ゲートバスラインと前記修
    復用補助配線を電気的に接続させることを特徴とする液
    晶表示装置の欠陥修復方法。
  9. 【請求項９】 ゲートバスライン、データバスライン及
    び画素電極に接続されたスイッチング用薄膜トランジス
    タと、前記データバスライン及び前記画素電極のいずれ
    にも接続されていない予備薄膜トランジスタとを備えた
    液晶表示装置の欠陥修復方法であって、 欠陥修復時に、少なくとも前記予備薄膜トランジスタの
    ドレイン電極と前記データバスラインとを接続する導電
    パターンを形成することを特徴とする液晶表示装置の欠
    陥修復方法。
  10. 【請求項１０】 ゲートバスライン、データバスライン
    及び画素電極に接続されたスイッチング用薄膜トランジ
    スタと、前記ゲートバスライン及び前記画素電極のいず
    れにも接続されていない予備薄膜トランジスタとを備え
    た液晶表示装置の欠陥修復方法であって、 欠陥修復時に、少なくとも前記予備薄膜トランジスタの
    ゲート電極と前記ゲートバスラインとを接続する導電パ
    ターンを形成することを特徴とする液晶表示装置の欠陥
    修復方法。
  11. 【請求項１１】 ゲートバスライン、データバスライン
    及び画素電極に接続されたスイッチング用薄膜トランジ
    スタと、前記データバスライン及び前記画素電極のいず
    れにも接続されていない予備薄膜トランジスタとを備
    え、前記ゲートバスラインの一部が前記予備薄膜トラン
    ジスタのゲート電極となっていることを特徴とする液晶
    表示装置。
  12. 【請求項１２】 ゲートバスライン、データバスライン
    及び画素電極に接続されたスイッチング用薄膜トランジ
    スタと、前記ゲートバスライン及び前記画素電極のいず
    れにも接続されていない予備薄膜トランジスタとを備
    え、前記予備薄膜トランジスタのゲート電極が前記デー
    タバスラインと画素電極との間に配置されていることを
    特徴とする液晶表示装置。
  13. 【請求項１３】 基板上に形成された複数本のバスライ
    ンと、前記基板の第１の辺に沿って配置され、前記バス
    ラインにそれぞれ接続されたＴＡＢ端子と、前記第１の
    辺に対向する第２の辺に沿って配置されたリペア配線と
    を備えた液晶表示装置の欠陥修復方法であって、 欠陥修復時に、少なくとも、前記バスラインと前記リペ
    ア配線とを接続する導電パターンを形成することを特徴
    とする液晶表示装置の欠陥修復方法。
  14. 【請求項１４】 複数本の第１のバスラインと、 絶縁膜を介して前記第１のバスラインに交差する複数本
    の第２のバスラインと、 前記複数の第１のバスラインの一端側にそれぞれ接続さ
    れた複数のＴＡＢ端子と、 前記第１のバスラインの他端側に配置されたリペア配線
    とを有し、 欠陥修復前の状態では前記リペア配線に交差する配線を
    有しないことを特徴とする液晶表示装置。
  15. 【請求項１５】 複数本の第１のバスラインと、 絶縁膜を介して前記第１のバスラインに交差する複数本
    の第２のバスラインと、 前記複数の第１のバスラインの一端側にそれぞれ接続さ
    れた複数のＴＡＢ端子と、 前記第１のバスラインの他端側に配置されたリペア配線
    と、 前記第１のバスラインの他端側に設けられたリペア端子
    と、 前記リペア端子の上に露出し、前記リペア端子と電気的
    に接続した第１の接続用パッドと、 前記リペア配線の上に露出し、前記リペア配線と電気的
    に接続した第２の接続用パッドとを有することを特徴と
    する液晶表示装置。
JP2000383829A 2000-03-29 2000-12-18 液晶表示装置の欠陥修復方法 Expired - Fee Related JP4001712B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000383829A JP4001712B2 (ja) 2000-03-29 2000-12-18 液晶表示装置の欠陥修復方法
KR1020010015849A KR100705424B1 (ko) 2000-03-29 2001-03-27 액정 표시 장치 및 액정 표시 장치의 결함 수복 방법
US09/819,291 US20010028418A1 (en) 2000-03-29 2001-03-28 Liquid crystal display device and fault repairing method for the liquid crystal display device
TW090107417A TW565813B (en) 2000-03-29 2001-03-28 Liquid crystal display device and fault repairing method for the liquid crystal display device

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2000092151 2000-03-29
JP2000-305470 2000-10-04
JP2000305470 2000-10-04
JP2000-92151 2000-10-04
JP2000383829A JP4001712B2 (ja) 2000-03-29 2000-12-18 液晶表示装置の欠陥修復方法

Publications (2)

Publication Number Publication Date
JP2002182246A true JP2002182246A (ja) 2002-06-26
JP4001712B2 JP4001712B2 (ja) 2007-10-31

Family

ID=27342869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000383829A Expired - Fee Related JP4001712B2 (ja) 2000-03-29 2000-12-18 液晶表示装置の欠陥修復方法

Country Status (4)

Country Link
US (1) US20010028418A1 (ja)
JP (1) JP4001712B2 (ja)
KR (1) KR100705424B1 (ja)
TW (1) TW565813B (ja)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002328398A (ja) * 2001-05-01 2002-11-15 Matsushita Electric Ind Co Ltd 液晶パネル回路配線の断線修正方法
CN100341155C (zh) * 2004-11-16 2007-10-03 友达光电股份有限公司 象素结构与薄膜晶体管阵列及其修补方法
JP2007292879A (ja) * 2006-04-21 2007-11-08 Hitachi Displays Ltd 液晶表示装置
JP2007292878A (ja) * 2006-04-21 2007-11-08 Hitachi Displays Ltd 液晶表示装置及びその製造方法
JP2007298791A (ja) * 2006-05-01 2007-11-15 Mitsubishi Electric Corp 液晶表示装置及びその欠陥修復方法
JP2007310310A (ja) * 2006-05-22 2007-11-29 Sony Corp 導電膜の形成方法、配線基板の製造方法、及び表示装置の製造方法
KR100799004B1 (ko) * 2004-12-20 2008-01-28 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 액정 표시 장치 및 그 제조 방법
JP2008122810A (ja) * 2006-11-15 2008-05-29 Sony Corp Ｔｆｔ基板、表示装置、ｔｆｔ基板の製造方法、及び表示装置の製造方法
JP2008153024A (ja) * 2006-12-15 2008-07-03 Ntn Corp 微細パターン修正方法
JP2009076722A (ja) * 2007-09-21 2009-04-09 Sony Corp 回路基板、表示装置及び回路基板のリペア方法
JP2009300826A (ja) * 2008-06-16 2009-12-24 V Technology Co Ltd 配線の断線修正方法
KR100943732B1 (ko) 2006-12-12 2010-02-23 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
US7724314B2 (en) 2004-07-16 2010-05-25 Sharp Kabushiki Kaisha Method for repairing a short in a substrate for a display and display repaired according to that method
KR100965588B1 (ko) * 2003-06-30 2010-06-23 엘지디스플레이 주식회사 액정표시장치의 제조방법
US7746417B2 (en) 2003-12-18 2010-06-29 Samsung Electronics Co., Ltd. Thin film transistor array panel for a display
JP2010145875A (ja) * 2008-12-20 2010-07-01 Videocon Global Ltd 液晶表示装置及びその製造方法
JP2010156971A (ja) * 2008-12-26 2010-07-15 Lg Display Co Ltd 電気泳動表示装置用アレイ基板とその製造方法及び修理方法
JP2010243722A (ja) * 2009-04-03 2010-10-28 Ips Alpha Technology Ltd 表示装置
US8314424B2 (en) 2007-12-11 2012-11-20 Sharp Kabushiki Kaisha Thin film transistor array substrate, display panel comprising the same, and method for manufacturing thin film transistor array substrate
CN103064206A (zh) * 2013-01-08 2013-04-24 深圳市华星光电技术有限公司 玻璃基板的缺陷检测方法
KR20170001878A (ko) * 2015-06-26 2017-01-05 삼성디스플레이 주식회사 표시 장치

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002196352A (ja) * 2000-12-07 2002-07-12 Koninkl Philips Electronics Nv 予備配線を有する液晶表示装置
ATE499629T1 (de) * 2002-04-19 2011-03-15 Eta Sa Mft Horlogere Suisse Verfahren zum verbinden einer leiterplatte mit einer flüssigkristallanzeige
CN100343743C (zh) * 2003-06-24 2007-10-17 统宝光电股份有限公司 液晶显示器的激光修补方法与结构
KR101133751B1 (ko) 2003-09-05 2012-04-09 삼성전자주식회사 박막 트랜지스터 표시판
JP4617132B2 (ja) 2004-10-15 2011-01-19 シャープ株式会社 液晶表示装置及び液晶表示装置における誤動作防止方法
CN1317595C (zh) * 2004-11-09 2007-05-23 友达光电股份有限公司 薄膜晶体管阵列基板及其修补方法
JP2006171576A (ja) * 2004-12-17 2006-06-29 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置及びその製造方法
JP4723915B2 (ja) * 2005-06-03 2011-07-13 株式会社東芝 液晶パネルのリペア方法及びリペア装置
CN100432766C (zh) * 2006-01-09 2008-11-12 中华映管股份有限公司 液晶显示器的激光修补结构及其方法
TWI324269B (en) * 2006-03-15 2010-05-01 Au Optronics Corp Display panel having repair lines and signal lines disposed at different substrate
US8279151B2 (en) * 2006-05-31 2012-10-02 Hitachi Displays, Ltd. Display device
TWI342420B (en) * 2006-06-26 2011-05-21 Au Optronics Corp Auto repair structure for lcds
CN101517623B (zh) * 2006-09-29 2013-05-22 夏普株式会社 显示装置、显示装置的制造方法
KR100947273B1 (ko) * 2006-12-29 2010-03-11 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판
CN101681569B (zh) * 2007-06-15 2011-06-15 夏普株式会社 显示装置、显示装置的制造方法
KR101041618B1 (ko) 2008-04-24 2011-06-15 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
US20110043741A1 (en) * 2008-04-25 2011-02-24 Sharp Kabushiki Kaisha Liquid crystal display device
TWI438538B (zh) * 2009-01-23 2014-05-21 Innolux Corp 液晶顯示裝置及其修補的方法、電子裝置
JP2010185928A (ja) * 2009-02-10 2010-08-26 Sony Corp 表示装置の製造方法および表示装置
TWI387810B (zh) * 2009-04-07 2013-03-01 Chunghwa Picture Tubes Ltd 液晶顯示器修補結構與方法
JP5160687B2 (ja) * 2009-08-25 2013-03-13 シャープ株式会社 表示パネル、表示装置及びその製造方法
TWI450006B (zh) * 2011-03-07 2014-08-21 Chunghwa Picture Tubes Ltd 畫素結構的製作方法及修補方法與修補後的畫素結構
KR20130046847A (ko) * 2011-10-28 2013-05-08 삼성디스플레이 주식회사 표시기판 및 표시기판의 수리 방법
KR101924995B1 (ko) * 2012-01-20 2018-12-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그를 포함하는 유기 발광 표시 장치, 박막 트랜지스터 표시판의 단선 방법
CN102707475B (zh) * 2012-05-30 2015-02-11 深圳市华星光电技术有限公司 显示面板的制造方法及其修复线结构
JP5971849B2 (ja) * 2012-07-11 2016-08-17 パナソニック液晶ディスプレイ株式会社 表示装置及び画素欠陥修正方法
CN102931189B (zh) * 2012-11-01 2016-12-21 京东方科技集团股份有限公司 阵列基板及其制作和维修方法、显示装置
KR102183494B1 (ko) * 2014-08-21 2020-11-27 엘지디스플레이 주식회사 유기 발광 표시 장치
CN104280967A (zh) * 2014-10-31 2015-01-14 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示装置
TWI564645B (zh) * 2015-10-08 2017-01-01 友達光電股份有限公司 畫素陣列及畫素單元的修補方法
CN105759522B (zh) * 2016-05-11 2019-01-22 深圳市华星光电技术有限公司 Tft基板的断线修复方法
KR102073636B1 (ko) 2016-09-13 2020-02-05 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시 장치
CN107342231A (zh) * 2016-11-25 2017-11-10 南京华东电子信息科技股份有限公司 一种薄膜晶体管的栅极断线修补方法
CN106425092B (zh) * 2016-11-25 2019-03-05 京东方科技集团股份有限公司 显示基板的金属线修复方法、用于该方法的透镜及激光器
US10926357B2 (en) * 2017-04-12 2021-02-23 Dpix, Llc Method and functional architecture for inline repair of defective imaging arrays
CN107132712A (zh) * 2017-06-20 2017-09-05 深圳市华星光电技术有限公司 阵列基板修补方法、阵列基板及液晶显示器
TWI657300B (zh) 2017-08-10 2019-04-21 友達光電股份有限公司 陣列基板
KR102355953B1 (ko) * 2017-09-29 2022-01-25 엘지디스플레이 주식회사 표시장치
US11526232B2 (en) * 2021-03-26 2022-12-13 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display module and display device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532853A (en) * 1993-03-04 1996-07-02 Samsung Electronics Co., Ltd. Reparable display device matrix for repairing the electrical connection of a bonding pad to its associated signal line
US5995178A (en) * 1995-10-16 1999-11-30 Sharp Kabushiki Kaisha Active matrix liquid crystal panel and method for repairing defect therein
KR0182053B1 (ko) * 1995-12-30 1999-05-01 김광호 액정 표시 장치
JP3634138B2 (ja) * 1998-02-23 2005-03-30 株式会社 日立ディスプレイズ 液晶表示装置
JPH11311806A (ja) * 1998-04-28 1999-11-09 Matsushita Electric Ind Co Ltd 液晶パネル及びその製造方法
JP4584387B2 (ja) * 1999-11-19 2010-11-17 シャープ株式会社 表示装置及びその欠陥修復方法

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002328398A (ja) * 2001-05-01 2002-11-15 Matsushita Electric Ind Co Ltd 液晶パネル回路配線の断線修正方法
KR100965588B1 (ko) * 2003-06-30 2010-06-23 엘지디스플레이 주식회사 액정표시장치의 제조방법
US7746417B2 (en) 2003-12-18 2010-06-29 Samsung Electronics Co., Ltd. Thin film transistor array panel for a display
US7724314B2 (en) 2004-07-16 2010-05-25 Sharp Kabushiki Kaisha Method for repairing a short in a substrate for a display and display repaired according to that method
CN100341155C (zh) * 2004-11-16 2007-10-03 友达光电股份有限公司 象素结构与薄膜晶体管阵列及其修补方法
US7561222B2 (en) 2004-12-20 2009-07-14 Toshiba Matsushita Display Technology Co., Ltd. Liquid crystal display device and manufacturing method thereof
KR100799004B1 (ko) * 2004-12-20 2008-01-28 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 액정 표시 장치 및 그 제조 방법
US7764330B2 (en) 2006-04-21 2010-07-27 Hitachi Displays, Ltd. Liquid crystal display device having spare transistor with normal transistor separable from data signal line and pixel electrode
JP2007292878A (ja) * 2006-04-21 2007-11-08 Hitachi Displays Ltd 液晶表示装置及びその製造方法
US8289464B2 (en) 2006-04-21 2012-10-16 Hitachi Displays, Ltd. LCD device with pixels including first and second transistors of different sizes and connections
CN101059636B (zh) * 2006-04-21 2011-09-07 株式会社日立显示器 液晶显示装置
JP2007292879A (ja) * 2006-04-21 2007-11-08 Hitachi Displays Ltd 液晶表示装置
JP2007298791A (ja) * 2006-05-01 2007-11-15 Mitsubishi Electric Corp 液晶表示装置及びその欠陥修復方法
JP2007310310A (ja) * 2006-05-22 2007-11-29 Sony Corp 導電膜の形成方法、配線基板の製造方法、及び表示装置の製造方法
JP2008122810A (ja) * 2006-11-15 2008-05-29 Sony Corp Ｔｆｔ基板、表示装置、ｔｆｔ基板の製造方法、及び表示装置の製造方法
KR100943732B1 (ko) 2006-12-12 2010-02-23 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
JP2008153024A (ja) * 2006-12-15 2008-07-03 Ntn Corp 微細パターン修正方法
JP2009076722A (ja) * 2007-09-21 2009-04-09 Sony Corp 回路基板、表示装置及び回路基板のリペア方法
US8314424B2 (en) 2007-12-11 2012-11-20 Sharp Kabushiki Kaisha Thin film transistor array substrate, display panel comprising the same, and method for manufacturing thin film transistor array substrate
JP2009300826A (ja) * 2008-06-16 2009-12-24 V Technology Co Ltd 配線の断線修正方法
JP2010145875A (ja) * 2008-12-20 2010-07-01 Videocon Global Ltd 液晶表示装置及びその製造方法
JP2010156971A (ja) * 2008-12-26 2010-07-15 Lg Display Co Ltd 電気泳動表示装置用アレイ基板とその製造方法及び修理方法
US8921859B2 (en) 2008-12-26 2014-12-30 Lg Display Co., Ltd. Array substrate for electrophoresis type display device and method of manufacturing the same, method of repairing a line of the same
JP2010243722A (ja) * 2009-04-03 2010-10-28 Ips Alpha Technology Ltd 表示装置
CN103064206A (zh) * 2013-01-08 2013-04-24 深圳市华星光电技术有限公司 玻璃基板的缺陷检测方法
KR20170001878A (ko) * 2015-06-26 2017-01-05 삼성디스플레이 주식회사 표시 장치
KR102403194B1 (ko) * 2015-06-26 2022-05-27 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
KR20010093702A (ko) 2001-10-29
JP4001712B2 (ja) 2007-10-31
US20010028418A1 (en) 2001-10-11
KR100705424B1 (ko) 2007-04-10
TW565813B (en) 2003-12-11

Similar Documents

Publication Publication Date Title
JP4001712B2 (ja) 液晶表示装置の欠陥修復方法
KR100750548B1 (ko) 표시 장치 및 표시 장치의 단선 수복 방법
US5532853A (en) Reparable display device matrix for repairing the electrical connection of a bonding pad to its associated signal line
JP4584387B2 (ja) 表示装置及びその欠陥修復方法
JP2003307748A (ja) 液晶表示装置及びその製造方法
JPH02157828A (ja) 液晶表示素子
JP2004004492A (ja) 配線基板の接続構造、および表示装置
JPH10339880A (ja) 液晶表示装置
JP3884625B2 (ja) 液晶表示装置及びその欠陥修復方法
JP2002278476A (ja) 点欠陥を矯正したアレイ基板、及び、その製造方法
JPH09113930A (ja) アクティブマトリクス型液晶表示装置およびその断線修正方法
JP2002258315A (ja) アレイ基板、及びこれを用いる液晶表示装置
JP3970351B2 (ja) 液晶表示装置とバスライン断線の処理方法
JPH0713197A (ja) マトリックス型配線基板およびそれを用いた液晶表示装置
JP2000200051A (ja) 配線の断線修復方法及び多層配線構造
JP3125411B2 (ja) 液晶表示装置
JP4381691B2 (ja) 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法
JP2004070182A (ja) 表示装置、表示装置の画素修復方法及び表示装置の製造方法
KR100552298B1 (ko) 액정 표시 장치 및 액정 표시 장치용 기판 제조 방법
JPH10319438A (ja) アクティブマトリクス基板、その製造方法およびその欠陥修正方法
JPH11190858A (ja) アクティブマトリクス型表示装置及びその製造方法
JP4566308B2 (ja) 表示装置
JPH02254423A (ja) アクティブマトリクス表示装置
JPH10161156A (ja) 表示用半導体装置
JPH0324524A (ja) アクティブマトリクス表示装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040414

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040415

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050712

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050721

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050721

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070814

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070815

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100824

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110824

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110824

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120824

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120824

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130824

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees