JP2004004492A - 配線基板の接続構造、および表示装置 - Google Patents

Abstract

【課題】接続される配線基板間の配線の接続不良を、容易に、かつ２次不良の発生を抑制して修正可能とする。
【解決手段】ＴＦＴ基板１１およびソースＧＳ基板５が、それぞれの基板に形成されたソースバスライン１６およびソース出力配線５７に対して、絶縁膜を介して該ソースバスライン１６およびソース出力配線５７と交差するように設けられたパネル側予備配線１７およびドライバ側予備配線５８を有しており、基板接続部では、上記ソースバスライン１６およびソース出力配線５７の接続と共に、パネル側予備配線１７およびドライバ側予備配線５８の接続もとられる。
【選択図】　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置、有機ＥＬ表示装置および無機ＥＬ表示装置等のアクティブマトリクス型表示装置において、表示パネルに駆動回路基板を実装する際に用いられる配線基板の接続構造に関するものである。
【０００２】
【従来の技術】
現在、液晶表示装置等のアクティブマトリクス型表示装置における表示パネルとこれを駆動する駆動回路との接続は、ＴＣＰ（Ｔａｐｅ　Ｃａｒｒｉｅｒ　Ｐａｃｋａｇｅ）方式、ＣＯＧ（Ｃｈｉｐ　ｏｎ　Ｇｌａｓｓ）方式、低温多結晶シリコン技術を使用したモノリシック方式等が用いられている。
【０００３】
ＴＣＰ方式は、図１１に示すように、表示パネル１０１に対して、ゲート信号線駆動回路となるゲートＩＣ（Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）１０２を搭載したゲートＴＣＰ１０３およびソース信号線駆動回路となるソースＩＣ１０４を搭載したソースＴＣＰ１０５が複数接続されている。さらに、上記ゲートＴＣＰ１０３およびソースＴＣＰ１０５は、これらのＴＣＰに信号を入力するためのゲートＰＷＢ（Ｐｒｉｎｔｅｄ　Ｗｉｒｅ　Ｂｏｎｄｉｎｇ）１０６およびソースＰＷＢ１０７と接続されている。これらのＰＷＢは、ＦＰＣ（Ｆｌｅｘｉｂｌｅ　Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ）１０８によって外部回路基板と接続されている。
【０００４】
ＣＯＧ方式は、図１２に示すように、表示パネル１１１にゲート信号線駆動回路となる複数のゲートＩＣ１１２およびソース信号線駆動回路となる複数のソースＩＣ１１３が搭載されており、これらのゲートＩＣ１１２およびソースＩＣ１１３は、信号を入力するためのゲートＦＰＣ１１４およびソースＦＰＣ１１５と接続され、該ゲートＦＰＣ１１４およびソースＦＰＣ１１５によって外部回路基板と接続される。
【０００５】
ＴＣＰ方式、ＣＯＧ方式は、量産化の実績が長く、製品の品質、信頼性面で有利であるが、部品点数が多く、材料費と実装加工費が高くつくといった問題もある。
【０００６】
また、モノリシック方式は、上記ＣＯＧ方式におけるゲートＩＣおよびソースＩＣを低温多結晶技術を応用して表示パネルに作りこんでしまう方式である。この方式は、ＴＣＰ方式やＣＯＧ方式に比べて部品点数を少なくすることができるため、材料費、実装加工費を低減することができる。しかしながら、表示パネル側の設計が複雑になり、このためのコストがアップする。また、表示パネルの大型化には不利であり、使用範囲が限定される。
【０００７】
以上の３方式に対して、材料コスト面でモノリシック方式と同等以下で、且つ、表示パネルにＴＣＰ方式やＣＯＧ方式と同じアモルファスシリコンを使用したＧＯＧ（Ｇｌａｓｓ　ｏｎ　Ｇｌａｓｓ）方式が、例えば特開平０４−２８３７２７号公報において考案されている。上記ＧＯＧ方式では、図１３に示すように、ＦＰＣ１２４から入力された信号が、表示パネル１２１上の配線を経由して、駆動回路となるＩＣを搭載したゲートＧＳ（Ｇｌａｓｓ　Ｓｔｉｃｋ）１２２およびソースＧＳ１２３に入力され、表示パネル１２１を駆動する。
【０００８】
上記ＧＯＧ方式は、モノリシック方式における良品率低下の原因となる駆動回路部分をゲートＧＳ１２２およびソースＧＳ１２３として別工程で作成することができるため、歩留まりの低下による表示パネル１２１のコストアップが低減され、かつＴＣＰ方式やＣＯＧ方式に比べて部品点数が削減されている。
【０００９】
【発明が解決しようとする課題】
ところが、上記従来の構成では、特にＴＣＰ方式およびＧＯＧ方式において、表示パネルの形成されている基板（以下、表示パネル側基板と称する）と駆動回路となるＩＣの形成されている基板（以下、駆動回路側基板と称する）との接続部に異物かみ込み等の接続異常によるオープン症状やリーク症状が発生する場合がある。そして、このような場合の修正方法においては、以下に示すような問題が生じる。
【００１０】
ＴＣＰ方式における上記接続異常箇所の修正方法では、表示パネル側基板と駆動回路側基板との接続不具合が生じた箇所のＴＣＰを一旦剥離し、パネル表面に残った接続用樹脂の残渣を清掃し、再度、新たなＴＣＰあるいはＩＣを接続する、といった作業が行われる。しかしながら、このような修正方法は、修正作業にかかる工程が多く存在し、作業効率が悪いといった問題がある。
【００１１】
また、ＧＯＧ方式における異物かみ込み等の基板間の接続異常によるオープン症状やリーク症状に対しては、ＴＣＰ方式と同様の修正方法を適用した場合、作業効率の問題以外に以下のような問題も生じる。すなわち、ＧＯＧ方式はコスト面で他の方式に比べて有利であるが、ＧＯＧ接続の異物かみ込みによる不良発生率の増加、および、接続不良が発生した場合のＧＳ交換の難しさが、大きな問題となる。
【００１２】
まず、ＧＯＧ方式における基板接続箇所の異物かみ込みによる不良発生率の増加であるが、図１４（ａ），（ｂ）および図１５（ａ），（ｂ）に基いてこれを説明する。図１４（ａ）は図１１のＡ−Ａ’断面図であり、接続される基板間に異物がかみ込んだ場合を示す。図１５（ａ）は図１３のＢ−Ｂ’断面図であり、接続される基板間に異物がかみ込んだ場合を示す。
【００１３】
ＴＣＰ方式の場合は、図１４（ａ）に示すように、異物１３１がかみ込んだ場所の表示パネル側基板の端子１０９と駆動回路側基板の端子１１０は離れてしまっているが、ＴＣＰ側基板にフレキシブル性があるため、異物１３１をかみ込んだ端子に隣接した端子では端子同士の接続が確保されている。また、図１４（ｂ）に示すように、接続される端子が比較的長い接続領域を有する場合には、異物１３１をかみ込んだ端子であっても、該異物１３１から離れた領域では端子間の接続が得られる。
【００１４】
これに対し、ＧＯＧ方式の場合では、図１５（ａ）に示すように、駆動回路側基板にフレキシブル性が無いため、異物１３１をかみ込んだ箇所で表示パネル側基板の端子１２５と駆動回路側基板の端子１２６とがオープン状態となるばかりでなく、隣接した端子もオープン状態となりやすい。また、図１５（ｂ）に示すように、接続される端子が比較的長い接続領域を有する場合であっても、異物１３１から離れた領域でも端子間の接続が得られない。
【００１５】
また、ＧＯＧ方式の場合は、駆動回路側基板の基材となるＧＳガラス上の配線は薄膜で形成されており、その厚みは１μｍ以下となる。このため、両基板の接続材料となる異方性導電膜（ＡＣＦ）中の導電粒子（φ５〜１０μｍ）は、端子部のみでなく端子間スペースにも凝集し、導電粒子の連結によるリーク症状が発生しやすい。これに対し、ＴＣＰ方式では、ＴＣＰ上の配線の厚みは１０〜３０μｍ程度と、ＧＳガラス上の薄膜で形成された配線厚みに対して十分に大きく、端子間に粒子の凝集は発生しにくい。
【００１６】
次に、基板同士の接続部で配線の接続不良が発生した場合の駆動回路交換の難しさであるが、ＧＯＧ方式を大型機種に適用した場合、駆動回路側基板のサイズが大きくなるため（１５”クラスのモジュールに適用した場合、基板の長辺の長さは３００ｍｍ程度となる）、駆動回路側基板の剥離中に駆動回路側基板あるいは表示パネル側基板が割れるなどの不具合が生じやすい。
【００１７】
また、接続不良個所が１箇所であっても、駆動回路側基板全体を交換する必要があり、ＴＣＰ方式のように、個別のＴＣＰを交換するという作業にはならない。
【００１８】
尚、異物かみ込みによる接続不良の修正方法として、異物に対するレーザー照射による分断という方法も考えられるが、導電性の異物には通常数十μｍの厚みがあり、電極端子を傷つけずにガラス基板を通して異物のみ分断することは技術的に困難である。
【００１９】
以上のように、特にＧＯＧ方式においては、接続不良発生率の増加、修正作業の難しさにより、修正ミスによる表示パネルの破壊、作業工数の増加、修理部材費の増加、修正時の２次不良の発生、品質の低下等が問題となる。
【００２０】
本発明は、上記の問題点を解決するためになされたもので、その目的は、アクティブマトリクス型の表示装置における表示パネル側基板と駆動回路側基板との接続部等において、接続される配線基板間の配線の接続不良を、容易に、かつ２次不良の発生を抑制して修正可能とする配線基板の接続構造を提供することにある。
【００２１】
【課題を解決するための手段】
本発明の配線基板の接続構造は、上記の課題を解決するために、基板接続部にて接続される各基板に設けられた複数の接続配線同士が電気的に接続されるように、２枚の配線基板同士を接続する際の配線基板の接続構造において、上記各配線基板は、それぞれの配線基板に形成された接続配線に対して絶縁膜を介して該接続配線と交差するように設けられた少なくとも１本の予備配線を有しており、上記基板接続部では、上記接続配線と共に、各配線基板に形成された予備配線同士も接続されていることを特徴としている。
【００２２】
あるいは、本発明の配線基板の接続構造は、上記の課題を解決するために、一対の配線基板の一方に設けられた複数の接続配線と他方に設けられた複数の接続配線とが基板接続部で電気的に接続される配線基板の接続構造において、上記各配線基板は、絶縁膜を介して上記接続配線と交差するように設けられた少なくとも１本の予備配線をそれぞれに有しており、上記基板接続部では、上記一方の配線基板の予備配線と上記他方の配線基板の予備配線とが電気的に接続されていることを特徴としている。
【００２３】
上記の構成によれば、上記配線基板の接続部において異物のかみ込みなどによる接続配線間の接続不良が発生した場合、接続不良の発生した接続配線と予備配線とを短絡させることにより修正が可能となる。例えば、基板接続部において接続配線のオープン症状が発生した場合、該オープン症状が発生した接続配線と予備配線との交差部にレーザー照射することによって該接続配線と予備配線とを短絡し、予備配線を通して接続配線に信号または電圧を供給することができる。また、接続不良がリーク症状の場合には、リーク箇所付近の接続配線をレーザー照射によって切断し、接続配線からリーク箇所を分断した後、該接続配線と予備配線とを短絡して、予備配線を通して接続配線に信号または電圧を供給することができる。
【００２４】
これにより、接続不良の発生した基板の接続において、基板の剥離、清掃、再接続といった、従来の修正方法における煩雑な工程が必要なく、レーザー照射のみによる容易な修正が可能となる。また、基板の剥離時における基板割れといった２次不良も抑制できる。
【００２５】
本発明の表示装置は、上記の課題を解決するために、表示パネル側基板と駆動回路側基板との基板接続部にて接続される各基板に設けられた複数の接続配線同士が電気的に接続されるように、表示パネル側基板と駆動回路側基板とが接続される表示装置において、上記表示パネル側基板および駆動回路側基板は、それぞれの基板に形成された接続配線に対して絶縁膜を介して該接続配線と交差するように設けられた少なくとも１本の予備配線を有しており、上記基板接続部では、上記接続配線と共に、上記表示パネル側基板および駆動回路側基板のそれぞれに形成された予備配線同士が接続されて、基板接続部修正用予備配線を構成していることを特徴としている。
【００２６】
あるいは、本発明の表示装置は、上記の課題を解決するために、表示領域を備えた表示パネル側基板と駆動回路を備えた駆動回路側基板とを有し、該表示パネル側基板に設けられた複数の接続配線と該駆動回路側基板に設けられた複数の接続配線とが該表示領域外の基板接続部で電気的に接続される表示装置において、上記表示パネル側基板および駆動回路側基板は、絶縁膜を介して上記接続配線と交差するように設けられた少なくとも１本の予備配線をそれぞれに有しており、上記基板接続部では、上記表示パネル側基板の予備配線と上記駆動回路側基板の予備配線とが電気的に接続されて、基板接続部修正用予備配線を構成していることを特徴としている。
【００２７】
上記の構成によれば、例えば液晶表示装置等のアクティブマトリクス型の表示装置において、表示パネルと駆動回路（ゲートドライバやソースドライバ等）を異なる基板上に作成し、これらの基板を接続して表示装置を構成する場合に、表示パネル側基板と駆動回路側基板との接続に上述の配線基板の接続構造を使用できる。
【００２８】
これにより、接続不良の発生した基板の接続において、基板の剥離、清掃、再接続といった、従来の修正方法における煩雑な工程が必要なく、レーザー照射のみによる容易な修正が可能となる。また、基板の剥離時における基板割れといった２次不良も抑制できる。
【００２９】
また、上記表示装置は、上記駆動回路側基板は並列して設けられた複数の駆動回路を備え、上記複数の接続配線は互いに隣接する複数本ずつのグループに区分けされており、上記駆動回路の各々は上記グループの各々に属する接続配線および予備配線と電気的に接続されている構成とすることができる。
【００３０】
また、上記表示装置は、さらに、上記表示パネル側基板における接続配線の断線を修正するための接続配線修正用予備配線を有し、上記接続配線修正用予備配線が上記基板接続部修正用予備配線に接続されている構成、あるいは、さらに接続配線修正用予備配線を有しており、上記表示パネル側基板の接続配線は、表示領域外に設けられた接続配線延在部まで延在されており、上記接続配線修正用予備配線は、上記接続配線延在部で表示パネル側基板の接続配線と電気的に接続されているとともに、上記基板接続部修正用予備配線と電気的に接続されている構成とすることができる。
【００３１】
上記の構成によれば、上記接続配線修正用予備配線を設けることによって、基板接続部における接続不良の修正に加えて、表示パネル側基板における接続配線の断線（ゲートバスラインやソースバスラインの断線）をも修正できる。
【００３２】
また、上記表示装置では、上記接続配線修正用予備配線は、上記基板接続部修正用予備配線を形成する駆動回路側基板の予備配線から少なくとも１つの駆動回路側基板を介して接続されている構成、あるいは、上記接続配線修正用予備配線は、駆動回路側基板の予備配線から少なくとも１つの駆動回路側基板の接続配線と交差しない領域を経由して設けられている構成とすることが好ましい。
【００３３】
上記接続配線修正用予備配線と基板接続部修正用予備配線との接続は、上述のように駆動回路側基板を介して接続される以外に、表示パネル側基板内の配線のみによって接続される構成とすることも考えられる。しかしながら、この場合には、上記接続配線修正用予備配線を介して接続配線に信号を供給する際に、該接続配線修正用予備配線と接続配線との交差箇所が多くなり、接続配線修正用予備配線に発生する寄生容量が増大する。
【００３４】
これに対し、上記の構成によれば、上記接続配線修正用予備配線は、上記基板接続部修正用予備配線を形成する駆動回路側基板の予備配線から少なくとも１つの駆動回路側基板の接続配線と交差しない領域を経由して設けられているため、接続配線修正用予備配線と接続配線との交差箇所を減らすことができ、接続配線修正用予備配線に発生する寄生容量を低減することができる。
【００３５】
また、上記表示装置では、上記基板接続部修正用予備配線は、上記表示パネル側基板および駆動回路側基板のそれぞれに形成された予備配線同士が、これらの予備配線と交差する接続配線の配置方向の両側を経由して、表示パネル側基板および駆動回路側基板の間で接続される構成とすることができる。
【００３６】
上記の構成によれば、上記基板接続部修正用予備配線が、接続配線の配置方向の両側を経由しているため、接続配線との交差箇所の間で該基板接続部修正用予備配線を分断することによって、１本の基板接続部修正用予備配線によって、２本の接続配線に対して冗長配線を与えることができる。すなわち、ｎ本の基板接続部修正用予備配線が設けられている場合、２ｎ箇所のオープン症状、もしくは２ｎ＋１箇所のリーク症状を修正できる。
【００３７】
これにより、基板接続部修正用予備配線の配置領域の増大を最小限として、修正不良可能数を増やすことができる。
【００３８】
また、上記表示装置では、上記基板接続部修正用予備配線は、上記表示パネル側基板および駆動回路側基板のそれぞれに形成された予備配線の配線幅が、これらの予備配線と交差する接続配線の線幅よりも太くなるように設定されている構成とすることが好ましい。
【００３９】
上記基板接続部修正用予備配線による接続不良の修正時、該基板接続部修正用予備配線を伝搬する信号は、該基板接続部修正用予備配線によって迂回した経路を取るため、修正の加えられない接続配線を伝播する信号に比べてその伝播経路が長くなる。
【００４０】
上記の構成によれば、上記基板接続部修正用予備配線の線幅を太くすることで、基板接続部修正用予備配線を伝搬する信号電圧に対する抵抗を、接続配線の抵抗と同程度に抑制することができる。これにより、接続配線間の配線抵抗のばらつきにより発生する表示ムラを抑制することができ、表示品位の向上を図ることができる。
【００４１】
【発明の実施の形態】
本発明の実施の一形態について図１ないし図１０に基づいて説明すれば、以下の通りである。尚、本実施の形態では、本発明を液晶表示装置に適用した場合に基づいて説明する。また、上記液晶表示装置では、表示パネル側基板と駆動回路側基板とをＧＯＧ方式によって接続した場合を例示する。
【００４２】
上記液晶表示装置は、図１に示すように、表示パネル１と駆動回路側基板であるゲートＧＳ基板３およびソースＧＳ基板５とによって液晶パネルが形成されている。また、上記液晶パネルはＦＰＣ７によって外部回路基板と接続されており、該液晶パネルへの駆動信号は該ＦＰＣ７を介して外部回路より与えられる。
【００４３】
上記表示パネル１は、図２に示すように、ガラス基板１１ａ上に各種配線および画素等からなる配線層１１ｂの形成された表示パネル側基板であるＴＦＴ基板１１と、ガラス基板上に顔料分散型のアクリル系樹脂からなるカラーフィルタおよびＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）のような透明導電膜からなる対向電極を形成したカラーフィルタ基板１２とをシール剤１３によって貼り合わせた後、両ガラス基板間に、表示に拘わる状態が電圧に応じて変化する表示媒体層としての液晶１４を注入することによって形成される。
【００４４】
また、上記表示パネル１におけるＴＦＴ基板１１では、例えば、横３００ｍｍ×縦２２２ｍｍのサイズで、０．７ｍｍ厚のアルミノホウケイ酸ガラス基板が用いられる。そして、上記ガラス基板上に、Ａｌ（アルミ）薄膜からなる各種配線、画素電極、およびスイッチング素子となるＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）が形成される。
【００４５】
上記表示パネル１に形成される配線としては、複数のソースバスライン（ソース配線）、複数のゲートバスライン（ゲート配線）、さらに、画素電極の形成領域の周縁部に、ゲートバスラインと同層かつ同一の工程で形成されるパネル予備配線、端子部側の予備配線、非端子部側の予備配線、パネル内配線が形成される。但し、これらの予備配線は必ずしもゲートバスラインと同層に形成されるとは限らず、別層に形成されるものであってもよい。これらの配線構造については後述する。
【００４６】
また、ＴＦＴは、ソースバスラインとゲートバスラインとの交差部の近傍に設けられ、例えばアモルファスシリコンを半導体層に用いて形成される。画素電極は、ＩＴＯのような透明導電膜から形成され、上記ＴＦＴを介してソースバスラインおよびゲートバスラインと接続される。
【００４７】
次に、上記液晶表示装置に用いられるゲートＧＳ基板３およびソースＧＳ基板５について、ソースＧＳ基板５を例にとって説明する。
【００４８】
ソースＧＳ基板５は、図２に示すように、例えば、ガラス基板５１として縦４．５ｍｍ×横２６０ｍｍのサイズの０．５ｍｍ厚のアルミノホウケイ酸ガラスを用い、該ガラス基板５１上に、表示パネルのソースバスラインを駆動するための駆動回路５２、駆動回路に接続されるソース出力配線、引き回し配線、予備配線等の各種配線からなる配線層５３が形成されている。配線材料としては、例えばアルミが用いられが、上記各種配線の構成については後述する。上記駆動回路は、例えば、多結晶シリコンを半導体層として用いたＴＦＴによって構成できる。また、ゲートＧＳ基板３についても、ソースＧＳ基板５とほぼ同様の構成である。
【００４９】
以上の構造のソースＧＳ基板５およびゲートＧＳ基板３を、表示パネル１におけるＴＦＴ基板１１のソース端子部領域およびゲート端子部領域において、ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ　Ｃｏｎｄｕｃｔｉｖｅ　Ｆｉｌｍ）４を介して電気的に接続する。ここで、上記接続はＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ　Ｃｏｎｄｕｃｔｉｖｅ　Ｐａｓｔｅ）等を使用してもよく、接続される配線（または端子）同士の直接の接触が得られるのであれば、ＮＣＰ（Ｎｏｎ　Ｃｏｎｄｕｃｔｉｖｅ　Ｒｅｓｉｎ　Ｐａｓｔｅ）を使用してもよい。
【００５０】
次に、上記ＴＦＴ基板１１およびソースＧＳ基板５における配線構造と、その接続関係とについて図３に基づいて説明する。尚、ゲートＧＳ基板３における配線構造と、ＴＦＴ基板１１およびゲートＧＳ基板３における配線の接続関係とについては、ソースＧＳ基板５とほぼ同様であるため詳細な説明については省略する。
【００５１】
上記ＴＦＴ基板１１において形成される各種配線としては、ゲートバスライン１５、ソースバスライン１６、パネル側予備配線１７、非端子側予備配線１８、端子側予備配線１９、パネル内配線２０がある。ゲートバスライン１５およびソースバスライン１６は、画素電極およびＴＦＴとともに表示領域２１を構成するが、表示領域２１内における配線は図３において図示を省略している。
【００５２】
パネル側予備配線１７は、ＴＦＴ基板１１とソースＧＳ基板５との接続部（基板接続部）よりＴＦＴ基板側（すなわち、パネル側）でソースバスライン１６と交差して設けられている。パネル側予備配線１７とソースバスライン１６との間には窒化シリコン膜等からなる絶縁膜が設けられており、パネル側予備配線１７とソースバスライン１６とは電気的に接続されていない。また、パネル側予備配線１７は、ソースバスライン１６と交差しない部分でソースＧＳ基板５との接続領域まで延設されている。
【００５３】
非端子側予備配線１８は、ＴＦＴ基板１１におけるソースＧＳ基板５の接続されている側と反対側に設けられており、表示領域を通じて横切るように配設されたソースバスライン１７と交差して設けられている。この非端子側予備配線１８とソースバスライン１７との交差部分が接続配線延在部となる。非端子側予備配線１８とソースバスライン１６との間には窒化シリコン膜等からなる絶縁膜が設けられており、非端子側予備配線１８とソースバスライン１６とは電気的に接続されていない。また、非端子側予備配線１８は、ソースバスライン１６と交差しない部分でゲートＧＳ基板３との接続領域まで延設されている。
【００５４】
端子側予備配線１９は、ゲートＧＳ基板３に形成されている後述するゲート基板内予備配線とソースＧＳ基板５に形成されている後述するソース基板内予備配線５４とを接続するための配線として形成されている。
【００５５】
パネル内配線２０は、ゲートＧＳ基板３上のゲートドライバ３２およびソースＧＳ基板５上のソースドライバ５５への駆動信号および電源電圧（すなわち、駆動電圧）を供給するための配線を、ＦＰＣ７とゲートＧＳ基板３およびソースＧＳ基板５との間で接続するためにＴＦＴ基板１１内に形成されている配線である。
【００５６】
一方、上記ソースＧＳ基板５において形成される各種配線としては、ソース基板内予備配線５４、ソース入力配線５６、ソース出力配線５７、ドライバ側予備配線５８がある。
【００５７】
ソース入力配線５６は、ＦＰＣ７から入力される駆動信号および駆動電圧をソースドライバ５５へ入力するための配線であり、このため、ＴＦＴ基板１１におけるパネル内配線２０を介しての信号入力配線７１と接続されている。上記ＦＰＣ７では、例えば、ポリイミド基材上に銅（Ｃｕ）箔が複数の配線にパターニングされることにより信号入力配線７１が形成される。
【００５８】
ソース出力配線５７は、ソースドライバ５５で生成されたソース信号をＴＦＴ基板１１上のソースバスライン１６に出力するための配線であり、ソース出力配線５７とソースバスライン１６とが基板接続部において１対１に接続される。
【００５９】
ドライバ側予備配線５８は、ＴＦＴ基板１１とソースＧＳ基板５との接続部（基板接続部）よりＧＳ基板側（すなわち、ドライバ側）でソース出力配線５７と交差して設けられている。ドライバ側予備配線５８とソース出力配線５７との間には窒化シリコン膜等からなる絶縁膜が設けられており、ドライバ側予備配線５８とソース出力配線５７とは電気的に接続されていない。また、ドライバ側予備配線５８は、ソース出力配線５７と交差しない部分でＴＦＴ基板１１との接続領域まで延設されている。
【００６０】
ソース基板内予備配線５４は、ソースＧＳ基板５におけるドライバ側予備配線５８とＴＦＴ基板１１における非端子側予備配線１８とを電気的に接続するための接続配線の一部となる配線である。すなわち、ドライバ側予備配線５８と非端子側予備配線１８とは、ソース基板内予備配線５４、端子側予備配線１９、およびゲート基板内予備配線３１を介して電気的に接続されている。
【００６１】
このように、上記液晶表示装置では、パネル側予備配線１７、ドライバ側予備配線５８、ソース基板内予備配線５４、端子側予備配線１９、ゲート基板内予備配線３１、および非端子側予備配線１８が接続されることによって、図１に示す予備配線８が構成される。尚、上記予備配線８においては、パネル側予備配線１７およびドライバ側予備配線５８によって基板接続部修正用予備配線が構成され、ドライバ側予備配線５８、ソース基板内予備配線５４、端子側予備配線１９、ゲート基板内予備配線３１、および非端子側予備配線１８によって接続配線修正用予備配線が構成される。
【００６２】
また、図１の構成では予備配線８の本数は２本であり。図３の構成では３本であるが、本発明において上記予備配線８の配線本数は必要な修正可能数により決定されるものであり、特に限定されるものではない（１本のみでもよいし複数配線してもよい）。
【００６３】
尚、上記予備配線８を複数本配設する場合、異なる予備配線同士は電気的に接続されない。このため、異なる予備配線同士が交差する箇所では、間に絶縁膜を設けて多層構造にて予備配線が配設される。その結果、予備配線の一部が最上層よりも下層に形成されることがある。しかしながら、上記予備配線を基板接続部において他の基板に形成されている予備配線と接続するためには、少なくとも基板接続部においては上記予備配線が最上層に形成されている必要がある。このような場合、少なくとも基板接続部においては全ての予備配線が最上層に位置するように形成し、これと接続されるべき同一の予備配線がより下層に形成される場合は、その交差箇所においてコンタクトホールを設けて異なる層に形成された予備配線同士を電気的に接続することができる。もちろんこれ以外に、設計の都合上、同一の予備配線を異なる層に形成する場合には、コンタクトホールによる接続が利用される。
【００６４】
ここで、本実施の形態に係る液晶表示装置の製造方法についてその一例を説明する。
【００６５】
表示パネル１を構成するＴＦＴ基板１１については、まず０．７ｍｍ厚のガラス基板上にスパッタ法を用いてチタニウム膜、アルミニウム膜、窒化チタニウム膜を順次積層し、フォトリソグラフ・ドライエッチング技術を用いて、ゲートバスライン１５、ゲート電極（図示せず）、ゲート側接続端子（図示せず）、パネル側予備配線１７、端子側予備配線１９、パネル内配線２０およびソース側接続端子（図示せず）を形成する。
【００６６】
次に、プラズマＣＶＤ法を用いて、ゲート絶縁膜となる窒化シリコン膜、半導体層となる真性アモルファスシリコン層、ソース電極コンタクト層およびドレイン電極コンタクト層となるｎ^＋アモルファスシリコン層を順次積層した後、フォトリソグラフ・ドライエッチング技術を用いて、窒化シリコン膜のゲート側接続端子及びソース側接続端子上となる部位にコンタクトホール（図示せず）を形成するとともに、ｎ^＋アモルファスシリコン層と真性アモルファスシリコン層を島状にパターニングする。
【００６７】
次に、スパッタ法を用いて、透明導電膜であるＩＴＯ膜、タンタル膜、窒化タンタル膜を順次積層し、フォトリソグラフ・エッチング技術を用いて、ソースバスライン１６、ソース電極（図示せず）およびドレイン電極（図示せず）を形成する。このとき、ソースバスライン１６とソース側接続端子は、ゲート絶縁膜である窒化シリコン膜に設けられたコンタクトホールを介して電気的に接続される。
【００６８】
また、ソース電極とドレイン電極とは、ｎ^＋アモルファスシリコン層と真性アモルファスシリコン層からなる島状パターンの上で分離されるように形成されている。
【００６９】
更に、ｎ＋アモルファスシリコン層と真性アモルファスシリコン層をエッチングすることによって、ソース電極コンタクト層（図示せず）、ドレイン電極コンタクト層（図示せず）およびチャネル領域（図示せず）を形成してＴＦＴを構成する。
【００７０】
次いでプラズマＣＶＤ法により保護層となる窒化シリコン膜を成膜し、そのドレイン電極上となる部位に、画素電極と電気的に接続する為のコンタクトホールをパターニングした後、スパッタ法により透明導電膜であるＩＴＯ膜を成膜・パターニングして画素電極（図示せず）を形成する。
【００７１】
そして、上記で得られた基板上にポリイミド系樹脂からなる配向膜を形成し、これをラビング法によって配向処理する。以上の工程を経て、表示パネル１を構成するＴＦＴ基板１１を得ることができる。
【００７２】
なお、以上の工程を経てＴＦＴ基板１１が形成されるにあたり、ゲート側接続端子およびソース側接続端子は、外部と電気的に接続が可能となるように導電層が露出されることはいうまでもない。
【００７３】
次に、表示パネル１を構成するカラーフィルタ基板１２については、まず０．７ｍｍ厚のガラス基板上にアクリル系樹脂を基材とする顔料分散型のカラーフィルタを形成し、その上に、スパッタ法により、対向電極として透明導電膜であるＩＴＯ膜を形成する。更に、ポリイミド系樹脂からなる配向膜を形成し、これをラビング法によって配向処理する。以上の工程をもって、表示パネル１を構成するカラーフィルタ基板１２を得ることができる。
【００７４】
次に、カラーフィルタ基板１２上にスクリーン印刷法を用いてシール剤を塗布し、ＴＦＴ基板１１上に乾式散布法を用いてスペーサ材を散布する。そしてカラーフィルタ基板１２とマトリクス基板１１とを互いの配向膜の形成面が一定の間隙をもって対向するようにして貼り合わせる。更に、カラーフィルタ基板１２とＴＦＴ基板１１との間に、液晶を注入することによって、表示パネル１が形成される。
【００７５】
次に、ソースＧＳ基板５の形成方法について説明する（ゲートＧＳ基板３も同様の方法で形成される）。
【００７６】
表示パネル１におけるＴＦＴ基板１１と同様の製法を用いて、アルミノホウケイ酸からなるガラス基板上に、ポリシリコンからなる薄膜トランジスタを使ったソースドライバ５５、該ソースドライバ５５と接続されるソース出力配線５７、接続端子を形成する。
【００７７】
次に、表示パネル１におけるＴＦＴ基板１１とソースＧＳ基板５との接続方法について説明する（ＴＦＴ基板１１とゲートＧＳ基板３も同様の方法で接続される）。
【００７８】
これは、ソースＧＳ基板５におけるソースドライバ５５の形成面側が、ＴＦＴ基板１１のソース側端子部領域に対向するように、ソースＧＳ基板５とＴＦＴ基板１１との接続端子同士をＡＣＦを介して重畳させた後、３００℃に加熱されたツールを重畳した箇所に押し当てることによって行なわれる。このとき、ツールは、合金工具鋼鋼材からなる。
【００７９】
次に、ＴＦＴ基板１１とＦＰＣ７との接続方法について説明する。
【００８０】
ＦＰＣ７の接続端子とＴＦＴ基板１１の接続端子とを、ＡＣＦを介して対向するように重畳させた後、重畳した個所に３００℃に加熱されたツールを押し当てることによって、接続される。
【００８１】
以上のようにして、本実施の形態に係る液晶表示装置が形成される。
【００８２】
上記液晶表示装置において、電源電圧の劣化を防止するため、ソースバスライン１６が互いに隣接する複数本ずつのグループに区分けされ、各グループ毎のソースバスライン１６に対して異なるソースドライバ５５により駆動する分割駆動が一般に行われている。このような場合、上記予備配線８におけるパネル側予備配線１７およびドライバ側予備配線５８は、各ソースドライバ５５毎に設けられる。しかしながら、ソース基板内予備配線５４、端子側予備配線１９、ゲート基板内予備配線３１、および非端子側予備配線１８は、各ソースドライバ５５毎に別個に設けても良いし、あるいは複数のソースドライバ５５毎に共通して設けても良い（尚、全てのソースドライバ５５で共通とは限らない）。ソース基板内予備配線５４、端子側予備配線１９、ゲート基板内予備配線３１、および非端子側予備配線１８を、各ソースドライバ５５毎に別個に設ける構成を図４（ａ）に示し、複数のソースドライバ５５毎に共通して設ける構成を図４（ｂ）に示す。
【００８３】
尚、上記説明では、ソース側においての予備配線構成を示したが、ゲート側においても同様の設計にて予備配線を設けることが可能である。
【００８４】
上記構成の液晶表示装置における各配線のピッチおよび配線幅の具体的な構成例は以下の通りである。但し、以下の各寸法は、配線全体にかかるものとは限らず、少なくとも基板接続部の接続端子における寸法を示すものである。
・ＦＰＣ７−ＴＦＴ基板１１接続部：
配線ピッチ０．３ｍｍ；信号入力配線７１の幅（ＦＰＣ端子幅）０．１ｍｍ；パネル内配線２０の幅（ＴＦＴパネル端子幅）０．２ｍｍ
・ＴＦＴ基板１１−ゲートＧＳ基板３またはソースＧＳ基板５接続部（駆動回路駆動用の信号・電源伝送配線／予備配線（伝送部分））：
配線ピッチ０．３ｍｍ；非端子側予備配線１８および端子側予備配線１９の幅（ＴＦＴパネル端子幅）０．２ｍｍ；ゲート基板内予備配線３１，ソース基板内予備配線５４，ゲート入力配線およびソース入力配線５６の幅（ＧＳ基板端子幅）０．１ｍｍ
・ＴＦＴ基板１１−ゲートＧＳ基板３またはソースＧＳ基板５接続部（パネル絵素部への出力信号接続部）：
配線ピッチ０．０７ｍｍ；ソースバスライン１６の幅（ＴＦＴパネル端子幅）０．０４ｍｍ；ソース出力配線５７（ＧＳ基板端子幅）０．０４ｍｍ（ソース側）
配線ピッチ０．１ｍｍ；パネル側予備配線１７の幅（ＴＦＴパネル端子幅）０．０７ｍｍ；ドライバ側予備配線５８（ＧＳ基板端子幅）０．０４ｍｍ（ソース側予備配線）
配線ピッチ０．２ｍｍ；ゲートバスライン１５の幅（ＴＦＴパネル端子幅）０．１ｍｍ；ゲート出力配線（ＧＳ基板端子幅）０．１ｍｍ（ゲート側）
上記構成の液晶表示装置においては、表示パネル側基板であるＴＦＴ基板１１と駆動回路側基板であるソースＧＳ基板５（またはゲートＧＳ基板３）との接続部に発生した接続不良を修正する予備配線を搭載することにより、従来は駆動回路基板を取り替えることにより修正を行っていた修理作業をレーザー修正で行うことができる。このため、修理にかかる工程数を大幅に低減でき、人件費の低減およびスループットの向上を図ることができる。
【００８５】
また、接続不良の生じた駆動回路側基板を廃棄する必要が無く、材料費が低減できる。
【００８６】
さらに、修理で発生する２次不良の発生を抑制することができる。同時に、２次不良が発生しにくいため信頼性の高いモジュールを提供できる。
【００８７】
また、回路基板の交換修理で発生する、表示パネルの破壊（接続端子の断線など）を防止できる。
【００８８】
次に、上記構造の予備配線を備えた液晶表示装置において、基板接続部にて接続不良が生じた場合の修正方法を説明する。
【００８９】
図５（ａ）は、基板接続部に導電性の異物９ａが混入することにより発生したリーク症状の第１の修正方法を示す。尚、図５（ａ）では、ソース信号ＸおよびＹを出力する隣接した２本のソースバスラインが異物９ａによってリークした状態を示している。
【００９０】
導電性の異物９ａには通常数１０μｍの厚みがあり、ガラス基板を通してレーザー等で分断することは困難であり、予備配線による修正が必要となる。このため、信号ＸおよびＹを出力する信号線、すなわち、ソースバスライン１６およびソース出力配線５７は、パネル側予備配線１７およびソース出力配線５７の内側にて合計４箇所がレーザーにより分断され（図中、×印で示す）、電気的に絶縁される。ここで、ソースバスライン１６およびソース出力配線５７の膜厚は約３０００Åであり、これらの配線はエキシマレーザーによる分断が可能である。
【００９１】
次に、信号ＸおよびＹを出力するソースバスライン１６とパネル側予備配線１７とのクロス部分、およびソース出力配線５７とドライバ側予備配線５８とのクロス部分（交差部分）をレーザーにより合計４箇所短絡する（図中、黒丸で示す）。
【００９２】
以上の作業により、信号ＸおよびＹは各々固有の信号を、上記リーク部分を迂回し、予備配線を介して表示パネル部へと出力することができる（図中、信号ＸおよびＹの流れを太線で示す）。
【００９３】
また、図５（ｂ）は、図５（ａ）の場合と同様に接続部に導電性９ａの異物が混入することにより発生したリーク症状の第２の修正方法を示す。
【００９４】
図５（ｂ）の構成では、異物９ａにより信号ＸおよびＹを出力する信号線がリーク症状となっているのは図５（ａ）の場合と同じであるが、上記リーク箇所を迂回するための信号線の分断、および信号線と予備配線との短絡箇所が信号Ｘに対応した部分のみとなっている。この結果、信号Ｘは予備配線を迂回した信号の流れとなるが、信号Ｙは予備配線を迂回しないで、ソースドライバ５５からソース出力配線５７およびソースバスライン１６を介して表示パネルへと信号が流れている。この修正方法によっても、図５（ａ）に示した方法と同様の効果を得ることができる。
【００９５】
次に、図５（ｃ）は、基板接続部に浮き９ｂが生じオープン状態（絶縁性の異物や気泡によって、ＡＣＦによる接続端子間の電気的な接続が得られない接続不良）となった症状の修正方法を示す。
【００９６】
この場合は、信号ＸおよびＹを出力する信号線と予備配線とのクロス部分をレーザーにより合計４箇所短絡する。この結果、ソースドライバ５５から出力された信号ＸおよびＹは、上記オープン部分を迂回し、予備配線を介して表示パネル部へと伝達される（図中、信号ＸおよびＹの流れを太線で示す）。
【００９７】
以上の修正方法は、リーク症状およびオープン症状のそれぞれの場合の修正方法を示したものであるが、リーク症状およびオープン症状が組み合わされた接続不良の場合でも、上記の方法を組み合わせることにより修正が可能である。この時、不良発生の傾向を把握し、予備配線本数を設計段階で調整することが重要である。
【００９８】
上記図５の説明では、基板接続部における接続不良を予備配線にて修正する場合を示したが、本実施の形態に係る液晶表示装置は、ソースバスライン（もしくはゲートバスライン）の断線不良が生じた場合にも予備配線を用いた修正が可能である。
【００９９】
図６にソース断線が生じた液晶表示装置の例を示す。図６の例では、図中、■印で示す箇所にソースバスライン１６の断線が生じているものとする。このとき、特に修正を行わなければ、ソースバスライン５５から出力される信号は、上記断線の生じているソースバスライン１６で断線箇所より先の信号供給が途切れることとなる。
【０１００】
この場合の修正方法としては、断線の生じているソースバスライン１６において、該ソースバスライン１６に繋がるソース出力配線５７とドライバ側予備配線５８とのクロス部分（交差部分）をレーザーにより短絡し、さらに、表示エリアの外まで延びた該ソースバスライン１６と非端子側予備配線１８とのクロス部分（交差部分）をレーザーにより短絡する。ここで、上記短絡箇所を含むドライバ側予備配線５８と非端子側予備配線１８とは同一の予備配線８に属するものである。
【０１０１】
これにより、断線の生じているソースバスライン１６において、断線箇所より端子側（すなわち、ソースＧＳ基板５と接続されている側）では、ソース出力配線５７およびソースバスライン１６を介して信号が供給される一方、非端子側（すなわち、ソースＧＳ基板５と接続されていない側）では、ドライバ側予備配線５８、ソース基板内予備配線５４、端子側予備配線１９、ゲート基板内予備配線３１、および非端子側予備配線１８を介して信号が供給される。
【０１０２】
また、上記図６の構成においては、ソースＧＳ基板５上のドライバ側予備配線５８とＴＦＴ基板１１の非端子側予備配線１８との接続が、ゲートＧＳ基板３およびソースＧＳ基板５上の予備配線を介して行なわれる。このため、ソースバスライン１６の断線修正時において、予備配線８を介して非端子側から供給される信号は、ソースバスライン１６とパネル側予備配線１７との絶縁膜を介した交差部を通過しないため、寄生容量の発生を抑え、ソース信号電圧のなまりを防止することができる。さらに、このことは、ゲートバスラインの冗長についても同様の構造を持てば、同様の効果を得ることができる。
【０１０３】
また、本実施の形態においては、パネル側予備配線１７とドライバ側予備配線５８とは、ソースバスライン１６またはゲートバスライン１５よりも線幅が太く形成されることが好ましい。これにより、冗長配線を伝搬する信号電圧に対する抵抗をバスラインの抵抗と同程度に抑制することができる。
【０１０４】
予備配線の配線幅、および、接続端子部の幅を広く設定することにより、修正ラインのバスライン抵抗と修正のない場所のバスライン抵抗とをほぼ均一にすることができる。これにより、バスライン間の配線抵抗のばらつきにより発生する表示ムラを抑制することができ、表示品位の向上を図ることができる。
【０１０５】
尚、上記説明における構成はあくまで一例であり、本発明はこれに限定されるものではなく、種々の変形例を取ることが可能である。例えば、基板接続部における予備配線の変形例を図７に示す。
【０１０６】
図７に示す構成では、パネル側予備配線１７およびドライバ側予備配線５８は、同一のソースドライバ５５にて駆動される複数のソースバスライン１６の両側を迂回するように配置されている。これにより、上記予備配線（すなわち、パネル側予備配線１７およびドライバ側予備配線５８）がソースバスライン１６とソース出力配線５７との接続領域を囲むようにして配置される。なお、図７では、上記予備配線が２本の場合の構成を示しているが、この本数は特に限定されない。
【０１０７】
ここで、上記図７の構成における基板接続部での修正方法を説明する。先ず、基板接続部においてオープン不良が発生した場合の修正方法を図７（ａ）に示す。例えば、オープン不良箇所９ｃの発生している信号線（ここでは、４本）について、うち左から２本目と３本目との間において、パネル側予備配線１７およびドライバ側予備配線５８をレーザーにより分断する（図中、×印で示す）。これにより、接続領域を囲むようにして配置された２本の予備配線が４本の独立した予備配線として使用できる。
【０１０８】
さらに、修正される４本の信号線のうち、ソースバスライン１６とパネル側予備配線１７との交差部分をレーザーによって短絡し、ソース出力配線５７とドライバ側予備配線５８との交差部分をレーザーによって短絡する。この時の短絡箇所は、図中黒丸で示されるようになり、修正される４本の信号線について外側の２本は外側の予備配線によって接続され、内側の２本は内側の予備配線によって接続される。この方法によれば、（予備配線本数×２）本の信号線についてまで、オープン症状の修正が可能である。
【０１０９】
次に、基板接続部においてリーク不良が発生した場合の修正方法を図７（ｂ）に示す。例えば、リーク不良箇所９ｄの発生している信号線（ここでは、５本）について、うち左から２本目と３本目との間において、パネル側予備配線１７およびドライバ側予備配線５８をレーザーにより分断する（図中、×印で示す）。これにより、接続領域を囲むようにして配置された２本の予備配線が４本の独立した予備配線として使用できる。また、リーク不良箇所９ｄの発生している５本の信号線うち、左から１〜４本目の信号線について、予備配線の内側でリーク不良箇所９ｄと分断される（図中、×印で示す）。
【０１１０】
さらに、修正される５本の信号線のうち、左から１〜４本目の信号線について、ソースバスライン１６とパネル側予備配線１７との交差部分をレーザーによって短絡し、ソース出力配線５７とドライバ側予備配線５８との交差部分をレーザーによって短絡する。この時の短絡箇所は、図中黒丸で示されるようになり、修正される４本の信号線について外側の２本は外側の予備配線によって接続され、内側の２本は内側の予備配線によって接続される。また、リーク不良箇所９ｄの発生している５本の信号線のうち、最も右側の信号線は他の４本の信号線の分断によって独立する。この方法によれば、（予備配線本数×２＋１）本の信号線についてまで、リーク症状の修正が可能である。
【０１１１】
また、上記図７の構成において、不良発生箇所が予備配線による修正可能数よりも少ない場合には、修正に用いられる予備配線と交差する信号線の本数が少なくなるようにすることで、予備配線に生ずる寄生容量を低減できる。
【０１１２】
また、ドライバ側予備配線５８とソース基板内予備配線５４との接続構成における変形例を図８ないし図１０に示す。
【０１１３】
図１に示す構成では、パネル側予備配線１７、ドライバ側予備配線５８、およびソース基板内予備配線５４がＳ字形状（パネル側予備配線１７とドライバ側予備配線５８の接続箇所と、ドライバ側予備配線５８とソース基板内予備配線５４の接続箇所が、ソースバスライン１６およびソース出力配線５７の配設領域を挟み、両側に別れて配置されている）に配置されているが、図８に示す構成では、パネル側予備配線１７、ドライバ側予備配線５８、およびソース基板内予備配線５４がＦ字形状（パネル側予備配線１７とドライバ側予備配線５８の接続箇所と、ドライバ側予備配線５８とソース基板内予備配線５４の接続箇所がソースバスライン１６およびソース出力配線５７の配設領域の片側に共に配置されている）に配置されている。
【０１１４】
また、図９に示す構成では、パネル側予備配線１７、ドライバ側予備配線５８、およびソース基板内予備配線５４が８字形状（パネル側予備配線１７とドライバ側予備配線５８の接続箇所と、ドライバ側予備配線５８とソース基板内予備配線５４の接続箇所が、ソースバスライン１６およびソース出力配線５７の配設領域を挟み、両側にそれぞれ配置されている）に形成されている。この構成によれば、ソースバスライン１６の断線が生じた場合の修正において、断線が生じたソースバスラインの位置に応じて、修正に用いられるドライバ側予備配線５８と交差するソース出力配線５７の本数が少なくなるようにすることで、ドライバ側予備配線５８に生ずる寄生容量を低減できる。
【０１１５】
更に上記によれば、パネル側予備配線１７とドライバ側予備配線５８がソースバスライン１６およびソース出力配線５７の配設領域を挟み、両側で接続されているので、仮に一方のパネル側予備配線１７とドライバ側予備配線５８との接続においてオープン症状が発生したとしても、もう一方のパネル側予備配線１７とドライバ側予備配線５８との接続を利用して修正を行うことができる。
【０１１６】
また、図１０に示す構成では、２つのソースドライバ５５のブロックをひとかたまりとして、予備配線を配置している。すなわち、パネル側予備配線１７およびドライバ側予備配線５８が、２つ分のソースドライバ５５によって駆動される複数のソースバスライン１６およびソース出力配線５７にわたって配置され、ソース基板内予備配線５４は、上記ドライバ側予備配線５８の中央部（２つのソースドライバ５５の間）で該ドライバ側予備配線５８と接続される。さらに、図１０の構成では、非端子側予備配線１８へのソース信号の取り出しは、２つのブロックで２本となっている。
【０１１７】
また、ドライバ側予備配線５８と非端子側予備配線１８との接続については、上記説明では、ゲートＧＳ基板３およびソースＧＳ基板５を介した予備配線によって接続がなされている。しかしながら、ドライバ側予備配線５８と非端子側予備配線１８との接続は、ＴＦＴ基板１１内のみで行うことも可能である。この場合は、非端子側予備配線１８は、パネル側予備配線１７と接続される構成とすればよい。
【０１１８】
しかしながら、ドライバ側予備配線５８と非端子側予備配線１８とをＴＦＴ基板１１内のみで接続する構成では、ソースバスライン１６との交差箇所が多くなり、予備配線に発生する寄生容量が増大するため、ドライバ側予備配線５８と非端子側予備配線１８との接続をゲートＧＳ基板３およびソースＧＳ基板５を介した予備配線によって接続する構成が好ましい。また、上記説明では、ドライバ側予備配線５８と非端子側予備配線１８との接続は、ゲートＧＳ基板３およびソースＧＳ基板５の２つの駆動回路側基板を介して接続されているが、１つの駆動回路側基板（ドライバ側予備配線５８と非端子側予備配線１８との接続についてはソースＧＳ基板５）を介して接続されるものであってもよい。
【０１１９】
尚、本実施の形態においては、本発明を液晶表示装置に適用する場合について、説明したが、これに限定されるものではなく、プラズマ表示装置、有機ＥＬ表示装置等、端子部を持つ表示装置であれば本発明の適用が可能である。
【０１２０】
また本発明では、液晶表示装置のようなアクティブマトリクス型における表示パネル側基板と駆動回路側基板との接続についての使用に限定されるものではない。すなわち、複数の配線を有する回路基板同士の接続において、その基板接続部にて配線同士も接続されるような構成であれば、その基板接続部の構造において本発明を適用することが可能であり、これらの回路基板の使用目的は特に限定されない。
【０１２１】
【発明の効果】
本発明の配線基板の接続構造は、以上のように、基板接続部にて接続される各基板に設けられた複数の接続配線同士が電気的に接続されるように、２枚の配線基板同士を接続する際の配線基板の接続構造において、上記各配線基板は、それぞれの配線基板に形成された接続配線に対して絶縁膜を介して該接続配線と交差するように設けられた少なくとも１本の予備配線を有しており、上記基板接続部では、上記接続配線と共に、各配線基板に形成された予備配線同士も接続されている構成である。
【０１２２】
それゆえ、上記配線基板の接続部において異物のかみ込みなどによる接続配線間の接続不良が発生した場合、基板の剥離、清掃、再接続といった、従来の修正方法における煩雑な工程が必要なく、レーザー照射のみによる容易な修正が可能となるといった効果を奏する。また、基板の剥離時における２次不良を抑制できるといった効果を併せて奏する。
【０１２３】
本発明の表示装置は、以上のように、表示パネル側基板と駆動回路側基板との基板接続部にて接続される各基板に設けられた複数の接続配線同士が電気的に接続されるように、表示パネル側基板と駆動回路側基板とが接続される表示装置において、上記表示パネル側基板および駆動回路側基板は、それぞれの基板に形成された接続配線に対して絶縁膜を介して該接続配線と交差するように設けられた少なくとも１本の予備配線を有しており、上記基板接続部では、上記接続配線と共に、上記表示パネル側基板および駆動回路側基板のそれぞれに形成された予備配線同士が接続されて、基板接続部修正用予備配線を構成している。
【０１２４】
それゆえ、例えば液晶表示装置等のアクティブマトリクス型の表示装置において、表示パネルと駆動回路（ゲートドライバやソースドライバ等）を異なる基板上に作成し、これらの基板を接続して表示装置を構成する場合に、表示パネル側基板と駆動回路側基板との接続に上述の配線基板の接続構造を使用することで、接続不良の発生した基板の接続において、レーザー照射のみによる容易な修正が可能となるといった効果を奏する。また、基板の剥離時における２次不良を抑制できるといった効果を併せて奏する。
【０１２５】
また、上記表示装置は、さらに、上記表示パネル側基板における接続配線の断線を修正するための接続配線修正用予備配線を有し、上記接続配線修正用予備配線が上記基板接続部修正用予備配線に接続されている構成とすることができる。
【０１２６】
それゆえ、上記接続配線修正用予備配線を設けることによって、基板接続部における接続不良の修正に加えて、表示パネル側基板における接続配線の断線（ゲートバスラインやソースバスラインの断線）をも修正できる。このとき、駆動回路から接続配線修正用予備配線および基板接続部修正用予備配線に信号を出力するための出力端子を低減でき、基板の小型化が図れるといった効果を奏する。
【０１２７】
また、上記表示装置では、上記接続配線修正用予備配線は、上記基板接続部修正用予備配線を形成する駆動回路側基板の予備配線から少なくとも１つの駆動回路側基板の接続配線と交差しない領域を経由して設けられている構成とすることが好ましい。
【０１２８】
それゆえ、上記接続配線修正用予備配線と接続配線との交差箇所を減らすことができ、接続配線修正用予備配線に発生する寄生容量を低減することができるといった効果を奏する。
【０１２９】
また、上記表示装置では、上記基板接続部修正用予備配線は、上記表示パネル側基板および駆動回路側基板のそれぞれに形成された予備配線同士が、これらの予備配線と交差する接続配線の配置方向の両側を経由して、表示パネル側基板および駆動回路側基板の間で接続される構成とすることができる。
【０１３０】
それゆえ、上記基板接続部修正用予備配線が、接続配線の配置方向の両側を経由しているため、接続配線との交差箇所の間で該基板接続部修正用予備配線を分断することによって、１本の基板接続部修正用予備配線によって、２本の接続配線に対して冗長配線を与えることができる。これにより、基板接続部修正用予備配線の配置領域の増大を最小限として、修正不良可能数を増やすことができるといった効果を奏する。
【０１３１】
また、上記表示装置では、上記基板接続部修正用予備配線は、上記表示パネル側基板および駆動回路側基板のそれぞれに形成された予備配線の配線幅が、これらの予備配線と交差する接続配線の線幅よりも太くなるように設定されている構成とすることが好ましい。
【０１３２】
それゆえ、上記基板接続部修正用予備配線の線幅を太くすることで、基板接続部修正用予備配線を伝搬する信号電圧に対する抵抗を、接続配線の抵抗と同程度に抑制することができる。これにより、接続配線間の配線抵抗のばらつきにより発生する表示ムラを抑制することができ、表示品位の向上を図ることができるといった効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施形態を示すものであり、液晶表示装置の全体構成を示す平面図である。
【図２】図１のＡ−Ａ断面を示すものであり、上記液晶表示装置の接続部の構成を示す断面図である。
【図３】上記液晶表示装置の詳細な配線構造を示す平面図である。
【図４】上記液晶表示装置におけるドライバ側予備配線とソース基板内予備配線との接続例を示す図であり、図４（ａ）はソース基板内予備配線を共有しない場合の平面図、図４（ｂ）はソース基板内予備配線を共有する場合の平面図である。
【図５】上記液晶表示装置における基板接続部の接続不良の修正例を示すものであり、図５（ａ）はリーク症状の修正における第１の例を示す平面図、図５（ｂ）はリーク症状の修正における第２の例を示す平面図、図５（ｃ）はオープン症状の修正における例を示す平面図である。
【図６】上記液晶表示装置におけるソースバスラインの断線の修正例を示す平面図である。
【図７】上記液晶表示装置における基板接続部の接続不良の修正例を示すものであり、図７（ａ）はオープン症状の修正における例を示す平面図、図７（ｂ）はリーク症状の修正における例を示す平面図である。
【図８】上記液晶表示装置におけるドライバ側予備配線とソース基板内予備配線との図１とは異なる接続例を示す平面図である。
【図９】上記液晶表示装置におけるパネル側予備配線とドライバ側予備配線との接続構成における変形例を示す平面図である。
【図１０】上記液晶表示装置におけるパネル側予備配線とドライバ側予備配線との接続構成における変形例を示す平面図である。
【図１１】従来のＴＣＰ方式による表示装置の概略平面図である。
【図１２】従来のＣＯＧ方式による表示装置の概略平面図である。
【図１３】従来のＧＯＧ方式による表示装置の概略平面図である。
【図１４】ＴＣＰ方式の基板接続における不良発生箇所の状態を示す図であり、図１４（ａ）は図１１のＡ−Ａ’断面図、図１４（ｂ）は図１４（ａ）のＡＹ−ＡＹ’断面図である。
【図１５】ＧＯＧ方式の基板接続における不良発生箇所の状態を示す図であり、図１５（ａ）は図１３のＢ−Ｂ’断面図、図１５（ｂ）は図１５（ａ）のＢＹ−ＢＹ’断面図である。
【符号の説明】
１　　表示パネル
３　　ゲートＧＳ基板
５　　ソースＧＳ基板（配線基板、駆動回路側基板）
１１　　ＴＦＴ基板（配線基板、表示パネル側基板）
１５　　ゲートバスライン
１６　　ソースバスライン（接続配線）
１７　　パネル側予備配線（予備配線、基板接続部修正用予備配線）
１８　　非端子側予備配線（接続配線修正用予備配線）
１９　　端子側予備配線（接続配線修正用予備配線）
３１　　ゲート基板内予備配線（接続配線修正用予備配線）
５４　　ソース基板内予備配線（接続配線修正用予備配線）
５５　　ソースドライバ（駆動回路）
５７　　ソース出力配線（接続配線）
５８　　ドライバ側予備配線（予備配線、基板接続部修正用予備配線、接続配線
修正用予備配線）

Claims (11)

1. 基板接続部にて接続される各基板に設けられた複数の接続配線同士が電気的に接続されるように、２枚の配線基板同士を接続する際の配線基板の接続構造において、
   上記各配線基板は、それぞれの配線基板に形成された接続配線に対して絶縁膜を介して該接続配線と交差するように設けられた少なくとも１本の予備配線を有しており、
   上記基板接続部では、上記接続配線と共に、各配線基板に形成された予備配線同士も接続されていることを特徴とする配線基板の接続構造。
2. 一対の配線基板の一方に設けられた複数の接続配線と他方に設けられた複数の接続配線とが基板接続部で電気的に接続される配線基板の接続構造において、
   上記各配線基板は、絶縁膜を介して上記接続配線と交差するように設けられた少なくとも１本の予備配線をそれぞれに有しており、
   上記基板接続部では、上記一方の配線基板の予備配線と上記他方の配線基板の予備配線とが電気的に接続されていることを特徴とする配線基板の接続構造。
3. 表示パネル側基板と駆動回路側基板との基板接続部にて接続される各基板に設けられた複数の接続配線同士が電気的に接続されるように、表示パネル側基板と駆動回路側基板とが接続される表示装置において、
   上記表示パネル側基板および駆動回路側基板は、それぞれの基板に形成された接続配線に対して絶縁膜を介して該接続配線と交差するように設けられた少なくとも１本の予備配線を有しており、
   上記基板接続部では、上記接続配線と共に、上記表示パネル側基板および駆動回路側基板のそれぞれに形成された予備配線同士が接続されて、基板接続部修正用予備配線を構成していることを特徴とする表示装置。
4. 表示領域を備えた表示パネル側基板と駆動回路を備えた駆動回路側基板とを有し、該表示パネル側基板に設けられた複数の接続配線と該駆動回路側基板に設けられた複数の接続配線とが該表示領域外の基板接続部で電気的に接続される表示装置において、
   上記表示パネル側基板および駆動回路側基板は、絶縁膜を介して上記接続配線と交差するように設けられた少なくとも１本の予備配線をそれぞれに有しており、
   上記基板接続部では、上記表示パネル側基板の予備配線と上記駆動回路側基板の予備配線とが電気的に接続されて、基板接続部修正用予備配線を構成していることを特徴とする表示装置。
5. 上記駆動回路側基板は並列して設けられた複数の駆動回路を備え、
   上記複数の接続配線は互いに隣接する複数本ずつのグループに区分けされており、
   上記駆動回路の各々は上記グループの各々に属する接続配線および予備配線と電気的に接続されていることを特徴とする請求項３または４に記載の表示装置。
6. さらに、上記表示パネル側基板における接続配線の断線を修正するための接続配線修正用予備配線を有しており、
   上記接続配線修正用予備配線は、上記基板接続部修正用予備配線に接続されていることを特徴とする請求項３ないし５の何れかに記載の表示装置。
7. さらに接続配線修正用予備配線を有しており、
   上記表示パネル側基板の接続配線は、表示領域外に設けられた接続配線延在部まで延在されており、
   上記接続配線修正用予備配線は、上記接続配線延在部で表示パネル側基板の接続配線と電気的に接続されているとともに、上記基板接続部修正用予備配線と電気的に接続されていることを特徴とする請求項３ないし５の何れかに記載の表示装置。
8. 上記接続配線修正用予備配線は、上記基板接続部修正用予備配線を形成する駆動回路側基板の予備配線から少なくとも１つの駆動回路側基板を介して接続されていることを特徴とする請求項６または７に記載の表示装置。
9. 上記接続配線修正用予備配線は、駆動回路側基板の予備配線から少なくとも１つの駆動回路側基板の接続配線と交差しない領域を経由して設けられていることを特徴とする請求項６または７の何れかに記載の表示装置。
10. 上記基板接続部修正用予備配線は、上記表示パネル側基板および駆動回路側基板のそれぞれに形成された予備配線同士が、これらの予備配線と交差する接続配線の配置方向の両側を経由して、表示パネル側基板および駆動回路側基板の間で接続されることを特徴とする請求項２ないし９の何れかに記載の表示装置。
11. 上記基板接続部修正用予備配線は、上記表示パネル側基板および駆動回路側基板のそれぞれに形成された予備配線の配線幅が、これらの予備配線と交差する接続配線の線幅よりも太くなるように設定されていることを特徴とする請求項２ないし１０の何れかに記載の表示装置。

Images