KR100900403B1 - 액정표시패널 및 그 제조방법 - Google Patents

액정표시패널 및 그 제조방법 Download PDF

Info

Publication number
KR100900403B1
KR100900403B1 KR1020020084910A KR20020084910A KR100900403B1 KR 100900403 B1 KR100900403 B1 KR 100900403B1 KR 1020020084910 A KR1020020084910 A KR 1020020084910A KR 20020084910 A KR20020084910 A KR 20020084910A KR 100900403 B1 KR100900403 B1 KR 100900403B1
Authority
KR
South Korea
Prior art keywords
gate
pad
data
thin film
film transistor
Prior art date
Application number
KR1020020084910A
Other languages
English (en)
Other versions
KR20040058584A (ko
Inventor
조흥렬
류순성
장윤경
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020020084910A priority Critical patent/KR100900403B1/ko
Priority to US10/422,724 priority patent/US6897099B2/en
Priority to CNB031410111A priority patent/CN1277150C/zh
Publication of KR20040058584A publication Critical patent/KR20040058584A/ko
Priority to US11/099,587 priority patent/US7527989B2/en
Application granted granted Critical
Publication of KR100900403B1 publication Critical patent/KR100900403B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G02F1/136281—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon having a transmissive semiconductor substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

본 발명은 기판 구조 및 제조공정을 단순화시킬 수 있는 액정표시패널 및 그 제조방법에 관한 것이다.
본 발명은 게이트 라인과 데이터 라인의 교차부에 형성된 박막 트랜지스터와, 상기 박막 트랜지스터와 접속되는 화소전극을 포함하는 유효 화면 영역과, 상기 게이트 라인과 접속된 게이트 패드부와, 상기 데이터 라인과 접속된 데이터 패드부를 포함하는 패드영역을 갖는 박막 트랜지스터 어레이 기판과; 상기 박막 트랜지스터 어레이 기판과 상기 패드 영역이 노출되도록 합착된 컬러필터 어레이 기판을 구비하고; 상기 게이트 패드부는 상기 게이트 라인과 접속되고 게이트 절연막의 게이트 홀을 통해 노출된 게이트 패드를 구비하며; 상기 데이터 패드부는 데이터 라인과 접속된 데이터 패드와, 상기 데이터 패드를 보호하는 데이터 패드 보호전극을 구비하는 것을 특징으로 한다.
본 발명은 3마스크 공정을 채용하여 기판구조 및 제조공정을 단순화 시킴으로써 제조 단가를 절감할수 있다.

Description

액정표시패널 및 그 제조방법{Liquid Crystal Display Panel and Method of Fabricating the same}
도 1은 통상적인 액정표시패널에 포함되는 박막 트랜지스터 어레이 기판의 일부분을 도시한 평면도.
도 2는 도 1에 도시된 박막 트랜지스터 어레이 기판을 Ⅰ-Ⅰ',Ⅱ-Ⅱ',Ⅲ-Ⅲ'선을 따라 절단하여 도시한 단면도.
도 3a 내지 도 3d는 도 2에 도시된 박막 트랜지스터 어레이 기판의 제조방법을 단계적으로 도시한 단면도.
도 4는 3 마스크 공정을 이용한 박막 트랜지스터 어레이 기판을 도시한 평면도.
도 5는 도 4에 도시된 박막 트랜지스터 에레이 기판을 Ⅳ-Ⅳ', Ⅴ-Ⅴ', Ⅵ-Ⅵ'선을 따라 절단하여 도시한 단면도.
도 6a 내지 도 6c는 도 5에 도시된 박막 트랜지스터 어레이 기판의 제조방법을 단계적으로 도시한 단면도.
도 7은 컬러필터 어레이 기판과 도 5에 도시된 박막 트랜지스터 어레이 기판의 합착 단계를 도시한 평면도.
도 8은 도 7에 도시된 액정표시패널의 단면도.
도 9는 도 8에 도시된 액정표시패널의 패드부 노출 단계를 나타낸 단면도.
도 10은 도 9에 도시된 액정표시패널에서 게이트 패드 및 데이터 패드 노출시 과식각 현상을 도시한 단면도.
도 11은 본 발명의 실시예에 따른 액정표시패널에 포함되는 박막 트랜지스터 어레이 기판을 도시한 평면도.
도 12는 도 11에 도시된 박막 트랜지스터 어레이 기판을 Ⅶ-Ⅶ', Ⅷ-Ⅷ', Ⅸ-Ⅸ' 선을 따라 절단하여 도시한 단면도.
도 13a 내지 도 13g는 도 12에 도시된 박막 트랜지스터 어레이 기판의 제조방법을 단계적으로 도시한 단면도.
도 14a는 본 발명의 실시예에 따른 액정표시패널의 박막 트랜지스터 어레이 기판과 컬러필터 어레이 기판의 합착 단계를 도시한 단면도.
도 14b는 본 발명의 실시예에 따른 액정표시패널의 패드부 노출 단계를 나타낸 단면도.
<도면의 주요 부분에 대한 부호의 설명>
2, 52, 152 : 게이트 라인 4, 58, 158 : 데이터 라인
6, 80, 180 : 박막 트랜지스터 8, 54, 154 : 게이트 전극
10, 60, 160 : 소스 전극 12, 62, 162 : 드레인 전극
14, 92, 192 : 활성층 16 : 컨택홀
18, 72, 172 : 화소전극 26, 82 : 게이트 패드부
28, 56, 156 : 게이트 패드 34, 84 : 데이터 패드부
40, 76, 124 : 데이터 패드 보호전극 44, 190 : 게이트 절연막
48, 94, 194 : 오믹접촉층
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 특히 기판 구조 및 제조공정을 단순화시킬 수 있는 액정표시패널 및 그 제조방법에 관한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과, 액정패널을 구동하기 위한 구동회로를 구비한다.
액정패널은 서로 대향하는 박막 트랜지스터 어레이 기판 및 컬러필터 어레이 기판과, 두 기판 사이에 일정한 셀갭 유지를 위해 위치하는 스페이서와, 그 셀갭에 채워진 액정을 구비한다.
박막 트랜지스터 어레이 기판은 게이트 라인들 및 데이터 라인들과, 그 게이트 라인들과 데이터 라인들의 교차부마다 스위치소자로 형성된 박막 트랜지스터와, 액정셀 단위로 형성되어 박막 트랜지스터에 접속된 화소 전극 등과, 그들 위에 도포된 배향막으로 구성된다. 게이트 라인들과 데이터 라인들은 각각의 패드부를 통 해 구동회로들로부터 신호를 공급받는다. 박막 트랜지스터는 게이트 라인에 공급되는 스캔신호에 응답하여 데이터 라인에 공급되는 화소전압신호를 화소 전극에 공급한다.
컬러필터 어레이 기판은 액정셀 단위로 형성된 칼라필터들과, 칼러필터들간의 구분 및 외부광 반사를 위한 블랙 매트릭스와, 액정셀들에 공통적으로 기준전압을 공급하는 공통 전극 등과, 그들 위에 도포되는 배향막으로 구성된다.
액정패널은 박막 트랜지스터 어레이 기판과 컬러필터 어레이 기판을 별도로 제작하여 합착한 다음 액정을 주입하고 봉입함으로써 완성하게 된다.
이러한 액정패널에서 박막 트랜지스터 어레이 기판은 반도체 공정을 포함함과 아울러 다수의 마스크 공정을 필요로 함에 따라 제조 공정이 복잡하여 액정패널 제조단가 상승의 중요원인이 되고 있다. 이를 해결하기 위하여, 박막 트랜지스터 어레이 기판은 마스크 공정수를 줄이는 방향으로 발전하고 있다. 이는 하나의 마스크 공정이 증착공정, 세정공정, 포토리쏘그래피 공정, 식각공정, 포토레지스트 박리공정, 검사공정 등과 같은 많은 공정을 포함하고 있기 때문이다. 이에 따라, 최근에는 박막 트랜지스터 어레이 기판의 표준 마스크 공정이던 5 마스크 공정에서 하나의 마스크 공정을 줄인 4 마스크 공정이 대두되고 있다.
도 1은 4 마스크 공정을 채용한 박막 트랜지스터 어레이 기판을 예를 들어 도시한 평면도이고, 도 2는 도 1에 도시된 박막 트랜지스터 어레이 기판을 Ⅰ-Ⅰ',Ⅱ-Ⅱ',Ⅲ-Ⅲ'선을 따라 절단하여 도시한 단면도이다.
도 1 및 도 2에 도시된 박막 트랜지스터 어레이 기판은 하부기판(42) 위에 게이트 절연막(44)을 사이에 두고 교차하게 형성된 게이트 라인(2) 및 데이터 라인(4)과, 그 교차부마다 형성된 박막 트랜지스터(6)와, 그 교차구조로 마련된 셀영역에 형성된 화소 전극(18)과, 게이트 라인(2)에 접속되는 게이트 패드부(26)와, 데이터 라인(4)에 접속되는 데이터 패드부(34)를 구비한다.
박막 트랜지스터(6)는 게이트 라인(2)에 접속된 게이트 전극(8)과, 데이터 라인(4)에 접속된 소스 전극(10)과, 화소 전극(16)에 접속된 드레인 전극(12)과, 게이트 전극(8)과 중첩되고 소스 전극(10)과 드레인 전극(12) 사이에 채널을 형성하는 활성층(14)을 구비한다. 활성층(14)은 데이터 패드(36), 데이터 라인(4), 스토리지 캐피시터(22), 소스 전극(10) 및 드레인 전극(12)과 중첩되게 형성되고 소스 전극(10)과 드레인 전극(12) 사이의 채널부를 더 포함한다. 활성층(14) 위에는 데이터 패드(36), 데이터 라인(4), 소스 전극(10) 및 드레인 전극(12)과 오믹접촉을 위한 오믹접촉층(48)이 더 형성된다. 이러한 박막 트랜지스터(6)는 게이트 라인(2)에 공급되는 게이트 신호에 응답하여 데이터 라인(4)에 공급되는 화소전압 신호가 화소 전극(18)에 충전되어 유지되게 한다.
화소 전극(18)은 보호막(50)을 관통하는 제1 컨택홀(16)을 통해 박막 트랜지스터(6)의 드레인 전극(12)과 접속된다. 화소 전극(18)은 충전된 화소전압에 의해 도시하지 않은 상부 기판에 형성되는 공통 전극과 전위차를 발생시키게 된다. 이 전위차에 의해 박막 트랜지스터 기판과 상부 기판 사이에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소 전극(18)을 경유하여 입사되는 광을 상부 기판 쪽으로 투과시키게 된다.
게이트 라인(2)은 게이트 패드부(26)를 통해 게이트 드라이버(도시하지 않음)와 접속된다. 게이트 패드부(26)는 게이트 라인(2)으로부터 연장되는 게이트 패드(28)와, 게이트 절연막(44) 및 보호막(50)을 관통하는 제2 컨택홀(30)을 통해 게이트 패드(28)에 접속된 게이트 패드 보호전극(32)으로 구성된다.
데이터 라인(4)은 데이터 패드부(34)를 통해 데이터 드라이버(도시하지 않음)와 접속된다. 데이터 패드부(34)는 데이터 라인(4)으로부터 연장되는 데이터 패드(36)와, 보호막(50)을 관통하는 제3 컨택홀(38)을 통해 데이터 패드(36)와 접속된 데이터 패드 보호전극(40)으로 구성된다.
게이트 패드(28)와 데이터 패드(36)는 드라이브 직접회로가 실장된 TCP의 출력패드(도시하지 않음)와 이방성 도전 필름을 통해 접속되게 된다.
이러한 구성을 가지는 박막 트랜지스터 기판의 제조방법을 4마스크 공정을 이용하여 상세히 하면 도 3a 내지 도 3d에 도시된 바와 같다.
도 3a를 참조하면, 하부기판(42) 상에 게이트 패턴들이 형성된다.
하부기판(42) 상에 스퍼터링 방법 등의 증착방법을 통해 게이트 금속층이 형성된다. 이어서, 제1 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 게이트 금속층이 패터닝됨으로써 게이트전극(8), 게이트 패드(28)를 포함하는 게이트 패턴들이 형성된다. 게이트 금속으로는 크롬(Cr), 몰리브덴(Mo), 알루미늄계 금속 등이 단일층 또는 이중층 구조로 이용된다.
도 3b를 참조하면, 게이트 패턴들이 형성된 하부기판(42) 상에 게이트 절연막(44), 활성층(14), 오믹접촉층(48), 그리고 데이터 패턴들이 순차적으로 형성된 다.
게이트 패턴들이 형성된 하부기판(42) 상에 PECVD, 스퍼터링 등의 증착방법을 통해 게이트 절연막(44), 비정질 실리콘층, n+ 비정질 실리콘층, 그리고 데이터 금속층이 순차적으로 형성된다.
데이터 금속층 위에 제2 마스크를 이용한 포토리쏘그래피 공정으로 포토레지스트 패턴을 형성하게 된다. 이 경우 제2 마스크로는 박막 트랜지스터의 채널부에 회절 노광부를 갖는 회절 노광 마스크를 이용함으로써 채널부의 포토레지스트 패턴이 다른 데이터 패턴부 보다 낮은 높이를 갖게 한다.
이어서, 포토레지스트 패턴을 이용한 습식 식각공정으로 데이터 금속층이 패터닝됨으로써 데이터 라인(4), 소스 전극(10), 그 소스 전극(10)과 일체화된 드레인 전극(12)을 포함하는 데이터 패턴들이 형성된다.
그 다음, 동일한 포토레지스트 패턴을 이용한 건식 식각공정으로 n+ 비정질 실리콘층과 비정질 실리콘층이 동시에 패터닝됨으로써 오믹접촉층(48)과 활성층(14)이 형성된다.
그리고, 채널부에서 상대적으로 낮은 높이를 갖는 포토레지스트 패턴이 애싱(Ashing) 공정으로 제거된 후 건식 식각공정으로 채널부의 데이터 패턴 및 오믹접촉층(48)이 식각된다. 이에 따라, 채널부의 활성층(14)이 노출되어 소스 전극(10)과 드레인 전극(12)이 분리된다.
이어서, 스트립 공정으로 데이터 패턴부 위에 남아 있는 포토레지스트 패턴이 제거된다.
게이트 절연막(44)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용된다. 데이터 금속으로는 몰리브덴(Mo), 티타늄, 탄탈륨, 몰리브덴 합금(Mo alloy) 등이 이용된다.
도 3c를 참조하면, 데이터 패턴들이 형성된 게이트 절연막(44) 상에 제1 내지 제3 콘택홀들(16, 30, 38)을 포함하는 보호막(50)이 형성된다.
데이터 패턴들이 형성된 게이트 절연막(44) 상에 PECVD 등의 증착방법으로 보호막(50)이 전면 형성된다. 보호막(50)은 제3 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 패터닝됨으로써 제1 내지 제3 컨택홀들(16, 30, 38)이 형성된다. 제1 컨택홀(16)은 보호막(50)을 관통하여 드레인 전극(12)이 노출되게 형성되고, 제2 컨택홀(30)은 보호막(50) 및 게이트 절연막(44)을 관통하여 게이트 패드(28)가 노출되게 형성된다. 제3 컨택홀(38)은 보호막(50)을 관통하여 데이터 패드(36)가 노출되게 형성된다.
보호막(50)의 재료로는 게이트 절연막(44)과 같은 무기 절연물질이나 유전상수가 작은 아크릴(acryl)계 유기화합물, BCB 또는 PFCB 등과 같은 유기 절연물질이 이용된다.
도 3d를 참조하면, 보호막(50) 상에 투명전극 패턴들이 형성된다.
보호막(50) 상에 스퍼터링 등의 증착방법으로 투명전극 물질이 전면 증착된다. 이어서 제4 마스크를 이용한 포토리쏘그래피 공정과 식각공정을 통해 투명전극 물질이 패터닝됨으로써 화소전극(18), 게이트 패드 보호전극(32), 데이터 패드 보호전극(40)을 포함하는 투명전극 패턴들이 형성된다. 화소 전극(18)은 제1 컨택 홀(16)을 통해 드레인 전극(12)과 전기적으로 접속된다. 게이트 패드 보호전극(32)는 제2 컨택홀(30)을 통해 게이트 패드(28)과 전기적으로 접속된다. 데이터 패드 보호전극(40)는 제3 컨택홀(38)을 통해 데이터 패드(36)와 전기적으로 접속된다. 투명전극 물질로는 인듐주석산화물(Indium Tin Oxide : ITO)이나 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO)이 이용된다.
이와 같이 종래의 박막 트랜지스터 기판 및 그 제조방법은 4마스크 공정을 채용함으로써 5마스크 공정을 이용한 경우보다 제조공정수를 줄임과 아울러 그에 비례하는 제조단가를 절감할 수 있게 된다. 그러나, 4 마스크 공정 역시 여전히 제조공정이 복잡하여 원가 절감에 한계가 있으므로 제조공정을 더욱 단순화하여 제조단가를 더욱 줄일 수 있는 액정표시패널 및 그 제조방법이 요구된다.
따라서, 본 발명의 목적은 기판 구조 및 제조공정을 단순화시킬 수 있는 액정표시패널 및 그 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시패널은 게이트 라인과 데이터 라인의 교차부에 형성된 박막 트랜지스터와, 상기 박막 트랜지스터와 접속되는 화소전극을 포함하는 유효 화면 영역과, 상기 게이트 라인과 접속된 게이트 패드부와, 상기 데이터 라인과 접속된 데이터 패드부를 포함하는 패드영역을 갖는 박막 트랜지스터 어레이 기판과; 상기 박막 트랜지스터 어레이 기판과 상기 패드 영역이 노출되도록 합착된 컬러필터 어레이 기판을 구비하고; 상기 게이트 패드부는 상기 게이트 라인과 접속되고 게이트 절연막의 게이트 홀을 통해 노출된 게이트 패드를 구비하며; 상기 데이터 패드부는 데이터 라인과 접속된 데이터 패드와, 상기 데이터 패드를 보호하는 데이터 패드 보호전극을 구비하는 것을 특징으로 한다.
상기 박막 트랜지스터 어레이 기판은 상기 게이트 라인과, 그 게이트 라인과 접속된 상기 박막 트랜지스터의 게이트 전극과 상기 게이트 패드를 포함하는 게이트 패턴과; 상기 박막 트랜지스터의 소스전극 및 드레인 전극, 상기 소스전극과 접속된 데이터 라인, 상기 데이터 패드를 포함하는 데이터 패턴과; 상기 게이트 패턴과 데이터 패턴을 절연하며 상기 게이트 홀이 형성된 게이트 절연막과; 상기 데이터 패턴의 그 하부에 그 데이터 패턴을 따라 형성되고 상기 소스전극과 드레인 전극 사이의 채널부를 포함하는 반도체 패턴과; 상기 화소전극과 데이터 패드 보호전극을 포함하는 투명전극패턴과; 상기 유효 화면 영역에 형성되고 상기 패드영역에서 제거된 보호막을 구비하는 것을 특징으로 한다.
상기 컬러필터 어레이 기판은 매트릭스 형태의 블랙 매트릭스, 블랙 매트릭스로 구분된 셀영역에 형성된 컬러필터, 블랙 매트릭스 및 컬러필터위에 전면 도포된 공통전극을 구비하는 것을 특징으로 한다.
상기 박막 트랜지스터 어레이 기판의 유효 화면 영역에 도포된 하부 배향막과, 상기 컬러필터 어레이 기판의 공통전극위에 도포된 상부 배향막을 추가로 구비하는 것을 특징으로 한다.
본 발명에 따른 액정표시패널의 제조방법은 게이트 라인과 데이터 라인의 교차부에 형성된 박막 트랜지스터와, 상기 박막 트랜지스터와 접속되는 화소전극을 포함하는 유효 화면 영역과, 상기 게이트 라인과 접속된 게이트 패드와, 그 게이트 패드의 외곽부와 게이트 절연막을 사이에 두고 중첩된 과식각 방지 패턴을 포함하는 게이트 패드부와, 상기 데이터 라인과 접속된 데이터 패드와, 그 위에 형성된 데이터 패드 보호전극을 포함하는 데이터 패드부를 포함하는 패드영역으로 구성되고 상기 유효 화면 영역과 패드 영역에 전면 도포된 보호막을 갖는 박막 트랜지스터 어레이 기판을 형성하는 단계와; 컬러필터 어레이 기판을 형성하는 단계와;
상기 박막 트랜지스터 어레이 기판과 상기 컬러필터 어레이 기판을 상기 패드 영역이 노출되도록 합착하는 단계와; 상기 게이트 패드가 부분적으로 노출되고, 상기 데이터 패드 보호전극이 노출되도록 상기 보호막 및 과식각 방지 패턴을 식각하고 상기 게이트 절연막에 게이트 홀을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 박막 트랜지스터 어레이 기판을 형성하는 단계는 제 1 마스크 공정을 이용하여 기판상에 상기 박막 트랜지스터의 게이트 전극, 그 게이트 전극과 접속되는 게이트 라인, 상기 게이트 패드를 포함하는 게이트 패턴을 형성하는 단계와; 상기 게이트 패턴을 덮도록 게이트 절연막을 형성하는 단계와; 제 2 마스크 공정을 이용하여 상기 데이터 라인과, 그 데이터 라인과 접속된 상기 박막 트랜지스터의 소스전극과, 드레인 전극과, 상기 데이터 패드를 포함하는 데이터 패턴과, 그 데이터 패턴의 하부에 그 데이터 패턴을 따라 형성되고 상기 소스전극 및 드레인 전극사이에 채널부를 포함하는 반도체 패턴과, 상기 게이트 패드 외곽부의 게이트 절연막과 중첩되는 과식각 방지 패턴을 형성하는 단계와; 제 3 마스크 공정을 이용하여 상기 화소전극 및 상기 데이터 패드 보호전극을 포함하는 투명전극 패턴을 형성하는 단계와; 상기 투명전극 패턴위에 보호막을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 과식각 방지 패턴은 반도체 패턴과, 그 위에 중첩되는 데이터 패턴을 포함하는 것을 특징으로 한다.
상기 데이터 패드 보호전극은 상기 데이터 패드의 폭보다 넓은 폭을 갖도록 형성되는 단계를 포함하는 것을 특징으로 한다.
상기 컬러필터 어레이 기판을 형성하는 단계는 매트릭스 형태의 블랙 매트릭스를 형성하는 단계와, 상기 블랙 매트릭스로 구분되 셀영역에 컬러필터를 형성하는 단계와, 상기 블랙 매트릭스 및 컬러필터 위에 공통전극을 형성하는 단계와, 상기 공통전극위에 상부 배향막을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 박막 트랜지스터 어레이 기판의 형성 단계는 상기 유효 화면 영역에 하부 배향막을 도포하는 단계를 추가로 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치는 상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
우선, 본 발명의 실시예에 대해 상세한 설명에 앞서 본 발명과 직접 관련되는 3 마스크 공정을 이용한 박막 트랜지스터 어레이 기판을 포함하는 액정표시패널 과 그 제조방법에 대하여 살펴보기로 한다.
도 4는 박막 트랜지스터 어레이 기판을 도시한 평면도이고, 도 5는 도 4에 도시된 박막 트랜지스터 어레이 기판을 Ⅳ-Ⅳ', Ⅴ-Ⅴ', Ⅵ-Ⅵ'선을 따라 절단하여 도시한 단면도이다.
도 4 및 도 5에 도시된 박막 트랜지스터 어레이 기판은 하부 기판(88) 위에 게이트 절연막(90)을 사이에 두고 교차하게 형성되는 게이트 라인(52) 및 데이터 라인(58)과, 그 교차부 마다 형성된 박막 트랜지스터(80)와, 그 교차구조로 마련된 셀영역에 형성된 화소전극(72)과, 게이트 라인(52)에 접속되는 게이트 패드부(82)와, 데이터 라인(58)에 접속되는 데이터 패드부(84)를 구비한다.
박막 트랜지스터(80)는 게이트 라인(52)에 접속된 게이트 전극(54)과, 데이터 라인(58)에 접속된 소스 전극(60)과, 화소 전극(72)에 접속된 드레인 전극(62)과, 게이트 전극(54)과 중첩되고 소스 전극(60)과 드레인 전극(62) 사이에 채널을 형성하는 활성층(94)을 구비한다. 활성층(94)은 데이터 패드(64), 데이터 라인(58), 소스 전극(60) 및 드레인 전극(62)과 중첩되게 형성되고 소스 전극(60)과 드레인 전극(62) 사이의 채널부를 더 포함한다. 활성층(94) 위에는 데이터 패드(36), 데이터 라인(4), 소스 전극(60) 및 드레인 전극(62)과 오믹접촉을 위한 오믹접촉층(94)이 더 형성된다. 이러한 박막 트랜지스터(80)는 게이트 라인(52)에 공급되는 게이트 신호에 응답하여 데이터 라인(58)에 공급되는 화소전압 신호가 화소 전극(72)에 충전되어 유지되게 한다.
화소 전극(72)은 박막 트랜지스터(80)의 드레인 전극(62)과 접속된다. 화소 전극(72)은 충전된 화소전압에 의해 도시하지 않은 상부 기판에 형성되는 공통 전극과 전위차를 발생시키게 된다. 이 전위차에 의해 박막 트랜지스터 기판과 상부 기판 사이에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소 전극(72)을 경유하여 입사되는 광을 상부 기판 쪽으로 투과시키게 된다.
게이트 라인(52)은 게이트 패드부(82)를 통해 게이트 드라이버(도시하지 않음)와 접속된다. 게이트 패드부(82)는 게이트 라인(52)으로부터 연장되는 게이트 패드(56)로 구성된다.
데이터 라인(58)은 데이터 패드부(84)를 통해 데이터 드라이버(도시하지 않음)와 접속된다. 데이터 패드부(84)는 데이터 라인(58)으로부터 연장되는 데이터 패드(64)와, 이 데이터 패드(64)와 게이트 절연막(90) 사이에 형성된 활성층 및 오믹접촉층(94)을 더 포함된다.
이러한 구성을 가지는 박막 트랜지스터 어레이 기판은 다음과 같이 3마스크 공정으로 형성된다.
도 6a 내지 도 6c는 도 5에 도시된 박막 트랜지스터 어레이 기판 제조방법을 단계적으로 도시한 단면도이다.
도 6a를 참조하면, 제 1 마스크 공정으로 하부기판(88) 상에 게이트 패턴들이 형성된다.
하부기판(88)상에 스퍼터링 방법 등의 증착방법을 통해 게이트 금속층이 형성된다. 이어서, 제1 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 게이트 금속층이 패터닝됨으로써 게이트전극(54), 게이트 패드(56)를 포함하는 게이트 패턴들이 형성된다. 게이트 금속으로는 크롬(Cr), 몰리브덴(Mo), 알루미늄계 금속 등이 단일층 또는 이층 구조로 이용된다.
도 6b를 참조하면, 게이트 패턴들이 형성된 하부기판(88) 상에 게이트 절연막(90)이 형성되고, 그 위에 제 2 마스크 공정으로 반도체 패턴과 데이터 패턴들이 적층된다.
게이트 패턴들이 형성된 하부기판(88) 상에 PECVD, 스퍼터링 등의 증착방법을 통해 게이트 절연막(90), 비정질 실리콘층, n+ 비정질 실리콘층, 그리고 데이터 금속층이 순차적으로 형성된다.
데이터 금속층 위에 제2 마스크를 이용한 포토리쏘그래피 공정으로 포토레지스트 패턴을 형성하게 된다. 이 경우 제2 마스크로는 박막 트랜지스터의 채널부에 회절 노광부를 갖는 회절 노광 마스크를 이용함으로써 채널부의 포토레지스트 패턴이 다른 데이터 패턴부 보다 낮은 높이를 갖게 한다.
이어서, 포토레지스트 패턴을 이용한 습식 식각공정으로 데이터 금속층이 패터닝됨으로써 데이터 라인(58), 소스 전극(60), 그 소스 전극(60)과 일체화된 드레인 전극(62)을 포함하는 데이터 패턴들이 형성된다.
그 다음, 동일한 포토레지스트 패턴을 이용한 건식 식각공정으로 n+ 비정질 실리콘층과 비정질 실리콘층이 동시에 패터닝됨으로써 상기 데이터 패턴을 따라 반도체 패턴, 즉 오믹접촉층(94)과 활성층(92)이 형성된다.
그리고, 채널부에서 상대적으로 낮은 높이를 갖는 포토레지스트 패턴이 애싱(Ashing) 공정으로 제거된 후 건식 식각공정으로 채널부의 데이터 패턴 및 오믹접촉층(94)이 식각된다. 이에 따라, 채널부의 활성층(92)이 노출되어 소스 전극(60)과 드레인 전극(62)이 분리된다.
이어서, 스트립 공정으로 데이터 패턴부 위에 남아 있는 포토레지스트 패턴이 제거된다.
게이트 절연막(90)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용된다. 데이터 금속으로는 몰리브덴(Mo), 티타늄, 탄탈륨, 몰리브덴 합금(Mo alloy) 등이 이용된다.
도 6c를 참조하면, 제 3 마스크 공정으로 투명전극 패턴이 형성된다. 구체적으로 데이터 패턴들이 형성된 게이트 절연막(44) 상에 스퍼터링 등의 증착방법으로 투명전극 물질이 전면 증착된다. 이어서 제3 마스크를 이용한 포토리쏘그래피 공정과 식각공정을 통해 투명전극 물질이 패텅님됨으로써 화소전극(72)이 형성된다. 화소 전극(72)은 드레인 전극(62)과 전기적으로 접속된다. 화소 전극(72)의 물질로는 인듐주석산화물(Indium Tin Oxide : ITO)이나 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO)이 이용된다.
그 다음, 박막 트랜지스터 어레이 기판상에 보호막(70)이 전면 형성된다. 보호막(70)으로는 SiNx, SiOx와 같은 무기 절연물질이나 유전상수가 작은 아크릴(acryl)계 유기화합물, BCB 또는 PFCB 등과 같은 유기 절연물질이 이용된다. 그리고, 박막 트랜지스터 어레이 기판의 유효영역의 보호막(70)상에 박막 트랜지스터 어레이 기판에서 게이트 패드부(82)와 데이터 패드부(84)가 위치하는 패드영역 을 제외한 유효영역의 보호막(70)상에 하부 배향막(도시하지 않음)이 전면 도포된다.
도 7 및 도 8을 참조하면, 하부 배향막(101)이 도포된 박막 트랜지스터 어레이 기판은 실재(99)를 이용하여 컬러필터 어레이 기판(100)과 합착되어 박막 트랜지터 어레이 기판의 패드영역이 노출된다. 컬러필터 어레이 기판은 상부기판(100)상에 매트릭스 형태로 형성된 블랙 매트릭스(102)와, 블랙 매트릭스(102)로 구분된 셀영역별로 형성된 컬러필터(104)와, 블랙 매트릭스(102) 및 컬러필터(104) 위에 순차 적층된 공통전극(106) 및 상부 배향막(108)을 구비한다.
도 9를 참조하면, 컬러필터 어레이 기판을 마스크로 이용하여 박막 트랜지스터 어레이 기판의 패드 영역에 형성된 보호막 및 게이터 절연막을 식각해 낸다. 이에 따라, 게이트 패드(56)와 데이터 패드(64)가 노출된다. 이때, 식각공정은 레이저 또는 상압 플라즈마를 이용한 건식식각공정 및 딥핑(dipping) 또는 spray를 이용한 습식식각공정중 어느 하나로 이루어진다. 노출된 게이트 패드와 데이터 패드는 각각 드라이브 집적회로가 실장된 TCP와 전기적으로 접속된다.
이와 같이, 본 발명에 따른 박막 트랜지스터 어레이 기판 및 그 제조 방법은 3마스크 공정을 채용하여 기판 및 제조 공정을 더욱 단순화할 수 있게 된다.
그러나, 게이트 패드 및 데이터 패드를 노출시키기 위한 게이트 절연막(90)과 보호막(70)의 식각공정시 하부기판(88) 또는 게이트 절연막(90)이 도 10에 도시된 바와 같이 과식각 되어 게이트 패드(56)와 데이터 패드(64)가 들뜨는 언더컷(under cut) 현상이 발생된다.
이하, 전술한 패드 언더컷을 방지하기 위한 본 발명의 바람직한 실시예에 대하여 도 11 내지 도 13을 참조하여 설명하기로 한다.
도 11은 본 발명의 실시예에 따른 액정표시패널에서 3 마스크 공정으로 마련된 박막 트랜지스터 어레이 기판을 도시한 평면도이고, 도 12는 도 11에 도시된 박막 트랜지스터 어레이 기판을 Ⅶ-Ⅶ', Ⅷ-Ⅷ', Ⅸ-Ⅸ' 선을 따라 절단하여 도시한 단면도이다.
도 11 및 도 12에 도시된 박막 트랜지스터 어레이 기판은 하부 기판(188) 위에 게이트 절연막(190)을 사이에 두고 교차하게 형성되는 게이트 라인(152) 및 데이터 라인(158)과, 그 교차부마다 형성된 박막 트랜지스터(180)와, 그 교차구조로 마련된 셀영역에 형성된 화소전극(172)과, 게이트 라인(152)에 접속되는 게이트 패드부(182)와, 데이터 라인(158)에 접속되는 데이터 패드부(184)를 구비한다.
박막 트랜지스터(180)는 게이트 라인(152)에 접속된 게이트 전극(154)과, 데이터 라인(158)에 접속된 소스 전극(160)과, 화소 전극(172)에 접속된 드레인 전극(162)과, 게이트 전극(154)과 중첩되고 소스 전극(160)과 드레인 전극(162) 사이에 채널을 형성하는 활성층(194)을 구비한다. 활성층(194)은 데이터 패드(164), 데이터 라인(158), 소스 전극(160) 및 드레인 전극(162)과 중첩되게 형성되고 소스 전극(160)과 드레인 전극(162) 사이의 채널부를 더 포함한다. 활성층(194) 위에는 데이터 패드(136), 데이터 라인(158), 소스 전극(160) 및 드레인 전극(162)과 오믹접촉을 위한 오믹접촉층(194)이 더 형성된다. 이러한 박막 트랜지스터(180)는 게이트 라인(152)에 공급되는 게이트 신호에 응답하여 데이터 라인(158)에 공급되는 화 소전압 신호가 화소 전극(172)에 충전되어 유지되게 한다.
화소 전극(172)은 박막 트랜지스터(180)의 드레인 전극(162)과 접속된다. 화소 전극(172)은 충전된 화소전압에 의해 도시하지 않은 상부 기판에 형성되는 공통 전극과 전위차를 발생시키게 된다. 이 전위차에 의해 박막 트랜지스터 기판과 상부 기판 사이에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소 전극(172)을 경유하여 입사되는 광을 상부 기판 쪽으로 투과시키게 된다.
게이트 라인(152)은 게이트 패드부(182)를 통해 게이트 드라이버(도시하지 않음)와 접속된다. 게이트 패드부(182)는 게이트 라인(152)으로부터 연장되는 게이트 패드(156)를 구비한다. 그리고, 게이트 패드(156)위에는 게이트 절연막(190)과과, 게이트 패드(156)와 부분적으로 중첩되는 과식각 방지 패턴, 보호막(190)이 순차적으로 적층된다.
데이터 라인(158)은 데이터 패드부(184)를 통해 데이터 드라이버(도시하지 않음)와 접속된다. 데이터 패드부(184)는 데이터 라인(158)으로부터 연장되는 데이터 패드(164)와, 이 데이터 패드(164)를 보호하기 위한 데이터 보호전극(176)으로 구성된다. 그리고, 데이터 패드(164)와 게이터 절연막 사이에는 반도체 패턴, 즉 활성층(192), 오믹접촉층(194)이 더 형성된다.
도 13 내지 도 14는 본 발명의 실시예에 따른 액정표시패널의 박막 트랜지스터 어레이 기판의 제조방법을 단계적으로 도시한 단면도이다.
도 13a 및 도 13b를 참조하면, 제 1 마스크 공정으로 하부기판(188)상에 게 이트 패턴이 형성된다. 구체적으로, 도 13a에 도시된 바와 같이 하부기판(188)상에 게이트 패턴을 위해 하부기판(188)상에 스퍼터링 등의 증착방법으로 게이트 금속층(154a)이 형성되고 , 이 게이트 금속층(154a)상에 포토레지스트를 도포하고 투과부(P1)와 차단부(P2)를 갖는 제1 마스크(210)를 이용한 포토리쏘그래피 공정으로 포토레지스트 패턴(171)을 형성한다. 이 포토레지스트패턴을 이용한 식각공정으로 게이트 금속층(154a)이 패터닝됨으로써 도 13b에 도시된 바와 같이 게이트 라인(도시하지 않음), 게이트 전극(154), 게이트 패드(156)를 포함하는 게이트 패턴들이 형성된다. 게이트 금속으로는 크롬(Cr), 몰리브덴(Mo), 알루미늄계 금속 등이 단일층 또는 이중층 구조로 이용된다.
도 13c 내지 도 13e를 참조하면, 게이트 절연막(190)이 전면 도포되고, 그 위에 제 2 마스크 공정으로 반도체 패턴 및 데이터 패턴이 형성된다.
구체적으로, 도 13e에 도시된 바와 같이 게이트 패턴들이 형성된 하부기판(188) 상에 PECVD, 스퍼터링 등의 증착방법을 통해 게이트 절연막(190), 비정질 실리콘층(192a), n+ 비정질 실리콘층(194a), 그리고 데이터 금속층(58a)이 순차적으로 형성된다.
게이트 절연막(190)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용된다. 데이터 금속으로는 몰리브덴(Mo), 티타늄, 탄탈륨, 몰리브덴 합금(Mo alloy) 등이 이용된다.
이어서, 데이터 금속층 위에 포토레지스트를 전면 도포한 다음, 부분노광 마스크인 제2 마스크(220)를 이용한 포토리쏘그래피 공정으로 포토레지스트 패턴을 형성하게 된다. 이 경우 제2 마스크(220)는 투과부(P1), 차단부(P2) 및 회절 노광 슬릿을 이용한 부분 투과부(P3)를 구비한다. 이러한 제2 마스크(220)를 이용한 포토리쏘그래피 공정에 의해 제2 마스크(220)의 투과부(P1)에 대응되는 포토레지스트는 제거되고, 차단부(P2)에 대응되는 포토레지스트 패턴(174a)는 노광되지 않으므로써 제1 높이(d1)를 갖도록 형성되고, 부분 투과부(P3)에 대응되는 포토레지스트패턴(173a)은 제2 높이(d2)를 갖도록 형성된다. 여기서, 박막 트랜지스터의 채널부에 대응되는 포토레지스트 패턴(173a)은 다른 데이터 패턴부 보다 낮은 높이(d2)를 갖게 된다.
도 13d를 참조하면, 포토레지스트 패턴을 이용한 습식식각공정으로 데이터 금속층이 패터닝됨으로써 데이터 패드, 과식각 방지 패턴, 데이터 라인(158), 소스 전극(160), 그 소스 전극(160)과 일체화된 드레인 전극(162)을 포함하는 데이터 패턴들이 형성된다. 이와 동시에 게이트 절연막(190)을 사이에 두고 게이트 패드(156)의 외곽부와 부분적으로 중첩되고 게이트 패드(156)중앙부와 중첩되지 않는 과식각 방지 패턴이 더 형성된다. 그 다음, 동일한 포토레지스트 패턴을 이용한 건식식각공정으로 n+비정질 실리콘층과 비정질 실리콘층이 동시에 패터닝됨으로써 오믹접촉층(194)과 활성층(192)이 형성된다. 이어서, 채널부에서 상대적으로 낮은 높이(d2)를 갖는 포토레지스트 패턴(173a)이 애싱(Ashing) 공정으로 제거된다.
그리고, 도 13e에 도시된 바와 같이, 채널부의 데이터 패턴 및 오믹접촉층(194)이 건식 식각 공정으로 식각되어 채널부의 활성층(192)이 노출되어 소스 전극(160)과 드레인 전극(162)이 분리된다. 이어서, 스트립 공정으로 데이터 패턴부 위에 남아 있는 포토레지스트 패턴(174b)이 제거된다.
도 13f 및 도 13g를 참조하면, 제 3 마스크 공정으로 투명전극 패턴(172,176)이 형성되고, 그 위에 보호막(170)이 전면 증착된다.
구체적으로, 도 13f에 도시된 바와 같이, 데이터 패턴들이 형성된 게이트 절연막(190)상에 스퍼터링 등의 증착방법으로 투명전극 물질(176a)이 전면 증착되고, 이 투명물질(176a)상에 포토레지스트가 전면 도포된다. 이어서 투과부(P1)와 차단부(P2)를 가지는 제3 마스크(230)가 정렬된다. 이 제3 마스크(230)의 투과부(P1)를 통하여 자외선에 노광되는 포토레지스트는 제거되고 차단부(P2)에 의해 노광되지 않는 포토레지스트 패턴(183)이 남게 된다.
이러한 포토레지스터 패턴(183)을 마스크로 이용한 식각공정으로 투명전극 물질(176a)이 패텅닝됨으로써 도 13g에 도시된 바와 같이 화소전극(172) 및 데이터 보호전극(176)을 포함하는 투명전극 패턴이 형성된다. 화소 전극(172)은 드레인 전극(162)과 전기적으로 접속되며, 데이터 보호전극(176)은 데이터 패드(164)보다 넓은 폭으로 형성된다. 투명 전극 물질(176a)로는 인듐주석산화물(Indium Tin Oxide : ITO)이나 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO)이 이용된다.
그 다음, 투명전극 패턴이 형성된 하부기판상에 보호막(170)이 전면 도포된다. 보호막(170)으로는 SiNx, SiOx와 같은 무기 절연물질이나 유전상수가 작은 아크릴(acryl)계 유기화합물, BCB 또는 PFCB 등과 같은 유기 절연물질을 이용된다.
그리고, 박막 트랜지스터 어레이 기판에서 게이트 패드부(182)와 데이터 패 드부(184)가 위치하는 패드영역을 제외한 유효 화면 영역의 보호막(170)상에 하부 배향막(도시하지 않음)이 전면 도포된다.
이렇게 3 마스크로 형성된 박막 트랜지스터 어레이 기판을 도 14a에 도시된 바와 같이 실재를 통해 컬러필터 어레이 기판과 합착하여 게이트 패드부(182)와 데이터 패드부(184)를 포함하는 패드영역이 노출되게 한다.
그리고, 도 14b에 도시된 바와 같이 컬러필터 기판을 마스크로 이용한 패드오픈 공정으로 패드영역의 보호막과 과식각 방지 패턴이 모두 제거되고 게이트 패드와 중첩되고 게이터 절연막에 게이트 홀(240)이 형성된다. 이에 따라,게이트 패드(156)와 데이터 패드 보호전극(176)이 노출된다. 구체적으로, 패드 오픈 공정으로 보호막(170)이 제거됨으로써 데이터 패드 보호전극(176)과 그 주변의 게이트 절연막(190)이 노출된다. 그리고, 게이트 패드부(182)에서도 보호막(170) 및 과식각 방지 패턴이 모두 제거 되고, 게이트 절연막에는 게이트 홀이 형성되어 게이트 패드(156)를 노출시키게 된다.
게이트 절연막(190)을 사이에 두고 게이트 외곽부와 중첩되는 과식각 방지 패턴에 의해 게이트 패드(156) 외곽부 위에 적층된 과식각 방지 패턴과, 보호막(170)의 높이가 게이트 패드(156) 중앙부위에 적층된 게이트 절연막 및 보호막의 높이 보다 크게 된다. 예를 들어, 게이트 절연막 및 보호막의 높이가 4000~6000Å이면, 과식각 방지 패턴 및 보호막(170)의 높이는 7000~9000Å이다.
이에 따라, 패드 오픈 공정으로 게이트 패드(156) 외곽부에서는 보호막 및 과식각 방지 패턴만 제거 되고 게이트 절연막이 남아 있게 된다.
따라서, 게이트 패드부(182)에서는 그 외곽부에 남아있는 게이트 절연막(190)에 의해, 데이터 패드부(184)에서는 데이터 패드 보호전극(176)에 의해 들뜸현상을 방지할 수 있다.
상술한 바와 같이, 본 발명에 따른 액정표시패널 및 그 제조방법은 3 마스크 공정으로 박막 트랜지스터 어레이 기판을 제작한 후 컬러필터 어레이 기판과 합착하여 패드영역을 오픈 시킴으로써 기판 구조 및 제조 공정을 단순화시킴으로써 제조 단가를 더욱 절감할 수 있다.
특히, 게이트 패드의 외곽부와 중첩되는 과식각 방지 패턴과 , 데이터 패드와 종첩되는 데이터 패드 보호전극에 의해 패드 오픈 공정시 들뜸현상을 방지할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (10)

  1. 게이트 라인과 데이터 라인의 교차부에 형성된 박막 트랜지스터와, 상기 박막 트랜지스터와 접속되는 화소전극을 포함하는 유효 화면 영역과, 상기 게이트 라인과 접속된 게이트 패드부와, 상기 데이터 라인과 접속된 데이터 패드부를 포함하는 패드영역을 갖는 박막 트랜지스터 어레이 기판과;
    상기 박막 트랜지스터 어레이 기판과 상기 패드 영역이 노출되도록 합착된 컬러필터 어레이 기판을 구비하고;
    상기 게이트 패드부는 상기 게이트 라인과 접속되며 중앙부가 노출된 게이트 패드 및 상기 게이트 패드의 중앙부를 제외한 외곽부에 형성되며 상기 게이트 패드의 중앙부를 노출시키는 게이트 홀을 포함하는 게이트 절연막을 포함하며;
    상기 데이터 패드부는 상기 데이터 라인과 접속된 데이터 패드와, 상기 데이터 패드를 보호하며 상기 화소전극과 동일한 물질로 형성된 데이터 패드 보호전극을 구비하며,
    상기 박막트랜지스터 어레이 기판은 상기 게이트 라인과, 그 게이트 라인과 접속된 상기 박막 트랜지스터의 게이트 전극과 상기 게이트 패드를 포함하는 게이트 패턴과, 상기 박막 트랜지스터의 소스전극 및 드레인 전극, 상기 소스전극과 접속된 데이터 라인, 상기 데이터 패드를 포함하는 데이터 패턴과, 상기 게이트 패턴과 데이터 패턴을 절연하며 상기 게이트 홀이 형성된 게이트 절연막과, 상기 데이터 패턴의 그 하부에 그 데이터 패턴을 따라 형성되고 상기 소스전극과 드레인 전극 사이의 채널부를 포함하는 반도체 패턴과, 상기 화소전극과 데이터 패드 보호전극을 포함하는 투명전극패턴과, 상기 유효 화면 영역에 형성되고 상기 패드영역에서 제거된 보호막을 구비하는 것을 특징으로 하는 액정표시패널.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 게이트 라인과 데이터 라인의 교차부에 형성된 박막 트랜지스터와, 상기 박막 트랜지스터와 접속되는 화소전극을 포함하는 유효 화면 영역과, 상기 게이트 라인과 접속된 게이트 패드와, 그 게이트 패드의 외곽부와 게이트 절연막을 사이에 두고 중첩된 과식각 방지 패턴을 포함하는 게이트 패드부와, 상기 데이터 라인과 접속된 데이터 패드와, 그 위에 형성되며 상기 화소전극과 동일 물질로 형성된 데이터 패드 보호전극을 포함하는 데이터 패드부를 포함하는 패드영역으로 구성되고 상기 유효 화면 영역과 패드 영역에 전면 도포된 보호막을 갖는 박막 트랜지스터 어레이 기판과, 상기 박막 트랜지스터 어레이 기판과 대향된 컬러필터 어레이 기판을 제공하는 단계와;
    상기 박막 트랜지스터 어레이 기판과 상기 컬러필터 어레이 기판을 상기 패드 영역이 노출되도록 합착하는 단계와;
    상기 박막 트랜지스터 어레이 기판과 컬러필터 어레이 기판을 합착하는 과정에서 상기 컬러필터 어레이 기판을 마스크로 이용하여 상기 게이트 패드의 중앙부가 노출되고, 상기 데이터 패드 보호전극이 노출되도록 상기 보호막 및 과식각 방지 패턴을 식각하고 상기 게이트 패드의 중앙부에 대응되게 상기 게이트 절연막에 게이트 홀을 형성하는 단계를 포함하고,
    상기 박막 트랜지스터 어레이 기판을 형성하는 단계는 제 1 마스크 공정을 이용하여 기판상에 상기 박막 트랜지스터의 게이트 전극, 그 게이트 전극과 접속되는 게이트 라인, 상기 게이트 패드를 포함하는 게이트 패턴을 형성하는 단계와, 상기 게이트 패턴을 덮도록 게이트 절연막을 형성하는 단계와, 제 2 마스크 공정을 이용하여 상기 데이터 라인과, 그 데이터 라인과 접속된 상기 박막 트랜지스터의 소스전극과, 드레인 전극과, 상기 데이터 패드를 포함하는 데이터 패턴과, 그 데이터 패턴의 하부에 그 데이터 패턴을 따라 형성되고 상기 소스전극 및 드레인 전극사이에 채널부를 포함하는 반도체 패턴과, 상기 게이트 패드 외곽부의 게이트 절연막과 중첩되는 과식각 방지 패턴을 형성하는 단계와, 제 3 마스크 공정을 이용하여 상기 화소전극 및 상기 데이터 패드 보호전극을 포함하는 투명전극 패턴을 형성하는 단계와, 상기 투명전극 패턴위에 보호막을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
KR1020020084910A 2002-07-23 2002-12-27 액정표시패널 및 그 제조방법 KR100900403B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020020084910A KR100900403B1 (ko) 2002-12-27 2002-12-27 액정표시패널 및 그 제조방법
US10/422,724 US6897099B2 (en) 2002-07-23 2003-04-25 Method for fabricating liquid crystal display panel
CNB031410111A CN1277150C (zh) 2002-07-23 2003-05-23 液晶显示板的制造方法
US11/099,587 US7527989B2 (en) 2002-07-23 2005-04-06 Method for fabricating liquid crystal display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020084910A KR100900403B1 (ko) 2002-12-27 2002-12-27 액정표시패널 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20040058584A KR20040058584A (ko) 2004-07-05
KR100900403B1 true KR100900403B1 (ko) 2009-06-02

Family

ID=37350669

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020084910A KR100900403B1 (ko) 2002-07-23 2002-12-27 액정표시패널 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100900403B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100667137B1 (ko) * 2004-12-31 2007-01-12 엘지.필립스 엘시디 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101107267B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법과, 그를 이용한액정 패널 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000033515A (ko) * 1998-11-24 2000-06-15 구본준 횡전계방식 액정표시소자의 제조방법
KR20000039313A (ko) * 1998-12-12 2000-07-05 구본준 액정표시장치 및 그 제조방법
KR20020006612A (ko) * 2001-09-26 2002-01-23 윤종용 수직 배향 액정 표시 장치 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000033515A (ko) * 1998-11-24 2000-06-15 구본준 횡전계방식 액정표시소자의 제조방법
KR20000039313A (ko) * 1998-12-12 2000-07-05 구본준 액정표시장치 및 그 제조방법
KR20020006612A (ko) * 2001-09-26 2002-01-23 윤종용 수직 배향 액정 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR20040058584A (ko) 2004-07-05

Similar Documents

Publication Publication Date Title
KR100476366B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100499371B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP4142672B2 (ja) 液晶表示装置及びその製造方法
KR101086477B1 (ko) 표시 소자용 박막 트랜지스터 기판 제조 방법
KR101086478B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR100904270B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101121620B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101085136B1 (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR100818887B1 (ko) 액정 표시장치 및 그 제조 방법
KR100556701B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101002347B1 (ko) 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR101186019B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
KR101107269B1 (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법
KR101107265B1 (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법
KR101107267B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법과, 그를 이용한액정 패널 및 그 제조 방법
KR100968341B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100900403B1 (ko) 액정표시패널 및 그 제조방법
KR100531486B1 (ko) 박막트랜지스터 어레이 기판의 제조방법용 마스크
KR20040061195A (ko) 액정표시패널 및 그 제조방법
KR20080054629A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR100558718B1 (ko) 액정표시패널 및 그 제조 방법
KR20050068843A (ko) 칼라 필터를 갖는 박막 트랜지스터 기판 및 그 제조 방법
KR20080054783A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR100682362B1 (ko) 액정 표시 패널 및 제조 방법
KR20050036047A (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 11