JP2587754B2 - マトリックスアレー基板 - Google Patents
マトリックスアレー基板Info
- Publication number
- JP2587754B2 JP2587754B2 JP17034192A JP17034192A JP2587754B2 JP 2587754 B2 JP2587754 B2 JP 2587754B2 JP 17034192 A JP17034192 A JP 17034192A JP 17034192 A JP17034192 A JP 17034192A JP 2587754 B2 JP2587754 B2 JP 2587754B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- matrix array
- source
- substrate
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000011159 matrix material Substances 0.000 title claims description 27
- 239000000758 substrate Substances 0.000 title claims description 20
- 230000005611 electricity Effects 0.000 description 10
- 230000003068 static effect Effects 0.000 description 10
- 239000010408 film Substances 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000006378 damage Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 210000004027 cell Anatomy 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明はマトリックスアレーの構
成方法に関するものであり、さらには静電気耐量を高く
したマトリックスアレーの構成方法に関するものであ
る。
成方法に関するものであり、さらには静電気耐量を高く
したマトリックスアレーの構成方法に関するものであ
る。
【０００２】
【従来の技術】電子装置の年毎の小型化に対し、周辺装
置としての表示装置も、軽量小型化が進み、さらには、
ＣＲＴに代わって平面型の表示パネルも各種研究され、
市場にも出回っている。この様な平面型の表示パネルの
構成方法は、特に大容量のパネルではスイッチング素子
を用いたマトリックスアレータイプが大部分を占めてお
り、その代表的なアレーの構成例を示したものが図１ａ
及びｂである。
置としての表示装置も、軽量小型化が進み、さらには、
ＣＲＴに代わって平面型の表示パネルも各種研究され、
市場にも出回っている。この様な平面型の表示パネルの
構成方法は、特に大容量のパネルではスイッチング素子
を用いたマトリックスアレータイプが大部分を占めてお
り、その代表的なアレーの構成例を示したものが図１ａ
及びｂである。
【０００３】これはアクティブマトリックスアレー液晶
表示装置を例にとったものであり、図１ａにおいて、複
数本のソース線３とこれに直交する複数本のゲート線
４、及びこれらのソース線とゲート線の交点に接続され
た非線形素子２より構成されている。これを一方のガラ
ス基板上に形成し、この基板と全面に共通電極を形成し
た基板との間に液晶を介在させて液晶表示パネルを作
る。図１ｂは図１ａの非線形素子２の具体例を示したも
のであり、非線形素子としてＭＯＳ型トランジスター５
を用いたものである。トランジスターのソース電極はソ
ース線３と、ゲート電極はゲート線４と接続されてい
る。さらにドレインは電荷蓄積用コンデンサ６と液晶表
示セル７とに接続されている。
表示装置を例にとったものであり、図１ａにおいて、複
数本のソース線３とこれに直交する複数本のゲート線
４、及びこれらのソース線とゲート線の交点に接続され
た非線形素子２より構成されている。これを一方のガラ
ス基板上に形成し、この基板と全面に共通電極を形成し
た基板との間に液晶を介在させて液晶表示パネルを作
る。図１ｂは図１ａの非線形素子２の具体例を示したも
のであり、非線形素子としてＭＯＳ型トランジスター５
を用いたものである。トランジスターのソース電極はソ
ース線３と、ゲート電極はゲート線４と接続されてい
る。さらにドレインは電荷蓄積用コンデンサ６と液晶表
示セル７とに接続されている。
【０００４】ところでＭＯＳ型のトランジスターは静電
気に弱く、しかもゲート絶縁膜が静電気により破壊され
易い。マトリックスアレーのソース線及びゲート線に静
電気が入ると、直接ゲート絶縁膜に静電気の電圧が加わ
るのでアレーのどの位置のトランジスターも静電気が加
わると破壊され易い。さらにアレーを形成する基板はガ
ラスすなわち絶縁体であって、しかも図１ａからもわか
るようにソース線及びゲート線ともにマトリックスアレ
ー領域の外側まで電気接続の為に延在させてある。よっ
て静電気に暴露された場合、電荷は導電性のソース又は
ゲート線に集中してしまいこの点からも絶縁基板上のマ
トリックスアレーは静電気に弱い。
気に弱く、しかもゲート絶縁膜が静電気により破壊され
易い。マトリックスアレーのソース線及びゲート線に静
電気が入ると、直接ゲート絶縁膜に静電気の電圧が加わ
るのでアレーのどの位置のトランジスターも静電気が加
わると破壊され易い。さらにアレーを形成する基板はガ
ラスすなわち絶縁体であって、しかも図１ａからもわか
るようにソース線及びゲート線ともにマトリックスアレ
ー領域の外側まで電気接続の為に延在させてある。よっ
て静電気に暴露された場合、電荷は導電性のソース又は
ゲート線に集中してしまいこの点からも絶縁基板上のマ
トリックスアレーは静電気に弱い。
【０００５】さらに絶縁基板であることから基板上に蓄
積した電荷は逃げ難く、人体等の導電体が基板のソース
線、ゲート線に接触した場合瞬時に電荷が逃げこの場合
も破壊につながる。従って基板の取扱いに当たっては、
静電気の発生には十分注意すると共に基板上に蓄積した
電荷は空気中へ自然放電する様な雰囲気を常に保たなけ
ればならない。
積した電荷は逃げ難く、人体等の導電体が基板のソース
線、ゲート線に接触した場合瞬時に電荷が逃げこの場合
も破壊につながる。従って基板の取扱いに当たっては、
静電気の発生には十分注意すると共に基板上に蓄積した
電荷は空気中へ自然放電する様な雰囲気を常に保たなけ
ればならない。
【０００６】以上の様に絶縁体であるガラス基板上に非
線形素子を用いたアクティブマトリックスアレーを構成
した場合、非常に静電気に弱く又取扱いもやっかいであ
って、量産上歩留の変動、低下等大きな問題が生ずる。
線形素子を用いたアクティブマトリックスアレーを構成
した場合、非常に静電気に弱く又取扱いもやっかいであ
って、量産上歩留の変動、低下等大きな問題が生ずる。
【０００７】
【発明が解決しようとする課題】本発明は以上の様な欠
点に鑑みてなされたものであり、その目的は静電気耐量
を高めたマトリックスアレーを提供することにある。
点に鑑みてなされたものであり、その目的は静電気耐量
を高めたマトリックスアレーを提供することにある。
【０００８】
【課題を解決するために手段】以上のような課題を解決
するため、本発明は複数のゲート線と、該ゲート線と交
差する複数のソース線と、該ゲート線と該ソース線に接
続された非線形素子からなるマトリックス領域を有する
マトリックスアレー基板において、該マトリックス領域
外に延在された該複数のゲート線又は該複数のソース線
の少なくとも一方には、１キロオーム以上の抵抗が接続
されてなることを特徴とする。
するため、本発明は複数のゲート線と、該ゲート線と交
差する複数のソース線と、該ゲート線と該ソース線に接
続された非線形素子からなるマトリックス領域を有する
マトリックスアレー基板において、該マトリックス領域
外に延在された該複数のゲート線又は該複数のソース線
の少なくとも一方には、１キロオーム以上の抵抗が接続
されてなることを特徴とする。
【０００９】
【実施例】以下図面により本発明を詳細に説明する。図
２はＭＯＳ型トランジスターの断面の例を示したもので
ある。ガラス８の表面に半導体物質の多結晶シリコン９
を形成しパターニングする。次にゲート絶縁膜１０を少
なくとも多結晶シリコン９をおおって形成し、その上へ
トランジスターのゲート材料１１を構成する。このゲー
ト材料１１はさらに左右に延在せしめてゲート線４とす
る。次にゲート電極１０におおわれていないゲート絶縁
膜を除去し多結晶シリコン９が露出した領域にボロン又
はリンを拡散しトランジスターのソース９−１、ドレイ
ン９−２とする。次に絶縁膜１２を全面に形成し、ソー
スとドレイン領域上の絶縁膜１２をエッチング除去し図
面のごとくコンタクトホールを開ける。最後にアルミニ
ューム１３を形成しパターニングするとＭＯＳ型トラン
ジスターの製造が完了する。
２はＭＯＳ型トランジスターの断面の例を示したもので
ある。ガラス８の表面に半導体物質の多結晶シリコン９
を形成しパターニングする。次にゲート絶縁膜１０を少
なくとも多結晶シリコン９をおおって形成し、その上へ
トランジスターのゲート材料１１を構成する。このゲー
ト材料１１はさらに左右に延在せしめてゲート線４とす
る。次にゲート電極１０におおわれていないゲート絶縁
膜を除去し多結晶シリコン９が露出した領域にボロン又
はリンを拡散しトランジスターのソース９−１、ドレイ
ン９−２とする。次に絶縁膜１２を全面に形成し、ソー
スとドレイン領域上の絶縁膜１２をエッチング除去し図
面のごとくコンタクトホールを開ける。最後にアルミニ
ューム１３を形成しパターニングするとＭＯＳ型トラン
ジスターの製造が完了する。
【００１０】トランジスターのソースに接続したアルミ
ニュームは紙面に垂直方向に延在させてソース線３とす
る。またトランジスターのドレインに接続されたアルミ
ニューム配線１３は、図１ｂに示された様にコンデンサ
ー６と液晶セル７とに接続されている。図２の例のＭＯ
Ｓ型トランジスターをマトリックスアレー状に配置しさ
らにソース線、ゲート線のマトリックス領域外部に抵抗
を配置した１例が図３である。
ニュームは紙面に垂直方向に延在させてソース線３とす
る。またトランジスターのドレインに接続されたアルミ
ニューム配線１３は、図１ｂに示された様にコンデンサ
ー６と液晶セル７とに接続されている。図２の例のＭＯ
Ｓ型トランジスターをマトリックスアレー状に配置しさ
らにソース線、ゲート線のマトリックス領域外部に抵抗
を配置した１例が図３である。
【００１１】ソース線は３、ゲート線は４、ＭＯＳ型ト
ランジスターが２であり、ソース線３の外部へ抵抗器１
５を接続し、ゲート線４の外部へ抵抗器１４を接続す
る。
ランジスターが２であり、ソース線３の外部へ抵抗器１
５を接続し、ゲート線４の外部へ抵抗器１４を接続す
る。
【００１２】ソース線にアルミニュームを用いた場合の
線抵抗は、アルミニューム薄膜の比抵抗は約５×１０-6
Ω・ｍであるので、薄膜を１ミクロンメートルとすると
シート抵抗は５×１０-2Ω／口である。表示パネルの大
きさを５センチメートル平方、ソースのアルミニューム
線幅を１０ミクロンメートルとすれば、２５０オームと
なる。
線抵抗は、アルミニューム薄膜の比抵抗は約５×１０-6
Ω・ｍであるので、薄膜を１ミクロンメートルとすると
シート抵抗は５×１０-2Ω／口である。表示パネルの大
きさを５センチメートル平方、ソースのアルミニューム
線幅を１０ミクロンメートルとすれば、２５０オームと
なる。
【００１３】このソース線に抵抗を接続する方法を図４
に示す。図２のゲート１１を形成するのと同時に図４の
１５の位置に抵抗器を作り込む。１１のゲート材料が多
結晶シリコンの場合１０００度のプレデポジションでボ
ロン又はリンを拡散したとするとシート抵抗（膜厚は３
０００オングストロームとする）は５０〜１００Ω／口
となる。従って幅１０ミクロンメートル長さ２００ミク
ロンで１キロオーム以上の抵抗ができる。
に示す。図２のゲート１１を形成するのと同時に図４の
１５の位置に抵抗器を作り込む。１１のゲート材料が多
結晶シリコンの場合１０００度のプレデポジションでボ
ロン又はリンを拡散したとするとシート抵抗（膜厚は３
０００オングストロームとする）は５０〜１００Ω／口
となる。従って幅１０ミクロンメートル長さ２００ミク
ロンで１キロオーム以上の抵抗ができる。
【００１４】ここで本発明者が行った実験結果より静電
気保護抵抗器の効果について述べる。実験は１００ピコ
ファラッドのコンデンサーに各種電圧で電荷を蓄積しこ
れを各ソース線に放電させこれにより破壊したトランジ
スターの数を数えた。図５がその結果であり、横軸へ１
００ピコファラッドのコンデンサーへ充電した電圧であ
り、縦軸はトランジスターの破壊数である。
気保護抵抗器の効果について述べる。実験は１００ピコ
ファラッドのコンデンサーに各種電圧で電荷を蓄積しこ
れを各ソース線に放電させこれにより破壊したトランジ
スターの数を数えた。図５がその結果であり、横軸へ１
００ピコファラッドのコンデンサーへ充電した電圧であ
り、縦軸はトランジスターの破壊数である。
【００１５】まず抵抗器をいれない場合は３００ボルト
で破壊が生じ、充電電圧を高めると急速に破壊されるト
ランジスターの数も増加する。これに対し、抵抗を５キ
ロオーム挿入した場合破壊の生ずる電圧は約２倍に増大
し又、破壊開始電圧より電圧を増加した場合の破壊数の
増加速度も減少する。このグラフより外部挿入抵抗の抵
抗値が１キロオーム近辺よりその効果が現れ始め、抵抗
値を増加させればさせる程破壊耐量が増加する。これは
抵抗により受けた静電気がマトリックス領域に達する時
間が遅れ、さらにはトランジスターに印加される電圧の
上昇速度が遅くなった為であると考えられる。ちなみに
保護抵抗を付けずに１０秒程度の時間で線へ印加電圧を
０ボルトから８０ボルトまで高めても全く破壊が生じな
いということからも破壊は電圧の絶対値によるのではな
く、静電気のトランジスターに加わる電圧の上昇速度が
重要であることがわかる。このような保護抵抗はソース
線のみならずゲート線に接続してもその効果は同じであ
り、図４における抵抗器はＭＯＳトランジスターのゲー
ト材料で構成するのみならず、図２における多結晶シリ
コン９の層を用いても製造可能であり又効果になんら変
わることはない。
で破壊が生じ、充電電圧を高めると急速に破壊されるト
ランジスターの数も増加する。これに対し、抵抗を５キ
ロオーム挿入した場合破壊の生ずる電圧は約２倍に増大
し又、破壊開始電圧より電圧を増加した場合の破壊数の
増加速度も減少する。このグラフより外部挿入抵抗の抵
抗値が１キロオーム近辺よりその効果が現れ始め、抵抗
値を増加させればさせる程破壊耐量が増加する。これは
抵抗により受けた静電気がマトリックス領域に達する時
間が遅れ、さらにはトランジスターに印加される電圧の
上昇速度が遅くなった為であると考えられる。ちなみに
保護抵抗を付けずに１０秒程度の時間で線へ印加電圧を
０ボルトから８０ボルトまで高めても全く破壊が生じな
いということからも破壊は電圧の絶対値によるのではな
く、静電気のトランジスターに加わる電圧の上昇速度が
重要であることがわかる。このような保護抵抗はソース
線のみならずゲート線に接続してもその効果は同じであ
り、図４における抵抗器はＭＯＳトランジスターのゲー
ト材料で構成するのみならず、図２における多結晶シリ
コン９の層を用いても製造可能であり又効果になんら変
わることはない。
【００１６】さらに本発明の応用は上記説明の様な液晶
表示パネルのみならず他の表示パネルにも応用可能であ
るが、その効果は絶縁基板上マトリックスアレーを構成
したものが最も有効である。適用可能なマトリックスア
レーは、同一基板上にソース線とゲート線がある場合の
みならず一方の基板にソース線、他の基板にゲート線を
構成したマトリックスアレーであっても有効であるがそ
の場合は非線形素子の接続されている線に静電保護を施
さなければならない。
表示パネルのみならず他の表示パネルにも応用可能であ
るが、その効果は絶縁基板上マトリックスアレーを構成
したものが最も有効である。適用可能なマトリックスア
レーは、同一基板上にソース線とゲート線がある場合の
みならず一方の基板にソース線、他の基板にゲート線を
構成したマトリックスアレーであっても有効であるがそ
の場合は非線形素子の接続されている線に静電保護を施
さなければならない。
【００１７】
【発明の効果】以上の如く、複数のゲート線と該ゲート
線と交差する複数のソース線を備え、該ゲート線と該ソ
ース線に接続された非線型素子を形成してなるマトリッ
クスアレーきばんにおいて、該複数のゲート線または該
複数のソース線の少なくとも一方には、該ゲート線また
は該ソース線の信号入力側のマトリックスアレー領域外
に、１キロオーム以上の抵抗を接続することにより、静
電耐量が大幅に向上し、静電気による非線型素子の破壊
が非常に少なくなり、信頼性の高い液晶表示装置の提供
が可能となる。
線と交差する複数のソース線を備え、該ゲート線と該ソ
ース線に接続された非線型素子を形成してなるマトリッ
クスアレーきばんにおいて、該複数のゲート線または該
複数のソース線の少なくとも一方には、該ゲート線また
は該ソース線の信号入力側のマトリックスアレー領域外
に、１キロオーム以上の抵抗を接続することにより、静
電耐量が大幅に向上し、静電気による非線型素子の破壊
が非常に少なくなり、信頼性の高い液晶表示装置の提供
が可能となる。
【図１】 マトリックスアレーの従来における構成例を
示す図。
示す図。
【図２】 ＭＯＳ型トランジスターの構成例の断面図。
【図３】 本発明を実施した場合のマトリックスアレー
の構成例を示す図。
の構成例を示す図。
【図４】 本発明の保護抵抗の構成例の断面図。
【図５】 保護抵抗の効果を表す実験データ。
２ 非線形素子 ３ ソース線 ４ ゲート線 ５ ＭＯＳ型トランジスター ６ コンデンサ ７ 液晶表示セル ８ ガラス ９ 多結晶シリコン １０ ゲート電極 １１ ゲート材料 １２ 絶縁膜 １３ アルミニューム １４、１５ 抵抗器
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/10 ３０１ Ｈ０１Ｌ 29/78 ６１４ 27/12 ６１２Ｃ 27/04 Ｈ (72)発明者 真野 敏彦 長野県諏訪市大和３丁目３番５号株式会 社諏訪精工舎内 (56)参考文献 特公 平３−54475（ＪＰ，Ｂ２)
Claims (1)
- 【請求項１】複数のゲート線と、該ゲート線と交差する
複数のソース線と、該ゲート線と該ソース線に接続され
た非線形素子からなるマトリックス領域を有するマトリ
ックスアレー基板において、該マトリックス領域外に延
在された該複数のゲート線又は該複数のソース線の少な
くとも一方には、１キロオーム以上の抵抗が接続されて
なることを特徴とするマトリックスアレー基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17034192A JP2587754B2 (ja) | 1992-06-29 | 1992-06-29 | マトリックスアレー基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17034192A JP2587754B2 (ja) | 1992-06-29 | 1992-06-29 | マトリックスアレー基板 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57118254A Division JPS599959A (ja) | 1982-07-07 | 1982-07-07 | マトリツクスアレ−基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05198806A JPH05198806A (ja) | 1993-08-06 |
| JP2587754B2 true JP2587754B2 (ja) | 1997-03-05 |
Family
ID=15903136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17034192A Expired - Lifetime JP2587754B2 (ja) | 1992-06-29 | 1992-06-29 | マトリックスアレー基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2587754B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3794802B2 (ja) * | 1997-10-28 | 2006-07-12 | 株式会社半導体エネルギー研究所 | 表示パネル駆動回路および表示パネル |
| TW457690B (en) | 1999-08-31 | 2001-10-01 | Fujitsu Ltd | Liquid crystal display |
| JP5127234B2 (ja) * | 2007-01-10 | 2013-01-23 | 株式会社ジャパンディスプレイウェスト | 半導体装置、電気光学装置並びに電子機器 |
| JP2008300755A (ja) * | 2007-06-04 | 2008-12-11 | Ips Alpha Technology Ltd | 表示装置 |
| EP2202802B1 (en) | 2008-12-24 | 2012-09-26 | Semiconductor Energy Laboratory Co., Ltd. | Driver circuit and semiconductor device |
| KR101681884B1 (ko) | 2009-03-27 | 2016-12-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치, 표시장치 및 전자기기 |
| US8981374B2 (en) | 2013-01-30 | 2015-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP6475424B2 (ja) | 2013-06-05 | 2019-02-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56153588A (en) * | 1980-04-25 | 1981-11-27 | Toshiba Corp | Storage device |
| JPH0354475A (ja) * | 1989-07-24 | 1991-03-08 | Tamagawa Seiki Co Ltd | ガスレートセンサ |
-
1992
- 1992-06-29 JP JP17034192A patent/JP2587754B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05198806A (ja) | 1993-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2764139B2 (ja) | アクティブマトリックス液晶表示素子 | |
| EP0851500B1 (en) | Radiation imager and protective apparatus therefore | |
| JP3290772B2 (ja) | 表示装置 | |
| US6927420B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| JPS63133124A (ja) | トランスジューサ・アレー用の放電保護回路網 | |
| EP0369828A2 (en) | Active matrix liquid crystal display panel with an electrostatic protection circuit | |
| JP3357699B2 (ja) | 液晶表示装置 | |
| CN1196547A (zh) | 具有去静电元件的显示设备 | |
| JPH081502B2 (ja) | 液晶表示装置 | |
| JP2587754B2 (ja) | マトリックスアレー基板 | |
| JP2001352069A (ja) | 静電保護回路 | |
| TW435043B (en) | Liquid crystal display with static discharge circuit | |
| JPH0567953B2 (ja) | ||
| TW463068B (en) | Liquid crystal display device | |
| US5534722A (en) | Insulator substrate for a light valve device having an electrostatic protection region | |
| JP3043869B2 (ja) | 液晶表示装置 | |
| JP3326673B2 (ja) | 液晶表示素子 | |
| EP0589519A2 (en) | Electronic device manufacture | |
| JP3078266B2 (ja) | 静電気対策を施した電極配線基板、これを用いた表示装置、及びアクテイブマトリクス型液晶表示装置の製造方法 | |
| JPH0354475B2 (ja) | ||
| JPH0556666B2 (ja) | ||
| KR100236612B1 (ko) | 액티브 매트릭스 액정표시 장치의 보조용량소자 제조 방법 | |
| JPH04100270A (ja) | 半導体装置 | |
| KR100218577B1 (ko) | 정전기방지 액정패널의 제조방법 | |
| JP3246150B2 (ja) | 薄膜トランジスタパネル |