JPH07140485A - 半導体装置およびその作製方法 - Google Patents
半導体装置およびその作製方法Info
- Publication number
- JPH07140485A JPH07140485A JP19684593A JP19684593A JPH07140485A JP H07140485 A JPH07140485 A JP H07140485A JP 19684593 A JP19684593 A JP 19684593A JP 19684593 A JP19684593 A JP 19684593A JP H07140485 A JPH07140485 A JP H07140485A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- aluminum
- forming
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 239000010410 layer Substances 0.000 claims abstract description 49
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 39
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 38
- 239000003990 capacitor Substances 0.000 claims abstract description 34
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 26
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000010408 film Substances 0.000 claims description 74
- 238000000034 method Methods 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 11
- 239000004973 liquid crystal related substance Substances 0.000 claims description 7
- 238000005520 cutting process Methods 0.000 claims description 5
- 239000011159 matrix material Substances 0.000 claims description 5
- 239000010409 thin film Substances 0.000 claims description 3
- 239000011229 interlayer Substances 0.000 abstract description 14
- 230000003647 oxidation Effects 0.000 abstract description 14
- 238000007254 oxidation reaction Methods 0.000 abstract description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 11
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- 239000012212 insulator Substances 0.000 abstract description 7
- 150000002500 ions Chemical class 0.000 abstract description 6
- 239000011521 glass Substances 0.000 abstract description 4
- 238000002513 implantation Methods 0.000 abstract 1
- 238000010438 heat treatment Methods 0.000 description 11
- 238000005468 ion implantation Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000007743 anodising Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 208000006558 Dental Calculus Diseases 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000010407 anodic oxide Substances 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- KGBXLFKZBHKPEV-UHFFFAOYSA-N boric acid Chemical compound OB(O)O KGBXLFKZBHKPEV-UHFFFAOYSA-N 0.000 description 1
- 239000004327 boric acid Substances 0.000 description 1
- KRVSOGSZCMJSLX-UHFFFAOYSA-L chromic acid Substances O[Cr](O)(=O)=O KRVSOGSZCMJSLX-UHFFFAOYSA-L 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- AWJWCTOOIBYHON-UHFFFAOYSA-N furo[3,4-b]pyrazine-5,7-dione Chemical compound C1=CN=C2C(=O)OC(=O)C2=N1 AWJWCTOOIBYHON-UHFFFAOYSA-N 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 アクティブマトリックス型の液晶表示装置の
画素電極において、ＴＦＴやキャパシタの信頼性を高め
る。 【構成】 その周囲に酸化物層１８、１９が形成された
ゲイト電極を覆って、窒化珪素膜２０を成膜する。こう
することで、このＴＦＴの他部において形成されるキャ
パシタを薄い酸化物層１８と窒化珪素膜で構成すること
ができ、信頼性の高い画素構成を実現できる。
画素電極において、ＴＦＴやキャパシタの信頼性を高め
る。 【構成】 その周囲に酸化物層１８、１９が形成された
ゲイト電極を覆って、窒化珪素膜２０を成膜する。こう
することで、このＴＦＴの他部において形成されるキャ
パシタを薄い酸化物層１８と窒化珪素膜で構成すること
ができ、信頼性の高い画素構成を実現できる。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜半導体を用いた絶
縁ゲイト型電界効果トランジスタ（以下ＴＦＴという）
の構成に関する。また、ＴＦＴをアクティブマトリック
ス型の液晶表示装置に利用した構成に関する。
縁ゲイト型電界効果トランジスタ（以下ＴＦＴという）
の構成に関する。また、ＴＦＴをアクティブマトリック
ス型の液晶表示装置に利用した構成に関する。
【０００２】
【従来の技術】従来より、ＴＦＴを用いて、液晶表示装
置の画素部分を駆動するアクティブメトリックス型の液
晶表示装置が知られている。通常、このアクティブマト
リックス型の液晶表示装置の画素部分は、ＴＦＴの一方
の出力が画素電極とキャパシタとに連結された構成を有
している。そこで、ＴＦＴとキャパシタとを効率良く形
成することが求められる。また、キャパシタは、画素の
開口率を高めるためになるべく小さな面積で形成される
ことが望まれる。
置の画素部分を駆動するアクティブメトリックス型の液
晶表示装置が知られている。通常、このアクティブマト
リックス型の液晶表示装置の画素部分は、ＴＦＴの一方
の出力が画素電極とキャパシタとに連結された構成を有
している。そこで、ＴＦＴとキャパシタとを効率良く形
成することが求められる。また、キャパシタは、画素の
開口率を高めるためになるべく小さな面積で形成される
ことが望まれる。
【０００３】一方、ＴＦＴの構造として、ゲイト電極に
アルミを主成分とするものを用い、その周囲を陽極酸化
して酸化物層を形成する構成が知られている。この構成
は、アルミゲイトの上面、及び側面に酸化物層を形成
し、その上面部分を絶縁層として用い、その周囲をオフ
セットゲイト領域の形成のために用いるものである。こ
のオフセットゲイトの形成は、イオン注入法によるソー
ス／ドレイン領域の形成の際に、このゲイト電極周囲の
酸化物層の厚さだけオフセットゲイト領域が形成でき、
オフ電流の小さいＴＦＴを得るこのできる技術である。
アルミを主成分とするものを用い、その周囲を陽極酸化
して酸化物層を形成する構成が知られている。この構成
は、アルミゲイトの上面、及び側面に酸化物層を形成
し、その上面部分を絶縁層として用い、その周囲をオフ
セットゲイト領域の形成のために用いるものである。こ
のオフセットゲイトの形成は、イオン注入法によるソー
ス／ドレイン領域の形成の際に、このゲイト電極周囲の
酸化物層の厚さだけオフセットゲイト領域が形成でき、
オフ電流の小さいＴＦＴを得るこのできる技術である。
【０００４】また、この陽極酸化によって形成された酸
化物層をキャパシタを形成するための誘電体として利用
することができるが、アルミの酸化物のみを誘電体とし
たキャパシタは、耐圧や高周波特性に劣るという問題が
ある。この問題を解決する方法としては、前記アルミの
酸化物層上面に形成される層間絶縁膜をも誘電体とした
キャパシタを構成する方法が考えられるが、その場合、
層間絶縁膜を構成する材料の選択が問題となる。
化物層をキャパシタを形成するための誘電体として利用
することができるが、アルミの酸化物のみを誘電体とし
たキャパシタは、耐圧や高周波特性に劣るという問題が
ある。この問題を解決する方法としては、前記アルミの
酸化物層上面に形成される層間絶縁膜をも誘電体とした
キャパシタを構成する方法が考えられるが、その場合、
層間絶縁膜を構成する材料の選択が問題となる。
【０００５】また、層間絶縁膜の膜厚は５０００Å以上
必要とされるので、キャパシタの誘電体として利用した
場合、その容量が増大してしまい、開口率が増大してし
まうという問題がある。さらに、アクティブマトリック
ス型の液晶表示装置の画素部分に形成する場合には、そ
の最表面を平坦にする必要があるので、層間絶縁物とし
てポリイミド等の有機樹脂を利用することが望まれる。
しかし、有機樹脂をキャパシタの誘電体として利用する
ことは、信頼性や耐圧、さらには高周波特性の問題から
好ましいものではない。
必要とされるので、キャパシタの誘電体として利用した
場合、その容量が増大してしまい、開口率が増大してし
まうという問題がある。さらに、アクティブマトリック
ス型の液晶表示装置の画素部分に形成する場合には、そ
の最表面を平坦にする必要があるので、層間絶縁物とし
てポリイミド等の有機樹脂を利用することが望まれる。
しかし、有機樹脂をキャパシタの誘電体として利用する
ことは、信頼性や耐圧、さらには高周波特性の問題から
好ましいものではない。
【０００６】一方、陽極酸化工程の終了後に、アルミを
主成分とするゲイト配線の一部を切除する工程が必要と
なるが、この際にアルミ材料が露呈してしまう。これ
は、陽極酸化工程においては、各画素に設けられたＴＦ
Ｔのゲイト電極がすべて電気的に接続されているので、
最表面を構成する層間絶縁膜の形成に先立ち、各ゲイト
配線毎に分離することが必要だからである。
主成分とするゲイト配線の一部を切除する工程が必要と
なるが、この際にアルミ材料が露呈してしまう。これ
は、陽極酸化工程においては、各画素に設けられたＴＦ
Ｔのゲイト電極がすべて電気的に接続されているので、
最表面を構成する層間絶縁膜の形成に先立ち、各ゲイト
配線毎に分離することが必要だからである。
【０００７】またこの工程は、層間絶縁膜の形成の前に
必要であるが、層間絶縁物の形成の最には、３００度以
上の加熱工程が必要であり（特に有機樹脂を用いた場合
には、３００度以上のベーク工程が不可欠である）、こ
の最に、前述のアルミが露呈した部分にヒロックが発生
するという問題が生じる。このヒロックの発生は、配線
部の不良や断線を引き起こす原因となるので、避けなけ
ればならない。なお、陽極酸化によって酸化物層が形成
されている場合には、アルミ表面にヒロックが発生する
ことを抑制することができるので、４００度程度の加熱
工程までの加熱工程に耐えることができる。
必要であるが、層間絶縁物の形成の最には、３００度以
上の加熱工程が必要であり（特に有機樹脂を用いた場合
には、３００度以上のベーク工程が不可欠である）、こ
の最に、前述のアルミが露呈した部分にヒロックが発生
するという問題が生じる。このヒロックの発生は、配線
部の不良や断線を引き起こす原因となるので、避けなけ
ればならない。なお、陽極酸化によって酸化物層が形成
されている場合には、アルミ表面にヒロックが発生する
ことを抑制することができるので、４００度程度の加熱
工程までの加熱工程に耐えることができる。
【０００８】以上のように、開口率を大きくして、しか
も必要とする容量を有するキャパシタを形成することは
困難であった。また、ゲイト配線をゲイト電極の形成と
同時にアルミを主成分とする材料で構成する場合には、
ゲイト配線の形成に難があり、その一部にヒロックが発
生してしまうという問題があった。
も必要とする容量を有するキャパシタを形成することは
困難であった。また、ゲイト配線をゲイト電極の形成と
同時にアルミを主成分とする材料で構成する場合には、
ゲイト配線の形成に難があり、その一部にヒロックが発
生してしまうという問題があった。
【０００９】
【発明が解決しようとする課題】以上のような問題に鑑
み、本発明は、 ・開口率を確保したキャパシタの作製。 ・ゲイト配線端部におけるヒロック発生の問題の解決。 といったことを解決することを目的とする。
み、本発明は、 ・開口率を確保したキャパシタの作製。 ・ゲイト配線端部におけるヒロック発生の問題の解決。 といったことを解決することを目的とする。
【００１０】
【課題を解決するための手段】本発明の概略の構成を図
１を用いて説明する。図１（Ｃ）に示すように、アルミ
を主成分とするゲイト電極１７の周囲の酸化物層１８と
１１９を陽極酸化工程によって形成し、さらに窒化珪素
膜２０を形成する。勿論、これらの工程に間にソース／
ドレイン領域１０１、１０３への不純物イオンの注入や
活性化の工程が必要とされる。
１を用いて説明する。図１（Ｃ）に示すように、アルミ
を主成分とするゲイト電極１７の周囲の酸化物層１８と
１１９を陽極酸化工程によって形成し、さらに窒化珪素
膜２０を形成する。勿論、これらの工程に間にソース／
ドレイン領域１０１、１０３への不純物イオンの注入や
活性化の工程が必要とされる。
【００１１】この窒化珪素膜２０は、ソース／ドレイン
領域１０１、１０３へのレーザー光の照射の際に、保護
膜として作用し、半導体層中への不純物の混入の防止す
る。また、図３（Ｃ）に示すように、この窒化珪素膜２
０は、酸化物層１９とともに、キャパシタの誘電体を構
成する。このキャパシタは、画素電極であるＩＴＯ電極
１０５と、ゲイト電極と同時に形成されるアルミの共通
配線５３との間で構成される。
領域１０１、１０３へのレーザー光の照射の際に、保護
膜として作用し、半導体層中への不純物の混入の防止す
る。また、図３（Ｃ）に示すように、この窒化珪素膜２
０は、酸化物層１９とともに、キャパシタの誘電体を構
成する。このキャパシタは、画素電極であるＩＴＯ電極
１０５と、ゲイト電極と同時に形成されるアルミの共通
配線５３との間で構成される。
【００１２】また、窒化珪素膜の形成の前に、酸化物層
がその周囲に形成されたアルミを主成分とする電極や配
線を切断する工程が必要であるが、この工程で露呈した
部分を窒化珪素膜で覆うことによって、後の加熱工程で
アルミを主成分とする材料の表面にヒロックが発生する
ことを防ぐことができる。また、ゲイト電極を構成する
材料としては、Al、Ti、Ta、Cr、Mo、Si、W やこれらの
多層膜を利用することができる。
がその周囲に形成されたアルミを主成分とする電極や配
線を切断する工程が必要であるが、この工程で露呈した
部分を窒化珪素膜で覆うことによって、後の加熱工程で
アルミを主成分とする材料の表面にヒロックが発生する
ことを防ぐことができる。また、ゲイト電極を構成する
材料としては、Al、Ti、Ta、Cr、Mo、Si、W やこれらの
多層膜を利用することができる。
【００１３】
〔実施例１〕本実施例は、アクティブマトリック型の液
晶表示装置の画素部分に、ＴＦＴとキャパシタとを形成
した例である。本実施例の全体の概略を示す上面図を図
５に示す。図５において、Ａ−Ａ’で切った断面が図１
（Ｄ）であり、その作製工程を図１（Ａ）〜（Ｄ）に示
す。また、Ｂ−Ｂ’で切った断面が図２（Ｄ）であり、
その作製工程が図２（Ａ）〜（Ｄ）である。また、Ｃ−
Ｃ’で切った断面が図３（Ｄ）であり、その作製工程が
図３（Ａ）〜（Ｄ）である。各工程図の（Ａ）〜（Ｄ）
はそれぞれ対応しており、例えば図１（Ｂ）の工程は、
図２（Ｂ）と図３（Ｂ）とにそれぞれ対応する。また原
則として、各図において、同じ符号が同じ部分、または
同一工程で同一材料で形成される部分を示す。
晶表示装置の画素部分に、ＴＦＴとキャパシタとを形成
した例である。本実施例の全体の概略を示す上面図を図
５に示す。図５において、Ａ−Ａ’で切った断面が図１
（Ｄ）であり、その作製工程を図１（Ａ）〜（Ｄ）に示
す。また、Ｂ−Ｂ’で切った断面が図２（Ｄ）であり、
その作製工程が図２（Ａ）〜（Ｄ）である。また、Ｃ−
Ｃ’で切った断面が図３（Ｄ）であり、その作製工程が
図３（Ａ）〜（Ｄ）である。各工程図の（Ａ）〜（Ｄ）
はそれぞれ対応しており、例えば図１（Ｂ）の工程は、
図２（Ｂ）と図３（Ｂ）とにそれぞれ対応する。また原
則として、各図において、同じ符号が同じ部分、または
同一工程で同一材料で形成される部分を示す。
【００１４】また図４は、ゲイト配線の端部を示すもの
であり、図５には示されていない。以下において、
（Ａ）の工程というのは、図１（Ａ）と図２（Ａ）と図
３（Ａ）と図４（Ａ）とを指すもので、それらの工程は
同時に行われる。
であり、図５には示されていない。以下において、
（Ａ）の工程というのは、図１（Ａ）と図２（Ａ）と図
３（Ａ）と図４（Ａ）とを指すもので、それらの工程は
同時に行われる。
【００１５】まず、図１〜図４の各工程図面が示してい
る部分について説明する。図１は、図５のＡ−Ａ’で切
り取られる断面を示すものであり、ＴＦＴの断面を示す
ものである。図２は、図１とは９０度異なる角度である
図５のＢ−Ｂ’で切り取られるＴＦＴの断面を示すもの
である。図３は、図５のＣ−Ｃ’で切り取られる部分を
示すものであり、図において、左側が共通配線、右側が
ゲイト配線を示す。図４は、ゲイト配線の端部を示すも
のであり、図５には記載されていない。
る部分について説明する。図１は、図５のＡ−Ａ’で切
り取られる断面を示すものであり、ＴＦＴの断面を示す
ものである。図２は、図１とは９０度異なる角度である
図５のＢ−Ｂ’で切り取られるＴＦＴの断面を示すもの
である。図３は、図５のＣ−Ｃ’で切り取られる部分を
示すものであり、図において、左側が共通配線、右側が
ゲイト配線を示す。図４は、ゲイト配線の端部を示すも
のであり、図５には記載されていない。
【００１６】以下に作製工程について説明する。まず、
（Ａ）の工程においてガラス基板１１上に下地膜として
酸化珪素膜１３をスパッタ法によって２０００Åの厚さ
に形成する。そして、活性層１３を形成するための珪素
膜を形成し、素子間分離パターニングを行うことによっ
て、活性層１３を形成する。活性層１３には、ソース／
ドレイン領域とチャネル形成領域が形成される。また、
活性層１３を構成する珪素膜は、非晶質（アモルファ
ス）珪素膜、微結晶珪素膜、多結晶珪素膜、その他結晶
性を有する珪素膜を利用することができる。一般には、
気相法で形成された非晶質珪素膜を加熱やレーザー光の
照射、さらには強光の照射によって結晶性を有せしめた
珪素膜を用いるのが有用である。
（Ａ）の工程においてガラス基板１１上に下地膜として
酸化珪素膜１３をスパッタ法によって２０００Åの厚さ
に形成する。そして、活性層１３を形成するための珪素
膜を形成し、素子間分離パターニングを行うことによっ
て、活性層１３を形成する。活性層１３には、ソース／
ドレイン領域とチャネル形成領域が形成される。また、
活性層１３を構成する珪素膜は、非晶質（アモルファ
ス）珪素膜、微結晶珪素膜、多結晶珪素膜、その他結晶
性を有する珪素膜を利用することができる。一般には、
気相法で形成された非晶質珪素膜を加熱やレーザー光の
照射、さらには強光の照射によって結晶性を有せしめた
珪素膜を用いるのが有用である。
【００１７】さらにゲイト絶縁膜１４となる酸化珪素膜
を１０００Åの厚さにスパッタ法によって形成する。そ
して、ゲイト電極およびゲイト配線を構成するアルミを
主成分とする膜１５を５０００Åの厚さに形成する。こ
のアルミを主成分とする膜には、Ｔａ、Ｔｉ、Ｓｉ、Ｓ
ｃから選ばれた少なくとも一種類の元素を含有させるの
は有効である。これは、加熱工程におけるヒロックが発
生するのを防ぐためである。本実施例においては、Ｓｉ
を２重量％の割合で含有させた。
を１０００Åの厚さにスパッタ法によって形成する。そ
して、ゲイト電極およびゲイト配線を構成するアルミを
主成分とする膜１５を５０００Åの厚さに形成する。こ
のアルミを主成分とする膜には、Ｔａ、Ｔｉ、Ｓｉ、Ｓ
ｃから選ばれた少なくとも一種類の元素を含有させるの
は有効である。これは、加熱工程におけるヒロックが発
生するのを防ぐためである。本実施例においては、Ｓｉ
を２重量％の割合で含有させた。
【００１８】さらにゲイト配線のパターニングを行うた
めのレジストマスク１６を形成し、（Ａ）に示す状態を
得る。ゲイト配線は、図５において、５１、５４で示さ
れる。また５３はゲイト配線と同時に同一材料で形成さ
れる共通配線であり、キャパシタの一方の電極を構成す
る配線である。またゲイト配線からは、１７で示される
ように、ＴＦＴのゲイト電極が延在しており、同一工程
でゲイト配線とゲイト電極とは形成される。
めのレジストマスク１６を形成し、（Ａ）に示す状態を
得る。ゲイト配線は、図５において、５１、５４で示さ
れる。また５３はゲイト配線と同時に同一材料で形成さ
れる共通配線であり、キャパシタの一方の電極を構成す
る配線である。またゲイト配線からは、１７で示される
ように、ＴＦＴのゲイト電極が延在しており、同一工程
でゲイト配線とゲイト電極とは形成される。
【００１９】このように、（Ｂ）に示す工程において、
アルミ膜１５をパターニングし、図５に示すようにゲイ
ト配線５１、５４とゲイト電極１７とを同時に形成す
る。さらに、レジストマスク１６が残存した状態におい
て、第１の陽極酸化工程を行い、パターニングされたゲ
イト電極１７とゲイト配線５１、５４、さらには共通電
極５３の露呈した側面に酸化物層１８を形成する。この
陽極酸化工程は、３〜２０％のクエン酸もしくはショウ
酸、燐酸、クロム酸、硫酸等の水溶液中を用いて行うも
ので、１０Ｖ程度の低電圧で多孔質の酸化物層を形成す
るものである。この工程で形成される多孔質の酸化物層
は、その厚さを厚くすることができるので、後のソース
／ドレイン工程へのイオン注入工程において、オフセッ
トゲイト領域を形成するためには極めて有効である。た
だし、緻密な膜ではないので、耐圧の問題に対しては不
利である。
アルミ膜１５をパターニングし、図５に示すようにゲイ
ト配線５１、５４とゲイト電極１７とを同時に形成す
る。さらに、レジストマスク１６が残存した状態におい
て、第１の陽極酸化工程を行い、パターニングされたゲ
イト電極１７とゲイト配線５１、５４、さらには共通電
極５３の露呈した側面に酸化物層１８を形成する。この
陽極酸化工程は、３〜２０％のクエン酸もしくはショウ
酸、燐酸、クロム酸、硫酸等の水溶液中を用いて行うも
ので、１０Ｖ程度の低電圧で多孔質の酸化物層を形成す
るものである。この工程で形成される多孔質の酸化物層
は、その厚さを厚くすることができるので、後のソース
／ドレイン工程へのイオン注入工程において、オフセッ
トゲイト領域を形成するためには極めて有効である。た
だし、緻密な膜ではないので、耐圧の問題に対しては不
利である。
【００２０】次にレジストのマスク１６を取り除き、第
２の陽極酸化工程を行う。この陽極酸化工程は、３〜１
０％の酒石液、硼酸、硝酸が含まれたエチレングルコー
ル溶液を用いるものであり、緻密で硬質な酸化物層を得
ることができる。ただし、２００Ｖ以上の高電圧を印加
する必要があり、２０００Åを越える膜厚を確保するこ
とは困難である。従って、第１の陽極酸化工程におい
て、多孔質の酸化物層１８を３０００Å程度の厚さに形
成し、その後に１０００Å程度の緻密な酸化物層１９を
（Ｃ）に示すように薄く形成することが有用である。
２の陽極酸化工程を行う。この陽極酸化工程は、３〜１
０％の酒石液、硼酸、硝酸が含まれたエチレングルコー
ル溶液を用いるものであり、緻密で硬質な酸化物層を得
ることができる。ただし、２００Ｖ以上の高電圧を印加
する必要があり、２０００Åを越える膜厚を確保するこ
とは困難である。従って、第１の陽極酸化工程におい
て、多孔質の酸化物層１８を３０００Å程度の厚さに形
成し、その後に１０００Å程度の緻密な酸化物層１９を
（Ｃ）に示すように薄く形成することが有用である。
【００２１】こうして、オフセットゲイト領域の形成の
ために必要とされるゲイト電極１７側面の酸化物層（そ
の厚さは３０００Å程度が好ましい）を形成し、さらに
緻密な酸化物層をゲイト電極１７の上面に形成する。ま
た図示してはいないが、この際、ゲイト電極１７の側面
にも緻密で薄い酸化物層が形成される。また、第２の陽
極酸化工程で形成される薄い酸化物層１９は、図３
（Ｃ）の右側で示されるように、キャパシタを構成する
ためにも利用される。このように、緻密で耐圧に優れた
膜をキャパシタに利用することは有用である。
ために必要とされるゲイト電極１７側面の酸化物層（そ
の厚さは３０００Å程度が好ましい）を形成し、さらに
緻密な酸化物層をゲイト電極１７の上面に形成する。ま
た図示してはいないが、この際、ゲイト電極１７の側面
にも緻密で薄い酸化物層が形成される。また、第２の陽
極酸化工程で形成される薄い酸化物層１９は、図３
（Ｃ）の右側で示されるように、キャパシタを構成する
ためにも利用される。このように、緻密で耐圧に優れた
膜をキャパシタに利用することは有用である。
【００２２】この段階で（Ｃ）に示すように、ゲイト電
極１７とゲイト配線５１、５４、さらには共通配線５３
が形成される。また、このゲイト電極とゲイト配線の周
囲には、酸化物層が形成されている。
極１７とゲイト配線５１、５４、さらには共通配線５３
が形成される。また、このゲイト電極とゲイト配線の周
囲には、酸化物層が形成されている。
【００２３】そして、図４（Ｃ）に示すように、ゲイト
配線５１／５４さらには共通配線５３の端部を切除す
る。この状態において、ゲイト配線の一部は切断され、
アルミが直接露呈する状態となる。またこの工程に前後
して、図１（Ｃ）において、ゲイト電極１７およびゲイ
ト配線５１／５４下以外の酸化珪素膜１４を除去する。
配線５１／５４さらには共通配線５３の端部を切除す
る。この状態において、ゲイト配線の一部は切断され、
アルミが直接露呈する状態となる。またこの工程に前後
して、図１（Ｃ）において、ゲイト電極１７およびゲイ
ト配線５１／５４下以外の酸化珪素膜１４を除去する。
【００２４】そして、窒化珪素膜２０を１００Å〜２０
００Åここでは１０００Åの厚さに成膜する。この窒化
珪素膜２０の形成は、アンモニアとシランとを用いたプ
ラズマＣＶＤ法を用いるのが一般的であるが、スパッタ
法を用いるのでもよい。
００Åここでは１０００Åの厚さに成膜する。この窒化
珪素膜２０の形成は、アンモニアとシランとを用いたプ
ラズマＣＶＤ法を用いるのが一般的であるが、スパッタ
法を用いるのでもよい。
【００２５】こうすると、図４の４０で示されるよう
に、ゲイト配線５１／５４を構成するアルミの端部にお
いても、その表面が窒化珪素膜２０で覆われることにな
るから、後の加熱工程において、ヒロックの発生を防ぐ
ことができる。勿論、この工程において、共通電極５３
の端部も窒化珪素膜２０で覆われることになる。
に、ゲイト配線５１／５４を構成するアルミの端部にお
いても、その表面が窒化珪素膜２０で覆われることにな
るから、後の加熱工程において、ヒロックの発生を防ぐ
ことができる。勿論、この工程において、共通電極５３
の端部も窒化珪素膜２０で覆われることになる。
【００２６】つぎに、図１（Ｃ）に示されるように、ソ
ース／ドレイン領域へのＰまたはＢのイオン注入を行な
い、ソース／ドレイン領域１０１、１０３を形成する。
この工程によって、ソース／ドレイン領域１０１、１０
３とチャネル形成領域とが自己整合的に同時に形成され
る。このイオン注入の後に、レーザー光、あるいは強光
の照射を行ない、アニールを行う。この際、ゲイト電極
あるいはゲイト配線は、３００度程度の温度に加熱され
ることが有用であるが、この際において、その周囲を陽
極酸化による酸化物層が覆っているので、ヒロックの発
生を抑制することができる。
ース／ドレイン領域へのＰまたはＢのイオン注入を行な
い、ソース／ドレイン領域１０１、１０３を形成する。
この工程によって、ソース／ドレイン領域１０１、１０
３とチャネル形成領域とが自己整合的に同時に形成され
る。このイオン注入の後に、レーザー光、あるいは強光
の照射を行ない、アニールを行う。この際、ゲイト電極
あるいはゲイト配線は、３００度程度の温度に加熱され
ることが有用であるが、この際において、その周囲を陽
極酸化による酸化物層が覆っているので、ヒロックの発
生を抑制することができる。
【００２７】また、レーザー光の照射や強光の照射の際
に、ソース／ドレイン領域の表面が窒化珪素膜で覆われ
ているので、その結晶性の改善の効果を大きくすること
ができる。また、ソース／ドレイン領域表面のシート抵
抗を低減させることができるので、ＴＦＴの特性を向上
させることができる。
に、ソース／ドレイン領域の表面が窒化珪素膜で覆われ
ているので、その結晶性の改善の効果を大きくすること
ができる。また、ソース／ドレイン領域表面のシート抵
抗を低減させることができるので、ＴＦＴの特性を向上
させることができる。
【００２８】この窒化珪素膜２０を形成することで、図
４（Ｃ）に示すゲイト配線端部４０の部分が窒化珪素膜
で覆われるため、後の加熱工程において、アルミからの
ヒロックが発生することがない構成とすることができ
る。
４（Ｃ）に示すゲイト配線端部４０の部分が窒化珪素膜
で覆われるため、後の加熱工程において、アルミからの
ヒロックが発生することがない構成とすることができ
る。
【００２９】さらに層間絶縁物１０４をポリイミドで形
成する。ここでポリイミドを用いるのは、最表面を平坦
にするためである。つぎに、穴空け工程によって、図１
においてはソース／ドレイン領域へのコンタクトホール
（１０６／１０７で示される部分）を形成し、同時に図
３（Ｄ）に示されるように、キャパシタが形成される部
分の層間絶縁物を除去する。また同時に図４に示される
ようにゲイト配線５１／５４へのコンタクトホール（図
４の４１で示される）をその端部において形成する。ま
た、このゲイト配線へのコンタクトホール形成の際に、
第２の陽極酸化工程において形成された酸化物層が薄い
ので、コンタクトホールが形成し易いという作製工程上
の有用性がある。
成する。ここでポリイミドを用いるのは、最表面を平坦
にするためである。つぎに、穴空け工程によって、図１
においてはソース／ドレイン領域へのコンタクトホール
（１０６／１０７で示される部分）を形成し、同時に図
３（Ｄ）に示されるように、キャパシタが形成される部
分の層間絶縁物を除去する。また同時に図４に示される
ようにゲイト配線５１／５４へのコンタクトホール（図
４の４１で示される）をその端部において形成する。ま
た、このゲイト配線へのコンタクトホール形成の際に、
第２の陽極酸化工程において形成された酸化物層が薄い
ので、コンタクトホールが形成し易いという作製工程上
の有用性がある。
【００３０】そして、図１、図３に示すように、画素電
極となるＩＴＯ電極１０５を形成し、さらにソース／ド
レイン電極１０６、１０７を形成し、さらにゲイト配線
へのコンタクト電極４１を形成する。これらの電極配線
は、窒化チタン膜とアルミ膜との２層膜とすると接触抵
抗を下げるために有効である。こうして、図５にその上
面から見た全容を示す画素部分を完成する。勿論このよ
うな画素が同時に多数（例えば数十万以上）形成され
る。
極となるＩＴＯ電極１０５を形成し、さらにソース／ド
レイン電極１０６、１０７を形成し、さらにゲイト配線
へのコンタクト電極４１を形成する。これらの電極配線
は、窒化チタン膜とアルミ膜との２層膜とすると接触抵
抗を下げるために有効である。こうして、図５にその上
面から見た全容を示す画素部分を完成する。勿論このよ
うな画素が同時に多数（例えば数十万以上）形成され
る。
【００３１】図３には、図５のＣ−Ｃ’で切り取られる
部分に形成されるキャパシタの作製工程が示されてい
る。図３に示すように、キャパシタは、画素電極である
ＩＴＯ電極１０５と共通電極５３とで構成される。この
際、キャパシタの容量Ｃを決定するのは、その対向する
部分の電極面積Ｓと挟まれる誘電体の誘電率ε、さらに
は電極間隔ｄによって決まる。これらパラメーターは、
Ｃ＝εＳ／ｄの関係を有している。
部分に形成されるキャパシタの作製工程が示されてい
る。図３に示すように、キャパシタは、画素電極である
ＩＴＯ電極１０５と共通電極５３とで構成される。この
際、キャパシタの容量Ｃを決定するのは、その対向する
部分の電極面積Ｓと挟まれる誘電体の誘電率ε、さらに
は電極間隔ｄによって決まる。これらパラメーターは、
Ｃ＝εＳ／ｄの関係を有している。
【００３２】上記のような構成を採用した場合、誘電体
を構成する酸化物層１９は１０００Å程度と薄くするこ
とができ、またその比誘電率は８程度である。また、窒
化珪素膜２０も１０００Åと薄く、その比誘電率も６程
度と大きいので、結果として、小さな面積で所定の容量
を有するキャパシタを構成することができる。即ち、図
５に示すように、共通配線５３と画素電極１０５との重
なる部分が画素におけるキャパシタの占有部分となり、
その面積を小さくすることができる。従って、画素の開
口率を大きくすることができる。
を構成する酸化物層１９は１０００Å程度と薄くするこ
とができ、またその比誘電率は８程度である。また、窒
化珪素膜２０も１０００Åと薄く、その比誘電率も６程
度と大きいので、結果として、小さな面積で所定の容量
を有するキャパシタを構成することができる。即ち、図
５に示すように、共通配線５３と画素電極１０５との重
なる部分が画素におけるキャパシタの占有部分となり、
その面積を小さくすることができる。従って、画素の開
口率を大きくすることができる。
【００３３】また、図４（Ｄ）に示すように、ゲイト配
線５１／５４の端部、さらには共通配線の端部が窒化珪
素膜でコートされるので、ソース／ドレイン領域の活性
化の際や、層間絶縁物の形成の際における加熱工程にお
いて、４０で示される部分にヒロックが発生するのを防
ぐことができる。
線５１／５４の端部、さらには共通配線の端部が窒化珪
素膜でコートされるので、ソース／ドレイン領域の活性
化の際や、層間絶縁物の形成の際における加熱工程にお
いて、４０で示される部分にヒロックが発生するのを防
ぐことができる。
【００３４】〔実施例２〕本実施例は、実施例１に示す
ＴＦＴの構造において、オフセットゲイト構造に加え
て、ＬＤＤ構造（ライト・ドープ・ドレイン構造）を作
用した例である。本実施例の概要を図６に示す。以下に
作製工程を示す。
ＴＦＴの構造において、オフセットゲイト構造に加え
て、ＬＤＤ構造（ライト・ドープ・ドレイン構造）を作
用した例である。本実施例の概要を図６に示す。以下に
作製工程を示す。
【００３５】まず、図１（Ａ）に示すように、ガラス基
板１１上に下地膜１２として酸化珪素膜を２０００Åの
厚さにスパッタ法で形成する。つぎに、活性層１４を結
晶性を有する１０００Å厚の珪素膜で形成する。ここで
はこの活性層１４として、プラズマＣＶＤ法で形成した
非晶質珪素膜を加熱により結晶化させたものを用いるも
のとする。そして、素子間分離工程によって、活性層１
４を確定する。
板１１上に下地膜１２として酸化珪素膜を２０００Åの
厚さにスパッタ法で形成する。つぎに、活性層１４を結
晶性を有する１０００Å厚の珪素膜で形成する。ここで
はこの活性層１４として、プラズマＣＶＤ法で形成した
非晶質珪素膜を加熱により結晶化させたものを用いるも
のとする。そして、素子間分離工程によって、活性層１
４を確定する。
【００３６】つぎに、ゲイト絶縁膜となるアルミ膜１５
を５０００Åの厚さに形成し、図１（Ａ）の形状を得
る。そして、マスク１６を用いてパターニングを行い、
ゲイト電極１７を形成する。そして、実施例１と同様に
第１回目の陽極酸化工程によって、多孔質の陽極酸化膜
１８をゲイト電極１７の周囲に３０００Åの厚さに形成
する。こうして、図６（Ａ）に示す状態を得る。
を５０００Åの厚さに形成し、図１（Ａ）の形状を得
る。そして、マスク１６を用いてパターニングを行い、
ゲイト電極１７を形成する。そして、実施例１と同様に
第１回目の陽極酸化工程によって、多孔質の陽極酸化膜
１８をゲイト電極１７の周囲に３０００Åの厚さに形成
する。こうして、図６（Ａ）に示す状態を得る。
【００３７】つぎに、第１回目のイオン注入工程を行
い、ソース／ドレイン領域となる１０と１０３とにＰま
たはＢをライトドープする。この際、ゲイト電極１７と
その周囲の酸化物層１８とレジストマスク１６とがマス
クとなり、自己整合的に１０１と１０３の領域にイオン
注入が行われる。このイオン注入工程において、イオン
のドーズ量は、０．３〜５×１０14ｃｍ-2、例えば１×
１０14ｃｍ-2とし、ソース／ドレイン領域１０１と１０
３とを弱いＮ型半導体または弱いＰ型半導体とする。
い、ソース／ドレイン領域となる１０と１０３とにＰま
たはＢをライトドープする。この際、ゲイト電極１７と
その周囲の酸化物層１８とレジストマスク１６とがマス
クとなり、自己整合的に１０１と１０３の領域にイオン
注入が行われる。このイオン注入工程において、イオン
のドーズ量は、０．３〜５×１０14ｃｍ-2、例えば１×
１０14ｃｍ-2とし、ソース／ドレイン領域１０１と１０
３とを弱いＮ型半導体または弱いＰ型半導体とする。
【００３８】そして、露呈した酸化珪素膜１４を除去
し、図６（Ｂ）に示すように、酸化珪素膜１１０を８０
００Åの厚さに形成する。そして、ＲＩＥ法による垂直
異方性エッチングを行うことによって、１１１で示すよ
うな概略三角形状の酸化珪素を残存させる。１１１で示
される概略三角形状の残存物のおおよそ幅は、酸化珪素
膜１１１の膜厚によって決めることができる。一般的に
は、この概略三角形状の残存物の幅の２〜５の倍の膜厚
に酸化珪素膜１１０を成膜すればよい。また、成膜には
１１１の形状は、三角ではなく方形状に近いと見ること
もできるが、本明細書においては概略三角形状というこ
ととする。
し、図６（Ｂ）に示すように、酸化珪素膜１１０を８０
００Åの厚さに形成する。そして、ＲＩＥ法による垂直
異方性エッチングを行うことによって、１１１で示すよ
うな概略三角形状の酸化珪素を残存させる。１１１で示
される概略三角形状の残存物のおおよそ幅は、酸化珪素
膜１１１の膜厚によって決めることができる。一般的に
は、この概略三角形状の残存物の幅の２〜５の倍の膜厚
に酸化珪素膜１１０を成膜すればよい。また、成膜には
１１１の形状は、三角ではなく方形状に近いと見ること
もできるが、本明細書においては概略三角形状というこ
ととする。
【００３９】ここでは、酸化珪素膜１１０の膜厚を８０
００Åとしたので、１１１の幅は２０００Å程度とする
ことができる。そして、２回目のイオン注入を行う。こ
の工程は、ソース／ドレイン領域１０１、１０３に１×
１０15〜８×１０15ｃｍ-2のドーズ量で第１回目と同じ
不純物をドープする。この工程においては、１１１で示
される部分がマスクとなるので、その外側の部分に主に
イオン注入がされることになる。そして、１１２で示さ
れる部分はライトドープ領域として残存することとな
る。また、１０１と１０３の領域はさらにイオン注入が
なされてＮ型またはＰ型となり、ソース／ドレイン領域
として構成される。
００Åとしたので、１１１の幅は２０００Å程度とする
ことができる。そして、２回目のイオン注入を行う。こ
の工程は、ソース／ドレイン領域１０１、１０３に１×
１０15〜８×１０15ｃｍ-2のドーズ量で第１回目と同じ
不純物をドープする。この工程においては、１１１で示
される部分がマスクとなるので、その外側の部分に主に
イオン注入がされることになる。そして、１１２で示さ
れる部分はライトドープ領域として残存することとな
る。また、１０１と１０３の領域はさらにイオン注入が
なされてＮ型またはＰ型となり、ソース／ドレイン領域
として構成される。
【００４０】こうして、オフセットゲイト領域１１３と
ライトドープ領域１１２とを有したＴＦＴ構造を実現で
きる。本実施例においては、陽極酸化工程によって形成
されるアルミの酸化物層１８によって３０００Åの幅に
オフセットゲイト領域を形成し、さらに１１１で示す残
存物によって、２０００Åの幅にライトドープ領域を形
成したが、この幅は必要とするＴＦＴの特性に鑑みて適
時定めればよい。
ライトドープ領域１１２とを有したＴＦＴ構造を実現で
きる。本実施例においては、陽極酸化工程によって形成
されるアルミの酸化物層１８によって３０００Åの幅に
オフセットゲイト領域を形成し、さらに１１１で示す残
存物によって、２０００Åの幅にライトドープ領域を形
成したが、この幅は必要とするＴＦＴの特性に鑑みて適
時定めればよい。
【００４１】上記第２回目のイオン注入工程の後に、窒
化珪素膜２０を１０００Åの厚さに形成する。そして、
ポリイミド樹脂で層間絶縁物１０４を形成し、穴開け工
程を経て、画素電極となるＩＴＯ電極１０５とソース／
ドレイン電極１０４、１０７、さらにゲイト電極１０８
を形成する。この時、ソース／ドレイン電極とゲイト電
極、さらにはそれらの配線を図６（Ｄ）に示すように窒
化チタン（下側）とアルミ（上側）との２層構造として
構成することは、接触抵抗を低減させるためには有用で
ある。こうして、実施例１と同様に画素にＴＦＴを形成
することができる。
化珪素膜２０を１０００Åの厚さに形成する。そして、
ポリイミド樹脂で層間絶縁物１０４を形成し、穴開け工
程を経て、画素電極となるＩＴＯ電極１０５とソース／
ドレイン電極１０４、１０７、さらにゲイト電極１０８
を形成する。この時、ソース／ドレイン電極とゲイト電
極、さらにはそれらの配線を図６（Ｄ）に示すように窒
化チタン（下側）とアルミ（上側）との２層構造として
構成することは、接触抵抗を低減させるためには有用で
ある。こうして、実施例１と同様に画素にＴＦＴを形成
することができる。
【００４２】
【効果】窒化珪素膜を用いて、キャパシタを構成するこ
とにより、安定性と信頼性に優れ、しかも開口率の大き
い画素構成を実現できる。また、ゲイト配線としてアル
ミ配線を用い、その周囲に酸化物層を形成する構成を採
用した場合において、ゲイト配線の切断によって生じる
アルミの露呈部分を窒化珪素膜で覆うことによって、後
の加熱工程においてヒロックが発生しない構成を実現で
きる。
とにより、安定性と信頼性に優れ、しかも開口率の大き
い画素構成を実現できる。また、ゲイト配線としてアル
ミ配線を用い、その周囲に酸化物層を形成する構成を採
用した場合において、ゲイト配線の切断によって生じる
アルミの露呈部分を窒化珪素膜で覆うことによって、後
の加熱工程においてヒロックが発生しない構成を実現で
きる。
【図１】 実施例の作製工程を示す。
【図２】 実施例の作製工程を示す。
【図３】 実施例の作製工程を示す。
【図４】 実施例の作製工程を示す。
【図５】 実施例の上面図を示す。
【図６】 実施例の作製工程を示す。
１１・・・・ガラス基板 １２・・・・下地膜（酸化珪素膜） １３・・・・活性層 １４・・・・ゲイト絶縁膜 １５・・・・アルミ膜 １６・・・・マスク １７・・・・ゲイト電極 １８・・・・酸化物層 １９・・・・酸化物層 ２０・・・・窒化珪素膜 １０１・・・ソース／ドレイン領域 １０２・・・チャネル形成領域 １０３・・・ドレイン／ソース領域 １０４・・・層間絶縁物 １０５・・・画素電極（ＩＴＯ） １０６・・・ソース／ドレイン電極 １０７・・・ドレイン／ソース電極 １０８・・・ゲイト電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/786 9056−4Ｍ Ｈ０１Ｌ 29/78 ３１１ Ａ
Claims (5)
- 【請求項１】 同一絶縁基板上に薄膜トランジスタとキ
ャパシタとが設けられており、 前記キャパシタは、下側電極上の酸化物絶縁膜と窒化珪
素膜を利用して構成されていることを特徴とする半導体
装置。 - 【請求項２】 アルミを主成分とする電極または配線を
形成する工程と、 前記アルミを主成分とする電極または配線の周囲に酸化
物層を形成する工程と、 窒化珪素膜を形成する工程と、 を有し、 前記アルミ電極またはアルミ配線の一部はゲイト電極を
構成し、他の一部はキャパシタの一方の電極を構成し、 前記キャパシタは、前記酸化物層と前記窒化珪素膜とを
利用して構成されていることを特徴とする半導体装置作
製方法。 - 【請求項３】 請求項２において、キャパシタの他の一
方の電極は、画素電極によって構成されていることを特
徴とする半導体装置作製方法。 - 【請求項４】 アルミ電極を形成する工程と、 前記アルミ電極の表面に酸化物層を形成する工程と、 前記アルミ電極を切断する工程と、 窒化珪素膜を形成する工程と、 を有する半導体装置作製方法。
- 【請求項５】 薄膜トランジスタとキャパシタとが設け
られたアクティブマトリックス型の液晶表示装置の画素
部分の構成であって、 ゲイト電極、およびゲイト配線、およびキャパシタの一
方の電極となるアルミを主成分とする材料を形成する工
程と、 前記アルミを主成分とする材料の表面に酸化物層を形成
する工程と、 前記アルミを主成分とする材料の一部を切断する工程
と、 前記アルミを主成分とする材料と酸化物層を覆って窒化
珪素膜を形成する工程と、 前記酸化物層と窒化珪素膜とを利用して、前記アルミを
主成分とする電極と画素電極との間でキャパシタを構成
する工程と、 を有する半導体装置作製方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19684593A JP2789293B2 (ja) | 1993-07-14 | 1993-07-14 | 半導体装置作製方法 |
| US08/272,735 US5686328A (en) | 1993-07-14 | 1994-07-11 | Semiconductor device and process for fabricating the same |
| KR1019940016985A KR100287775B1 (ko) | 1993-07-14 | 1994-07-14 | 반도체장치제작공정 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19684593A JP2789293B2 (ja) | 1993-07-14 | 1993-07-14 | 半導体装置作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07140485A true JPH07140485A (ja) | 1995-06-02 |
| JP2789293B2 JP2789293B2 (ja) | 1998-08-20 |
Family
ID=16364624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19684593A Expired - Fee Related JP2789293B2 (ja) | 1993-07-14 | 1993-07-14 | 半導体装置作製方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5686328A (ja) |
| JP (1) | JP2789293B2 (ja) |
| KR (1) | KR100287775B1 (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07218932A (ja) * | 1993-09-20 | 1995-08-18 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JPH10274789A (ja) * | 1997-03-28 | 1998-10-13 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型液晶表示装置 |
| US6049092A (en) * | 1993-09-20 | 2000-04-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US6441468B1 (en) | 1995-12-14 | 2002-08-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2006108654A (ja) * | 2004-09-09 | 2006-04-20 | Semiconductor Energy Lab Co Ltd | 無線チップ |
| JP2006186320A (ja) * | 2004-12-03 | 2006-07-13 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法、並びに表示装置 |
| US7323717B2 (en) | 1996-12-30 | 2008-01-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7425999B2 (en) | 1996-02-13 | 2008-09-16 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and manufacturing method thereof |
| JP2011002855A (ja) * | 2010-09-22 | 2011-01-06 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| JP2012186498A (ja) * | 1995-11-27 | 2012-09-27 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| KR101233421B1 (ko) * | 2004-09-09 | 2013-02-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| JP2014016631A (ja) * | 2013-09-05 | 2014-01-30 | Semiconductor Energy Lab Co Ltd | 半導体装置、モジュール及び電子機器 |
| JP2015014799A (ja) * | 2014-08-25 | 2015-01-22 | 株式会社半導体エネルギー研究所 | 表示装置、モジュール及び電子機器 |
| US9059216B2 (en) | 2000-12-11 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
Families Citing this family (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6433361B1 (en) | 1994-04-29 | 2002-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit and method for forming the same |
| JP3312083B2 (ja) | 1994-06-13 | 2002-08-05 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JPH08286212A (ja) * | 1995-04-14 | 1996-11-01 | Semiconductor Energy Lab Co Ltd | 表示装置の作製方法 |
| US6015724A (en) * | 1995-11-02 | 2000-01-18 | Semiconductor Energy Laboratory Co. | Manufacturing method of a semiconductor device |
| US6800875B1 (en) | 1995-11-17 | 2004-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix electro-luminescent display device with an organic leveling layer |
| JPH09146108A (ja) * | 1995-11-17 | 1997-06-06 | Semiconductor Energy Lab Co Ltd | 液晶表示装置およびその駆動方法 |
| TW384412B (en) | 1995-11-17 | 2000-03-11 | Semiconductor Energy Lab | Display device |
| US6478263B1 (en) | 1997-01-17 | 2002-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its manufacturing method |
| US5985740A (en) | 1996-01-19 | 1999-11-16 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device including reduction of a catalyst |
| JP3645380B2 (ja) | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置 |
| JP3645378B2 (ja) | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3645379B2 (ja) | 1996-01-19 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3729955B2 (ja) | 1996-01-19 | 2005-12-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US5888858A (en) | 1996-01-20 | 1999-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| US6465287B1 (en) | 1996-01-27 | 2002-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization |
| US6288764B1 (en) | 1996-06-25 | 2001-09-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device or electronic device having liquid crystal display panel |
| US6979882B1 (en) * | 1996-07-16 | 2005-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and method for manufacturing the same |
| JP3759999B2 (ja) * | 1996-07-16 | 2006-03-29 | 株式会社半導体エネルギー研究所 | 半導体装置、液晶表示装置、ｅｌ装置、ｔｖカメラ表示装置、パーソナルコンピュータ、カーナビゲーションシステム、ｔｖプロジェクション装置及びビデオカメラ |
| JP2988399B2 (ja) * | 1996-11-28 | 1999-12-13 | 日本電気株式会社 | アクティブマトリクス基板 |
| US6927826B2 (en) * | 1997-03-26 | 2005-08-09 | Semiconductor Energy Labaratory Co., Ltd. | Display device |
| JPH10268360A (ja) | 1997-03-26 | 1998-10-09 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP3856901B2 (ja) * | 1997-04-15 | 2006-12-13 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP3980156B2 (ja) | 1998-02-26 | 2007-09-26 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置 |
| JPH11307782A (ja) | 1998-04-24 | 1999-11-05 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US6080607A (en) * | 1998-05-26 | 2000-06-27 | National Science Council | Method for manufacturing a transistor having a low leakage current |
| US6617644B1 (en) * | 1998-11-09 | 2003-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US6909114B1 (en) * | 1998-11-17 | 2005-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having LDD regions |
| US6501098B2 (en) * | 1998-11-25 | 2002-12-31 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device |
| US6365917B1 (en) | 1998-11-25 | 2002-04-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| EP1006589B1 (en) * | 1998-12-03 | 2012-04-11 | Semiconductor Energy Laboratory Co., Ltd. | MOS thin film transistor and method of fabricating same |
| US6469317B1 (en) * | 1998-12-18 | 2002-10-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US6524895B2 (en) | 1998-12-25 | 2003-02-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US6531713B1 (en) | 1999-03-19 | 2003-03-11 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and manufacturing method thereof |
| US6475836B1 (en) | 1999-03-29 | 2002-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| TW444257B (en) | 1999-04-12 | 2001-07-01 | Semiconductor Energy Lab | Semiconductor device and method for fabricating the same |
| JP4666723B2 (ja) * | 1999-07-06 | 2011-04-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TW480554B (en) * | 1999-07-22 | 2002-03-21 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| TW490713B (en) * | 1999-07-22 | 2002-06-11 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| US6190983B1 (en) | 1999-10-29 | 2001-02-20 | United Microelectronics Corp. | Method for fabricating high-voltage device |
| US6646287B1 (en) | 1999-11-19 | 2003-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with tapered gate and insulating film |
| DE20006642U1 (de) | 2000-04-11 | 2000-08-17 | Agilent Technologies Inc | Optische Vorrichtung |
| US7525165B2 (en) * | 2000-04-17 | 2009-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and manufacturing method thereof |
| US6562671B2 (en) * | 2000-09-22 | 2003-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and manufacturing method thereof |
| US6858865B2 (en) * | 2001-02-23 | 2005-02-22 | Micron Technology, Inc. | Doped aluminum oxide dielectrics |
| SG103846A1 (en) * | 2001-02-28 | 2004-05-26 | Semiconductor Energy Lab | A method of manufacturing a semiconductor device |
| TWI271867B (en) * | 2005-06-20 | 2007-01-21 | Au Optronics Corp | Pixel structure and fabrication method thereof |
| KR101416876B1 (ko) * | 2006-11-17 | 2014-07-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제조방법 |
| KR101506304B1 (ko) | 2009-11-27 | 2015-03-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작방법 |
| CN103680317B (zh) * | 2013-12-20 | 2015-09-23 | 合肥京东方光电科技有限公司 | 一种阵列基板及其制造方法和显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0285826A (ja) * | 1988-09-22 | 1990-03-27 | Hitachi Ltd | 表示パネル |
| JPH03232274A (ja) * | 1989-08-14 | 1991-10-16 | Hitachi Ltd | 液晶表示装置 |
| JPH04102829A (ja) * | 1990-08-22 | 1992-04-03 | Hitachi Ltd | 液晶表示パネル及びその製造方法 |
| JPH05173186A (ja) * | 1991-12-24 | 1993-07-13 | Casio Comput Co Ltd | 薄膜トランジスタパネルの製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2717233B2 (ja) | 1991-03-06 | 1998-02-18 | 株式会社 半導体エネルギー研究所 | 絶縁ゲイト型電界効果半導体装置およびその作製方法 |
| US5521107A (en) * | 1991-02-16 | 1996-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming a field-effect transistor including anodic oxidation of the gate |
| US5422293A (en) * | 1991-12-24 | 1995-06-06 | Casio Computer Co., Ltd. | Method for manufacturing a TFT panel |
| US5485019A (en) * | 1992-02-05 | 1996-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| JPH06186590A (ja) * | 1992-12-21 | 1994-07-08 | Sharp Corp | アクティブマトリクス型液晶表示パネル |
-
1993
- 1993-07-14 JP JP19684593A patent/JP2789293B2/ja not_active Expired - Fee Related
-
1994
- 1994-07-11 US US08/272,735 patent/US5686328A/en not_active Expired - Lifetime
- 1994-07-14 KR KR1019940016985A patent/KR100287775B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0285826A (ja) * | 1988-09-22 | 1990-03-27 | Hitachi Ltd | 表示パネル |
| JPH03232274A (ja) * | 1989-08-14 | 1991-10-16 | Hitachi Ltd | 液晶表示装置 |
| JPH04102829A (ja) * | 1990-08-22 | 1992-04-03 | Hitachi Ltd | 液晶表示パネル及びその製造方法 |
| JPH05173186A (ja) * | 1991-12-24 | 1993-07-13 | Casio Comput Co Ltd | 薄膜トランジスタパネルの製造方法 |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07218932A (ja) * | 1993-09-20 | 1995-08-18 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US6049092A (en) * | 1993-09-20 | 2000-04-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US6867431B2 (en) * | 1993-09-20 | 2005-03-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2012186498A (ja) * | 1995-11-27 | 2012-09-27 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US6441468B1 (en) | 1995-12-14 | 2002-08-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US6445059B1 (en) | 1995-12-14 | 2002-09-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR100386204B1 (ko) * | 1995-12-14 | 2003-06-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| US7425999B2 (en) | 1996-02-13 | 2008-09-16 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and manufacturing method thereof |
| US7323717B2 (en) | 1996-12-30 | 2008-01-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7550325B2 (en) | 1996-12-30 | 2009-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing an active matrix display device |
| JPH10274789A (ja) * | 1997-03-28 | 1998-10-13 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型液晶表示装置 |
| US9059216B2 (en) | 2000-12-11 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| US10665610B2 (en) | 2000-12-11 | 2020-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| US9666601B2 (en) | 2000-12-11 | 2017-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| KR101233421B1 (ko) * | 2004-09-09 | 2013-02-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| US8441099B2 (en) | 2004-09-09 | 2013-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Wireless chip |
| JP2006108654A (ja) * | 2004-09-09 | 2006-04-20 | Semiconductor Energy Lab Co Ltd | 無線チップ |
| JP2006186320A (ja) * | 2004-12-03 | 2006-07-13 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法、並びに表示装置 |
| JP2011002855A (ja) * | 2010-09-22 | 2011-01-06 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| JP2014016631A (ja) * | 2013-09-05 | 2014-01-30 | Semiconductor Energy Lab Co Ltd | 半導体装置、モジュール及び電子機器 |
| JP2015014799A (ja) * | 2014-08-25 | 2015-01-22 | 株式会社半導体エネルギー研究所 | 表示装置、モジュール及び電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2789293B2 (ja) | 1998-08-20 |
| US5686328A (en) | 1997-11-11 |
| KR100287775B1 (ko) | 2001-12-28 |
| KR960015929A (ko) | 1996-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2789293B2 (ja) | 半導体装置作製方法 | |
| JP3335757B2 (ja) | 陽極酸化方法 | |
| KR100269095B1 (ko) | 반도체장치,액티브매트릭스기판및그의제조방법 | |
| KR100332619B1 (ko) | 박막트랜지스터 | |
| JP3277892B2 (ja) | ディスプレイ基板の製造方法 | |
| JP3212060B2 (ja) | 半導体装置およびその作製方法 | |
| JPH07106594A (ja) | 半導体装置およびその作製方法 | |
| JP3565983B2 (ja) | 半導体装置の作製方法 | |
| JPH10144928A (ja) | 半導体装置及びその作製方法 | |
| US20080191207A1 (en) | Thin film transistor device, method of manufacturing the same, and display apparatus | |
| US5926735A (en) | Method of forming semiconductor device | |
| US5920362A (en) | Method of forming thin-film transistor liquid crystal display having a silicon active layer contacting a sidewall of a data line and a storage capacitor electrode | |
| KR20150043134A (ko) | 박막트랜지스터 어레이 기판 및 그 제조방법 | |
| US5866444A (en) | Integrated circuit and method of fabricating the same | |
| JP3452981B2 (ja) | 半導体集積回路およびその作製方法 | |
| JP3105408B2 (ja) | 液晶表示素子 | |
| JPH07218932A (ja) | 半導体装置およびその作製方法 | |
| US6420739B1 (en) | GaAs semiconductor device having a capacitor | |
| JP2005079319A (ja) | 半導体装置 | |
| JP3326015B2 (ja) | 薄膜半導体装置 | |
| JPH1065181A (ja) | 半導体装置およびその作製方法 | |
| JP2000150907A (ja) | 半導体装置の作製方法 | |
| JPH07153971A (ja) | 半導体装置およびその作製方法 | |
| JPH1187714A (ja) | 薄膜トランジスタの製造方法および薄膜トランジスタ | |
| JP3393834B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090612 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090612 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090612 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100612 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100612 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110612 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110612 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |