KR100269095B1 - 반도체장치,액티브매트릭스기판및그의제조방법 - Google Patents

반도체장치,액티브매트릭스기판및그의제조방법 Download PDF

Info

Publication number
KR100269095B1
KR100269095B1 KR1019960049373A KR19960049373A KR100269095B1 KR 100269095 B1 KR100269095 B1 KR 100269095B1 KR 1019960049373 A KR1019960049373 A KR 1019960049373A KR 19960049373 A KR19960049373 A KR 19960049373A KR 100269095 B1 KR100269095 B1 KR 100269095B1
Authority
KR
South Korea
Prior art keywords
gate wiring
insulating film
upper electrode
electrode
wiring
Prior art date
Application number
KR1019960049373A
Other languages
English (en)
Other versions
KR970024311A (ko
Inventor
히로미 사카모토
Original Assignee
마찌다 가쯔히꼬
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마찌다 가쯔히꼬, 샤프 가부시키가이샤 filed Critical 마찌다 가쯔히꼬
Publication of KR970024311A publication Critical patent/KR970024311A/ko
Application granted granted Critical
Publication of KR100269095B1 publication Critical patent/KR100269095B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 절연 기판상에 형성되는 반도체 장치는 : 절연기판상에 제공된 게이트배선; 상기 게이트배선을 피복하도록 제공된 제1절연막; 상기 제1절연막이 사이에 삽비되는 방식으로 상기 게이트배선과 대향하도록 형성된 상부전극; 상기 상부전극을 피복하도록 제공된 제2절연막; 및 상기 제2절연막상에 형성된 다른 전극을 포함하며, 상기 상부전극이 제2절연막을 통해 형성된 콘택트홀을 통해 상기 다른 전극에 전기적으로 접속되며, 상기 상부전극, 제1절연막 및 상기 제1절연막과 교차하는 상부전극과 대향하는 게이트배선을 포함하는 구조의 보조용량이 형성되며, 상기 상부전극과 게이트배선이 거의 동일한 폭을 갖게 된다.

Description

반도체 장치, 액티브 매트릭스 기판 및 그의 제조 방법
제1도는 본 발명의 실시예 1의 액티브 매트릭스 기판을 나타낸 평면도;
제2a 내지 2e도는 실시예 1의 액티브 매트릭스 기판의 각 제조 공정을 나타낸 평면도들;
제3a 내지 3h도는 제1도의 3a-3a선을 따라 취해진 액티브 매트릭스 기판의 제조공정들의 단면도들;
제4a 내지 4h도는 제1도의 4a-4a선을 따라 취해진 액티브 매트릭스 기판의 제조 공정들을 나타낸 단면도들;
제5a 내지 5e도는 본 발명의 실시예 2의 액티브 매트릭스 기판의 제조 공정들을 나타낸 평면도들;
제6a 내지 6h도는 제5e도의 6a-6a선을 따라 취해진 액티브 매트릭스 기판의 제조공정들의 단면도들;
제7a 내지 7h도는 제5e도의 7a-7a선을 따라 취해진 액티브 매트릭스 기판의 제조 공정들을 나타낸 단면도들;
제8도는 종래의 반도체 장치를 나타낸 평면도;
제9도는 종래의 반도체 장치를 나타낸 단면도; 및
제10도는 Al-Nd의 비저항 및 Nd농도 사이의 관계를 나타낸 그래프이다.
* 도면의 주요부분에 대한 부호의 설명
4 : 게이트 절연막 5 : 게이트전극
6 : 게이트배선 7 : 양극산화막
8 : 소스영역 9 : 드레인영역
17 : 소스배선 23 : 화소전극
31 : TFT 32 : 보조용량
본 발명은 액정 표시 장치등에 이용되는 보조용량을 가진 반도체 장치 및 액티브 매트릭스 기판에 관한 것이다. 또한, 본 발명은 액티브 매트릭스 기판등의 제조 방법에 관한 것이다.
종래, 액정 표시 장치, 액티브 매트릭스형 액정 표시 장치는 알려져 있다. 액티브 매트릭스형 액정 표시 장치에서, 박막 트랜지스터(TFT) 또는 MIM(Metal Insulator Metal) 소자 등의 스위칭 소자들이 유리기판 등의 투명 절연 기판상에 매트릭스형태로 형성된다. 최근에는, 액티브 매트릭스형 액정 표시 장치에 대형화 및 고정밀화된 표시화면을 제공하고 있다. 대형화된 표시화면과 고정밀화에 부응하도록 액티브매트릭스형 액정 표시 장치의 안정성을 개선시키기 위해서는, 각 화소에 대해 대응하는 보조용량을 형성할 필요가 있다.
제8도 및 제9도는 보조용량을 포함하는 액티브 매트릭스 기판의 예를 나타낸다. 제8도는 액티브 매트릭스 기판을 나타낸 평면도이고, 제9도는 제8도의 9a-9a선의 단면도이다.
상기 액티브 매트릭스 기판의 구조는 다음과 같다. 투명 절연기판(1)상에 섬모양 반도체층(3)이 형성된다. 섬모양 반도체층(3)상에 게이트절연막(4)으로서 SiO2막이 형성된다. 게이트 절연막(4)상에, Al을 주성분으로 하는 합금막, Ta막 등이 퇴적되어 게이트배선(6), 게이트전극(5) 및 보조용량배선(27)을 형성한다. 게이트전극(5)을 마스크로 이용하여 소스영역(8) 및 드레인영역(9)을 형성하도록 반도체층(3)으로 P이온 또는 B이온이 주입된다. 게이트전극(5)이 이온주입을 위한 마스크로서 이용되기 때문에, 게이트전극(5) 아래의 영역으로는 이온들이 주입되지 않는다. 그 결과, 상기 영역은 채널영역(3c)으로 작용한다. 게이트전극(5), 보조용량배선(27) 및 게이트절연막(4)상에 층간절연막(13)으로서 SiO2막이 형성된다. 다음, 층간절연막(13)과 게이트 절연막(4)을 통해 콘택트홀(14,15)이 형성된다. 콘택트홀(14,15)상에 Al을 주성분으로 하는 합금을 스퍼터링하여 소스배선(17)과 드레인전극(18)이 각각 형성된다. 소스배선(17)과 드레인전극(18)은 각각 콘택트홀들(14,15)을 통해 소스영역(8)과 드레인영역(9)에 접속된다. 보조용량배선(27)상에 형성된 층간절연막(13)의 부분과 드레인전극(18)의 부분에 ITO(Indium Tin Oxide)로 된 화소전극(23)이 형성되어, 드레인전극(18)에 접속된다. 보조용량배선(27)과 중첩되는 화소전극(23)의 부분이 보조용량으로서 작용한다.
보조용량을 형성하기 위한 여러 가지 다른 방법들이 알려져 있다. 예컨대, 일본국 공개특허공보 제92-178634호에 개시된 방법에 따르면, Ta등의 게이트전극 재료가 보조용량의 하부전극의 재료로서 이용된다. 하부전극의 표면을 양극산화함으로써, Ta산화막이 형성된다. Ta산화막상에, 소스배선 및 드레인전극과 동일한 재료를 이용하여 보조용량의 상부전극이 형성된다. 일본국 공개특허공보제91-269521호에서는 게이트배선에 접속된 보조용량전극 및 투명 화소 전극을 그들 사이에 양극산화막이 삽입되는 방식으로 서로 대향하도록 배치하는 방법을 개시하고 있다. 또, 일본국 공개 특허 공보 제94-160901호에 따르면, TFT가 형성되어 있는 전체 절연 기판상에 층간절연막이 형성되어, 화소전극이 게이트배선위로 연장하고 있다. 게이트배선의 폭이 부분적으로 증가되어, 별도의 보조용량전극을 형성할 필요없이 보조용량을 형성할 수 있다.
제8도 및 9도에 도시한 전술한 구조에서는, 보조용량의 게이트배선과 하부전극이 동일 제조 공정에서 형성될 수 있다. 그러나, 보조용량의 하부전극이 게이트배선에서 분리된 영역에 형성되므로, 하부전극이 형성되는 영역에서 개구율이 감소된다. 또한, 층간절연막이 보조용량의 유전체로서 이용되기 때문에, 층간 절연막의 두께가 두꺼워진다. 따라서, 충분한 용량을 얻기 위해서 보조용량의 면적이 커지게 되어 개구율이 감소되어진다. 게이트배선 아래에 게이트 절연막을 통해 보조용량의 하부전극을 제공하는 방법이 또한 가능하다. 그러나, 게이트배선과 하부전극 사이의 얼라인먼트 마진을 고려해야 할 필요가 있다. 따라서, 이 방법도 개구율을 감소시키게 된다.
일본국 공개특허공보 제92-178634호에서는, 게이트전극 재료로 된 양극산화막이 보조용량의 유전체로서 이용된다. 그러나, 보조용량의 상부전극은 소스배선 및 드레인전극과 동일 층에 형성된다. 또한, 보조용량의 하부전극이 게이트배선에서 분리된 영역에 형성된다. 따라서, 개구율을 증가시키기가 어렵게 된다.
일본국 공개특허공보 제91-269521호에서는, 투명전극이 보조용량의 상부전극으로서 사용된다. 그러나, 그 상부전극이 게이트배선에 접속되고 보조용량의 하부전극에서 분리되어 형성되므로, 개구율이 감소된다.
일본국 공개특허공보 제94-160901호에서는, 별도로 보조용량의 하부전극을 형성할 필요없이 게이트배선상에 보조용량이 형성된다. 그러나, 화소전극이 게이트배선위로 연장하기 때문에, 얼라인먼트마진을 충분히 고려해야 한다. 또, 게이트배선의 폭이 부분적으로 증가되므로, 개구율이 감소된다.
상기 방식으로 보조용량이 종래의 반도체 장치에 형성되면, 높은 개구율이 얻어질 수 없다. 따라서, 이러한 반도체 장치가 액정 표시 장치등에 이용되면, 명료한 표시가 얻어지기 어렵다.
반도체 장치는 낮은 배선 저항을 가지는 것이 바람직하다. 예컨대, 휴대가능한 정보 단말기용 6인치 VGA를 256계조 표시에서 라인선폭 3μm 및 라인 두께 0.5μm로 규정하는 경우, 상기 VGA에 4상 구동법을 채용하여도, 시정수는 160nsec이다. 소스배선상의 용량으로부터 계산하면, 배선의 비저항이 약 10μmΩcm이하로 되어야 한다. 특히, 대형 및 고정밀 표시 화면이 제공되는 액티브 매트릭스형 액정 표시 장치에서는, 신호지연을 무시할 수 없다. 따라서, 배선저항의 감소가 강력하게 요구되고 있다.
종래, 저저항을 가진 배선 재료로서 Al형 재료가 주로 사용되었다. Al계 재료로 된 양극산화막이 보조용량의 유전체로서 사용되는 경우, Al2O3의 유전율은 SiO2의 유전율보다 높다. 그러나, 순수 Al 또는 Al-Si로 된 양극산화막은 절연 내압이 낮고 리크전류량이 크게 되므로, 상기한 재료로 된 보조 용량을 이용하는 반도체 장치의 안정성이 낮아지게 되는 결점이 있다.
본 발명의 절연기판상에 형성된 반도체 장치는, 절연기판상에 제공된 게이트배선; 상기 게이트배선을 피복하도록 제공된 제1절연막; 상기 제1절연막이 사이에 삽입되는 방식으로 상기 게이트배선과 대향하도록 형성된 상부전극; 상기 상부전극을 피복하도록 제공된 제2절연막; 및 상기 제2절연막상에 형성된 다른 전극을 포함하며, 상기 상부전극이 제2절연막을 통해 형성된 콘택트홀을 통해 상기 다른 전극에 전기적으로 접속되고, 상기 상부전극, 제1절연막 및 상기 제1절연막과 교차하는 상부전극과 대향하는 게이트배선을 포함하는 구조의 보조용량이 형성되며, 상기 상부전극과 게이트배선이 거의 동일한 폭을 가진다.
본 발명의 다른 실시예에서, 절연기판, 상부전극 및 제1절연막은 투명하다.
본 발명의 또 다른 실시예에서, 상부전극이 게이트배선을 마스크로 이용하여 기판의 하부면으로부터 노광함에 의해 패터닝된다.
본 발명의 또 다른 실시예에서, 제1절연막이 약 50nm-200nm범위의 두께를 가진다.
본 발명의 또 다른 실시예에서, 제1절연막이 약 50nm-300nm범위의 두께를 가진다.
본 발명의 또 다른 실시예에서, 상기 게이트배선을 형성하는 금속재료는 10μΩcm이하의 비저항을 가진다.
본 발명의 또 다른 실시예에서, 게이트배선이 Al을 주성분으로 포함하는 금속재료로 제조된다.
본 발명의 또 다른 실시예에서, Al을 주성분으로 포함하는 상기 금속 재료가 Ti, Dy, Nd, Fe, Co 및 Gd중 적어도 하나를 포함한다.
본 발명의 또 다른 실시예에서, 제1절연막이 게이트배선의 표면을 양극산화함에 의해 형성된 막을 포함한다.
본 발명의 다른 양태에 따르면, 액티브 매트릭스 기판은, 절연 기판; 상기 절연기판상에 제공된 게이트배선; 상기 게이트배선과 교차하는 소스배선; 상기 게이트배선과 소스배선의 교차점 부근에 제공되어 표시 매체에 전압을 인가하는 화소전극; 상기 화소전극에 전기적으로 접속된 스위칭 소자; 상기 게이트배선을 피복하도록 제공된 제1절연막; 상기 제1절연막이 사이에 삽입되는 방식으로 상기 게이트배선과 대향하도록 형성된 상부전극; 및 상기 상부전극을 피복하도록 제공된 제2절연막을 포함하며, 상기 상부전극이 제2절연막을 통해 형성된 콘택트홀을 통해 상기 화소 전극에 전기적으로 접속되며, 상기 상부전극, 제1절연막 및 상기 제1절연막과 교차하는 상부전극과 대향하는 게이트배선을 포함하는 구조로서, 상기 표시 매체에 인가되는 전압을 홀드하는 보조용량이 형성되며, 상기 상부전극과 게이트배선이 거의 동일한 폭을 가진다.
본 발명의 또 다른 양태에 따르면, 액티브 매트릭스 기판은, 절연 기판; 상기 절연기판상에 제공된 제1 및 제2게이트배선; 상기 제1 및 제2게이트배선과 교차하는 소스배선; 상기 제1게이트배선과 제2게이트배선사이의 제1게이트배선과 소스배선의 교차점 부근에 제공되어 표시 매체에 전압을 인가하는 화소전극; 상기 제1게이트배선에 접속된 게이트전극, 소스배선에 접속된 소스전극 및 화소전극에 전기적으로 접속된 드레인전극을 포함하는 스위칭 소자; 상기 제2게이트배선을 피복하도록 제공된 제1절연막; 상기 제1절연막이 사이에 삽입되는 방식으로 상기 제2게이트배선과 대향하도록 형성된 상부전극; 및 상기 상부전극을 피복하도록 제공된 제2절연막을 포함하며, 상기 상부전극이 제2절연막을 통해 형성된 콘택트홀을 통해 상기 화소 전극에 전기적으로 접속되며, 상기 상부전극, 제1절연막 및 상기 제1절연막과 교차하는 상부전극과 대향하는 제2게이트배선을 포함하는 구조로서, 상기 표시 매체에 인가되는 전압을 홀드하는 보조용량이 형성되며, 상기 상부전극과 제2게이트배선이 거의 동일한 폭을 가진다.
본 발명의 또 다른 양태에 따르면, 투명 절연 기판; 상기 투명 절연기판상에 제공된 게이트배선; 상기 게이트배선과 교차하는 소스배선; 상기 게이트배선과 소스배선의 교차점 부근에 제공되어 표시 매체에 전압을 인가하는 화소전극; 및 상기 화소전극에 전기적으로 접속된 스위칭 소자를 포함하는 액티브 매트릭스 기판 제조 방법으로서, 상기 게이트배선을 피복하도록 제1투명막을 형성하는 과정; 상기 제1투명절연막을 피복하도록 투명도전막을 형성하는 과정; 상기 게이트배선을 마스크로 이용하여 포토리소그라피법에 의해 게이트배선과 자기정합적인 방식으로 투명도전막을 패터닝하여, 상기 제1투명절연막이 사이에 삽입되는 방식으로 게이트배선과 대향하도록 상부전극을 형성하는 과정; 상기 상부전극을 피복하도록 관통하여 형성된 콘택트홀을 갖는 제2절연막을 형성하는 과정; 및 상기 제2절연막을 통해 형성된 콘택트홀을 통해 상부전극에 전기적으로 접속되는 화소전극을 상기 제2절연막상에 형성하는 과정으로 구성되며, 상부전극, 제1투명절연막 및 상기 제1투명절연막을 통해 상부전극과 대향하는 게이트배선을 포함하는 구조로서, 표시매체에 인가되는 전압을 홀드하는 보조용량을 형성한다.
본 발명의 1실시예에서, 제1투명막이 게이트배선의 표면을 양극산화하여 형성된다.
본 발명의 다른 실시예에서, 제1투명막이 약 50nm-200nm범위의 두께를 가지도록 형성된다.
따라서, 본 발명에서는, (1) 높은 개구율 및 우수한 안정성을 가진 액티브 매트릭스 기판 및 반도체 장치; 및 (2) 상기 액티브 매트릭스 기판 제조 방법을 제공하는 장점이 있다.
본 발명의 이들 및 다른 장점들은 첨부 도면들을 참조하여 상세히 설명되는 이하의 내용을 이해함으로써 당업자들에게 더욱 확실하게 될 것이다.
본 발명에 따른 반도체장치에서, 게이트 배선상에 투명절연막을 통해 투명전극이 형성된다. 게이트배선, 투명절연막 및 투명전극의 중첩부가 보조용량으로 작용하여 표시매체에 인가될 전압을 홀드한다.
ITO로 된 투명도전막 또는 ZnO로 된 다른 투명도전막이 보조용량을 구성하는 투명전극으로서 이용될 수 있다. 유전체와 상부전극 양자가 투명하므로, 투명전극은 다음 방식으로 투명도전막을 퇴적함에 의해 형성될 수 있다. 게이트배선상에 투명절연막을 형성한다. 투명도전막상에 레지스트를 도포한다. 다음에, 기판의 하부면에 광조사를 행한다. 그 결과, 상부전극이 게이트 배선과 자기정합적 방식으로 패터닝될 수 있다. 이 방법 대신에, 투명전극은 투명도전막을 퇴적한 후 패터닝을 실행하도록 그 투명도전막상에 패턴 마스크를 별도로 형성함에 의해 형성될 수도 있다.
마스크로서 게이트배선을 이용하여 기판의 하부면으로부터 노광을 행하는 전술한 방법은 일본 공개특허공보 제93-53139호에 개시된다. 상기 특허 공보에서는, 보조용량전극으로서 작용하는 실리사이드 전극이 하부면에서 노광함에 의해 형성되어 화소전극과 중첩되는 실리사이드 전극의 부분에 보조용량을 형성한다. 따라서, 이 방법은 게이트배선, 투명절연막 및 투명전극을 이용하여 보조용량을 구성하는 본 발명의 방법과는 완전히 다르다.
보조용량을 구성하는 투명절연막에는, SiO2로 된 절연막을 별도로 별도로 형성할 수 있다. 그러나, 종래 게이트배선의 안정성을 향상시키도록 필요했던 게이트배선의 양극산화막을 보조용량의 유전체로서 겸용할 수 있다. 이 경우에, 보조용량을 형성하도록 필요했던 SiO2등의 막을 형성하기 위한 공정이 생략될 수 있으므로, 제조공정이 간단화될 수 있다.
게이트배선의 재료로는, Ta, Al, Al합금, W, 고융점금속 실리사이드, 실리사이드-실리콘의 적층구조 등을 이용할 수 있다. 상기한 일부 재료들에서는, 배선의 절연 특성의 신뢰성을 그의 표면에 양극산화막을 형성하지 않고 향상시킬 수 있다. 순수 Al 또는 Al합금등 Al을 주성분으로 하는 금속재료가 배선의 비저항을 10μΩcm이하로 설정할 수 있으므로 바람직하다.
Al을 주성분으로 하는 금속재료가 게이트배선으로 이용되고 양극산화막이 보조용량의 유전체로서 이용되는 경우에, 배선저항 및 절연내압의 관점에서 적어도 Ti, Dy, Nd, Fe, Co 및 Gd를 포함하는 Al합금을 이용하는 것이 바람직하다. 이들 Al합금은 배선의 비저항, 양극산화막의 절연내압 및 힐록 내성의 면에서 우수한 특성을 가지므로, 그들이 게이트배선의 재료로서 적합하다. 특히, Al-Ti 또는 Dy 또는 Nd등의 희토류(rare earth)를 포함하는 Al합금, 즉 Al-Dy 또는 Al-Nd등이 바람직하다.
Al합금들 각각으로 된 양극산화막의 절연내압에 관해 본 발명자에 의해 실행된 실험결과를 표 1에 나타낸다. 표 1에 나타낸 바와 같이, Al-Ti, Al-Dy 및 Al-Nd의 절연내압이 다른 Al합금의 강도보다 높은 것이 확실해진다.
[표 1]
어닐링 전후에 Al합금들 각각의 비저항을 표 2에 나타낸다. 표 2에 도시된 바와 같이, 게이트 배선의 재료로서 이용되는 Al-Dy, Al-Gd, Al-Fe, Al-Co 및 Al-Gd 합금의 비저항은 300℃의 어닐링에 의해 절반 이하로 감소될 수 있다.
[표 2]
표 3은 양극산화막이 형성되어 있는 합금들 각각으로 된 게이트배선의 힐록내압을 나타낸다. 마크 ○는 열처리후에 광학 현미경을 통해 힐록이 거의 관할되지 않은 상태를 나타내며, 마크 X는 광학 현미경을 통해 힐록이 현저하게 관찰된 경우를 나타낸다.
표 3에서 알 수 있는 바와 같이, 순수 Al은 게이트배선의 재료로서 불량한 힐록내압을 갖는 한편, Al-Dy, Al-Nd합금은 양호한 힐록내압을 가진다. 힐록내압은 불순물 첨가량의 증가에 따라 증가한다. 그러나, 그와 동시에 비저항이 바람직하지 않게 증가하게 된다. 예컨대, Al-Nd합금의 비저항의 Nd농도에 대한 의존성(300℃로 1시간 동안 열처리한 후)이 제10도에 도시된다. 게이트배선의 재료로서 Al-Nd합금이 사용되는 경우 비저항을 10μΩcm이하로 제한하기 위해서는, 제10도에 도시된 바와 같이 첨가될 Nd의 농도를 1-6%의 범위로 설정하는 것이 바람직하다.
[표 3]
하부전극으로서 게이트배선을 이용하여 보조용량이 형성되므로, 별도로 하부전극을 형성할 필요가 없다. 또한, 투명전극상에 상부절연막이 형성되며, 다른전극(반도체장치가 액정 표시 장치에 사용되는 경우에 화소전극)이 상부절연막상에 형성된다. 상기 다른 전극은 보조용량을 구성하는 상부전극으로서 사용되지 않기 때문에, 얼라인먼트 마진을 취하도록 고려할 필요가 없다.
본 발명에 따른 반도체장치가 액정 표시 장치의 액티브 매트릭스 기판에 적용되는 경우에, 다수의 스위칭 소자들 및 화소전극들이 매트릭스상으로 형성됨으로써 스위칭 소자를 제어하는 게이트배선 및 스위치 소자에 데이타 신호를 공급하는 게이트배선이 서로 교차하게 된다. 상기 게이트배선상에 투명절연막을 통해 투명전극이 형성되어 보조용량을 형성한다. 그 투명전극상에 상부 절연막이 형성되고, 상부절연막상에 화소전극이 형성된다. 투명전극은 상부절연막을 통해 형성된 콘택트홀을 통해 화소전극에 전기적으로 접속된다.
이하, 첨부 도면들을 참조하여 본 발명의 구체 실시예들을 설명한다.
도면들에서, 동일 기능들을 가진 부품들은 동일참조부호들을 나타낸다.
[실시예 1]
제1도는 실시예 1에 따른 액티브 매트릭스 기판을 나타낸 평면도이다. 제1도에서, 보조용량의 절연막, 층간절연막 및 패시베이션막은 간단화를 위해 생략되었다.
액티브 매트릭스 기판은 스위칭소자로서 작용하는 TFT(31), 표시매체에 인가되는 전압을 홀드하는 보조용량(32) 및 표시매체에 전압을 인가하는 화소전극들(23)을 포함하며, 그들은 매트릭스상으로 형성된다. 게이트배선(6)과 소스배선(17)은 서로 교차하도록 형성된다. 제1도에서, 인접한 화소전극들(23)이 참조부호(23m,23m-1)로 표시되며, 인접한 게이트배선들(6)은 참조부호(6m,6m-1)로 표시된다. 게이트배선(6)과 소스배선(17)의 교차점 근방에 TFT(31)가 형성된다. 게이트배선(6)은 TFT(31)의 게이트전극에 접속된다. 게이트배선(6)에 입력되는 신호에 반응하여, TFT(31)가 구동된다. TFT(31)의 소스영역(8)에 소스배선(17)이 접속된다. 그 소스배선(17)에 영상신호가 입력된다. 화소전극(23m)은 스위칭 소자(31)를 통해 게이트배선(6m)에 접속된다. 화소전극(23m-1)은 스위칭 소자(31)를 통해 게이트배선(6m-1)에 접속된다.
게이트배선(6)의 중첩부, 게이트배선(6)상에 형성된 절연막(도시안됨) 및 투명전극(11)을 이용하여 보조용량(32)이 형성된다. 투명전극(11)위에 형성된 패시베이션 전극(도시안됨)상에 화소전극이 형성되며, 보조용량 접속전극(19)을 통해 투명전극(11)에 접속된다. 더 구체적으로, 화소전극(23m)에 대응하는 보조용량(32)은 화소전극(23m) 전면의 게이트배선(6m-1), 게이트배선(6m-1)상에 형성된 절연막 및 투명전극(11)을 포함하는 구조를 이용하여 구성된다.
제2a 내지 2e도, 제3a 내지 3h도 및 제4a 내지 4h도를 참조하여 액티브 매트릭스 기판의 제조공정을 나타낸다. 제2a 내지 2e도는 제1도의 액티브 매트릭스 기판의 주요부를 나타낸 평면도이고, 제3a 내지 3h도는 제1도의 3a-3a선을 따라 취해진 단면도이고, 제4a 내지 4h도는 제1도의 4a-4a선을 따라 취해진 단면도들이다.
먼저, 불순물이 기판에서 확산됨을 방지하도록 SiO2막이 유리기판등의 투명 절연 기판상에 100nm의 두께로 퇴적되어, 베이스 코트막(2)을 형성한다. 베이스코트막(2)상에 50nm의 두께로 실리콘막이 형성되어 섬모양의 반도체층(3)을 형성한다. 다음, 섬모양 반도체층(3)상에 100nm의 두께로 SiO2막이 퇴적되어 게이트절연막(4)을 형성한다. 그 게이트 절연막(4)상에 스퍼터링에 의해 Al-Ti합금(Ti : 1wt%)막이 형성된다. 다음, Al-Ti막의 패터닝이 실행되어 게이트전극(5) 및 게이트배선(6)을 형성한다(제2a,3a 및 4a)도.
다음, 게이트전극(5)과 게이트배선(6)의 안정성 및 절연성을 향상시키도록, 게이트전극(5)과 게이트배선(6)을 주석산암모늄과 에틸렌글리콜의 혼합용액중에 침지하고 전압 80V를 인가하여 게이트전극(5)과 게이트배선(6)의 표면을 양극산화한다. 그 결과, Al2O3로 된 양극산화막(7)(두께는 약 50-200nm으로 됨이 바람직함)이 형성된다(제3b 및 4b도).
이어서, 소스영역(8) 및 드레인영역(9)을 형성하도록 n+이온주입을 PH3+H2가스중에서 가속전압 80KeV, 도즈량 5×1015/cm2으로 행한다. Xe-Cl액시머레이저를 이용하여 실온 대기분위기중에서 350mj/cm2의 레이저조사를 행한다. p형 영역이 형성되는 경우에, 보론등의 p형 이온이 주입된다.
소스영역(8) 및 드레인영역(9)상에, CVD법에 의해 100nm의 두께로 SiO2막이 퇴적되어 보조용량의 절연막(10)을 형성한다. 이 경우에, 보조용량의 유전체는 양극산화막(7)과 절연막(10)을 이용하여 형성된다. 유전체의 전체두께는 약 150-300nm의 범위이다. 절연막(10)상에 ITO막(11)이 100nm의 두께로 퇴적되어 보조용량의 상부전극을 형성한다(제3c 및 4c도).
다음, 포토리소그라피 공정이 실행된다. 더 구체적으로, 기판상의 적층된 구조의 표면에 포지형 레지스트를 도포한다. 그후, 기판의 하부면에 광을 조사한다. 그 결과, 게이트배선(6)을 마스크로 이용하여 레지스트의 부분이 광에 노출된다. 이어서, ITO상부전극(11)을 각 소자에 대해 분리시키도록, 포토마스크(도시안됨)를 이용하여 기판의 표면에서 노광을 실행한다. 기판의 하부면에서의 노광 및 기판의 표면에서의 노광이 연속적으로 실행될 수 있다. 일시에 현상을 실행함에 의해, 게이트배선상에 레지스트 패턴(12)이 형성된다(제3d 및 4d).
그후, ITO막(11)이 레지스트 패턴(12)을 마스크로 이용하여 에칭된다. 상기 에칭은 HBr을 이용한 웨트에칭 또는 드라이 에칭을 이용할 수 있으며, 임의의 알려져 있는 방법을 사용할 수 있다. 그 결과, 상부전극(11)이 자기정합적 방식으로 형성되어 게이트배선(6)과 중첩된다(제2b, 3e 및 4e).
다음, 상부전극(11)상에 50nm의 두께로 SiO2막이 퇴적되어 층간절연막(13)을 형성한다. 그후, 소스배선용 콘택트홀(14), 드레인전극용 콘택트홀(15), 게이트배선용 콘택트홀(도시안됨) 및 보조용량용 콘택트홀(16)이 층간절연막(13)을 통해 형성된다(제2c, 3f 및 4f도).
이어서, 500nm의 두께를 가진 Al-Ti막과 100nm의 두께를 가진 TiN막(19a)이 이 순서대로 스퍼터링에 의해 금속배선으로서 형성되어 소스배선(17), 드레인전극(18) 및 보조용량 접속전극(19)을 형성한다(제2d, 3c 및 4g도).
다음, 300nm의 두께를 가진 SiN막과 1.8μm의 두께를 가진 폴리이미드막이 퇴적되어 패시베이션막(20)을 형성한다. 드레인전극(18)상에 콘택트홀(21)이 형성되는 반면에 상기 접속전극(19)상에는 콘택트홀(22)이 형성된다. 최종단계로서, ITO막이 100nm의 두께로 퇴적된다. 다음, ITO막이 패터닝되어, 화소전극(23)을 형성한다(제2e, 3h 및 4h도).
이와 같이 얻어진 실시예 1의 액티브 매트릭스 기판에서는 하부전극으로서 게이트배선을 이용하여 보조용량이 형성되므로, 별도로 하부전극을 형성할 필요가 없다. 따라서, 개구율이 저하하지 않는다. 또한, 화소전극이 보조용량의 상부전극으로서 작용하지 않기 때문에, 얼라인먼트 마진을 고려할 필요가 없다. 보조용량의 유전체로서 층간절연막이 사용되지 않기 때문에, 그 절연막이 원하는 두께로 형성될 수 있어서 보조용량의 면적을 감소시킬 수 있다. 게이트배선을 마스크로 이용하여 기판의 하부면에서 노광을 실행함에 의해 투명전극이 패터닝될 수 있으므로, 보조용량의 상부전극이 게이트배선상에 자기정합적인 방식으로 형성될 수 있다. 따라서, 개구율이 더욱 개선될 수 있다. 또한, 게이트배선의 재료로서 Al-Ti 합금이 사용되므로, 배선의 비저항을 10μΩcm이하로 설정할 수 있어 배선저항을 감소시킬 수 있다. 또한, 양극산화막의 절연내압을 순수 Al이 사용되는 경우보다 높게 할 수 있다.
상기 설명에서는, 제1도에 도시된 바와 같이, 화소전극(23m)의 전면의 게이트배선(6m-1)이 화소전극(23m)에 대응하는 보조용량(32)의 하부전극으로서 이용되었다.
상기한 설명에서, 절연기판, 보조용량의 유전층 및 상부전극은 투명하였다. 이들 구성 소자들을 형성하도록 사용되는 재료가 투명하지 않더라도, 비투명 재료로 형성된 보조용량에서도 본 발명의 만족스런 효과가 얻어질 수 있다. 이 경우에, 상부전극은 공지된 포토리소그라피법을 이용하여 기판의 표면에서 노광함에 의해 형성된다.
[실시예 2]
실시예 2에서, 액티브 매트릭스 기판은 보조용량의 유전체로서 게이트 배선의 양극산화막을 이용하여 제조된다.
실시예 2의 액티브 매트릭스 기판의 제조공정은 제5a 내지 5e, 6a 내지 6h도 및 7a 내지 7h도를 참조하여 기술된다. 제5a 내지 5e도는 액티브 매트릭스 기판의 주요부를 나타낸 평면도이고, 제6a 내지 6h도는 제5e도의 6a-6a선을 따라 취해진 단면도이고, 제7a 내지 7h도는 제5e도의 7a-7a선을 따라 취해진 단면도들이다.
먼저, 불순물이 기판에서 확산됨을 방지하도록 SiO2막을 유리기판 등의 투명 절연 기판(1)상에 100nm의 두께로 퇴적하여 베이스 코트막(2)을 형성한다. 베이스코트막(2)상에 50nm의 두께로 실리콘막이 형성되어 섬모양의 반도체층(3)을 형성한다. 다음, 섬모양 반도체층(3)상에 100nm의 두께로 SiO2막이 형성되어 게이트절연막(4)을 형성한다. 그 게이트절연막(4)상에 스퍼터링에 의해 Al-Nd합금(Nd : 1at%)막이 두께 350nm으로 형성된다. 다음, Al-Nd막의 패터닝이 실행되어 게이트전극(24) 및 게이트배선(25)을 형성한다(제5a, 6a 및 7a도).
다음, 게이트전극(24)과 게이트배선(25)의 안정성 및 절연성을 향상시키도록, 게이트전극(24)과 게이트배선(25)을 주석산암모늄과 에틸렌글리콜의 혼합용액중에 침지하고 전압 100V를 인가하여 게이트전극(24)과 게이트배선(25)의 표면을 양극산화한다. 그 결과, Al2O3로 된 양극산화막(26)(두께는 약 50-200nm으로 됨이 바람직함)이 형성된다(제6b 및 7b도).
이어서, 소스영역(8) 및 드레인영역(9)을 형성하도록 n+이온 주입을, PH3+H2가스중에서 가속전압 80KeV, 도즈량 5×1015/cm2으로 행한다. Xe-Cl 엑시머레이저를 이용하여 실온 대기분위기중에서 350mj/cm2의 레이저조사를 행한다. 소스영역(8) 및 드레인영역(9)상에, 100nm의 두께로 ITO막이 형성되어 보조용량의 상부전극을 형성한다(제6c 및 7c도).
다음, 포토리소그라피 공정이 실행된다. 더 구체적으로, 기판상의 적층된 구조의 표면에 포지형 레지스트를 도포한다. 그후, 기판의 하부면에 광을 조사한다. 그 결과, 게이트배선(6)을 마스크로 이용하여 레지스트의 부분이 광에 노출된다. 이어서, ITO상부전극(11)을 각 소자에 대해 분리시키도록, 포토마스크(도시안됨)를 이용하여 기판의 표면에서 노광을 실행한다. 기판의 하부면에서의 노광 및 기판의 표면에서의 노광이 연속으로 실행될 수 있다. 일시에 현상을 실행함에 의해, 게이트배선상에 레지스트 패턴(12)이 형성된다(제6d 및 7d도) .
그후, ITO막(11)이 레지스트 패턴(12)을 마스크로 이용하여 에칭된다. 상기 에칭은 HBr을 이용한 웨트에칭 또는 드라이에칭을 이용할 수 있으며, 임의의 알려져 있는 방법을 사용할 수 있다. 그 결과, 상부전극(11)이 자기정합적으로 형성되어 게이트배선(25)과 중첩된다(제5b, 6e 및 7e도).
다음, 상부전극(11)상에 CVD법에 의해 500nm의 두께로 SiO2막이 퇴적되어 층간절연막(13)을 형성한다. 그후, 소스배선용 콘택트홀(14), 드레인전극용 콘택트홀(15), 게이트배선용 콘택트홀(도시안됨) 및 보조용량용 콘택트홀(16)이 층간절연막(13)을 통해 형성된다(제5c, 6f 및 7f도).
이어서, 500nm의 두께를 가진 Al-Ti막과 100nm의 두께를 가진 TiN막(19a)이 그 순서대로 스퍼터링에 의해 금속배선으로서 형성되어 소스배선(17), 드레인전극(18) 및 보조용량 접속전극(19)을 형성한다(제5d, 6g 및 7g도).
다음, 300nm의 두께를 가진 SiN막과 1.8μm의 두께를 가진 폴리이미드막이 퇴적되어 패시베이션막(20)을 형성한다. 드레인전극(18)상에 콘택트홀(21)이 형성되는 반면에 상기 접속전극(19)상에는 콘택트홀(22)이 형성된다. 최종단계로서, ITO막이 100nm의 두께로 최적된다. 다음, ITO막이 패터닝되어, 화소전극(23)을 형성한다(제5e, 6h 및 7h도).
이와 같이 얻어진 실시예 2의 액티브 매트릭스 기판에서는 하부전극으로서 게이트배선을 이용하여 보조용량이 형성되므로, 별도로 하부전극을 형성할 필요가 없다. 따라서, 개구율이 저하하지 않는다. 또한, 화소전극이 보조용량의 상부전극으로서 작용하지 않기 때문에, 얼라인먼트 마진을 고려할 필요가 없다. 보조용량의 유전체로서 층간절연막이 사용되지 않기 때문에, 그 절연막이 원하는 두께로 형성될 수 있어서 보조용량의 면적을 감소시킬 수 있다. 게이트배선을 마스크로 이용하여 기판의 하부면에서 노광을 실행함에 의해 투명전극이 패터닝될 수 있으므로, 보조용량의 상부전극이 게이트배선상에 자기정합적인 방식으로 형성될 수 있다. 따라서, 개구율이 더욱 개선될 수 있다. 또한, 게이트배선의 재료로서 Al-Nd합금(Nd : 1at%)이 사용되므로, 배선의 비저항을 10μΩcm 이하로 설정할 수 있어서 배선저항을 감소시킬 수 있다. 또한, 양극산화막의 절연내압을 순수 Al이 사용되는 경우보다 높게 할 수 있다.
상기한 설명으로부터, 본 발명에 따르면, 보조용량이 투명전극, 투명절연막 및 하부전극으로서 작용하는 게이트배선을 포함하는 구조를 이용하여 구성되므로, 개구율을 개선시킬 수 있음을 알 수 있다. 유전체 및 상부전극 양자가 투명하므로, 보조용량의 상부전극은 게이트배선을 마스크로 이용하여 기판의 하부면에서 노광함에 의해 패터닝되어 자기정합적으로 게이트배선상에 형성될 수 있다. 따라서, 개구율을 더욱 향상시킬 수 있다. 그러므로, 종래의 액정 표시 장치에서는 얻어질 수 없었던 명료한 표시를 제공하는 액정 표시 장치를 실현할 수 있다.
또한, 보조용량의 유전체로서 게이트배선의 양극산화막을 이용함으로써, 제조단계가 개선되어 반도체 장치의 수율을 향상시키고 제조 비용을 절감할 수 있다.
게이트배선의 재료로서 Ti, Dy, Nd, Fe, Co 및 Gd중 적어도 하나를 포함하는 Al합금을 이용하는 경우, 배선의 비저항을 감소시키고 양극산화막의 절연내압을 증가시킬 수 있다. 따라서, 고도의 안정성 및 우수한 특성을 가진 반도체 장치를 얻을 수 있게 된다. 그러므로, 본 발명의 반도체 장치는 대형화 및 고정밀화된 액정 표시 장치에 만족스럽게 사용될 수 있다.
당업자들이라면 본 발명의 정신과 범위를 벗어나지 않고 여러가지 다른 개조가 용이하게 가능할 것이다. 따라서, 첨부된 특허청구의 범위는 본 명세서에서 기술된 내용으로 제한되는 것이 아니라, 더 넓게 해석되어야 한다.

Claims (23)

  1. 절연 기판상에 제공된 게이트배선;
    상기 게이트배선을 피복하도록 제공된 제1절연막;
    상기 제1절연막이 사이에 삽입되는 방식으로 상기 게이트배선과 대향하도록 형성된 상부전극;
    상기 상부전극을 피복하도록 제공된 제2절연막; 및
    상기 제2절연막상에 형성된 다른 전극을 포함하며,
    상기 상부전극이 제2절연막을 통해 형성된 콘택트홀을 통해 상기 다른 전극에 전기적으로 접속되며,
    상기 상부전극, 제1절연막 및 상기 제1절연막과 교차하는 상부전극과 대향하는 게이트배선을 포함하는 구조의 보조용량이 형성되며,
    상기 상부전극과 게이트배선이 거의 동일한 폭을 가지는, 절연기판상에 형성된 반도체 장치.
  2. 제1항에 있어서, 상기 절연기판, 상부전극 및 제1절연막이 투명한 반도체 장치.
  3. 제2항에 있어서, 상기 상부전극이 게이트배선을 마스크로 이용하여 기판의 하부면에서 노광함에 의해 패터닝되는 반도체 장치.
  4. 제1항에 있어서, 상기 제1절연막이 50nm-200nm범위의 두께를 가지는 반도체 장치.
  5. 제1항에 있어서, 상기 제1절연막이 50nm-300nm범위의 두께를 가지는 반도체 장치.
  6. 제1항에 있어서, 상기 게이트배선을 형성하는 금속재료가 10μΩcm이하의 비저항을 가지는 반도체 장치.
  7. 제1항에 있어서, 상기 게이트배선이 Al을 주성분으로 포함하는 금속재료로써 제조되는 반도체 장치.
  8. 제7항에 있어서, Al을 주성분으로 포함하는 상기 금속 재료가 Ti, Dy, Nd, Fe, Co 및 Gd중 적어도 하나를 포함하는 반도체 장치.
  9. 제1항에 있어서, 상기 제1절연막이 게이트배선의 표면을 양극산화함에 의해 형성된 막을 포함하는 반도체 장치.
  10. 절연 기판;
    상기 절연기판상에 제공된 게이트배선;
    상기 게이트배선과 교차하는 소스배선;
    상기 게이트배선과 소스배선의 교차점 부근에 제공되어 표시 매체에 전압을 인가하는 화소전극;
    상기 화소전극에 전기적으로 접속된 스위칭 소자;
    상기 게이트배선을 피복하도록 제공된 제1절연막;
    상기 제1절연막이 사이에 삽입되는 방식으로 상기 게이트배선과 대향하도록 형성된 상부전극; 및
    상기 상부전극을 피복하도록 제공된 제2절연막을 포함하며,
    상기 상부전극이 제2절연막을 통해 형성된 콘택트홀을 통해 상기 화소 전극에 전기적으로 접속되며,
    상기 상부전극, 제1절연막 및 상기 제1절연막과 교차하는 상부전극과 대향하는 게이트배선을 포함하는 구조로서, 상기 표시 매체에 인가되는 전압을 홀드하는 보조용량이 형성되며,
    상기 상부전극과 게이트배선이 거의 동일한 폭을 가지는, 액티브 매트릭스 기판.
  11. 제10항에 있어서, 상기 제1절연막이 50nm-300nm 범위의 두께를 가지는 액티브 매트릭스 기판.
  12. 제10항에 있어서, 상기 제1절연막이 50nm-300nm 범위의 두께를 가지는 액티브 매트릭스 기판.
  13. 제10항에 있어서, 상기 게이트배선을 형성하는 금속재료가 10μΩcm이하의 비저항을 가지는 액티브 매트릭스 기판.
  14. 제10항에 있어서, 상기 게이트배선이 Al을 주성분으로 포함하는 금속재료로써 제조되는 액티브 매트릭스 기판.
  15. 제14항에 있어서, Al을 주성분으로 포함하는 상기 금속 재료가 Ti, Dy, Nd, Fe, Co 및 Gd중 적어도 하나를 포함하는 액티브 매트릭스 기판.
  16. 제14항에 있어서, 상기 제1절연막이 게이트배선이 표면을 양극산화함에 의해 형성된 막을 포함하는 액티브 매트릭스 기판.
  17. 절연 기판;
    상기 절연기판상에 제공된 제1 및 제2게이트배선;
    상기 제1 및 제2게이트배선과 교차하는 소스배선;
    상기 제1게이트배선과 제2게이트배선 사이의 제1게이트배선과 소스배선의 교차점 부근에 제공되어 표시 매체에 전압을 인가하는 화소전극;
    상기 제1게이트배선에 접속된 게이트전극, 소스배선에 접속된 소스전극 및 화소전극에 전기적으로 접속된 드레인전극을 포함하는 스위칭 소자;
    상기 제2게이트배선을 피복하도록 제공된 제1절연막;
    상기 제1절연막이 사이에 삽입되는 방식으로 상기 제2게이트배선과 대향하도록 형성된 상부전극; 및
    상기 상부전극을 피복하도록 제공된 제2절연막을 포함하며,
    상기 상부전극이 제2절연막을 통해 형성된 콘택트홀을 통해 상기 화소 전극에 전기적으로 접속되며,
    상기 상부전극, 제1절연막 및 상기 제1절연막과 교차하는 상부전극과 대향하는 제2게이트배선을 포함하는 구조로서, 상기 표시 매체에 인가되는 전압을 홀드하는 보조용량이 형성되며,
    상기 상부전극과 제2게이트배선이 동일한 폭을 가지는, 액티브 매트릭스 기판.
  18. 투명 절연 기판;
    상기 투명 절연기판상에 제공된 게이트배선;
    상기 게이트배선과 교차하는 소스배선;
    상기 게이트배선과 소스배선의 교차점 부근에 제공되어 표시 매체에 전압을 인가하는 화소전극; 및
    상기 화소전극에 전기적으로 접속된 스위칭 소자를 포함하는 액티브 매트릭스 기판 제조 방법으로서,
    상기 게이트배선을 피복하도록 제1투명막을 형성하는 과정;
    상기 제1투명절연막을 피복하도록 투명도전막을 형성하는 과정;
    상기 게이트배선을 마스크로 이용하여 포토리소그라피법에 의해 게이트배선과 자기정합적인 방식으로 투명도전막을 패터닝하여, 상기 제1투명절연막이 사이에 삽입되는 방식으로 게이트배선과 대향하도록 상부전극을 형성하는 과정;
    상기 상부전극을 피복하도록 관통하여 형성된 콘택트홀을 갖는 제2절연막을 형성하는 과정; 및
    상기 제2절연막을 통해 형성된 콘택트홀을 통해 상부전극에 전기적으로 접속되는 화소전극을 상기 제2절연막상에 형성하는 과정으로 구성되며,
    상부전극, 제1투명절연막 및 상기 제1투명절연막을 통해 상부전극과 대향하는 게이트배선을 포함하는 구조로서, 표시매체에 인가되는 전압을 홀드하는 보조용량이 형성되는, 액티브 매트릭스 기판 제조 방법.
  19. 제18항에 있어서, 상기 제1투명막이 게이트배선의 표면을 양극산화하여 형성되는 액티브 매트릭스 기판 제조 방법.
  20. 제18항에 있어서, 상기 제1투명막이 50nm-200nm 범위의 두께를 가지도록 형성되는 액티브 매트릭스 기판 제조 방법.
  21. 제18항에 있어서, 상기 제1투명막이 50-300nm 범위의 두께를 가지도록 형성되는 액티브 매트릭스 기판 제조 방법.
  22. 제18항에 있어서, 상기 게이트배선이 Al을 주성분으로 포함하는 금속재료로써 제조되는 액티브 매트릭스 기판 제조 방법.
  23. 제22항에 있어서, Al을 주성분으로 포함하는 상기 금속 재료가 Ti, Dy, Nd, Fe, Co 및 Gd 중 적어도 하나를 포함하는 액티브 매트릭스 기판 제조 방법.
KR1019960049373A 1995-10-31 1996-10-29 반도체장치,액티브매트릭스기판및그의제조방법 KR100269095B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-284155 1995-10-31
JP28415595A JPH09127551A (ja) 1995-10-31 1995-10-31 半導体装置およびアクティブマトリクス基板

Publications (2)

Publication Number Publication Date
KR970024311A KR970024311A (ko) 1997-05-30
KR100269095B1 true KR100269095B1 (ko) 2000-10-16

Family

ID=17674897

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960049373A KR100269095B1 (ko) 1995-10-31 1996-10-29 반도체장치,액티브매트릭스기판및그의제조방법

Country Status (3)

Country Link
US (1) US5734177A (ko)
JP (1) JPH09127551A (ko)
KR (1) KR100269095B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102365355B1 (ko) 2021-05-14 2022-02-23 신명전력 주식회사 외력, 내력에 의한 수배전반 보호장치

Families Citing this family (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7852545B2 (en) 1994-05-05 2010-12-14 Qualcomm Mems Technologies, Inc. Method and device for modulating light
US7460291B2 (en) * 1994-05-05 2008-12-02 Idc, Llc Separable modulator
US7808694B2 (en) * 1994-05-05 2010-10-05 Qualcomm Mems Technologies, Inc. Method and device for modulating light
US7830588B2 (en) * 1996-12-19 2010-11-09 Qualcomm Mems Technologies, Inc. Method of making a light modulating display device and associated transistor circuitry and structures thereof
JP3346217B2 (ja) * 1997-04-04 2002-11-18 カシオ計算機株式会社 配線の形成方法および表示装置の製造方法
JPH11258633A (ja) * 1998-03-13 1999-09-24 Toshiba Corp 表示装置用アレイ基板の製造方法
JPH11258632A (ja) * 1998-03-13 1999-09-24 Toshiba Corp 表示装置用アレイ基板
JP3980167B2 (ja) 1998-04-07 2007-09-26 株式会社日立製作所 Ｔｆｔ電極基板
US8928967B2 (en) 1998-04-08 2015-01-06 Qualcomm Mems Technologies, Inc. Method and device for modulating light
WO1999052006A2 (en) * 1998-04-08 1999-10-14 Etalon, Inc. Interferometric modulation of radiation
KR100430232B1 (ko) * 1998-12-21 2004-12-31 엘지.필립스 엘시디 주식회사 액정표시장치및액정표시장치의축적캐패시터
WO2003007049A1 (en) * 1999-10-05 2003-01-23 Iridigm Display Corporation Photonic mems and structures
TW451447B (en) * 1999-12-31 2001-08-21 Samsung Electronics Co Ltd Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same
US6825488B2 (en) * 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4118484B2 (ja) * 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4118485B2 (ja) * 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4700160B2 (ja) 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP4683688B2 (ja) 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4393662B2 (ja) 2000-03-17 2010-01-06 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4785229B2 (ja) 2000-05-09 2011-10-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7456911B2 (en) * 2000-08-14 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6465297B1 (en) * 2000-10-05 2002-10-15 Motorola, Inc. Method of manufacturing a semiconductor component having a capacitor
US7071037B2 (en) 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP3946547B2 (ja) * 2001-06-05 2007-07-18 シャープ株式会社 アクティブマトリクス基板および表示装置ならびに検出装置
KR20030075046A (ko) * 2002-03-15 2003-09-22 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 그 제조 방법
TWI227350B (en) * 2003-07-18 2005-02-01 Au Optronics Corp Active elements array structure
US7476327B2 (en) * 2004-05-04 2009-01-13 Idc, Llc Method of manufacture for microelectromechanical devices
US7208420B1 (en) 2004-07-22 2007-04-24 Lam Research Corporation Method for selectively etching an aluminum containing layer
US7130104B2 (en) * 2004-09-27 2006-10-31 Idc, Llc Methods and devices for inhibiting tilting of a mirror in an interferometric modulator
US7289259B2 (en) 2004-09-27 2007-10-30 Idc, Llc Conductive bus structure for interferometric modulator array
US7564612B2 (en) * 2004-09-27 2009-07-21 Idc, Llc Photonic MEMS and structures
US7936497B2 (en) * 2004-09-27 2011-05-03 Qualcomm Mems Technologies, Inc. MEMS device having deformable membrane characterized by mechanical persistence
US7302157B2 (en) * 2004-09-27 2007-11-27 Idc, Llc System and method for multi-level brightness in interferometric modulation
US7304784B2 (en) * 2004-09-27 2007-12-04 Idc, Llc Reflective display device having viewable display on both sides
US7372613B2 (en) * 2004-09-27 2008-05-13 Idc, Llc Method and device for multistate interferometric light modulation
US7630119B2 (en) * 2004-09-27 2009-12-08 Qualcomm Mems Technologies, Inc. Apparatus and method for reducing slippage between structures in an interferometric modulator
US7527995B2 (en) * 2004-09-27 2009-05-05 Qualcomm Mems Technologies, Inc. Method of making prestructure for MEMS systems
US7420725B2 (en) * 2004-09-27 2008-09-02 Idc, Llc Device having a conductive light absorbing mask and method for fabricating same
US7583429B2 (en) 2004-09-27 2009-09-01 Idc, Llc Ornamental display device
US7944599B2 (en) 2004-09-27 2011-05-17 Qualcomm Mems Technologies, Inc. Electromechanical device with optical function separated from mechanical and electrical function
US8008736B2 (en) * 2004-09-27 2011-08-30 Qualcomm Mems Technologies, Inc. Analog interferometric modulator device
US7884989B2 (en) * 2005-05-27 2011-02-08 Qualcomm Mems Technologies, Inc. White interferometric modulators and methods for forming the same
JP4301227B2 (ja) * 2005-09-15 2009-07-22 セイコーエプソン株式会社 電気光学装置及びその製造方法、電子機器並びにコンデンサー
US7916980B2 (en) 2006-01-13 2011-03-29 Qualcomm Mems Technologies, Inc. Interconnect structure for MEMS device
US7550810B2 (en) * 2006-02-23 2009-06-23 Qualcomm Mems Technologies, Inc. MEMS device having a layer movable at asymmetric rates
US7649671B2 (en) * 2006-06-01 2010-01-19 Qualcomm Mems Technologies, Inc. Analog interferometric modulator device with electrostatic actuation and release
US7835061B2 (en) * 2006-06-28 2010-11-16 Qualcomm Mems Technologies, Inc. Support structures for free-standing electromechanical devices
US7527998B2 (en) * 2006-06-30 2009-05-05 Qualcomm Mems Technologies, Inc. Method of manufacturing MEMS devices providing air gap control
US7684106B2 (en) * 2006-11-02 2010-03-23 Qualcomm Mems Technologies, Inc. Compatible MEMS switch architecture
US8115987B2 (en) * 2007-02-01 2012-02-14 Qualcomm Mems Technologies, Inc. Modulating the intensity of light from an interferometric reflector
US7742220B2 (en) * 2007-03-28 2010-06-22 Qualcomm Mems Technologies, Inc. Microelectromechanical device and method utilizing conducting layers separated by stops
US7643202B2 (en) * 2007-05-09 2010-01-05 Qualcomm Mems Technologies, Inc. Microelectromechanical system having a dielectric movable membrane and a mirror
US7715085B2 (en) * 2007-05-09 2010-05-11 Qualcomm Mems Technologies, Inc. Electromechanical system having a dielectric movable membrane and a mirror
US7782517B2 (en) * 2007-06-21 2010-08-24 Qualcomm Mems Technologies, Inc. Infrared and dual mode displays
US7630121B2 (en) 2007-07-02 2009-12-08 Qualcomm Mems Technologies, Inc. Electromechanical device with optical function separated from mechanical and electrical function
EP2183623A1 (en) 2007-07-31 2010-05-12 Qualcomm Mems Technologies, Inc. Devices for enhancing colour shift of interferometric modulators
US7773286B2 (en) * 2007-09-14 2010-08-10 Qualcomm Mems Technologies, Inc. Periodic dimple array
US7847999B2 (en) 2007-09-14 2010-12-07 Qualcomm Mems Technologies, Inc. Interferometric modulator display devices
US20090078316A1 (en) * 2007-09-24 2009-03-26 Qualcomm Incorporated Interferometric photovoltaic cell
US8058549B2 (en) * 2007-10-19 2011-11-15 Qualcomm Mems Technologies, Inc. Photovoltaic devices with integrated color interferometric film stacks
JP5209727B2 (ja) * 2007-10-19 2013-06-12 クォルコム・メムズ・テクノロジーズ・インコーポレーテッド 一体型光起電力デバイスを有するディスプレイ
US8054527B2 (en) * 2007-10-23 2011-11-08 Qualcomm Mems Technologies, Inc. Adjustably transmissive MEMS-based devices
US20090293955A1 (en) * 2007-11-07 2009-12-03 Qualcomm Incorporated Photovoltaics with interferometric masks
US8941631B2 (en) * 2007-11-16 2015-01-27 Qualcomm Mems Technologies, Inc. Simultaneous light collection and illumination on an active display
US7715079B2 (en) * 2007-12-07 2010-05-11 Qualcomm Mems Technologies, Inc. MEMS devices requiring no mechanical support
KR20100109924A (ko) * 2007-12-21 2010-10-11 퀄컴 엠이엠스 테크놀로지스, 인크. 다중접합 광기전력 전지
US8164821B2 (en) * 2008-02-22 2012-04-24 Qualcomm Mems Technologies, Inc. Microelectromechanical device with thermal expansion balancing layer or stiffening layer
US7944604B2 (en) * 2008-03-07 2011-05-17 Qualcomm Mems Technologies, Inc. Interferometric modulator in transmission mode
US7612933B2 (en) * 2008-03-27 2009-11-03 Qualcomm Mems Technologies, Inc. Microelectromechanical device with spacing layer
US7898723B2 (en) * 2008-04-02 2011-03-01 Qualcomm Mems Technologies, Inc. Microelectromechanical systems display element with photovoltaic structure
US7969638B2 (en) * 2008-04-10 2011-06-28 Qualcomm Mems Technologies, Inc. Device having thin black mask and method of fabricating the same
US7746539B2 (en) * 2008-06-25 2010-06-29 Qualcomm Mems Technologies, Inc. Method for packing a display device and the device obtained thereof
US7768690B2 (en) * 2008-06-25 2010-08-03 Qualcomm Mems Technologies, Inc. Backlight displays
US8023167B2 (en) * 2008-06-25 2011-09-20 Qualcomm Mems Technologies, Inc. Backlight displays
US7859740B2 (en) * 2008-07-11 2010-12-28 Qualcomm Mems Technologies, Inc. Stiction mitigation with integrated mech micro-cantilevers through vertical stress gradient control
US7855826B2 (en) * 2008-08-12 2010-12-21 Qualcomm Mems Technologies, Inc. Method and apparatus to reduce or eliminate stiction and image retention in interferometric modulator devices
US8358266B2 (en) * 2008-09-02 2013-01-22 Qualcomm Mems Technologies, Inc. Light turning device with prismatic light turning features
US20100096011A1 (en) * 2008-10-16 2010-04-22 Qualcomm Mems Technologies, Inc. High efficiency interferometric color filters for photovoltaic modules
US8270056B2 (en) * 2009-03-23 2012-09-18 Qualcomm Mems Technologies, Inc. Display device with openings between sub-pixels and method of making same
WO2010138761A1 (en) * 2009-05-29 2010-12-02 Qualcomm Mems Technologies, Inc. Illumination devices and methods of fabrication thereof
US8270062B2 (en) * 2009-09-17 2012-09-18 Qualcomm Mems Technologies, Inc. Display device with at least one movable stop element
US8488228B2 (en) * 2009-09-28 2013-07-16 Qualcomm Mems Technologies, Inc. Interferometric display with interferometric reflector
CN102834761A (zh) 2010-04-09 2012-12-19 高通Mems科技公司 机电装置的机械层及其形成方法
JP2013544370A (ja) 2010-08-17 2013-12-12 クォルコム・メムズ・テクノロジーズ・インコーポレーテッド 干渉ディスプレイデバイスの電荷中性電極の作動及び較正
US9057872B2 (en) 2010-08-31 2015-06-16 Qualcomm Mems Technologies, Inc. Dielectric enhanced mirror for IMOD display
US9134527B2 (en) 2011-04-04 2015-09-15 Qualcomm Mems Technologies, Inc. Pixel via and methods of forming the same
US8963159B2 (en) 2011-04-04 2015-02-24 Qualcomm Mems Technologies, Inc. Pixel via and methods of forming the same
US8659816B2 (en) 2011-04-25 2014-02-25 Qualcomm Mems Technologies, Inc. Mechanical layer and methods of making the same
US8736939B2 (en) 2011-11-04 2014-05-27 Qualcomm Mems Technologies, Inc. Matching layer thin-films for an electromechanical systems reflective display device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03269521A (ja) * 1990-03-20 1991-12-02 Hitachi Ltd 液晶表示装置
JPH04178634A (ja) * 1990-11-14 1992-06-25 Nec Corp 液晶ディスプレイ用ｔｆｔ基板
EP0530972B1 (en) * 1991-08-02 1997-11-05 Canon Kabushiki Kaisha Liquid crystal image display unit
JPH0553139A (ja) * 1991-08-26 1993-03-05 Nec Corp 薄膜トランジスタ素子アレイ
JPH06160901A (ja) * 1992-11-20 1994-06-07 Sanyo Electric Co Ltd 液晶表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102365355B1 (ko) 2021-05-14 2022-02-23 신명전력 주식회사 외력, 내력에 의한 수배전반 보호장치

Also Published As

Publication number Publication date
JPH09127551A (ja) 1997-05-16
US5734177A (en) 1998-03-31
KR970024311A (ko) 1997-05-30

Similar Documents

Publication Publication Date Title
KR100269095B1 (ko) 반도체장치,액티브매트릭스기판및그의제조방법
US5864150A (en) Hybrid polysilicon/amorphous silicon TFT and method of fabrication
US5585647A (en) Integrated circuit device having an insulating substrate, and a liquid crystal display device having an insulating substrate
US6414345B1 (en) Semiconductor device including active matrix circuit
US5990491A (en) Active matrix device utilizing light shielding means for thin film transistors
US5686328A (en) Semiconductor device and process for fabricating the same
CN1873989B (zh) 薄膜晶体管以及制造薄膜晶体管基板的方法
TWI289718B (en) Thin film transistor array panel and manufacturing method thereof
KR100205373B1 (ko) 액정표시소자의 제조방법
GB2311159A (en) Active matrix liquid crystal display
JP3454340B2 (ja) 液晶表示装置
JPH06194689A (ja) アクティブマトリックス基板とその製造方法
TW200403857A (en) Electronic devices comprising bottom-gate TFTs and their manufacture
US5677547A (en) Thin film transistor and display device including same
US6144422A (en) Thin film transistor having a vertical structure and a method of manufacturing the same
JP3005918B2 (ja) アクティブマトリクスパネル
US6534350B2 (en) Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step
JP3105408B2 (ja) 液晶表示素子
JP2000206566A (ja) 薄膜半導体装置
JP2001125510A (ja) アクティブマトリクス型ｅｌ表示装置
JPH10133233A (ja) アクティブマトリクス型表示回路およびその作製方法
JP2004325627A (ja) アクティブマトリクス基板および表示装置
JP3287806B2 (ja) アクティブマトリクス基板
JPH0784285A (ja) 液晶表示装置
JP3498912B2 (ja) アクティブマトリクス基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060711

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee