JPH10270446A - 多層配線層および金属配線層の形成方法 - Google Patents
多層配線層および金属配線層の形成方法Info
- Publication number
- JPH10270446A JPH10270446A JP9090110A JP9011097A JPH10270446A JP H10270446 A JPH10270446 A JP H10270446A JP 9090110 A JP9090110 A JP 9090110A JP 9011097 A JP9011097 A JP 9011097A JP H10270446 A JPH10270446 A JP H10270446A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- layer
- multilayer wiring
- substrate
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 title claims description 18
- 239000002184 metal Substances 0.000 title claims description 18
- 238000000034 method Methods 0.000 title claims description 16
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000000203 mixture Substances 0.000 claims description 11
- 239000000654 additive Substances 0.000 claims description 7
- 230000000996 additive effect Effects 0.000 claims description 7
- 238000012545 processing Methods 0.000 claims description 5
- 239000002245 particle Substances 0.000 claims description 4
- 229910052761 rare earth metal Inorganic materials 0.000 claims description 4
- 239000013078 crystal Substances 0.000 abstract description 23
- 230000007547 defect Effects 0.000 abstract description 11
- 238000013508 migration Methods 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 239000011449 brick Substances 0.000 abstract description 2
- 230000006835 compression Effects 0.000 abstract 1
- 238000007906 compression Methods 0.000 abstract 1
- 230000002040 relaxant effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 65
- 239000000463 material Substances 0.000 description 22
- 239000004973 liquid crystal related substance Substances 0.000 description 16
- 239000010409 thin film Substances 0.000 description 15
- 239000010408 film Substances 0.000 description 13
- 230000035882 stress Effects 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 10
- 239000000956 alloy Substances 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 229910018138 Al-Y Inorganic materials 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000005012 migration Effects 0.000 description 3
- 229910018182 Al—Cu Inorganic materials 0.000 description 2
- 229910000946 Y alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910000765 intermetallic Inorganic materials 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 150000002910 rare earth metals Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910017758 Cu-Si Inorganic materials 0.000 description 1
- 229910017931 Cu—Si Inorganic materials 0.000 description 1
- 229910052692 Dysprosium Inorganic materials 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229910052772 Samarium Inorganic materials 0.000 description 1
- 229910052776 Thorium Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B15/00—Layered products comprising a layer of metal
- B32B15/02—Layer formed of wires, e.g. mesh
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53219—Aluminium alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12639—Adjacent, identical composition, components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12736—Al-base component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12736—Al-base component
- Y10T428/12764—Next to Al-base component
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 電極配線材料として、高熱安定性を有し、耐
ストレス・マイグレーション特性が優れ、ヒロックなど
の欠陥のない極めて電気抵抗の低い、実質的に単一の組
成からなる配線層を提供すること。 【解決手段】 基板上に形成され、少なくとも二層から
なる多層配線層であって、多層配線層の各層は実質的に
同一の成分からなり、かつ、各層の粒径は各層の厚みと
略同一である。配線層は実質的にＡｌを主成分とするこ
とが好ましい。Ａｌに対する添加元素としては希土類元
素が望ましく、さらに、そのうちでもＹが好適である。
添加元素の添加量は３．０原子％以下にすることによっ
て、配線層に要求される十分に低い電気抵抗である３．
０〜５．０μΩｃｍを実現できる。
ストレス・マイグレーション特性が優れ、ヒロックなど
の欠陥のない極めて電気抵抗の低い、実質的に単一の組
成からなる配線層を提供すること。 【解決手段】 基板上に形成され、少なくとも二層から
なる多層配線層であって、多層配線層の各層は実質的に
同一の成分からなり、かつ、各層の粒径は各層の厚みと
略同一である。配線層は実質的にＡｌを主成分とするこ
とが好ましい。Ａｌに対する添加元素としては希土類元
素が望ましく、さらに、そのうちでもＹが好適である。
添加元素の添加量は３．０原子％以下にすることによっ
て、配線層に要求される十分に低い電気抵抗である３．
０〜５．０μΩｃｍを実現できる。
Description
【０００１】
【産業上の利用分野】本発明は、液晶ディスプレイの電
極配線材料として、ストレス・マイグレーションとして
のヒロックやウィスカーの発生を完全に抑制した低抵抗
かつ高熱安定性の電極構造およびその形成方法に関す
る。
極配線材料として、ストレス・マイグレーションとして
のヒロックやウィスカーの発生を完全に抑制した低抵抗
かつ高熱安定性の電極構造およびその形成方法に関す
る。
【０００２】
【従来技術】半導体デバイスに用いられる低抵抗の電極
配線材料には従来Ｃｕ、Ａｌ、Ｍｏ、Ｔａ、Ｗなどの純
金属やＡｌ−Ｃｕ、Ａｌ−Ｃｕ−Ｓｉ、Ａｌ−Ｐｄなど
の合金材料が用いられている。一方、最近特にフラット
パネル・ディスプレイとして注目されている液晶ディス
プレイの電極材料では、大画面化による大面積配線、高
精細化による高集積配線、ガラス基板上への成膜である
アレイ形成など従来よりもより優れた特性が要求されて
いる。図１に薄膜トランジスタ(Thin-Film Transistor:
TFT)をアクティブ素子にもつ液晶ディスプレイのアレ
イの一画素部の概略図を示す。一つの画素開口部１に表
示電極２、ゲート線３、ゲート電極３Ａ、データ線４、
ドレイン電極４Ａ、ソース電極５、ＴＦＴアクティブ素
子６が配設されている。ゲート線３の信号によってＴＦ
ＴがＯＮになると、データ線４の電位がソース電極５を
介して接続された画素電極２に等しくなる。その結果、
画素電極２の紙面方向上部に封入された液晶が配向し、
その画素が表示状態になる。ここで、本願発明が対象と
する液晶ディスプレイのアレイの電極配線材料は、ゲー
ト線３、ゲート電極３Ａ、データ線４、ドレイン電極４
Ａ、ソース電極５を指す。
配線材料には従来Ｃｕ、Ａｌ、Ｍｏ、Ｔａ、Ｗなどの純
金属やＡｌ−Ｃｕ、Ａｌ−Ｃｕ−Ｓｉ、Ａｌ−Ｐｄなど
の合金材料が用いられている。一方、最近特にフラット
パネル・ディスプレイとして注目されている液晶ディス
プレイの電極材料では、大画面化による大面積配線、高
精細化による高集積配線、ガラス基板上への成膜である
アレイ形成など従来よりもより優れた特性が要求されて
いる。図１に薄膜トランジスタ(Thin-Film Transistor:
TFT)をアクティブ素子にもつ液晶ディスプレイのアレ
イの一画素部の概略図を示す。一つの画素開口部１に表
示電極２、ゲート線３、ゲート電極３Ａ、データ線４、
ドレイン電極４Ａ、ソース電極５、ＴＦＴアクティブ素
子６が配設されている。ゲート線３の信号によってＴＦ
ＴがＯＮになると、データ線４の電位がソース電極５を
介して接続された画素電極２に等しくなる。その結果、
画素電極２の紙面方向上部に封入された液晶が配向し、
その画素が表示状態になる。ここで、本願発明が対象と
する液晶ディスプレイのアレイの電極配線材料は、ゲー
ト線３、ゲート電極３Ａ、データ線４、ドレイン電極４
Ａ、ソース電極５を指す。
【０００３】液晶ディスプレイの電極配線材料の要求特
性としてはまず電気抵抗が小さいことである。電気抵抗
が大きいと特に液晶ディスプレイの大画面化に当たっ
て、信号の遅延、発熱などの様々な問題を生じる。液晶
ディスプレイの配線材料には電気抵抗の低い純Ａｌがし
ばしば用いられている。純Ａｌはエッチング特性に優
れ、基板との密着性の観点からも好適な材料である。し
かし、純Ａｌは融点が低く、配線膜形成後の化学気相成
長(Chemical Vapor Deposition: CVD)プロセスにおける
熱工程によりヒロック(Hillock)やウィスカー(Whisker)
と呼ばれる欠陥を生じやすいという欠点があった。この
熱工程は通常３００〜４００℃で実施されるが、この工
程後に配線材料を電子顕微鏡などにより観察するとその
表面に微小な突起や棒状の結晶成長が観察されることが
ある。
性としてはまず電気抵抗が小さいことである。電気抵抗
が大きいと特に液晶ディスプレイの大画面化に当たっ
て、信号の遅延、発熱などの様々な問題を生じる。液晶
ディスプレイの配線材料には電気抵抗の低い純Ａｌがし
ばしば用いられている。純Ａｌはエッチング特性に優
れ、基板との密着性の観点からも好適な材料である。し
かし、純Ａｌは融点が低く、配線膜形成後の化学気相成
長(Chemical Vapor Deposition: CVD)プロセスにおける
熱工程によりヒロック(Hillock)やウィスカー(Whisker)
と呼ばれる欠陥を生じやすいという欠点があった。この
熱工程は通常３００〜４００℃で実施されるが、この工
程後に配線材料を電子顕微鏡などにより観察するとその
表面に微小な突起や棒状の結晶成長が観察されることが
ある。
【０００４】このような欠陥の例を図２に示す。図２は
配線層２０をガラス基板１７上に形成したものである。
一般に配線層は純Ａｌまたはその合金からなり、いくつ
かの結晶粒２１〜２６によって構成されている。ここ
で、結晶２２からヒゲ状に長く伸びる部分３０がウィス
カーと呼ばれるものであり、また、結晶２４の一部が隆
起した部分４０がヒロックと呼ばれるものである。これ
らのウィスカー３０やヒロック４０(以下、ヒロックな
どという)が生じると配線材料層の平滑性が失われ、配
線材料層上に後工程で成膜される窒化膜や酸化膜が下地
の凹凸をなぞって成膜されてしまうため、ヒロックなど
の発生は液晶ディスプレイの製造工程上極めて大きな問
題となる。ヒロックの発生メカニズムは確定されていな
いが、加熱による薄膜と基板との線膨張係数の差によっ
て薄膜に圧縮応力が作用すると、この圧縮応力を駆動力
として粒界に沿ってＡｌ原子が配線層の表面に向かって
移動することによって発生すると考えられている。
配線層２０をガラス基板１７上に形成したものである。
一般に配線層は純Ａｌまたはその合金からなり、いくつ
かの結晶粒２１〜２６によって構成されている。ここ
で、結晶２２からヒゲ状に長く伸びる部分３０がウィス
カーと呼ばれるものであり、また、結晶２４の一部が隆
起した部分４０がヒロックと呼ばれるものである。これ
らのウィスカー３０やヒロック４０(以下、ヒロックな
どという)が生じると配線材料層の平滑性が失われ、配
線材料層上に後工程で成膜される窒化膜や酸化膜が下地
の凹凸をなぞって成膜されてしまうため、ヒロックなど
の発生は液晶ディスプレイの製造工程上極めて大きな問
題となる。ヒロックの発生メカニズムは確定されていな
いが、加熱による薄膜と基板との線膨張係数の差によっ
て薄膜に圧縮応力が作用すると、この圧縮応力を駆動力
として粒界に沿ってＡｌ原子が配線層の表面に向かって
移動することによって発生すると考えられている。
【０００５】高融点金属であるＣｒ、Ｔｉ、Ｔａ、Ｍｏ
Ｔａなどを配線材料に使用すれば粒界に沿っての原子拡
散が起こりにくいためヒロックの発生を防止できる。し
かし、これらの高融点金属はおしなべて比抵抗が５０μ
Ωｃｍ以上と高く(Ａｌは３μΩｃｍ程度である)、液晶
ディスプレイの大型化の傾向に沿わない配線材料であ
る。
Ｔａなどを配線材料に使用すれば粒界に沿っての原子拡
散が起こりにくいためヒロックの発生を防止できる。し
かし、これらの高融点金属はおしなべて比抵抗が５０μ
Ωｃｍ以上と高く(Ａｌは３μΩｃｍ程度である)、液晶
ディスプレイの大型化の傾向に沿わない配線材料であ
る。
【０００６】
【発明が解決しようとする課題】本願発明の第一の目的
は、電極配線材料、特に液晶ディスプレイに使用される
電極配線材料として、高熱安定性を有し、耐ストレス・
マイグレーション特性が優れ、ヒロックなどの欠陥のな
い極めて電気抵抗の低い配線層を提供することである。
本願発明の第二の目的は、高熱安定性、ヒロックなどの
欠陥の発生少、低電気抵抗という前記特性を具備しつ
つ、他の金属薄膜との積層構造をとらずに、Ａｌ合金薄
膜の多層膜を成膜する方法を提供することである。
は、電極配線材料、特に液晶ディスプレイに使用される
電極配線材料として、高熱安定性を有し、耐ストレス・
マイグレーション特性が優れ、ヒロックなどの欠陥のな
い極めて電気抵抗の低い配線層を提供することである。
本願発明の第二の目的は、高熱安定性、ヒロックなどの
欠陥の発生少、低電気抵抗という前記特性を具備しつ
つ、他の金属薄膜との積層構造をとらずに、Ａｌ合金薄
膜の多層膜を成膜する方法を提供することである。
【０００７】
【課題を解決するための手段】本願発明の課題は、基板
上に形成され、実質的に単一の成分を有する少なくとも
二層からなる多層配線層を提供することによって解決で
きる。特に、本願発明は基板上に形成された少なくとも
二層からなる多層配線層であって、多層配線層の各層は
実質的に同一の成分からなり、かつ、各層の粒径は各層
の厚みと略同一であることを特徴とする多層配線層によ
って解決できる。また、結晶粒径ｄと各層の厚みｈの比
ｄ／ｈは好ましくは１であることが望ましいが、これら
の関係は０．５＜ｄ／ｈ＜２の範囲にあれば本願発明の
目的を実現可能である。
上に形成され、実質的に単一の成分を有する少なくとも
二層からなる多層配線層を提供することによって解決で
きる。特に、本願発明は基板上に形成された少なくとも
二層からなる多層配線層であって、多層配線層の各層は
実質的に同一の成分からなり、かつ、各層の粒径は各層
の厚みと略同一であることを特徴とする多層配線層によ
って解決できる。また、結晶粒径ｄと各層の厚みｈの比
ｄ／ｈは好ましくは１であることが望ましいが、これら
の関係は０．５＜ｄ／ｈ＜２の範囲にあれば本願発明の
目的を実現可能である。
【０００８】本願発明では実質的にＡｌを主成分とする
ことが好ましい。Ａｌに対する添加元素としては希土類
元素が望ましく、さらに、そのうちでもＹが好適であ
る。添加元素の添加量は３．０原子％以下にすることに
よって、配線層に要求される十分に低い電気抵抗である
３．０〜５．０μΩｃｍを実現できる。
ことが好ましい。Ａｌに対する添加元素としては希土類
元素が望ましく、さらに、そのうちでもＹが好適であ
る。添加元素の添加量は３．０原子％以下にすることに
よって、配線層に要求される十分に低い電気抵抗である
３．０〜５．０μΩｃｍを実現できる。
【０００９】また、本願発明はヒロック等の結果を防止
するための金属配線層の形成方法も含む。本願発明に係
わる金属配線層の形成方法は、基板上に形成された金属
配線層の表面の凹凸の発生を防止する金属配線層の形成
方法であって、金属配線層のうち第一の層を基板上に形
成し、第一の層の上にこれと実質的に同一の組成を有す
る層を連続放電により全面に形成することによる。
するための金属配線層の形成方法も含む。本願発明に係
わる金属配線層の形成方法は、基板上に形成された金属
配線層の表面の凹凸の発生を防止する金属配線層の形成
方法であって、金属配線層のうち第一の層を基板上に形
成し、第一の層の上にこれと実質的に同一の組成を有す
る層を連続放電により全面に形成することによる。
【００１０】
【発明の原理】本願発明ではＡｌをベースとしてそれに
添加元素としてＹなどを加え、略同一の組成を有する複
数の金属層の積層構造を形成し、前記特性を満たすもの
である。一般的にはＡｌに添加元素を加えると電気抵抗
は増大する傾向にある。特に添加元素がＡｌ地に固溶し
ている場合はこの傾向が強い。したがって、微量の添加
で耐熱特性を改善し、ヒロックなどの欠陥発生を防止で
きる元素を探究するとともに、同一材料、同一処理室か
つ連続放電により積層構造を形成し、耐ストレス・マイ
グレーション特性の優れた低電気抵抗の配線構造を形成
することを試みた。
添加元素としてＹなどを加え、略同一の組成を有する複
数の金属層の積層構造を形成し、前記特性を満たすもの
である。一般的にはＡｌに添加元素を加えると電気抵抗
は増大する傾向にある。特に添加元素がＡｌ地に固溶し
ている場合はこの傾向が強い。したがって、微量の添加
で耐熱特性を改善し、ヒロックなどの欠陥発生を防止で
きる元素を探究するとともに、同一材料、同一処理室か
つ連続放電により積層構造を形成し、耐ストレス・マイ
グレーション特性の優れた低電気抵抗の配線構造を形成
することを試みた。
【００１１】本願発明の原理はヒロックなどの発生原因
から導かれるものである。つまり、上述したように、ヒ
ロックなどの発生メカニズムは、加熱による薄膜と基板
との線膨張係数の差によって作用する圧縮応力を駆動力
として粒界に沿ってＡｌ原子が移動することによって発
生すると考えられている。従来の高融点金属元素添加型
の合金による解決方法は、むしろ、これらの添加元素と
Ａｌとの金属間化合物の析出によって粒界に沿うＡｌ原
子の拡散による結晶粒の成長を抑制することにあった。
この解決方法はヒロック等の根本的な原因となる圧縮応
力の軽減に着目することなく、これを容認しつつ専らＡ
ｌ原子の拡散を抑制するというものであった。
から導かれるものである。つまり、上述したように、ヒ
ロックなどの発生メカニズムは、加熱による薄膜と基板
との線膨張係数の差によって作用する圧縮応力を駆動力
として粒界に沿ってＡｌ原子が移動することによって発
生すると考えられている。従来の高融点金属元素添加型
の合金による解決方法は、むしろ、これらの添加元素と
Ａｌとの金属間化合物の析出によって粒界に沿うＡｌ原
子の拡散による結晶粒の成長を抑制することにあった。
この解決方法はヒロック等の根本的な原因となる圧縮応
力の軽減に着目することなく、これを容認しつつ専らＡ
ｌ原子の拡散を抑制するというものであった。
【００１２】しかし、ヒロック等が上述したような発生
メカニズムを有するものであると推測される以上、より
抜本的な対策によってこれを抑制すべきである。本願発
明ではかかる解決方法を発展させ、配線層の組成ではな
くむしろその結晶構造に着目した。つまり、本願発明で
は配線層の構造を多層膜とし、各層を形成する結晶粒の
粒径を各層の厚みとほぼ同一にするという結晶構造を採
用した。
メカニズムを有するものであると推測される以上、より
抜本的な対策によってこれを抑制すべきである。本願発
明ではかかる解決方法を発展させ、配線層の組成ではな
くむしろその結晶構造に着目した。つまり、本願発明で
は配線層の構造を多層膜とし、各層を形成する結晶粒の
粒径を各層の厚みとほぼ同一にするという結晶構造を採
用した。
【００１３】本願発明の構造を模式的に図３に示す。つ
まり、本願発明に係わる結晶構造は基板１７上に配線層
５０が複数の層５２、５４、５６によって形成されてい
る。複数の層５２、５４、５６のそれぞれの層は実質的
に同一の組成からなる。また、各結晶粒６０の径ｄは各
層５２、５４、５６の厚さｈと好ましくは略同一、また
は、０．５＜ｄ／ｔ＜２の関係を具備することが望まし
い。かかる構造により本願発明の構造はあたかも煉瓦の
ブロックが順次積み重なったような構造となる。
まり、本願発明に係わる結晶構造は基板１７上に配線層
５０が複数の層５２、５４、５６によって形成されてい
る。複数の層５２、５４、５６のそれぞれの層は実質的
に同一の組成からなる。また、各結晶粒６０の径ｄは各
層５２、５４、５６の厚さｈと好ましくは略同一、また
は、０．５＜ｄ／ｔ＜２の関係を具備することが望まし
い。かかる構造により本願発明の構造はあたかも煉瓦の
ブロックが順次積み重なったような構造となる。
【００１４】この結晶構造によってヒロック等が防止で
きるメカニズムは以下のように推測される。まず、第一
に、本願発明の構造によれば各結晶粒の大きさがほぼ均
一であるから、配線層と基板との線膨張係数の差によっ
て作用する圧縮応力を緩和しやすい。つまり、結晶粒の
大きさがバラバラである場合は、小さい結晶粒に係わる
粒界に応力集中を生じる等のメカニズムによりヒロック
等の発生が促進されるが、結晶粒の大きさが均一であれ
ば応力集中の可能性が少ない。
きるメカニズムは以下のように推測される。まず、第一
に、本願発明の構造によれば各結晶粒の大きさがほぼ均
一であるから、配線層と基板との線膨張係数の差によっ
て作用する圧縮応力を緩和しやすい。つまり、結晶粒の
大きさがバラバラである場合は、小さい結晶粒に係わる
粒界に応力集中を生じる等のメカニズムによりヒロック
等の発生が促進されるが、結晶粒の大きさが均一であれ
ば応力集中の可能性が少ない。
【００１５】また、第二に、各結晶粒は最大でも１００
ｎｍ径と比較的小さい。かかる小さい結晶粒では添加元
素が粒内に局在することが比較的少なく、粒界に沿って
偏析するので、ヒロックなどの原因になるＡｌ原子の結
晶粒界での表面への拡散を抑制することができると考え
られる。つまり、この多層膜構造においては、各層間の
界面には特にＡｌ原子の移動を妨げるような薄膜は存在
しないが、かかる粒径のそろった界面では、添加元素と
Ａｌとの金属間化合物の析出によって粒界に沿うＡｌ原
子の拡散による結晶粒の成長がより有効に抑制できる。
ｎｍ径と比較的小さい。かかる小さい結晶粒では添加元
素が粒内に局在することが比較的少なく、粒界に沿って
偏析するので、ヒロックなどの原因になるＡｌ原子の結
晶粒界での表面への拡散を抑制することができると考え
られる。つまり、この多層膜構造においては、各層間の
界面には特にＡｌ原子の移動を妨げるような薄膜は存在
しないが、かかる粒径のそろった界面では、添加元素と
Ａｌとの金属間化合物の析出によって粒界に沿うＡｌ原
子の拡散による結晶粒の成長がより有効に抑制できる。
【００１６】第三に、本願発明の構造によれば複数の層
からなっているので、基板と配線層の線膨張係数の差か
ら生じた熱応力が各層毎に少しずつ応力緩和する。従っ
て、表面に近い層ではヒロック等の原因となる圧縮応力
が小さくなっていることも考えられる。
からなっているので、基板と配線層の線膨張係数の差か
ら生じた熱応力が各層毎に少しずつ応力緩和する。従っ
て、表面に近い層ではヒロック等の原因となる圧縮応力
が小さくなっていることも考えられる。
【００１７】最後に、本願発明の構造によればＡｌ原子
の拡散経路である粒界の経路が複雑である。従って、基
板表面に近いＡｌ層から原子が拡散するのに湾曲した複
雑な粒界をたどる必要があり、いきおい拡散が途中で阻
止されやすい。例えば、図３を参照して、Ａｌ原子が拡
散によって表面に達するには、経路６５をたどる必要が
あるが、途中に粒界の屈曲点６６、６７、６８等があ
り、Ａｌの拡散が阻害されやすい。さらに、基板に対し
て平行な方向に走る粒界では圧縮応力による駆動力が働
かず、従って、拡散自体抑制される方向にある。
の拡散経路である粒界の経路が複雑である。従って、基
板表面に近いＡｌ層から原子が拡散するのに湾曲した複
雑な粒界をたどる必要があり、いきおい拡散が途中で阻
止されやすい。例えば、図３を参照して、Ａｌ原子が拡
散によって表面に達するには、経路６５をたどる必要が
あるが、途中に粒界の屈曲点６６、６７、６８等があ
り、Ａｌの拡散が阻害されやすい。さらに、基板に対し
て平行な方向に走る粒界では圧縮応力による駆動力が働
かず、従って、拡散自体抑制される方向にある。
【００１８】以上は学会などの通説にしたがった説明で
あり、完全に実証されているわけではないが、以上のう
ちのいくつかの原理はヒロック等の防止という本願発明
に係わる顕著な効果に大きく寄与し、また、それ以外の
原理も何らかの寄与を有しているものと推測される。ど
れが支配的なメカニズムかは今後の研究を待つことにな
る。
あり、完全に実証されているわけではないが、以上のう
ちのいくつかの原理はヒロック等の防止という本願発明
に係わる顕著な効果に大きく寄与し、また、それ以外の
原理も何らかの寄与を有しているものと推測される。ど
れが支配的なメカニズムかは今後の研究を待つことにな
る。
【００１９】
【発明の実施の態様】具体的な薄膜の形成プロセスとと
もに本願発明の一つの実施の形態を以下、述べる。
もに本願発明の一つの実施の形態を以下、述べる。
【００２０】Ａｌ−Ｙ合金薄膜を同一処理室で連続的に
成膜し、その後同一処理室内において熱処理を３００℃
で行った。この結果、図４(添付断面写真)に示す通り各
層の厚みが５０ｎｍの多結晶構造をとる六層構造を得
た。
成膜し、その後同一処理室内において熱処理を３００℃
で行った。この結果、図４(添付断面写真)に示す通り各
層の厚みが５０ｎｍの多結晶構造をとる六層構造を得
た。
【００２１】図４の配線層の製造条件について示す。Ａ
ｌ−Ｙ合金(Ｙ含有率３．０原子％)ターゲットを用いて
成膜する。投入成膜電力は４４ｋＷ、成膜圧力は０．７
Ｐａであった。成膜装置は、ＤＣマグネトロン・タイプ
のスパッター装置を使用した。このスパッター装置に具
備された棒状マグネットの揺動は、３００ｎｍの厚みを
成膜するのに６回往復させた。この操作によって、配線
層のうち第一の層を基板上に形成した後に、第一の層上
に実質的に同一の組成を有する層を連続放電により全面
に形成できることになる。なお、本実施の形態では３０
０ｎｍの厚みの配線層を形成するために棒状マグネット
の揺動を３回往復させたが、これは工程の設計的条件で
ある。たとえば、２回の往復にすれば、４層・７５ｎｍ
の層が積層された配線層を得ることができる。各配線層
の厚さとしては最大でも１００ｎｍ程度が望ましいと考
えられる。
ｌ−Ｙ合金(Ｙ含有率３．０原子％)ターゲットを用いて
成膜する。投入成膜電力は４４ｋＷ、成膜圧力は０．７
Ｐａであった。成膜装置は、ＤＣマグネトロン・タイプ
のスパッター装置を使用した。このスパッター装置に具
備された棒状マグネットの揺動は、３００ｎｍの厚みを
成膜するのに６回往復させた。この操作によって、配線
層のうち第一の層を基板上に形成した後に、第一の層上
に実質的に同一の組成を有する層を連続放電により全面
に形成できることになる。なお、本実施の形態では３０
０ｎｍの厚みの配線層を形成するために棒状マグネット
の揺動を３回往復させたが、これは工程の設計的条件で
ある。たとえば、２回の往復にすれば、４層・７５ｎｍ
の層が積層された配線層を得ることができる。各配線層
の厚さとしては最大でも１００ｎｍ程度が望ましいと考
えられる。
【００２２】表１に作製したＡｌ−Ｙ合金薄膜の３００
℃、２ｘ１０-5ｔｏｒｒの真空中で１時間熱処理後のヒ
ロックおよびウィスカーの発生数とグレイン・サイズを
示す。発生したヒロックおよびウィスカーの数の測定
は、定量性を増すためにあらかじめ薄膜にビッカースの
硬度計により圧痕を１０箇所印加しておき、その周辺に
発生したものを数えた。表中には比較のため従来法によ
る純ＡｌとＡｌ−Ｃｕ（０．２重量％）の結果も示して
ある。
℃、２ｘ１０-5ｔｏｒｒの真空中で１時間熱処理後のヒ
ロックおよびウィスカーの発生数とグレイン・サイズを
示す。発生したヒロックおよびウィスカーの数の測定
は、定量性を増すためにあらかじめ薄膜にビッカースの
硬度計により圧痕を１０箇所印加しておき、その周辺に
発生したものを数えた。表中には比較のため従来法によ
る純ＡｌとＡｌ−Ｃｕ（０．２重量％）の結果も示して
ある。
【００２３】
【表１】 試料 ヒロック発生数 ウィスカー発生数 グレイン・サイズ(nm) 実施例 Ａｌ−Ｙ ０ ０ ５０〜６０ 比較例 純Ａｌ ３９ ３ ３３０〜５００ 比較例 Ａｌ−Ｃｕ １５ ０ １５０〜３００ 表１において、比較例は単層構造のものを用いた。
【００２４】表１から明らかなように本願発明のＡｌ−
Ｙ合金薄膜は、高い熱安定性とヒロックやウィスカーの
欠陥のない高信頼性で液晶ディスプレイの電極配線材料
として最適な合金かつ層構造であることがわかる。グレ
インサイズは従来法の両者と比較すると十分微細で、加
熱後の電気抵抗も測定すると４．０μΩｃｍ程度であっ
た。
Ｙ合金薄膜は、高い熱安定性とヒロックやウィスカーの
欠陥のない高信頼性で液晶ディスプレイの電極配線材料
として最適な合金かつ層構造であることがわかる。グレ
インサイズは従来法の両者と比較すると十分微細で、加
熱後の電気抵抗も測定すると４．０μΩｃｍ程度であっ
た。
【００２５】以上のとおり、本願発明によれば有効にヒ
ロックなどの欠陥を防止することが可能となる。そし
て、その原理は配線層の組成には直接は無関係であると
推測される。したがって、Ａｌを主成分とした配線層で
あれば、Ｙ以外の元素を添加元素として用いたとしても
同様の効果を得ることができる。特に、希土類金属元素
は互いに類似した性質を有している。従って、Ｙ以外の
希土類金属元素、例えば、Ｎｄ、Ｓｍ、Ｔｈ、Ｇｄ、Ｔ
ｂ、Ｄｙでも同様の効果を得ることができる。また、本
願発明の実施の形態の説明では各層が単一の組成を有す
ることを前提にしたが、複数の層のうちいくつかの層が
実質的に同一の組成を有していれば本願発明の所期の目
的は達成可能である。上述したように、本願発明は配線
層の組成ではなく、その結晶構造によってヒロック等を
防止するからである。全ての層を単一の組成とすれば、
同一処理室かつ連続放電によって多層配線層を形成でき
るのでプロセス上の利点は大きい。
ロックなどの欠陥を防止することが可能となる。そし
て、その原理は配線層の組成には直接は無関係であると
推測される。したがって、Ａｌを主成分とした配線層で
あれば、Ｙ以外の元素を添加元素として用いたとしても
同様の効果を得ることができる。特に、希土類金属元素
は互いに類似した性質を有している。従って、Ｙ以外の
希土類金属元素、例えば、Ｎｄ、Ｓｍ、Ｔｈ、Ｇｄ、Ｔ
ｂ、Ｄｙでも同様の効果を得ることができる。また、本
願発明の実施の形態の説明では各層が単一の組成を有す
ることを前提にしたが、複数の層のうちいくつかの層が
実質的に同一の組成を有していれば本願発明の所期の目
的は達成可能である。上述したように、本願発明は配線
層の組成ではなく、その結晶構造によってヒロック等を
防止するからである。全ての層を単一の組成とすれば、
同一処理室かつ連続放電によって多層配線層を形成でき
るのでプロセス上の利点は大きい。
【００２６】したがって、本願発明に係わる配線層の材
質として要求される点は以下のとおりである。第一に、
十分に電気抵抗が低いことが必要である。しかし、前述
したように、この要件は本願発明の前提たる条件に過ぎ
ない。一般的には配線層の電気抵抗は液晶表示ディスプ
レイの配線用途では５．０μΩｃｍ以下であることが望
ましいが、用途によってはこれよりも電気抵抗の高いも
のであっても利用可能である。第二に、多結晶構造を形
成しやすいということである。本願発明は配線層の構造
を多結晶により一層一層積み上げることによりヒロック
などの発生を防止するものである。したがって、この条
件は本願発明にとって本質的となる。また、第三に、配
線パターンを形成するためにドライエッチングが容易で
ある必要がある。このためには、たとえばＡｌ−Ｙ合金
であればＹ濃度が３．０原子％以下であることが望まし
い。
質として要求される点は以下のとおりである。第一に、
十分に電気抵抗が低いことが必要である。しかし、前述
したように、この要件は本願発明の前提たる条件に過ぎ
ない。一般的には配線層の電気抵抗は液晶表示ディスプ
レイの配線用途では５．０μΩｃｍ以下であることが望
ましいが、用途によってはこれよりも電気抵抗の高いも
のであっても利用可能である。第二に、多結晶構造を形
成しやすいということである。本願発明は配線層の構造
を多結晶により一層一層積み上げることによりヒロック
などの発生を防止するものである。したがって、この条
件は本願発明にとって本質的となる。また、第三に、配
線パターンを形成するためにドライエッチングが容易で
ある必要がある。このためには、たとえばＡｌ−Ｙ合金
であればＹ濃度が３．０原子％以下であることが望まし
い。
【００２７】なお、本明細書においては説明の都合上液
晶ディスプレイにおける配線材料および配線構造として
説明を行っているが、本願発明に係わる配線材料および
配線構造は(１)電気抵抗が小さく、(２)高温によってヒ
ロックなどの欠陥が生じてはならないという同様な要求
特性を有する他の用途においても使用し得るものであ
る。したがって、例えば半導体デバイスのための配線材
料および配線構造などにも適用可能である。
晶ディスプレイにおける配線材料および配線構造として
説明を行っているが、本願発明に係わる配線材料および
配線構造は(１)電気抵抗が小さく、(２)高温によってヒ
ロックなどの欠陥が生じてはならないという同様な要求
特性を有する他の用途においても使用し得るものであ
る。したがって、例えば半導体デバイスのための配線材
料および配線構造などにも適用可能である。
【００２８】
【発明の効果】３００℃程度の熱ストレスに対してもヒ
ロックなどの発生がなく、高信頼性で純Ａｌ材に近い電
気抵抗(３．０〜５．０μΩｃｍ)の低抵抗の配線が形成
できる。このため、将来の大型高精細液晶ディスプレイ
に要求されている低抵抗で信頼性の高い電極配線材に適
用できる。また、不純物濃度がこのように低い膜で前記
の効果が引き出せるため、今後の基板サイズの大型化に
ともなうスパッター・ターゲットの大型化にも容易に対
応でき、プロセス・コストを大幅に低減できる。
ロックなどの発生がなく、高信頼性で純Ａｌ材に近い電
気抵抗(３．０〜５．０μΩｃｍ)の低抵抗の配線が形成
できる。このため、将来の大型高精細液晶ディスプレイ
に要求されている低抵抗で信頼性の高い電極配線材に適
用できる。また、不純物濃度がこのように低い膜で前記
の効果が引き出せるため、今後の基板サイズの大型化に
ともなうスパッター・ターゲットの大型化にも容易に対
応でき、プロセス・コストを大幅に低減できる。
【図１】薄膜トランジスタ液晶ディスプレイのアレイ側
画素部の平面図である。
画素部の平面図である。
【図２】Ａｌ配線層に発生する典型的な表面欠陥の例を
示す図である。
示す図である。
【図３】本願発明に係わる新規な配線層の断面の模式図
である。
である。
【図４】本願発明の実施例の六層構造を示す断面写真
(透過型電子顕微鏡による)である。
(透過型電子顕微鏡による)である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高辻 博史 神奈川県大和市下鶴間1623番地14 日本ア イ・ビー・エム株式会社 大和事業所内 (72)発明者 辻本 勝浩 神奈川県大和市下鶴間1623番地14 日本ア イ・ビー・エム株式会社 大和事業所内
Claims (12)
- 【請求項１】基板上に形成された少なくとも二層からな
る多層配線層であって、 前記多層配線層の各層のうち少なくとも二つの層は実質
的に同一の成分からなり、かつ、前記各層の粒径は各層
の厚みと略同一であることを特徴とする、多層配線層。 - 【請求項２】請求項１に記載の多層配線層であって、前
記各層の粒径ｄと前記各層の厚みｈが０．５＜ｄ／ｈ＜
２の関係を具備することを特徴とする、多層配線層。 - 【請求項３】基板上に形成された少なくとも二層からな
る多層配線層であって、 前記多層配線層の各層のうち少なくとも二つの層は実質
的に同一の成分からなり、かつ、前記各層間の粒界が前
記基板の表面と実質的に平行であることを特徴とする、
多層配線層。 - 【請求項４】請求項１または請求項３記載の多層配線層
であって、実質的にＡｌを主成分とする、多層配線層。 - 【請求項５】請求項４に記載の多層配線層であって、Ｙ
の添加量が３．０原子％以下であることを特徴とする、
多層配線層。 - 【請求項６】請求項４に記載の多層配線層であって、添
加元素として希土類元素を少なくとも１種類含むことを
特徴とする、多層配線層。 - 【請求項７】請求項１乃至請求項６に記載の多層配線層
であって、電気抵抗が５．０μΩｃｍ以下であることを
特徴とする多層配線層。 - 【請求項８】請求項１乃至請求項６記載の多層配線層で
あって、前記各層の厚さが１００ｎｍ以下であることを
特徴とする、多層配線層。 - 【請求項９】基板上に形成された金属配線層の表面の凹
凸の発生を防止する金属配線層の形成方法であって、 前記金属配線層のうち第一の層を前記基板上に形成する
ステップと、 前記第一の層の上に前記第一の層と実質的に同一の組成
を有する層を連続放電により全面に形成するステップ
と、 を含む配線層の形成方法。 - 【請求項１０】請求項９に記載の金属配線層の形成方法
であって、前記金属配線層は実質的にＡｌを主成分とす
る金属配線層の形成方法。 - 【請求項１１】請求項９に記載の金属配線層の形成方法
であって、前記各層の厚さが１００ｎｍ以下であること
を特徴とする、金属配線層の形成方法。 - 【請求項１２】請求項９に記載の金属配線層の形成方法
であって、同一処理室で前記各ステップを行うことを特
徴とする金属配線層の形成方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9090110A JPH10270446A (ja) | 1997-03-24 | 1997-03-24 | 多層配線層および金属配線層の形成方法 |
| US09/022,914 US6312833B1 (en) | 1997-03-24 | 1998-02-12 | Multilayered wiring layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9090110A JPH10270446A (ja) | 1997-03-24 | 1997-03-24 | 多層配線層および金属配線層の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10270446A true JPH10270446A (ja) | 1998-10-09 |
Family
ID=13989390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9090110A Pending JPH10270446A (ja) | 1997-03-24 | 1997-03-24 | 多層配線層および金属配線層の形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6312833B1 (ja) |
| JP (1) | JPH10270446A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008038173A (ja) * | 2006-08-03 | 2008-02-21 | Tohoku Univ | 金属ナノワイヤの製造方法および金属ナノワイヤ |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3878839B2 (ja) * | 2001-05-31 | 2007-02-07 | チ メイ オプトエレクトロニクス コーポレーション | ヒロックのないアルミニウム配線層およびその形成方法 |
| JP4676487B2 (ja) * | 2005-03-10 | 2011-04-27 | 株式会社アルバック | ターゲット製造方法 |
| KR100917823B1 (ko) * | 2007-12-28 | 2009-09-18 | 주식회사 동부하이텍 | 반도체 소자의 금속 배선 형성 방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2995808A (en) * | 1956-03-03 | 1961-08-15 | Weisse Ernst | Composite plated alloy material |
| DE3217026A1 (de) * | 1981-05-06 | 1982-12-30 | Mitsubishi Denki K.K., Tokyo | Halbleitervorrichtung |
| US5175608A (en) * | 1987-06-30 | 1992-12-29 | Hitachi, Ltd. | Method of and apparatus for sputtering, and integrated circuit device |
| US5268236A (en) * | 1988-11-25 | 1993-12-07 | Vereinigte Aluminum-Werke Ag | Composite aluminum plate for physical coating processes and methods for producing composite aluminum plate and target |
| DE3839775C2 (de) * | 1988-11-25 | 1998-12-24 | Vaw Ver Aluminium Werke Ag | Kathoden-Zerstäubungstarget und Verfahren zu seiner Herstellung |
| JP3096699B2 (ja) * | 1991-01-17 | 2000-10-10 | ハネウェル・エレクトロニクス・ジャパン株式会社 | アルミニウム合金配線層およびその製法、ならびにアルミニウム合金スパッタリングターゲット |
-
1997
- 1997-03-24 JP JP9090110A patent/JPH10270446A/ja active Pending
-
1998
- 1998-02-12 US US09/022,914 patent/US6312833B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008038173A (ja) * | 2006-08-03 | 2008-02-21 | Tohoku Univ | 金属ナノワイヤの製造方法および金属ナノワイヤ |
Also Published As
| Publication number | Publication date |
|---|---|
| US6312833B1 (en) | 2001-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5514909A (en) | Aluminum alloy electrode for semiconductor devices | |
| KR100265484B1 (ko) | 반도체 디바이스 전극용 Al-Ni-Y 합금막 및 Al-Ni-Y 합금막 형성용 스퍼터링 타겟 | |
| TWI248978B (en) | Ag-based interconnecting film for flat panel display, Ag-base sputtering target and flat panel display | |
| JP3878839B2 (ja) | ヒロックのないアルミニウム配線層およびその形成方法 | |
| US6686661B1 (en) | Thin film transistor having a copper alloy wire | |
| US6140701A (en) | Suppression of hillock formation in thin aluminum films | |
| JP4729661B2 (ja) | ヒロックが無いアルミニウム層及びその形成方法 | |
| JP3213196B2 (ja) | 配線材料、金属配線層の形成方法 | |
| JPH10308363A (ja) | メタライゼーション構造を製造する方法 | |
| JP3438945B2 (ja) | Ａｌ合金薄膜 | |
| KR20160064235A (ko) | 표시 장치용 배선 구조 | |
| JP3619192B2 (ja) | アルミニウム合金薄膜及びターゲット材並びにそれを用いた薄膜形成方法 | |
| JP2009532587A (ja) | 三元アルミニウム合金膜およびターゲット | |
| JPH10270446A (ja) | 多層配線層および金属配線層の形成方法 | |
| JP3707704B2 (ja) | 配線材料、液晶ディスプレー装置、および配線層の形成方法 | |
| JP2006077295A (ja) | Ｃｕ合金配線材料及びＣｕ合金スパッタリングターゲット | |
| JPH10125619A (ja) | 配線層および配線層の形成方法 | |
| JP3276446B2 (ja) | Ａｌ合金薄膜及びその製造方法並びにＡｌ合金薄膜形成用スパッタリングターゲット | |
| JPS61183433A (ja) | アルミニウム合金薄膜とその製造方法 | |
| JP2866228B2 (ja) | 液晶ディスプレイ用半導体装置の製造方法 | |
| JP3973838B2 (ja) | アルミニウム含有膜のスパッタ蒸着において水素及び酸素ガスを利用する方法及びそれによって得られるアルミニウム含有膜 | |
| JP2001125123A (ja) | 液晶ディスプレイ用電極・配線材及びスパッタリングターゲット | |
| JP2000124155A (ja) | Ａｌ薄膜形成方法 | |
| JPH04333566A (ja) | 薄膜形成法 | |
| JPH04323872A (ja) | 液晶ディスプレイ用半導体装置材料及び液晶ディスプレイ用半導体装置材料製造用溶製スパッタリングターゲット材料 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040323 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050819 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050823 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051109 |
|
| RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20051109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20051109 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060201 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061004 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070417 |