KR100265484B1 - 반도체 디바이스 전극용 Al-Ni-Y 합금막 및 Al-Ni-Y 합금막 형성용 스퍼터링 타겟 - Google Patents

반도체 디바이스 전극용 Al-Ni-Y 합금막 및 Al-Ni-Y 합금막 형성용 스퍼터링 타겟 Download PDF

Info

Publication number
KR100265484B1
KR100265484B1 KR1019980013208A KR19980013208A KR100265484B1 KR 100265484 B1 KR100265484 B1 KR 100265484B1 KR 1019980013208 A KR1019980013208 A KR 1019980013208A KR 19980013208 A KR19980013208 A KR 19980013208A KR 100265484 B1 KR100265484 B1 KR 100265484B1
Authority
KR
South Korea
Prior art keywords
alloy film
film
alloy
content
resistance
Prior art date
Application number
KR1019980013208A
Other languages
English (en)
Other versions
KR19980081379A (ko
Inventor
가츠토시 다카기
다카시 오오니시
Original Assignee
토요다 히로시
가부시키 가이샤 고베세이코쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토요다 히로시, 가부시키 가이샤 고베세이코쇼 filed Critical 토요다 히로시
Publication of KR19980081379A publication Critical patent/KR19980081379A/ko
Application granted granted Critical
Publication of KR100265484B1 publication Critical patent/KR100265484B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/04—Anodisation of aluminium or alloys based thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

본 발명은 반도체 디바이스 전극용 Al 합금막을 제공하고, 또한 그러한 Al 합금막 제조에 사용하는 Al 합금 스퍼터링 타겟을 제공하는데, Al 합금막은 5μΩcm 이하의 저 저항율 및 고 힐록(hillock)저항(힐록 억제성) 뿐만 아니라 애노드 산화막으로 애노드화할 때의 고 절연내력을 갖고, Al 합금막은 Ni함량이 0.3at%이상, Y함량이 0.3at%이상이고 0.22CNi+0.74CY<1.6at%(CNi는 Ni함량(at%)을 나타내고 CY는 Y함량(at%)을 나타낸다)의 조성을 갖고, 또, 스퍼터링에 의해 Al 합금막을 형성하기 위해 Ni 및 Y 함유 분무 형성 Al 합금타겟을 사용한다.

Description

반도체 디바이스 전극용 Ａｌ­Ｎｉ­Ｙ 합금막 및 Ａｌ­Ｎｉ­Ｙ 합금막 형성용 스퍼터링 타겟
본 발명은 반도체 디바이스 전극용 Al-Ni-Y 합금박막 및 그러한 Al-Ni-Y 합금 박막 제조에 사용되는 Al-Ni-Y 합금타겟에 관한 것이다. 보다 구체적으로, 본 발명은 능동 매트릭스 액정표시장치에서 전극(전극 자체 및 박막 상호연결) 형성에 특히 적당한 Al-Ni-Y 합금막과 그러한 Al-Ni-Y 합금막 제조에 사용되는 스퍼터링 타겟에 관한 것이다.
액정표시장치(이하 간단히 LCD로 언급)는 두께가 얇고 경량이며 종래의 CRT 표시장치보다 전력을 적게 소비하고, 또 고 해상도 화상을 나타낼 수 있는 이점이 있다. 액정표시장치는 현재 텔레비젼 세트 및 노트북형 개인용 컴퓨터와 같은 많은 용도에 광범위하게 사용되고 있다. 해상도 및 콘트라스트와 같은 화상 질을 개선하기 위해, LCD의 스위칭 소자로서 박막 트랜지스터(이하 간단히 TFT로 언급) 사용이 제안되었고, 현재 TFT-LCD가 광범위하게 사용되고 있다. TFT는 유리기판과 같은 절연 기판상에 형성되는 반도체 막으로 이루어지고, 또한 전극이 반도체 막에 연결되는 금속막으로 만든 전극(박막형태의 상호연결 및 전극)으로 이루어지는 능동 디바이스로 언급된다. 즉, 반도체 디바이스의 ″전극″은 TFT의 부분이 되는 전극을 설명하는데 사용되고, ″전극″은 박막 형태의 상호연결 또는 전극 자체일 수 있다(″전극″은 본 설명에서 다른 경우에 유사한 방법으로 사용된다). 제조 공정후에 최종적으로 얻어진 완결형의 TFT에서, 상호연결은 대응하는 전극에 전기적으로 연결된다.
LCD에서 반도체 디바이스 전극 형성에 사용되는 막(이하 간단히 전극막으로 언급)은 각종 특성을 갖도록 요구된다. 이러한 각종 특성 중에 저 저항율 및 고 힐록저항이 특히 중요하다. 저 저항율의 중요성을 먼저 하기한다. LCD에서 전극막 형성에 사용되는 재료의 저항율은 단일 펄스 지연에 영향을 미친다. 특히, 고 저항율의 재료가 얇은 전극 형성에 사용되면, 이때 고 저항율은 전기 신호의 전도속도를 감소시켜 단일 펄스 지연을 증가시킨다. 그러한 단일 펄스 지연은 LCD의 전체 특성을 결정하는 중요한 인자이다. 특히, 최근에 유행되고 있는 대형의 해상도가 높은 LCD에서, 저 저항율은 신호 지연을 방지하는 가장 중요한 인자이다.
다음에 힐록저항을 하기한다. 전극막 형성에 사용되는 재료에, 막 트랜지스터의 제조공정 동안 전극막이 형성되고 나서 300℃ 내지 400℃에서 어닐링을 반복시킨다. 보다 구체적으로, LCD 제조에서, 반복 어닐링은 전극막이 형성된 후에, 예를들면 규소 반도체층의 형성공정에서 필요하게 된다. LCD에서 전극막을 형성하기 위한 재료로서 알루미늄이 사용되면, 힐록이라 불리는 소형 반구돌출이 여러 번의 열 처리동안 표면상에 생기는 문제가 발생한다. 반구돌출형 힐록은 유리기판과 알루미늄막 사이의 열 팽창계수 차이에 기인하는 압축응력으로 인해 일어난다. TFT-LCD에서, 전극막은 일반적으로 다층 구조의 저부에 위치된다. 따라서, 전극막상의 힐록으로 편평한 형상의 다른 막을 그 위에 형성하기가 어려워진다. 더욱이, 절연막이 전극막상에 형성될 때, 힐록이 전극막상에 생기면, 힐록은 절연막을 돌출시킬수 있어 층들 사이의 전기 단락(短絡)을 야기한다(전기절연파괴).
따라서, 저 저항율의 특성 이외에 LCD의 전극막용 재료는 어닐링동안 힐록이 발생되지 않는 특성을 갖도록 요구된다. 상기 조건을 만족시키기 위해, Ta, Mo, Cr 또는 Ti와 같은 내화금속이 TFT가 장착되는 LCD의 전극재료로 사용된다(이하 그러한 LCD형을 TFT-LCD로 언급). 그러나, 이들 재료가 힐록을 적게 발생시키는 특성(이하 그러한 특성을 ″힐록저항″으로 언급)은 우수하지만, 막 형태일 때 전기저항율이 높다. 보다 구체적으로, 순수한 Ta, Mo, Cr 또는 Ti막의 저항율은 각각 약 180, 50, 50 및 80μΩcm이다. 이들 값은 필요값 또는 5μΩcm보다 훨씬 더 높다.
저 저항율의 반도체 디바이스용 전극재료는 Au, Cu 및 Al을 포함한다. 그러나, Au는 막 또는 전극막(상호연결막) 형태로 형성시킨 후에 원하는 패턴으로 에칭하기가 어렵다. Au의 다른 단점은 고가라는 것이다. Cu는 기판에의 접착이 불량하고 내식성도 불량하다. 따라서 Au 및 Cu는 실제 사용에 적당하지 않다. 한편, Al은 힐록저항이 불량하다.
상기에서, 본 발명의 발명자들은 저 저항율 및 힐록저항 둘 다가 우수한 반도체 디바이스용 전극재료를 제안하였다. 즉, Al-Ta 및 Al-Ti와 같은 Al 합금으로 만든 막이 특개평 5-100248호 공보에 개시되었고, Al-Fe 합금 또는 Fe 유사원소 함유 Al 합금(원소는 Fe, Co, Ni, Nd, Ru, Rh 및 Ir로 이루어지는 군에서 선택된 하나 또는 둘 이상일 수 있고, 이하 그러한 합금은 Al-Fe 또는 -유사원소 합금으로 집합적으로 언급된다)으로 만든 막이 특개평 7-45555호 공보에 개시되었다.
최근 LCD 기술에서는 대형 패널과 고 해상도에 대한 경향이 증가하고 있다. 그러한 경향의 결과로, LCD의 전극막을 보다 작은 치수로 형성하는 것이 요구되었다. 보다 작은 치수에 대한 형상의 그러한 변경은 상호연결의 전기저항을 증가시키고, 따라서 전극이 전기신호의 지연시간을 증가시켜 고성능 LCD를 실현하는데 큰 문제를 일으킨다. LCD에서 막 전극의 크기 감소로 인한 신호 펄스 지연을 칼라 LCD, 특히 패널 크기가 예를들면 10인치 이상인 대형 칼라 LCD에 적용할 수 있도록 충분히 낮은 레벨로 억제하기 위해, 반도체 디바이스 전극의 전기저항율은 5μΩcm이하인 것이 요구된다.
막을 Al-Ta, Al-Ti, 또는 Al-Nd 또는 Al-Fe 또는 -유사원소 합금과 같은 Al 합금으로 제조할 때, 또는 고 힐록저항을 합금중의 Ta, Ti, Fe 또는 유사원소, 또는 Nd의 존재로 개선시키지만, 합금중 그러한 원소의 존재는 전기저항율을 증가시킨다. 따라서, 그러한 Al 합금은 5μΩcm 미만의 저 저항율 및 고 힐록저항면에서 두 조건을 만족시킬 수 없다.
상기한 바와같이, 일반적으로 LCD 제조공정동안 전극막에 어닐링을 반복시킨다. 어닐링을 반복하는 동안 전극막의 재료는 고 힐록저항을 갖도록 요구된다. 그러나, Al-Ta, Al-Ti, Al-Fe 또는 -유사원소 합금, 또는 Al-Nd와 같은 합금으로 만든 박막이 제1어닐링동안에는 고 힐록저항을 갖더라도, 제2 또는 후속 어닐링 동안에는 힐록이 발생된다. 즉, 이러한 합금형으로 만든 막은 어닐링을 반복하는데 대한 힐록저항이 충분하지 않다.
최근에는 게이트 절연막으로 상기한 유형의 Al 합금을 애노드화함으로써 형성되는 애노드 산화막을 사용하려는 시도가 있었다. 이 기술에서, Al 합금막이 5μΩcm 미만의 저 전기저항율과 우수한 힐록저항을 가져야 하는 조건 이외에, Al 합금을 애노드화함으로써 형성되는 애노드 산화막은 고 절연내력을 가져야 하는 추가의 조건이 있다. 그러나, Al-Ta, Al-Ti, Al-Fe 또는 -유사원소 합금, 또는 Al-Nd로 만든 합금막은 5μΩcm 미만의 저 저항율, 고 힐록저항 및 애노드 산화막의 고 절연내력면에서 모든 조건을 만족시킬 수 없다.
특히, LCD에서 스위칭 소자로 사용되는 박막 트랜지스터의 게이트 절연막은 인접층들 사이 절연내력이 높은 것이 요구된다. 종래 기술에서, SiN막이 게이트 절연막으로서 사용된다. 그러나, SiN이 사용되면, 핀홀이 전혀 없는 SiN막을 제조하기가 어려워진다. SiN막의 절연내력은 SiN막의 형성공정동안 발생되는 입자로 인한 결점 또는 핀홀들로 감소된다. 따라서, SiN막만을 사용해서 충분히 높은 절연내력을 얻기가 어렵다. 상기 문제를 해결하기 위해, 최근의 게이트 절연막은 애노드 산화막 및 그 위에 형성되는 SiN막으로 이루어지는 2층 구조로 통상 형성된다.
더욱이, LCD 제조공정을 간단히 하기 위해, 2층 게이트 절연막을 애노드 산화막으로 만든 단일층 게이트 절연막으로 대체하려는 시도가 있다. 이 경우에, 상기한 유형의 합금 전극막을 애노드화함으로써 형성되는 애노드 산화 게이트 절연막은 SiN막으로 얻은 절연내력과 유사한 높은 절연내력을 가져야 하는 것이 요구된다. 특히, 상기한 합금으로 만든 전극막을 애노드화함으로써 형성되는 애노드 산화막은 애노드화 공정동안 인가된 전압보다 더 높은 절연파괴전압을 가져야 하는 것이 요구된다. 애노드 산화막의 절연파괴전압이 애노드화 공정동안 인가된 전압보다 더 낮으면, 이때 전기단락(전기절연파괴)은 TFT의 게이트 절연막을 통해 발생되고, 이것은 TFT가 정상 작동이 되지 않게 할 수 있다. 그러나, Al-Ta, Al-Ti, Al-Nd, 또는 Al-Fe 또는 -상기한 유사원소 합금과 같은 알루미늄 합금이 합금막의 재료로서 사용될 때, 결과 애노드 산화막은 SiN막으로 얻어진 절연내력과 유사한 절연내력을 충분히 갖지 않으므로, 애노드 산화막으로 만든 단일층 구조로 게이트 절연막을 제조하는 것이 불가능해진다.
상기한 바와같이, 종래 사용된 박막 재료는 LCD의 전극막으로서 필요한 모든 조건을 만족시킬 수 없다. 즉, LCD의 전극막 형성에 사용하는 어떤 공지된 박막 재료는 저 저항율, 고 힐록저항 및 애노드 산화막의 고 절연내력면에서 모든 조건을 만족할 수 없다.
상기에서, 본 발명의 목적은, 종래의 Al 합금막에서 생기는 문제가 더 이상 없고, 5μΩcm이하의 저 전기저항율, 반복 어닐링에 대한 고 힐록저항 및 SiN막에서와 유사한 애노드 산화막의 고 절연내력 면에서 LCD에 사용되는 전극막으로 요구되는 모든 조건을 만족하는, 반도체 디바이스 전극 형성에 사용되는 Al 합금막 및 그러한 Al 합금막 형성에 사용되는 Al 합금 스퍼터링 타겟을 제공하는 것이다. 본 발명의 양태에 따라서, 상기 목적을 이루기 위해 반도체 디바이스 전극으로 사용되는 Al 합금막이 제공되는데, Al 합금막은 Ni함량이 0.3at% 이상, Y함량이 0.3at% 이상이고 0.22CNi+0.74CY≤1.6at%(CNi는 Ni함량(at%)을 나타내고 CY는 Y함량(at%)을 나타낸다)인 합금 원소를 포함하는 Al 합금막으로 이루어진다.
반도체 디바이스 전극으로 사용되는 Al 합금막이 상기 조건을 만족하는 조성을 가지도록 형성되면, 이때 Al 합금막은 5μΩcm 미만의 저 전기저항율 및 Al 합금막의 고 힐록저항 및 Al 합금막을 애노드화함으로써 형성되는 애노드 산화막의 고 절연내력면에서 모든 조건을 만족시킨다.
본 발명에 따른 반도체 디바이스 전극용 Al 합금막에서, 고용체 상태의 합금 원소 Ni 및 Y는 Al3Ni, Al3Y 또는 Ni2Y3과 같은 금속간 화합물로 부분 또는 전체 침전되어 Al 합금막의 전기저항율이 5μΩcm 이하의 낮은 레벨로 저하될 수 있다.
더욱이, 본 발명에서, Ni 및 Y의 합금원소를 함유하는 Al 합금은 반도체 디바이스 전극용 Al-Ni-Y 합금막 제조에 사용되는 스퍼터링 타겟으로서 사용될 수 있다. 바람직하게는, 스퍼터링 타겟의 합금 성분은 Ni함량이 0.3at%이상, Y함량이 0.3at%이상이고 0.22CNi+0.74CY≤1.6at%(CNi는 Ni함량(at%)을 나타내고 CY는 Y함량(at%)을 나타낸다)이다.
도 1은 Al 합금막의 Ni함량이 힐록밀도에 미치는 영향을 나타내는 그래프이다.
도 2는 Al 합금막의 Y함량이 힐록밀도에 미치는 영향을 나타내는 그래프이다.
도 3은 Al 합금막의 Ni 및 Y함량이 힐록밀도에 미치는 영향을 나타내는 그래프이다.
도 4는 본 발명의 제2실시예에 따라 제조한 Al 합금막의 힐록밀도 및 Al 합금막상에서 시행된 어닐링 횟수 사이의 관계를 나타내는 그래프이다.
도 5는 본 발명의 제3실시예에 따라 제조한 Al 합금막의 힐록밀도 및 Al 합금막상에서 시행된 어닐링 횟수 사이의 관계를 나타내는 그래프이다.
도 6은 본 발명의 제4실시예에 따라 Al 합금막을 애노드화함으로써 형성된 애노드 산화막의 절연파괴전압을 나타내는 그래프이다.
본 발명의 발명자들은 각종 합금원소를 함유하는 Al 합금타겟을 사용하는 스퍼터링 기술에 의해 각종 조성을 갖는 Al 합금막을 제조하고, 전기저항율, 힐록저항 및 애노드 산화막의 절연내력의 관점으로부터 평가하였다. 실험으로 Al-Ni-Y의 특정 조성을 갖는 합금막이 힐록저항이 우수하다는 것을 알았다. 즉, 막(전극막)의 형성후에 막에 어닐링을 반복시키면 실질적으로 힐록이 생기지 않는다. 더욱이, 이 Al 합금막은 그 저항율이 어닐링에 의해 감소되는 특성을 갖는다는 것도 알았다. 특정 조성을 갖는 Al-Ni-Y 합금막은 어닐링 전, 동안, 이후의 어느 때라도 고 힐록저항, 저 전기저항율, 애노드 산화막의 고 절연내력면에서 모든 조건을 만족시킨다. 본 발명은 실험을 통하여 얻어진 상기한 지식을 근거로 확립되었다.
이제, 5μΩcm 이하와 같은 저 저항율이 Al-Ni-Y 합금막으로 얻어지는 이유에 대해서 하기한다. 스퍼터링에 의해 형성된 Al 합금막에서, 합금원소는 일반적으로 고용체의 형태로 알루미늄에 결과 막으로 포함된다. Al 합금막에서, 전도 전자는 고용체중의 합금원소에 의해 스캐터링되어 저항율이 크게 증가된다. 본 발명에 따른 Al-Ni-Y 합금막에서의 Ni 및 Y는 고용체의 형태로 Al에 포함되고 저항율의 증가를 일으키는 그러한 합금원소이지만, 저항율 증가에 미치는 영향의 정도는 원소 Ta, Ti 및 Nd, 및 Fe 및 상기한 유사원소의 것보다 작다. 형성된 대로의 Al-Ni-Y 합금막에서, Ni 및 Y는 Al에 고용체의 형태로 막중에 포함되지만, 고용체의 형태로 포함된 Ni 및 Y는 합금막을 어닐링시킬 때, Al3Ni, Al3Y 또는 Ni2Y3과 같은 금속간 화합물의 형태로 부분 또는 완전 침전된다. 그 결과, 5μΩcm 이하와 같은 저 저항율이 어닐링후에 얻어질 수 있다. 금속간 화합물은 결정립계 또는 결정립중 어느 하나로, 또는 그렇지 않으면 결정립계 및 결정립 둘다로 침전되고 금속간 화합물의 입도는 0.1μm 미만이다.
본 발명에 따른 Al-Ni-Y 합금 박막이 어닐링을 반복하는 동안 힐록이 거의 생기지 않는 특성(힐록저항)을 갖는 이유를 하기한다. 스퍼터링에 의해 형성된 Al 합금막에서, Ni 및 Y의 합금원소는 고용체의 형태로 Al(매트릭스)에 포함되어 고용체의 합금원소로 인해 강도가 증가하게 된다. 그 결과, 본 발명의 Al-Ni-Y 합금막은 Al-Ta, Al-Ti, Al-Fe 또는 -유사원소, 및 Al-Nd의 상기한 합금막보다 더 큰 항복응력을 갖는다. 더욱이, Ni 및 Y의 포함은 Al이 보다 작은 입도를 갖게 하여 강도가 증가하게 되므로 Al-Ni-Y 합금막의 항복 응력이 증가된다.
Al-Ni-Y 합금막에 제1열처리를 하면, 고용체 및 입도 감소로 인한 강도 증가로 Al-Ni-Y 합금막이 고 항복응력을 갖게 된다. 그 결과, 가소성 변형의 한 유형인 힐록 발생이 억제된다. 환언하면, Al-Ni-Y 합금막은 어닐링에 대해 고 힐록저항을 갖는다. 제1어닐링이 끝나면, Al-Ni-Y 합금막은 Ni 및 Y가 Al3Ni, Al3Y 또는 Ni2Y3과 같은 금속간 화합물의 형태로 부분 또는 완전 침전되는 상태로 된다. 강도가 금속간 화합물의 침전으로 인해 증가되므로 Al-Ni-Y 합금막은 고 항복응력을 갖게 된다. 따라서, Al-Ni-Y 합금막은 금속간 화합물의 침전으로 인한 강도 증가로 달성된 고 항복응력 때문에 다음 어닐링(제2 및 후속 어닐링)동안 고 힐록저항을 갖게 된다.
Ni 및 Y의 함량이 증가되면, 고용체, 입도 감소 및 금속간 화합물의 침전으로 인한 강도의 증가정도가 커지므로 Al-Ni-Y 합금막의 항복응력이 증가된다. 그 결과, Al-Ni-Y 합금막은 보다 높은 힐록저항을 갖는다. Ni 및 Y의 함량이 증가되면, Ni함량 증가로 인한 전기저항율의 증가는 Y함량 증가로 인한 전기저항율의 증가보다 작다. 따라서 Y보다 Ni의 함량을 증가시켜 전기저항율의 현저한 증가가 일어나지 않는 고 힐록저항을 달성하여 전기저항율이 5μΩcm 미만이어야 하는 조건을 만족시키는 것이 바람직하다. 특히, Ni의 함량이 0.3at%보다 커서 충분히 높은 힐록저항을 달성하는 것이 바람직하다.
본 발명에 따른 Al-Ni-Y 합금막을 애노드화함으로써 형성되는 애노드 산화막이 고 절연내력을 갖는 이유를 하기한다. Y가 없는 Al-Ni 합금막을 애노드화하면, 합금원소 Ni는 애노드화 공정동안 애노드화되지 않으나, Ni는 이온 형태로 애노드 산화막에 포함된다. Ni이온은 애노드 산화막이 전기전도도를 갖게 하지만, 전도도는 매우 높지 않다. 따라서, Al-Ni 합금막의 애노드 산화막은 고 절연내력을 가질 수 없다. 힐록저항을 증가시키기 위해, 상기한대로, Ni함량을 증가시키는 것이 바람직하다. 그러나, 애노드 산화막의 절연내력을 충분히 높게 하기 위해, Ni를 애노드 산화막에 포함시키는 것은 바람직하지 않다. 애노드 산화막이 Ni를 포함하기 때문에 절연내력이 감소되는 것을 방지하기 위해, Ni함량은 4at% 미만인 것이 바람직하다. 상기 논의로부터, 바람직한 Ni함량은 0.3 내지 4at%의 범위내에 있다는 결론이다.
본 발명에 따른 Al-Ni-Y 합금막에서, Y는 Ni가 애노드 산화막에 포함되는 것을 방지하는 특별한 역할을 한다. 특히, Al-Ni-Y 합금막에서, 애노드 산화공정을 시작할 때, Al2Y4O9, AlYO3및 Al5Y3O12와 같은 Al 및 Y의 각종 산화물을 제조한다. 이들 산화물은 Ni이온이 애노드 산화막에 포함되는 것을 방지하는 벽층을 형성한다. 그 결과, 고 절연내력이 달성된다. 더욱이, 애노드 산화막에 부분 또는 전체 포함되는 Al 및 Y의 각종 산화물은 고 절연내력에도 기여한다. 이 애노드 산화막에서, 절연내력은 Y함량에 따라 증가된다. 더욱이, Y함량의 증가에 따라 애노드 산화막 표면상의 핀홀 또는 돌출과 같은 단점의 밀도가 감소되고, 애노드 산화막의 표면이 더 편평해진다. 상기한 바와같이, 본 발명에 따른 Al-Ni-Y 합금의 애노드 산화막은 SiN 막에서와 유사한, 게이트 절연막으로서 사용될 때 요구되는 고 절연내력을 갖는다. 즉, 이 막은 애노드 산화공정동안 인가된 전압보다도 더 큰 절연파괴전압을 갖는다. 합금원소의 전체양에 대한 Al 및 Y의 각종 산화물의 비(함량)는 바람직하게는 0.2 내지 3at%이다.
Ni 및 Y의 역할은 상기하였다. 이제 본 발명에 따른 Al-Ni-Y 합금막에서 Ni 및 Y의 함량면에서의 조건을 하기한다. Ni의 함량은 0.3at%보다 더 커야 한다. 도 1은 Al-Ni-Y 합금막중 Ni함량이 어닐링(열 히스토리)동안 발생되는 힐록밀도(단위면적당 힐록수)에 미치는 영향을 나타내고, Ni함량은 Y함량을 0.3at%에서 유지하면서 0 내지 7at%의 범위내에서 변경시킨다. 도 1에 나타낸 결과는 Al-Ni-Y 합금막이 하기한 제2실시예에 따라 제조되는 유사한 방법으로 제조한 Al-Ni-Y 합금막에 대해 얻은 것이다. 도 1에서 알수 있는 바와같이, Ni함량이 0.3at% 미만이면, 힐록저항의 현저한 증가가 일어난다. 즉, Ni함량이 0.3at% 미만이면, 힐록저항의 증가에 대한 Ni의 효과는 저 힐록밀도를 달성하는데 충분하지 않다. 이런 관점으로부터, Ni함량이 0.3at%보다 큰 것이 요구된다.
Y의 함량은 0.3at%보다 커야 한다. 도 2는 Al-Ni-Y 합금막중의 Y함량이 어닐링(열 히스토리)동안 발생되는 힐록밀도에 미치는 영향을 나타내고, Y함량은 Ni함량을 0.3at%에서 유지하면서 0 내지 3at%의 범위내에서 변경시킨다. 도 2에 나타낸 결과는 제2실시예와 유사한 방법으로 제조한 Al-Ni-Y 합금막에 대해 얻은 것이다. 도 2에서 알 수 있는 바와같이, Y함량이 0.3at% 미만이면, 힐록밀도의 현저한 증가가 일어난다. 즉, Y함량이 0.3at%미만이면, 힐록저항의 증가에 대한 Y의 효과는 낮은 힐록밀도를 달성하는데 충분하지 않다. 이런 관점으로부터, 애노드 산화막이 충분히 높은 절연내력을 갖게 하기 위해, Y함량이 0.3at%보다 큰 것이 요구된다.
Ni 및 Y의 전체함량은 0.22CNi+0.74CY<1.6at%(CNi는 Ni함량(at%)을 나타내고 CY는 Y함량(at%)을 나타낸다)로 선택되어야 한다. 본 발명의 발명자들은 전기저항율이 도 3에 나타낸 Ni 및 Y의 함량에 의존한다는 것을 알았다. 도 3의 점선에서, 0.22CNi+0.74CY는 1.6at%의 일정한 값을 갖는다. 이 점선위의 면적에서(0.22CNi+0.74CY>1.6at%), 전기저항율의 증가가 크게 일어나고(기호 ×로 표시), 5μΩcm 미만의 전기저항율을 얻는 것이 불가능해진다. 반대로, 도 3의 점선아래의 면적에서(0.22CNi+0.74CY<1.6at%), 기호 ○로 표시한 5μΩcm미만의 전기저항율을 얻는 것이 가능해진다. 상기 논의로부터, Ni 및 Y의 전체함량은 0.22CNi+0.74CY≤1.6at%로선택해야 한다는 결론이다. 도 3에 나타낸 이 결과는 표 1에 나타낸 시료 번호 1-25의 결과를 재배치하여 얻어지고, 이것은 후기하는 제1실시예에 따라 제조하였다.
본 발명에 따른 Al-Ni-Y 합금막에서, 5μΩcm 미만의 저항율 뿐만 아니라 고 힐록저항 및 애노드 산화막에서의 고 절연내력을 달성하기 위해, Al-Ni-Y 합금막의 바람직한 조성은 Ni함량이 1.5 내지 3.7at%, Y함량이 1.0 내지 1.6at%이다. 고 힐록저항 및 애노드 산화막에서의 고 절연내력을 달성하면서 4μΩcm 미만의 더욱 낮은 저항율을 달성하기 위해, Al-Ni-Y 합금막의 조성은 Ni함량이 0.5 내지 1.2at%, Y함량이 0.4 내지 0.6at%인 것이 바람직하다. 본 발명에서, Al-Ni-Y 합금막은 Ni 및 Y와 같은 합금원소 이외에 각종 금속원소 또는 산소와 같은 불순물 원소를 함유하는데, 그러한 원소의 포함이 본 발명의 Al-Ni-Y 합금막의 어떤 특성을 현저하게 감소시키지 않는 한, 박막 형성에 사용되는 타겟의 제조공정 동안 또는 막의 형성공정동안 불가피 또는 불가피하지 않게 포함될 수 있다. 그러나, 그러한 불순물의 포함은 통상 저항율의 증가와 같은 막의 특성을 감소시킬수 있다. 따라서, 불순물의 포함은 가능한 낮은 레벨로 억제되어야 한다. 특히, 막의 저항율이 증가되는 문제를 일으키는 산소는 막에서 Al2O3을 형성하기 때문에 산소의 포함이 매우 낮은 레벨로 억제되어야 한다. 보다 구체적으로, 특성의 현저한 감소를 일으키지 않는 Al-Ni-Y 합금막에 포함되도록 허용되는 최대 산소함량은 1000ppm이다. 더욱이, 각종 불순물(Ni 및 Y이외에)의 최대 허용가능한 전체함량은 1000ppm이다.
상기한 바와같이, 본 발명에 따른 Al-Ni-Y 합금막은 각종 특성이 우수하다. 따라서, 이 Al-Ni-Y 합금막은 반도체 디바이스, 특히 LCD(액정표시장치)용 전극재료로서 적당하고 전극재료는 5μΩcm 미만의 저항율, 고 힐록저항, 및 애노드 산화막의 고 절연내력을 필요로 한다.
본 발명에 따른 Al-Ni-Y 합금막의 형성방법을 하기한다. 바람직하게는 Al-Ni-Y 합금막은 스퍼터링에 의해 형성된다. 진공 증발, 이온 플레이팅, 및 화학증착과 같은 다른 방법이 사용될 수도 있지만, 스퍼터링에 의해 형성되는 Al-Ni-Y 합금막이 Ni 및 Y함량의 양호한 균일성을 갖는다는 점에서 스퍼터링 기술이 우수하다. 평형상태에서 Al중의 합금원소 Ni 및 Y의 용해한도는 매우 낮다. 그러나, 스퍼터링에 의해 형성된 막에서, Ni 및 Y는 평형상태에서 고용도를 넘는 높은 레벨로 Al에 포함되도록 한다. Al에 고용체의 형태로 포함되는 Ni 및 Y의 그러한 고 농도는 항복강도를 증가시킨다. 그 결과, 스퍼터링에 의해 형성된 Al-Ni-Y 합금막은 다른 막형성방법에 의해 형성된 Al 합금막보다 더 높은 힐록저항을 갖는다.
본 발명에서, Ni 및 Y를 함유하는 Al 합금은 바람직하게는 Al-Ni-Y 합금막을 형성하는 스퍼터링공정의 타겟으로서 사용된다. 특히, Al 합금타겟의 바람직한 조성은 Ni함량이 0.3at%이상, Y함량이 0.3at%이상이고 0.22CNi+0.74CY≤1.6at%이다. 형성되는 Al 합금막의 조성과 유사한 그러한 타겟 재료를 사용함으로써, 형성된 Al 합금막이 양호한 균일성과 양호한 반복성으로 Ni 및 Y의 원하는 조성을 갖는 것이 확보되고 결과 Al 합금막이 양호한 특성을 갖는 것도 확보된다.
Al 합금 타겟재료는, 용융 주조기술을 사용하여 Al 합금 용체로부터 잉곳을 제조하거나 또는 분무 형성기술에 의해 비활성 기체로 채워진 챔버내에서 고압 비활성 기체로 Al 합금 용체를 취송하여 반고화된 Al 합금 입자가 트레이상에 형성되어 빌릿을 형성함으로써 얻을 수 있다. 잉곳 또는 빌릿은 타겟으로서 사용될 수 있거나 또는 원하는 형상으로 성형될 수 있다. Al 합금잉곳의 형태의 이 타겟에서, Ni 및 Y와 같은 합금성분은 전체 Al 매트릭스에 대해 균일하게 분산되거나 또는 고용된다. 즉, 타겟은 균일한 조성을 갖고 산소가 거의 없는 단일 잉곳의 형태로 제조된다. 따라서, 별도의 Ni 및 Y칩을 Al 기제 판상에 놓음으로써 제조된 복합 타겟에 비해 본 발명에 따른 타겟은 양호한 반복성으로 결과 Al 합금막의 조성을 정밀하게 제어할 수 있고 또한 산소가 거의 없는 Al 합금막을 제조할 수 있는 이점이 있다.
상기한 바와같이, 본 발명의 Al-Ni-Y 합금막은 스퍼터링 기술등에 의해 형성된다. 형성 단계에서, 형성 막에 포함되는 합금성분 Ni 및 Y는 부분 또는 전체가 고용체 상태에 있다. Al 합금막에 어닐링을 행하면, 고용체 상태중의 합금원소는 금속간 화합물로서 부분 또는 전체 침전되어 충분히 높은 힐록저항 및 충분히 낮은 전기저항율이 달성된다. 환언하면, 본 발명의 Al-Ni-Y 합금막은, LCD 제조공정 동안 막 트랜지스터 또는 다른 소자를 제조하기 위해, Al-Ni-Y 합금막의 형성후에 시행된 공정에서 불가피한 어닐링을 이용하여(300 내지 400℃에서) 금속간 화합물을 침전시키고 이로써 막의 특성을 개선시킨다. 이것이 본 발명의 특징중 하나이다.
어닐링 동안 고용체 상태로 금속간 화합물에 포함되는 Ni 및 Y의 침전 정도는 열 히스토리, 고용체 상태로 포함되는 원소량, 요구되는 힐록저항 및 요구되는 저항율에 의해 측정된다. 금속간 화합물로서 침전되는 Ni 및 Y를 위해, 어닐링은 150℃ 이상에서 시행되는 것이 요구된다. 그러나, 어닐링이 400℃ 이상의 온도에서 시행되면, 열 처리동안 힐록이 발생된다. 어닐링 온도는 LCD 제조 조건에 따라 결정되지만, 최대 허용가능한 어닐링 온도는 본 발명의 관점으로부터 150 내지 400℃이어야 한다.
실시예
[실시예 1]
두께가 350nm이고 각종 조성이 Al-xat% Ni-yat% Y(x=0.1 내지 7, y=0.1 내지 3)인 합금막을, 적당량의 Ni 및 Y를 함유하는 진공 용융시킨 Al-Ni-Y 합금 타겟을 사용하는 DC 마그네트론 스퍼터링에 의해 두께가 0.5mm이고 직경이 50mm인 Corning No. 7059 유리제 기판상에서 형성하였다. 얻은 Al-Ni-Y 합금막의 조성을 ICP로 분석하였다. 다음에 막을 포토리소그래피와 관련하여 습식 에칭공정(부식액으로서 H3PO4:HNO3:H2O=75:5:20의 혼합용액을 사용)에 의해 길이가 10mm이고 폭이 100μm인 저항율 시험 패턴으로 패턴화하였다. 고온벽 노를 사용하는 진공 분위기(2.0×10-6Torr 미만의 압력)하에서 0.5시간동안 300℃의 항온에서 막에 어닐링을 행하였다. 어닐링 후에, 박막의 저항율을 4점 프로브 방법을 사용하여 측정하였다. Al-Ni-Y 합금막의 조성 및 그 저항율은 표 1에 나타낸다.
본 발명에 따라 제조한 시료번호 7-9, 12, 13 및 17에서, Ni함량은 0.3at% 이상, Y함량은 0.3at% 이상이고 0.22CNi+0.74CY<1.6at%이다. 이들 시료는 본 발명의 조건을 모두 만족시켜 5μΩcm 이하의 저 저항율이 이루어졌다. 한편, 비교의 목적으로 제조한 시료번호 5, 10, 14, 15, 18-25에서, 어떤 조건은 본 발명에서 허용가능한 상한보다 더 커서, 저항율이 5μΩcm보다 더 컸다. Ni함량 또는 Y함량중 어느 하나가 0.3at% 미만인, 비교의 목적으로 제조한 시료번호 1-4, 6, 11 및 16에서, Ni함량이 0.3at% 미만이어서 Ni의 포함의 힐록저항의 증가에 대한 효과가 충분하지 않기 때문에 5μΩcm 이하의 저 저항율은 얻어지지만, 충분히 높은 힐록저항은 얻지 못하였다. Y함량이 0.3at% 미만인 경우에, Y의 포함의 힐록저항 증가 및 절연내력 증가에 대한 효과는 충분하지 않았다.
시료 번호 기술 Ni 함량(at%) Y 함량(at%) 0.22CNi+0.74CY(at%) 저항율(μΩcm)
1 COMP 0.1 0.1 0.10 3.5
2 COMP 0.1 0.3 0.24 3.7
3 COMP 0.1 1.2 0.91 4.4
4 COMP 0.1 2 1.50 5.0
5 COMP 0.1 3 2.24 5.7
6 COMP 0.3 0.1 0.14 3.6
7 INV 0.3 0.3 0.29 3.7
8 INV 0.3 1.2 0.95 4.4
9 INV 0.3 2 1.55 5.0
10 COMP 0.3 3 2.29 5.7
11 COMP 3.2 0.1 0.78 4.2
12 INV 3.2 0.3 0.93 4.4
13 INV 3.2 1.2 1.59 5.0
14 COMP 3.2 2 2.18 5.6
15 COMP 3.2 3 2.92 6.4
16 COMP 6 0.1 1.39 4.9
17 INV 6 0.3 1.54 5.0
18 COMP 6 1.2 2.21 5.7
19 COMP 6 2 2.80 6.3
20 COMP 6 3 3.54 7.0
21 COMP 7 0.1 1.61 5.1
22 COMP 7 0.3 1.76 5.2
23 COMP 7 1.2 2.43 5.9
24 COMP 7 2 3.02 6.5
25 COMP 7 3 3.76 7.2
주: ″INV″는 시료를 본 발명에 따라 제조한 것을 나타내고, ″COMP″는 시료를 비교의 목적으로 제조한 것을 나타낸다.
[실시예 2]
두께가 350nm이고 각종 조성이 Al-xat% Ni-0.3at% Y(x=0.1 내지 7)인 합금막을, 적당량의 Ni 및 Y를 함유하는 진공 용융시킨 Al-Ni-Y 합금 타겟을 사용하는 DC 마그네트론 스퍼터링에 의해 두께가 0.5mm이고 직경이 50mm인 Corning No. 7059 유리제 기판상에서 형성하였다. 얻은 Al-Ni-Y 합금막의 조성을 ICP로 분석하였다. 다음에 막을 포토리소그래피와 관련하여 습식 에칭공정(부식액으로서 H3PO4:HNO3:H2O
=75:5:20의 혼합용액을 사용)에 의해 폭이 10μm인 저항율 시험 패턴으로 패턴화하였다. 고온벽 노를 사용하는 진공 분위기(2.0×10-6Torr 미만의 압력)하에서 0.5시간동안 300℃의 항온에서 막에 어닐링을 반복적으로(5회) 행하였다. 얻은 박막의 표면을 현미경으로 관찰하고, 어닐링 동안 발생한 힐록밀도(단위면적당 힐록수)를 측정하였다. 도 4는 어닐링(들)을 행한 막의 힐록밀도(x109m-2)와 어닐링 횟수 사이의 관계를 나타낸다.
도 4에서 알수 있는 바와같이, Al-0.1at% Ni-0.3at% Y의 조성을 갖는 시료(비교의 목적으로 제조한, 표 1의 시료번호 2에 대응하는 도 4에서 기호 ○로 나타냄)에서, 열처리 횟수에 따른 힐록밀도의 증가를 관찰하였다. 이것은 Ni함량이 0.3at%의 (허용가능한) 하한보다 적기 때문이었다. 한편, 0.3at%의 (허용가능한) 하한보다 큰 Ni함량을 갖는 시료(표 1에서 시료번호 7, 12, 17 및 22에 대응하는 기호 △, ▽, ◇, □로 나타냄)에서, 어닐링 횟수에 따른 힐록밀도의 현저한 증가는 관찰되지 않았다. 상기 결과로부터, 막의 Ni함량은 여러 번의 어닐링에 대해 충분히 높은 힐록저항을 얻기 위해서는 0.3at%이상이어야 한다는 결론을 얻었다. 도 4에서, 기호 △, ▽ 및 ◇는 본 발명에 따라 제조한 시료를 나타내고, 각각의 조성은 Al-0.3at% Ni-0.3at% Y(표 1에서 시료번호 7에 대응), Al-3.2at% Ni-0.3at% Y(표 1에서 시료번호 12에 대응) 및 Al-6at% Ni-0.3at% Y(표 1에서 시료번호 17에 대응)이다. 조성이 Al-7at% Ni-0.3at% Y(표 1에서 시료번호 22에 대응)인 기호 □로 나타낸 시료는 힐록밀도가 현저하게 증가하지 않았지만, 이 시료는 0.22CNi+0.74CY가 1.6보다 컸기 때문에 전기저항율이 5μΩcm보다 큰 다른 문제를 가졌다.
[실시예 3]
두께가 350nm이고 조성이 Al-2.0at% Ni-1.5at% Y, Al-1.6at% Sc 및 Al-1.0at% La인 합금막을, 본 발명에 따른 적당량의 Ni 및 Y 함유 Al-Ni-Y 합금 타겟 및 참고 표준으로서 Al-Sc 및 Al-La 합금타겟을 사용하는 DC 마그네트론 스퍼터링에 의해 두께가 0.5mm이고 직경이 50mm인 Corning No. 7059 유리제 기판상에서 형성하였다. 얻은 Al 합금막의 조성을 ICP로 분석하였다. 다음에 막을 포토리소그래피와 관련하여 습식 에칭공정(부식액으로서 H3PO4:HNO3:H2O=75:5:20의 혼합용액을 사용)에 의해 폭이 10μm인 저항율 시험 패턴으로 패턴화하였다. 고온벽 노를 사용하는 진공 분위기(2.0×10-6Torr 미만의 압력)하에서 0.5시간동안 300℃의 항온에서 막에 어닐링을 반복적으로(5회) 행하였다. 얻은 막의 표면을 현미경으로 관찰하고, 어닐링 동안 발생한 힐록밀도(단위면적당 힐록수)를 측정하였다. 도 5는 열처리(들)를 행한 박막의 힐록밀도(x109m-2)와 어닐링 횟수 사이의 관계를 나타낸다.
도 5에서 알수 있는 바와같이, 조성이 Al-1.6at% Sc인 합금막의 시료(도 5에서 기호 △로 나타냄) 및 조성이 Al-1.0at% La인 합금막의 시료(도 5에서 기호 □로 나타냄)에서, 어닐링 횟수에 따른 힐록밀도의 증가를 관찰하였다. 반대로, Al-2.0at% Ni-1.5at% Y 합금막의 시료(도 5에서 기호 ○로 나타냄)에서, 어닐링 횟수에 따른 힐록밀도의 현저한 증가가 관찰되지 않았다. 이것은 본 발명에 따른 Al-Ni-Y 합금막이 여러 번의 어닐링에 대해 고 힐록저항을 갖는 것을 의미한다.
[실시예 4]
두께가 350nm이고 조성이 Al-0.3at% Ni-yat% Y(y=0.1 내지 3)이고 Al-0.3at% Ni인 합금막을, 본 발명에 따른 적당량의 Ni와 Y 함유 Al-Ni-Y 합금 타겟 및 비교의 목적으로서 Al-Ni 합금타겟을 사용하는 DC 마그네트론 스퍼터링에 의해 두께가 0.5mm이고 직경이 50mm인 Corning No. 7059 유리제 기판상에서 형성하였다. 얻은 Al 합금막의 조성을 ICP로 분석하였다. 다음에 막을 포토리소그래피와 관련하여 습식 에칭공정(부식액으로서 H3PO4:HNO3:H2O=75:5:20의 혼합용액을 사용)에 의해 폭이 100μm인 저항율 시험 패턴으로 패턴화하였다.
다음에 막 패턴을 애노드화함으로써 두께가 200nm인 애노드 산화막을 형성하였다. 애노드화를 전해액으로서 타르타르산 및 에틸렌글리콜의 혼합물(3.0중량at% 타르타르산:에틸렌글리콜=10:90)을 사용하여 시행하였다. 애노드 산화막을 전류밀도 0.2mA/cm2에서 전류를 통과시켜 성장시켰다. 막 두께를 10분동안 80V의 전압을 인가하여 균일하게 하였다. 이렇게 형성된 애노드 산화막을 갖는 이 전극막상에, 조성이 Al-0.3at% Ni-yat% Y(y=0.1 내지 3) 또는 Al-0.3at% Ni인 상부 전극막을 형성하여 상부 전극막은 하부 전극막과 동일한 조성을 가졌다. 상부 전극막을 하부 전극패턴에 대해 수직방향으로 연장하는 폭이 100μm인 직선 패턴으로 포토리소그래피와 관련한 습식 에칭에 의해 패턴화하여 하부 전극막/애노드 산화막/상부 전극막(전극 면적 100μm×100μm)의 3층 구조를 갖는 절연파괴전압 시험 패턴을 형성하였다. 전압을 애노드 산화막을 통해 인가하고 애노드 산화막의 절연파괴전압을 측정하였다. 결과는 표 2 및 도 6에 나타낸다.
Al 합금막 유형중 Ni, Y 함량 절연파괴전압(V)
Ni 함량(at%) Y 함량(at%)
0.3 -- 40.0
0.3 0.1 60.0
0.3 0.3 87.0
0.3 1.2 94.0
0.3 2 101
0.3 3 108
표 2 및 도 6에서 알수 있는 바와같이, Al-0.3at% Ni-yat% Y 합금(y=0.1 내지 3, 기호 ○, △, ▽, ◇, □로 나타냄)의 애노드 산화막은 Y가 없는 Al-0.3at% Ni 합금막(●로 나타냄)의 애노드 산화막보다 높은 절연파괴전압을 나타냈다. 그러나, Al-Ni-Y 합금막의 애노드 산화막중에서, Y함량이 0.1at%이고 Y함량의 허용가능한 하한보다 적은 Al-0.3at% Ni-0.1at% Y 합금막의 애노드 산화막(○로 나타냄, 표 1에서 시료번호 6에 대응)은 애노드화 공정동안 인가된 80V의 전압보다 적은 저 절연파괴전압을 나타냈다. 즉, 이 시료는 Y함량이 0.3at% 이상인 애노드 산화막(△, ▽, ◇, □)으로 얻은 80V보다 큰 고 절연파괴전압에 비해 절연파괴전압이 낮다. 이 결과로부터, Y함량은 충분히 높은 절연내력을 이루기 위해 0.3at%이상이어야 한다는 결론이다. 도 6에서, 기호 △, ▽ 및 ◇는 각각의 조성이 Al-0.3at% Ni-0.3at% Y(표 1에서 시료번호 7에 대응), Al-0.3at% Ni-1.2at% Y(표 1에서 시료번호 8에 대응), Al-0.3at% Ni-2at% Y(표 1에서 시료번호 9에 대응)인, 본 발명에 따라 제조한 시료를 나타낸다. 조성이 Al-0.3at% Ni-3at% Y(표 1에서 시료번호 10에 대응)인, 기호 □로 나타낸 시료가 고 절연파괴전압을 갖지만, 이 시료는 Y함량이 2at%의 허용가능한 상한보다 크기 때문에 전기저항율이 5μΩcm보다 큰 다른 문제점을 가졌다. 따라서, 절연파괴전압의 허용가능한 하한은 이 구체예에서는 80V이다. 애노드 산화막의 절연파괴전압은 두께가 감소함에 따라 저하된다. 막 두께가 20nm인 하한에서 충분히 높은 절연내력을 달성하기 위해서는, 절연파괴전압은 적어도 15V이어야 한다.
본 발명에 따른 반도체 디바이스 전극용 Al 합금막은 상기한 특정 조성을 갖도록 형성되어, 결과 막은 막 형성후에 시행되는 여러 번의 어닐링에 대한 힐록저항이 높고, 전기저항율이 어닐링에 의해 낮아지게 된다. 본 발명에 따른 Al 합금막은 어닐링 전, 동안 및 이후의 어느 때라도 고 힐록저항 및 저 전기저항율 면에서의 조건뿐만 아니라 Al 합금막을 애노드화함으로써 형성되는 애노드 산화막이 고 절연파괴전압을 갖는 조건도 만족시킨다. 따라서 본 발명의 Al 합금막은 능동 매트릭스 액정표시장치(LCD)와 같은 막 트랜지스터를 사용하여 전자 디바이스용 반도체 디바이스 전극 형성에 유리하게 사용될 수 있다. 본 발명의 Al 합금막의 사용으로 전자 디바이스는 기능 및 성능이 개선된다. 더욱이, 본 발명의 Al 합금막은 장래에 실현될 고 해상도와 대형 액정표시장치에 사용될 수 있다.
본 발명에 따른 스퍼터링 타겟은 스퍼터링에 의해 반도체 디바이스의 상기한 전극 형성에 유리하게 사용되어 전극 조성이 양호한 반복성으로 정밀하게 제어되고 이로써 반도체의 결과 전극이 양호한 특성을 갖는다는 것이 확보될 수 있다.

Claims (20)

  1. Al 합금막으로 이루어지고, 합금원소는 Ni함량이 0.3at% 이상, Y함량이 0.3at% 이상이고 0.22CNi+0.74CY≤1.6at%(CNi는 Ni함량(at%)을 나타내고 CY는 Y함량(at%)을 나타낸다)이고, 이로써 상기 Al 합금막이 5μΩcm 이하의 저항율을 갖는 것을 특징으로 하는 반도체 디바이스 전극용 저 저항율의 Al-Ni-Y 합금막.
  2. 합금성분은 Ni함량이 0.3at% 이상, Y함량이 0.3at% 이상이고 0.22CNi+0.74CY≤1.6at%(CNi는 Ni함량(at%)을 나타내고 CY는 Y함량(at%)을 나타낸다)인 Al 합금막; 및
    상기 Al 합금막상에 형성된 애노드 산화막으로 이루어지고, 이로써 상기 Al 합금막이 5μΩcm 이하의 저항율을 갖고 상기 막이 어닐링 동안의 고 힐록저항 및 고 절연내력을 갖는 것을 특징으로 하는 반도체 디바이스 전극용 저 저항율의 Al-Ni-Y 합금막.
  3. 제 2 항에 있어서, 상기 애노드 산화막은 두께가 20 내지 500nm인 것을 특징으로 하는 저 저항율의 Al-Ni-Y 합금막.
  4. 제 1 항 내지 제 3 항중 어느 한항에 있어서, 상기 Al-Ni-Y 합금막은 스퍼터링에 의해 형성되는 것을 특징으로 하는 저 저항율의 Al-Ni-Y 합금막.
  5. 제 1 항 내지 제 3 항중 어느 한항에 있어서, Ni 및 Y는 상기 합금막에 금속간 화합물로서 침전되는 것을 특징으로 하는 저 저항율의 Al-Ni-Y 합금막.
  6. 제 4 항에 있어서, Ni 및 Y는 상기 합금막에 금속간 화합물로서 침전되는 것을 특징으로 하는 저 저항율의 Al-Ni-Y 합금막.
  7. 제 5 항에 있어서, Ni 및 Y의 상기 금속간 화합물은 상기 합금막에 어닐링을 행할 때 침전되는 것을 특징으로 하는 저 저항율의 Al-Ni-Y 합금막.
  8. 제 6 항에 있어서, Ni 및 Y의 상기 금속간 화합물은 상기 합금막에 어닐링을 행할 때 침전되는 것을 특징으로 하는 저 저항율의 Al-Ni-Y 합금막.
  9. 제 2 항 또는 제 3 항에 있어서, Al-Ni-Y 합금막의 상기 애노드 산화막은 상기 애노드 산화막의 형성공정 동안 애노드화 제한전압보다 높은 절연파괴전압을 갖는 것을 특징으로 하는 저 저항율의 Al-Ni-Y 합금막.
  10. 제 4 항에 있어서, Al-Ni-Y 합금막의 상기 애노드 산화막은 상기 애노드 산화막의 형성공정 동안 애노드화 제한전압보다 높은 절연파괴전압을 갖는 것을 특징으로 하는 저 저항율의 Al-Ni-Y 합금막.
  11. 제 5 항에 있어서, Al-Ni-Y 합금막의 상기 애노드 산화막은 상기 애노드 산화막의 형성공정 동안 애노드화 제한전압보다 높은 절연파괴전압을 갖는 것을 특징으로 하는 저 저항율의 Al-Ni-Y 합금막.
  12. 제 6 항 내지 제 8 항중 어느 한항에 있어서, Al-Ni-Y 합금막의 상기 애노드 산화막은 상기 애노드 산화막의 형성공정 동안 애노드화 제한전압보다 높은 절연파괴전압을 갖는 것을 특징으로 하는 저 저항율의 Al-Ni-Y 합금막.
  13. 제 1 항 내지 제 3 항중 어느 한항에 있어서, 반도체 디바이스의 상기 전극이 액정표시장치에 사용되는 것을 특징으로 하는 저 저항율의 Al-Ni-Y 합금막.
  14. 제 4 항에 있어서, 반도체 디바이스의 상기 전극이 액정표시장치에 사용되는 것을 특징으로 하는 저 저항율의 Al-Ni-Y 합금막.
  15. 제 5 항에 있어서, 반도체 디바이스의 상기 전극이 액정표시장치에 사용되는 것을 특징으로 하는 저 저항율의 Al-Ni-Y 합금막.
  16. 제 6, 7, 8, 10 및 11 항중 어느 한항에 있어서, 반도체 디바이스의 상기 전극이 액정표시장치에 사용되는 것을 특징으로 하는 저 저항율의 Al-Ni-Y 합금막.
  17. 제 9 항에 있어서, 반도체 디바이스의 상기 전극이 액정표시장치에 사용되는 것을 특징으로 하는 저 저항율의 Al-Ni-Y 합금막.
  18. Al 합금으로 이루어지고, 합금원소는 Ni함량이 0.3at% 이상, Y함량이 0.3at% 이상이고 0.22CNi+0.74CY≤1.6at%(CNi는 Ni함량(at%)을 나타내고 CY는 Y함량(at%)을 나타낸다)인 것을 특징으로 하는 반도체 디바이스의 Al-Ni-Y 합금 전극 형성용 스퍼터링 타겟.
  19. 제 18 항에 있어서, 상기 타겟은 용융 주조 또는 분무 형성에 의해 제조된 Al 합금으로 이루어지는 것을 특징으로 하는 스퍼터링 타겟.
  20. 제 18 항 또는 제 19 항에 있어서, 반도체 디바이스의 상기 전극이 액정표시장치에 사용되는 것을 특징으로 하는 스퍼터링 타겟.
KR1019980013208A 1997-04-14 1998-04-14 반도체 디바이스 전극용 Al-Ni-Y 합금막 및 Al-Ni-Y 합금막 형성용 스퍼터링 타겟 KR100265484B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP9603897 1997-04-14
JP97-96038 1997-04-14
JP98-93780 1998-04-07
JP09378098A JP3365954B2 (ja) 1997-04-14 1998-04-07 半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜および半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜形成用スパッタリングターゲット

Publications (2)

Publication Number Publication Date
KR19980081379A KR19980081379A (ko) 1998-11-25
KR100265484B1 true KR100265484B1 (ko) 2000-10-02

Family

ID=26435074

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980013208A KR100265484B1 (ko) 1997-04-14 1998-04-14 반도체 디바이스 전극용 Al-Ni-Y 합금막 및 Al-Ni-Y 합금막 형성용 스퍼터링 타겟

Country Status (3)

Country Link
US (1) US6096438A (ko)
JP (1) JP3365954B2 (ko)
KR (1) KR100265484B1 (ko)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3365978B2 (ja) * 1999-07-15 2003-01-14 株式会社神戸製鋼所 半導体デバイス電極用Ａｌ合金薄膜及び半導体デバイス電極用Ａｌ合金薄膜形成用のスパッタリングターゲット
KR100367711B1 (ko) 1999-08-19 2003-01-10 미쓰이 긴조꾸 고교 가부시키가이샤 알루미늄합금 박막 및, 타겟재(材)와 그것을 사용한 박막형성방법
US7229675B1 (en) * 2000-02-17 2007-06-12 Anatoly Nikolaevich Paderov Protective coating method for pieces made of heat resistant alloys
JP2002202527A (ja) * 2000-12-28 2002-07-19 Nec Corp アクティブマトリクス型液晶表示装置
JP2003089864A (ja) * 2001-09-18 2003-03-28 Mitsui Mining & Smelting Co Ltd アルミニウム合金薄膜及びその薄膜を有する配線回路並びにその薄膜を形成するターゲット材
JP2003103821A (ja) * 2001-09-28 2003-04-09 Kobe Steel Ltd サーマルプリンターヘッド及びサーマルプリンターヘッドの電極形成用スパッタリングターゲット
KR100491931B1 (ko) * 2002-01-25 2005-05-30 가부시키가이샤 고베 세이코쇼 반사 필름, 반사형 액정 표시소자 및 상기 반사 필름을형성하기 위한 스퍼터링 타겟
JP4886285B2 (ja) * 2002-12-19 2012-02-29 株式会社神戸製鋼所 表示デバイス
JP3940385B2 (ja) 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
JP2005303003A (ja) * 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
JP4330517B2 (ja) * 2004-11-02 2009-09-16 株式会社神戸製鋼所 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ
JP2006240289A (ja) * 2005-02-07 2006-09-14 Kobe Steel Ltd 光情報記録媒体用記録膜および光情報記録媒体ならびにスパッタリングターゲット
JP4579709B2 (ja) * 2005-02-15 2010-11-10 株式会社神戸製鋼所 Ａｌ−Ｎｉ−希土類元素合金スパッタリングターゲット
JP4117001B2 (ja) * 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP2006316339A (ja) * 2005-04-12 2006-11-24 Kobe Steel Ltd Ａｌ系スパッタリングターゲット
US7531904B2 (en) 2005-04-26 2009-05-12 Mitsui Mining & Smelting Co., Ltd. Al-Ni-B alloy wiring material and element structure using the same
JP4542008B2 (ja) * 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
US7411298B2 (en) * 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
US7683370B2 (en) 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
US8097100B2 (en) * 2006-04-03 2012-01-17 Praxair Technology, Inc. Ternary aluminum alloy films and targets for manufacturing flat panel displays
US7781767B2 (en) 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device
JP2008098611A (ja) * 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
JP4280277B2 (ja) * 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
WO2008047726A1 (en) 2006-10-13 2008-04-24 Kabushiki Kaisha Kobe Seiko Sho Thin film transistor substrate and display device
JP2008127623A (ja) * 2006-11-20 2008-06-05 Kobelco Kaken:Kk Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP4377906B2 (ja) * 2006-11-20 2009-12-02 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ系Ａｌ基合金スパッタリングターゲット、およびその製造方法
JP4170367B2 (ja) 2006-11-30 2008-10-22 株式会社神戸製鋼所 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット
JP4355743B2 (ja) * 2006-12-04 2009-11-04 株式会社神戸製鋼所 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
JP4705062B2 (ja) * 2007-03-01 2011-06-22 株式会社神戸製鋼所 配線構造およびその作製方法
JP2009004518A (ja) * 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
US20090001373A1 (en) * 2007-06-26 2009-01-01 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit
JP2009010052A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法
JP2009008770A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 積層構造およびその製造方法
JP5143649B2 (ja) * 2007-07-24 2013-02-13 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ−Ｓｉ系Ａｌ合金スパッタリングターゲットおよびその製造方法
JP4611417B2 (ja) * 2007-12-26 2011-01-12 株式会社神戸製鋼所 反射電極、表示デバイス、および表示デバイスの製造方法
JP4469913B2 (ja) 2008-01-16 2010-06-02 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
CN101911232B (zh) * 2008-02-22 2014-03-12 株式会社神户制钢所 触摸屏传感器
JP5139134B2 (ja) 2008-03-31 2013-02-06 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ−Ｃｕ系Ａｌ基合金スパッタリングターゲットおよびその製造方法
US20110008640A1 (en) * 2008-03-31 2011-01-13 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Display device, process for producing the display device, and sputtering target
JP5432550B2 (ja) * 2008-03-31 2014-03-05 株式会社コベルコ科研 Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP5475260B2 (ja) * 2008-04-18 2014-04-16 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
KR20100127290A (ko) * 2008-04-23 2010-12-03 가부시키가이샤 고베 세이코쇼 표시 장치용 Ａｌ 합금막, 표시 장치 및 스퍼터링 타깃
TWI525773B (zh) * 2008-07-03 2016-03-11 Kobe Steel Ltd Wiring structure, thin film transistor substrate, manufacturing method thereof, and display device
JP2010065317A (ja) * 2008-08-14 2010-03-25 Kobe Steel Ltd 表示装置およびこれに用いるＣｕ合金膜
JP4567091B1 (ja) 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
CN103972246B (zh) 2009-07-27 2017-05-31 株式会社神户制钢所 布线结构以及具备布线结构的显示装置
CN102714221A (zh) * 2010-01-21 2012-10-03 夏普株式会社 电路基板、显示装置和电路基板的制造方法
JP2012180540A (ja) 2011-02-28 2012-09-20 Kobe Steel Ltd 表示装置および半導体装置用Ａｌ合金膜
JP5524905B2 (ja) 2011-05-17 2014-06-18 株式会社神戸製鋼所 パワー半導体素子用Ａｌ合金膜
JP2013084907A (ja) 2011-09-28 2013-05-09 Kobe Steel Ltd 表示装置用配線構造
KR20160105490A (ko) * 2014-02-07 2016-09-06 가부시키가이샤 고베 세이코쇼 플랫 패널 디스플레이용 배선막
JP6869237B2 (ja) * 2016-06-07 2021-05-12 Ｊｘ金属株式会社 スパッタリングターゲット及び、その製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4216031A (en) * 1978-01-23 1980-08-05 Southwire Company Aluminum nickel base alloy electrical conductor and method therefor
US4936957A (en) * 1988-03-28 1990-06-26 The United States Of America As Represented By The Secretary Of The Air Force Thin film oxide dielectric structure and method
JPH0621326B2 (ja) * 1988-04-28 1994-03-23 健 増本 高力、耐熱性アルミニウム基合金
JPH0711426A (ja) * 1993-06-23 1995-01-13 Kobe Steel Ltd Ａｌ合金薄膜
JP2733006B2 (ja) * 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
JPH07301705A (ja) * 1994-05-10 1995-11-14 Kobe Steel Ltd Ａｌ合金薄膜およびＡｌ合金薄膜形成用スパッタリングターゲット
JP2727967B2 (ja) * 1994-06-30 1998-03-18 株式会社神戸製鋼所 アクティブマトリックス型液晶ディスプレイの製造方法
US5590389A (en) * 1994-12-23 1996-12-31 Johnson Matthey Electronics, Inc. Sputtering target with ultra-fine, oriented grains and method of making same

Also Published As

Publication number Publication date
JPH113873A (ja) 1999-01-06
KR19980081379A (ko) 1998-11-25
JP3365954B2 (ja) 2003-01-14
US6096438A (en) 2000-08-01

Similar Documents

Publication Publication Date Title
KR100265484B1 (ko) 반도체 디바이스 전극용 Al-Ni-Y 합금막 및 Al-Ni-Y 합금막 형성용 스퍼터링 타겟
US5514909A (en) Aluminum alloy electrode for semiconductor devices
US7626665B2 (en) Copper alloys and liquid-crystal display device
KR101124831B1 (ko) 표시 장치, 그 제조 방법 및 스퍼터링 타깃
JP3445276B2 (ja) 配線形成用Ｍｏ−ＷターゲットとＭｏ−Ｗ配線薄膜、およびそれを用いた液晶表示装置
US7940361B2 (en) Copper alloy and liquid-crystal display device
WO2010053135A1 (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
US20070228575A1 (en) Wiring material and wiring board using the same
US6140701A (en) Suppression of hillock formation in thin aluminum films
US5903055A (en) Conductor line materials and method of making their metal line layers
KR100851131B1 (ko) 소스/드레인 전극, 박막 트랜지스터 기판, 그의 제조방법,및 표시 디바이스
KR100366674B1 (ko) 반도체장치전극용 Αｌ 합금 박막 및 반도체장치전극용스퍼터링 공정에 의해 Αｌ막을 증착하기위한 스퍼터링타게트
JP3707704B2 (ja) 配線材料、液晶ディスプレー装置、および配線層の形成方法
US8558248B2 (en) A1 alloy film, electronic device, and active matrix substrate for use in electrooptic display device
JP3276446B2 (ja) Ａｌ合金薄膜及びその製造方法並びにＡｌ合金薄膜形成用スパッタリングターゲット
EP0731507A1 (en) Electrode materials
JP3913694B2 (ja) 配線形成用Ｍｏ−Ｗターゲットとそれを用いたＭｏ−Ｗ配線薄膜および液晶表示装置
KR100799824B1 (ko) 소스/드레인 전극, 트랜지스터 기판 및 그의 제조 방법, 및표시 디바이스
JP2002322557A (ja) Ａｌ合金薄膜の製造方法およびＡｌ合金薄膜形成用スパッタリングターゲット
JPH05297389A (ja) 液晶ディスプレイの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120517

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee