JPH0833552B2 - 液晶表示素子 - Google Patents
液晶表示素子Info
- Publication number
- JPH0833552B2 JPH0833552B2 JP62181422A JP18142287A JPH0833552B2 JP H0833552 B2 JPH0833552 B2 JP H0833552B2 JP 62181422 A JP62181422 A JP 62181422A JP 18142287 A JP18142287 A JP 18142287A JP H0833552 B2 JPH0833552 B2 JP H0833552B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- film
- passivation film
- color
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 本発明は、液晶をアクティブマトリックス駆動するた
めの薄膜トランジスタ（以下、TFTと略記する。）を備
えた液晶表示素子に関する。
めの薄膜トランジスタ（以下、TFTと略記する。）を備
えた液晶表示素子に関する。
「従来の技術」 第３図は従来のTFTの例を示すもので、この例のTFTで
は透明ガラス基板１上にゲート電極２が設けられ、この
ゲート電極２上にはこれを覆うゲート絶縁膜３が設けら
れている。このゲート絶縁膜３上にはこれを被覆するよ
うに半導体層４が形成され、この半導体層４上には所定
のチャンネル幅を空けて二つのn+層5,5が形成されてい
る。さらに、これらのn+層5,5上にはそれぞれソース電
極６およびドレイン電極７が形成され、これらの上には
パッシベーション膜８が形成され、このパッシベーショ
ン膜８上の上記チャンネルに相当する部分にはライトシ
ールド９が設けられている。
は透明ガラス基板１上にゲート電極２が設けられ、この
ゲート電極２上にはこれを覆うゲート絶縁膜３が設けら
れている。このゲート絶縁膜３上にはこれを被覆するよ
うに半導体層４が形成され、この半導体層４上には所定
のチャンネル幅を空けて二つのn+層5,5が形成されてい
る。さらに、これらのn+層5,5上にはそれぞれソース電
極６およびドレイン電極７が形成され、これらの上には
パッシベーション膜８が形成され、このパッシベーショ
ン膜８上の上記チャンネルに相当する部分にはライトシ
ールド９が設けられている。
また、透明ガラス基板１上のゲート電極２の側方に
は、液晶セルの画素電極10が形成されている。この画素
電極10の一部には、前記ゲート絶縁膜３、半導体層４、
n+層５およびドレイン電極７からなる積層物が延びて積
み重なっており、これのゲート絶縁膜３、半導体層４お
よびn+層５を貫通してコンタクトホール11が形成され、
このコンタクトホール11内にドレイン電極７と画素電極
10を電気的に接続するコンタクト層12が設けられてい
る。
は、液晶セルの画素電極10が形成されている。この画素
電極10の一部には、前記ゲート絶縁膜３、半導体層４、
n+層５およびドレイン電極７からなる積層物が延びて積
み重なっており、これのゲート絶縁膜３、半導体層４お
よびn+層５を貫通してコンタクトホール11が形成され、
このコンタクトホール11内にドレイン電極７と画素電極
10を電気的に接続するコンタクト層12が設けられてい
る。
このようなTFTは、透明ガラス基板１上にインジウム
・スズ酸化物（ITO）からなる画素電極10を蒸着、パタ
ーニングして形成し、ついでクロムをスパッタ、パター
ニングしてゲート電極２を作る。ついで、プラズマCVD
法により窒化ケイ素からなるゲート絶縁膜３、水素化ア
モルファスシリコンからなる半導体層４およびリン原子
をドーピングした水素化アモルファスシリコンからなる
n+層５を順次成膜したのち、フォトリソマスクを用いエ
ッチングしてコンタクトホール11を形成する。次にアル
ミニウムを蒸着してソース電極６、ドレイン電極７およ
びコンタクト層12を形成したのち、窒化ケイ素からなる
パッシベーション膜８を全面に形成し、ゲート・ソース
バス端子部上のパッシベーション膜８をエッチング除去
し、さらにアルミニウム等の金属膜からなるライトシー
ルド９を蒸着、パターニングして作られる。
・スズ酸化物（ITO）からなる画素電極10を蒸着、パタ
ーニングして形成し、ついでクロムをスパッタ、パター
ニングしてゲート電極２を作る。ついで、プラズマCVD
法により窒化ケイ素からなるゲート絶縁膜３、水素化ア
モルファスシリコンからなる半導体層４およびリン原子
をドーピングした水素化アモルファスシリコンからなる
n+層５を順次成膜したのち、フォトリソマスクを用いエ
ッチングしてコンタクトホール11を形成する。次にアル
ミニウムを蒸着してソース電極６、ドレイン電極７およ
びコンタクト層12を形成したのち、窒化ケイ素からなる
パッシベーション膜８を全面に形成し、ゲート・ソース
バス端子部上のパッシベーション膜８をエッチング除去
し、さらにアルミニウム等の金属膜からなるライトシー
ルド９を蒸着、パターニングして作られる。
「発明が解決しようとする問題点」 しかし、このように構成された従来のTFTは、膜特性
の再現性に問題があった。特にパッシベーション膜８お
よびゲート絶縁膜３の各絶縁膜の特性については、これ
らの各絶縁膜の不良が即、画素不良につながるために、
その再現性が最も重要となるが、上述したTFTにおける
各絶縁膜は窒化ケイ素を材料としており、絶縁膜の成膜
再現性が良好に得られなかった。また、このTFTの製造
においては、スパッタリングやCVDなどの工程が多いた
めに作業能率が悪く、量産には不向きとされ、代替プロ
セスの検討が必要であった。
の再現性に問題があった。特にパッシベーション膜８お
よびゲート絶縁膜３の各絶縁膜の特性については、これ
らの各絶縁膜の不良が即、画素不良につながるために、
その再現性が最も重要となるが、上述したTFTにおける
各絶縁膜は窒化ケイ素を材料としており、絶縁膜の成膜
再現性が良好に得られなかった。また、このTFTの製造
においては、スパッタリングやCVDなどの工程が多いた
めに作業能率が悪く、量産には不向きとされ、代替プロ
セスの検討が必要であった。
また、上記各絶縁膜の材料として、窒化ケイ素の他、
ポリイミドも用いられていたが、熱重合タイプのポリイ
ミドであったため、作業性、膜加工性などにまだ多くの
問題があった。また、従来使用されていたポリイミド
は、ポリアミック酸を熱重合でポリイミドとしていたた
め、成膜温度が150〜300℃と高く、この成膜時の加熱に
よって水素化アモルファスシリコンなど使用半導体の性
能低下を招いてしまう問題があった。
ポリイミドも用いられていたが、熱重合タイプのポリイ
ミドであったため、作業性、膜加工性などにまだ多くの
問題があった。また、従来使用されていたポリイミド
は、ポリアミック酸を熱重合でポリイミドとしていたた
め、成膜温度が150〜300℃と高く、この成膜時の加熱に
よって水素化アモルファスシリコンなど使用半導体の性
能低下を招いてしまう問題があった。
更に、前記TFTにあっては一般に、前述の複雑な工程
を施してTFTを形成した基板１の上方に基板１と離間さ
せてカラーフィルタやブラックストライプを備えた対向
基板を設け、両基板のセルギャップの規定やセル厚さの
調整を行い、対向基板と基板１との間に液晶を注入して
液晶表示素子を構成するために用いられる。従って液晶
表示素子を製造するには、TFTの製造から、基板と対向
基板とのセルギャップの規定、両基板相対位置の調整、
両基板間への液晶の注入作業といった多くの複雑な工程
が必要になり、製造工程が複雑になっているので、これ
らの製造工程を少しでも簡略化することが課題となって
いる。また、対向基板にカラーフィルタとブラックスト
ライプを設ける場合はカラーフィルタとブラックストラ
イプとTFTの相対位置関係も正確に設定される必要があ
り、これらの問題が複合されて液晶表示素子の製造工程
が複雑になり、液晶表示素子の製造歩留まりが向上しな
い１つの原因となっている。
を施してTFTを形成した基板１の上方に基板１と離間さ
せてカラーフィルタやブラックストライプを備えた対向
基板を設け、両基板のセルギャップの規定やセル厚さの
調整を行い、対向基板と基板１との間に液晶を注入して
液晶表示素子を構成するために用いられる。従って液晶
表示素子を製造するには、TFTの製造から、基板と対向
基板とのセルギャップの規定、両基板相対位置の調整、
両基板間への液晶の注入作業といった多くの複雑な工程
が必要になり、製造工程が複雑になっているので、これ
らの製造工程を少しでも簡略化することが課題となって
いる。また、対向基板にカラーフィルタとブラックスト
ライプを設ける場合はカラーフィルタとブラックストラ
イプとTFTの相対位置関係も正確に設定される必要があ
り、これらの問題が複合されて液晶表示素子の製造工程
が複雑になり、液晶表示素子の製造歩留まりが向上しな
い１つの原因となっている。
本発明は前記事情に鑑みてなされたもので、成膜再現
性を向上させて絶縁膜不良による画素不良の発生を大幅
に低減でき、半導体層の性能低下を防止できるととも
に、TFTに従来設けていたライトシールドを省略するこ
とができ、表示基板と対向基板のセルギャップの規定が
容易かつ確実にできる上に、カラーフィルタとブラック
ストライプとTFTの相対位置関係も正確に設定でき、表
示品質の低下を防止できる液晶表示素子の提供を目的と
する。
性を向上させて絶縁膜不良による画素不良の発生を大幅
に低減でき、半導体層の性能低下を防止できるととも
に、TFTに従来設けていたライトシールドを省略するこ
とができ、表示基板と対向基板のセルギャップの規定が
容易かつ確実にできる上に、カラーフィルタとブラック
ストライプとTFTの相対位置関係も正確に設定でき、表
示品質の低下を防止できる液晶表示素子の提供を目的と
する。
「問題点を解決するための手段」 この発明では、TFTのパッシベーション膜またはパッ
シベーション膜とゲート絶縁膜の両方を、感光性ポリイ
ミドで形成することを問題解決の手段とした。
シベーション膜とゲート絶縁膜の両方を、感光性ポリイ
ミドで形成することを問題解決の手段とした。
パッシベーション膜を感光性ポリイミドで形成するこ
とにより、TFT製造の際の作業性を向上させることがで
きるとともに、TFTにおける成膜再現性や微細な膜加工
性を向上させることができる。また、TFTを液晶表示基
板として使用する場合には、パッシベーション膜にラビ
ング処理を施し、配向膜として使用することができる。
とにより、TFT製造の際の作業性を向上させることがで
きるとともに、TFTにおける成膜再現性や微細な膜加工
性を向上させることができる。また、TFTを液晶表示基
板として使用する場合には、パッシベーション膜にラビ
ング処理を施し、配向膜として使用することができる。
また、感光性ポリイミドは、ポリイミドとしての重合
は終えており、所定位置に塗布した後、溶剤を揮発乾燥
させるだけで成膜することができるので、150℃以下の
温度であっても成膜が可能となる。
は終えており、所定位置に塗布した後、溶剤を揮発乾燥
させるだけで成膜することができるので、150℃以下の
温度であっても成膜が可能となる。
更に本発明では前記の構成に加え、対向基板の液晶側
に、三原色の複数のカラーフィルタと、これらのカラー
フィルタの色変わり部に色変わり部の両側のカラーフィ
ルタにまたがってカラーフィルタを各色毎に区画する複
数のブラックストライプを交差状態で縦横に複数設け、 上記交差状態のブラックストライプのうち、一方向の
ブラックストライプが他の方向のブラックストライプよ
り厚く形成し、厚く形成されたブラックストライプを、
各々の先端で上記薄膜トランジスタ形成部上のパッシベ
ーション膜に接触させ、かつ、ブラックストライプに沿
って整列形成される薄膜トランジスタと薄膜トランジス
タ間の領域を覆って設け、厚く形成されたブラックスト
ライプにより表示基板と対向基板間の液晶封入空間を複
数に仕切ってなることを問題解決の手段とした。
に、三原色の複数のカラーフィルタと、これらのカラー
フィルタの色変わり部に色変わり部の両側のカラーフィ
ルタにまたがってカラーフィルタを各色毎に区画する複
数のブラックストライプを交差状態で縦横に複数設け、 上記交差状態のブラックストライプのうち、一方向の
ブラックストライプが他の方向のブラックストライプよ
り厚く形成し、厚く形成されたブラックストライプを、
各々の先端で上記薄膜トランジスタ形成部上のパッシベ
ーション膜に接触させ、かつ、ブラックストライプに沿
って整列形成される薄膜トランジスタと薄膜トランジス
タ間の領域を覆って設け、厚く形成されたブラックスト
ライプにより表示基板と対向基板間の液晶封入空間を複
数に仕切ってなることを問題解決の手段とした。
第１図はこの発明によるTFTの一例が示されている。
なお、同図において第４図と共通する構成要素には同一
符号が付されている。
なお、同図において第４図と共通する構成要素には同一
符号が付されている。
この構造のTFT13では、ソース・ドレイン電極6,7およ
び画素電極10上を、ポリイミドを材料とするパッシベー
ション膜14で被覆して形成されている。
び画素電極10上を、ポリイミドを材料とするパッシベー
ション膜14で被覆して形成されている。
この構造のTFT13は、透明ガラス基板１上に画素電極1
0、ゲート電極２、ゲート絶縁膜３、半導体層４およびn
+層５を従来の製造方法と同様にして形成したのち、引
き続いてソース電極６とドレイン電極７を形成する。次
いで感光性耐熱ポリイミドを溶剤で溶かしたポリイミド
溶液をスピンコートし、フォトリソ法にてパターニング
を行なって、ポリイミドからなるパッシベーション膜14
を成膜することによって製造される。
0、ゲート電極２、ゲート絶縁膜３、半導体層４およびn
+層５を従来の製造方法と同様にして形成したのち、引
き続いてソース電極６とドレイン電極７を形成する。次
いで感光性耐熱ポリイミドを溶剤で溶かしたポリイミド
溶液をスピンコートし、フォトリソ法にてパターニング
を行なって、ポリイミドからなるパッシベーション膜14
を成膜することによって製造される。
第２図は上記TFT13を液晶表示素子に用いた例を示す
図である。この液晶表示素子では、透明ガラス製の表示
基板1aの内面に、上記TFT13と画素電極10が多数形成さ
れている。これら画素電極10とTFT13上にはパッシベー
ション膜14が積層形成されている。一方、前記表示基板
1aに対向配置された対向基板15の内面には、カラーフィ
ルタ16、対向電極17、ブラックマスク18が積層形成され
ている。このブラックマスク18は、カラーフィルタ16の
三原色を各色毎に区画するもので、TFT形成部と同一方
向に並べられた複数のブラックストライプ18xとこれに
直交するように並べられた複数のブラックストライプ18
yとで構成され、TFT形成部と同一方向のブラックストラ
イプ18xの膜厚が、これと直交するブラックストライプ1
8yの膜厚より厚く形成されている。そして、膜厚の厚い
ブラックストライプ18xの上端は、TFT13のパッシベーシ
ョン膜14に接触し、これによって液晶セルのセルギャッ
プを規定している。また、膜厚の厚いブラックストライ
プ18xがTFT13のパッシベーション膜14に接触しているた
めに、このTFT13ではパッシベーション膜14上にライト
シールド９を設ける必要がない。
図である。この液晶表示素子では、透明ガラス製の表示
基板1aの内面に、上記TFT13と画素電極10が多数形成さ
れている。これら画素電極10とTFT13上にはパッシベー
ション膜14が積層形成されている。一方、前記表示基板
1aに対向配置された対向基板15の内面には、カラーフィ
ルタ16、対向電極17、ブラックマスク18が積層形成され
ている。このブラックマスク18は、カラーフィルタ16の
三原色を各色毎に区画するもので、TFT形成部と同一方
向に並べられた複数のブラックストライプ18xとこれに
直交するように並べられた複数のブラックストライプ18
yとで構成され、TFT形成部と同一方向のブラックストラ
イプ18xの膜厚が、これと直交するブラックストライプ1
8yの膜厚より厚く形成されている。そして、膜厚の厚い
ブラックストライプ18xの上端は、TFT13のパッシベーシ
ョン膜14に接触し、これによって液晶セルのセルギャッ
プを規定している。また、膜厚の厚いブラックストライ
プ18xがTFT13のパッシベーション膜14に接触しているた
めに、このTFT13ではパッシベーション膜14上にライト
シールド９を設ける必要がない。
対向基板15と表示基板1aは、それぞれの電極形成面を
内面にして対向配置され、周縁部が封止され、内部に液
晶19が注入されている。
内面にして対向配置され、周縁部が封止され、内部に液
晶19が注入されている。
ところで、このような液晶表示素子においては、各基
板の内面側に、ポリイミド等を材料とする膜にラビング
処理を施した配向膜が形成されているが、パッシベーシ
ョン膜として窒化ケイ素を用いたTFTでは、パッシベー
ション膜８を成膜形成した後、このパッシベーション膜
８上にポリイミド膜を成膜し、このポリイミド膜にラビ
ング処理を施して配向膜を形成する。一方、上記TFT13
では、ポリイミドを材料とするパッシベーション膜14に
直接ラビング処理を施すことによって配向膜を形成する
ことができる。
板の内面側に、ポリイミド等を材料とする膜にラビング
処理を施した配向膜が形成されているが、パッシベーシ
ョン膜として窒化ケイ素を用いたTFTでは、パッシベー
ション膜８を成膜形成した後、このパッシベーション膜
８上にポリイミド膜を成膜し、このポリイミド膜にラビ
ング処理を施して配向膜を形成する。一方、上記TFT13
では、ポリイミドを材料とするパッシベーション膜14に
直接ラビング処理を施すことによって配向膜を形成する
ことができる。
このように、この構成のTFT13では、パッシベーショ
ン膜14を感光性ポリイミドとすることにより、従来の窒
化ケイ素を用いたパッシベーション膜８に比べ、成膜再
現性を向上させることができ、絶縁膜不良による画素不
良の発生を大幅に低減させることができる。
ン膜14を感光性ポリイミドとすることにより、従来の窒
化ケイ素を用いたパッシベーション膜８に比べ、成膜再
現性を向上させることができ、絶縁膜不良による画素不
良の発生を大幅に低減させることができる。
また、感光性ポリイミドを用いたパッシベーション膜
14は、重合性ポリイミドを溶剤に溶かしたポリイミド溶
液をスピンコートし、フォトリソ法にてパターニングす
ることによって成膜することができるので、従来の窒化
ケイ素を用いたパッシベーション膜８に比べ作業能率を
向上させることができる。また、このパッシベーション
膜は、上記ポリイミド溶液を塗布した後、溶剤を揮発乾
燥させ成膜されるので、低温での成膜が可能となり、成
膜時の加熱による半導体層４の性能低下を防ぐことがで
きる。
14は、重合性ポリイミドを溶剤に溶かしたポリイミド溶
液をスピンコートし、フォトリソ法にてパターニングす
ることによって成膜することができるので、従来の窒化
ケイ素を用いたパッシベーション膜８に比べ作業能率を
向上させることができる。また、このパッシベーション
膜は、上記ポリイミド溶液を塗布した後、溶剤を揮発乾
燥させ成膜されるので、低温での成膜が可能となり、成
膜時の加熱による半導体層４の性能低下を防ぐことがで
きる。
また、このTFT13を液晶表示素子に用いる場合、パッ
シベーション膜14に直接ラビング処理を施して配向膜と
することができるので、配向膜形成工程を簡略化するこ
とができる。また、厚く形成したブラックストライプ18
xで液晶の封入空間が複数に仕切られることで、液晶は
複数の封入空間ごとに区分されることになり、封入空間
毎の液晶の相互影響がなくなる。更に、カラーフィルタ
16の色変わり部にまたがってブラックストライプ18x、1
8yが設けられることで、ブラックストライプ形成時の位
置合わせ公差が拡がる。
シベーション膜14に直接ラビング処理を施して配向膜と
することができるので、配向膜形成工程を簡略化するこ
とができる。また、厚く形成したブラックストライプ18
xで液晶の封入空間が複数に仕切られることで、液晶は
複数の封入空間ごとに区分されることになり、封入空間
毎の液晶の相互影響がなくなる。更に、カラーフィルタ
16の色変わり部にまたがってブラックストライプ18x、1
8yが設けられることで、ブラックストライプ形成時の位
置合わせ公差が拡がる。
なお、上記の例では、TFT13のパッシベーション膜14
のみを感光性ポリイミドで形成したが、パッシベーショ
ン膜14とゲート絶縁膜３の両方を感光性ポリイミドで形
成しても良い。
のみを感光性ポリイミドで形成したが、パッシベーショ
ン膜14とゲート絶縁膜３の両方を感光性ポリイミドで形
成しても良い。
「発明の効果」 以上説明したように、本発明のTFTによれば、パッシ
ベーション膜またはパッシベーション膜とゲート絶縁膜
の両方を感光性ポリイミドで形成することにより、従来
の窒化ケイ素を用いた各絶縁膜に比べ、成膜再現性を向
上させることができ、絶縁膜不良による画素不良の発生
を大幅に低減させることができる。
ベーション膜またはパッシベーション膜とゲート絶縁膜
の両方を感光性ポリイミドで形成することにより、従来
の窒化ケイ素を用いた各絶縁膜に比べ、成膜再現性を向
上させることができ、絶縁膜不良による画素不良の発生
を大幅に低減させることができる。
また、感光性ポリイミドを用いた各絶縁膜は、重合性
ポリイミドを溶剤に溶かしたポリイミド溶液をスピンコ
ートし、フォトリソ法にてパターニングすることによっ
て成膜することができるので、従来の窒化ケイ素を用い
た各絶縁膜に比べ作業能率を向上させることができる。
また、この各絶縁膜は、上記ポリイミド溶液を塗布した
後、溶剤を揮発乾燥させて成膜されるので、低温での成
膜が可能となり、成膜時の加熱による半導体層の性能低
下を防ぐことができる。
ポリイミドを溶剤に溶かしたポリイミド溶液をスピンコ
ートし、フォトリソ法にてパターニングすることによっ
て成膜することができるので、従来の窒化ケイ素を用い
た各絶縁膜に比べ作業能率を向上させることができる。
また、この各絶縁膜は、上記ポリイミド溶液を塗布した
後、溶剤を揮発乾燥させて成膜されるので、低温での成
膜が可能となり、成膜時の加熱による半導体層の性能低
下を防ぐことができる。
また、このTFTを液晶表示素子に用いる場合、パッシ
ベーション膜に直接ラビング処理を施して配向膜とする
ことができるので、配向膜形成工程を簡略化することが
できる。
ベーション膜に直接ラビング処理を施して配向膜とする
ことができるので、配向膜形成工程を簡略化することが
できる。
更に本発明では、前記の構成に加え、対向基板の液晶
側に設けた交差状態のブラックストライプのうち、一方
向のブラックストライプを他の方向のものより厚く形成
し、厚く形成したブラックストライプの先端を薄膜トラ
ンジスタ形成部上のパッシベーション膜に接触させてな
るので、表示基板と対向基板との間のセルギャップを、
厚く形成したブラックストライプをTFT形成部上に位置
させることで容易に規定することができる。また、厚く
形成したブラックストライプをTFT形成部上のパッシベ
ーション膜に接触させ、ブラックストライプに沿って整
列形成される薄膜トランジスタと薄膜トランジスタ間の
領域を覆ってなるので、TFT形成部および複数のTFT形成
部間の領域でブラックストライプに沿う領域は、ブラッ
クストライプで隠されることになり、従来TFT上のパッ
シベーション膜上に設けていたライトシールドが不用に
なり、その分製造工程を簡略化できる。また、厚く形成
したブラックストライプで液晶の封入空間を複数に仕切
ることで、液晶を複数の封入空間ごとに区分できること
になり、封入空間毎の液晶の相互影響を無くすことがで
きる。従って例えば、１つの封入空間の液晶に何らかの
原因で配向乱れを生じても、この配向乱れが他の封入領
域の液晶に拡大することがなく、表示品質の低下を防止
できる。
側に設けた交差状態のブラックストライプのうち、一方
向のブラックストライプを他の方向のものより厚く形成
し、厚く形成したブラックストライプの先端を薄膜トラ
ンジスタ形成部上のパッシベーション膜に接触させてな
るので、表示基板と対向基板との間のセルギャップを、
厚く形成したブラックストライプをTFT形成部上に位置
させることで容易に規定することができる。また、厚く
形成したブラックストライプをTFT形成部上のパッシベ
ーション膜に接触させ、ブラックストライプに沿って整
列形成される薄膜トランジスタと薄膜トランジスタ間の
領域を覆ってなるので、TFT形成部および複数のTFT形成
部間の領域でブラックストライプに沿う領域は、ブラッ
クストライプで隠されることになり、従来TFT上のパッ
シベーション膜上に設けていたライトシールドが不用に
なり、その分製造工程を簡略化できる。また、厚く形成
したブラックストライプで液晶の封入空間を複数に仕切
ることで、液晶を複数の封入空間ごとに区分できること
になり、封入空間毎の液晶の相互影響を無くすことがで
きる。従って例えば、１つの封入空間の液晶に何らかの
原因で配向乱れを生じても、この配向乱れが他の封入領
域の液晶に拡大することがなく、表示品質の低下を防止
できる。
更に、カラーフィルタの色変わり部にまたがってブラ
ックストライプを設けることで、ブラックストライプ形
成時の位置合わせ公差が拡がり、歩留まりを向上させる
ことができる。
ックストライプを設けることで、ブラックストライプ形
成時の位置合わせ公差が拡がり、歩留まりを向上させる
ことができる。
第１図は本発明によるTFTの断面図、第２図は第１図に
示すTFTを液晶表示素子に用いた例を示す液晶表示素子
の断面図、第３図は従来のTFTの断面図である。 1a……表示基板、２……ゲート電極、３……ゲート絶縁
膜、４……半導体層、６……ソース電極、７……ドレイ
ン電極、10……画素電極、13……TFT、14……パッシベ
ーション膜。、15……対向基板、18x……ブラックスト
ライプ、18y……ブラックストライプ
示すTFTを液晶表示素子に用いた例を示す液晶表示素子
の断面図、第３図は従来のTFTの断面図である。 1a……表示基板、２……ゲート電極、３……ゲート絶縁
膜、４……半導体層、６……ソース電極、７……ドレイ
ン電極、10……画素電極、13……TFT、14……パッシベ
ーション膜。、15……対向基板、18x……ブラックスト
ライプ、18y……ブラックストライプ
フロントページの続き (72)発明者 笠間 泰彦 東京都大田区雪谷大塚町１番７号 アルプ ス電気株式会社内 (56)参考文献 特開 昭60−217337（ＪＰ，Ａ) 特公 昭61−26646（ＪＰ，Ｂ２)
Claims (1)
- 【請求項１】ゲート電極と、これを被覆するゲート絶縁
膜と、このゲート絶縁膜上に形成された半導体層と、こ
の半導体層上に形成されたドレイン電極およびソース電
極と、これらのドレイン電極およびソース電極上に形成
されたパッシベーション膜とを有する薄膜トランジスタ
が画素電極とともに表示基板上に縦横に多数整列形成さ
れ、 上記表示基板と離間して対向基板が設けられ、表示基板
と対向基板との間に液晶が注入されてなる液晶表示素子
であって、 上記パッシベーション膜またはパッシベーション膜とゲ
ート絶縁膜の両方が、感光性ポリイミドで形成されると
ともに、 上記対向基板の液晶側に、三原色の複数のカラーフィル
タと、これらのカラーフィルタの色変わり部に色変わり
部の両側のカラーフィルタにまたがってカラーフィルタ
を各色毎に区画する複数のブラックストライプが交差状
態で縦横に複数設けられ、 上記交差状態のブラックストライプのうち、一方向のブ
ラックストライプが他の方向のブラックストライプより
厚く形成され、厚く形成されたブラックストライプが、
各々の先端で上記薄膜トランジスタ形成部上のパッシベ
ーション膜に接触され、かつ、ブラックストライプに沿
って整列形成される薄膜トランジスタと薄膜トランジス
タ間の領域を覆って設けられ、厚く形成されたブラック
ストライプにより表示基板と対向基板間の液晶封入空間
が複数に仕切られてなることを特徴とする液晶表示素
子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62181422A JPH0833552B2 (ja) | 1987-07-21 | 1987-07-21 | 液晶表示素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62181422A JPH0833552B2 (ja) | 1987-07-21 | 1987-07-21 | 液晶表示素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6424231A JPS6424231A (en) | 1989-01-26 |
| JPH0833552B2 true JPH0833552B2 (ja) | 1996-03-29 |
Family
ID=16100494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62181422A Expired - Lifetime JPH0833552B2 (ja) | 1987-07-21 | 1987-07-21 | 液晶表示素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0833552B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02240637A (ja) * | 1989-03-15 | 1990-09-25 | Matsushita Electric Ind Co Ltd | 液晶画像表示装置の製造方法 |
| JPH0945923A (ja) * | 1995-07-28 | 1997-02-14 | Nec Corp | 薄膜トランジスタとその製造方法 |
| DE69835888T2 (de) * | 1997-04-11 | 2007-05-03 | Hitachi, Ltd. | Flüssigkristallanzeigevorrichtung |
| DE602004006620T2 (de) * | 2003-05-20 | 2008-01-24 | Polymer Vision Ltd. | Eine fet anordnung und eine methode zur herstellung einer fet anordnung |
| JP4575725B2 (ja) * | 2004-08-20 | 2010-11-04 | 株式会社リコー | 電子素子、及びその製造方法 |
| EP2028683B1 (en) | 2006-05-24 | 2017-12-27 | Nissan Chemical Industries, Ltd. | Process for producing an organic transistor. |
| JP5212596B2 (ja) * | 2006-05-24 | 2013-06-19 | 日産化学工業株式会社 | 有機トランジスタ |
| JP5609224B2 (ja) * | 2010-04-09 | 2014-10-22 | 大日本印刷株式会社 | 薄膜トランジスタ基板 |
| WO2011126076A1 (ja) * | 2010-04-09 | 2011-10-13 | 大日本印刷株式会社 | 薄膜トランジスタ基板 |
| CN107431020B (zh) | 2015-03-27 | 2020-07-24 | 东丽株式会社 | 薄膜晶体管用感光性树脂组合物、固化膜、薄膜晶体管 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60217337A (ja) * | 1984-04-13 | 1985-10-30 | Matsushita Electric Ind Co Ltd | カラ−液晶表示装置 |
| JPS6126646A (ja) * | 1984-07-13 | 1986-02-05 | Mitsubishi Rayon Co Ltd | 熱可塑性樹脂組成物 |
| JPS61169884A (ja) * | 1985-01-23 | 1986-07-31 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JPH083587B2 (ja) * | 1985-12-24 | 1996-01-17 | 株式会社東芝 | アクテイブマトリツクス型液晶表示装置の製造方法 |
-
1987
- 1987-07-21 JP JP62181422A patent/JPH0833552B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6424231A (en) | 1989-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4364952B2 (ja) | 液晶表示装置の製造方法 | |
| KR100270127B1 (ko) | 액정표시장치 | |
| KR100376080B1 (ko) | 액정 표시 장치 | |
| KR100675631B1 (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
| JP3723336B2 (ja) | 液晶表示装置 | |
| US7436479B2 (en) | Thin film panel for preventing stitch defect | |
| US7453536B2 (en) | Liquid crystal display and manufacturing method thereof | |
| US20070182908A1 (en) | Liquid crystal display and thin film transistor array panel therefor | |
| KR100193311B1 (ko) | 그레이 스케일을 사용한 액티브 매트릭스형 액정 디스플레이 및 그 제조방법 | |
| JPH11149091A (ja) | 横方向電界方式アクティブマトリクス型液晶表示装置およびその製造方法 | |
| JPH10239707A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH1010582A (ja) | 液晶ディスプレイ装置及びその製造方法 | |
| US20040007705A1 (en) | Thin film transistor array panel including storage electrode | |
| JP2004109248A (ja) | 液晶表示装置及びその製造方法 | |
| JP4307582B2 (ja) | 液晶表示装置 | |
| US20080210943A1 (en) | Thin film transistor array panel and manufacturing method thereof | |
| KR100322968B1 (ko) | 프린지 필드 구동 액정 표시 장치의 제조방법 | |
| JPH0833552B2 (ja) | 液晶表示素子 | |
| US7674572B2 (en) | Exposure mask pattern for LCD and exposure method using the same | |
| US6091470A (en) | Active matrix substrate with concave portion in region at edge of pixel electrode and method for fabricating the same using ashing treatment | |
| US7256849B2 (en) | Liquid crystal display | |
| JPH0887034A (ja) | 液晶表示装置およびその製造方法 | |
| JPH07175088A (ja) | 液晶パネル用基板とその製造方法 | |
| JP2000305483A (ja) | アクティブマトリクス基板の製造方法 | |
| JP2000206560A (ja) | アクティブマトリクス型液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080329 Year of fee payment: 12 |