JPS61169884A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPS61169884A
JPS61169884A JP60010301A JP1030185A JPS61169884A JP S61169884 A JPS61169884 A JP S61169884A JP 60010301 A JP60010301 A JP 60010301A JP 1030185 A JP1030185 A JP 1030185A JP S61169884 A JPS61169884 A JP S61169884A
Authority
JP
Japan
Prior art keywords
liquid crystal
electrode
laminate
crystal display
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60010301A
Other languages
English (en)
Inventor
舜平 山崎
犬島 喬
晃 間瀬
利光 小沼
坂間 光範
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP60010301A priority Critical patent/JPS61169884A/ja
Publication of JPS61169884A publication Critical patent/JPS61169884A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「発明の利用分野」 この発明は、強誘電性液晶(以下FLCという)を用い
た表示パネルを設けることにより、マイクロコンピュー
タ、ワードプロセッサまたはテレビ等の表示部の固体化
を図る固体表示装置に関するものである。
「従来の技術」 固体表示パネルは各絵素を独立に制御する方式が大面積
用として有効である。このようなパネルとして、従来、
二周波液晶例えばツウイスティック・ネマチック液晶(
以下TN液晶という)を用いた横方向400素子また縦
方向200素子とするA4判サイズの単純マトリックス
構成にマルチブレキシング駆動方式を用いた表示装置が
知られている。
しかし、これ以上の画素数を有する大面積の表示装置を
作るのに、TN液晶を用いることはその周波数特性が低
いため不可能であることが判明した。
加えて、Y簀ぜt板間の間隔も5〜10μを有していた
「発明が解決しようとする問題点」 しかし強誘電性液晶を用いると、この2つの電極間隔も
2μまたはそれ以下とし得る。この場合は2つの電極間
に粒状のスペーサを散在させる方式では粒子があまりに
小さく、粒子同志が凝集し合い、十分な散在をさせるこ
とが不可能であった。
さらにTN液晶と非線型素子を用いた時、液晶は5〜1
0μの間隙を必要とし、積層体それ自身の高さが1〜2
μであるため低すぎ、スペーサ形成用のプロセス化がど
うしても必要であった。
本発明はかかる問題点を解くものである。
「問題を解決するための手段」 本発明はかかる問題を解決するため、2つの基板間にF
LCに必要な間隙に等しい積層体を設け、この積層体を
マスクプロセスを用い精度のよい一定の間隔でスペーサ
として形成したものである。
さらにこの積層体として本発明は非線型素子(以下NB
という)を用いた。
以上において明らかなごとく、本発明は非線型素子とF
LCとを用いるため、双方が相乗的に動作しあい、クロ
ス・トークがなく、積層体を作るためのプロセスはそれ
ほど複雑にならない、このクロス・トーク防止用の非線
型素子自体がFLC固有の2μ以下の間隔のスペーサと
して構成させるものである。そのため、従来のTN液晶
に見られる如きスペーサを散在させる工程がまったくな
く、低価格化が可能である。
特に本発明においては、非線型素子としてNININ接
合する複合ダイオード、MIM(金属−絶縁膜−金属)
、PIN接合ダイオードのダイオードリング。
PIN接合ダイオードのBack−to−Back接合
を有する積層体等を用いたもので、この非線型素子と画
素との構成をより一体化したものである。
即ち、この発明に用いられるNIN型非線型素子は非単
結晶半導体を用い、その材料構成は5i(N)−3ix
C,x (0<X≦1) (I) −Si (N)構造
、 St (NIPIN)構造または5i(N)  −
3ixC+−x(0<X<1)(1)  −3ixC+
−x(0く X≦1)(P)  −5ixC+−x(0
<X<1)(1)  −5t(N)  構造(但し、N
はN型、■は真性またはホウ素が0.1〜20PPM添
加されてN型を相殺した実質的に真性、PはP型を示す
)またはそのタンデム型積層構造および変形構造を有せ
しめたことを主としている。
かかる本発明に用いる非線形素子は、一対の電極(第1
及び第2の電極)とはそれぞれオーム接触性を有するが
、逆向整流特性を構成する複合ダイオードを有する素子
よりなるものである。その代表例はN型半導体−■型(
以下真性または実質的に真性という)半導体−N型半導
体を積層して設けたNTN構造、即ちNl接合とIN接
合とが電気的に逆向きに連結され、かつ半導体として一
体化したNININ接合する半導体をはじめ、その変形
であるNN−N、 MP−N、 NIPIN、 Nll
” INまたはNIP”IN構造を有する。複合ダイオ
ード(以下筒車のためこれらをまとめてNIN型ダイオ
ードという)である。
かかる複合ダイオードのスレッシュホールド電圧は、ダ
イオード特性を互いに逆向きに相対せしめ、そのビルド
イン(立ち上がり)電圧(しきい値)はNl接合のNI
界面でのエネルギ端の高低差または1層の厚さ及び電気
抵抗で決めることができる。このため、製造プロセスを
制御することにより、所望の電圧で十分の電流を流し得
、またOvまたはその近傍の電圧での十二分の電流の流
れにくさくその比は4桁以上)を得る。
この本発明の構造の代表例を第4図にまたその製造工程
を第2図に示しである。
さらに、本発明において、液晶としてFLCを用いてい
るため、相対抗する電極間を2μ以下代表的には1±0
.5μにできる。そのため、TN液晶に比べて少ない使
用量であるに加えて、以上に述べた非線型素子を有する
積層体は2つの電極同志が互いに電気的にショートしな
いようにするスペーサとしての作用をも兼ね与えること
ができる。
「作用」 かくして、非線型素子(NE)と強誘電性液晶(PLC
)とを直列とし、各画素を構成せしめることにより、A
4版またはそれ以上の大面積のマトリックス化に対して
もそれぞれの画素間のクロストークを除去し、初めて成
就せしめることが可能となった。
加えて、本発明の積層体は各画素に1つづつが対応して
設けられており、従来見られた如く一部にスペーサが凝
集し偏在してしまうことがない。。
そしてこのスペーサとして作用する積層体の形成に関し
ては、X及びY方向の合わせ精度に対しても、第2の電
極とそれに連結したリードとを同じ巾とすることにより
、±200μまたはそれ以下での低い合わせ精度でプロ
セスが可能となった。
第1図、第4図に示す如(、強誘電性液晶の他方のX配
線に対応して赤(Rという)、緑(Gという)。
青(Bという)のフィルタを通すことにより、カラー表
示も可能となるという特徴を有する。
以下に実施例に従って本発明を説明する。
「実施例1」 第1図は本発明の固体表示装置を用いた回路図を示す。
図面において、画素は複合ダイオード(2)の電極(2
1) (第1の電極)より強誘電性液晶(3)の一方の
電極(23) (第3の電極)に連結している。複合ダ
イオードはY配線(4) 、 (5)に第2の電極(2
2)により連結している。他方、液晶(3)の第4の電
極(24)はX配線(6) 、 (7)に連結している
。X配線は第3の電極(23)に対応して他の透光性絶
縁基板代表的にはガラス基板(第4図(C)における(
20’))側に密接して第4の電極(24) (第1図
、第4図(C)における(6)または(24))がそれ
ぞれ対応して連結させている。そしてこの第4の電極(
24)は、RlGまたはBのフィルタを有しており、フ
ルカラー化を施している。
かくの如き複合ダイオードを用いた画素の一部である非
線形素子の製造工程およびその特性の例を第2図、第3
図に示している。
この第2図の製造工程は、第4図(A)における(40
)の領域を特に拡大して製造する場合に対応している。
第2図(A) 、 (B) 、 (C) 、 (D−1
)は第4図A−へ“の縦断面図に対応している。第2図
(D−2) 、 (E)は第4図におけるc−c’の縦
断面図に対応し、その素子構造を示している。
第2図(A)において、透光性絶縁基板としてユーニン
グ7059ガラス(20)を用いた。この上面にスパッ
タ法または電子ビーム蒸着法により、導電膜(13)で
あるITOまたは酸化スズ膜を0.1〜0.5μの厚さ
に形成した。さらに遮光用の被膜(14)例えばクロム
を0.1〜0.2μの厚さに形成した。
この後、これらの全面に公知のプラズマ気相反応法を用
いてNIN構造を有する非単結晶半導体よりなる複合ダ
イオードを形成した。即ち、N型半導体(500〜25
00人)、■型半導体(500〜1μ)、N型半導体(
200〜1500人)の積層体例えばN型半導体(15
00人)、I型半導体(2000人)、N型半導体(5
00人)合計4000人とした。
この後、この上面にクロム(500〜1500人) (
15)を電子ビーム蒸着法またはスパッタ法により0.
1〜0.2μの厚さに積層した。
さらに第2図(B)に示す如く、第1のフォトマスク■
により周辺部(26)を垂直になるように異方性プラズ
マエッチを行った。
次にこれらの全面に感光性ポリイミド樹脂(29)をコ
ーティング法にて約1μの厚さに形成させた。
かくして、積層体(50)の電極(15)上面とポリイ
ミド樹脂(27)の上面(39)とは積層体の凸部を除
きキュア後で!!!緑物表面と積層体表面とがなめらか
に連続した構造となるようにさせた0例えばポリイミド
樹脂を約0.8μの厚さに塗布した6次にガラス基板(
20)側の裏面側より紫外光を公知のマスクアライナに
よりマスクを用いることなくガラス面側から露光させた
。例えばコビルト社のアライナでは約2分間露光した。
その強度が300〜400rvの波長の紫外光(10s
m/c■:)においては15〜30秒で十分である。
すると、側面(26)を有する積層体(厚さ約1μ)に
対し蔭となるその上方の凸領域は感光せず、その側周辺
のみが感光する。さらに現像を行った後リンス液により
非感光性の凸部を溶去した0次にこれらすべてを180
℃30分+300℃30分+400t 30分の加熱を
窒素中で行いキュアさせた。か(して積層体の上面であ
る非線型素子の第2の電極をフォトマスクを用いること
なく露呈せしめるに加えて、この上面と周辺部のポリイ
ミド樹脂の絶縁物の表面とをなめらかに連続させること
が可能となった。
次にこの第2図(C)の上面全面にアルミニュームを0
.5〜1μの厚さ例えば0.7μに形成せしめ、さらに
この上面に絶縁膜を0.2〜0.4μ、例えばポリイミ
ドコート(17)を0.3μの厚さに形成させて第2図
(D−1)および(D−1)に直角方向より示した(D
−2)を得た。この後、第2図(E)に示す如く、第1
の側面(26)に直角方向に対し、第2のマスク■によ
りパターニングを行った。即ち絶縁膜(17) 。
アルミニューム(16) 、クロム(15)をバターニ
ングして眉間絶縁膜(17) 、第2の電極(22)を
形成した。
さらにこの電極をマスクとして半導体(2)、第1の電
極のうちクロム(14)をパターニングをして第2図(
E)を得た。
かくして1つの画素の第2の電極(15)より延在した
リード(6)は、その画素を構成する半導体に第1の電
極の側面に設けられた絶縁物(27)上に延在して隣の
画素の第2の電極と連結させることができた。
即ち、第2図において、ガラス基板(20)上の透光性
導電膜よりなるFLC用の第3の電極、これに連結した
第1の電極(21)、 NIN半導体積層体よりなる複
合ダイオード(2)、クロムの第2の電極(15)。
アルミニューム(16)よりなる電極リード(22)よ
りなっている。このNIN構造の記号が第1図において
(2)として記されている。
結果として、第3図(A)に示す如き非線型特性(電極
面積20μ×420μ)を第2図(縦軸は絶対値をログ
スケールにて示している)に対応して有せしめることが
できた。
またこの上側に第4図に示す如(、対抗電極(間隔1.
0μ)を設け、その際FLC例えばDOBAMBCを充
填材料として用いた時のしきい値特性を(B)に示す。
他のFLCまたは複数の液晶を混合させることにより、
より双安定性を得ることができる。
図面でも5v加えることにより、十分反転させ得ること
が判明した。第3図(B)において縦軸は透過率である
「実施例1」 第4図に本発明の構成を示すが、第1図における破線で
囲んだ領域(1)での平面図(A)及び縦断面図(B)
 、 (c) 、 (D)が示されている。
さらに、第4図(B) 、 (C) 、 (D)は(A
)におけるそれぞれA−A’ 、 B−8’ 、 C−
C’での縦断面図を記す。加えて、第4図(C) 、 
(D)は液晶(3)および上側電極(6)。
(7)および基板(20”)をも示しているが、他の(
A)。
(B)は非線型素子を有する側のみを簡単のため示した
この素子の製造方法は実施例1と同様である。
即ち、2つのマスク■、■により矩形の第1の電極(2
1)および第3の電極(23)およびその上に同一形状
の半導体および第2の電極の一部を構成する導体を構成
せしめている。この第3の電極を構成する透光性導電膜
の形状は420μ×420μとした。
また積層体の大きさは420μ×20μで各画素に1本
が設けである。図面において半導体の側面および下側の
第1、第2および第3の電極を覆って配向膜を形成する
ためのポリイミド樹脂(29)をコートシている。また
FLCの上側電極(24) 、 (24’ )。
リード(6) 、 (7)に対しても配向膜(29’)
をコートしている。
第2の電極は矩形の第1、第3の電極の上方に設けられ
ているため、その位置は当初の位置を中央部に廿んとす
ると、その上下に±200μ(最大)ずれても非線型素
子の電極面積が不変であり、電気特性(電流値)にまっ
た(影響を与えずパターン化が可能である。即ち640
 X512の素子における例えばガラス基板(30C■
X20cm )の上布端と下人端とがマスクのずれをお
こし、従来の10倍ものズレ例えば一方が+側に200
μ他方が一側に200μずれた悪い精度でもマスク合わ
せが可能となった。
図面においてPLC(3)は2つの基板(20) 、 
(20’ ”)の間に充填されている。そのうち第3の
電極(23)と第4の電極(24)の間の領域(30)
がシャッタ機能を有する゛強誘電性液晶として動作する
また、第4図(D)より明らかな如く、この非線型素子
を有する積層体(50)の厚さは0.5〜1.5μ一般
には1μを有する。そしてその上面は第4の電極(24
)に連結したリード(6) 、 (7)上の配向膜と密
着している。即ち双方のガラス基板はスペーサおよび非
線型素子を兼ねた積層体により一体化した構造を有して
いる。加えてこの積層体の厚さがTN液晶で用いられた
5〜10μよりきわめて薄い1μの厚さで十分である。
従来の対抗する電極は、ガラス板の凹凸により一部でシ
ョートしてしまうが、本発明においては上側のガラス板
(20’)をセミハードな可曲性を有せしめたこと、さ
らに積層体がスペーサを兼ね、このスペーサ間の間隙は
400μ毎に一品を有しているため、その間に充填され
たFLCは電極間の厚さに所定の厚さ例えば1μ±0.
2μとすることが可能となった。 そのため、±5vを
印加しても、その電界は±50KV/c■となりFLC
の駆動に十分な電界を与えることができた。
表示パネルとしては、この後反射型では反射板を、透過
型では裏面側に光源を設け、さらに第1図に示す周辺回
路(8) 、 (9)をプリント基板に配設し、このプ
リント基板のリードと表示素子の各リードとを対応させ
て連結した。
かくして3枚のみのマスクでアクティブ素子型のパネル
をパターニングさせることが可能となった。
「効果」 本発明は以上に示す如く、非線型素子とFLCとを組合
わせたものである。その結果、図示した如き2×2のマ
トリックス構成においても、非線型素子と第1図に示す
如き(1,1)をONとした時、(1゜2) 、 (2
,2) 、 (2,1)を経て同時に加えられる電圧に
対し非線型素子のOvの電流値が十分像いため、流れ出
ない。その結果、(1,1)をONとした時、同時に他
の番地をOFFとしておくことが非線型素子により初め
て可能となり、クロストークを完全に防ぐことができた
。また製造プロセスも実施例に示した構造においてはき
わめて簡単であった。
開口率は図面のパターンの場合86.7χを有し、素子
をまった(用いないパッシブ方式の91.2χに比し4
.5χの減少にとどめることができた。これは開口率が
80%以上あればわずられしさを惑じないという仕様に
十分入り、満足すべきものである。
また視野角はFLCを用いるため1つの遮光数のみでは
なく、特に強誘電性を用いるため、THに見られる狭い
視野角をまったく有さない。
また積層体がスペーサを兼ねているため、従来より公知
のTNを用いたディスプレイに見られる如きスペーサの
分散処置を施す必要がなく、工程的に容易になった。
本発明の実施例は2×2のマトリックスを示した。しか
しこの実験は100 X100のマトリックスを作成し
て試みたものである。そして文字等の表示を十分に行う
ことが確認できた0周波数特性を考慮するならば、8ビ
ツトパラレル処理を施し、1920 (640x 3)
 x 400のフルカラーの表示装置を作成することも
可能であると推定される。
また、本発明は、非線型素子と強誘電性液晶よりなる画
素の作成には、基板作製に必要なフォトマスク数は2枚
でよく、加えて、非線型素子の電極面積(所定の電圧を
加える時の電流値)は矩形電極の中央部より上下に最大
±200μもずれてもまた左右には数II■ずれても変
化することがな(、一定の非線型特性を有し、マトリッ
クス全体へのアクティブ駆動の電気特性へのバラツキを
防ぐことができた。
【図面の簡単な説明】
第1図は本発明の液晶表示パネルの回路図を示す。 第2図は本発明の複合ダイオードの製造工程を示す一方
の縦断面図である。 第3図は本発明の複合ダイオードの非線形素子および強
誘電性液晶の動作特性を示す。 第4図は本発明の表示パネルの平面図および縦断面図を
示す。

Claims (1)

  1. 【特許請求の範囲】 1、基板状に複数のアクティブ素子を有する画素をマト
    リックス状に配設した固体表示装置において、液晶が充
    填された相対抗する電極間は2μ以下を有し、前記アク
    ティブ素子を有する積層体をスペーサとして設けること
    により前記電極間の間隔を決定したことを特徴とする液
    晶表示装置。 2、特許請求の範囲第1項において、液晶は強誘電性液
    晶よりなることを特徴とする液晶表示装置。 3、特許請求の範囲第1項において、積層体は非線型素
    子よりなることを特徴とする液晶表示装置。
JP60010301A 1985-01-23 1985-01-23 液晶表示装置 Pending JPS61169884A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60010301A JPS61169884A (ja) 1985-01-23 1985-01-23 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60010301A JPS61169884A (ja) 1985-01-23 1985-01-23 液晶表示装置

Publications (1)

Publication Number Publication Date
JPS61169884A true JPS61169884A (ja) 1986-07-31

Family

ID=11746432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60010301A Pending JPS61169884A (ja) 1985-01-23 1985-01-23 液晶表示装置

Country Status (1)

Country Link
JP (1) JPS61169884A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6424231A (en) * 1987-07-21 1989-01-26 Alps Electric Co Ltd Thin film transistor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57144584A (en) * 1981-03-02 1982-09-07 Suwa Seikosha Kk Matrix type liquid display unit
JPS5833214A (ja) * 1981-08-21 1983-02-26 Hitachi Ltd 液晶表示素子
JPS60178482A (ja) * 1984-02-27 1985-09-12 松下電器産業株式会社 液晶表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57144584A (en) * 1981-03-02 1982-09-07 Suwa Seikosha Kk Matrix type liquid display unit
JPS5833214A (ja) * 1981-08-21 1983-02-26 Hitachi Ltd 液晶表示素子
JPS60178482A (ja) * 1984-02-27 1985-09-12 松下電器産業株式会社 液晶表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6424231A (en) * 1987-07-21 1989-01-26 Alps Electric Co Ltd Thin film transistor

Similar Documents

Publication Publication Date Title
KR100637941B1 (ko) 액정 표시 장치 및 전자기기
JPS6254232A (ja) 液晶装置
KR19990029752A (ko) 액티브 매트릭스형 액정표시장치
TW476853B (en) Liquid crystal display device
JPH1010582A (ja) 液晶ディスプレイ装置及びその製造方法
KR20080025544A (ko) 액정표시패널 및 이의 제조 방법
JP2004317726A (ja) 電気光学装置、およびそれを用いた電子機器
JP3777201B2 (ja) アクティブマトリクス型表示装置及びその製造方法
KR100329210B1 (ko) 액정표시장치의 제조방법
JPH0954341A (ja) アクティブマトリックス型液晶表示素子
US4723837A (en) Metal-insulating film-metal diode
JPS61169884A (ja) 液晶表示装置
JP2858499B2 (ja) 液晶素子の駆動方法
JPS627022A (ja) 液晶表示装置
JPS61169883A (ja) 液晶表示装置
JPS61273523A (ja) 液晶表示装置
JPS6270815A (ja) 液晶装置
JPH06148616A (ja) 液晶表示パネル
JP3218308B2 (ja) 液晶表示装置
JPH01297623A (ja) アクティブマトリックス形表示パネル
JPS61169882A (ja) 液晶表示装置
JP3228735B2 (ja) 液晶電気光学装置
JP2548569B2 (ja) アクティブマトリックス型液晶表示素子
KR100257862B1 (ko) 횡전계방식액정표시장치
JPH07287220A (ja) 液晶装置およびその製造方法