JPS627022A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPS627022A JPS627022A JP60146126A JP14612685A JPS627022A JP S627022 A JPS627022 A JP S627022A JP 60146126 A JP60146126 A JP 60146126A JP 14612685 A JP14612685 A JP 14612685A JP S627022 A JPS627022 A JP S627022A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- rubbing treatment
- effected
- counter electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「発明の利用分野」
この発明は、強誘電性液晶（以下ｐｔｃという）を用い
た表示パネルを設けることにより、マイクロコンピュー
タ、ワードプロセッサまたはテレビ等の表示部の薄膜化
を図る液晶表示装置に関するものである。
た表示パネルを設けることにより、マイクロコンピュー
タ、ワードプロセッサまたはテレビ等の表示部の薄膜化
を図る液晶表示装置に関するものである。
「従来の技術」
固体表示パネルは各絵素を独立に制御する方式が大面積
用として有効である。このようなパネルとして、従来は
、二周波液晶例えばツウイスティック・ネマチック液晶
（以下ＴＮ液晶という）を用い、横方向４００素子また
縦方向２００素子とするＡ４判サイズの単純マトリック
ス構成にマルチプレキシング駆動方式を用゛いた表示装
置が知られている。
用として有効である。このようなパネルとして、従来は
、二周波液晶例えばツウイスティック・ネマチック液晶
（以下ＴＮ液晶という）を用い、横方向４００素子また
縦方向２００素子とするＡ４判サイズの単純マトリック
ス構成にマルチプレキシング駆動方式を用゛いた表示装
置が知られている。
しかし、これ以上の画素数を有する大面積の表示装置を
作るのに、ＴＮ液晶を用いることは周波数特性の限界に
より不可能であることが判明した。
作るのに、ＴＮ液晶を用いることは周波数特性の限界に
より不可能であることが判明した。
加えて、それぞれの画素を所定の距離離間し、マトリッ
クス状に配設せしめても、隣の画素との間でクロストー
ク（電気的に弱く導通してしまう現象）をしてしまいや
すい。そのため一方がＯＮ、他方がＯＦＦ機能を作って
も、画素のそれぞれが十分なＯＮまたはＯＦＦをとり得
す、コントラストに不十分さが発生してしまった。
クス状に配設せしめても、隣の画素との間でクロストー
ク（電気的に弱く導通してしまう現象）をしてしまいや
すい。そのため一方がＯＮ、他方がＯＦＦ機能を作って
も、画素のそれぞれが十分なＯＮまたはＯＦＦをとり得
す、コントラストに不十分さが発生してしまった。
かかる欠点を除去するため、各画素にアクティブ素子を
連結する方式が知られている。その代表的例は素子とし
てＴＰＴ （薄膜型絶縁ゲイト電界効果半導体装置）を
用いるものである。
連結する方式が知られている。その代表的例は素子とし
てＴＰＴ （薄膜型絶縁ゲイト電界効果半導体装置）を
用いるものである。
また、非線型素子を用いる方法が知られている。
さらにパッシブ型構成（単純マトリックス方式）におい
て、液晶として従来より公知のＴＮ型液晶を用いるので
はなく、Ｆ［、Ｃを用いることが試みられているが、ク
ロス・トークを有し、最善とはいえない。
て、液晶として従来より公知のＴＮ型液晶を用いるので
はなく、Ｆ［、Ｃを用いることが試みられているが、ク
ロス・トークを有し、最善とはいえない。
このＦＬＣはメモリ機能を有する双安定型の液晶であり
、特に周波数特性に優れている。
、特に周波数特性に優れている。
以上の如く、これらを組合わせた方式、即ち、パッシブ
方式（以下Ｐという）またはＴＰＴを用いる方式、さら
に液晶にＴＮを用いる方式またはＦＬＣを用いる方式を
検討すると、以下の表１の如くになる。
方式（以下Ｐという）またはＴＰＴを用いる方式、さら
に液晶にＴＮを用いる方式またはＦＬＣを用いる方式を
検討すると、以下の表１の如くになる。
表 １
以上において明らかなごとく、本発明は非線型素子とＦ
ＬＣとを用いるため、双方が相乗的に動作しあいクロス
・トークがなく、プロセスはそれほど複雑にならず、Ｆ
ＬＣを用いるため視野角も向上でき、理想型にきわめて
近い構成であることがわかった。
ＬＣとを用いるため、双方が相乗的に動作しあいクロス
・トークがなく、プロセスはそれほど複雑にならず、Ｆ
ＬＣを用いるため視野角も向上でき、理想型にきわめて
近い構成であることがわかった。
このため、特に本発明に述べる如く、非線型素子と強誘
電性液晶とを直列に連結して設ける画素によって初めて
大型大面積液晶ディスプレイの製造が可能であることが
判明した。
電性液晶とを直列に連結して設ける画素によって初めて
大型大面積液晶ディスプレイの製造が可能であることが
判明した。
一方、これらの構成を用いて、工業的に大型・ディスプ
レイを製造する場合、大きな問題点として、ＦＬＣを液
晶セルに対して平行に配列させることが非常にむずかし
い技術であった。 特に、大面積となった場合、均一な
配向が得られるように数々の努力がなされている。
レイを製造する場合、大きな問題点として、ＦＬＣを液
晶セルに対して平行に配列させることが非常にむずかし
い技術であった。 特に、大面積となった場合、均一な
配向が得られるように数々の努力がなされている。
「発明の目的」
本発明は大面積の均一な分子配列を有するドメインを簡
単な方法により実現することを目的としている。
単な方法により実現することを目的としている。
「発明の構成」
本発明は、特許請求の範囲に記載のように、「１．基板
上に複数の非線型特性を存するＮＩＮまたはＰＩＦ構造
を有する複合ダイオード等のアクティブ素子を有する強
誘電性液晶を用いた画素を直列に連結してマトリックス
状に配設した固体表示装置において、前記画素で構成す
る一対の電極の内側に非対称配向処理層膜を有し、前記
アクティブ素子側の電極上はラビング処理がなされない
配向層が設けられかつ対抗電極上にはラビング処理がな
された配向層が設けられたことを特徴とする液晶表示装
置。
上に複数の非線型特性を存するＮＩＮまたはＰＩＦ構造
を有する複合ダイオード等のアクティブ素子を有する強
誘電性液晶を用いた画素を直列に連結してマトリックス
状に配設した固体表示装置において、前記画素で構成す
る一対の電極の内側に非対称配向処理層膜を有し、前記
アクティブ素子側の電極上はラビング処理がなされない
配向層が設けられかつ対抗電極上にはラビング処理がな
された配向層が設けられたことを特徴とする液晶表示装
置。
２、特許請求の範囲第１項において、非対称配向処理層
すなわちラビング処理がなされない配向層は１．１．１
． トリメチルシラザンよりなりラビング処理がなされ
た配向層は有機材料よりなりかつ、下地と配向層の間に
前記非対称配向処理層に用いた１、１．１． トリメチ
ルシラザンを有することを特徴とする液晶表示装置。」
を特徴とするものであります。 すなわち、ＦＬＣに対
し非対称配向処理を基本的に行うものであり、ラビング
処理を行う配向層の下地として、ラビング処理を行わな
い配向層と同一の物質（本発明の場合は１．１．１．
ｌ−リメチルシラザン）を用いることにより、非対称性
が助長されるものである。
すなわちラビング処理がなされない配向層は１．１．１
． トリメチルシラザンよりなりラビング処理がなされ
た配向層は有機材料よりなりかつ、下地と配向層の間に
前記非対称配向処理層に用いた１、１．１． トリメチ
ルシラザンを有することを特徴とする液晶表示装置。」
を特徴とするものであります。 すなわち、ＦＬＣに対
し非対称配向処理を基本的に行うものであり、ラビング
処理を行う配向層の下地として、ラビング処理を行わな
い配向層と同一の物質（本発明の場合は１．１．１．
ｌ−リメチルシラザン）を用いることにより、非対称性
が助長されるものである。
「実施例１」
第２図は本発明の液晶表示装置を用いた回路図を示す。
図面において、画素は５ＣＬＡＤ （２）の電極（２１
） （第１の電極）（図面では数字を矩形で取り囲む記
号で示す）より強誘電性液晶（３）の一方の電極（２３
）（第３の電極）に連結している。５ＣＬＡＤはＹ配線
（４） 、 （５）に第２の電極（２２）により連結し
ている。
） （第１の電極）（図面では数字を矩形で取り囲む記
号で示す）より強誘電性液晶（３）の一方の電極（２３
）（第３の電極）に連結している。５ＣＬＡＤはＹ配線
（４） 、 （５）に第２の電極（２２）により連結し
ている。
他方、ＦＬＣ（３）の第４の電極（２４） （対抗電極
）はＸ配線（６） 、 （７）に連結している。Ｘ配線
はＦＬＣ（３）の第３の電極（２３）に対応して他の透
光性絶縁基板代表的にはガラス基板（第１図（Ｃ）にお
ける（２０’））側に密接して設けている（第２図、第
１図（Ｃ）における（６）または（２４））。
）はＸ配線（６） 、 （７）に連結している。Ｘ配線
はＦＬＣ（３）の第３の電極（２３）に対応して他の透
光性絶縁基板代表的にはガラス基板（第１図（Ｃ）にお
ける（２０’））側に密接して設けている（第２図、第
１図（Ｃ）における（６）または（２４））。
かくの如き複合ダイオードを用いた画素の一部である非
線形素子の製造工程およびその特性の例を第３図、第４
図に示す。
線形素子の製造工程およびその特性の例を第３図、第４
図に示す。
この第３図の製造工程は、第１図（＾）は第２図破線で
囲んだ領域（１）を示すが、この第１図（Ａ）における
（４０）の領域を特に拡大して製造する場合に対応して
いる。
囲んだ領域（１）を示すが、この第１図（Ａ）における
（４０）の領域を特に拡大して製造する場合に対応して
いる。
第３図（Ａ） 、 （Ｂ） 、 （Ｃ） 、 （Ｄ）は
第１図（Ｄ）に対応している。
第１図（Ｄ）に対応している。
第３図（Ａ）において、透光性絶縁基板としてコーニン
グ７０５９ガラス（２０）を用いた。この上面にスバッ
タ法または電子ビーム蒸着法により、導電膜（２２）で
あるモリブデンを０．１〜０．５μの厚さに形成した。
グ７０５９ガラス（２０）を用いた。この上面にスバッ
タ法または電子ビーム蒸着法により、導電膜（２２）で
あるモリブデンを０．１〜０．５μの厚さに形成した。
この後、これらの全面に光ＣＶＤ法またはプラズマＣＶ
Ｄ法を用いて非単結晶半導体膜を形成した。
Ｄ法を用いて非単結晶半導体膜を形成した。
その厚さはＮ型半導体（１３） （０，１μ）−１型半
導体（１４） （０，３μ＞−Ｎ型半導体（１５） （
５００人）のＮＩＮ接合を有する５ＣＬＡＤとした。
導体（１４） （０，３μ＞−Ｎ型半導体（１５） （
５００人）のＮＩＮ接合を有する５ＣＬＡＤとした。
この後、この上面に、クロム（２１）を電子ビーム蒸着
法またはスパッタ法により０．１〜０．２μの厚さに積
層した。
法またはスパッタ法により０．１〜０．２μの厚さに積
層した。
さらに第３図（Ｂ）に示す如く、第１のフォトマスク■
により周辺部を垂直になるように異方性プラズマエッチ
を行い、積層体（５０）を設けた。
により周辺部を垂直になるように異方性プラズマエッチ
を行い、積層体（５０）を設けた。
次にこれらの全面に感光性ポリイミド樹脂（２７）をコ
ーティング法にて約１μの厚さに形成させた。
ーティング法にて約１μの厚さに形成させた。
かくして、積層体（５０）の電極（２１）上面とポリイ
ミド樹脂（２７）の上面（３９）とは積層体の凸部を除
彦キュア後で絶縁物表面と積層体表面とがなめらかに連
続した構造となるようにさせた。即ち、ガラス基板（２
０）側の裏面側より紫外光を公知のマスクアライナによ
りマスクを用いることなくガラス面側から露光させた。
ミド樹脂（２７）の上面（３９）とは積層体の凸部を除
彦キュア後で絶縁物表面と積層体表面とがなめらかに連
続した構造となるようにさせた。即ち、ガラス基板（２
０）側の裏面側より紫外光を公知のマスクアライナによ
りマスクを用いることなくガラス面側から露光させた。
例えばコビルト社のアライナでは約２分間露光した。そ
の強度が３００〜４００ｎｍの波長の紫外光（１０ｍＷ
／ｃｍりにおいては１５〜３０秒で十分である。
の強度が３００〜４００ｎｍの波長の紫外光（１０ｍＷ
／ｃｍりにおいては１５〜３０秒で十分である。
すると、側面（２６）を有する積層体く厚さ約１μ）（
５０）に対し蔭となるその上方の凸領域は感光せず、そ
の側周辺のみが感光する。さらに現像を行った後、リン
ス液により非感光性の凸部を溶去した。
５０）に対し蔭となるその上方の凸領域は感光せず、そ
の側周辺のみが感光する。さらに現像を行った後、リン
ス液により非感光性の凸部を溶去した。
次にこれらすべてを１８０℃３０分＋３００℃３０分＋
４００℃３０分の加熱を窒素中で行いキュアさせた。か
くして積層体の上面である非線型素子の第２の電極をフ
ォトマスクを用いるｑとなく露呈せしめるに加えて、こ
の上面と周辺部のポリイミド樹脂の絶縁物の表面とをな
めらかに連続させ、第３図（Ｃ）を得ることが可能とな
った。
４００℃３０分の加熱を窒素中で行いキュアさせた。か
くして積層体の上面である非線型素子の第２の電極をフ
ォトマスクを用いるｑとなく露呈せしめるに加えて、こ
の上面と周辺部のポリイミド樹脂の絶縁物の表面とをな
めらかに連続させ、第３図（Ｃ）を得ることが可能とな
った。
次にこの第３図（Ｃ）の上面全面にＦＬＣの電極（第３
の電極）用にＩＴＯを０．１〜０．３μの厚さにスパッ
タ法または電子ビーム蒸着法により形成させた。さらに
この電極を所定の形状、例えば１２０μ×４２０μの１
画素の電極に第２のフォトマスク（■）により選択エツ
チングを行った。さらにこの上面に非対称配向層の一方
の非ラビング層（ラビング処理を行わない層） （２５
）としてアルミナ、酸化珪素または弗化マグネシューム
等の無機材料を用い、５０〜３００人の厚さに電子ビー
ム蒸着法にて形成した。
の電極）用にＩＴＯを０．１〜０．３μの厚さにスパッ
タ法または電子ビーム蒸着法により形成させた。さらに
この電極を所定の形状、例えば１２０μ×４２０μの１
画素の電極に第２のフォトマスク（■）により選択エツ
チングを行った。さらにこの上面に非対称配向層の一方
の非ラビング層（ラビング処理を行わない層） （２５
）としてアルミナ、酸化珪素または弗化マグネシューム
等の無機材料を用い、５０〜３００人の厚さに電子ビー
ム蒸着法にて形成した。
かくしてＹ方向のリード（６）に連結した第２の電極（
２２）とその上の５ＣＬＡＤ （２）さらに上側の第１
の電極（２１）の積層体（５０）を有し、この第１の電
極に密接してＦＬＣの第３の電極（２３）を設は得る。
２２）とその上の５ＣＬＡＤ （２）さらに上側の第１
の電極（２１）の積層体（５０）を有し、この第１の電
極に密接してＦＬＣの第３の電極（２３）を設は得る。
そしてこのためには２枚のフォトマスク即ち１回のマス
ク合わせにより各画素に対応したアクティブ素子を設け
ることができた。この５ＣＬＡＤ構造の記号、が第２図
において（２）として記されている。
ク合わせにより各画素に対応したアクティブ素子を設け
ることができた。この５ＣＬＡＤ構造の記号、が第２図
において（２）として記されている。
結果として、第４図（Ａ）に示す如き非線型特性（電極
面積１２０μ×４２０μ）を第３図（縦軸は絶対値をロ
グスケールにて示している）に対応してをせしめること
ができた。
面積１２０μ×４２０μ）を第３図（縦軸は絶対値をロ
グスケールにて示している）に対応してをせしめること
ができた。
液晶表示素子としての画素を構成するため、第１図（Ｃ
） 、 （Ｄ）に示す如く、互いに対抗した基板の内側
にラビング配向処理を行っであるＸ方向のリードおよび
対抗電極（２４）を設けである。そしてこの一対の電極
（２３） 、対抗電極（２４）の内側に、非対称配向膜
（２５） 、 （２５’ ）を設け、これによりＦＬＣ
（厚さ２μ）を挟んである。対抗電極（２４）には希釈
された１、１．１． トリメチルシラザンを塗布後、ナ
イロンを０．１ μの厚さにスピン法により設け、公知
のラビング処理をした。ラビング処理の一例としてナイ
ロンをラビング装置に９００ ＰＰＭで回転させ、その
表面を２ｍ／分の速度で基板を数回たとえば５回移動さ
せて形成した。また一方の電極（２３）上には１．１．
１． トリメチルシラザンを塗布後、溶媒を除去し、ラ
ビング処理を行わない配向膜とし、対抗電極（２４）上
に１．１．１． トリメチルシラザンを塗布後、にはを
機化合物の膜を形成しラビング処理を行い配向膜として
さらにこの間にはＰＬＣ例えばＤＯＢＡＭＢＣとＭＢＲ
Ａのブレンドを行ったものを注入したセルサイズは１０
０ ｍｘ３００ ｍであったが、このサイズ全体に均一
な良好な配向が得られた。
） 、 （Ｄ）に示す如く、互いに対抗した基板の内側
にラビング配向処理を行っであるＸ方向のリードおよび
対抗電極（２４）を設けである。そしてこの一対の電極
（２３） 、対抗電極（２４）の内側に、非対称配向膜
（２５） 、 （２５’ ）を設け、これによりＦＬＣ
（厚さ２μ）を挟んである。対抗電極（２４）には希釈
された１、１．１． トリメチルシラザンを塗布後、ナ
イロンを０．１ μの厚さにスピン法により設け、公知
のラビング処理をした。ラビング処理の一例としてナイ
ロンをラビング装置に９００ ＰＰＭで回転させ、その
表面を２ｍ／分の速度で基板を数回たとえば５回移動さ
せて形成した。また一方の電極（２３）上には１．１．
１． トリメチルシラザンを塗布後、溶媒を除去し、ラ
ビング処理を行わない配向膜とし、対抗電極（２４）上
に１．１．１． トリメチルシラザンを塗布後、にはを
機化合物の膜を形成しラビング処理を行い配向膜として
さらにこの間にはＰＬＣ例えばＤＯＢＡＭＢＣとＭＢＲ
Ａのブレンドを行ったものを注入したセルサイズは１０
０ ｍｘ３００ ｍであったが、このサイズ全体に均一
な良好な配向が得られた。
この画素のしきい値特性例を第４図（Ｂ）に示す、 図
面でも±５ｖ加えることにより曲線（２９） 。
面でも±５ｖ加えることにより曲線（２９） 。
（２９）を得、透過、非透過をさせ得、十分反転させる
とともにメモリ効果を示すヒステリシスを得ることが判
明判明した。第３図（４）において縦軸は透過率である
。
とともにメモリ効果を示すヒステリシスを得ることが判
明判明した。第３図（４）において縦軸は透過率である
。
「効果」
本発明は以上に示す如く、ラビング処理を行った配向膜
の下地を非処理側と同一の物質を用いることにより、よ
り一層非対称性が助長され大面積においても良好な均一
配向が簡単に得られた。
の下地を非処理側と同一の物質を用いることにより、よ
り一層非対称性が助長され大面積においても良好な均一
配向が簡単に得られた。
また図示した如き２×２のマトリックス構成においても
、非線型素子と第１図に示す如き（１，１）をＯＮとし
た時、（１，２）、（２，２）、（２，１）を経て同時
に加えられる電圧に対し非線型素子のＯｖの電流値が十
分像いため、流れ出ない、 その結果、（１，１）をＯ
Ｎとした時、同時に他の番地をＯＦＦとしておくことが
非線型素子により初めて可能となり、クロストークを完
全に防ぐことができた。また製造プロセスも実施例に示
した構造においてはきわめてＮｊａであった。
、非線型素子と第１図に示す如き（１，１）をＯＮとし
た時、（１，２）、（２，２）、（２，１）を経て同時
に加えられる電圧に対し非線型素子のＯｖの電流値が十
分像いため、流れ出ない、 その結果、（１，１）をＯ
Ｎとした時、同時に他の番地をＯＦＦとしておくことが
非線型素子により初めて可能となり、クロストークを完
全に防ぐことができた。また製造プロセスも実施例に示
した構造においてはきわめてＮｊａであった。
第１図は本発明の表示パネルの平面図および縦断面図を
示す。 第２図は本発明の液晶表示パネルの回路図を示す。 第３図は本発明の空間電荷制限電流型複合ダイオードの
製造工程を示す一方の縦断面図である。 第４図は本発明の空間電荷制限電流型複合ダイオードの
非線形素子および強誘電性液晶の動作特性を示す。
示す。 第２図は本発明の液晶表示パネルの回路図を示す。 第３図は本発明の空間電荷制限電流型複合ダイオードの
製造工程を示す一方の縦断面図である。 第４図は本発明の空間電荷制限電流型複合ダイオードの
非線形素子および強誘電性液晶の動作特性を示す。
Claims (1)
- 【特許請求の範囲】 １、基板上に複数の非線型特性を有するＮＩＮまたはＰ
ＩＰ構造を有する複合ダイオード等のアクティブ素子を
有する強誘電性液晶を用いた画素を直列に連結してマト
リックス状に配設した固体表示装置において、前記画素
で構成する一対の電極の内側に非対称配向処理層膜を有
し、前記アクティブ素子側の電極上はラビング処理がな
されない配向層が設けられ、かつ対抗電極上にはラビン
グ処理がなされた配向層が設けられたことを特徴とする
液晶表示装置。 ２、特許請求の範囲第１項において、非対称配向処理層
すなわちラビング処理がなされない配向層は１．１．１
．トリメチルシラザンよりなり、ラビング処理がなされ
た配向層は有機材料よりなりかつ、下地と配向層の間に
前記非対称配向処理層に用いた１．１．１．トリメチル
シラザンを有することを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60146126A JPH0718996B2 (ja) | 1985-07-03 | 1985-07-03 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60146126A JPH0718996B2 (ja) | 1985-07-03 | 1985-07-03 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS627022A true JPS627022A (ja) | 1987-01-14 |
| JPH0718996B2 JPH0718996B2 (ja) | 1995-03-06 |
Family
ID=15400733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60146126A Expired - Lifetime JPH0718996B2 (ja) | 1985-07-03 | 1985-07-03 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0718996B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62153827A (ja) * | 1985-12-27 | 1987-07-08 | Casio Comput Co Ltd | 液晶素子 |
| JPH05264998A (ja) * | 1992-03-16 | 1993-10-15 | Tokyo Ohka Kogyo Co Ltd | 配向膜 |
| US6293021B1 (en) | 1997-10-31 | 2001-09-25 | Johannes Heidenhain Gmbh | Process for arranging an angle scale on an index disk for rotational measurement systems and an index disk with angle scale for rotational measurement systems |
| US6468844B1 (en) | 1997-07-14 | 2002-10-22 | Semiconductor Energy Laboratory Co., Ltd. | Preparation method of semiconductor device |
| US6856360B1 (en) | 1997-11-28 | 2005-02-15 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device, method of manufacturing the same, and electronic equipment |
| US7192865B1 (en) | 1997-11-27 | 2007-03-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for producing the same |
| US7227603B1 (en) | 1993-07-22 | 2007-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Liquid-crystal electro-optical apparatus and method of manufacturing the same |
| US8212968B2 (en) | 1993-07-22 | 2012-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Liquid-crystal electro-optical apparatus and method of manufacturing the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60117350A (ja) * | 1983-11-30 | 1985-06-24 | Toshiba Corp | メモリマッピング装置 |
-
1985
- 1985-07-03 JP JP60146126A patent/JPH0718996B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60117350A (ja) * | 1983-11-30 | 1985-06-24 | Toshiba Corp | メモリマッピング装置 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62153827A (ja) * | 1985-12-27 | 1987-07-08 | Casio Comput Co Ltd | 液晶素子 |
| JPH05264998A (ja) * | 1992-03-16 | 1993-10-15 | Tokyo Ohka Kogyo Co Ltd | 配向膜 |
| US7227603B1 (en) | 1993-07-22 | 2007-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Liquid-crystal electro-optical apparatus and method of manufacturing the same |
| US7561246B2 (en) | 1993-07-22 | 2009-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Liquid-crystal electro-optical apparatus and method of manufacturing the same |
| US8212968B2 (en) | 1993-07-22 | 2012-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Liquid-crystal electro-optical apparatus and method of manufacturing the same |
| US8243233B2 (en) | 1993-07-22 | 2012-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Liquid-crystal electro-optical apparatus and method of manufacturing the same |
| US8396690B2 (en) | 1993-07-22 | 2013-03-12 | Semiconductor Energy Laboratory Co., Ltd. | Liquid-crystal electro-optical apparatus and method of manufacturing the same |
| US6468844B1 (en) | 1997-07-14 | 2002-10-22 | Semiconductor Energy Laboratory Co., Ltd. | Preparation method of semiconductor device |
| US6293021B1 (en) | 1997-10-31 | 2001-09-25 | Johannes Heidenhain Gmbh | Process for arranging an angle scale on an index disk for rotational measurement systems and an index disk with angle scale for rotational measurement systems |
| US7192865B1 (en) | 1997-11-27 | 2007-03-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for producing the same |
| US7202497B2 (en) | 1997-11-27 | 2007-04-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US6856360B1 (en) | 1997-11-28 | 2005-02-15 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device, method of manufacturing the same, and electronic equipment |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0718996B2 (ja) | 1995-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7714975B1 (en) | Liquid crystal display device and manfacturing method thereof | |
| JP4925030B2 (ja) | 液晶表示装置及びその製造方法 | |
| KR101201304B1 (ko) | 액정표시장치 및 그의 제조방법 | |
| KR100257370B1 (ko) | 횡전계방식액정표시장치 | |
| JP3723336B2 (ja) | 液晶表示装置 | |
| CN104238194B (zh) | 一种显示面板及其制造方法 | |
| JPH0723942B2 (ja) | 液晶装置 | |
| KR19980037086A (ko) | 액정표시소자 | |
| KR20000007760A (ko) | 복합전계방식 액정표시소자 및 그 제조방법 | |
| KR20030058166A (ko) | 액정표시장치 | |
| JPS627022A (ja) | 液晶表示装置 | |
| JP3747828B2 (ja) | 電気光学装置及びその製造方法 | |
| JP4154880B2 (ja) | 電気光学装置及びその製造方法 | |
| KR100275213B1 (ko) | 횡전계방식액정표시소자및그제조방법 | |
| JPS61273523A (ja) | 液晶表示装置 | |
| KR101970550B1 (ko) | 박막트랜지스터 기판 및 그 제조 방법 | |
| JPH01282523A (ja) | 液晶表示パネル | |
| JPH07112069B2 (ja) | 表示装置 | |
| JPS6270815A (ja) | 液晶装置 | |
| JP2004165289A (ja) | アクティブマトリクス基板、その製造方法および表示装置 | |
| JPS61169883A (ja) | 液晶表示装置 | |
| JPH021947A (ja) | 薄膜トランジスタの製造方法 | |
| JPS61169882A (ja) | 液晶表示装置 | |
| JP2002006302A (ja) | 液晶素子及びカラ−フィルタ− | |
| JPH1124088A (ja) | 液晶表示パネル及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |