JPH0943629A

JPH0943629A - 液晶表示装置

Info

Publication number: JPH0943629A
Application number: JP21538395A
Authority: JP
Inventors: Takuo Sato; 拓生佐藤
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1995-07-31
Filing date: 1995-07-31
Publication date: 1997-02-14

Abstract

(57)【要約】【課題】ラビング処理時に発生する画素電極間の短絡
欠陥を防止する。【解決手段】液晶表示装置は配向面を有する駆動基板
１と、同じく配向面を有する対向基板と、両配向面の間
に保持された液晶層とを備えている。駆動基板１と対向
基板はシール材３０を介して互いに接合している。対向
基板は配向面に沿って連続的に形成された対向電極を有
する。駆動基板１は配向面に沿って形成された透明導電
膜を有すると共に、表示領域とこれを囲む周辺領域とに
区画されている。表示領域には透明導電膜を分割的にパ
タニングした画素電極６とこれを駆動するスイッチング
素子とが集成形成されている。周辺領域の少なくとも一
部には表示領域から延設された透明導電膜をパタン化し
たダミー電極６Ｄが配向面に沿って形成されている。ラ
ビング処理時布材から剥離した繊維屑はダミー電極６Ｄ
により捕捉され、表示領域内に進入する量が減少し、画
素電極６間の短絡欠陥が抑制できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はアクティブマトリク
ス型の液晶表示装置に関する。より詳しくは、ガラス基
板に成膜される透明導電膜のパタン構成に関する。

【０００２】

【従来の技術】液晶表示装置はテレビやグラフィックデ
ィスプレイ等に盛んに用いられている。その中でも、特
にアクティブマトリクス型の液晶表示装置は高速応答性
を有し、高画素数化に適しており、ディスプレイ画面の
高画質化、大型化、カラー化等を実現するものとして期
待され、研究開発が進められて既に実用化されたものも
ある。このアクティブマトリクス型液晶表示装置は、駆
動基板側に走査配線と信号配線を直交する様に設け、そ
の交差部毎にスイッチング素子と画素電極とを夫々配設
したものである。一方、対向基板側には対向電極が連続
的に形成されている。両基板の間に液晶層が保持され、
フラットパネル型の液晶表示装置となる。図４に従来の
駆動基板の一般的な構成を示す。ガラス等からなる駆動
基板１０１の表面には薄膜トランジスタ等のスイッチン
グ素子１０２が集積形成されている。図では理解を容易
にする為１個のスイッチング素子のみが示されている。
このスイッチング素子１０２は平坦化膜１０３で被覆さ
れており、その表面に画素電極１０４がパタニング形成
されている。画素電極１０４の表面は布材１０５により
所定の方向に沿ってラビング処理されており、配向面を
構成する。この配向面は液晶層に接してその配向制御を
行なう。この構成ではスイッチング素子１０２の凹凸を
埋める様に平坦化膜１０３が成膜されており、配向面は
優れた平坦性を有している。従って、画素電極１０４の
表面のラビング処理は極めて均一に行なう事ができ、液
晶層の配向異常を抑制できる。

【０００３】

【発明が解決しようとする課題】平坦化膜１０３を採用
する事で配向面を平らにできる一方、逆にパタニングさ
れた画素電極１０４の端部における段差１０６が目立つ
様になる。布材１０５に含まれる繊維１０７がラビング
時この段差１０６により擦られる為、微小な有機物系の
ゴミ（バフカス）１０８が発生する。このバフカス１０
８が隣接する画素電極１０４の間に付着すると短絡欠陥
をもたらし、画像品位を著しく損っていた。バフカス１
０８は例えばセルロースの微細片（繊維屑）等からな
り、吸湿性がある為、電流リークの原因になる。一般
に、スイッチング素子１０２を構成する薄膜トランジス
タの許容リーク電流は１０^-13Ａ程度であるのに対し、
バフカス１０８を流れるリーク電流は１０^-10Ａ程度に
達し、画素の点欠陥が生じる。画素電極１０４は透明導
電膜からなりその膜厚は１００〜１５０nm程度である。
配向面が平坦化されるとこの膜厚に起因する段差が顕著
となり、ラビング時に繊維屑が大量に発生する。特に、
画素電極１０４が微細化されると電極間に跨がって繊維
屑が付着し、容易に画素の点欠陥が生じる。バフカス１
０８は通常の超音波洗浄等では容易に除去する事が困難
である。

【０００４】

【課題を解決するための手段】上述した従来の技術の課
題を解決する為以下の手段を講じた。即ち、本発明にか
かる液晶表示装置は基本的な構成として、配向面を有す
る駆動基板と、同じく配向面を有する対向基板と、両配
向面の間に保持された液晶層とを備えている。前記対向
基板は配向面に沿って連続的に形成された対向電極を有
する。前記駆動基板は配向面に沿って形成された透明導
電膜を有すると共に、表示領域とこれを囲む周辺領域と
に区画されている。前記表示領域には該透明導電膜を分
割的にパタニングした画素電極とこれを駆動するスイッ
チング素子とが集積形成されている。特徴事項として、
前記周辺領域の少なくとも一部には該表示領域から延設
された透明導電膜をパタン化したダミー電極が該配向面
に沿って形成されている。

【０００５】好ましくは、前記駆動基板には該スイッチ
ング素子を被覆してその凹凸を埋める平坦化膜が形成さ
れ、前記画素電極及びダミー電極は該平坦化膜の上に配
置されている。この場合、前記駆動基板には該画素電極
及びダミー電極を被覆する配向膜が形成されており、所
定のラビング方向に沿ってラビングされて配向面を形成
する。前記ダミー電極はラビング方向と直交する端部が
生じる様に一定の分割ピッチで分割パタン化されてい
る。前記分割ピッチは画素電極の配列ピッチの１／１０
〜１０倍の範囲に設定されている。例えば、前記ダミー
電極は画素電極と同一パタンに分割化されている。好ま
しくは、前記ダミー電極は該表示領域の外側で少なくと
も５００μｍの幅に渡って配置している。この場合、前
記駆動基板と対向基板は該周辺領域に沿って配されたシ
ール材を介して互いに接合しており、前記ダミー電極は
該シール材の内側に配置されている。さらに好ましく
は、前記駆動基板には該スイッチング素子を駆動する駆
動回路が該周辺領域に形成されており、前記ダミー電極
は該平坦化膜を介して該駆動回路の上に配設されてい
る。加えて好ましくは、前記画素電極は５μｍ以下の間
隔で分割的にパタニングされている。

【０００６】本発明によれば、表示領域を囲む周辺領域
の少なくとも一部に表示領域から延設された透明導電膜
をパタン化したダミー電極を配向面に沿って設けてい
る。かかる構成を有する駆動基板をパネル組み立てに先
立ってラビング処理する。例えば、布材を巻き付けたロ
ーラでラビング処理を行なうと、布材は最初に周辺領域
に当接しその後内部の表示領域に向って進行する。周辺
領域にはダミー電極が設けられている為、布材から剥離
したバフカス（繊維屑）は先ずダミー電極の段差によっ
て捕捉され、表示領域に進行した時点ではバフカスの発
生及び付着が少なくなっている。従って、従来に比しバ
フカスの付着による画素電極間の短絡欠陥を顕著に抑制
できる。一方、ダミー電極間には大量のバフカスが付着
する確率が高くなるが、ダミー電極自体は何等表示に寄
与しない為画像上の問題は生じない。

【０００７】

【発明の実施の形態】以下図面を参照して本発明にかか
る液晶表示装置の最良な実施形態を詳細に説明する。図
１の（Ａ）は本液晶表示装置の平面形状を表わしてい
る。図示する様に、本液晶表示装置は配向面を有する駆
動基板１と、同じく配向面を有する対向基板（図示せ
ず）と、両配向面の間に保持された液晶層（図示せず）
とを備えたフラットパネル構造となっている。対向基板
は配向面に沿って連続的に形成された対向電極を有す
る。駆動基板１は配向面に沿って形成された透明導電膜
を有すると共に、点線内の表示領域と点線外の周辺領域
とに区画されている。即ち、周辺領域は表示領域を囲ん
でいる。表示領域には透明導電膜を分割的にパタニング
した画素電極６とこれを駆動するスイッチング素子（図
示せず）とが集積形成されている。一方、周辺領域の少
なくとも一部には、表示領域から延設された透明導電膜
をパタン化したダミー電極６Ｄが配向面に沿って形成さ
れている。

【０００８】好ましくは、駆動基板１にはスイッチング
素子を被覆してその凹凸を埋める平坦化膜が形成されて
いる。本例では、ダミー電極６Ｄは画素電極６と同一パ
タンに分割化されている。ダミー電極６Ｄは表示領域の
外側で少なくとも５００μｍの幅に渡って配置してい
る。具体的には、駆動基板１と対向基板は周辺領域に沿
って配されたシール材３０を介して互いに接合してお
り、ダミー電極６Ｄはシール材３０の内側に配設されて
いる。場合によっては、駆動基板１にはスイッチング素
子を駆動する駆動回路が周辺領域に形成されており、ダ
ミー電極６Ｄは平坦化膜を介して駆動回路の上に配設さ
れる。好ましくは、画素電極６は５μｍ以下の間隔で分
割的にパタニングされており、微細構造となっている。

【０００９】（Ｂ）は図１に示した駆動基板１のラビン
グ処理を模式的に表わしている。駆動基板１には画素電
極６及びダミー電極６Ｄを被覆する配向膜２０が形成さ
れており、所定のラビング方向に沿ってラビングされて
配向面を形成する。ダミー電極６Ｄはラビング方向と直
交する端部が生じる様に一定の分割ピッチで分割パタン
化されている。この分割ピッチは画素電極６の配列ピッ
チの１／１０〜１０倍の範囲に設定されている。図示の
ラビング処理では、布材（バフ材）４５を外周に巻いた
ローラ４２で、駆動基板１の表面に形成された配向膜２
０をラビングする。布材４５の表面には繊維４７が密集
している。駆動基板１の表面には有機高分子系（例えば
ポリイミド）の配向膜２０が印刷方式等により被膜状に
形成されている。液晶分子を一定方向に整列させる為、
この配向膜２０のラビング処理を施す。ラビング処理は
ローラ４２の表面に綿やレーヨン等からなる布材４５を
巻き付け、駆動基板１に塗布された配向膜２０を擦る方
法である。この時、ローラ４２は駆動基板１に対して所
定の圧力を加えながら配向方向に沿って矢印で示す様に
移動すると共に、ローラ４２自体も１００〜１０００rp
m 程度で回転駆動される。ローラ４２の回転方向も矢印
で示されている。なお、液晶パネルを組み立てる場合に
は、上述した駆動基板１に加えて、対向基板も同様にラ
ビング処理する。

【００１０】ローラ４２が左側から右側に向って移動し
た場合を考えると、ローラ４２は先ず左側周辺領域に接
触し、次に表示領域に沿って移動しながら最後に右側周
辺領域から離れていく。ラビング時に発生するバフカス
は大部分左側周辺領域に配置されたダミー電極６Ｄの端
部に引っ掛かり、表示領域内の画素電極６にはあまり引
っ掛からず、画素間の短絡欠陥を効果的に防止できる。
換言すると、ローラ４２から発生するバフカスは最初に
接触する周辺領域のダミー電極６Ｄにより大部分が捕捉
され、表示領域に進入した時点ではバフカスの発生量が
少なくなっている。この為、画素電極６の段差に捕捉さ
れるバフカスの量は顕著に減少し、画素間の短絡欠陥を
防止できる。電極端部に捕捉されるバフカスは微細であ
る為、画素電極６の間隔が５μｍ以下に高精細化された
液晶表示装置の場合本発明の効果が顕著になる。バフカ
スは電極端部に引っ掛かる為、ラビング方向に垂直な段
差が周辺領域に多く存在するほどバフカスの除去効果が
顕著になる。従って、周辺領域に配されたダミー電極６
Ｄは複数のパタンに分割されている方が好ましく、その
間隔及び分割ピッチは１μｍ〜１０mmの範囲に設定する
事が良い。又、さらに好ましくは液晶表示装置のサイズ
に合わせて、ダミー電極の分割ピッチは画素電極の配列
ピッチに対し１／１０〜１０倍程度が適当である。ダミ
ー電極６Ｄは表示領域を囲む様に少なくとも５００μｍ
幅で設置しておけば十分なバフカス除去効果が得られ
る。

【００１１】

【実施例】図２を参照して本発明にかかる液晶表示装置
の好適な実施例を詳細に説明する。図示する様に、本ア
クティブマトリクス型液晶表示装置は駆動基板１と対向
基板２と両者の間に保持された液晶層３とで構成された
パネル構造を有している。駆動基板１は行列配置した画
素４を有している。対向基板２は少なくとも対向電極５
を有しており、所定の間隙を介して駆動基板１に接合し
ている。この間隙には液晶層３が保持されている。

【００１２】駆動基板１は上層部と中層部と下層部とに
分かれている。上層部は各画素４毎に形成された画素電
極６を含む。なお、図示しないがダミー電極６Ｄも画素
電極６と同時にパタニング形成される。この画素電極６
及びダミー電極は平坦化膜１８の上にパタニング形成さ
れており、配向面２０Ｂを構成する。これに対し、下層
部は個々の画素電極６を駆動するスイッチング素子７、
画素４の各行に対応して薄膜トランジスタ７の行を走査
する走査配線８及び画素４の各列に対応してスイッチン
グ素子７の列に所定の画像信号を供給する信号配線９と
を含んでいる。なお、スイッチング素子７は多結晶シリ
コン等からなる半導体薄膜１０を活性層とする薄膜トラ
ンジスタで構成されている。その上にはゲート絶縁膜を
介してゲート電極Ｇがパタニング形成されている。この
ゲート電極Ｇは前述した走査配線８に連続している。薄
膜トランジスタはゲート電極Ｇの両側にソース領域Ｓ及
びドレイン領域Ｄを備えている。ソース領域Ｓ側には一
方の引出電極１１が接続しており、前述した信号配線９
に連続している。ドレイン領域Ｄには他方の引出電極１
２が接続している。なお、半導体薄膜１０には上述した
薄膜トランジスタに加え補助容量１３も形成されてい
る。この補助容量１３は半導体薄膜１０を一方の電極と
し補助配線１４を他方の電極とする。両電極１０，１４
の間にゲート絶縁膜と同層の誘電体膜が介在している。
なお、ゲート電極Ｇ、走査配線８及び補助配線１４は同
一層からなり、第１層間絶縁膜１５により、引出電極１
１，１２から電気的に絶縁されている。

【００１３】上述した上層部と下層部との間の中層部に
は導電性を有する遮光膜が介在している。この遮光膜は
マスク遮光膜１６Ｍとパッド遮光膜１６Ｐとに分割され
ている。これらの導電性を有する遮光膜１６Ｍ，１６Ｐ
は金属膜からなる。一方のマスク遮光膜１６Ｍは画素の
行方向に沿って連続的にパタニングされ、少なくとも部
分的にスイッチング素子７を遮光する。マスク遮光膜１
６Ｍは第２層間絶縁膜１７及び平坦化膜１８により上下
から挟持されており、前述した下層部及び上層部から絶
縁されている。マスク遮光膜１６Ｍは固定電位に保持さ
れている。この固定電位は、例えば対向電極５の電位と
等しく設定されている。一方、パッド遮光膜１６Ｐは画
素４毎に離散的にパタニングされている。パッド遮光膜
１６Ｐは対応する画素電極６とスイッチング素子７との
間のコンタクト部Ｃに介在してその電気的接続及び遮光
を図る。具体的にはパッド遮光膜１６Ｐは画素電極６と
引出電極１２との間に介在しており両者の電気的接続を
良好にしている。なお、この引出電極１２は前述した様
に信号配線９と同一層で形成され、薄膜トランジスタの
ドレイン領域Ｄに直接電気接続している。この引出電極
１２は遮光性を有し互いに分離したパッド遮光膜１６Ｐ
とマスク遮光膜１６Ｍとの間を遮光している。

【００１４】引き続き図２を参照して、本アクティブマ
トリクス型液晶表示装置の製造方法を詳細に説明する。
駆動基板１はガラス又は石英等からなり、この駆動基板
１の上に減圧ＣＶＤ法で半導体薄膜１０を成膜する。例
えば、この半導体薄膜１０は５０nm程度の膜厚に堆積し
た多結晶シリコンからなり、薄膜トランジスタの活性層
として用いられる。この半導体薄膜１０は成膜された後
アイランド状にパタニングされる。半導体薄膜１０の上
に例えばＳｉＯ₂からなるゲート絶縁膜を成膜する。こ
こで、半導体薄膜１０の材料としては多結晶シリコンの
他に非晶質シリコン等を用いても良い。又、ゲート絶縁
膜の材料としてはＳｉＯ₂の他に、ＳｉＮや酸化タンタ
ル及びこれらの積層膜を用いても良い。

【００１５】次に駆動基板１の上に走査配線８、ゲート
電極Ｇ、補助配線１４等を同時に形成する。例えば、減
圧ＣＶＤ法により３５０nm程度の膜厚で多結晶シリコン
を堆積した後、不純物をドーピングして低抵抗化を図
り、さらに所定の形状にパタニングする。これらの走査
配線８、ゲート電極Ｇ及び補助配線１４の材料として
は、多結晶シリコンの他に、Ｔａ，Ｍｏ，Ａｌ，Ｃｒ等
の金属やこれらのシリサイド、ポリサイド等を用いても
良い。この様にして、半導体薄膜１０、ゲート絶縁膜及
びゲート電極Ｇからなる薄膜トランジスタが形成され
る。本例ではこの薄膜トランジスタはプレーナ型である
が、正スタガ型や逆スタガ型等を採用しても良い。同時
に、半導体薄膜１０には補助容量１３も形成される。

【００１６】次に常圧ＣＶＤ法により６００nm程度の膜
厚でＰＳＧ等を堆積し第１層間絶縁膜１５を形成する。
この第１層間絶縁膜１５は上述した走査配線８、ゲート
電極Ｇ、補助配線１４等を被覆している。この第１層間
絶縁膜１５には薄膜トランジスタのソース領域Ｓやドレ
イン領域Ｄに達するコンタクトホールが開口されてい
る。第１層間絶縁膜１５の上には信号配線９や引出電極
１１，１２がパタニング形成されている。例えば、スパ
ッタリング法により６００nm程度の膜厚でアルミニウム
を堆積し、所定の形状にパタニングして信号配線９及び
引出電極１１，１２に加工する。一方の引出電極１１は
コンタクトホールを介して薄膜トランジスタのソース領
域Ｓに接続し、他方の引出電極１２は同じくコンタクト
ホールを介して薄膜トランジスタのドレイン領域Ｄに接
続する。これら信号配線９及び引出電極１１，１２の材
料としては、Ａｌの他に、Ｔａ，Ｃｒ，Ｍｏ，Ｎｉ等を
用いても良い。

【００１７】信号配線９や引出電極１１，１２の上には
第２層間絶縁膜１７が成膜されており、これらを被覆す
る。例えば、常圧ＣＶＤ法により６００nm程度の膜厚で
ＰＳＧを堆積して第２層間絶縁膜１７を形成する。この
第２層間絶縁膜１７には引出電極１２に達するコンタク
トホールＣが開口されている。この第２層間絶縁膜１７
の上にはマスク遮光膜１６Ｍ及びパッド遮光膜１６Ｐが
形成されている。例えば、スパッタリング法により２５
０nm程度の膜厚でＴｉを堆積し、所定の形状にパタニン
グしてマスク遮光膜１６Ｍ及びパッド遮光膜１６Ｐに加
工する。マスク遮光膜１６Ｍは表示領域外で固定電位に
コンタクトしている。一方、パッド遮光膜１６Ｐは前述
したコンタクトホールＣを介して引出電極１２にコンタ
クトしている。マスク遮光膜１６Ｍは表示領域に渡って
互いに接続されている。

【００１８】マスク遮光膜１６Ｍ及びパッド遮光膜１６
Ｐを被覆する様に平坦化膜１８が成膜される。この平坦
化膜１８はスイッチング素子７や種々の配線の凹凸を埋
め平坦化する為に十分な厚みを有している。平坦化膜１
８の表面は略完全な平面状態にあり、その上に画素電極
６がパタニング形成される。従って、画素電極６のレベ
ルには自らの段差以外に何等凹凸が存在しない。平坦化
膜１８は一般に無色透明である事が要求される。又、コ
ンタクトホールＣを設ける必要がある為、微細加工が可
能でなければならない。さらに、画素電極６のエッチン
グ等に薬品を用いる為、所望の耐薬品性が要求される。
加えて、後工程で高温に晒される為、所定の耐熱性を要
求される。かかる要求特性を満たす為、所望の有機材料
や無機材料が選択される。有機材料としては、例えばア
クリル樹脂やポリイミド樹脂が挙げられる。ポリイミド
は耐熱性に優れているが若干着色がある。これに対して
アクリル樹脂は略完全に無色透明である。これらの樹脂
は、例えばスピンコート法や転写法等により塗布され
る。無機材料としては、例えば二酸化珪素を主成分とす
る無機ガラス等が挙げられる。本実施例では、所定の粘
性を有し凹凸を埋めるのに好適なアクリル樹脂を用いて
いる。この平坦化膜１８の上には画素電極６が形成され
る。例えば、スパッタリング法により１３０〜１４０nm
程度の膜厚でＩＴＯ等の透明導電膜を成膜し、所定の形
状にパタニングして画素電極６及びダミー電極に加工す
る。この画素電極６及びダミー電極をポリイミド等の配
向膜で薄く被覆し、所定の方向にラビング処理して配向
面２０Ｂを形成する。この後、ガラス等からなり対向電
極５が連続的に形成されている対向基板２を駆動基板１
に接合する。この対向基板２にも配向面２０Ｔが設けら
れている。両基板１，２の間隙に液晶層３を封入する。
上下から配向面２０Ｔ及び配向面２０Ｂで挟持された液
晶層３は例えばツイスト配向される。

【００１９】なお上述した実施例では、スイッチング素
子７として薄膜トランジスタからなる３端子素子を用い
ているが、これに代えてダイオード、バリスタ及び金属
−絶縁物−金属（ＭＩＭ）素子等の２端子素子を用いる
事ができる。２端子素子を用いる場合は、マトリクス状
の複数の画素電極、２端子素子、第１の電極群等を駆動
基板１側に設け、第１の電極群と交差する第２の電極群
を対向基板２側に設ける。なお、上述した実施例では薄
膜トランジスタのドレイン領域Ｄに画素電極６が接続
し、ソース領域Ｓに信号配線９が接続している。しかし
ながら、実際には液晶層３を交流駆動する為、薄膜トラ
ンジスタのソース領域Ｓ及びドレイン領域Ｄは交互にそ
の役割が交換する。

【００２０】最後に、図３は本発明にかかるアクティブ
マトリクス型液晶表示装置の他の実施例を示しており、
その平面構成を表わす。図示する様に、駆動基板６１は
表示領域６４と周辺領域６３とに区画されている。な
お、図示を容易にする為周辺領域６３には粗いハッチン
グが付されている。この駆動基板６１はその周辺部に沿
って配設されたシール材６９を介して対向基板６２に接
合している。

【００２１】表示領域６４は行列配置した画素を含んで
いる。個々の画素は画素電極ＰＸＬとスイッチング用の
薄膜トランジスタＴｒとからなる。又、行状に配列した
走査線Ｘと列状に配列した信号線Ｙとを備えている。各
薄膜トランジスタＴｒのゲート電極は対応する走査線Ｘ
に接続され、ソース電極は対応する信号線Ｙに接続さ
れ、ドレイン電極は対応する画素電極ＰＸＬに接続され
ている。

【００２２】周辺領域６３には、入力端子６５から供給
された信号に応じて順次画素の各行を選択駆動する垂直
駆動手段と、選択された画素を列順次で書込駆動する水
平駆動手段とを有している。本実施例では、垂直駆動手
段は表示領域６４の左右両側に配置された一対の垂直駆
動回路６６，６７からなり、画素の各行を両側から同時
に選択駆動する。具体的には、第１垂直駆動回路６６が
走査線Ｘの左端側に接続される一方、第２垂直駆動回路
６７が走査線Ｘの右端側に接続されている。両垂直駆動
回路６６，６７は互いに同一タイミングでゲートパルス
を順次出力し、薄膜トランジスタＴｒを行毎に開閉して
上述した画素の選択駆動を行なう。一方、水平駆動手段
は単一の水平駆動回路６８から構成されており、信号線
Ｙの一端に接続されている。水平駆動回路６８は入力端
子６５を介して外部から供給された画像信号を各信号線
Ｙにサンプリング分配し、選択された画素を列順次で書
込駆動する。

【００２３】本発明の特徴事項として、ダミー電極がハ
ッチングの付された周辺領域６３にパタニング形成され
ている。このダミー電極は表示領域６４の外側で少なく
とも５００μｍの幅に渡って配置している。前述した様
に、駆動基板６１と対向基板６２は周辺領域６３の端部
に沿って配されたシール材６９を介して互いに接合して
いる。この場合、ダミー電極はシール材６９の内側に配
設されている。従って、ダミー電極は平坦化膜を介して
駆動回路６６，６７，６８の上に配設される事になる。
なお、図面上では明示していないが、個々のダミー電極
は例えば画素電極ＰＸＬと同一パタンに加工されてい
る。

【００２４】

【発明の効果】以上説明した様に、本発明によれば、駆
動基板上の画素電極の下地が平坦化されている液晶表示
装置において、駆動基板の表示領域外にもパタニングさ
れたダミー電極を配置する事で、ラビング配向処理時に
発生するバフカス（繊維屑）による画素電極間短絡欠陥
を抑制する事ができる。

【図面の簡単な説明】

【図１】本発明にかかる液晶表示装置の最良な実施形態
を示す平面図及び断面図である。

【図２】本発明にかかる液晶表示装置の一実施例を示す
断面図である。

【図３】本発明にかかる液晶表示装置の他の実施例を示
す平面図である。

【図４】従来の液晶表示装置を示す模式的な部分断面図
である。

【符号の説明】

１駆動基板２対向基板３液晶層４画素５対向電極６画素電極６Ｄダミー電極７スイッチング素子１８平坦化膜２０配向膜２０Ｔ配向面２０Ｂ配向面３０シール材

Claims

【特許請求の範囲】

【請求項１】配向面を有する駆動基板と、同じく配向
面を有する対向基板と、両配向面の間に保持された液晶
層とを備え、前記対向基板は配向面に沿って連続的に形成された対向
電極を有し、前記駆動基板は配向面に沿って形成された透明導電膜を
有すると共に表示領域とこれを囲む周辺領域とに区画さ
れ、前記表示領域には、該透明導電膜を分割的にパタニング
した画素電極とこれを駆動するスイッチング素子とが集
積形成されており、前記周辺領域の少なくとも一部には、該表示領域から延
設された透明導電膜をパタン化したダミー電極が該配向
面に沿って形成されている液晶表示装置。
【請求項２】前記駆動基板には該スイッチング素子を
被覆してその凹凸を埋める平坦化膜が形成され、前記画
素電極及びダミー電極は該平坦化膜の上に配置されてい
る請求項１記載の液晶表示装置。
【請求項３】前記駆動基板には該画素電極及びダミー
電極を被覆する配向膜が形成されており、所定のラビン
グ方向に沿ってラビングされて該配向面を形成し、前記
ダミー電極はラビング方向と直交する端部が生じる様に
一定の分割ピッチで分割パタン化されており、前記分割
ピッチは画素電極の配列ピッチの１／１０〜１０倍の範
囲に設定されている請求項２記載の液晶表示装置。
【請求項４】前記ダミー電極は画素電極と同一パタン
に分割化されている請求項３記載の液晶表示装置。
【請求項５】前記ダミー電極は該表示領域の外側で少
なくとも５００μｍの幅に渡って配置している請求項２
記載の液晶表示装置。
【請求項６】前記駆動基板と対向基板は該周辺領域に
沿って配されたシール材を介して互いに接合しており、
前記ダミー電極は該シール材の内側に配設されている請
求項２記載の液晶表示装置。
【請求項７】前記駆動基板には該スイッチング素子を
駆動する駆動回路が該周辺領域に形成されており、前記
ダミー電極は該平坦化膜を介して該駆動回路の上に配設
されている請求項２記載の液晶表示装置。
【請求項８】前記画素電極は５μｍ以下の間隔で分割
的にパタニングされている請求項２記載の液晶表示装
置。