CN104124280B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN104124280B
CN104124280B CN201410347324.2A CN201410347324A CN104124280B CN 104124280 B CN104124280 B CN 104124280B CN 201410347324 A CN201410347324 A CN 201410347324A CN 104124280 B CN104124280 B CN 104124280B
Authority
CN
China
Prior art keywords
oxide semiconductor
semiconductor layer
inorganic insulating
film
insulating membrane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410347324.2A
Other languages
English (en)
Other versions
CN104124280A (zh
Inventor
大原宏树
佐佐木俊成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN104124280A publication Critical patent/CN104124280A/zh
Application granted granted Critical
Publication of CN104124280B publication Critical patent/CN104124280B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

若不由无机绝缘膜覆盖氧化物半导体层情况下进行加热处理而使氧化物半导体层晶化，则因晶化而形成表面凹凸，可能会产生电特性的不均匀。通过如下顺序进行工序：在从刚形成氧化物半导体层之后直到与氧化物半导体层上接触地形成包含氧化硅的无机绝缘膜之前的期间一次也不进行加热处理，在接触于衬底上的氧化物半导体层上地形成第二绝缘膜之后进行加热处理。此外，在包含氧化硅的无机绝缘膜中含有的氢密度为5×1020/cm3以上，或其氮密度为1×1019/cm3以上。

Description

半导体装置及其制造方法
技术领域
本发明涉及使用氧化物半导体的半导体装置及其制造方法。
背景技术
金属氧化物的种类繁多且其用途广泛。氧化铟为较普遍的材料而被用作液晶显示器等中所需要的透明电极材料。
在金属氧化物中存在呈现半导体特性的金属氧化物。作为呈现半导体特性的金属氧化物，例如有氧化钨、氧化锡、氧化铟、氧化锌等，已知将这些呈现半导体特性的金属氧化物用作沟道形成区的薄膜晶体管(专利文献1至4、非专利文献1)。
另外，已知金属氧化物不仅有一元氧化物还有多元氧化物。例如，作为具有In、Ga及Zn的多元氧化物半导体已知具有同源相(homologous phase)的InGaO3(ZnO)m(m：自然数)(非专利文献2至4)。
并且，已经确认可以将使用上述那样的In-Ga-Zn类氧化物形成的氧化物半导体应用于薄膜晶体管的沟道层(专利文献5、非专利文献5及6)。
此外，使用氧化物半导体制造薄膜晶体管，并且将该薄膜晶体管应用于电子器件和光器件的技术受到关注。例如，专利文献6及专利文献7公开作为氧化物半导体膜使用氧化锌、In-Ga-Zn-O类氧化物半导体来制造薄膜晶体管，并将该薄膜晶体管用于图像显示装置的开关元件等的技术。
[专利文献1]日本专利申请公开昭60-198861号公报
[专利文献2]日本专利申请公开平8-264794号公报
[专利文献3]日本PCT国际申请翻译平11-505377号公报
[专利文献4]日本专利申请公开2000-150900号公报
[专利文献5]日本专利申请公开2004-103957号公报
[专利文献6]日本专利申请公开2007-123861号公报
[专利文献7]日本专利申请公开2007-096055号公报
[非专利文献1]M.W.Prins，K.O.Grosse-Holz，G.Muller，J.F.M.Cillessen，J.B.Giesbers，R.P.Weening，and R.M.Wolf，″A ferroelectric transparent thin-filmtransistor″(透明铁电薄膜晶体管)，Appl.Phys.Lett.，17June1996，Vol.68pp.3650-3652
[非专利文献2]M.Nakamura，N.Kimizuka，and T.Mohri，″The Phase Relationsin the In2O3-Ga2ZnO4-ZnO System at1350℃″(In2O3-Ga2ZnO4-ZnO类在1350℃时的相位关系)，J.Solid State Chem.，1991，Vol.93，pp.298-315
[非专利文献3]N.Kimizuka，M.Isobe，and M.Nakamura，″Syntheses and Single-Crystal Data of Homologous Compounds，In2O3(ZnO)m(m＝3，4，and5)，InGaO3(ZnO)3，andGa2O3(ZnO)m(m＝7，8，9，and16)in the In2O3-ZnGa2O4-ZnO System″(同系物的合成和单晶数据，In2O3-ZnGa2O4-ZnO类的In2O3(ZnO)m(m＝3，4，及5)，InGaO3(ZnO)3，及Ga2O3(ZnO)m(m＝7，8，9，及16))，J.Solid State Chem.，1995，Vol.116，pp.170-178
[非专利文献4]中村真佐樹、君塚昇、毛利尚彦、磯部光正，″ホモロガス相、InFeO3(ZnO)m(m：自然数)とその同型化合物の合成および結晶構造″(同系物、铟铁锌氧化物(InFeO3(ZnO)m)(m为自然数)及其同晶型化合物的合成以及结体结构)，固体物理(SOLIDSTATE PHYSICS)，1993，Vol.28，No.5，pp.317-327
[非专利文献5]K.Nomura，H.Ohta，K.Ueda，T.Kamya，M.Hirano，and H.Hosono，″Thin-film transistor fabricated in single-crystalline transparent oxidesemiconductor″(由单晶透明氧化物半导体制造的薄膜晶体管)，SCIENCE，2003，Vol.300，pp.1269-1272
[非专利文献6]K.Nomura，H.Ohta，A.Takagi，T.Kamiya，M.Hirano，andH.Hosono，″Room-temperature fabrication of transparent flexible thin-filmtransistors using amorphous oxide semiconductors″(室温下的使用非晶氧化物半导体的透明柔性薄膜晶体管的制造)，NATURE，2004，Vol.432pp.488-492
在氧化物半导体中设置沟道形成区的薄膜晶体管的场效应迁移率高于使用非晶硅的薄膜晶体管的场效应迁移率。使用这种氧化物半导体在玻璃衬底、塑料衬底等上形成薄膜晶体管，该薄膜晶体管被期待应用于液晶显示器、电致发光显示器或电子纸等的显示装置。
发明内容
本发明提供使用氧化物半导体且可靠性高的半导体装置。
在具有绝缘表面的衬底上形成成为薄膜晶体管的沟道区的氧化物半导体层，由包含氧化硅的绝缘膜覆盖该氧化物半导体层之后，对该氧化物半导体层进行加热处理。此外，进行加热处理之前的氧化物半导体层具有非晶结构，进行加热处理之后的氧化物半导体层也具有非晶结构。
通过在由包含氧化硅的无机绝缘膜覆盖氧化物半导体层之后进行300℃以上的加热处理，可以抑制氧化物半导体层的晶化。加热处理的温度范围为300℃以上且具有绝缘表面的衬底的应变点以下，优选为高于形成包含氧化硅的无机绝缘膜时的衬底温度的温度且低于加热处理后的氧化物半导体层具有非晶结构的温度。
若不由无机绝缘膜覆盖氧化物半导体层的情况下进行加热处理而使氧化物半导体层晶化，则因晶化而形成表面凹凸等，会产生电特性的不均匀。
此外，使氧化物半导体层包含氧化硅，也能抑制氧化物半导体的晶化。
此外，通过不仅对氧化物半导体层进行加热处理而且对包含氧化硅的无机绝缘膜进行加热处理，可以减少包含氧化硅的无机绝缘膜中的缺陷等，并实现具有良好的电特性的薄膜晶体管。
在覆盖氧化物半导体层的包含氧化硅的无机绝缘膜中，在膜中含有的氢密度为5×1020/cm3以上，该密度基于使用SIMS(次级离子质谱仪)的分析。此外，在覆盖氧化物半导体层的包含氧化硅的无机绝缘膜中，在膜中含有的氮密度为1×1019/cm3以上，该密度同样基于使用SIMS的分析。覆盖氧化物半导体层的包含氧化硅的无机绝缘膜若满足上述氢密度或上述氮密度，则不局限于其成膜方法，例如利用等离子体CVD法或溅射法形成。
此外，本说明书中的密度是指根据使用SIMS的分析的密度的平均值。SIMS是指从密度低一侧朝着密度高一侧在深度方向上进行分析的值。
在形成与氧化物半导体层上接触地设置的包含氧化硅的无机绝缘膜时，若将衬底温度设定为比300℃还要高，则在减压下露出的氧化物半导体层表面上的氧密度降低，从而氧化物半导体层表面的导电率升高，而得到截止时的TFT特性变得困难。
在此，以下示出在形成与氧化物半导体层上接触地设置的包含氧化硅的无机绝缘膜时，在衬底温度不同的条件下制造TFT，对其电特性进行比较的实验结果。此外，在以下所示的任何条件下，所制造的薄膜晶体管的沟道长度为100μm，其沟道宽度为100μm，并对Vd电压为1V时的特性以及Vd电压为10V时的特性进行测定。
图6A示出作为与氧化物半导体层上接触地设置的包含氧化硅的无机绝缘膜的成膜时的条件，使用在如下条件下形成的膜而制造的TFT的测定结果：衬底温度为200℃，硅烷气体的流量为25sccm，一氧化二氮(N2O)的流量为1000sccm，压力为133.3Pa，电功率为35W，电源频率为13.56MHz。
此外，图6B示出作为与氧化物半导体层上接触地设置的包含氧化硅的无机绝缘膜的成膜时的条件，使用在如下条件下形成的膜而制造的TFT的测定结果：衬底温度为300℃，硅烷气体的流量为30sccm，一氧化二氮(N2O)的流量为700sccm，压力为133.32Pa，电功率为80W，电源频率为60MHz。在对图6A和6B进行比较时，与在衬底温度为300℃下形成的TFT的S值相比，在衬底温度为200℃下形成的TFT的S值良好。
此外，图7示出作为比较条件，使用在如下条件下形成的膜而制造的TFT的测定结果：衬底温度为325℃，硅烷气体的流量为27sccm，一氧化二氮(N2O)的流量为1000sccm，压力为133.3Pa，电功率为35W，电源频率为13.56MHz。如图7所示，在与300℃相比高的衬底温度的325℃时，氧化物半导体层变为呈现高导电率的层，不能得到TFT特性，具体地不能得到导通/截止特性。
此外，虽然在此未图示，但在衬底温度为100℃下进行实验的结果也可以得到与衬底温度为200℃时同样地结果。
从而，根据这些实验结果，与氧化物半导体层上接触地设置的包含氧化硅的无机绝缘膜的成膜时的衬底温度为300℃以下，优选为100℃以上且150℃以下。
此外，在氧化物半导体层的下方也设置有包含氧化硅的无机绝缘膜，在用包含氧化硅的无机绝缘膜上下夹住氧化物半导体层的状态下，对氧化物半导体层进行热处理，该热处理的温度为高于接触于氧化物半导体层上地形成的无机绝缘膜的成膜时的衬底温度的温度，优选为300℃以上。另外，设置在氧化物半导体层的上方的包含氧化硅的无机绝缘膜的成膜时的衬底温度低于设置在氧化物半导体层的下方的包含氧化硅的无机绝缘膜的成膜时的衬底温度。此外，设置在氧化物半导体层的上方和下方的包含氧化硅的无机绝缘膜都能够采用至少使用N2O气体进行成膜的等离子体CVD法。
在对由上述包含满足氢密度或氮密度的氧化硅的绝缘膜覆盖氧化物半导体层进行300℃以上的热处理时，通过进行一次该热处理，可以提高TFT的电特性并减少TFT的电特性的衬底面内的不均匀。在一次也不进行300℃以上的热处理时，难以得到均匀的TFT的电特性。此外，在覆盖氧化物半导体层的绝缘膜的成膜之前，即在氧化物半导体层的至少一部分露出的状态下进行第一次热处理，在绝缘膜的成膜之后进行第二次热处理时，TFT的电特性的衬底面内的不均匀增大。换言之，在与氧化物半导体层上接触地设置上述包含满足氢密度或氮密度的氧化硅的绝缘膜时，在从刚形成氧化物半导体层之后直到与氧化物半导体层上接触地形成包含氧化硅的绝缘膜前的期间，至少一次进行300℃以上的热处理，会增大TFT特性的不均匀。
上述的这些方法不仅是设计的问题，而且是本发明人的发明，本发明人对进行热处理的时序及次数进行一些实验，而对那些实验结果进行了充分的研究。
此外，晶体管的结构没有特别的限制，例如，在将氧化物半导体层用作薄膜晶体管的沟道区时，若将栅电极形成在氧化物半导体层的下方，则晶体管成为底栅型晶体管，而若将栅电极形成在氧化物半导体层的上方，则晶体管成为顶栅型晶体管。另外，若在将栅电极形成在氧化物半导体层的下方并形成源电极之后形成氧化物半导体层，则晶体管成为底接触型(也称为反共面型(inverted coplanar))晶体管。
此外，通过采用在从刚形成氧化物半导体层之后直到与氧化物半导体层上接触地形成包含氧化硅的绝缘膜之前的期间一次也不进行加热处理，在与衬底上的氧化物半导体层上接触地形成包含氧化硅的绝缘膜之后进行加热处理的工序顺序，可以进行即将晶化之前的温度(小于700℃)的加热处理。此外，该加热处理不超过所使用的衬底的耐热温度。
此外，通过采用在从刚形成氧化物半导体层之后直到与氧化物半导体层上接触地形成包含氧化硅的绝缘膜之前的期间一次也不进行加热处理，与衬底上的氧化物半导体层上接触地形成包含氧化硅的绝缘膜之后进行加热处理的工序顺序，即使在形成包含氧化硅的绝缘膜之后多次进行300℃以上的加热处理，也可以得到稳定的TFT特性。
作为本说明书中所使用的氧化物半导体，形成由InMO3(ZnO)m(m＞O)表示的薄膜，来制造将该薄膜作为半导体层的薄膜晶体管。此外，M表示选自Ga、Fe、Ni、Mn和Co中的一种金属元素或多种金属元素。例如，作为M，除了包含Ga之外，还有Ga和Ni或Ga和Fe等包含Ga以外的上述金属元素的情况。另外，在上述氧化物半导体中，除了包含作为M的金属元素之外，作为杂质元素有时包含Fe、Ni以及其他过渡金属或该过渡金属的氧化物。在本说明书中将该薄膜也称为In-Ga-Zn-O类非单晶膜。
In-Ga-Zn-O类非单晶膜的结构即使通过溅射法形成然后例如在200℃至500℃下，典型地在300℃至400℃下进行10分钟到100分钟的加热处理，也在XRD分析中观察到非晶结构。此外，若不由绝缘膜覆盖In-Ga-Zn-O类非单晶膜进行700℃以上的加热处理，则在膜中形成单晶。从而，在In-Ga-Zn-O类非单晶膜中，即将晶化之前的温度的加热处理是指通过进行该加热处理不在膜中形成单晶的范围的加热处理。
加热处理利用在炉中的热处理(小于700℃，优选为300℃至550℃、0.1小时至5小时的热处理)或快速热退火法(RTA法)。RTA法有如下方法：使用灯光源的方法；将衬底移动到加热的气体中在短时间内进行热处理的方法。通过使用RTA法，可以使热处理所需要的时间为短于0.1小时的时间。此外，在使用玻璃衬底作为衬底时，进行300℃以上且玻璃衬底的应变点以下温度的加热处理。
此外，作为包含氧化硅的绝缘膜使用上述满足膜中的氢密度及氮密度的无机材料，根据该无机材料可以利用等离子体CVD法等。
根据本说明书所公开的半导体装置的制造方法的发明之一包括如下步骤：在具有绝缘表面的衬底上形成栅电极，覆盖栅电极地形成第一绝缘膜，隔着第一绝缘膜与栅电极重叠地形成氧化物半导体层，覆盖氧化物半导体层地形成第二绝缘膜，然后进行300℃以上的热处理。
在上述制造方法中，第二绝缘膜至少包含氧化硅，在膜中含有的氢密度为5×1020/cm3以上。此外，在第二绝缘膜中含有的氢密度与在氧化物半导体层中含有的氢密度大致相同。
此外，在上述制造方法中，第二绝缘膜至少包含氧化硅，在膜中含有的氮密度为1×1019/cm3以上。
此外，在上述制造方法中，至少使用N2O气体形成第二绝缘膜。
此外，在形成与第二绝缘膜上接触的绝缘膜之前或在形成与第二绝缘膜上接触的导电膜之前进行热处理。此外，在进行一次300℃以上的热处理之后，即使在后面的工序进行300℃以上的热处理也TFT特性几乎没有变化。换言之，通过采用在从刚形成氧化物半导体层之后直到与氧化物半导体层上接触地形成第二绝缘膜之前的期间一次也不进行加热处理，与衬底上的氧化物半导体层上接触地形成第二绝缘膜之后进行加热处理的工序顺序，在形成第二绝缘膜之后的工序中，可以多次进行300℃以上的热处理。
此外，为方便起见附加了第一、第二等序数词，但其并不表示工序顺序或层叠顺序。另外，在本说明书中序数词不表示用来特定发明的事项的固有名词。
通过在形成在氧化物半导体层上的无机绝缘膜的成膜之后进行一次加热处理的工序，可得到良好的TFT特性，与在无机绝缘膜的成膜之前及之后进行两次加热处理的情况相比可抑制TFT特性的不均匀。
附图说明
图1A至图1D是示出本发明的一个方式的截面工序图；
图2是示出本发明的一个方式的薄膜晶体管的电特性的图；
图3是示出第一比较例的薄膜晶体管的电特性的图；
图4是示出第二比较例的薄膜晶体管的电特性的图；
图5是示出绝缘层中的氢密度、氮密度的SIMS分析结果的图；
图6A和图6B是示出本发明一个方式的薄膜晶体管的电特性的图；
图7是示出比较例的薄膜晶体管的电特性的图；
图8A和图8B是说明示出本发明的一个方式的半导体装置的制造方法的图；
图9A至图9C是说明示出本发明的一个方式的半导体装置的制造方法的图；
图10是说明示出本发明一个方式的半导体装置的制造方法的图；
图11是说明示出本发明一个方式的半导体装置的制造方法的图；
图12是说明示出本发明的一个方式的半导体装置的图；
图13是说明示出本发明一个方式的半导体装置的制造方法的图；
图14A1、图14A2、图14B1及图14B2是说明示出本发明的一个方式的半导体装置的图；
图15是说明示出本发明的一个方式的半导体装置的图；
图16是示出本发明的一个方式的像素电路的图；
图17A至图17C是示出本发明的一个方式的截面图；
图18A和图18B分别是示出本发明一个方式的截面图及外观图；
图19A和图19B是示出本发明的一个方式的外观图；
图20A和图20B是示出本发明的一个方式的外观图。
具体实施方式
以下参照附图详细说明本发明的实施方式。此外，本发明不局限于以下说明，所属技术领域的普通技术人员可以很容易地理解一个事实，就是其方式和详细内容可以被变换为各种各样的形式。此外，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。
实施方式1
首先，在具有绝缘表面的衬底400上形成栅电极层401，并形成覆盖栅电极层401的栅极绝缘层403。
栅电极层401可以通过使用铝、铜、钼、钛、铬、钽、钨、钕、钪等金属材料；或以这些材料为主要成分的合金材料；或以这些金属材料为成分的氮化物的单层或叠层形成。
例如，作为栅电极层401的叠层结构，优选采用在铝层上层叠有钼层的双层结构、在铜层上层叠钼层的双层的叠层结构、或在铜层上层叠氮化钛层或氮化钽层的双层结构、层叠氮化钛层和钼层的双层结构。作为三层的叠层结构，优选采用层叠钨层或氮化钨层、铝和硅的合金层或铝和钛的合金层、及氮化钛层或钛层的结构。
在本实施方式中通过使用钨靶材的溅射法形成150nm的导电膜。
栅极绝缘层403通过等离子体CVD法或溅镀法而形成。栅极绝缘层403可以通过CVD法或溅射法等使用氧化硅层、氮化硅层、氧氮化硅层或氮氧化硅层的单层或叠层形成。在采用叠层时，优选至少包含氧化硅的膜成为与后面形成的氧化物半导体层接触的栅极绝缘层403。另外，作为栅极绝缘层403，还可以通过使用有机硅烷气体的CVD法而形成氧化硅层。
在本实施方式中，通过等离子体CVD法形成200nm的绝缘膜。成膜条件为如下条件：硅烷流量为4sccm；一氧化二氮(N2O)的流量为800sccm；衬底温度为400℃。
接着，如图1A所示那样，隔着栅极绝缘膜在与栅电极重叠的位置上形成氧化物半导体层405。在利用溅射法形成之后，通过使用选择性地进行曝光来形成的抗蚀剂掩模选择性地进行蚀刻而得到氧化物半导体层405。作为氧化物半导体层405，可以应用In-Ga-Zn-O类、In-Sn-Zn-O类、Sn-Ga-Zn-O类、In-Zn-O类、Sn-Zn-O类、In-O类、Sn-O类、Zn-O类氧化物半导体。此外，为了使氧化物半导体层405阻挡晶化，使用包含SiOx的氧化物半导体靶材形成包含氧化硅的氧化物半导体层。
在本实施方式中，作为氧化物半导体层405，使用通过使用包含In(铟)、Ga(镓)及Zn(锌)的氧化物半导体靶材(摩尔比为In2O3∶Ga2O3∶ZnO＝1∶1∶1)的溅射法来得到的50nm厚的In-Ga-Zn-O类非单晶膜。在本实施方式中，利用DC溅射法，氩的流量为30sccm，氧的流量为15sccm，衬底温度为室温。
接着，在栅极绝缘层403及氧化物半导体层405上形成导电膜。作为导电膜的材料，可以举出选自Al、Cr、Ta、Ti、Mo、W中的元素；或者以上述元素为成分的合金；或者组合上述元素的合金膜等。此外，在导电膜中包含Nd(钕)或Se(钪)或Si(硅)。另外，导电膜使用以上述元素为成分的氮化物形成。
在本实施方式中，作为导电膜采用钛膜和铝膜的叠层结构。此外，导电膜也可以采用单层结构，还可以采用在铝膜上层叠的三层以上的叠层。在本实施方式中，采用50nm厚的钛膜、200nm厚的纯铝膜、50nm厚的铝合金膜的三层。此外，形成导电膜时的衬底温度为室温。
在形成导电膜之后进行光刻工序形成抗蚀剂掩模，通过蚀刻去除不需要的部分来形成源电极层409及漏电极层410。
此外，进行形成源电极层409及漏电极层410时的蚀刻或以源电极层409及漏电极层410为掩模对氧化物半导体层405进行蚀刻。通过对氧化物半导体层405的露出区的一部分进行蚀刻，能够得到图1B的状态。
接着，如图1C所示，在源电极层409及漏电极层410上形成包含氧化硅的绝缘膜452。包含氧化硅的绝缘膜452与氧化物半导体层405的一部分(露出区)接触。在包含氧化硅的绝缘膜452中含有的氢密度为5×1020/cm3以上，该密度是基于SIMS分析得到的。此外，在覆盖氧化物半导体层的包含氧化硅的绝缘膜452中含有的氮密度为1×1019/cm3以上。覆盖氢密度为5×1020/cm3以上或氮密度为1×1019/cm3以上的氧化物半导体层的包含氧化硅的绝缘膜452通过CVD法或溅射法等形成。此外，包含氧化硅的绝缘膜452也可以采用叠层膜。
在本实施方式中，作为包含氧化硅的绝缘膜452，通过等离子体CVD法形成300nm的包含氧化硅的绝缘膜。包含氧化硅的绝缘膜452的形成条件为如下条件：硅烷流量为25sccm；一氧化二氮(N2O)的流量为1000sccm；压力为133Pa；衬底温度为200℃。
在形成包含氧化硅的绝缘膜452之后，如图1D所示，进行300℃至600℃的热处理(包括光退火)。在此放置在炉中，在大气气氛下以350℃进行1个小时的热处理。此外，通过该热处理，进行In-Ga-Zn-O类非单晶膜的原子级的重新排列，而成为氧化物半导体层450。另外，通过该热处理减少在包含氧化硅的绝缘膜452中的缺陷。
图2示出经过上述工序得到的薄膜晶体管的电特性。
此外，表1示出包含氧化硅的绝缘膜452的SIMS分析所得到的氢密度和氮密度。
表1
如表1所示，包含氧化硅的绝缘膜452的SIMS分析所得到的氢密度的平均值为2×1021/cm3，其氮密度为1.5×1021/cm3。如表1所示，在形成包含氧化硅的绝缘膜452之后不管进行350℃的1个小时的热处理还是不进行该热处理，包含氧化硅的绝缘膜452中的氢密度都没有大的变化。此外，在形成包含氧化硅的绝缘膜452之后以350℃进行1个小时的热处理的包含氧化硅的绝缘膜452中的氮密度为6×1020/cm3。另外，在形成包含氧化硅的绝缘膜452之后进行350℃的1个小时的热处理的氧化物半导体层450的SIMS分析所得到的氢密度的平均值为1×1021/cm3，其氮密度为1.5×1019/cm3。如表1所示随着进行热处理还是不进行热处理，氧化物半导体层中的氢密度及氮密度没有大的变化。
此外，图5示出利用次级离子质谱法测定的绝缘层(样品1)中的氢密度及氮密度的分布。在图5中，横轴表示深度(nm)，而纵轴表示密度(atoms/cm3)。另外，在图5中，实线表示氢密度的分布，而虚线表示氮密度的分布。
此外，图3示出作为第一比较例，在形成包含氧化硅的绝缘膜452之后不进行热处理时的薄膜晶体管的电特性。另外，其他制造工序与具有图2所示的特性的薄膜晶体管的制造方法相同。如图3所示，即使在不进行热处理时使栅电压变化也难以使薄膜晶体管截止，将上述那样的电特性的薄膜晶体管难以用作开关元件。
此外，图4示出作为第二比较例在形成包含氧化硅的绝缘膜452之前在350℃进行1个小时的加热处理，在形成包含氧化硅的绝缘膜452之后还以350℃进行1个小时的加热处理，一共进行两次加热处理的情况的电特性。另外，其他制造工序与具有图2所示的特性的薄膜晶体管的制造方法相同。如图4所示，在进行了两次加热处理时，TFT特性的不均匀增大，此外，在一共进行两次加热处理时，截止电流也增大。另外，在一共进行两次加热处理时，总工序数增加，总工序所需的时间也增长。
从而，在形成覆盖氧化物半导体层的包含氧化硅的绝缘膜452之后，进行一次加热处理来实现提高氧化物半导体层405及包含氧化硅的绝缘膜452的质量是很有用的。
此外，第二比较例中的包含氧化硅的绝缘膜的SIMS分析所得到的氢密度的平均值为2×1021/cm3，其氮密度为1.5×1021/cm3。
实施方式2
在本实施方式中示出使用灯光源进行加热处理的例子。
由于在热处理的工序中使用灯光源以外的工序与实施方式1相同，所以省略详细说明。
在形成覆盖氧化物半导体层的包含氧化硅的绝缘膜452之后，使用灯光源进行加热处理。此外，在覆盖氧化物半导体层的包含氧化硅的绝缘膜452中含有的氢密度为5×1020/cm3以上，其氮密度为1×1019/cm3以上。该加热处理在大气气氛下或在氮气下进行。此外，在反复进行多次灯光源的点亮和熄灭时也进行一次加热处理。
作为灯光源使用卤素灯、卤化金属灯、氙弧灯、碳弧灯、高压钠灯或高压汞灯。以上述灯光源为光源的强光的加热处理法被称为快速热退火(Rapid Thermal Anneal：以下称为RTA)，是在几十秒至几微秒之间瞬间进行加热的热处理技术。
通过使用灯光源，与使用炉或热板相比能够在更短时间内进行加热处理。在使用灯光源时，氧化物半导体层的温度和包含氧化硅的绝缘膜452的温度都设定为在300℃至600℃这样的温度范围内。
此外，由于是短时间的加热，所以难以产生氧化物半导体层的晶化，可以保持氧化物半导体层的非晶结构。另外，由于在由包含氧化硅的绝缘膜452覆盖氧化物半导体层的状态下进行加热，所以难以产生氧化物半导体层的晶化。
此外，与氧化物半导体层上接触地设置上述满足氢密度或氮密度的包含氧化硅的绝缘膜452，在从刚形成氧化物半导体层之后直到与氧化物半导体层上接触地形成包含氧化硅的绝缘膜452之前的期间一次也不进行300℃以上的加热处理，因此在形成包含氧化硅的绝缘膜452之后进行300℃至600℃的加热处理也可抑制TFT特性的不均匀。
本实施方式可以与实施方式1自由地组合。
实施方式3
在本实施方式中，参照图8A至图14说明薄膜晶体管及其制造工序。
在图8A中，作为具有透光性的衬底100，可以使用钡硼硅酸盐玻璃、铝硼硅酸盐玻璃等的玻璃衬底。
接着，在衬底100的整个表面上形成导电层，然后进行第一光刻工序，形成抗蚀剂掩模，通过蚀刻去除不需要的部分来形成布线及电极(包括栅电极101的栅极布线、电容布线108及第一端子121)。此时，进行蚀刻以至少在栅电极101的端部形成锥形形状。图8A示出这个阶段的截面图。另外，这个阶段的俯视图相当于图10。
包括栅电极101的栅极布线、电容布线108和端子部的第一端子121通过使用选自钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)、铝(Al)、铜(Cu)中的元素；或以上述元素为成分的合金；或组合上述元素的合金膜；或者以上述元素为成分的氮化物膜而形成。
接着，在栅电极101的整个表面上形成栅极绝缘层102。通过溅射法等，形成50nm至250nm厚的栅极绝缘层102。
例如，通过PCVD法或溅射法并使用氧化硅膜来形成100nm厚的栅极绝缘层102。当然，栅极绝缘层102不局限于这种氧化硅膜，也可以使用氧氮化硅膜、氮化硅膜、氧化铝膜、氧化钽膜等的其他绝缘膜来形成由这些材料构成的单层或叠层结构作为栅极绝缘层102。但是，在栅极绝缘层102为单层时，优选使用氧化硅膜或氧氮化硅膜，以便与后面形成的氧化物半导体层接触。此外，在栅极绝缘层102为叠层时，与后面形成的氧化物半导体层接触的层优选使用氧化硅膜或氧氮化硅膜。
接着，通过溅射法或真空蒸镀法在栅极绝缘层102上形成由金属材料构成的导电膜。作为导电膜的材料，可以举出选自Al、Cr、Ta、Ti、Mo、W中的元素；或以上述元素为成分的合金；或组合上述元素的合金膜等。在此，作为导电膜，层叠铝(Al)膜和在该铝膜上重叠的钛(Ti)膜。此外，导电膜也可以采用双层结构，也可以在钨膜上层叠钛膜。另外，导电膜也可以采用包含硅的铝膜的单层结构、或钨膜的单层结构。
接着，通过溅射法在导电膜上形成第一氧化物半导体膜(在本实施方式中为第一In-Ga-Zn-O类非单晶膜)。在此，使用摩尔比为In2O3∶Ga2O3∶ZnO＝1∶1∶1的靶材并在如下成膜条件下进行溅射成膜：压力为0.4Pa；电力为500W；成膜温度为室温；所引入的氩气体流量为40sccm。尽管有意使用摩尔比为In2O3∶Ga2O3∶ZnO＝1∶1∶1的靶材，但有时在刚成膜后形成有包含尺寸为1nm至10nm的晶粒的In-Ga-Zn-O类非单晶膜。此外，可以认为通过适当地调节靶材的成分比、成膜压力(0.1Pa至2.0Pa)、电力(250W至3000W：8英寸)、温度(室温至100℃)、反应性溅射的成膜条件等，可以调节是否有晶粒、或晶粒的密度、或直径尺寸为1nm至10nm的范围内。第一In-Ga-Zn-O类非单晶膜的厚度为5nm至20nm。当然，当在膜中包含晶粒时，所包含的晶粒的尺寸不超过膜厚度。在本实施方式中，第一In-Ga-Zn-O类非单晶膜的厚度为5nm。
接着，进行第二光刻工序形成抗蚀剂掩模，而对第一In-Ga-Zn-O类非单晶膜进行蚀刻。在此，通过使用ITO-07N(日本关东化学株式会社制造)的湿蚀刻，去除不需要的部分形成第一In-Ga-Zn-O类非单晶膜111a、111b。另外，在此的蚀刻不局限于湿蚀刻，也可以利用干蚀刻。
接着，使用与用于第一In-Ga-Zn-O类非单晶膜的蚀刻相同的抗蚀剂掩模，通过蚀刻去除不需要的部分来形成源电极层105a及漏电极层105b。作为此时的蚀刻方法，利用湿蚀刻或干蚀刻。在此，通过利用将SiCl4、Cl2、BCl3的混合气体用作反应气体的干蚀刻，对层叠Al膜、Ti膜的导电膜进行蚀刻而形成源电极层105a及漏电极层105b。图8B示出这个阶段的截面图。另外，这个阶段的俯视图相当于图11。
此外，在该第二光刻工序中，将与源电极层105a及漏电极层105b相同的材料的第二端子122残留在端子部。另外，第二端子122与源极布线(包括源电极层105a的源极布线)电连接。另外，在端子部存在于第二端子122的上方且与第二端子122重叠的第一In-Ga-Zn-O类非单晶膜123残留。
此外，将与源电极层105a及漏电极层105b相同的材料的电容电极层124残留在电容部。另外，在电容部存在于电容电极层124的上方且与电容电极层124重叠的第一In-Ga-Zn-O类非单晶膜111c残留。
接着，在去除抗蚀剂掩模之后，不暴露于大气地形成第二氧化物半导体膜(在本实施方式中为第二In-Ga-Zn-O类非单晶膜)。在进行等离子体处理之后，以不暴露于大气的方式形成第二In-Ga-Zn-O类非单晶膜来防止尘屑等附着在栅极绝缘层和半导体膜的界面，因此是有用的。在此，使用直径为8英寸的包含In、Ga及Zn的氧化物半导体靶材(In2O3∶Ga2O3∶ZnO＝1∶1∶1)，衬底和靶材之间的距离为170mm，压力为0.4Pa，直流(DC)电源为0.5kW，在氩或氧气氛下形成第二In-Ga-Zn-O类非单晶膜。此外，通过使用脉冲直流(DC)电源，可以减少尘屑(在成膜时形成的粉状或片状的物质)，膜厚度分布也成为均匀，因此是优选的。第二In-Ga-Zn-O类非单晶膜的厚度为5nm至200nm。在本实施方式中，第二In-Ga-Zn-O类非单晶膜的厚度为100nm。
通过使第二In-Ga-Zn-O类非单晶膜的成膜条件与第一In-Ga-Zn-O类非单晶膜的成膜条件不同，第二In-Ga-Zn-O类非单晶膜的电阻高于第一In-Ga-Zn-O类非单晶膜的电阻。例如，采用如下条件：第一In-Ga-Zn-O类非单晶膜的成膜条件中的对于氩气体流量的氧气体流量的比率高于第二In-Ga-Zn-O类非单晶膜的成膜条件中的对于氩气体流量的氧气体流量的比率。具体而言，第一In-Ga-Zn-O类非单晶膜的成膜条件是在稀有气体(氩或氦等)气氛下(或将氧气体设定为10％以下，将氩气体设定为90％以上)，第二In-Ga-Zn-O类非单晶膜的成膜条件是在氧混合气氛下(氧气体流量多于稀有气体流量)。
接着，进行第三光刻工序形成抗蚀剂掩模，并且通过蚀刻去除不需要的部分来形成半导体层103。在此通过使用ITO-07N(日本关东化学株式会社制造)的湿蚀刻去除第二In-Ga-Zn-O类非单晶膜来形成半半导体层103。另外，由于对第一In-Ga-Zn-O类非单晶膜和第二In-Ga-Zn-O类非单晶膜使用相同的蚀刻剂进行蚀刻，因此通过在此的蚀刻去除第一In-Ga-Zn-O类非单晶膜。由此，虽然覆盖有第二In-Ga-Zn-O类非单晶膜的第一In-Ga-Zn-O类非单晶膜的一部分受到保护，但是如图9A所示，露出的第一In-Ga-Zn-O类非单晶膜111a、111b受到蚀刻而形成源区104a、漏区104b。另外，半导体层103的蚀刻不局限于湿蚀刻，也可以利用干蚀刻。通过上述工序可以制造将半导体层103用作沟道形成区的薄膜晶体管170。图9A示出这个阶段的截面图。另外，这个阶段的俯视图相当于图12。
接着，去除抗蚀剂掩模，形成覆盖半导体层的保护绝缘膜107。此外，与半导体层接触的保护绝缘膜107中含有的氢密度为5×1020/cm3以上。或者，与半导体层接触的保护绝缘膜107中含有的氮密度为1×1019/cm3以上。保护绝缘膜107若满足上述氢密度或上述氮密度，则不局限于形成方法，例如利用等离子体CVD法或溅射法形成。保护绝缘膜107使用氧化硅膜、氧氮化硅膜。此外，形成保护绝缘膜107时的衬底温度为300℃以下。
接着，在形成保护绝缘膜107之后优选进行300℃至600℃的，典型为300℃至500℃的热处理。在此放置在炉中，在氮气氛下或大气气氛下以350℃进行1个小时的热处理。通过该热处理，进行In-Ga-Zn-O类非单晶膜的原子级的重新排列。由于通过该热处理释放阻挡载流子的迁移的应变，因此在此进行的热处理(包括光退火)很重要。
接着，进行第四光刻工序形成抗蚀剂掩模，并且通过保护绝缘膜107的蚀刻形成到达漏电极层105b的接触孔125。此外，通过在此的蚀刻还形成到达第二端子122的接触孔127。此外，通过在此的蚀刻，还形成到达电容电极层124的接触孔109。另外，为了减少掩模数，优选使用同一抗蚀剂掩模对栅极绝缘层进行蚀刻并且使用同一抗蚀剂掩模形成到达栅电极的接触孔126。图9B示出这个阶段的截面图。
接着，在去除抗蚀剂掩模之后，形成透明导电膜。作为透明导电膜的材料，利用溅射法或真空蒸镀法等由氧化铟(In2O3)、或氧化铟氧化锡合金(In2O3-SnO2、缩写为ITO)等形成透明导电膜。使用盐酸类的溶液进行对这些材料的蚀刻处理。然而，由于对ITO的蚀刻特别容易产生残渣，因此也可以使用氧化铟氧化锌合金(In2O3-ZnO)，以便改善蚀刻加工性。
接着，进行第五光刻工序形成抗蚀剂掩模，并且通过蚀刻去除不需要的部分来形成像素电极110。
此外，在该第五光刻工序中，以在电容部中的栅极绝缘层102为电介质，并由电容电极层124和电容布线108形成存储电容。像素电极110通过接触孔109与电容电极层124电连接。
此外，在该第五光刻工序中，使用抗蚀剂掩模覆盖第一端子及第二端子并使形成在端子部的透明导电膜128、129残留。透明导电膜128、129成为用来与FPC连接的电极或布线。形成在第二端子122上的透明导电膜129是用作源极布线的输入端子的连接用端子电极。
接着，去除抗蚀剂掩模。图9C示出这个阶段的截面图。另外，这个阶段的俯视图相当于图13。
此外，图14A1和图14A2分别示出这个阶段的栅极布线端子部的截面图及俯视图。图14A1相当于沿着图14A2中的C1-C2线的截面图。在图14A1中，形成在保护绝缘膜154上的透明导电膜155是用作输入端子的连接用端子电极。另外，在图14A1中，在端子部使用与栅极布线相同的材料形成的第一端子151和使用与源极布线相同的材料形成的连接电极153隔着栅极绝缘层152重叠，利用透明导电膜155导通。此外，图9C所示的透明导电膜128和第一端子121接触的部分对应于图14A1的透明导电膜155和第一端子151接触的部分。
另外，图14B1及图14B2分别示出与图9C所示的源极布线端子部不同的源极布线端子部的截面图及俯视图。此外，图14B1相当于沿着图14B2中的D1-D2线的截面图。在图14B中，形成在保护绝缘膜154上的透明导电膜155是用作输入端子的连接用端子电极。另外，在图14B1中，在端子部使用与栅极布线相同的材料形成的电极156隔着栅极绝缘层152重叠在与源极布线电连接的第二端子150的下方。电极156不与第二端子150电连接，通过将电极156设定为与第二端子150不同的电位，例如浮动状态、GND、0V等，可以形成作为对噪声的措施的电容或作为对静电的措施的电容。此外，第二端子150隔着保护绝缘膜154与透明导电膜155电连接。
根据像素密度设置多个栅极布线、源极布线及电容布线。此外，在端子部排列地配置多个具有与栅极布线相同的电位的第一端子、多个具有与源极布线相同的电位的第二端子、多个具有与电容布线相同的电位的第三端子等。各端子的数量可以是任意的，而实施者适当地决定各端子的数量，即可。
像这样，通过五次的光刻工序，使用五个光掩模来可以完成包括底栅型的n沟道型薄膜晶体管的薄膜晶体管170的像素部、存储电容。再者，通过对应于每一个像素将该像素部、存储电容配置为矩阵状来构成像素部，可以形成用来制造有源矩阵型显示装置的一个衬底。在本说明书中，为方便起见将这种衬底称为有源矩阵衬底。
当制造有源矩阵型液晶显示装置时，在有源矩阵衬底和设有对置电极的对置衬底之间设置液晶层，固定有源矩阵衬底和对置衬底。另外，在有源矩阵衬底上设置与设置在对置衬底上的对置电极电连接的共同电极，在端子部设置与共同电极电连接的第四端子。该第四端子是用来将共同电极设定为固定电位例如GND、0V等的端子。
此外，本发明不局限于图13的像素结构。图15示出与图13不同的俯视图的例子。图15示出例子，其中不设置电容布线，而是将栅极绝缘层用作电介质，由第一像素的栅极布线和隔着栅极绝缘层重叠的第一像素相邻的第二像素的电容电极层，来形成存储电容。此时，可以省略电容布线及与电容布线连接的第三端子。另外，第二像素的电容电极层与第二像素的像素电极电连接。此外，在图15中，使用相同的附图标记说明与图13相同的部分。
在有源矩阵型液晶显示装置中，通过驱动配置为矩阵状的像素电极，在屏幕上形成显示图案。详细地说，通过在所选择的像素电极和对应于该像素电极的对置电极之间施加电压，进行配置在像素电极和对置电极之间的液晶层的光学调制，该光学调制以显示图案的方式观察者确认。
当液晶显示装置显示动态图像时，由于液晶分子本身的响应慢，所以有产生余像或动态图像模糊的问题。有一种被称作黑插入的驱动技术，其中为了改善液晶显示装置的动态图像特性，在每隔一帧进行整个面的黑显示。
此外，还有一种被称为倍速驱动的驱动技术，该倍速驱动是指通过将垂直同步频率设定为通常的1.5倍以上，优选设定为通常的2倍以上来改善动态图像特性。
另外，还有如下驱动技术：为了改善液晶显示装置的动态图像特性，作为背光灯使用多个LED(发光二极管)光源或多个EL光源等构成面光源，并使构成面光源的各光源独立地在一个帧期间内进行间歇点亮驱动。作为面光源，可以使用三种以上的LED，也可以使用白色发光的LED。由于可以独立地控制多个LED，因此也可以按照液晶层的光学调制的切换时序使LED的发光时序同步。因为在这种驱动技术中可以局部地熄灭LED，所以特别在进行一个屏幕中的黑色显示区所占的比率高的图像显示的情况下，可以得到耗电量的减少效果。
通过组合这些驱动技术，可以与现有的液晶显示装置相比进一步改善液晶显示装置的动态图像特性等的显示特性。
由于本实施方式所得到的n沟道型晶体管将In-Ga-Zn-O类非单晶膜的半导体层用于沟道形成区并具有良好的动态特性，所以可以组合这些驱动技术。
此外，在制造发光显示装置的情况下，因为将有机发光元件的一个电极(也称为阴极)设定为低电源电位，例如GND、0V等，所以在端子部设置用来将阴极设定为低电源电位，例如GND、0V等的第四端子。此外，在制造发光显示装置的情况下，除了源极布线及栅极布线之外还设置电源供给线。由此，在端子部设置与电源供给线电连接的第五端子。
在本实施方式中采用有栅电极层、栅极绝缘层、源电极层及漏电极层、源区或漏区(包含In、Ga及Zn的氧化物半导体层)、半导体层(包含In、Ga及Zn的氧化物半导体层)的叠层结构的薄膜晶体管，在形成保护绝缘膜之后进行热处理来可以减少电特性的不均匀。
根据本实施方式可以得到导通截止比高的薄膜晶体管，而可以制造具有良好的动态特性的薄膜晶体管。因此，可以提供具有电特性高且可靠性高的薄膜晶体管的半导体装置。
实施方式4
在本实施方式中示出发光显示装置的一例作为半导体装置。在此，示出利用电致发光的发光元件作为显示装置所具有的显示元件。对利用电致发光的发光元件根据其发光材料是有机化合物还是无机化合物来进行区别，前者被称为有机EL元件，而后者被称为无机EL元件。
在有机EL元件中，通过对发光元件施加电压，电子和空穴从一对电极分别注入到包含发光有机化合物的层，以产生电流。然后，由于这些载流子(电子和空穴)重新结合，发光有机化合物处于激发态，并且当该激发态恢复到基态时，得到发光。根据这种机理，这种发光元件被称为电流激发型发光元件。
根据其元件的结构，将无机EL元件分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件包括在粘合剂中分散有发光材料的粒子的发光层，并且其发光机理是利用供体能级和受体能级的供体-受体重新结合型发光。薄膜型无机EL元件具有由电介质层夹住发光层并还利用电极夹住该夹住发光层的电介质层的结构，并且其发光机理是利用金属离子的内层电子跃迁的定域型发光。另外，在此使用有机EL元件作为发光元件而进行说明。
图16示出可以使用数字时间灰度驱动的像素结构的一例作为半导体装置的例子。
对可以应用数字时间灰度驱动的像素的结构以及像素的工作进行说明。在此示出在一个像素中使用两个n沟道型晶体管的例子，该n沟道型晶体管中将氧化物半导体层(典型为In-Ga-Zn-O类非单晶膜)用于沟道形成区。
像素6400包括开关晶体管6401、驱动晶体管6402、发光元件6404以及电容元件6403。在开关晶体管6401中，栅极与扫描线6406连接，第一电极(源电极及漏电极中的一方)与信号线6405连接，第二电极(源电极及漏电极中的另一方)与驱动晶体管6402的栅极连接。在驱动晶体管6402中，栅极通过电容元件6403与电源线6407连接，第一电极与电源线6407连接，第二电极与发光元件6404的第一电极(像素电极)连接。发光元件6404的第二电极相当于共同电极6408。共同电极6408与形成在同一衬底上的共同电位线电连接，将该连接部分用作公共连接部。
另外，将发光元件6404的第二电极(共同电极6408)设定为低电源电位。另外，低电源电位是指以设定于电源线6407的高电源电位为基准并低电源电位低于高电源电位的电位，作为低电源电位例如可以设定为GND、0V等。将该高电源电位与低电源电位的电位差施加到发光元件6404上，为了使发光元件6404产生电流以使发光元件6404发光，以高电源电位与低电源电位的电位差为发光元件6404的正向阈值电压以上的方式分别设定其电位。
此外，还可以使用驱动晶体管6402的栅极电容代替电容元件6403而省略电容元件6403。至于驱动晶体管6402的栅极电容，可以在沟道区与栅电极之间形成电容。
在此，在采用电压输入电压驱动方式的情况下，对驱动晶体管6402的栅极输入能够使驱动晶体管6402成为充分地导通或截止的两个状态的视频信号。即，驱动晶体管6402在线形区域进行工作。由于驱动晶体管6402在线形区域进行工作，将比电源线6407的电压高的电压施加到驱动晶体管6402的栅极上。另外，对信号线6405施加(电源线电压+驱动晶体管6402的Vth)以上的电压。
另外，当进行模拟灰度驱动而代替数字时间灰度驱动时，通过使信号的输入不同，可以使用与图16相同的像素结构。
当进行模拟灰度驱动时，对驱动晶体管6402的栅极施加(发光元件6404的正向电压+驱动晶体管6402的Vth)以上的电压。发光元件6404的正向电压是指设定为所希望的亮度时的电压，至少包含正向阈值电压。另外，通过输入使驱动晶体管6402在饱和区域工作的视频信号，可以在发光元件6404中产生电流。为了使驱动晶体管6402在饱和区域进行工作，使电源线6407的电位比驱动晶体管6402的栅极电位还要高。通过将视频信号设定为模拟方式，可以在发光元件6404中产生响应视频信号的电流，而进行模拟灰度驱动。
另外，图16所示的像素结构不局限于此。例如，还可以对图16所示的像素新添加开关、电阻元件、电容元件、晶体管或逻辑电路等。
下面，参照图17A至图17C说明发光元件的结构。在此，以驱动TFT是n型的情况为例子来说明像素的截面结构。可以与实施方式3所示的薄膜晶体管170同样地制造用于图17A、图17B和图17C的半导体装置的驱动TFT的TFT7001、7011、7021，这些TFT是作为半导体层包含氧化物的薄膜晶体管。
为了取出发光，发光元件的阳极或阴极的至少一方是透明的即可。又，在衬底上形成薄膜晶体管及发光元件，并且有如下结构的发光元件，即从与衬底相反的面取出发光的顶部发射、或从衬底一侧的面取出发光的底部发射、或从衬底一侧及与衬底相反的面取出发光的双面发射。像素结构可以应用于任何发射结构的发光元件。
参照图17A说明顶部发射结构的发光元件。
在图17A中示出当驱动TFT的TFT7001为n型且从发光元件7002发射的光穿过阳极7005一侧时的像素的截面图。在TFT7001中，作为半导体层使用包含氧化硅的In-Ga-Zn-O类非单晶膜。通过包含氧化硅等的杂质，即使进行300℃至600℃的热处理，也可以防止该氧化物半导体的晶化或微晶粒的产生。在图17A中，发光元件7002的阴极7003和驱动TFT的TFT7001电连接，在阴极7003上按顺序层叠有发光层7004、阳极7005。至于阴极7003，只要是功函数小且反射光的导电膜，就可以使用各种材料。例如，优选采用Ca、Al、MgAg、AlLi等。再者，发光层7004可以由单层或多层的叠层构成。在由多层构成时，在阴极7003上按顺序层叠电子注入层、电子传输层、发光层、空穴传输层、空穴注入层。另外，不需要设置所有这些层。使用具有透光性的导电材料形成阳极7005，也可以使用具有透光性的导电膜例如包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、氧化铟氧化锡合金、铟锌氧化物、添加有氧化硅的铟锡氧化物等。
由阴极7003及阳极7005夹有发光层7004的区域相当于发光元件7002。在图17A所示的像素中，从发光元件7002发射的光如箭头所示那样发射到阳极7005一侧。
接着，参照图17B说明底部发射结构的发光元件。图17B示出在驱动TFT7011是n型，并且从发光元件7012发射的光发射到阴极7013一侧的情况下的像素的截面图。在TFT7011中，作为半导体层使用包含氧化硅的Zn-O类氧化物半导体。通过包含氧化硅等的杂质，即使进行300℃至600℃的热处理，也可以防止该氧化物半导体的晶化或微晶粒的产生。在图17B中，在与驱动TFT7011电连接的具有透光性的导电膜7017上形成有发光元件7012的阴极7013，在阴极7013上按顺序层叠有发光层7014、阳极7015。另外，在阳极7015具有透光性的情况下，也可以覆盖阳极上地形成有用来反射光或遮光的屏蔽膜7016。与图17A的情况同样地，至于阴极7013，只要是功函数小的导电材料，就可以使用各种材料。但是，将其厚度设定为透过光的程度(优选为5nm至30nm程度)。例如，可以将膜厚度为20nm的铝膜用作阴极7013。又，与图17A同样地，发光层7014可以由单层或多个层的叠层构成。阳极7015不需要透过光，但是可以与图17A同样地使用具有透光性的导电材料形成。并且，虽然屏蔽膜7016例如可以使用反射光的金属等，但是不局限于金属膜。例如，也可以使用添加有黑色的颜料的树脂等。
由阴极7013及阳极7015夹有发光层7014的区域相当于发光元件7012。在图17B所示的像素中，从发光元件7012发射的光如箭头所示那样发射到阴极7013一侧。
接着，参照图17C说明双面发射结构的发光元件。在图17C中，在与驱动TFT7021电连接的具有透光性的导电膜7027上形成有发光元件7022的阴极7023，在阴极7023上按顺序层叠有发光层7024、阳极7025。在TFT7021中，作为半导体层使用In-Ga-Zn-O类非单晶膜。与图17A的情况同样地，至于阴极7023，只要是功函数小的导电材料，就可以使用各种材料。但是，将其厚度设定为透过光的程度。例如，可以将膜厚度为20nm的Al膜用作阴极7023。再者，与图17A同样地，发光层7024可以由单层或多个层的叠层构成。阳极7025可以与图17A同样地使用透过光的具有透光性的导电材料形成。
阴极7023、发光层7024和阳极7025重叠的区域相当于发光元件7022。在图17C所示的像素中，从发光元件7022发射的光如箭头所示那样发射到阳极7025一侧和阴极7023一侧的双方。
另外，虽然在此描述了有机EL元件作为发光元件，但是也可以设置无机EL元件作为发光元件。
另外，在本实施方式中示出了控制发光元件的驱动的薄膜晶体管(驱动TFT)和发光元件电连接的例子，但是也可以采用在驱动TFT和发光元件之间连接有电流控制TFT的结构。
此外，在本实施方式中，通过在形成保护绝缘膜之后进行热处理(300℃至600℃)，在设置隔壁以防止相邻的发光元件的阳极的短路时，即使将使用聚酰亚胺等的隔壁的焙烧温度设定为300℃并进行加热处理，也可以抑制对薄膜晶体管的电特性的影响，并降低电特性的不均匀。
通过上述步骤，可以制造减少电特性的不均匀的发光显示装置(显示面板)作为半导体装置。
实施方式5
在本实施方式中，作为半导体装置示出一例电子纸。
图18A示出有源矩阵型电子纸的截面图。可以与实施方式3所示的薄膜晶体管170同样地制造配置在用于半导体装置的显示部的薄膜晶体管581，该薄膜晶体管581是包括将氧化物半导体膜用作半导体层的电特性高的薄膜晶体管。在本实施方式中，使用包括将Sn-Zn-O类氧化物半导体用作半导体层的电特性高的薄膜晶体管。
图18A的电子纸是采用扭转球(twisting ball)显示方式的显示装置的例子。扭转球显示方式是指一种方法，其中将分开涂敷有白色和黑色的球形粒子配置在用于显示元件的电极层的第一电极层及第二电极层之间，并在第一电极层及第二电极层之间产生电位差来控制球形粒子的方向，以进行显示。
薄膜晶体管581是底栅结构的薄膜晶体管，并通过源电极层或漏电极层与第一电极层587在形成在绝缘层583、584、585的开口互相接触而电连接。在第一电极层587和第二电极层588之间存在有空腔594。在空腔594内充满着具有黑色区590a及白色区590b的球形粒子和液体。此外，空腔594的周围被树脂等的填充材料595填充(参照图18A)。
在本实施方式中，第一电极层587相当于像素电极，第二电极层588相当于共同电极。第二电极层588与设置在与薄膜晶体管581同一衬底上的共同电位线电连接。在共同连接部可以通过配置在一对衬底580、596之间的导电粒子，使第二电极层588与共同电位线电连接。
此外，还可以使用电泳元件来代替扭转球。使用直径为10μm至200μm程度的微囊，该微囊中封入有透明液体、带有正电的白色微粒以及带有负电的黑色微粒。当对于设置在第一电极层和第二电极层之间的微囊由第一电极层和第二电极层施加电场时，白色微粒和黑色微粒移动到相反方向，从而可以显示白色或黑色。应用这种原理的显示元件就是电泳显示元件，被称为电子纸。电泳显示元件具有比液晶显示元件高的反射率，因而不需要辅助灯。此外，其耗电量低，并且在昏暗的地方也能够辨别显示部。另外，即使不给显示部供应电源，也能够保持显示过一次的图像，因此，即使使具有显示功能的半导体装置(简单地称为显示装置，或称为具备显示装置的半导体装置)远离电波发射源，也能够保存显示过的图像。
通过使用由实施方式3所示的工序来得到的电特性良好的薄膜晶体管170，可以制造电子纸。电子纸可以用于用来显示信息的各种领域的电子设备。例如，可以将电子纸应用于电子书籍(电子书)、招贴、电车等的交通工具的车内广告、信用卡等的各种卡片中的显示等。图18B示出电子设备的一例。
图18B示出电子书籍2700的一例。例如，电子书籍2700由两个框体，即框体2701及框体2703构成。框体2701及框体2703由轴部2711形成为一体，并且可以以该轴部2711为轴进行开闭动作。通过采用这种结构，可以进行如纸的书籍那样的动作。
框体2701组装有显示部2705，而框体2703组装有显示部2707。显示部2705及显示部2707的结构既可以是显示连屏画面的结构，又可以是显示不同的画面的结构。通过采用显示不同的画面的结构，例如在右边的显示部(图18B中的显示部2705)中可以显示文章，而在左边的显示部(图18B中的显示部2707)中可以显示图像。
此外，在图18B中示出框体2701具备操作部等的例子。例如，在框体2701中，具备电源2721、操作键2723、扬声器2725等。利用操作键2723可以翻页。另外，也可以采用在与框体的显示部同一面上具备键盘或指示装置等的结构。另外，也可以采用在框体的背面或侧面具备外部连接用端子(耳机端子、USB端子或可与AC适配器及USB电缆等的各种电缆连接的端子等)、记录介质插入部等的结构。再者，电子书籍2700也可以具有电子词典的功能。
此外，电子书籍2700也可以采用以无线的方式收发信息的结构。还可以采用以无线的方式从电子书籍服务器购买所希望的书籍数据等，然后下载的结构。
本实施方式可与其他实施方式所记载的结构适当地组合而实施。
实施方式6
包括使用氧化物半导体层的薄膜晶体管的半导体装置可以应用于各种电子设备(包括游戏机)。作为电子设备，例如可以举出电视装置(也称为电视或电视接收机)、用于计算机等的监视器、数码相机、数码摄像机、数码相框、移动电话机(也称为移动电话、移动电话装置)、便携式游戏机、便携式信息终端、声音再现装置、弹珠机等的大型游戏机等。
图19A示出电视装置9601的一例。在电视装置9601中，框体组装有显示部9603。利用显示部9603可以显示映像。此外，在此示出固定在墙9600上支撑框体的背面的结构。
可以通过利用框体所具备的操作开关、或另外提供的遥控操作机9610进行电视装置9601的操作。通过利用遥控操作机9610所具备的操作键9609，可以进行频道或音量的操作，并可以对在显示部9603上显示的映像进行操作。此外，也可以采用在遥控操作机9610中设置显示从该遥控操作机9610输出的信息的显示部9607的结构。
另外，电视装置9601采用具备接收机及调制解调器等的结构。可以通过利用接收机接收一般的电视广播。再者，通过调制解调器连接到有线或无线方式的通信网络，从而也可进行单向(从发送者到接收者)或双向(在发送者和接收者之间或在接收者之间等)的信息通信。
图19B示出一种便携式游戏机，其由框体9881和框体9891这两个框体构成，并且通过连接部9893可以开闭地连接。框体9881安装有显示部9882，并且框体9891安装有显示部9883。另外，图19B所示的便携式游戏机还具备扬声器部9884、记录介质插入部9886、LED灯9890、输入单元(操作键9885、连接端子9887、传感器9888(包括测定如下因素的功能：力量、位移、位置、速度、加速度、角速度、转动数、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)以及麦克风9889)等。当然，便携式游戏机的结构不局限于上述结构，只要采用至少具备半导体装置的结构即可，并且可以采用适当地设置有其它附属设备的结构。图19B所示的便携式游戏机具有如下功能：读出存储在记录介质中的程序或数据并将其显示在显示部上；或通过与其他便携式游戏机进行无线通信而实现信息共享。另外，图19B所示的便携式游戏机所具有的功能不局限于此，而可以具有各种各样的功能。
图20A示出移动电话机1000的一例。移动电话机1000除了安装在框体1001的显示部1002之外还具备操作按钮1003、外部连接端口1004、扬声器1005、麦克风1006等。
图20A所示的移动电话机1000可以用手指等触摸显示部1002来输入信息。此外，可以用手指等触摸显示部1002来打电话或进行电子邮件的输入等的操作。
显示部1002的画面主要有三个模式。第一是以图像的显示为主的显示模式，第二是以文字等的信息的输入为主的输入模式，第三是显示模式和输入模式这两个模式混合的显示+输入模式。
例如，在打电话或制作电子邮件的情况下，将显示部1002设定为以文字输入为主的文字输入模式，并进行在画面上显示的文字的输入操作，即可。在此情况下，优选的是，在显示部1002的画面的大部分中显示键盘或号码按钮。
此外，通过在移动电话机1000的内部设置具有陀螺仪和加速度传感器等检测倾斜度的传感器的检测装置，来判断移动电话机1000的方向(纵向还是横向)，从而可对显示部1002的画面显示进行自动切换。
通过触摸显示部1002或对框体1001的操作按钮1003进行操作，切换画面模式。还可以根据显示在显示部1002上的图像种类切换画面模式。例如，当显示在显示部上的图像信号为动态图像的数据时，将画面模式切换成显示模式，而当显示在显示部上的图像信号为文字数据时，将画面模式切换成输入模式。
另外，当在输入模式中通过探测出显示部1002的光传感器所检测的信号并在一定期间中没有显示部1002的触摸操作输入时，也可以以将画面模式从输入模式切换成显示模式的方式来进行控制。
还可以将显示部1002用作图像传感器。例如，通过用手掌或手指触摸显示部1002，来拍摄掌纹、指纹等，而可以进行身份识别。此外，通过在显示部中使用发射近红外光的背光灯或发射近红外光的感测光源，也可以拍摄手指静脉、手掌静脉等。
图20B也是移动电话机的一例。图20B的移动电话机，在框体9411中具有包括显示部9412以及操作钮9413的显示装置9410，在框体9401中具有包括操作钮9402、外部输入端子9403、麦克风9404、扬声器9405以及来电话时发光的发光部9406的通信装置9400，具有显示功能的显示装置9410与具有电话功能的通信装置9400可以沿着箭头所指的两个方向拆装。所以可以将显示装置9410和通信装置9400的短轴互相连接，或将显示装置9410和通信装置9400的长轴互相连接。另外，当仅需要显示功能时，可以将显示装置9410从通信装置9400分开而单独使用显示装置9410。通信装置9400和显示装置9410可以通过无线通信或有线通信来进行图像或输入信息的接收，并分别具有可进行充电的电池。
本实施方式可与其他实施方式所记载的结构适当地组合而实施。
符号说明
100 衬底；101 栅电极；102 栅极绝缘层；103 半导体层；104a 源区；104b 漏区；105a 源电极层；105b 漏电极层；107 保护绝缘膜；108 电容布线；109 接触孔；110像素电极；111a、111b、111c In-Ga-Zn-O类非单晶膜；121 端子；122 端子；123 In-Ga-Zn-O类非单晶膜；124 电容电极层；125 接触孔；126 接触孔；127 接触孔；128 透明导电膜；150 端子；151 端子；152 栅极绝缘层；153 连接电极；154 保护绝缘膜；155 透明导电膜；156 电极；170薄膜晶体管。

Claims (14)

1.一种半导体装置的制造方法，包括步骤：
在以第一温度加热衬底时，在所述衬底上形成第一无机绝缘膜；
在所述第一无机绝缘膜上形成氧化物半导体层；
在以第二温度加热所述衬底时，在所述氧化物半导体层上形成包含氧化硅的第二无机绝缘膜；以及
在形成所述第二无机绝缘膜之后以大于或等于300℃进行加热处理，
其中，所述第二温度低于或等于300℃，
其中，在形成所述氧化物半导体层之后并且在形成所述第二无机绝缘膜之前的时期期间，所述氧化物半导体层没有被以大于或等于300℃加热，
其中，通过所述加热处理降低所述第二无机绝缘膜中的氮密度，
其中在所述第二无机绝缘膜中的氢密度为大于或等于5×1020/cm3，以及
其中在所述第二无机绝缘膜中的所述氮密度为大于或等于1×1019/cm3。
2.根据权利要求1所述的半导体装置的制造方法，其中所述第二无机绝缘膜至少使用N2O气体形成。
3.根据权利要求1所述的半导体装置的制造方法，还包括在所述加热处理之后在所述第二无机绝缘膜上形成布线的步骤。
4.根据权利要求1所述的半导体装置的制造方法，其中，所述第二温度低于所述第一温度。
5.根据权利要求1所述的半导体装置的制造方法，其中，其中在大气气氛下或氮气氛下进行所述加热处理。
6.根据权利要求1所述的半导体装置的制造方法，
其中，所述氧化物半导体层是由InMO3（ZnO） m （m＞0）表示的薄膜，
并且其中，M表示选自Ga、Fe、Ni、Mn或Co中的一种或多种金属元素。
7.根据权利要求1所述的半导体装置的制造方法，其中，所述氧化物半导体层包含铟、镓以及锌。
8.一种半导体装置的制造方法，包括步骤：
在具有绝缘表面的衬底上形成栅电极；
在以第一温度加热所述衬底时，在所述栅电极上形成栅极绝缘层；
在所述栅极绝缘层上形成氧化物半导体层；
在所述氧化物半导体层上形成源电极及漏电极；
在以第二温度加热所述衬底时，在所述氧化物半导体层上形成包含氧化硅的无机绝缘膜；以及
在形成所述无机绝缘膜之后进行大于或等于300℃且小于或等于所述衬底的应变点的加热处理，
其中，所述第二温度低于或等于300℃，
其中，在形成所述氧化物半导体层之后并且在形成所述无机绝缘膜之前的时期期间，所述氧化物半导体层没有被以大于或等于300℃加热，
其中，通过所述加热处理降低所述无机绝缘膜中的氮密度，
其中在所述无机绝缘膜中的氢密度为大于或等于5×1020/cm3，以及
其中在所述无机绝缘膜中的所述氮密度为大于或等于1×1019/cm3。
9.根据权利要求8所述的半导体装置的制造方法，其中所述无机绝缘膜至少使用N2O气体形成。
10.根据权利要求8所述的半导体装置的制造方法，还包括在所述加热处理之后在所述无机绝缘膜上形成布线的步骤。
11.根据权利要求8所述的半导体装置的制造方法，其中，所述第二温度低于所述第一温度。
12.根据权利要求8所述的半导体装置的制造方法，其中，其中在大气气氛下或氮气氛下进行所述加热处理。
13.根据权利要求8所述的半导体装置的制造方法，
其中，所述氧化物半导体层是由InMO3（ZnO） m （m＞0）表示的薄膜，
并且其中，M表示选自Ga、Fe、Ni、Mn或Co中的一种或多种金属元素。
14.根据权利要求8所述的半导体装置的制造方法，其中，所述氧化物半导体层包含铟、镓以及锌。
CN201410347324.2A 2009-03-13 2010-03-12 半导体装置及其制造方法 Expired - Fee Related CN104124280B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009061607 2009-03-13
JP2009-061607 2009-03-13
CN201010146957.9A CN101894759B (zh) 2009-03-13 2010-03-12 半导体装置及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201010146957.9A Division CN101894759B (zh) 2009-03-13 2010-03-12 半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN104124280A CN104124280A (zh) 2014-10-29
CN104124280B true CN104124280B (zh) 2017-10-27

Family

ID=42731066

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201010146957.9A Expired - Fee Related CN101894759B (zh) 2009-03-13 2010-03-12 半导体装置及其制造方法
CN201410347324.2A Expired - Fee Related CN104124280B (zh) 2009-03-13 2010-03-12 半导体装置及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201010146957.9A Expired - Fee Related CN101894759B (zh) 2009-03-13 2010-03-12 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US8936963B2 (zh)
JP (1) JP5707046B2 (zh)
KR (2) KR101718753B1 (zh)
CN (2) CN101894759B (zh)
TW (2) TWI556323B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102342672B1 (ko) 2009-03-12 2021-12-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101968855B1 (ko) * 2009-06-30 2019-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR20170119742A (ko) * 2009-07-03 2017-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR20130054275A (ko) * 2010-04-23 2013-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102143469B1 (ko) * 2010-07-27 2020-08-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2012033836A (ja) * 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
JPWO2012043338A1 (ja) * 2010-09-28 2014-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法、薄膜トランジスタを備える画像表示装置
TWI535014B (zh) 2010-11-11 2016-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8823092B2 (en) * 2010-11-30 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5640704B2 (ja) * 2010-12-06 2014-12-17 大日本印刷株式会社 バイオセンサ
TWI570920B (zh) 2011-01-26 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8709920B2 (en) * 2011-02-24 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8785933B2 (en) * 2011-03-04 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6076617B2 (ja) * 2011-05-13 2017-02-08 株式会社半導体エネルギー研究所 表示装置
JP6178050B2 (ja) * 2011-07-15 2017-08-09 株式会社半導体エネルギー研究所 表示装置
US8962386B2 (en) * 2011-11-25 2015-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20140001467A1 (en) * 2012-06-29 2014-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20200019269A (ko) 2012-06-29 2020-02-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2014042004A (ja) * 2012-07-26 2014-03-06 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP6370048B2 (ja) * 2013-01-21 2018-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9299855B2 (en) 2013-08-09 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having dual gate insulating layers
KR102279884B1 (ko) * 2014-12-05 2021-07-22 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
CN104795404B (zh) * 2015-04-16 2017-12-22 京东方科技集团股份有限公司 阵列基板及其制作方法以及显示装置
CN110226219B (zh) * 2017-02-07 2023-12-08 株式会社半导体能源研究所 半导体装置以及半导体装置的制造方法
CN113517173B (zh) * 2021-06-07 2024-03-19 西安电子科技大学 一种同质外延β-Ga2O3薄膜及其制备方法

Family Cites Families (157)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS60170972U (ja) 1984-04-20 1985-11-13 住友電装株式会社 クランプ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2844342B2 (ja) 1989-02-28 1999-01-06 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
FR2647785B1 (fr) 1989-05-31 1991-09-06 Adir Nouveaux derives de la pyrrolidone, leur procede de preparation et les compositions pharmaceutiques les renfermant
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
DE69107101T2 (de) 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JPH04302435A (ja) 1991-03-29 1992-10-26 Casio Comput Co Ltd 薄膜トランジスタの製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
GB9206086D0 (en) 1992-03-20 1992-05-06 Philips Electronics Uk Ltd Manufacturing electronic devices comprising,e.g.tfts and mims
JP3173854B2 (ja) 1992-03-25 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及び作成された半導体装置
JP3173926B2 (ja) 1993-08-12 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及びその半導体装置
US5840600A (en) 1994-08-31 1998-11-24 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device and apparatus for treating semiconductor device
JP3359794B2 (ja) 1994-08-31 2002-12-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
US5817548A (en) 1995-11-10 1998-10-06 Sony Corporation Method for fabricating thin film transistor device
TWI228625B (en) 1995-11-17 2005-03-01 Semiconductor Energy Lab Display device
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4149013B2 (ja) 1996-12-26 2008-09-10 株式会社ルネサステクノロジ 半導体装置
TW367612B (en) 1996-12-26 1999-08-21 Hitachi Ltd Semiconductor device having nonvolatile memory and method of manufacture thereof
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6674136B1 (en) 1999-03-04 2004-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having driver circuit and pixel section provided over same substrate
JP2000330134A (ja) 1999-03-16 2000-11-30 Furontekku:Kk 薄膜トランジスタ基板および液晶表示装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
KR100661825B1 (ko) 1999-12-28 2006-12-27 엘지.필립스 엘시디 주식회사 반사투과형 액정 표시장치의 어레이 기판 및 그의 제조방법
JP2001257350A (ja) * 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3719939B2 (ja) 2000-06-02 2005-11-24 シャープ株式会社 アクティブマトリクス基板およびその製造方法ならびに表示装置および撮像装置
JP4777500B2 (ja) 2000-06-19 2011-09-21 三菱電機株式会社 アレイ基板およびそれを用いた表示装置ならびにアレイ基板の製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US6757031B2 (en) 2001-02-09 2004-06-29 Prime View International Co., Ltd. Metal contact structure and method for thin film transistor array in liquid crystal display
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) * 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002373867A (ja) 2001-06-14 2002-12-26 Idemitsu Kosan Co Ltd 半導体素子用導電性薄膜、半導体素子及びそれらの製造方法
JP4785300B2 (ja) 2001-09-07 2011-10-05 株式会社半導体エネルギー研究所 電気泳動型表示装置、表示装置、及び電子機器
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US6885146B2 (en) 2002-03-14 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Display device comprising substrates, contrast medium and barrier layers between contrast medium and each of substrates
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7002176B2 (en) 2002-05-31 2006-02-21 Ricoh Company, Ltd. Vertical organic transistor
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4627961B2 (ja) 2002-09-20 2011-02-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2003248240A (ja) 2002-12-16 2003-09-05 Sharp Corp アクティブマトリクス基板
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
CN101483180B (zh) 2003-07-14 2011-11-16 株式会社半导体能源研究所 液晶显示器件
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
TWI230462B (en) 2003-09-15 2005-04-01 Toppoly Optoelectronics Corp Thin film transistor structure with self-aligned intra-gate
KR100623251B1 (ko) * 2004-02-19 2006-09-18 삼성에스디아이 주식회사 다결정 실리콘 박막의 제조 방법 및 이를 사용하여제조되는 다결정 실리콘을 사용하는 박막 트랜지스터
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102354658B (zh) 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR100603835B1 (ko) 2004-05-24 2006-07-24 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치용 어레이 기판
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
JP5099740B2 (ja) 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
KR101229280B1 (ko) 2005-12-28 2013-02-04 삼성디스플레이 주식회사 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 패널
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015471B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007221039A (ja) 2006-02-20 2007-08-30 National Institute For Materials Science 絶縁膜および絶縁膜材料
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007287890A (ja) 2006-04-14 2007-11-01 Kochi Univ Of Technology 絶縁膜の成膜方法、半導体装置の製法、プラズマｃｖｄ装置
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007311404A (ja) 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd 薄膜トランジスタの製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP5365007B2 (ja) 2007-01-25 2013-12-11 凸版印刷株式会社 薄膜トランジスタアレイおよびその製造方法
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US7777224B2 (en) * 2007-01-30 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008258569A (ja) 2007-03-14 2008-10-23 Sony Corp 絶縁膜の改質方法および半導体装置の製造方法
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2010056541A (ja) 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TWI413260B (zh) 2008-07-31 2013-10-21 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5616038B2 (ja) 2008-07-31 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
JP2010045263A (ja) 2008-08-15 2010-02-25 Idemitsu Kosan Co Ltd 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR102342672B1 (ko) 2009-03-12 2021-12-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Also Published As

Publication number Publication date
TW201104758A (en) 2011-02-01
CN101894759A (zh) 2010-11-24
KR20100103414A (ko) 2010-09-27
JP5707046B2 (ja) 2015-04-22
US8936963B2 (en) 2015-01-20
KR101718753B1 (ko) 2017-03-22
CN101894759B (zh) 2014-08-20
CN104124280A (zh) 2014-10-29
JP2010239131A (ja) 2010-10-21
TWI556323B (zh) 2016-11-01
KR20170032254A (ko) 2017-03-22
US20100233848A1 (en) 2010-09-16
TW201523742A (zh) 2015-06-16
TWI485781B (zh) 2015-05-21

Similar Documents

Publication Publication Date Title
CN104124280B (zh) 半导体装置及其制造方法
JP6552682B2 (ja) 半導体装置
CN101859799B (zh) 半导体装置及该半导体装置的制造方法
CN104332411B (zh) 半导体装置及其制造方法
CN101794820B (zh) 半导体装置及其制造方法
CN104465394B (zh) 半导体装置及半导体装置的制造方法
CN104064473B (zh) 制造半导体装置的方法
CN103229304B (zh) 半导体装置及半导体装置的制造方法
CN105914236B (zh) 半导体装置及其制造方法
CN101901839B (zh) 半导体装置及其制造方法
CN102214660B (zh) 半导体器件及其制造方法
CN105140292B (zh) 半导体装置及半导体装置的制造方法
CN104835850B (zh) 半导体器件
CN101789451A (zh) 半导体装置及其制造方法
TW201036167A (en) Semiconductor device and method of manufacturing the semiconductor device
CN104576748A (zh) 半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171027

Termination date: 20210312

CF01 Termination of patent right due to non-payment of annual fee