JP2008258569A - 絶縁膜の改質方法および半導体装置の製造方法 - Google Patents
絶縁膜の改質方法および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008258569A JP2008258569A JP2007304611A JP2007304611A JP2008258569A JP 2008258569 A JP2008258569 A JP 2008258569A JP 2007304611 A JP2007304611 A JP 2007304611A JP 2007304611 A JP2007304611 A JP 2007304611A JP 2008258569 A JP2008258569 A JP 2008258569A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- modifying
- energy beam
- film
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】大掛かりな装置を必要とすることなく、低温プロセスで絶縁膜の結晶欠陥を低減可能な半導体装置の製造方法を提供する。
【解決手段】基板11上に半導体層13、ゲート絶縁膜14およびゲート電極15をこの順に積層してトップゲート型の薄膜トランジスタを製造する。この際、塗布法により、ゲート絶縁膜14を形成したのち、エネルギービームEを照射する。これにより、半導体層13がエネルギービームEを吸収し、ゲート絶縁膜14が加熱される。
【選択図】図1
【解決手段】基板11上に半導体層13、ゲート絶縁膜14およびゲート電極15をこの順に積層してトップゲート型の薄膜トランジスタを製造する。この際、塗布法により、ゲート絶縁膜14を形成したのち、エネルギービームEを照射する。これにより、半導体層13がエネルギービームEを吸収し、ゲート絶縁膜14が加熱される。
【選択図】図1
Description
本発明は、塗布法により形成された絶縁膜の改質方法および半導体装置の製造方法に関する。
電界効果トランジスタ等の半導体デバイスを作製する際に、半導体基板の表面に絶縁膜を形成する方法として、熱酸化法、化学気相成長法(Chemical Vapor Deposition(CVD))やスパッタリング法による成膜が行われてきた。
熱酸化法により絶縁膜を成膜する場合には、数nmの絶縁膜を膜厚制御性よく形成することができ、絶縁膜の結晶欠陥の密度(欠陥密度)が1010cm-2eV-1と低いものの、1000℃程度の熱処理を行うため、基板材料として、ガラスまたは有機材料(例えば、ポリカーボネート、ポリエチレン、ポリイミド等の樹脂)を用いると難しい。
また、CVD法やスパッタリング法による絶縁膜の成膜方法ではプロセス温度は熱酸化膜より低いが、欠陥密度も1012cm-2eV-1と高く、また、真空プロセスが必要であるため、大掛かりな装置が必要となる。
一方、塗布による絶縁膜の成膜方法は、真空レスプロセスで成膜可能であり、200℃〜500℃程度の低温プロセスで成膜することが可能であるが、欠陥密度が非常に大きい。
上述したような欠陥密度は、絶縁膜における半導体基板との界面側に多く認められることから、特に、この絶縁膜をゲート絶縁膜とする場合には、半導体基板のチャネル領域との界面側の欠陥密度が多い状態となるため、形成される素子の特性が悪化する。
そこで、半導体基板の表面を電離気体に晒すことにより、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜からなる絶縁膜を形成した後、エキシマレーザービームを照射することで、欠陥密度の低い絶縁膜を形成する絶縁膜の形成方法が報告されている(例えば、特許文献1参照)。また、半導体膜表面をオゾン酸化プロセスまたはリモートプラズマ酸化プロセスにより酸化させ、絶縁膜を形成する方法が報告されている(例えば、特許文献2参照)。
しかし、特許文献1に記載された方法であっても、欠陥密度は低減されるものの、電離気体を生成するための真空装置が必要であり、大掛かりな装置が必要となるという問題がある。また、特許文献2に記載された方法であっても、欠陥密度の低減は十分ではなかった。
本発明はかかる問題点に鑑みてなされたもので、その目的は、大掛かりな装置を必要とすることなく、低温プロセスで絶縁膜の結晶欠陥を低減可能な絶縁膜の改質方法および半導体装置の製造方法を提供することにある。
本発明の絶縁膜の改質方法は、塗布法により、下地基板上に絶縁膜を形成する工程と、絶縁膜が形成された下地基板の表面に、エネルギービームを照射することで、絶縁膜を改質する工程とを有するものである。
本発明の絶縁膜の改質方法では、塗布法により絶縁膜を形成することで、低温プロセスでの成膜が可能である。また、絶縁膜が形成された基板の表面にエネルギービームを照射することで、絶縁膜自体または下地基板によるエネルギービームの吸収により、絶縁膜が加熱されるため、絶縁膜中の欠陥密度が低減される。この際、下地基板における絶縁膜との界面側にエネルギー吸収層が設けられている場合には、下地基板全体を加熱することなく、結晶欠陥が多く発生する絶縁膜の下地基板との界面側が効率よく加熱されるため、低温プロセスでの絶縁膜の改質処理が可能となる。また、上記一連の工程は、真空プロセスを必要としないため、真空レスプロセスで行うことが可能となる。
本発明の半導体装置の製造方法は、基板上に半導体層、ゲート絶縁膜およびゲート電極をこの順またはこれと逆の順に積層してなる半導体装置の製造方法であって、塗布法により、ゲート絶縁膜を形成する工程を有しており、ゲート絶縁膜を形成する工程の後に、ゲート絶縁膜が形成された基板の表面にエネルギービームを照射することで、ゲート絶縁膜を改質する工程を行うものである。
本発明の半導体装置の製造方法では、塗布法により、ゲート絶縁膜を形成する工程を有することで、低温プロセスでの成膜が可能である。また、ゲート絶縁膜が形成された基板の表面にエネルギービームを照射することで、ゲート絶縁膜自体によるエネルギービームの吸収または上記半導体層もしくは上記ゲート電極によるエネルギービームの吸収により、ゲート絶縁膜が加熱されることで、絶縁膜中の欠陥密度が低減される。特に、一般的に半導体層はエネルギービームの吸収体として作用するため、基板を加熱することなく、結晶欠陥が多く発生するゲート絶縁膜の半導体層との界面側が効率よく加熱されることから、低温プロセスでのゲート絶縁膜の改質処理が可能となり、チャネル領域と接する側のゲート絶縁膜の結晶欠陥を低減することができる。また、ゲート絶縁膜の成膜工程と改質工程とを真空レスプロセスで行うことが可能となる。
本発明の絶縁膜の改質方法およびそれを用いた半導体装置の製造方法によれば、低温プロセスで絶縁膜の成膜と改質を行うことができるため、上記下地基板または上記基板として耐熱性の低い材料を用いることができる。また、絶縁膜の欠陥密度を低減することができるため、半導体装置用の絶縁膜として、好適に用いることができる。さらに、絶縁膜の成膜工程と改質工程とを真空レスプロセスで行うことが可能となるため、大掛かりな装置を必要とすることなく、設備コストを抑制することができる。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
(第1の実施の形態)
図1および図2は、本発明の第1の実施の形態に係る絶縁膜の改質方法を用いたトップゲート型の薄膜トランジスタの製造方法を工程順に表すものである。
図1および図2は、本発明の第1の実施の形態に係る絶縁膜の改質方法を用いたトップゲート型の薄膜トランジスタの製造方法を工程順に表すものである。
まず、図1(a)に示したように、例えばガラスからなる基板11上に酸化シリコン(SiO2 )膜、窒化シリコン(SiN)膜等のバッファ層12を形成した後、このバッファ層12上に、例えばアモルファスシリコンまたは微結晶シリコンからなる半導体層13を島状にパターン形成する。基板11としては、シリコン、石英または、ポリカーボネート、ポリエチレン、ポリイミド等の有機系樹脂からなるプラスチック基板を用いることが可能である。本実施の形態で説明する絶縁膜の改質方法では、低温プロセスで行われるため、耐熱性の低いプラスチック基板等を好適に用いることが可能であるからである。
バッファ層12および半導体層13の成膜には、公知の各種成膜法である、化学気相成長(Chemical Vapor Deposition(CVD))法、スパッタリング法、蒸着法等を用いることができる。このシリコン膜は、アモルファスシリコンまたは微結晶シリコンそのままの状態でもよいが、トランジスタの特性向上を図るためにレーザービーム、電子ビーム等のエネルギービームを照射して結晶化することが好ましい。このとき公知のように、使用するエネルギービームの種類、エネルギー密度、照射時間等の照射条件によって、半導体層13は微結晶シリコンから単結晶シリコンまで結晶化の程度が変化する。この半導体層13の結晶化の際に用いるエネルギービームは、後述する絶縁膜の改質に用いるエネルギービームと同様あるいは集光性の高いエネルギービームが用いられる。
なお、ここでは公知の手法により、バッファ層12および半導体層13を成膜することとしたが、半導体層13に有機半導体を用いることで、半導体層13を塗布法により成膜することも可能である。
次に、図1(b)に示したように、例えば塗布法(スピン・オン・グラス法(Spin on Glass(SOG))により、上記半導体層13を覆う状態で、前記バッファ層12上に、例えばSiO2 膜からなるゲート絶縁膜14を形成する。塗布法により、ゲート絶縁膜14を形成することで、低温プロセスでの成膜が可能となる。ここで、ゲート絶縁膜14は結晶欠陥を有しており、特に半導体層13との界面側には、多数の結晶欠陥Dが生じている。
上記ゲート絶縁膜14としては、塗布法により形成される膜であれば、特に限定されるものではなく、上述したSiO2 膜の他に、塗布法で形成される有機SOG膜あるいは無機SOG膜や、ゾルゲル法で形成されるSiO2 膜、シラザン膜あるいは有機絶縁膜等を用いることができる。ただし、SiO2 膜、無機SOG膜あるいは有機SOG膜のように、Si−O結合あるいはSi−H結合、Si−C結合を含む絶縁膜や、シラザン膜のようにSi−N結合を含む絶縁膜の方が、有機絶縁膜よりもシリコン(Si)で構成される半導体層13に対して親和性が高いため、好ましい。
また、塗布法でゲート絶縁膜14を形成する際に、またはゲート絶縁膜14を形成したあとに、還元雰囲気あるいは不活性雰囲気下で加熱処理を行ってもよい。また、このような加熱処理の他にも、塗布するゲート絶縁膜材料によって最適雰囲気があるが、例として、酸化アニール処理、水素化アニール処理あるいは高圧水蒸気アニール処理などを行ってもよい。これにより、良好な絶縁膜が形成される。なお、ゲート絶縁膜14を形成したあとに加熱処理を行う場合には、その加熱処理は、後述するエネルギービームEを照射する前であっても、その後であってもよい。
次いで、図1(c)に示したように、ゲート絶縁膜14が形成された状態の基板11の表面に、エネルギービームEを照射する。これにより、ゲート絶縁膜14または下地層となる半導体層13によるエネルギービームEの吸収により、ゲート絶縁膜14が加熱されるため、ゲート絶縁膜14が緻密化され、結晶欠陥が低減される。この際、上記半導体層13は、エネルギービーム吸収層として機能する。なお、本発明でいうエネルギービーム吸収層とは、エネルギービームEを吸収し、熱に変換する層のことを指す。
エネルギービームEとしては、レーザービーム、電子ビーム、紫外線を用いることができ、特にゲート絶縁膜14を透過し、半導体層13で吸収されるエネルギービームEを用いることで、欠陥密度が高いゲート絶縁膜14の半導体層13との界面側が効率よく加熱され、欠陥密度が低減される。これにより、半導体層13のチャネル領域との界面の欠陥密度が低減されるため、素子特性を向上させることが可能となる。
上述したようなゲート絶縁膜14を透過し、半導体層13で吸収されるエネルギービームEとしては、波長100nm〜400nmの範囲の紫外線ランプやエキシマレーザービームを用いることが好ましい。これにより、効率よくエネルギービーム吸収層に吸収される。このような紫外線ランプとしては、例えば波長126nmのアルゴン(Ar2 )ランプまたは172nmのキセノン(Xe2 )ランプからなるエキシマランプが挙げられる。また、エキシマレーザービームとしては、XeF、XeCl、KrFまたはArFが挙げられる。
次いで、図1(d)に示したように、ゲート絶縁膜14上に、ゲート電極膜15Aを成膜する。ゲート電極膜15Aの成膜方法としては、CVD法、スパッタリング法、蒸着法等の真空成膜技術もしくは、金属微粒子を塗布して焼結する方法、めっき法、印刷法等があり、アルミニウム(Al)膜、Al合金等の金属または合金膜、不純物がドープされた多結晶シリコン膜、ポリサイド膜等を用いることができる。
その後、図2(e)に示したように、通常のリソグラフィー技術を用いて、ゲート電極膜15A(図1(d)参照)をパターニングすることで、所定形状のゲート電極15を形成する。また、このパターニングにより、ゲート絶縁膜14もパターニングされる。
なお、ここでは、ゲート電極膜15Aをゲート絶縁膜14上の全域に成膜した例を説明したが、例えば印刷法等の塗布法を用いた場合には、上記リソグラフィー工程を行わずにゲート電極15をパターン形成することが可能である。
次に、図2(f)に示したように、例えばイオン注入法により、ゲート電極15をマスクとして、少なくともゲート電極15の両側の半導体層13に、n型またはp型の不純物イオンを所定の濃度で導入した後、エネルギービームを照射して不純物イオンを活性化することで、n型またはp型のソース・ドレイン層13aを形成する。
なお、ここでは、イオン注入法により不純物イオンを導入してソース・ドレイン層13aを形成したが、不純物イオンの導入方法は特に限定されるものではない。例えば、ゲート電極15の両側の半導体層13上に、塗布、散布、または印刷等の手法により、不純物イオンを付着させることで、化合物層(図示省略)を形成する。続いて、この状態の基板11の表面にエネルギービームを照射して化合物層とその直下の半導体層13を加熱することにより、この化合物層から不純物イオンを半導体層13中に拡散させる。この際、ゲート電極15がマスクとなることで、半導体層13のうちのゲート電極15の直下部を除く領域の表面部に不純物イオンが拡散し、n型またはp型のソース・ドレイン層13aがゲート電極15に対して自己整合的に形成される。
この後の工程は、通常の薄膜トランジスタの製造方法と同様に行う。すなわち、ゲート電極15およびソース・ドレイン層13aを覆う状態で、バッファ層12上に、層間絶縁膜(図示省略)を形成する。この層間絶縁膜としては、ゲート絶縁膜と同様に、公知の各種成膜法である、CVD法、スパッタリング法、蒸着法等の真空成膜技術もしくは、SOG法、ゾルゲル法等により成膜されるSiO2 膜、無機系SOG膜、有機系SOG膜等の層間絶縁膜等として通常使用される絶縁膜あるいは誘電体膜を用いることができる。
次に、この層間絶縁膜の所定部分をエッチング除去してソース・ドレイン層13a上にそれぞれコンタクトホール(図示省略)を形成する。続いて、コンタクトホールを通じてソース・ドレイン電極(図示省略)をそれぞれ形成する。
このようなゲート絶縁膜14の改質方法によれば、塗布法によりゲート絶縁膜14を形成することで、低温プロセスでの成膜が可能である。また、ゲート絶縁膜14が形成された基板11の表面にエネルギービームEを照射することで、ゲート絶縁膜14または下地の半導体層13によるエネルギービームEの吸収により、ゲート絶縁膜14が加熱されるため、ゲート絶縁膜14中の欠陥密度が低減される。本実施の形態においては、半導体層13がエネルギービーム吸収層として機能するため、基板11を加熱することなく、結晶欠陥が多く発生するゲート絶縁膜14の半導体層13との界面側が効率よく加熱され、この領域の欠陥密度を低減することができる。したがって、基板11として耐熱性の低い材料を用いることができ、半導体装置の素子特性を向上させることができる。
また、各構成を塗布法により成膜することで、真空レスプロセスで行うことが可能となるため、大掛かりな装置を必要とすることなく、設備コストを抑制することができる。
(変形例1)
なお、上記第1の実施の形態においては、図1(c)を用いて説明したように、ゲート絶縁膜14を形成した後、ゲート電極膜15Aを形成する前に、ゲート絶縁膜14を改質するためのエネルギービームEを照射する例について説明した。しかし、エネルギービームEを照射するタイミングは、ゲート絶縁膜14を形成した後であれば、特に限定されるものではない。
なお、上記第1の実施の形態においては、図1(c)を用いて説明したように、ゲート絶縁膜14を形成した後、ゲート電極膜15Aを形成する前に、ゲート絶縁膜14を改質するためのエネルギービームEを照射する例について説明した。しかし、エネルギービームEを照射するタイミングは、ゲート絶縁膜14を形成した後であれば、特に限定されるものではない。
例えば、図1(d)を用いて説明したゲート電極膜15Aを形成する工程の後、パターニングする工程の前や、図2(e)を用いて説明したゲート電極15を形成する工程の後に行ってもよい。この場合には、ゲート電極膜15A(ゲート電極15)を構成する金属膜や、ポリシリコン膜がエネルギービーム吸収層として機能し、照射されたエネルギービームEがゲート電極膜15A(ゲート電極15)に吸収されて熱に変換されることで、ゲート絶縁膜14が加熱される。これによりゲート絶縁膜14が緻密化され、欠陥密度が低減される。ただし、第1の実施の形態のように、半導体装置として、トップゲート型の薄膜トランジスタを形成する場合には、図1(b)を用いて説明した工程でエネルギービームEを照射した方が、ゲート絶縁膜14において、チャネル領域となる半導体層13との界面側の欠陥密度を確実に低減できるため好ましい。
(変形例2)
第1の実施の形態ではゲート絶縁膜14を塗布法で形成することとしたが、図3に示すように、半導体層13と後述するように塗布法により形成する第2ゲート絶縁層14bとの間に、第1ゲート絶縁層14aとして、半導体層13の表面に酸化処理および窒化処理の少なくとも一方を行うことで、酸化膜、窒化膜または酸窒化膜を形成してもよい。
第1の実施の形態ではゲート絶縁膜14を塗布法で形成することとしたが、図3に示すように、半導体層13と後述するように塗布法により形成する第2ゲート絶縁層14bとの間に、第1ゲート絶縁層14aとして、半導体層13の表面に酸化処理および窒化処理の少なくとも一方を行うことで、酸化膜、窒化膜または酸窒化膜を形成してもよい。
この場合には、半導体層13を形成した後、半導体層13が形成された状態の基板11の表面に、エネルギービームEを照射することで電離した活性酸素原子または活性窒素原子を吸着させることで、上記酸化処理または窒化処理を行う。
その後、第1ゲート絶縁層14a上に、第1の実施の形態で図1(b)を用いて説明したゲート絶縁膜14を形成する工程と同様に、塗布法により、第2ゲート絶縁層14bを形成する。これにより、第1ゲート絶縁層14aと第2ゲート絶縁層14bを順次積層してなるゲート絶縁膜14Aが形成される。
次いで、ゲート絶縁膜14Aが形成された状態の基板11の表面にエネルギービームEを照射する。これにより、ゲート絶縁膜14A中の欠陥密度が低減される。
この後の工程については、第1の実施の形態と同様に行うことで、トップゲート型の薄膜トランジスタからなる半導体装置を形成する。
このようなゲート絶縁膜14Aの改質方法およびこれを用いた半導体装置の製造方法であっても、ゲート絶縁膜14Aを形成した後に、エネルギービームEを照射することでゲート絶縁膜14Aを改質することから、第1の実施の形態と同様の効果を奏する。
また、本変形例2のゲート絶縁膜14Aの改質方法およびこれを用いた半導体装置の製造方法によれば、半導体層13と塗布法により形成される第2ゲート絶縁層14bとの間に、半導体層13の表面に酸化処理を行うことで、第1ゲート絶縁層14aを形成することから、ゲート絶縁膜14Aにおける半導体層13との界面側の欠陥密度をより低減させることができる。
なお、上述した変形例2の半導体装置の製造方法に変形例1を適用することも可能である。
(第2の実施の形態)
本実施の形態では、ボトムゲート型の薄膜トランジスタの製造方法を一例として、絶縁膜の改質方法を、図4を用いて説明する。図4は、ボトムゲート型の薄膜トランジスタの断面構成を表している。ただし、各構成に用いる材料および成膜方法については、第1の実施の形態と同様の材料を用い、同様の方法で行うこととする。
本実施の形態では、ボトムゲート型の薄膜トランジスタの製造方法を一例として、絶縁膜の改質方法を、図4を用いて説明する。図4は、ボトムゲート型の薄膜トランジスタの断面構成を表している。ただし、各構成に用いる材料および成膜方法については、第1の実施の形態と同様の材料を用い、同様の方法で行うこととする。
図4に示したように、まず、基板21上にゲート電極22をパターン形成した後、塗布法により、ゲート電極22を覆う状態で基板21上にゲート絶縁膜23を形成する。なお、図4では省略したが、ゲート絶縁膜23の特にゲート電極22との界面には、結晶欠陥が多く生じており、欠陥密度の高い状態となっている。次いで、ゲート絶縁膜23が形成された状態の基板21の表面にエネルギービームを照射する。これにより、ゲート絶縁膜23のエネルギービームEの吸収、またはゲート電極22がエネルギービーム吸収層として機能することにより、ゲート絶縁膜23が加熱されることで、ゲート絶縁膜23中の欠陥密度が低減される。
次いで、ゲート絶縁膜23上に、半導体層24を島状にパターン形成した後、半導体層24上の両側に不純物イオンが導入された状態のソース・ドレイン層25を形成する。
このようなゲート絶縁膜23の改質方法および半導体装置の製造方法であっても、ゲート絶縁膜23を形成する工程の後にエネルギービームを照射することで、ゲート絶縁膜23中の欠陥密度を低減させることができ、第1の実施の形態と同様の効果を奏することができる。
なお、第2の実施の形態では、ゲート絶縁膜23を形成する工程の後、半導体層24を形成する工程の前に、エネルギービームを照射する例について説明したが、エネルギービームの照射のタイミングはゲート絶縁膜23を形成した後であれば、特に限定されるものではない。特に、半導体層24を形成した後に、エネルギービームを照射することで、ゲート絶縁膜23中の欠陥密度が低減されるだけでなく、ゲート絶縁膜23の半導体層24との界面の欠陥密度が低減されるため、好ましい。なお、半導体層24を形成する際に、ベタ膜状で半導体膜を形成してパターニングする場合には、パターニングする前の半導体膜の状態でエネルギービームを照射してもよい。
また、第2の実施の形態では、ゲート電極22をエネルギービーム吸収層としたが、ゲート絶縁膜23上にエネルギービーム吸収層を一時的に設けて、ゲート絶縁膜23を改質してもよい。具体的には、形成されたゲート絶縁膜23上に、任意の方法によりエネルギービーム吸収層を形成したのち、エネルギービームを照射することによりゲート絶縁膜23を改質する。続いて、そのエネルギービーム吸収層を必要に応じて除去する。これにより、ゲート絶縁膜23中の欠陥密度を低減させることができる。
また、上述した第1の実施の形態および第2の実施の形態では、半導体装置の製造方法の一例として薄膜トランジスタの製造方法を説明したが、本発明はこれに限定されず、塗布法により形成された絶縁膜を改質する全ての半導体装置の製造方法に適用可能である。そして、絶縁膜の改質方法に用いられる、絶縁膜の上層または下層に形成されるエネルギービーム吸収層としては、上述した以外にも、ゲルマニウムからなる半導体層や、タングステン、チタン、モリブデン、タンタルあるいはニッケル等を含む金属膜またはこれらの合金等を含む金属膜を用いることが可能である。
本発明の実施例について詳細に説明する。
(実施例1−1〜1−4、比較例1−1,1−2)
図1(a)に示したように基板11の上に、バッファ層12を形成したのち、半導体層13を形成し、その半導体層13の表面にエネルギービームEである紫外線ランプを照射してゲート絶縁膜14aである酸化膜を形成した。この際、大気雰囲気下で、半導体層13としてアモルファスシリコン(a−Si)層(比較例1−1)とアモルファスなポリシラン(a−ポリシラン)層(比較例1−2)を用い、波長172nmまたは波長126nmの紫外線ランプで照射して実施例1−1〜1−4の酸化膜を形成した。この場合の酸化膜厚および酸化膜厚増加率について調べたところ、表1に示した結果が得られた。
図1(a)に示したように基板11の上に、バッファ層12を形成したのち、半導体層13を形成し、その半導体層13の表面にエネルギービームEである紫外線ランプを照射してゲート絶縁膜14aである酸化膜を形成した。この際、大気雰囲気下で、半導体層13としてアモルファスシリコン(a−Si)層(比較例1−1)とアモルファスなポリシラン(a−ポリシラン)層(比較例1−2)を用い、波長172nmまたは波長126nmの紫外線ランプで照射して実施例1−1〜1−4の酸化膜を形成した。この場合の酸化膜厚および酸化膜厚増加率について調べたところ、表1に示した結果が得られた。
酸化膜厚を調べる際には、まず、走査型X線光電子分光装置(PHI社製Quantum2000・Al−Ka線)を用いて、酸化膜中の炭素(C)、酸素(O)およびケイ素(Si)の元素濃度比(atomic%)と、Si2pスペクトル(ケイ素の2p軌道に起因するスペクトル)とを測定した。そののち、Si2pスペクトルにおけるフィッティング状態比(分離ピークの面積強度比)からケイ素の平均価数(Si平均価数)および酸化膜厚を算出した。また、酸化膜厚増加率を調べる際には、紫外線ランプを照射する前(as−depo)の酸化膜厚と、照射した後の酸化膜厚との比から増加率(%)を算出した。
表1に示したように、実施例1−1〜1−4では、波長172nmまたは波長126nmの紫外線ランプで照射することで、半導体層13の表面側に酸化膜が形成されることが確認され、図3に示したSiO2 膜からなる第1ゲート絶縁層14aが形成されることが確認された。この方法により形成されたSiO2 膜からなる第1ゲート絶縁層14aは、半導体層13の表面が酸化されたものであるため、塗布法により半導体層13上にゲート絶縁膜を形成する場合と比較して、第1ゲート絶縁層14aにおける半導体層13との界面側の結晶欠陥は少なく、欠陥密度を低い状態にできるため好ましいことがわかった。なお、比較例1−1および1−2において、わずかながら酸化膜が形成されていたが、これは、自然酸化により生じた膜である。
(実施例2)
絶縁膜の改質方法として、エネルギービームであるエキシマレーザービームを用いて、絶縁膜を改質した。
絶縁膜の改質方法として、エネルギービームであるエキシマレーザービームを用いて、絶縁膜を改質した。
まず、基板としてシリコンウェハの上に、塗布法によりSOG膜を形成した。この場合には、塗布膜を形成したのち、窒素雰囲気下で400℃〜450℃で加熱することにより、絶縁膜として酸化シリコン膜である厚さ200nmのSOG膜を形成した。次に、SOG膜の上にプラズマCVD(PECVD)法により、シランガスとキャリヤガスとしてアルゴンとを用い、基板温度を400℃〜450℃とし、エネルギービーム吸収層として50nm厚のアモルファスシリコン膜を形成した。続いて、エネルギービームであるエキシマレーザービーム(XeCl:308nm、240mJ/cm2 ×50shots)を照射し、SOG膜の改質処理をした。なお、1shot当たりの照射時間は数10n秒とした。そののち、アモルファスシリコン膜をリアクティブイオンエッチング(RIE)により除去し、最後にSOG膜の上にアルミニウム電極を形成した。
(比較例2−1)
実施例2と同様に基板としてシリコンウェハの上に、塗布法によりSOG膜を形成した。次にSOG膜の上にアルミニウム電極を形成した。
実施例2と同様に基板としてシリコンウェハの上に、塗布法によりSOG膜を形成した。次にSOG膜の上にアルミニウム電極を形成した。
(比較例2−2)
SOG膜を形成したのち、アルゴンおよび水素雰囲気下(水素3%)において350℃、20分間加熱したことを除き、比較例2−1と同様の手順を経た。
SOG膜を形成したのち、アルゴンおよび水素雰囲気下(水素3%)において350℃、20分間加熱したことを除き、比較例2−1と同様の手順を経た。
(比較例2−3)
エキシマレーザービームによる絶縁膜の改質処理をしなかったことを除き、実施例2と同様の手順を経た。
エキシマレーザービームによる絶縁膜の改質処理をしなかったことを除き、実施例2と同様の手順を経た。
これらの実施例2および比較例2−1〜2−3について、絶縁耐圧特性を調べたところ表2に示した結果が得られた。
絶縁耐圧特性を調べる際には、まず、図5に示したようにJ−Eカーブを測定した。そののち、これらのJ−Eカーブの結果から、絶縁耐圧特性として漏れ電流が1.00×10-6A・cm-2における絶縁破壊電圧を求めた。
表2および図5に示したように、エキシマレーザービームにより改質処理をした実施例2では、改質処理していない比較例2−1、基板全体を加熱することにより改質処理した比較例2−2、およびアモルファスシリコン膜を形成したのち除去した比較例2−3よりも絶縁破壊電圧が高くなった。なお、比較例2−2,2−3では、比較例2−1よりも絶縁破壊電圧が高くなった。すなわち、エキシマレーザービームを用いて絶縁膜の改質処理をすることにより、絶縁膜上に形成したアモルファスシリコン膜がエネルギー吸収層として機能し、エネルギービームを吸収することで加熱されるため、絶縁膜中の欠陥密度が低減し、絶縁耐圧特性が向上することが確認された。よって基板として耐熱性の低い材料を用いることができることがわかった。
(実施例3−1,3−2)
エキシマレーザービームのレーザー出力を表3に示したように変化させたことを除き、実施例2と同様の手順を経た。
エキシマレーザービームのレーザー出力を表3に示したように変化させたことを除き、実施例2と同様の手順を経た。
これらの実施例3−1,3−2について、絶縁耐圧特性を調べたところ表3および図6に示した結果が得られた。なお、表3および図6には実施例2および比較例2−3の結果も併せて示した。
表3および図6に示したように、エキシマレーザービームにより改質処理をした実施例2,3−1,3−2では、改質処理していない比較例2−3よりも絶縁破壊電圧が高くなったことから、エキシマレーザービームを用いて絶縁膜の改質処理をすることにより、そのレーザー出力に関係なく、絶縁膜中の欠陥密度が低減し、絶縁膜の絶縁耐圧特性が向上することが確認された。また、エキシマレーザービームのレーザー出力の上昇に伴い、絶縁破壊電圧が上昇したのち低下する傾向を示した。このことから、エキシマレーザービームを用いて絶縁膜の改質処理をする場合には、その出力を200mJ/cm2 ×50shots以上280mJ/cm2 ×50shots以下の範囲内にすることにより、優れた絶縁耐圧特性が得られることが確認された。
以上、実施の形態および実施例を挙げて本発明の絶縁膜の改質方法および半導体装置の製造方法を説明したが、本発明は上記した実施の形態および実施例において説明した態様に限定されず、それらの構成は自由に変更可能である。例えば、本発明の絶縁膜の改質方法の使用用途は、必ずしも薄膜トランジスタに限らず、その他の用途に用いてもよい。
11,21…基板、12…バッファ層、13,24…半導体層、14,14A,23…ゲート絶縁膜、15,22…ゲート電極、E…エネルギービーム。
Claims (16)
- 塗布法により、下地基板上に絶縁膜を形成する工程と、
前記絶縁膜が形成された前記下地基板の表面に、エネルギービームを照射することにより、当該絶縁膜を改質する工程とを有する
ことを特徴とする絶縁膜の改質方法。 - 前記エネルギービームが紫外線ランプである
ことを特徴とする請求項1記載の絶縁膜の改質方法。 - 前記エネルギービームがエキシマレーザービームである
ことを特徴とする請求項1記載の絶縁膜の改質方法。 - 前記下地基板が半導体よりなる
ことを特徴とする請求項1記載の絶縁膜の改質方法。 - 前記半導体が非晶質シリコン、多結晶シリコンおよび結晶シリコンのうちの少なくとも1種である
ことを特徴とする請求項4記載の絶縁膜の改質方法。 - 前記下地基板の前記絶縁膜との界面側に、エネルギービーム吸収層が設けられている
ことを特徴とする請求項1記載の絶縁膜の改質方法。 - 前記エネルギービーム吸収層がシリコン(Si)、ゲルマニウム(Ge)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、タンタル(Ta)、ニッケル(Ni)およびアルミニウム(Al)からなる群のうちの少なくとも1種を含んでいる
ことを特徴とする請求項6記載の絶縁膜の改質方法。 - 前記絶縁膜を形成する工程と前記絶縁膜を改質する工程との間に、
前記絶縁膜上に、エネルギービーム吸収層を形成する工程を行う
ことを特徴とする請求項1記載の絶縁膜の改質方法。 - 前記エネルギービーム吸収層がシリコン、ゲルマニウム、タングステン、チタン、モリブデン、タンタル、ニッケルおよびアルミニウムからなる群のうちの少なくとも1種を含んでいる
ことを特徴とする請求項8記載の絶縁膜の改質方法。 - 前記エネルギービームを照射したのち、前記エネルギービーム吸収層を除去し、新たに半導体膜を形成する工程を含む
ことを特徴とする請求項8記載の絶縁膜の改質方法。 - 前記絶縁膜は、Si−O結合、Si−H結合、Si−C結合およびSi−N結合からなる群のうちの少なくとも1種を有する
こと特徴とする請求項1記載の絶縁膜の改質方法。 - 前記絶縁膜を形成する工程の前に、前記下地基板の表面に、酸化処理および窒化処理の少なくとも一方を行うことにより、当該下地基板上に酸化膜、窒化膜または酸窒化膜を形成する
ことを特徴とする請求項1記載の絶縁膜の改質方法。 - 前記酸化処理または窒化処理は、エネルギービームの照射により電離した活性酸素原子または活性窒素原子を前記下地基板の表面に吸着させることにより行う
ことを特徴とする請求項12記載の絶縁膜の改質方法。 - 前記絶縁膜を形成する際に、または前記絶縁膜を形成する工程のあとに、
還元雰囲気あるいは不活性雰囲気下で加熱処理を行う
ことを特徴とする請求項1記載の絶縁膜の改質方法。 - 基板上に半導体層、ゲート絶縁膜およびゲート電極をこの順またはこれと逆の順に積層してなる半導体装置の製造方法であって、
塗布法により、前記ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜が形成された基板の表面に、エネルギービームを照射することにより、当該ゲート絶縁膜を改質する工程と
を含むことを特徴とする半導体装置の製造方法。 - 前記基板がシリコン、石英、ガラスおよび有機材料のうちのいずれか1種である
ことを特徴とする請求項15の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007304611A JP2008258569A (ja) | 2007-03-14 | 2007-11-26 | 絶縁膜の改質方法および半導体装置の製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007064948 | 2007-03-14 | ||
JP2007304611A JP2008258569A (ja) | 2007-03-14 | 2007-11-26 | 絶縁膜の改質方法および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008258569A true JP2008258569A (ja) | 2008-10-23 |
Family
ID=39981807
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007304611A Pending JP2008258569A (ja) | 2007-03-14 | 2007-11-26 | 絶縁膜の改質方法および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008258569A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8936963B2 (en) | 2009-03-13 | 2015-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the semiconductor device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05343545A (ja) * | 1992-06-05 | 1993-12-24 | Sony Corp | 膜改質方法 |
JPH11284189A (ja) * | 1998-03-30 | 1999-10-15 | Seiko Epson Corp | 薄膜半導体装置およびその製造方法、ならびにアクティブマトリックス基板およびその製造方法、液晶装置 |
-
2007
- 2007-11-26 JP JP2007304611A patent/JP2008258569A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05343545A (ja) * | 1992-06-05 | 1993-12-24 | Sony Corp | 膜改質方法 |
JPH11284189A (ja) * | 1998-03-30 | 1999-10-15 | Seiko Epson Corp | 薄膜半導体装置およびその製造方法、ならびにアクティブマトリックス基板およびその製造方法、液晶装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8936963B2 (en) | 2009-03-13 | 2015-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8394728B2 (en) | Film deposition method and manufacturing method of semiconductor device | |
WO2010001998A1 (ja) | 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置 | |
JP4589295B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
JPH1140501A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2004158487A (ja) | 半導体装置の製造方法 | |
WO2015123913A1 (zh) | 制作低温多晶硅薄膜晶体管和阵列基板的方法 | |
JP2008283182A (ja) | Pmosトランジスタ製造方法及びcmosトランジスタ製造方法 | |
JP2005228819A (ja) | 半導体装置 | |
TW202002091A (zh) | 半導體製程所用的方法 | |
JP4729881B2 (ja) | 薄膜半導体装置の製造方法および薄膜半導体装置 | |
US8492290B2 (en) | Fabrication of silicon oxide and oxynitride having sub-nanometer thickness | |
CN105140130B (zh) | 低温多晶硅薄膜晶体管及其制备方法 | |
JP2010199529A (ja) | 薄膜トランジスタの製造方法 | |
TWI305055B (en) | Semiconductor device and method of manufacturing the same | |
JP5051949B2 (ja) | 半導体装置の作製方法 | |
JP2008258569A (ja) | 絶縁膜の改質方法および半導体装置の製造方法 | |
Cheng et al. | Nano-Crystalline Silicon-Based Bottom Gate Thin-Film Transistor Grown by LTPECVD With Hydrogen-Free He Diluted ${\hbox {SiH}} _ {4} $ | |
JP7483038B2 (ja) | パルス化学気相堆積による金属酸化物の選択的堆積 | |
JP2523019B2 (ja) | 電界効果型半導体装置 | |
JP2010262965A (ja) | トランジスターの製造方法 | |
JP2007142021A (ja) | 順スタガ構造薄膜トランジスタの製造方法 | |
CN105742370A (zh) | 低温多晶硅薄膜晶体管及其制备方法 | |
JP4461731B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2002075987A (ja) | 半導体装置の製造方法 | |
JP2005056971A (ja) | 薄膜トランジスタ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101104 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121011 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130219 |