JP2002075987A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2002075987A JP2002075987A JP2000255984A JP2000255984A JP2002075987A JP 2002075987 A JP2002075987 A JP 2002075987A JP 2000255984 A JP2000255984 A JP 2000255984A JP 2000255984 A JP2000255984 A JP 2000255984A JP 2002075987 A JP2002075987 A JP 2002075987A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- insulating film
- semiconductor device
- manufacturing
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】多結晶シリコンと酸化物絶縁膜の界面近傍の界
質を図ること。 【解決手段】（ｆ）に示す薄膜トランジスタ１００は、
Siウエハ１１に熱酸化膜１２を形成した後、アモルファ
スシリコン１３を形成し、ソース領域とドレイン領域に
イオン注入した後レーザ照射により多結晶シリコン１４
とする。この後、プラズマＣＶＤによりSiO2絶縁膜１５
を形成する際、テトラエチルオルトシリケートと共に四
フッ化ケイ素を導入する。四フッ化ケイ素導入により、
多結晶シリコン１４とSiO2絶縁膜１５の界面近傍は、ゲ
ート電位により分極又は配向するSi-O-Hのような極性基
も水H2Oのような極性分子も無く、且つ不対電子を有す
るケイ素原子も極めて少ない領域とすることができる。
質を図ること。 【解決手段】（ｆ）に示す薄膜トランジスタ１００は、
Siウエハ１１に熱酸化膜１２を形成した後、アモルファ
スシリコン１３を形成し、ソース領域とドレイン領域に
イオン注入した後レーザ照射により多結晶シリコン１４
とする。この後、プラズマＣＶＤによりSiO2絶縁膜１５
を形成する際、テトラエチルオルトシリケートと共に四
フッ化ケイ素を導入する。四フッ化ケイ素導入により、
多結晶シリコン１４とSiO2絶縁膜１５の界面近傍は、ゲ
ート電位により分極又は配向するSi-O-Hのような極性基
も水H2Oのような極性分子も無く、且つ不対電子を有す
るケイ素原子も極めて少ない領域とすることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、シリコン(Si)半導
体装置の製造方法に関する。本発明は多結晶シリコン(p
oly-Si)薄膜上に化学的気相成長法（ＣＶＤ）により絶
縁膜を形成した例えば薄膜トランジスタ（ＴＦＴ）に特
に有効である。
体装置の製造方法に関する。本発明は多結晶シリコン(p
oly-Si)薄膜上に化学的気相成長法（ＣＶＤ）により絶
縁膜を形成した例えば薄膜トランジスタ（ＴＦＴ）に特
に有効である。
【０００２】
【従来の技術】例えば薄膜トランジスタ（ＴＦＴ）形成
のため、絶縁基板又は基板に絶縁膜を介して多結晶シリ
コン(poly-Si)薄膜を形成し、その上に化学的気相成長
法（ＣＶＤ）により二酸化ケイ素(SiO2)絶縁膜を形成す
る際、一般的にトランジスタ特性が必ずしも良くない。
これは、多結晶シリコン(poly-Si)薄膜が、その粒界
（グレイン）表面に多数の不対電子を有するからと考え
られている。
のため、絶縁基板又は基板に絶縁膜を介して多結晶シリ
コン(poly-Si)薄膜を形成し、その上に化学的気相成長
法（ＣＶＤ）により二酸化ケイ素(SiO2)絶縁膜を形成す
る際、一般的にトランジスタ特性が必ずしも良くない。
これは、多結晶シリコン(poly-Si)薄膜が、その粒界
（グレイン）表面に多数の不対電子を有するからと考え
られている。
【０００３】二酸化ケイ素(SiO2)絶縁膜の改質方法とし
ては、例えば特開平１１−９７４３８号公報記載の、水
蒸気雰囲気中での加熱処理がある。これは、例えばシリ
コン基板の熱酸化膜形成において、半導体層との界面準
位密度の高い熱酸化膜が形成されたとしても、水蒸気中
での加熱処理により改質が成されるというものである。
ては、例えば特開平１１−９７４３８号公報記載の、水
蒸気雰囲気中での加熱処理がある。これは、例えばシリ
コン基板の熱酸化膜形成において、半導体層との界面準
位密度の高い熱酸化膜が形成されたとしても、水蒸気中
での加熱処理により改質が成されるというものである。
【０００４】
【発明が解決しようとする課題】特開平１１−９７４３
８の技術を、多結晶シリコン(poly-Si)薄膜上に化学的
気相成長法（ＣＶＤ）により絶縁膜を形成した薄膜トラ
ンジスタ（ＴＦＴ）に適用したところ、確かにＣ−Ｖ特
性の向上が確認された。また、ゲート電圧−ドレイン電
流特性から電界効果移動度は600cm2/Vsが得られた。と
ころが、この薄膜トランジスタ（ＴＦＴ）は、ゲート電
圧印加を±10Vにおいて変化させたところ、ヒステリシ
スが観測された（図６）。これは水蒸気加熱により、酸
化膜が吸湿し、ゲート電圧により水分子が分極する（配
向）することによるものとして説明することができる。
即ち、ゲート電圧の正負により水分子が分極する（配
向）する向きが変わることで、チャネルの反転層の形成
に大きく影響が出るものである。一方、水蒸気加熱を行
わない際にはＣ−Ｖ特性が向上しない。これらから、特
開平１１−９７４３８号の技術は、ヒステリシスを生じ
るものの、水蒸気加熱により多結晶シリコン(poly-Si)
薄膜の少なくとも絶縁膜側で不対電子が減少していると
言える。
８の技術を、多結晶シリコン(poly-Si)薄膜上に化学的
気相成長法（ＣＶＤ）により絶縁膜を形成した薄膜トラ
ンジスタ（ＴＦＴ）に適用したところ、確かにＣ−Ｖ特
性の向上が確認された。また、ゲート電圧−ドレイン電
流特性から電界効果移動度は600cm2/Vsが得られた。と
ころが、この薄膜トランジスタ（ＴＦＴ）は、ゲート電
圧印加を±10Vにおいて変化させたところ、ヒステリシ
スが観測された（図６）。これは水蒸気加熱により、酸
化膜が吸湿し、ゲート電圧により水分子が分極する（配
向）することによるものとして説明することができる。
即ち、ゲート電圧の正負により水分子が分極する（配
向）する向きが変わることで、チャネルの反転層の形成
に大きく影響が出るものである。一方、水蒸気加熱を行
わない際にはＣ−Ｖ特性が向上しない。これらから、特
開平１１−９７４３８号の技術は、ヒステリシスを生じ
るものの、水蒸気加熱により多結晶シリコン(poly-Si)
薄膜の少なくとも絶縁膜側で不対電子が減少していると
言える。
【０００５】本発明は上記の課題を解決するために成さ
れたものであり、その目的は、Ｃ−Ｖ特性が良く、ヒス
テリシスの生じない、導電層及び絶縁層の新たな処理方
法を提供することである。
れたものであり、その目的は、Ｃ−Ｖ特性が良く、ヒス
テリシスの生じない、導電層及び絶縁層の新たな処理方
法を提供することである。
【０００６】
【課題を解決するための手段】上記の課題を解決するた
め請求項１に記載の手段によれば、主としてケイ素(Si)
から成る半導体層上に、化学的気相成長法（ＣＶＤ）に
よりケイ素化合物絶縁膜を形成する工程を有する半導体
装置の製造方法において、ケイ素化合物絶縁膜を形成す
るためのガス中に、ケイ素のハロゲン化合物を含むこと
を特徴とする。
め請求項１に記載の手段によれば、主としてケイ素(Si)
から成る半導体層上に、化学的気相成長法（ＣＶＤ）に
よりケイ素化合物絶縁膜を形成する工程を有する半導体
装置の製造方法において、ケイ素化合物絶縁膜を形成す
るためのガス中に、ケイ素のハロゲン化合物を含むこと
を特徴とする。
【０００７】また、請求項２に記載の手段によれば、ケ
イ素のハロゲン化合物が、四フッ化ケイ素(SiF4)である
ことを特徴とする。
イ素のハロゲン化合物が、四フッ化ケイ素(SiF4)である
ことを特徴とする。
【０００８】また、請求項３に記載の手段によれば、主
としてケイ素(Si)から成る半導体層上に、化学的気相成
長法（ＣＶＤ）によりケイ素化合物絶縁膜を形成する工
程を有する半導体装置の製造方法において、ケイ素化合
物絶縁膜を形成した後、イオン注入によりケイ素イオン
を注入する工程と、その後酸素雰囲気中で加熱処理する
工程とを有することを特徴とする。
としてケイ素(Si)から成る半導体層上に、化学的気相成
長法（ＣＶＤ）によりケイ素化合物絶縁膜を形成する工
程を有する半導体装置の製造方法において、ケイ素化合
物絶縁膜を形成した後、イオン注入によりケイ素イオン
を注入する工程と、その後酸素雰囲気中で加熱処理する
工程とを有することを特徴とする。
【０００９】また、請求項４に記載の手段によれば、主
としてケイ素(Si)から成る半導体層が、多結晶シリコン
(poly-Si)層であることを特徴とする。
としてケイ素(Si)から成る半導体層が、多結晶シリコン
(poly-Si)層であることを特徴とする。
【００１０】また、請求項５に記載の手段によれば、ケ
イ素化合物絶縁膜が、二酸化ケイ素(SiO2)絶縁膜である
ことを特徴とする。
イ素化合物絶縁膜が、二酸化ケイ素(SiO2)絶縁膜である
ことを特徴とする。
【００１１】また、請求項６に記載の手段によれば、ケ
イ素化合物絶縁膜を形成するための原料ガスのケイ素原
は、主にテトラアルコキシシランであることを特徴とす
る。また、請求項７に記載の手段によれば、テトラアル
コキシシランは、テトラエトキシシラン(Si(OC2H5)4)で
あることを特徴とする。
イ素化合物絶縁膜を形成するための原料ガスのケイ素原
は、主にテトラアルコキシシランであることを特徴とす
る。また、請求項７に記載の手段によれば、テトラアル
コキシシランは、テトラエトキシシラン(Si(OC2H5)4)で
あることを特徴とする。
【００１２】
【作用及び発明の効果】主としてケイ素(Si)から成る半
導体層が、その表面等に不対電子を有するケイ素(Si)原
子が多数あったとしても、化学的気相成長法（ＣＶＤ）
によりケイ素化合物絶縁膜を形成する工程において反応
性の高いケイ素のハロゲン化合物が導入されることによ
り、不対電子を有するケイ素(Si)原子がSi-Si結合形
成、又はSi-X結合形成（Xは、ケイ素化合物絶縁膜を構
成する他の元素）に寄与することとなり、半導体層と絶
縁膜との界面近傍における不対電子を有するケイ素(Si)
原子を大幅に減らすことができる（請求項１）。これは
ケイ素−ハロゲン結合が不対電子を有するケイ素原子と
反応しやすいことによる。また、ケイ素-水素結合とケ
イ素−ハロゲン結合間でケイ素−ケイ素結合を生成する
ことも考えられる。
導体層が、その表面等に不対電子を有するケイ素(Si)原
子が多数あったとしても、化学的気相成長法（ＣＶＤ）
によりケイ素化合物絶縁膜を形成する工程において反応
性の高いケイ素のハロゲン化合物が導入されることによ
り、不対電子を有するケイ素(Si)原子がSi-Si結合形
成、又はSi-X結合形成（Xは、ケイ素化合物絶縁膜を構
成する他の元素）に寄与することとなり、半導体層と絶
縁膜との界面近傍における不対電子を有するケイ素(Si)
原子を大幅に減らすことができる（請求項１）。これは
ケイ素−ハロゲン結合が不対電子を有するケイ素原子と
反応しやすいことによる。また、ケイ素-水素結合とケ
イ素−ハロゲン結合間でケイ素−ケイ素結合を生成する
ことも考えられる。
【００１３】ケイ素のハロゲン化合物としては、ケイ素
の４つの結合が全てハロゲンであり、且つ分子の大きさ
の小さい四フッ化ケイ素(SiF4)を用いることで、ケイ素
(Si)から成る半導体層に表面から深い部分にまでケイ素
原子を導入することを可能とすることができる（請求項
２）。
の４つの結合が全てハロゲンであり、且つ分子の大きさ
の小さい四フッ化ケイ素(SiF4)を用いることで、ケイ素
(Si)から成る半導体層に表面から深い部分にまでケイ素
原子を導入することを可能とすることができる（請求項
２）。
【００１４】半導体層と絶縁膜との界面近傍にケイ素原
子をイオン注入により注入することで、界面近傍におけ
る不対電子を有するケイ素(Si)原子とSi-Si結合を形成
することができる。界面近傍における不対電子を有する
ケイ素(Si)原子は、絶縁膜成長過程においていわば取り
残された原子であり、その近傍のケイ素(Si)原子等と距
離が遠いと考えられる。よってイオン注入によりケイ素
(Si)原子を導入することで、近傍のケイ素(Si)原子等と
の空隙が狭まる。その後酸素雰囲気中で加熱処理によ
り、半導体層では新たなSi-Si結合の生成による結晶成
長が、また、絶縁膜近傍においてはSi-O結合生成による
空隙（不対電子の存在する場所）のさらなる矮小化が起
こり、結果、半導体層と絶縁膜との界面近傍の不対電子
を有するケイ素(Si)原子を大幅に減らすことができる
（請求項３）。
子をイオン注入により注入することで、界面近傍におけ
る不対電子を有するケイ素(Si)原子とSi-Si結合を形成
することができる。界面近傍における不対電子を有する
ケイ素(Si)原子は、絶縁膜成長過程においていわば取り
残された原子であり、その近傍のケイ素(Si)原子等と距
離が遠いと考えられる。よってイオン注入によりケイ素
(Si)原子を導入することで、近傍のケイ素(Si)原子等と
の空隙が狭まる。その後酸素雰囲気中で加熱処理によ
り、半導体層では新たなSi-Si結合の生成による結晶成
長が、また、絶縁膜近傍においてはSi-O結合生成による
空隙（不対電子の存在する場所）のさらなる矮小化が起
こり、結果、半導体層と絶縁膜との界面近傍の不対電子
を有するケイ素(Si)原子を大幅に減らすことができる
（請求項３）。
【００１５】絶縁膜を上部に有する多結晶シリコン(pol
y-Si)層において、その数がわずかながら半導体装置の
特性に影響する不対電子を大幅に除去できるので本発明
は特に有効である（請求項４）。
y-Si)層において、その数がわずかながら半導体装置の
特性に影響する不対電子を大幅に除去できるので本発明
は特に有効である（請求項４）。
【００１６】絶縁膜が二酸化ケイ素(SiO2)であるなら
ば、ＣＶＤ原料ガス、或いは酸素加熱処理が容易且つ有
効である（請求項５）。
ば、ＣＶＤ原料ガス、或いは酸素加熱処理が容易且つ有
効である（請求項５）。
【００１７】ＣＶＤ原料ガスとしてテトラアルコキシシ
ランは、少なくともケイ素と酸素を有する化合物絶縁体
膜の形成に有効である（請求項６）。また、特にテトラ
エトキシシラン(Si(OC2H5)4；ケイ酸四エチル、正ケイ
酸エチル、テトラエチルオルトシリケートTetraEthyl O
rtho Silicateなどとも呼ばれる)は、特に容易に分解す
るので本発明に有効である（請求項７）。
ランは、少なくともケイ素と酸素を有する化合物絶縁体
膜の形成に有効である（請求項６）。また、特にテトラ
エトキシシラン(Si(OC2H5)4；ケイ酸四エチル、正ケイ
酸エチル、テトラエチルオルトシリケートTetraEthyl O
rtho Silicateなどとも呼ばれる)は、特に容易に分解す
るので本発明に有効である（請求項７）。
【００１８】
【発明の実施の形態】以下、本発明の具体的な実施例を
例示する。尚、本発明は下記の実施例に限定されない。
尚、化学的気相成長法はＣＶＤと、テトラエトキシシラ
ン(Si(OC2H5) 4)はＴＥＯＳと省略する。
例示する。尚、本発明は下記の実施例に限定されない。
尚、化学的気相成長法はＣＶＤと、テトラエトキシシラ
ン(Si(OC2H5) 4)はＴＥＯＳと省略する。
【００１９】〔第１実施例〕図１に本発明の第１の実施
例に係る薄膜トランジスタ（ＴＦＴ）１００の製造工程
を断面図で示す。本実施例は、請求項１の具体的な一実
施例に係るものである。
例に係る薄膜トランジスタ（ＴＦＴ）１００の製造工程
を断面図で示す。本実施例は、請求項１の具体的な一実
施例に係るものである。
【００２０】シリコン(Si)ウエハ１１上に、厚さ0.5μm
の熱酸化膜１２を形成した（図１の（ａ））。次に、基
板を520℃に保ち、ジシラン(Si2H6)を導入して減圧ＣＶ
Ｄにより、膜厚0.1μmのアモルファスシリコン(a-Si)膜
１３を形成した（図１の（ｂ））。次にホトレジストに
よりマスクを形成し、ヒ素イオン(As+)を注入して、ソ
ース及びドレイン領域となるべきｎ型領域を形成した。
ヒ素イオン(As+)注入条件はエネルギーを30keV、ドーズ
量を5×1015cm-2とした。次にアモルファスシリコン(a-
Si)膜１３をレーザアニールにより多結晶化した。この
時、波長248nm、パルス幅35nsのKrFエキシマレーザを用
い、レーザアニール条件は、基板は室温、パワー密度を
150mJ/cm2として、10Hz、10ショットの照射を行った。
この後、得られた多結晶シリコン(poly-Si)膜を反応性
イオンエッチング（ＲＩＥ）によりパターニングして、
ソース領域１４ｓ、チャネル領域１４ｃ、ドレイン領域
１４ｄから成る多結晶シリコン(poly-Si)膜１４を得た
（図１の（ｃ））。
の熱酸化膜１２を形成した（図１の（ａ））。次に、基
板を520℃に保ち、ジシラン(Si2H6)を導入して減圧ＣＶ
Ｄにより、膜厚0.1μmのアモルファスシリコン(a-Si)膜
１３を形成した（図１の（ｂ））。次にホトレジストに
よりマスクを形成し、ヒ素イオン(As+)を注入して、ソ
ース及びドレイン領域となるべきｎ型領域を形成した。
ヒ素イオン(As+)注入条件はエネルギーを30keV、ドーズ
量を5×1015cm-2とした。次にアモルファスシリコン(a-
Si)膜１３をレーザアニールにより多結晶化した。この
時、波長248nm、パルス幅35nsのKrFエキシマレーザを用
い、レーザアニール条件は、基板は室温、パワー密度を
150mJ/cm2として、10Hz、10ショットの照射を行った。
この後、得られた多結晶シリコン(poly-Si)膜を反応性
イオンエッチング（ＲＩＥ）によりパターニングして、
ソース領域１４ｓ、チャネル領域１４ｃ、ドレイン領域
１４ｄから成る多結晶シリコン(poly-Si)膜１４を得た
（図１の（ｃ））。
【００２１】次に、厚さ0.1μmの二酸化ケイ素絶縁膜(S
iO2)１５を形成した（図１の（ｄ））。形成条件は、プ
ラズマＣＶＤを用い、基板温度は390℃、パワーを150W
とした。原料ガスは、ヘリウム(He)をキャリアガスとす
るＴＥＯＳ及び酸素(O2)で、二酸化ケイ素絶縁膜(SiO2)
１５形成時間の内、前半のみ四フッ化ケイ素(SiF4)を導
入した。この後、二酸化ケイ素絶縁膜(SiO2)１５をパタ
ーニングして、ソース電極、ドレイン電極形成用のコン
タクトホールを形成した（図１の（ｅ））。次にアルミ
ニウム−ケイ素−銅合金(Al-Si-Cu)電極膜１６をスパッ
タリングにより形成し、Al-Si-Cu電極膜１６をパターニ
ングしてソース電極１６ｓ、ドレイン電極１６ｄ及びゲ
ート電極１６ｇを形成し、薄膜トランジスタ（ＴＦＴ）
１００を形成した（図１の（ｆ））。
iO2)１５を形成した（図１の（ｄ））。形成条件は、プ
ラズマＣＶＤを用い、基板温度は390℃、パワーを150W
とした。原料ガスは、ヘリウム(He)をキャリアガスとす
るＴＥＯＳ及び酸素(O2)で、二酸化ケイ素絶縁膜(SiO2)
１５形成時間の内、前半のみ四フッ化ケイ素(SiF4)を導
入した。この後、二酸化ケイ素絶縁膜(SiO2)１５をパタ
ーニングして、ソース電極、ドレイン電極形成用のコン
タクトホールを形成した（図１の（ｅ））。次にアルミ
ニウム−ケイ素−銅合金(Al-Si-Cu)電極膜１６をスパッ
タリングにより形成し、Al-Si-Cu電極膜１６をパターニ
ングしてソース電極１６ｓ、ドレイン電極１６ｄ及びゲ
ート電極１６ｇを形成し、薄膜トランジスタ（ＴＦＴ）
１００を形成した（図１の（ｆ））。
【００２２】薄膜トランジスタ（ＴＦＴ）１００のゲー
ト電圧−ドレイン電流特性を測定した。その結果を図２
に示す。図２から読み取れるように、本実施例の薄膜ト
ランジスタ（ＴＦＴ）１００は、ほとんどヒステリシス
を示さなかった。また、電界効果移動度は600cm2/Vs
と、良好な値であった。サブスレッショルド係数Ｓは27
0mVと計算され、ここから本実施例の薄膜トランジスタ
（ＴＦＴ）１００のゲート絶縁膜の界面準位は8×1011/
cm2eV以下と計算され、極めて欠陥密度の低いことが確
かめられた。
ト電圧−ドレイン電流特性を測定した。その結果を図２
に示す。図２から読み取れるように、本実施例の薄膜ト
ランジスタ（ＴＦＴ）１００は、ほとんどヒステリシス
を示さなかった。また、電界効果移動度は600cm2/Vs
と、良好な値であった。サブスレッショルド係数Ｓは27
0mVと計算され、ここから本実施例の薄膜トランジスタ
（ＴＦＴ）１００のゲート絶縁膜の界面準位は8×1011/
cm2eV以下と計算され、極めて欠陥密度の低いことが確
かめられた。
【００２３】比較例として、上記の実施例において四フ
ッ化ケイ素(SiF4)を導入せず、二酸化ケイ素絶縁膜(SiO
2)１５形成後に１気圧の酸素(O2)雰囲気下600℃、１時
間のアニールを行った薄膜トランジスタ（ＴＦＴ）を作
製した。そのゲート電圧−ドレイン電流特性を測定した
ところ、図３の通りであった。図３の通り、若干のヒス
テリシスが生じており（閾値変動約1V）、電界効果移動
度は120cm2/Vs、サブスレッショルド係数Ｓは1100mVで
あった。ここから、本発明に係る薄膜トランジスタ（Ｔ
ＦＴ）１００は、二酸化ケイ素絶縁膜(SiO2)１５形成時
に四フッ化ケイ素(SiF4)を導入したことで、半導体層
（チャネル領域１４ｃ）と絶縁膜１５の界面近傍におい
て、不対電子を有するケイ素原子も、水分子、水酸基等
の極性原子団も有しない極めて良好な電気特性を有する
薄膜トランジスタ（ＴＦＴ）となることが示された。
ッ化ケイ素(SiF4)を導入せず、二酸化ケイ素絶縁膜(SiO
2)１５形成後に１気圧の酸素(O2)雰囲気下600℃、１時
間のアニールを行った薄膜トランジスタ（ＴＦＴ）を作
製した。そのゲート電圧−ドレイン電流特性を測定した
ところ、図３の通りであった。図３の通り、若干のヒス
テリシスが生じており（閾値変動約1V）、電界効果移動
度は120cm2/Vs、サブスレッショルド係数Ｓは1100mVで
あった。ここから、本発明に係る薄膜トランジスタ（Ｔ
ＦＴ）１００は、二酸化ケイ素絶縁膜(SiO2)１５形成時
に四フッ化ケイ素(SiF4)を導入したことで、半導体層
（チャネル領域１４ｃ）と絶縁膜１５の界面近傍におい
て、不対電子を有するケイ素原子も、水分子、水酸基等
の極性原子団も有しない極めて良好な電気特性を有する
薄膜トランジスタ（ＴＦＴ）となることが示された。
【００２４】〔第２実施例〕図４に本発明の第２の実施
例に係る薄膜トランジスタ（ＴＦＴ）２００の製造工程
を断面図で示す。本実施例は、請求項２の具体的な一実
施例に係るものである。尚、本実施例は、四フッ化ケイ
素(SiF4)を導入しない点を除いて、二酸化ケイ素絶縁膜
(SiO2)２５を形成するまで（図４の（ｃ）まで）は第１
実施例の薄膜トランジスタ（ＴＦＴ）１００の製造工程
（図１の（ｃ）まで）とほぼ同様である。
例に係る薄膜トランジスタ（ＴＦＴ）２００の製造工程
を断面図で示す。本実施例は、請求項２の具体的な一実
施例に係るものである。尚、本実施例は、四フッ化ケイ
素(SiF4)を導入しない点を除いて、二酸化ケイ素絶縁膜
(SiO2)２５を形成するまで（図４の（ｃ）まで）は第１
実施例の薄膜トランジスタ（ＴＦＴ）１００の製造工程
（図１の（ｃ）まで）とほぼ同様である。
【００２５】シリコン(Si)ウエハ２１上に、厚さ0.5μm
の熱酸化膜２２を形成した（図４の（ａ））。次に、基
板を520℃に保ち、ジシラン(Si2H6)を導入して減圧ＣＶ
Ｄにより、膜厚0.1μmのアモルファスシリコン(a-Si)膜
２３を形成した（図４の（ｂ））。次にホトレジストに
よりマスクを形成し、ヒ素イオン(As+)を注入して、ソ
ース及びドレイン領域となるべきｎ型領域を形成した。
ヒ素イオン(As+)注入条件はエネルギーを30keV、ドーズ
量を5×1015cm-2とした。次にアモルファスシリコン(a-
Si)膜２３をレーザアニールにより多結晶化した。この
時、波長248nm、パルス幅35nsのKrFエキシマレーザを用
い、レーザアニール条件は、基板は室温、パワー密度を
150mJ/cm2として、10Hz、10ショットの照射を行った。
この後、得られた多結晶シリコン(poly-Si)膜を反応性
イオンエッチング（ＲＩＥ）によりパターニングして、
ソース領域２４ｓ、チャネル領域２４ｃ、ドレイン領域
２４ｄから成る多結晶シリコン(poly-Si)膜２４を得た
（図４の（ｃ））。
の熱酸化膜２２を形成した（図４の（ａ））。次に、基
板を520℃に保ち、ジシラン(Si2H6)を導入して減圧ＣＶ
Ｄにより、膜厚0.1μmのアモルファスシリコン(a-Si)膜
２３を形成した（図４の（ｂ））。次にホトレジストに
よりマスクを形成し、ヒ素イオン(As+)を注入して、ソ
ース及びドレイン領域となるべきｎ型領域を形成した。
ヒ素イオン(As+)注入条件はエネルギーを30keV、ドーズ
量を5×1015cm-2とした。次にアモルファスシリコン(a-
Si)膜２３をレーザアニールにより多結晶化した。この
時、波長248nm、パルス幅35nsのKrFエキシマレーザを用
い、レーザアニール条件は、基板は室温、パワー密度を
150mJ/cm2として、10Hz、10ショットの照射を行った。
この後、得られた多結晶シリコン(poly-Si)膜を反応性
イオンエッチング（ＲＩＥ）によりパターニングして、
ソース領域２４ｓ、チャネル領域２４ｃ、ドレイン領域
２４ｄから成る多結晶シリコン(poly-Si)膜２４を得た
（図４の（ｃ））。
【００２６】次に、厚さ0.1μmの二酸化ケイ素絶縁膜(S
iO2)２５を形成した（図４の（ｄ））。形成条件は、プ
ラズマＣＶＤを用い、基板温度は390℃、パワーを100W
とした。原料ガスは、ヘリウム(He)をキャリアガスとす
るＴＥＯＳ及び酸素(O2)である。次に、ケイ素イオン(S
i+)をイオン注入により導入した。注入条件は、エネル
ギーを70keV、ドーズ量を5×1014/cm2とした。次に１気
圧の酸素(O2)雰囲気下600℃、１時間のアニールを行っ
た。この後、二酸化ケイ素絶縁膜(SiO2)２５をパターニ
ングして、ソース電極、ドレイン電極形成用のコンタク
トホールを形成した（図４の（ｅ））。次にアルミニウ
ム−ケイ素−銅合金(Al-Si-Cu)電極膜２６をスパッタリ
ングにより形成し、Al-Si-Cu電極膜２６をパターニング
してソース電極２６ｓ、ドレイン電極２６ｄ及びゲート
電極２６ｇを形成し、薄膜トランジスタ（ＴＦＴ）２０
０を形成した（図４の（ｆ））。
iO2)２５を形成した（図４の（ｄ））。形成条件は、プ
ラズマＣＶＤを用い、基板温度は390℃、パワーを100W
とした。原料ガスは、ヘリウム(He)をキャリアガスとす
るＴＥＯＳ及び酸素(O2)である。次に、ケイ素イオン(S
i+)をイオン注入により導入した。注入条件は、エネル
ギーを70keV、ドーズ量を5×1014/cm2とした。次に１気
圧の酸素(O2)雰囲気下600℃、１時間のアニールを行っ
た。この後、二酸化ケイ素絶縁膜(SiO2)２５をパターニ
ングして、ソース電極、ドレイン電極形成用のコンタク
トホールを形成した（図４の（ｅ））。次にアルミニウ
ム−ケイ素−銅合金(Al-Si-Cu)電極膜２６をスパッタリ
ングにより形成し、Al-Si-Cu電極膜２６をパターニング
してソース電極２６ｓ、ドレイン電極２６ｄ及びゲート
電極２６ｇを形成し、薄膜トランジスタ（ＴＦＴ）２０
０を形成した（図４の（ｆ））。
【００２７】薄膜トランジスタ（ＴＦＴ）２００のゲー
ト電圧−ドレイン電流特性を測定した。その結果を図５
に示す。図５から読み取れるように、本実施例の薄膜ト
ランジスタ（ＴＦＴ）２００は、ほとんどヒステリシス
を示さなかった。また、電界効果移動度は600cm2/Vs
と、良好な値であった。サブスレッショルド係数Ｓは35
0mVと計算され、ここから本実施例の薄膜トランジスタ
（ＴＦＴ）２００のゲート絶縁膜の界面準位は1×1012/
cm2eV以下と計算され、極めて欠陥密度の低いことが確
かめられた。
ト電圧−ドレイン電流特性を測定した。その結果を図５
に示す。図５から読み取れるように、本実施例の薄膜ト
ランジスタ（ＴＦＴ）２００は、ほとんどヒステリシス
を示さなかった。また、電界効果移動度は600cm2/Vs
と、良好な値であった。サブスレッショルド係数Ｓは35
0mVと計算され、ここから本実施例の薄膜トランジスタ
（ＴＦＴ）２００のゲート絶縁膜の界面準位は1×1012/
cm2eV以下と計算され、極めて欠陥密度の低いことが確
かめられた。
【００２８】比較例の薄膜トランジスタ（ＴＦＴ）の図
３に示すゲート電圧−ドレイン電流特性と比較すると次
のことがわかる。尚、図３に示す特性を有する薄膜トラ
ンジスタ（ＴＦＴ）は、第２実施例の薄膜トランジスタ
（ＴＦＴ）２００の製造工程の内、ケイ素イオン(Si+)
注入のみを行わなかったものに対応する。よって、本発
明に係る薄膜トランジスタ（ＴＦＴ）２００は、二酸化
ケイ素絶縁膜(SiO2)１５形成後にケイ素イオン(Si+)注
入し、酸素(O2)雰囲気下アニールをしたことで、半導体
層（チャネル領域２４ｃ）と絶縁膜２５の界面近傍にお
いて、不対電子を有するケイ素原子も、水分子、水酸基
等の極性原子団も有しない極めて良好な電気特性を有す
る薄膜トランジスタ（ＴＦＴ）となることが示された。
３に示すゲート電圧−ドレイン電流特性と比較すると次
のことがわかる。尚、図３に示す特性を有する薄膜トラ
ンジスタ（ＴＦＴ）は、第２実施例の薄膜トランジスタ
（ＴＦＴ）２００の製造工程の内、ケイ素イオン(Si+)
注入のみを行わなかったものに対応する。よって、本発
明に係る薄膜トランジスタ（ＴＦＴ）２００は、二酸化
ケイ素絶縁膜(SiO2)１５形成後にケイ素イオン(Si+)注
入し、酸素(O2)雰囲気下アニールをしたことで、半導体
層（チャネル領域２４ｃ）と絶縁膜２５の界面近傍にお
いて、不対電子を有するケイ素原子も、水分子、水酸基
等の極性原子団も有しない極めて良好な電気特性を有す
る薄膜トランジスタ（ＴＦＴ）となることが示された。
【００２９】本発明により、薄膜トランジスタ（ＴＦ
Ｔ）のゲート電圧−ドレイン電流特性が改善される仕組
みについて、例えば以下のようなことが考えられる。図
７のように、多結晶シリコン(poly-Si)層と、二酸化ケ
イ素(SiO2)絶縁膜の界面は、-Si-Si-O-と結合が生じて
いる部分の他に、空隙（図７の斜線部分）が生じている
部分が在る。空隙は、多結晶シリコン(poly-Si)層と、
二酸化ケイ素(SiO2)絶縁膜の界面のみならず、多結晶シ
リコン(poly-Si)層の粒界表面にも及んでいると考えて
良い。この時、二酸化ケイ素(SiO2)絶縁膜の空隙表面に
はSi-O-H結合や水(H 2O)分子が存在する。また、多結晶
シリコン(poly-Si)層の空隙表面にはSi-H（図示せず）
や、Si・（不対電子を有するケイ素原子）が存在する。
Ｔ）のゲート電圧−ドレイン電流特性が改善される仕組
みについて、例えば以下のようなことが考えられる。図
７のように、多結晶シリコン(poly-Si)層と、二酸化ケ
イ素(SiO2)絶縁膜の界面は、-Si-Si-O-と結合が生じて
いる部分の他に、空隙（図７の斜線部分）が生じている
部分が在る。空隙は、多結晶シリコン(poly-Si)層と、
二酸化ケイ素(SiO2)絶縁膜の界面のみならず、多結晶シ
リコン(poly-Si)層の粒界表面にも及んでいると考えて
良い。この時、二酸化ケイ素(SiO2)絶縁膜の空隙表面に
はSi-O-H結合や水(H 2O)分子が存在する。また、多結晶
シリコン(poly-Si)層の空隙表面にはSi-H（図示せず）
や、Si・（不対電子を有するケイ素原子）が存在する。
【００３０】二酸化ケイ素(SiO2)絶縁膜の空隙表面にSi
-O-H結合や水(H2O)分子が存在すると図８のような理由
でヒステリシスが生じると考えられる。尚、第１、第２
実施例のようなｎ−ＭＯＳトランジスタを考える。即
ち、ゲートに正電位を印加すると、二酸化ケイ素(SiO2)
絶縁膜の-O-H基や水(H2O)分子が分極又は配向し、半導
体層表面に電子が生じる。これがチャネルを形成してソ
ースからドレインへ電流が流れる（図８の（ａ））。と
ころがゲートの電位を正から負へ反転させても、極性基
の分極や配向が反転し終わるまでは半導体層表面に電子
が生じたままとなる（図８の（ｂ））。このように、ゲ
ート電位を正から負へ反転させてもドレイン電流が流れ
たままとなる（図６で、実線）。ゲート電位を負から正
へ反転させた場合は、ドレイン電流が流れ難い状態が生
じる（図６で、破線）。このようにしてヒステリシスが
生じると考えられる。
-O-H結合や水(H2O)分子が存在すると図８のような理由
でヒステリシスが生じると考えられる。尚、第１、第２
実施例のようなｎ−ＭＯＳトランジスタを考える。即
ち、ゲートに正電位を印加すると、二酸化ケイ素(SiO2)
絶縁膜の-O-H基や水(H2O)分子が分極又は配向し、半導
体層表面に電子が生じる。これがチャネルを形成してソ
ースからドレインへ電流が流れる（図８の（ａ））。と
ころがゲートの電位を正から負へ反転させても、極性基
の分極や配向が反転し終わるまでは半導体層表面に電子
が生じたままとなる（図８の（ｂ））。このように、ゲ
ート電位を正から負へ反転させてもドレイン電流が流れ
たままとなる（図６で、実線）。ゲート電位を負から正
へ反転させた場合は、ドレイン電流が流れ難い状態が生
じる（図６で、破線）。このようにしてヒステリシスが
生じると考えられる。
【００３１】本願発明では、このような極性基も、ま
た、Si・（不対電子を有するケイ素原子）も、次のよう
な理由で無くなるものと考えられる。即ち、図７の斜線
部分に第２実施例のようにケイ素原子＋(Si)が導入され
ることで、図７の２つのSi・と注入されたケイ素原子(S
i)とで、２つのSi-Si結合を生じ、また、図７のSi-O-H
と注入されたケイ素原子(Si)とで、Si-O-Si結合を生じ
る。残る１の結合は、他のSi-O-Hとの結合または酸素酸
化によりSi-O結合となることで、図９のように、Si・
も、Si-O-Hも無い界面領域を形成する。図９で点線で囲
んで示したSiとOとが、図７の空隙を埋めた形である。
また、第１実施例においては、そもそも二酸化ケイ素(S
iO2)絶縁膜が空隙を生じることなく、また、界面付近に
Si・（不対電子を有するケイ素原子）を残すことなく、
図９のような、Si・も、Si-O-Hも無い界面領域を形成す
る。
た、Si・（不対電子を有するケイ素原子）も、次のよう
な理由で無くなるものと考えられる。即ち、図７の斜線
部分に第２実施例のようにケイ素原子＋(Si)が導入され
ることで、図７の２つのSi・と注入されたケイ素原子(S
i)とで、２つのSi-Si結合を生じ、また、図７のSi-O-H
と注入されたケイ素原子(Si)とで、Si-O-Si結合を生じ
る。残る１の結合は、他のSi-O-Hとの結合または酸素酸
化によりSi-O結合となることで、図９のように、Si・
も、Si-O-Hも無い界面領域を形成する。図９で点線で囲
んで示したSiとOとが、図７の空隙を埋めた形である。
また、第１実施例においては、そもそも二酸化ケイ素(S
iO2)絶縁膜が空隙を生じることなく、また、界面付近に
Si・（不対電子を有するケイ素原子）を残すことなく、
図９のような、Si・も、Si-O-Hも無い界面領域を形成す
る。
【００３２】また、本発明のうち、ケイ素イオン注入に
よる場合（第２実施例）においては、条件設定に依存す
るものの、多結晶シリコン(poly-Si)層２４にケイ素イ
オンを充分多く注入することも望ましい。例えば図１０
に示すような注入量とする。この場合においては、多結
晶シリコン(poly-Si)層２４近傍の二酸化ケイ素(SiO2)
絶縁膜２２及び２５においては、化学量論比(Stoichiom
etry)のSi原子数よりも0.1乃至10%程度の過剰なSi原子
数となることとなる。ケイ素イオン注入量のピークを多
結晶シリコン(poly-Si)層２４の二酸化ケイ素(SiO2)絶
縁膜２５側に近づけた場合は、二酸化ケイ素(SiO2)絶縁
膜２５においては、化学量論比(Stoichiometry)のSi原
子数よりも0.1乃至10%程度の過剰なSi原子数となり、二
酸化ケイ素(SiO2)絶縁膜２２においては、化学量論比(S
toichiometry)のSi原子数に近いものとなる。
よる場合（第２実施例）においては、条件設定に依存す
るものの、多結晶シリコン(poly-Si)層２４にケイ素イ
オンを充分多く注入することも望ましい。例えば図１０
に示すような注入量とする。この場合においては、多結
晶シリコン(poly-Si)層２４近傍の二酸化ケイ素(SiO2)
絶縁膜２２及び２５においては、化学量論比(Stoichiom
etry)のSi原子数よりも0.1乃至10%程度の過剰なSi原子
数となることとなる。ケイ素イオン注入量のピークを多
結晶シリコン(poly-Si)層２４の二酸化ケイ素(SiO2)絶
縁膜２５側に近づけた場合は、二酸化ケイ素(SiO2)絶縁
膜２５においては、化学量論比(Stoichiometry)のSi原
子数よりも0.1乃至10%程度の過剰なSi原子数となり、二
酸化ケイ素(SiO2)絶縁膜２２においては、化学量論比(S
toichiometry)のSi原子数に近いものとなる。
【図１】本発明の具体的な第１の実施例に係るＴＦＴの
製造工程を示す断面図。
製造工程を示す断面図。
【図２】第１の実施例に係るＴＦＴのゲート電圧−ドレ
イン電流の特性図（縦軸はドレイン電流（Ａ）の常用対
数をとった）。
イン電流の特性図（縦軸はドレイン電流（Ａ）の常用対
数をとった）。
【図３】比較例のＴＦＴのゲート電圧−ドレイン電流の
特性図（縦軸はドレイン電流（Ａ）の常用対数をとっ
た）。
特性図（縦軸はドレイン電流（Ａ）の常用対数をとっ
た）。
【図４】本発明の具体的な第２の実施例に係るＴＦＴの
製造工程を示す断面図。
製造工程を示す断面図。
【図５】第２の実施例に係るＴＦＴのゲート電圧−ドレ
イン電流の特性図（縦軸はドレイン電流（Ａ）の常用対
数をとった）。
イン電流の特性図（縦軸はドレイン電流（Ａ）の常用対
数をとった）。
【図６】従来の水蒸気加熱処理を行ったＴＦＴのゲート
電圧−ドレイン電流の特性図（縦軸はドレイン電流
（Ａ）の常用対数をとった）。
電圧−ドレイン電流の特性図（縦軸はドレイン電流
（Ａ）の常用対数をとった）。
【図７】本発明を適用しないＴＦＴのSiO2絶縁膜とpoly
-Si膜近傍の模式図。
-Si膜近傍の模式図。
【図８】極性分子を含むSiO2絶縁膜による、ＴＦＴのヒ
ステリシスを示す模式図。
ステリシスを示す模式図。
【図９】本発明を適用したＴＦＴのSiO2絶縁膜とpoly-S
i膜近傍の模式図。
i膜近傍の模式図。
【図１０】本発明のケイ素イオン注入量の一例である、
poly-Si膜にケイ素イオンを充分注入する際の注入量と
深さ（位置）の関係を示す概念図。
poly-Si膜にケイ素イオンを充分注入する際の注入量と
深さ（位置）の関係を示す概念図。
１００、２００ ＴＦＴ １１、２１ シリコンウエハ １２、２２ 熱酸化膜(SiO2) １３、２３ アモルファスシリコン(a-Si)膜 １４、２４ 多結晶シリコン(poly-Si)膜 １５、２５ ＣＶＤにより形成された絶縁膜(SiO2) １６、２６ Al-Si-Cu合金電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 杉山 隆英 愛知県愛知郡長久手町大字長湫字横道41番 地の１ 株式会社豊田中央研究所内 (72)発明者 光嶋 康一 愛知県愛知郡長久手町大字長湫字横道41番 地の１ 株式会社豊田中央研究所内 (72)発明者 塚越 智規 愛知県豊田市トヨタ町１番地 トヨタ自動 車株式会社内 (72)発明者 間瀬 晃 愛知県豊田市トヨタ町１番地 トヨタ自動 車株式会社内 Ｆターム(参考） 5F052 AA02 BB07 CA04 DA02 DB02 EA02 EA03 JA01 5F058 BA20 BC02 BF07 BF24 BF25 BF29 BH15 BJ01 5F110 AA30 CC02 DD05 DD13 EE06 EE44 FF02 FF05 FF30 FF36 GG02 GG13 GG25 GG47 HJ01 HJ04 HJ13 HJ23 HL06 HL23 PP03 PP04 PP27 QQ08
Claims (7)
- 【請求項１】 主としてケイ素(Si)から成る半導体層上
に、化学的気相成長法（ＣＶＤ）によりケイ素化合物絶
縁膜を形成する工程を有する半導体装置の製造方法にお
いて、 前記ケイ素化合物絶縁膜を形成するためのガス中に、ケ
イ素のハロゲン化合物を含むことを特徴とする半導体装
置の製造方法。 - 【請求項２】 前記ケイ素のハロゲン化合物が、四フッ
化ケイ素(SiF4)であることを特徴とする請求項１に記載
の半導体装置の製造方法。 - 【請求項３】 主としてケイ素(Si)から成る半導体層上
に、化学的気相成長法（ＣＶＤ）によりケイ素化合物絶
縁膜を形成する工程を有する半導体装置の製造方法にお
いて、 前記ケイ素化合物絶縁膜を形成した後、イオン注入によ
りケイ素イオンを注入する工程と、その後酸素雰囲気中
で加熱処理する工程とを有することを特徴とする半導体
装置の製造方法。 - 【請求項４】 前記主としてケイ素(Si)から成る半導体
層が、多結晶シリコン(poly-Si)層であることを特徴と
する請求項１乃至請求項３のいずれか１項に記載の半導
体装置の製造方法。 - 【請求項５】 前記ケイ素化合物絶縁膜が、二酸化ケイ
素(SiO2)絶縁膜であることを特徴とする請求項１乃至請
求項４のいずれか１項に記載の半導体装置の製造方法。 - 【請求項６】 前記ケイ素化合物絶縁膜を形成するため
の原料ガスのケイ素原は、主にテトラアルコキシシラン
であることを特徴とする請求項１乃至請求項５のいずれ
か１項に記載の半導体装置の製造方法。 - 【請求項７】 前記テトラアルコキシシランは、テトラ
エトキシシラン(Si(OC 2H5)4)であることを特徴とする請
求項６に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000255984A JP2002075987A (ja) | 2000-08-25 | 2000-08-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000255984A JP2002075987A (ja) | 2000-08-25 | 2000-08-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002075987A true JP2002075987A (ja) | 2002-03-15 |
Family
ID=18744667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000255984A Pending JP2002075987A (ja) | 2000-08-25 | 2000-08-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002075987A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100785004B1 (ko) * | 2005-01-21 | 2007-12-11 | 삼성전자주식회사 | 반도체 소자의 제조방법 |
| US8441010B2 (en) | 2010-07-01 | 2013-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8853684B2 (en) | 2010-05-21 | 2014-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR20150034251A (ko) * | 2012-07-20 | 2015-04-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제조 방법 |
| US11189778B2 (en) | 2016-03-07 | 2021-11-30 | Ricoh Company, Ltd. | Element, cell, and power generation device |
-
2000
- 2000-08-25 JP JP2000255984A patent/JP2002075987A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100785004B1 (ko) * | 2005-01-21 | 2007-12-11 | 삼성전자주식회사 | 반도체 소자의 제조방법 |
| US7449402B2 (en) | 2005-01-21 | 2008-11-11 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor device |
| US9842939B2 (en) | 2010-05-21 | 2017-12-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8853684B2 (en) | 2010-05-21 | 2014-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9443988B2 (en) | 2010-05-21 | 2016-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2017228806A (ja) * | 2010-05-21 | 2017-12-28 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US8441010B2 (en) | 2010-07-01 | 2013-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR20150034251A (ko) * | 2012-07-20 | 2015-04-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제조 방법 |
| KR102078213B1 (ko) | 2012-07-20 | 2020-02-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제조 방법 |
| US10693010B2 (en) | 2012-07-20 | 2020-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| US11515426B2 (en) | 2012-07-20 | 2022-11-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a void region insulating film |
| US11935959B2 (en) | 2012-07-20 | 2024-03-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising oxide semiconductor film comprising nanocrystal |
| US11189778B2 (en) | 2016-03-07 | 2021-11-30 | Ricoh Company, Ltd. | Element, cell, and power generation device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6087229A (en) | Composite semiconductor gate dielectrics | |
| KR100806439B1 (ko) | 상이한 에너지에서 화학량론 이하 도즈량의 산소를사용하는 이온주입 방법 | |
| US6063698A (en) | Method for manufacturing a high dielectric constant gate oxide for use in semiconductor integrated circuits | |
| US6033998A (en) | Method of forming variable thickness gate dielectrics | |
| US5712208A (en) | Methods of formation of semiconductor composite gate dielectric having multiple incorporated atomic dopants | |
| JPH1140501A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH0377329A (ja) | 半導体装置の製造方法 | |
| JPH11274489A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH11103050A (ja) | 半導体装置及びその製造方法 | |
| JP2002075987A (ja) | 半導体装置の製造方法 | |
| JPH09148543A (ja) | 半導体装置の製造方法 | |
| TWI245347B (en) | Method of fabricating a semiconductor structure | |
| TWI243414B (en) | Method of forming gate electrode in flash memory device | |
| JPH04239731A (ja) | 電界効果型トランジスタの製造方法 | |
| JPH11354441A (ja) | 半導体装置の製造方法 | |
| KR100347253B1 (ko) | 다결정 실리콘 박막 트랜지스터 및 그 제조방법 | |
| Sameshima et al. | Improvement in Characteristics of Polycrystalline Silicon Thin-Film Transistors by Heating with High-Pressure H 2O Vapor | |
| JP3221129B2 (ja) | 半導体装置の製法 | |
| JP3146702B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2000068518A (ja) | 薄膜トランジスタの製造方法 | |
| JP3571160B2 (ja) | 半導体表面の酸化膜の形成方法及び半導体装置の製造方法 | |
| Tu et al. | Improvement of electrical characteristics for fluorine-ion-implanted poly-Si TFTs using ELC | |
| JP3551012B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP2005303265A (ja) | 低温ポリシリコンｔｆｔゲート酸化膜の形成方法 | |
| JP2003151993A (ja) | 半導体素子の薄膜トランジスタの製造方法 |