JP5816330B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5816330B2
JP5816330B2 JP2014102388A JP2014102388A JP5816330B2 JP 5816330 B2 JP5816330 B2 JP 5816330B2 JP 2014102388 A JP2014102388 A JP 2014102388A JP 2014102388 A JP2014102388 A JP 2014102388A JP 5816330 B2 JP5816330 B2 JP 5816330B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
layer
semiconductor layer
film
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014102388A
Other languages
English (en)
Other versions
JP2014207454A (ja
Inventor
坂田　淳一郎
淳一郎 坂田
貴志 島津
貴志 島津
大原　宏樹
宏樹 大原
俊成 佐々木
俊成 佐々木
山崎　舜平
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014102388A priority Critical patent/JP5816330B2/ja
Publication of JP2014207454A publication Critical patent/JP2014207454A/ja
Application granted granted Critical
Publication of JP5816330B2 publication Critical patent/JP5816330B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/026—Details of the structure or mounting of specific components
    • H04M1/0266—Details of the structure or mounting of specific components for a display module assembly

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Signal Processing (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Dram (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置および
その作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置や有機発光素
子を有する発光表示装置を部品として搭載した電子機器に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
金属酸化物は多様に存在しさまざまな用途に用いられている。酸化インジウムはよく知ら
れた材料であり、液晶ディスプレイなどで必要とされる透明電極材料として用いられてい
る。
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物は化合物
半導体の一種である。化合物半導体とは、２種以上の原子が結合してできる半導体である
。一般的に、金属酸化物は絶縁体となる。しかし、金属酸化物を構成する元素の組み合わ
せによっては、半導体となることが知られている。
例えば、金属酸化物の中で、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛など
は半導体特性を示すことが知られている。このような金属酸化物で構成される透明半導体
層をチャネル形成領域とする薄膜トランジスタが開示されている（特許文献１乃至４、非
特許文献１）。
ところで、金属酸化物は一元系酸化物のみでなく多元系酸化物も知られている。例えば、
ホモロガス相を有するＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ：自然数）は公知の材料である（非
特許文献２乃至４）。
そして、上記のようなＩｎ−Ｇａ−Ｚｎ系酸化物を薄膜トランジスタのチャネル層として
適用可能であることが確認されている（特許文献５、非特許文献５及び６）。
また、酸化物半導体を用いて薄膜トランジスタを作製し、電子デバイスや光デバイスに応
用する技術が注目されている。例えば、酸化物半導体膜として酸化亜鉛、Ｉｎ−Ｇａ−Ｚ
ｎ−Ｏ系酸化物半導体を用いて薄膜トランジスタを作製し、画像表示装置のスイッチング
素子などに用いる技術が特許文献６及び特許文献７で開示されている。
特開昭６０−１９８８６１号公報 特開平８−２６４７９４号公報 特表平１１−５０５３７７号公報 特開２０００−１５０９００号公報 特開２００４−１０３９５７号公報 特開２００７−１２３８６１号公報 特開２００７−０９６０５５号公報
Ｍ． Ｗ． Ｐｒｉｎｓ， Ｋ． Ｏ． Ｇｒｏｓｓｅ−Ｈｏｌｚ， Ｇ． Ｍｕｌｌｅｒ， Ｊ． Ｆ． Ｍ． Ｃｉｌｌｅｓｓｅｎ， Ｊ． Ｂ． Ｇｉｅｓｂｅｒｓ， Ｒ． Ｐ． Ｗｅｅｎｉｎｇ， ａｎｄ Ｒ． Ｍ． Ｗｏｌｆ、「Ａ ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｔｒａｎｓｐａｒｅｎｔ ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ」、 Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．、１７ Ｊｕｎｅ １９９６、 Ｖｏｌ．６８ ｐ．３６５０−３６５２ Ｍ． Ｎａｋａｍｕｒａ， Ｎ． Ｋｉｍｉｚｕｋａ， ａｎｄ Ｔ． Ｍｏｈｒｉ、「Ｔｈｅ Ｐｈａｓｅ Ｒｅｌａｔｉｏｎｓ ｉｎ ｔｈｅ Ｉｎ２Ｏ３−Ｇａ２ＺｎＯ４−ＺｎＯ Ｓｙｓｔｅｍ ａｔ １３５０℃」、Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９１、Ｖｏｌ．９３， ｐ．２９８−３１５ Ｎ． Ｋｉｍｉｚｕｋａ， Ｍ． Ｉｓｏｂｅ， ａｎｄ Ｍ． Ｎａｋａｍｕｒａ、「Ｓｙｎｔｈｅｓｅｓ ａｎｄ Ｓｉｎｇｌｅ−Ｃｒｙｓｔａｌ Ｄａｔａ ｏｆ Ｈｏｍｏｌｏｇｏｕｓ Ｃｏｍｐｏｕｎｄｓ， Ｉｎ２Ｏ３（ＺｎＯ）ｍ（ｍ＝３，４， ａｎｄ ５）， ＩｎＧａＯ３（ＺｎＯ）３， ａｎｄ Ｇａ２Ｏ３（ＺｎＯ）ｍ（ｍ＝７，８，９， ａｎｄ １６） ｉｎ ｔｈｅ Ｉｎ２Ｏ３−ＺｎＧａ２Ｏ４−ＺｎＯ Ｓｙｓｔｅｍ」、 Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９５、Ｖｏｌ．１１６， ｐ．１７０−１７８ 中村真佐樹、君塚昇、毛利尚彦、磯部光正、「ホモロガス相、ＩｎＦｅＯ３（ＺｎＯ）ｍ（ｍ：自然数）とその同型化合物の合成および結晶構造」、固体物理、１９９３年、Ｖｏｌ．２８、Ｎｏ．５、ｐ．３１７−３２７ Ｋ． Ｎｏｍｕｒａ， Ｈ． Ｏｈｔａ， Ｋ． Ｕｅｄａ， Ｔ． Ｋａｍｉｙａ， Ｍ． Ｈｉｒａｎｏ， ａｎｄ Ｈ． Ｈｏｓｏｎｏ、「Ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ ｆａｂｒｉｃａｔｅｄ ｉｎ ｓｉｎｇｌｅ−ｃｒｙｓｔａｌｌｉｎｅ ｔｒａｎｓｐａｒｅｎｔ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ」、ＳＣＩＥＮＣＥ、２００３、Ｖｏｌ．３００、ｐ．１２６９−１２７２ Ｋ． Ｎｏｍｕｒａ， Ｈ． Ｏｈｔａ， Ａ． Ｔａｋａｇｉ， Ｔ． Ｋａｍｉｙａ， Ｍ． Ｈｉｒａｎｏ， ａｎｄ Ｈ． Ｈｏｓｏｎｏ、「Ｒｏｏｍ−ｔｅｍｐｅｒａｔｕｒｅ ｆａｂｒｉｃａｔｉｏｎ ｏｆ ｔｒａｎｓｐａｒｅｎｔ ｆｌｅｘｉｂｌｅ ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒｓ ｕｓｉｎｇ ａｍｏｒｐｈｏｕｓ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ」、ＮＡＴＵＲＥ、２００４、Ｖｏｌ．４３２ ｐ．４８８−４９２
本発明の一態様は、酸化物半導体層を用い、電気特性及び信頼性の優れた薄膜トランジス
タを備えた半導体装置を提供することを課題の一つとする。
酸化物半導体層としては少なくとも亜鉛を含む材料を用いる。また、亜鉛酸化物は結晶化
しやすく、非晶質の酸化物半導体層を実現するため、絶縁物（酸化シリコン、酸化ゲルマ
ニウム、酸化アルミニウムなどに代表される絶縁性酸化物、窒化シリコン、窒化アルミニ
ウムなどに代表される絶縁性窒化物、若しくは酸窒化シリコン、酸窒化アルミニウムなど
）、代表的にはＳｉＯ２を０．１重量％以上１０重量％以下、好ましくは１重量％以上６
重量％以下含む酸化物半導体ターゲットを用いて成膜を行い、酸化物半導体層に結晶化を
阻害するＳｉＯｘ（Ｘ＞０）を含ませることで薄膜トランジスタの耐熱性向上や、薄膜ト
ランジスタの特性バラツキ低減や、長期使用時の特性変動防止を実現する。
また、酸化物半導体層に結晶化を阻害するＳｉＯｘを含ませることで、製造プロセス中に
おいて酸化物半導体層の形成後に熱処理した場合に、結晶化してしまうのを抑制すること
ができる。また、ＳｉＯｘの濃度勾配を示す非晶質の酸化物半導体層とすることによって
薄膜トランジスタのオフ電流の低減を図る。
本明細書で開示する本発明の一態様は、絶縁表面上にゲート電極と、少なくとも亜鉛及び
ＳｉＯｘを含む酸化物半導体層と、ゲート電極と酸化物半導体層の間に絶縁層とを有し、
酸化物半導体層の膜厚方向におけるＳｉ元素濃度は、ゲート電極に近い側からゲート電極
に遠い側に増加する濃度勾配を有する半導体装置である。
薄膜トランジスタの構造は、絶縁表面を有する基板上に設けられたゲート電極の上方に酸
化物半導体層が位置する、所謂ボトムゲート型であってもよいし、ボトムコンタクト型で
あってもよい。
ゲート電極の上方に酸化物半導体層が位置する場合、酸化物半導体層におけるＳｉＯｘの
濃度勾配は、ゲート電極に遠い側に高濃度の領域、ゲート電極に近い側に低濃度の領域が
位置する。なお、酸化物半導体層におけるＳｉＯｘの濃度勾配は、段階的に変化、または
連続的に変化する。
段階的に変化する濃度勾配とは、膜厚方向に対してＳｉ元素濃度が階段状に減少または増
加することを指し、例えば、横軸に膜厚、縦軸にＳｉ元素濃度を表したグラフを作成する
と、プロットした複数の点を結ぶ線は、右上がりまたは右下がりの階段状の軌跡となる。
また、連続的に変化する濃度勾配とは、膜厚方向に対してＳｉ元素濃度の変化が滑らかで
あることを指し、例えば、横軸に膜厚、縦軸にＳｉ元素濃度を表したグラフを作成すると
、プロットした複数の点を結ぶ線は、右上がりまたは右下がりの曲線または直線となる。
また、酸化物半導体層は単層、或いは２層以上の積層とする。例えば、一定のＳｉ元素濃
度を含む第１の酸化物半導体層と、Ｓｉ元素濃度が連続的に変化する濃度勾配を示す第２
の酸化物半導体層との積層としてもよい。また、Ｓｉ元素を含まない第１の酸化物半導体
層と、一定のＳｉ元素濃度を含む第２の酸化物半導体層との積層としてもよく、この積層
は、段階的に変化する濃度勾配を示すと見なすこととする。
酸化物半導体層の一例としては、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体が挙げられる。他
にも、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａ
ｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系
、Ａｌ−Ｚｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体にＳｉＯｘを含ませることで同様な効果
を得ることができる。
また、上記構造を実現するための本発明の一態様は、絶縁表面上にゲート電極を形成し
、ゲート電極上に絶縁層を形成し、絶縁層上に第１の酸化物半導体ターゲットを用いたス
パッタ法で成膜した後、ＳｉＯ２を０．１重量％以上１０重量％以下含む第２の酸化物半
導体ターゲットを用いたスパッタ法で成膜し、膜厚方向におけるＳｉ元素濃度がゲート電
極に近い側から前記ゲート電極に遠い側に増加する酸化物半導体層を形成する半導体装置
の作製方法である。
また、絶縁表面を有する基板上に設けられたゲート電極の下方に酸化物半導体層が位置す
る、所謂トップゲート型であってもよく、本発明の一態様は、絶縁表面上にＳｉＯ２を０
．１重量％以上１０重量％以下含む第１の酸化物半導体ターゲットを用いたスパッタ法で
成膜した後、第２の酸化物半導体ターゲットを用いたスパッタ法で成膜し、膜厚方向にお
けるＳｉ元素が濃度勾配を有する酸化物半導体層を形成し、酸化物半導体層を覆う絶縁層
を形成し、絶縁層上にゲート電極を形成し、酸化物半導体層は、膜厚方向におけるＳｉ元
素が前記ゲート電極に近い側からゲート電極に遠い側に増加する半導体装置の作製方法で
ある。
ＳｉＯｘを含む酸化物半導体層を用い、電気特性及び信頼性の優れた薄膜トランジスタを
備えた半導体装置を実現する。
本発明の一態様を示す断面図及び上面図である。 本発明の一態様を示す断面図及び上面図である。 本発明の一態様を示す断面図である。 本発明の一態様を示す上面図である。 本発明の一態様を示す断面図及び上面図である。 本発明の一態様を示す上面図である。 ＩｎＧａＺｎＯ４の単結晶構造を示すモデル図である。 Ｓｉ置換モデルを示す図である。 単結晶モデルの最終構造を示す図である。 Ｓｉ置換モデルの最終構造を示す図である。 各モデルの動径分布関数ｇ（ｒ）を示すグラフである。 本発明の一態様を示す工程断面図である。 本発明の一態様を示す断面図及び上面図である。 本発明の一態様を示す断面図及び上面図である。 本発明の一態様を示す工程断面図である。 本発明の一態様を示す断面図及び上面図である。 本発明の一態様を示す断面図及び上面図である。 画素回路を示す図である。 本発明の一態様を示す断面図である。 本発明の一態様を示す断面図及び外観図である。 本発明の一態様を示す外観図である。 本発明の一態様を示す外観図である。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
（実施の形態１）
本実施の形態では、ＳｉＯｘを含む酸化物半導体層を用いた薄膜トランジスタの一例につ
いて図１（Ａ）及び図１（Ｂ）を用いて説明する。
図１（Ａ）に示す薄膜トランジスタ１９０は、ボトムゲート型の一種であり、チャネルエ
ッチ型と呼ばれる構造の断面図の一例である。また、図１（Ｂ）は薄膜トランジスタの上
面図の一例であり、図中Ａ１―Ａ２の鎖線で切断した断面図が図１（Ａ）に相当する。
図１（Ａ）に示す薄膜トランジスタ１９０には、基板１００上にゲート電極層１０１が設
けられ、ゲート電極層１０１上にゲート絶縁層１０２が設けられ、ゲート絶縁層１０２上
に酸化物半導体層の積層が設けられ、酸化物半導体層の積層上にソース電極層又はドレイ
ン電極層１０５ａ、１０５ｂが設けられている。また、酸化物半導体層の積層及びソース
電極層又はドレイン電極層１０５ａ、１０５ｂを覆う保護絶縁層１０６を有する。
ゲート電極層１０１は、アルミニウム、銅、モリブデン、チタン、クロム、タンタル、タ
ングステン、ネオジム、スカンジウムなどの金属材料、またはこれらの金属材料を主成分
とする合金材料、またはこれらの金属材料を成分とする窒化物を用いて、単層又は積層で
形成することができる。アルミニウムや銅などの低抵抗導電性材料で形成するのが望まし
いが、耐熱性が低い、または腐食しやすいという問題点があるので耐熱性導電性材料と組
み合わせて用いるのが好ましい。耐熱性導電性材料としては、モリブデン、チタン、クロ
ム、タンタル、タングステン、ネオジム、スカンジウム等を用いる。
例えば、ゲート電極層１０１の積層構造としては、アルミニウム層上にモリブデン層が積
層された二層の積層構造、または銅層上にモリブデン層を積層した二層構造、または銅層
上に窒化チタン層若しくは窒化タンタル層を積層した二層構造、窒化チタン層とモリブデ
ン層とを積層した二層構造とすることが好ましい。３層の積層構造としては、タングステ
ン層または窒化タングステン層と、アルミニウムとシリコンの合金層またはアルミニウム
とチタンの合金層と、窒化チタン層またはチタン層とを積層した構造とすることが好まし
い。
ゲート絶縁層１０２は、プラズマＣＶＤ法またはスパッタ法を用いて形成する。ゲート絶
縁層１０２は、ＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコ
ン層、酸化窒化シリコン層又は窒化酸化シリコン層を単層で又は積層して形成することが
できる。また、ゲート絶縁層１０２として、有機シランガスを用いたＣＶＤ法により酸化
シリコン層を形成することも可能である。
酸化物半導体層の積層は、積層のうち、少なくとも１層をＳｉＯｘを含む酸化物半導体層
とすればよく、本実施の形態では、第１の酸化物半導体層１９３と、その上にＳｉＯｘを
含む酸化物半導体層１０３（第２の酸化物半導体層とも呼ぶ）と、その上に第３の酸化物
半導体層とが積層される。なお、第３の酸化物半導体層は、ＳｉＯｘを含む酸化物半導体
層１０３よりも導電率の高い半導体層であり、バッファ層、ｎ＋層、ソース領域またはド
レイン領域として機能する。図１（Ａ）では第１バッファ層１０４ａ、及び第２バッファ
層１０４ｂとして図示する。
各酸化物半導体層としては、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ
系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ
−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−
Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体を適用することができる。
本実施の形態では、第１の酸化物半導体層１９３としてＩｎ（インジウム）、Ｇａ（ガリ
ウム）、及びＺｎ（亜鉛）を含む酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：Ｚ
ｎＯ＝１：１：１）を用いたスパッタ法により得られるＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶
膜を用いる。
また、ＳｉＯｘを含む酸化物半導体層１０３として、ＳｉＯ２を２重量％含む酸化物半導
体ターゲットを用いたスパッタ法により得られるＺｎ−Ｏ系非単結晶膜を用いる。
なお、図１（Ａ）では、第１の酸化物半導体層１９３とＳｉＯｘを含む酸化物半導体層１
０３との界面を図示しているが、模式的に示したものである。材料によっては、各酸化物
半導体層との界面が不明確になる場合もあり、少なくとも１層をＳｉＯｘを含む酸化物半
導体層とすることによって、少なくともゲート絶縁層側の酸化物半導体層、即ち酸化物半
導体層の下層部と、酸化物半導体層の上層部とで異なる電気特性を示す。さらに、酸化物
半導体層の膜厚方向におけるＳｉ元素濃度は、ゲート電極層に近い側からゲート電極層に
遠い側に段階的に増加する濃度勾配を有すると言える。
また、第１バッファ層１０４ａ、及び第２バッファ層１０４ｂである第３の酸化物半導体
層は、第１の酸化物半導体層で用いるＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜条件と異
ならせて得ることができる。例えば、第１の酸化物半導体層に用いるＩｎ−Ｇａ−Ｚｎ−
Ｏ系非単結晶膜の成膜条件における酸素ガス流量の比率よりも第３の酸化物半導体層に用
いるＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜条件における酸素ガス流量の比率が少ない
条件とする。また、第３の酸化物半導体層は、窒素を含ませたＩｎ−Ｇａ−Ｚｎ−Ｏ系非
単結晶膜、即ちＩｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ系非単結晶膜（ＩＧＺＯＮ膜とも呼ぶ）を用い
てもよい。このＩｎ−Ｇａ−Ｚｎ−Ｏ−Ｎ系非単結晶膜は、窒素ガスを含む雰囲気中でイ
ンジウム、ガリウム、及び亜鉛を含む酸化物を成分とするターゲットを用いて成膜して得
たインジウム、ガリウム、及び亜鉛を含む酸窒化物膜を加熱処理することで得られる。ま
た、第３の酸化物半導体層は、窒素を含ませたＧａ−Ｚｎ−Ｏ系非単結晶膜、即ちＧａ−
Ｚｎ−Ｏ−Ｎ系非単結晶膜（ＧＺＯＮ膜とも呼ぶ）を用いてもよい。
さらに、第３の酸化物半導体層に対してｎ型を付与する不純物元素を含ませてもよい。不
純物元素として、例えばマグネシウム、アルミニウム、チタン、鉄、錫、カルシウム、ゲ
ルマニウム、スカンジウム、イットリウム、ジルコニウム、ハフニウム、ボロン、タリウ
ム、鉛などを用いることができる。マグネシウム、アルミニウム、チタンなどをバッファ
層に含ませると、酸素のブロッキング効果などがあり、成膜後の加熱処理などによって酸
化物半導体層の酸素濃度を最適な範囲内に保持できる。
ソース電極層又はドレイン電極層１０５ａ、１０５ｂは、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ
、Ｗから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合
わせた合金膜等を用いる。
保護絶縁層１０６は、スパッタ法などを用いて得られる窒化シリコン膜、酸化シリコン膜
、酸化窒化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウ
ム膜、または酸化タンタル膜などの単層またはこれらの積層を用いることができる。
図１（Ａ）に示すように、薄膜トランジスタ１９０の活性層を、第１の酸化物半導体層１
９３と、ＳｉＯｘを含む酸化物半導体層１０３の積層構造とすることによって、薄膜トラ
ンジスタ１９０がオン状態のときには、第１の酸化物半導体層１９３に主なドレイン電流
の流れを導き、電界効果移動度を増大させることができる。また、薄膜トランジスタ１９
０がオフ状態のときには、ＳｉＯｘを含む酸化物半導体層１０３のエッチング処理を施さ
れた部分が主なドレイン電流の流れとなり、ＳｉＯｘを含む酸化物半導体層１０３よりも
導電率の高い第１の酸化物半導体層１９３にオフ電流が流れず、オフ電流の低減を図るこ
とができる。
また、上述した第１の酸化物半導体層１９３や、ＳｉＯｘを含む酸化物半導体層１０３の
材料は特に限定されず、例えば、第１の酸化物半導体層１９３として、ＳｉＯ２を２重量
％含む酸化物半導体ターゲットを用いるスパッタ法により成膜し、ＳｉＯｘを含む酸化物
半導体層１０３として、ＳｉＯ２を５重量％含む酸化物半導体ターゲットを用いるスパッ
タ法により成膜して積層させてもよい。この場合においても膜厚方向におけるＳｉ元素濃
度は、ゲート電極層に近い側からゲート電極層に遠い側に段階的に増加する濃度勾配を有
すると言える。
また、上述した第１バッファ層１０４ａ、及び第２バッファ層１０４ｂを有する構造に限
定されず、例えば、バッファ層を設けない構造としてもよい。その場合の薄膜トランジス
タ１９１の断面図の一例を図１（Ｃ）に示す。なお、図１（Ｃ）において、バッファ層を
設けない以外の構造は図１（Ａ）と同一であるため、同じ箇所には同じ符号を用いて図示
する。
（実施の形態２）
本実施の形態では、酸化シリコン、酸化ゲルマニウム、酸化アルミニウムなどに代表され
る絶縁性酸化物、窒化シリコン、窒化アルミニウムなどに代表される絶縁性窒化物、若し
くは酸窒化シリコン、酸窒化アルミニウムなどの絶縁性酸窒化物などの絶縁物を微量に含
む酸化物半導体層を用いた薄膜トランジスタの一例について図２（Ａ）及び図２（Ｂ）を
用いて説明する。
図２（Ａ）に示す薄膜トランジスタ１７０は、ボトムゲート型の一種であり、チャネルエ
ッチ型と呼ばれる構造の断面図の一例である。また、図２（Ｂ）は薄膜トランジスタの上
面図の一例であり、図中Ｃ１―Ｃ２の鎖線で切断した断面図が図２（Ａ）に相当する。
図２（Ａ）に示す薄膜トランジスタ１７０には、基板１００上にゲート電極層１０１が設
けられ、ゲート電極層１０１上にゲート絶縁層１０２が設けられ、ゲート絶縁層１０２上
に酸化物半導体層の積層が設けられ、酸化物半導体層の積層上にソース電極層又はドレイ
ン電極層１０５ａ、１０５ｂが設けられている。また、酸化物半導体層の積層及びソース
電極層又はドレイン電極層１０５ａ、１０５ｂ覆う保護絶縁層１０６を有する。
本実施の形態では、ゲート絶縁層１０２上に絶縁性酸化物としてＳｉＯｘを含む酸化物半
導体層１０３（第１の酸化物半導体層とも呼ぶ）と、その上に第２の酸化物半導体層とが
積層される。なお、第２の酸化物半導体層は、絶縁性酸化物を含む酸化物半導体層１０３
よりも導電率の高い半導体層であり、バッファ層、ｎ＋層、ソース領域またはドレイン領
域として機能する。図２（Ａ）では第１バッファ層１０４ａ、及び第２バッファ層１０４
ｂとして図示する。
また、本実施の形態において、絶縁性酸化物を含む酸化物半導体層１０３は、ＳｉＯ２を
０．１重量％以上１０重量％以下、好ましくは１重量％以上６重量％以下の割合で含ませ
たＩｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含む酸化物半導体ターゲ
ットを用いて成膜する。酸化物半導体に絶縁性酸化物を含ませることにより、成膜される
酸化物半導体をアモルファス化することが容易となる。また、酸化物半導体膜を熱処理し
た場合に、結晶化してしまうのを抑制することができる。
Ｉｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含む酸化物半導体、所謂Ｉ
ＧＺＯにＳｉＯ２を含ませるとどのような構造変化が起こるか、古典分子動力学シミュレ
ーションにより調べた。古典分子動力学法では、原子間相互作用を特徴づける経験的ポテ
ンシャルを定義することで、各原子に働く力を評価する。ニュートンの運動方程式を数値
的に解くことにより、各原子の運動（時間発展）を決定論的に追跡できる。
以下に計算モデルと計算条件を述べる。なお、本計算においては、Ｂｏｒｎ−Ｍａｙｅｒ
−Ｈｕｇｇｉｎｓポテンシャルを用いた。
１６８０原子のＩｎＧａＺｎＯ４の単結晶構造（図７参照）と、１６８０原子のＩｎＧａ
ＺｎＯ４のＩｎ、Ｇａ、Ｚｎのそれぞれ２０原子ずつをＳｉ原子で置換した構造（図８参
照）を作製した。Ｓｉ置換モデルにおいて、Ｓｉは３．５７ａｔｏｍ％（２．３４重量％
）である。また、単結晶モデルの密度は６．３６ｇ／ｃｍ３、Ｓｉ置換モデルの密度は６
．０８ｇ／ｃｍ３である。
ＩｎＧａＺｎＯ４の単結晶の融点（古典分子動力学シミュレーションによる見積もりでは
約２０００℃）より小さい１７２７℃において、圧力一定（１ａｔｍ）で、１５０ｐｓｅ
ｃ間（時間刻み幅０．２ｆｓｅｃ×７５万ステップ）の古典分子動力学シミュレーション
により、構造緩和を行った。これら２つの構造に対して動径分布関数ｇ（ｒ）を求めた。
なお、動径分布関数ｇ（ｒ）とは、ある原子から距離ｒ離れた位置において、他の原子が
存在する確率密度を表す関数である。原子同士の相関が無くなっていくと、ｇ（ｒ）は１
に近づく。
上記の２つの計算モデルを、１５０ｐｓｅｃ間の古典分子動力学シミュレーションを行う
ことにより得られた最終構造をそれぞれ図９、図１０に示す。また、それぞれの構造にお
ける動径分布関数ｇ（ｒ）を図１１に示す。
図９に示す単結晶モデルは安定で、最終構造においても結晶構造を保っているが、図１０
に示すＳｉ置換モデルは不安定で、時間経過とともに結晶構造が崩れていき、アモルファ
ス構造へと変化することが確認できる。図１１において、各構造モデルの動径分布関数ｇ
（ｒ）を比較すると、単結晶モデルでは、長距離でもピークがあり、長距離秩序があるこ
とがわかる。一方、Ｓｉ置換モデルでは、０．６ｎｍ程度でピークが消え、長距離秩序が
ないことがわかる。
これらの計算結果により、ＳｉＯ２を含有させた場合、ＩＧＺＯは、結晶構造より、アモ
ルファス構造のほうが安定であり、ＩＧＺＯにＳｉＯ２を含有することにより、ＩＧＺＯ
のアモルファス化が起こりやすくなることが示唆された。実際にスパッタ法で得られるＳ
ｉＯ２を含有させたＩＧＺＯ薄膜は、成膜直後において非晶質半導体膜であるため、これ
らの計算結果から、ＳｉＯ２を含有させることによって高温加熱を行っても結晶化を阻害
し、非晶質（アモルファス）構造を維持することができると導き出される。
さらに、ＳｉＯｘを含む酸化物半導体層１０３は、膜厚方向におけるＳｉ元素濃度が、ゲ
ート電極層に近い側からゲート電極層に遠い側に増加する濃度勾配を有する。ゲート電極
層の上方に酸化物半導体層が位置する図２（Ａ）に示す薄膜トランジスタ１７０の場合、
ＳｉＯｘを含む酸化物半導体層１０３におけるＳｉＯｘの濃度勾配は、ゲート電極層に遠
い側に高濃度の領域、ゲート電極層に近い側に低濃度の領域が位置する。なお、ＳｉＯｘ
を含む酸化物半導体層１０３におけるＳｉＯｘの濃度勾配は、段階的に変化、または連続
的に変化する。
酸化物半導体層にＳｉＯｘを含ませ、さらに濃度勾配を示す酸化物半導体層とすることで
薄膜トランジスタ１７０がオン状態のときには、ＳｉＯｘを含む酸化物半導体層１０３の
ゲート絶縁層１０２の界面近傍（低Ｓｉ元素濃度領域）に主なドレイン電流の流れを導き
、電界効果移動度を増大させることができる。また、薄膜トランジスタ１７０がオフ状態
のときには、ＳｉＯｘを含む酸化物半導体層１０３のエッチング処理を施された部分（高
Ｓｉ元素濃度領域）が主なドレイン電流の流れとなり、高Ｓｉ元素濃度領域よりも導電率
の高い低Ｓｉ元素濃度領域にオフ電流が流れず、オフ電流の低減を図ることができる。
また、ＳｉＯｘを含む酸化物半導体層１０３は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体
に限定されず、例えば、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ
−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、
Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半
導体を用いることができる。酸化物半導体層にＳｉＯｘを含ませ、さらに濃度勾配を示す
酸化物半導体層とすることで同様な効果を得ることができる。
また、上述した第１バッファ層１０４ａ、及び第２バッファ層１０４ｂを有する構造に限
定されず、例えば、バッファ層を設けない構造としてもよい。その場合の薄膜トランジス
タ１７１の断面図の一例を図２（Ｃ）に示す。なお、図２（Ｃ）において、バッファ層を
設けない以外の構造は図２（Ａ）と同一であるため、同じ箇所には同じ符号を用いて図示
する。
また、上述した薄膜トランジスタ１７０を画素部のスイッチング素子として表示装置を作
製する例を以下に説明する。
まず、絶縁表面を有する基板１００上にゲート電極層１０１を設ける。絶縁表面を有する
基板１００としてはガラス基板を用いる。ゲート電極層１０１は、モリブデン、チタン、
クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属
材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することがで
きる。なお、ゲート電極層１０１の形成の際、画素部の容量配線１０８、及び端子部の第
１の端子１２１も形成する。
例えば、ゲート電極層１０１の２層の積層構造としては、アルミニウム層上にモリブデン
層が積層された二層の積層構造、または銅層上にモリブデン層を積層した二層構造、また
は銅層上に窒化チタン層若しくは窒化タンタル層を積層した二層構造、窒化チタン層とモ
リブデン層とを積層した二層構造とすることが好ましい。また、Ｃａを含む銅層上にバリ
ア層となるＣａを含む酸化銅層の積層や、Ｍｇを含む銅層上にバリア層となるＭｇを含む
酸化銅層の積層もある。また、３層の積層構造としては、タングステン層または窒化タン
グステン層と、アルミニウムとシリコンの合金層またはアルミニウムとチタンの合金層と
、窒化チタン層またはチタン層とを積層した積層とすることが好ましい。
次いで、ゲート電極層１０１上を覆うゲート絶縁層１０２を形成する。ゲート絶縁層１０
２はスパッタ法、ＰＣＶＤ法などを用い、膜厚を５０〜４００ｎｍとする。
例えば、ゲート絶縁層１０２としてスパッタ法により酸化シリコン膜を用い、１００ｎｍ
の厚さで形成する。勿論、ゲート絶縁層１０２はこのような酸化シリコン膜に限定される
ものでなく、酸化窒化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、窒化アルミニ
ウム膜、酸化窒化アルミニウム膜、酸化タンタル膜などの他の絶縁膜を用い、これらの材
料から成る単層または積層構造として形成しても良い。積層する場合、例えば、ＰＣＶＤ
法により窒化シリコン膜を形成し、その上にスパッタ法で酸化シリコン膜を成膜すればよ
い。また、ゲート絶縁層１０２として酸化窒化シリコン膜、または窒化シリコン膜などを
用いる場合、ガラス基板からの不純物、例えばナトリウムなどが拡散し、後に上方に形成
する酸化物半導体に侵入することをブロックすることができる。
次に、ゲート絶縁層１０２上にＳｉＯｘを含む酸化物半導体膜を形成する。ＳｉＯ２を０
．１重量％以上１０重量％以下、好ましくは１重量％以上６重量％以下の割合で含ませた
酸化物半導体ターゲットを用いて成膜を行う。また、絶縁性の不純物であれば酸化物半導
体ターゲットに含ませるのはＳｉＯ２に限定されず、酸化ゲルマニウム、酸化アルミニウ
ムなどに代表される絶縁性酸化物、窒化シリコン、窒化アルミニウムなどに代表される絶
縁性窒化物、若しくは酸窒化シリコン、酸窒化アルミニウムなどの絶縁性酸窒化物などを
用いることができる。これらの絶縁性の不純物を含ませることにより、成膜される酸化物
半導体をアモルファス化することが容易となる。また、酸化物半導体膜を熱処理した場合
に、結晶化してしまうのを抑制することができる。
本実施の形態では、ＳｉＯ２を２重量％含み、Ｉｎ（インジウム）、Ｇａ（ガリウム）、
及びＺｎ（亜鉛）を含む酸化物半導体ターゲットと、ＳｉＯ２を５重量％含み、Ｉｎ（イ
ンジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含む酸化物半導体ターゲットの２つ
を同一チャンバー内に設置し、使用するターゲットをシャッターにより切り替えて同一チ
ャンバー内で連続的に成膜を行うことでＳｉ元素濃度が勾配を有する酸化物半導体膜（第
１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜）を形成する。
また、Ｉｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含む酸化物半導体タ
ーゲットは、ＲＦスパッタ法またはＤＣスパッタ法の両方で成膜することが可能であり、
ＲＦスパッタ法を用いて人工石英ターゲットとＩｎ（インジウム）、Ｇａ（ガリウム）、
及びＺｎ（亜鉛）を含む酸化物半導体ターゲットの２つのターゲットを同一チャンバー内
に配置し、同時にスパッタリングを行う、所謂、共スパッタリングを用いてＳｉ元素濃度
が勾配を有する酸化物半導体膜（第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜）を形成して
もよい。また、人工石英に代えてシリコンターゲットを用いて共スパッタリングを行って
もよい。共スパッタリングを用いれば、ＳｉＯ２を含む酸化物半導体ターゲットを用いな
くともＳｉＯｘを含む酸化物半導体膜を成膜することができる。
次いで、ＳｉＯｘを含む酸化物半導体膜よりも低抵抗の酸化物半導体膜（第２のＩｎ−Ｇ
ａ−Ｚｎ−Ｏ系非単結晶膜）をスパッタ法で成膜する。ここでは、Ｉｎ２Ｏ３：Ｇａ２Ｏ
３：ＺｎＯ＝１：１：１としたターゲットを用い、成膜条件は、圧力を０．４Ｐａとし、
電力を５００Ｗとし、成膜温度を室温とし、アルゴンガス流量４０ｓｃｃｍを導入してス
パッタ成膜を行う。Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１としたターゲットを意
図的に用いているにも関わらず、成膜直後で大きさ１ｎｍ〜１０ｎｍの結晶粒を含むＩｎ
−Ｇａ−Ｚｎ−Ｏ系非単結晶膜が形成されることがある。なお、ターゲットの成分比、成
膜圧力（０．１Ｐａ〜２．０Ｐａ）、電力（２５０Ｗ〜３０００Ｗ：８インチφ）、温度
（室温〜１００℃）、反応性スパッタの成膜条件などを適宜調節することで結晶粒の有無
や、結晶粒の密度や、直径サイズは、１ｎｍ〜１０ｎｍの範囲で調節されうると言える。
第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の膜厚は、５ｎｍ〜２０ｎｍとする。勿論、膜
中に結晶粒が含まれる場合、含まれる結晶粒のサイズが膜厚を超える大きさとならない。
本実施の形態では第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の膜厚は、５ｎｍとする。第
２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜条件は、希ガス（アルゴン、又はヘリウム
など）雰囲気下（または酸素ガス１０％以下、アルゴンガス９０％以上）とする。
スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法と、ＤＣスパッタ法
があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置
や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ
法を用いるスパッタ装置がある。
また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分
とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に
基板にも電圧をかけるバイアススパッタ法もある。
次に、フォトリソグラフィー工程を行い、レジストマスクを形成し、第１のＩｎ−Ｇａ−
Ｚｎ−Ｏ系非単結晶膜及び第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜をエッチングする。
次いで、フォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより
不要な部分（ゲート絶縁層の一部）を除去してゲート電極層と同じ材料の配線や電極層に
達するコンタクトホールを形成する。このコンタクトホールは後に形成する導電膜と直接
接続するために設ける。例えば、駆動回路部において、ゲート電極層とソース電極層或い
はドレイン電極層と直接接する薄膜トランジスタや、端子部のゲート配線と電気的に接続
する端子を形成する場合にコンタクトホールを形成する。なお、ここではフォトリソグラ
フィー工程を行って、後に形成する導電膜と直接接続するためのコンタクトホールを形成
する例を示したが、特に限定されず、後で画素電極との接続のためのコンタクトホールと
同じ工程でゲート電極層に達するコンタクトホールを形成し、画素電極と同じ材料で電気
的な接続を行ってもよい。画素電極と同じ材料で電気的な接続を行う場合にはマスク数を
１枚削減することができる。
次に、第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜上に金属材料からなる導電膜をスパッタ
法や真空蒸着法で形成する。
導電膜の材料としては、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上
述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。ま
た、２００℃〜６００℃の熱処理を行う場合には、この熱処理に耐える耐熱性を導電膜に
持たせることが好ましい。Ａｌ単体では耐熱性が劣り、また腐蝕しやすい等の問題点があ
るので耐熱性導電性材料と組み合わせて形成する。Ａｌと組み合わせる耐熱性導電性材料
としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ
）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、Ｓｃ（スカンジウム）から選ばれた元素、また
は上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜、または上述し
た元素を成分とする窒化物で形成する。
本実施の形態では、導電膜としてチタン膜の単層構造とする。また、導電膜は、２層構造
としてもよく、アルミニウム膜上にチタン膜を積層してもよい。また、導電膜としてＴｉ
膜と、そのＴｉ膜上に重ねてＮｄを含むアルミニウム（Ａｌ−Ｎｄ）膜を積層し、さらに
その上にＴｉ膜を成膜する３層構造としてもよい。導電膜は、シリコンを含むアルミニウ
ム膜の単層構造としてもよい。
次に、フォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不
要な部分を除去して画素部にソース電極層又はドレイン電極層１０５ａ、１０５ｂ、ソー
ス領域又はドレイン領域として機能する第１バッファ層１０４ａ、第２バッファ１０４ｂ
を形成し、駆動回路部にソース電極層又はドレイン電極層、ソース領域又はドレイン領域
を形成する。この際のエッチング方法としてウェットエッチングまたはドライエッチング
を用いる。例えば導電膜としてアルミニウム膜、又はアルミニウム合金膜を用いる場合は
、燐酸と酢酸と硝酸を混ぜた溶液を用いたウェットエッチングを行うことができる。ここ
では、アンモニア過水（過酸化水素：アンモニア：水＝５：２：２）を用いたウェットエ
ッチングにより、Ｔｉ膜である導電膜をエッチングしてソース電極層又はドレイン電極層
を形成し、第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜をエッチングして第１バッファ層１
０４ａ、第２バッファ１０４ｂを形成する。このエッチング工程において、ＳｉＯｘを含
む酸化物半導体膜の露出領域も一部エッチングされ、ＳｉＯｘを含む酸化物半導体層１０
３となる。
また、このフォトリソグラフィー工程において、ソース電極層又はドレイン電極層１０５
ａ、１０５ｂと同じ材料である第２の端子１２２を端子部に残す。なお、第２の端子１２
２はソース配線（ソース電極層又はドレイン電極層１０５ａ、１０５ｂを含むソース配線
）と電気的に接続されている。
以上の工程で画素部には、ＳｉＯｘを含む酸化物半導体層１０３をチャネル形成領域とす
る薄膜トランジスタ１７０が作製できる。
また、端子部において、接続電極１２０は、ゲート絶縁膜に形成されたコンタクトホール
を介して端子部の第１の端子１２１と直接接続される。なお、本実施の形態では図示しな
いが、上述した工程と同じ工程を経て駆動回路の薄膜トランジスタのソース配線あるいは
ドレイン配線とゲート電極が直接接続される。
次いで、２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理（光アニールも含
む）を行う。ここでは炉に入れ、窒素雰囲気下で３５０℃、１時間の熱処理を行う。また
、この熱処理によりＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の原子レベルの再配列が行われる
。また、ＳｉＯｘを含む酸化物半導体層１０３はＳｉＯｘを含んでいるため、ここでの熱
処理での結晶化を妨げることができ、非晶質構造を保つことができる。また、ＳｉＯｘを
含む酸化物半導体層１０３はＳｉＯｘを含んでいるため、比較的高い温度、長い時間での
熱処理も可能となる。なお、熱処理を行うタイミングは、第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系
非単結晶膜の成膜後であれば特に限定されず、例えば画素電極形成後に行ってもよい。
次いで、レジストマスクを除去し、薄膜トランジスタ１７０を覆う保護絶縁層１０６を形
成する。
次に、フォトリソグラフィー工程を行い、レジストマスクを形成し、保護絶縁層１０６の
エッチングによりソース電極層又はドレイン電極層１０５ａ、１０５ｂに達するコンタク
トホールを形成する。また、ここでのエッチングにより第２の端子１２２に達するコンタ
クトホール、接続電極１２０に達するコンタクトホールも形成する。
次いで、レジストマスクを除去した後、透明導電膜を成膜する。透明導電膜の材料として
は、酸化インジウム（Ｉｎ２Ｏ３）やインジウム錫酸化物（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴ
Ｏと略記する）などをスパッタ法や真空蒸着法などを用いて形成する。このような材料の
エッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発
生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ
２Ｏ３―ＺｎＯ）を用いても良い。
次に、フォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不
要な部分を除去して画素電極層１１０を形成する。また、このフォトリソグラフィー工程
において、容量部におけるゲート絶縁層１０２及び保護絶縁層１０６を誘電体として、容
量配線１０８と画素電極層１１０とで保持容量が形成される。また、このフォトリソグラ
フィー工程において、第１の端子及び第２の端子をレジストマスクで覆い端子部に形成さ
れた透明導電膜１２８、１２９を残す。透明導電膜１２８、１２９はＦＰＣとの接続に用
いられる電極または配線となる。第１の端子１２１と直接接続された接続電極１２０上に
形成された透明導電膜１２８は、ゲート配線の入力端子として機能する接続用の端子電極
となる。第２の端子１２２上に形成された透明導電膜１２９は、ソース配線の入力端子と
して機能する接続用の端子電極である。
なお、本実施の形態では、ゲート絶縁層１０２及び保護絶縁層１０６を誘電体として、容
量配線１０８と画素電極層１１０とで保持容量を形成する例を示したが、特に限定されず
、ソース電極またはドレイン電極と同じ材料で構成される電極を容量配線上方に設け、そ
の電極と、容量配線と、それらの間にゲート絶縁層１０２を誘電体として構成する保持容
量を形成し、その電極と画素電極層１１０とを電気的に接続する構成としてもよい。
次いで、レジストマスクを除去し、この段階での断面図を図３に示す。なお、この段階で
の画素部における薄膜トランジスタ１７０の上面図が図４に相当する。
また、図４中のＡ１−Ａ２線に沿った断面図及び図４中のＢ１−Ｂ２線に沿った断面図に
相当する断面図が図３に相当する。図３は、画素部における第２の薄膜トランジスタ１７
０の断面構造と、画素部における容量部の断面構造と、端子部の断面構造を示している。
また、図５（Ａ）、及び図５（Ｂ）は、ソース配線端子部の上面図及び断面図をそれぞれ
図示している。また、図５（Ａ）は図５（Ｂ）中のＤ１−Ｄ２線に沿った断面図に相当す
る。図５（Ａ）において、保護絶縁膜１５４上に形成される透明導電膜１５５は、入力端
子として機能する接続用の端子電極である。また、図５（Ａ）において、端子部では、ゲ
ート配線と同じ材料で形成される電極１５６が、ソース配線と電気的に接続される第２の
端子１５０の下方にゲート絶縁層１５２を介して重なる。電極１５６は第２の端子１５０
とは電気的に接続しておらず、電極１５６を第２の端子１５０と異なる電位、例えばフロ
ーティング、ＧＮＤ、０Ｖなどに設定すれば、ノイズ対策のための容量または静電気対策
のための容量を形成することができる。また、第２の端子１５０は、保護絶縁膜１０６を
介して透明導電膜１５５と電気的に接続している。
ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである
。また、端子部においては、ゲート配線と同電位の第１の端子、ソース配線と同電位の第
２の端子、容量配線と同電位の第３の端子などが複数並べられて配置される。それぞれの
端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
こうして、ＳｉＯｘを含む酸化物半導体層を有する薄膜トランジスタ１７０と保持容量を
有する画素部、及び端子部を完成させることができる。また、同一基板上に駆動回路も形
成することもできる。
アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板
と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と
対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電
極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する端子を端子部に設
ける。この端子は、共通電極を固定電位、例えばＧＮＤ、０Ｖなどに設定するための端子
である。
また、本実施の形態は、図４の画素構成に限定されず、図４とは異なる上面図の例を図６
に示す。図６では容量配線を設けず、画素電極を隣り合う画素のゲート配線と保護絶縁膜
及びゲート絶縁層を介して重ねて保持容量を形成する例であり、この場合、容量配線及び
容量配線と接続する第３の端子は省略することができる。なお、図６において、図４と同
じ部分には同じ符号を用いて説明する。
アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極
を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素
電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極
と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターン
として観察者に認識される。
液晶表示装置の動画表示において、液晶分子自体の応答が遅いため、残像が生じる、また
は動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面
黒表示を１フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。
また、垂直同期周波数を通常の１．５倍若しくは２倍以上にすることで動画特性を改善す
る、所謂、倍速駆動と呼ばれる駆動技術もある。
また、液晶表示装置の動画特性を改善するため、バックライトとして複数のＬＥＤ（発光
ダイオード）光源または複数のＥＬ光源などを用いて面光源を構成し、面光源を構成して
いる各光源を独立して１フレーム期間内で間欠点灯駆動する駆動技術もある。面光源とし
て、３種類以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよい。独立して
複数のＬＥＤを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてＬＥ
Ｄの発光タイミングを同期させることもできる。この駆動技術は、ＬＥＤを部分的に消灯
することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合に
は、消費電力の低減効果が図れる。
これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性
を従来よりも改善することができる。
また、本実施の形態により、電気特性が高く信頼性のよい表示装置を低コストで提供する
ことができる。
また、本実施の形態は実施の形態１と自由に組み合わせることができる。
（実施の形態３）
本実施の形態では、マスク数を低減するため、多階調マスクを用いた露光を行う例を示す
。
また、酸化物半導体層の組成として、生産量が限られている希少金属のインジウムを用い
ない例を示す。加えて、希少金属の一種であるガリウムも酸化物半導体層の組成元素とし
て用いない例を示す。
なお、多階調マスクとは、露光部分、中間露光部分、及び未露光部分に３つの露光レベル
を行うことが可能なマスクであり、透過した光が複数の強度となる露光マスクである。一
度の露光及び現像工程により、複数（代表的には二種類）の厚さの領域を有するレジスト
マスクを形成することが可能である。このため、多階調マスクを用いることで、露光マス
クの枚数を削減することが可能である。
多階調マスクの代表例としては、グレートーンマスクやハーフトーンマスクがある。
グレートーンマスクは、透光性基板及びその上に形成される遮光部並びに回折格子で構成
される。遮光部においては、光の透過率が０％である。一方、回折格子はスリット、ドッ
ト、メッシュ等の光透過部の間隔を、露光に用いる光の解像度限界以下の間隔とすること
により、光の透過率を制御することができる。なお、回折格子は、周期的なスリット、ド
ット、メッシュ、または非周期的なスリット、ドット、メッシュどちらも用いることがで
きる。
ハーフトーンマスクは、透光性基板及びその上に形成される半透過部並びに遮光部で構成
される。半透過部は、ＭｏＳｉＮ、ＭｏＳｉ、ＭｏＳｉＯ、ＭｏＳｉＯＮ、ＣｒＳｉなど
を用いることができる。遮光部は、クロムや酸化クロム等の光を吸収する遮光材料を用い
て形成することができる。ハーフトーンマスクに露光光を照射した場合、遮光部において
は、光透過率は０％であり、遮光部及び半透過部が設けられていない領域では光透過率は
１００％である。また、半透過部においては、１０〜７０％の範囲で調整可能である。半
透過部に於ける光の透過率の調整は、半透過部の材料により調整により可能である。
図１２（Ａ）乃至図１２（Ｅ）は薄膜トランジスタ３６０の作製工程を示す断面図に相当
する。
図１２（Ａ）において、絶縁膜３５７が設けられた基板３５０上にゲート電極層３５１を
設ける。本実施の形態では、絶縁膜３５７として酸化珪素膜（膜厚１００ｎｍ）を用いる
。ゲート電極層３５１上にゲート絶縁層３５２、酸化物半導体膜３８０、ＳｉＯｘを含む
酸化物半導体膜３８１及び導電膜３８３を順に積層する。本実施の形態では、酸化物半導
体膜３８０及びＳｉＯｘを含む酸化物半導体膜３８１として、インジウム、及びガリウム
を含まない酸化物半導体、代表的には、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ａ
ｌ−Ｚｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体を用いる。本実施の形態では、酸化物半導体
膜３８０としてスパッタ法を用いたＳｎ−Ｚｎ−Ｏ系の酸化物半導体を用いる。また、Ｓ
ｉＯｘを含む酸化物半導体膜３８１としてＳｎ−Ｚｎ−Ｏ系の酸化物半導体を用いる。
ゲート絶縁層３５２、酸化物半導体膜３８０、ＳｉＯｘを含む酸化物半導体膜３８１、導
電膜３８３上にマスク３８４を形成する。
本実施の形態では、マスク３８４を形成するために多階調（高階調）マスクを用いた露光
を行う例を示す。
透過した光が複数の強度となる多階調マスクを用いて露光した後、現像することで、図１
２（Ｂ）に示すように膜厚の異なる領域を有するマスク３８４を形成することができる。
多階調マスクを用いることで、露光マスクの枚数を削減することが可能である。
次に、マスク３８４を用いて第１のエッチング工程を行い、酸化物半導体膜３８０、Ｓｉ
Ｏｘを含む酸化物半導体膜３８１、導電膜３８３をエッチングし島状に加工する。この結
果、パターニングされた酸化物半導体層３９０、ＳｉＯｘを含む酸化物半導体層３８５、
導電層３８７を形成することができる（図１２（Ｂ）参照。）。
次に、マスク３８４をアッシングする。この結果、マスクの面積が縮小し、厚さが薄くな
る。このとき、膜厚の薄い領域のマスクのレジスト（ゲート電極層３５１の一部と重畳す
る領域）は除去され、分離されたマスク３８８を形成することができる（図１２（Ｃ）参
照。）。
マスク３８８を用いてＳｉＯｘを含む酸化物半導体層３８５、導電層３８７を第２のエッ
チング工程によりエッチングし、ＳｉＯｘを含む半導体層３５３、ソース電極層又はドレ
イン電極層３５５ａ、３５５ｂを形成する。（図１２（Ｄ）参照。）。なお、ＳｉＯｘを
含む半導体層３５３は一部のみがエッチングされ、溝部（凹部）を有する半導体層となり
、かつ端部においても、一部エッチングされ露出した形状となる。
ＳｉＯｘを含む酸化物半導体膜３８１、導電膜３８３を第１のエッチング工程でドライエ
ッチングすると、ＳｉＯｘを含む酸化物半導体膜３８１、導電膜３８３は異方的にエッチ
ングされるため、マスク３８４の端部と、ＳｉＯｘを含む酸化物半導体層３８５、導電層
３８７の端部は一致し、連続的な形状となる。
同様にＳｉＯｘを含む酸化物半導体層３８５、導電層３８７を第２のエッチング工程でド
ライエッチングすると、ＳｉＯｘを含む酸化物半導体層３８５、導電層３８７は異方的に
エッチングされるため、マスク３８８の端部と、ＳｉＯｘを含む半導体層３５３の凹部及
び端部、ソース電極層又はドレイン電極層３５５ａ、３５５ｂの端部は一致し、連続的な
形状となる。
また、本実施の形態では、ＳｉＯｘを含む半導体層３５３、ソース電極層又はドレイン電
極層３５５ａ、３５５ｂの端部は同じテーパー角で連続的に積層されている形状を示すが
、エッチング条件や、酸化物半導体層及び導電層の材料によって、エッチングレートが異
なるため、それぞれ異なるテーパー角や不連続な端部形状を有する場合もある。
この後、マスク３８８を除去する。
次いで、酸素を含む雰囲気で２００℃〜６００℃の加熱を行う（図１２（Ｅ）参照。）。
以上の工程で、酸化物半導体層３９０上にＳｉＯｘを含む半導体層３５３の積層を有する
チャネルエッチ型の薄膜トランジスタ３６０を作製することができる。
本実施の形態のように、多階調マスクにより形成した複数（代表的には二種類）の厚さの
領域を有するレジストマスクを用いると、レジストマスクの数を減らすことができるため
、工程簡略化、低コスト化が計れる。
さらに、本実施の形態に示したように、酸化物半導体層にインジウム及びガリウムを用い
ないことによって酸化物半導体ターゲットの価格を低減することができるため、低コスト
化が図れる。
よって、半導体装置を低コストで生産性よく作製することができる。
本実施の形態においては、駆動回路に配置する薄膜トランジスタも画素部に配置する薄膜
トランジスタも酸化物半導体層３９０上にＳｉＯｘを含む半導体層３５３の積層を有する
逆スタガ型の薄膜トランジスタ３６０とする例を示した。即ち、本実施の形態は、同一基
板上に駆動回路も作製した場合、駆動回路と画素部との薄膜トランジスタの構造はほぼ同
一となる例である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
例えば、本実施の形態では、酸化物半導体膜３８０としてスパッタ法を用いたＳｎ−Ｚｎ
−Ｏ系の酸化物半導体を用い、ＳｉＯｘを含む酸化物半導体膜３８１としてＳｎ−Ｚｎ−
Ｏ系の酸化物半導体を用いる積層の例を示したが、特に限定されず、実施の形態２に示す
ように単層としてもよく、例えばＳｉＯｘを含むＳｎ−Ｚｎ−Ｏ系の酸化物半導体を用い
る薄膜トランジスタを作製することもできる。
（実施の形態４）
本実施の形態では、チャネルストップ型の薄膜トランジスタ４３０の一例について図１３
（Ａ）及び図１３（Ｂ）を用いて説明する。また、図１３（Ｂ）は薄膜トランジスタの上
面図の一例であり、図中Ｚ１―Ｚ２の鎖線で切断した断面図が図１３（Ａ）に相当する。
また、薄膜トランジスタ４３０の酸化物半導体層にインジウムを含まない酸化物半導体材
料を用いる例を示す。
図１３（Ａ）において、基板４００上にゲート電極４０１を設ける。次いで、ゲート電極
４０１を覆うゲート絶縁層４０２上には、第１の酸化物半導体層４０３と、第２の酸化物
半導体層４０５とを設ける。
本実施の形態では、第１の酸化物半導体層４０３としてスパッタ法を用いたＧａ−Ｚｎ−
Ｏ系の酸化物半導体を用いる。また、第２の酸化物半導体層４０５としてＳｉＯｘを含む
Ｓｎ−Ｚｎ−Ｏ系の酸化物半導体を用いる。本実施の形態では、第１の酸化物半導体層４
０３及び、第２の酸化物半導体層４０５として、インジウムを含まない酸化物半導体、代
表的には、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系
、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体を用いる。
次いで、第２の酸化物半導体層４０５上にはチャネル保護層４１８を接して設ける。チャ
ネル保護層４１８を設けることによって、第２の酸化物半導体層４０５のチャネル形成領
域に対する工程時におけるダメージ（エッチング時のプラズマやエッチング剤による膜減
りや、酸化など）を防ぐことができる。従って薄膜トランジスタ４３０の信頼性を向上さ
せることができる。
チャネル保護層４１８としては、無機材料（酸化珪素、窒化珪素、酸化窒化珪素、窒化酸
化珪素など）を用いることができる。作製法としては、プラズマＣＶＤ法や熱ＣＶＤ法な
どの気相成長法やスパッタリング法を用いることができる。チャネル保護層４１８は成膜
後にエッチングにより形状を加工して形成する。ここでは、スパッタ法により酸化シリコ
ン膜を形成し、フォトリソグラフィーによるマスクを用いてエッチング加工することでチ
ャネル保護層４１８を形成する。
次いで、チャネル保護層４１８及び第２の酸化物半導体層４０５上にｎ＋層４０６ａ、４
０６ｂを形成する。本実施の形態では、ソース領域又はドレイン領域として機能するｎ＋
層４０６ａ、４０６ｂは、Ｇａ−Ｚｎ−Ｏ系非単結晶膜であり、第１の酸化物半導体層４
０３、第２の酸化物半導体層４０５の成膜条件とは異なる成膜条件で形成され、より低抵
抗な酸化物半導体層である。また、ｎ＋層４０６ａ、４０６ｂは、窒素を含ませたＧａ−
Ｚｎ−Ｏ系非単結晶膜、即ちＧａ−Ｚｎ−Ｏ−Ｎ系非単結晶膜（ＧＺＯＮ膜とも呼ぶ）を
用いてもよい。
次いで、ｎ＋層４０６ａ上に第１配線４０９、ｎ＋層４０６ｂ上に第２配線４１０をそれ
ぞれ形成する。第１配線４０９及び第２配線４１０は、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、
Ｗから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わ
せた合金膜等を用いる。
ｎ＋層４０６ａ、４０６ｂを設けることにより、金属層である第１配線４０９、第２配線
４１０と、第２の酸化物半導体層４０５との間を良好な接合としてショットキー接合に比
べて熱的にも安定動作を有せしめる。また、チャネルのキャリアを供給する（ソース側）
、またはチャネルのキャリアを安定して吸収する（ドレイン側）、または抵抗成分を配線
との界面に作らないためにも積極的にｎ＋層を設けると効果的である。また低抵抗化によ
り、高いドレイン電圧でも良好な移動度を保持することができる。
また、上述したｎ＋層４０６ａ、４０６ｂを有する構造に限定されず、例えば、ｎ＋層を
設けない構造としてもよい。その場合の薄膜トランジスタ１９１の断面図の一例を図１３
（Ｃ）に示す。なお、図１３（Ｃ）において、ｎ＋層を設けない以外の構造は図１３（Ａ
）と同一であるため、同じ箇所には同じ符号を用いて図示する。
次いで、２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理を行うことが好ま
しい。ここでは炉に入れ、大気雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理
により第１の酸化物半導体層４０３及び第２の酸化物半導体層４０５の原子レベルの再配
列が行われる。この熱処理によりキャリアの移動を阻害する歪が解放されるため、ここで
の熱処理（光アニールも含む）は重要である。また、ここでの熱処理で第２の酸化物半導
体層４０５の結晶化は第２の酸化物半導体層４０５に含まれるＳｉＯｘにより阻害され、
大部分が非晶質状態を維持することができる。なお、熱処理を行うタイミングは、第２の
酸化物半導体層４０５の成膜後であれば特に限定されず、例えば画素電極形成後に行って
もよい。
さらに、本実施の形態のように、酸化物半導体層にインジウムを用いないことによって、
材料として枯渇する恐れのあるインジウムを用いずに済む。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
例えば、本実施の形態では、第１の酸化物半導体層４０３としてスパッタ法を用いたＧａ
−Ｚｎ−Ｏ系の酸化物半導体を用い、第２の酸化物半導体層４０５としてＳｉＯｘを含む
Ｓｎ−Ｚｎ−Ｏ系の酸化物半導体を用いる積層の例を示したが、特に限定されず、実施の
形態２に示すように単層としてもよく、例えばＳｉＯｘを含むＳｎ−Ｚｎ−Ｏ系の酸化物
半導体を用いる薄膜トランジスタを作製することもできる。
（実施の形態５）
本実施の形態では、２つのｎチャネル型の薄膜トランジスタ７６０、７６１を用いてイン
バータ回路を構成する例を説明する。また、薄膜トランジスタ７６０、７６１の酸化物半
導体層にガリウムを含まない酸化物半導体材料を用いる例を示す。
画素部を駆動するための駆動回路は、インバータ回路、容量、抵抗などを用いて構成する
。２つのｎチャネル型ＴＦＴを組み合わせてインバータ回路を形成する場合、エンハンス
メント型トランジスタとデプレッション型トランジスタとを組み合わせて形成する場合（
以下、ＥＤＭＯＳ回路という）と、エンハンスメント型ＴＦＴ同士で形成する場合（以下
、ＥＥＭＯＳ回路という）がある。なお、ｎチャネル型ＴＦＴのしきい値電圧が正の場合
は、エンハンスメント型トランジスタと定義し、ｎチャネル型ＴＦＴのしきい値電圧が負
の場合は、デプレッション型トランジスタと定義し、本明細書を通してこの定義に従うも
のとする。
画素部と駆動回路は、同一基板上に形成し、画素部においては、マトリクス状に配置した
エンハンスメント型トランジスタを用いて画素電極への電圧印加のオンオフを切り替える
。
駆動回路のインバータ回路の断面構造を図１４（Ａ）に示す。図１４（Ａ）において、基
板７４０上に第１のゲート電極７４１及び第２のゲート電極７４２を設ける。第１のゲー
ト電極７４１及び第２のゲート電極７４２の材料は、モリブデン、チタン、クロム、タン
タル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれ
らを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
また、第１のゲート電極７４１及び第２のゲート電極７４２を覆うゲート絶縁層７４３上
には、第１配線７４９、第２配線７５０、及び第３配線７５１を設け、第２の配線７５０
は、ゲート絶縁層７４３に形成されたコンタクトホール７４４を介して第２のゲート電極
７４２と直接接続する。
また、第１配線７４９、第２配線７５０、及び第３配線７５１上にはｎ＋層７５５ａ、７
５５ｂ、７５６ａ、７５６ｂを形成する。本実施の形態では、ソース領域又はドレイン領
域として機能するｎ＋層７５５ａ、７５５ｂ、７５６ａ、７５６ｂは、Ｇａ−Ｚｎ−Ｏ系
非単結晶膜である。また、ｎ＋層７５５ａ、７５５ｂ、７５６ａ、７５６ｂは、窒素を含
ませたＧａ−Ｚｎ−Ｏ系非単結晶膜、即ちＧａ−Ｚｎ−Ｏ−Ｎ系非単結晶膜（ＧＺＯＮ膜
とも呼ぶ）を用いてもよい。
また、第１のゲート電極７４１と重なる位置で、第１配線７４９及び第２配線７５０上に
ｎ＋層７５５ａ、７５５ｂを介して第１の酸化物半導体層７４８、及びＳｉＯｘを含む第
２の酸化物半導体層７４５と、第２のゲート電極７４２と重なる位置で、第２配線７５０
及び第３配線７５１上にｎ＋層７５６ａ、７５６ｂを介して第３の酸化物半導体層７４６
、及びＳｉＯｘを含む第４の酸化物半導体層７４７とを設ける。
本実施の形態では、第１の酸化物半導体層７４８、及び第３の酸化物半導体層７４６とし
てスパッタ法を用いたＩｎ−Ｚｎ−Ｏ系の酸化物半導体を用いる。また、第２の酸化物半
導体層７４５及び第４の酸化物半導体層７４７としてＳｉＯｘを含むＳｎ−Ｚｎ−Ｏ系の
酸化物半導体を用いる。本実施の形態では、第１の酸化物半導体層７４８、第２の酸化物
半導体層７４５、第３の酸化物半導体層７４６、及び第４の酸化物半導体層７４７として
、ガリウムを含まない酸化物半導体、代表的には、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ
−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−
Ｚｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体を用いる。
薄膜トランジスタ７６０は、第１のゲート電極７４１と、ゲート絶縁層７４３を介して第
１のゲート電極７４１と重なる第１の酸化物半導体層７４８、及びＳｉＯｘを含む第２の
酸化物半導体層７４５とを有し、第１配線７４９は、接地電位の電源線（接地電源線）で
ある。この接地電位の電源線は、負の電圧ＶＤＬが印加される電源線（負電源線）として
もよい。
また、薄膜トランジスタ７６１は、第２のゲート電極７４２と、ゲート絶縁層７４３を介
して第２のゲート電極７４２と重なる第３の酸化物半導体層７４６、及びＳｉＯｘを含む
第４の酸化物半導体層７４７とを有し、第３配線７５１は、正の電圧ＶＤＤが印加される
電源線（正電源線）である。
図１４（Ａ）に示すように、第１の酸化物半導体層７４８と第３の酸化物半導体層７４６
の両方に電気的に接続する第２の配線７５０は、ゲート絶縁層７４３に形成されたコンタ
クトホール７４４を介して薄膜トランジスタ７６１の第２のゲート電極７４２と直接接続
する。第２の配線７５０と第２のゲート電極７４２とを直接接続させることにより、良好
なコンタクトを得ることができ、接触抵抗を低減することができる。第２のゲート電極７
４２と第２配線７５０を他の導電膜、例えば透明導電膜を介して接続する場合に比べて、
コンタクトホールの数の低減、コンタクトホールの数の低減による占有面積の縮小を図る
ことができる。
また、駆動回路のインバータ回路の上面図を図１４（Ｂ）に示す。図１４（Ｂ）において
、鎖線Ｙ１−Ｙ２で切断した断面が図１４（Ａ）に相当する。
また、ｎ＋層を設けない薄膜トランジスタ７６２、７６３を用いたインバータ回路の作製
工程の一例を図１５（Ａ）、図１５（Ｂ）、及び図１５（Ｃ）に示す。
基板７４０上に、スパッタ法により第１の導電膜を形成し、第１のフォトマスクを用いて
選択的に第１の導電膜のエッチングを行い、第１のゲート電極７４１及び第２のゲート電
極７４２を形成する。次いで、第１のゲート電極７４１及び第２のゲート電極７４２を覆
うゲート絶縁層７４３をプラズマＣＶＤ法またはスパッタ法を用いて形成する。ゲート絶
縁層７４３は、ＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコ
ン層、酸化窒化シリコン層又は窒化酸化シリコン層を単層で又は積層して形成することが
できる。また、ゲート絶縁層７４３として、有機シランガスを用いたＣＶＤ法により酸化
シリコン層を形成することも可能である。
次いで、第２のフォトマスクを用いてゲート絶縁層７４３を選択的にエッチングして第２
のゲート電極７４２に達するコンタクトホール７４４を形成する。ここまでの段階での断
面図が図１５（Ａ）に相当する。
次いで第２の導電膜をスパッタ法により成膜し、第３のフォトマスクを用いて選択的に導
電膜のエッチングを行い、第１配線７４９、第２配線７５０、及び第３配線７５１を形成
する。第３配線７５１は、コンタクトホール７４４を介して第２のゲート電極７４２と直
接接する。
次いで、第１の酸化物半導体膜と、ＳｉＯｘを含む第２の酸化物半導体膜の積層をスパッ
タ法により成膜する。なお、第１の酸化物半導体膜をスパッタ法により成膜する前に、ア
ルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層７４３の表
面及びコンタクトホール７４４の底面に付着しているゴミを除去することが好ましい。逆
スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源
を用いて電圧を印加して基板にプラズマを形成して表面を改質する方法である。なお、ア
ルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素
、水素、Ｎ２Ｏなどを加えた雰囲気で行ってもよい。また、アルゴン雰囲気にＣｌ２、Ｃ
Ｆ４などを加えた雰囲気で行ってもよい。
次いで、第４のフォトマスクを用いて選択的に、第１の酸化物半導体膜及びＳｉＯｘを含
む第２の酸化物半導体膜のエッチングを行う。このエッチングにより第１のゲート電極７
４１上に第１の酸化物半導体層７４８、及びＳｉＯｘを含む第２の酸化物半導体層７４５
の積層が形成され、第２のゲート電極７４２上に第３の酸化物半導体層７４６、及びＳｉ
Ｏｘを含む第４の酸化物半導体層７４７の積層が形成される。
次いで、保護層７５２を形成し、第５のフォトマスクを用いて保護層７５２を選択的にエ
ッチングしてコンタクトホールを形成した後、第３の導電膜を形成する。最後に第６のフ
ォトマスクを用いて第３の導電膜を選択的にエッチングして第２配線７５０と電気的に接
続する接続配線７５３を形成する。ここまでの段階での断面図が図１５（Ｃ）に相当する
。
保護層７５２としては、無機材料（酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素な
ど）を用いることができる。作製法としては、プラズマＣＶＤ法や熱ＣＶＤ法などの気相
成長法やスパッタリング法を用いることができる。
次いで、２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理を行うことが好ま
しい。ここでは炉に入れ、大気雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理
により第１の酸化物半導体層７４８、第２の酸化物半導体層７４５、第３の酸化物半導体
層７４６、及び第４の酸化物半導体層７４７の原子レベルの再配列が行われる。この熱処
理によりキャリアの移動を阻害する歪が解放されるため、ここでの熱処理（光アニールも
含む）は重要である。なお、熱処理を行うタイミングは、第２の酸化物半導体層７４５の
成膜後であれば特に限定されず、例えば画素電極形成後に行ってもよい。
さらに、本実施の形態のように、酸化物半導体層にガリウムを用いないことによって、材
料として製造コストのかかるガリウムを含むターゲットを用いずに済む。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
例えば、本実施の形態では、第１の酸化物半導体層７４８、及び第３の酸化物半導体層７
４６としてスパッタ法を用いたＩｎ−Ｚｎ−Ｏ系の酸化物半導体を用い、第２の酸化物半
導体層７４５及び第４の酸化物半導体層７４７としてＳｉＯｘを含むＳｎ−Ｚｎ−Ｏ系の
酸化物半導体を用いる積層の例を示したが、特に限定されず、実施の形態２に示すように
単層としてもよく、例えばＳｉＯｘを含むＳｎ−Ｚｎ−Ｏ系の酸化物半導体を用いる薄膜
トランジスタを作製することもできる。
（実施の形態６）
本実施の形態では、トップゲート型の薄膜トランジスタ３３０の一例について図１６（Ａ
）及び図１６（Ｂ）を用いて説明する。また、図１６（Ｂ）は薄膜トランジスタの上面図
の一例であり、図中Ｐ１―Ｐ２の鎖線で切断した断面図が図１６（Ａ）に相当する。
図１６（Ａ）において、基板３００上に第１配線３０９と第２配線３１０を形成する。な
お、第１配線３０９と第２配線３１０は、ソース電極又はドレイン電極として機能する。
次いで、第１配線３０９と第２配線３１０上にＳｉＯｘを含む第１の酸化物半導体層３０
４と、第２の酸化物半導体層３０５を形成する。本実施の形態では、第１の酸化物半導体
層３０４としてＳｉＯｘを含むＳｎ−Ｚｎ−Ｏ系の酸化物半導体を用いる。また、第２の
酸化物半導体層３０５としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の非単結晶膜を用いる。
また、第１の酸化物半導体層３０４において、膜厚方向におけるＳｉ元素濃度が、後に形
成されるゲート電極に近い側からゲート電極に遠い側に増加する濃度勾配を有する酸化物
半導体層を含んでいてもよい。
次いで、第２の酸化物半導体層３０５、第１配線３０９、及び第２配線３１０を覆うゲー
ト絶縁層３０３を形成する。
次いで、２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理を行うことが好ま
しい。ここでは炉に入れ、大気雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理
により第１の酸化物半導体層３０４及び第２の酸化物半導体層３０５の原子レベルの再配
列が行われる。この熱処理によりキャリアの移動を阻害する歪が解放されるため、ここで
の熱処理（光アニールも含む）は重要である。
次いで、ゲート絶縁層３０３上に、第１の酸化物半導体層３０４が基板３００と接する領
域と重なる位置にゲート電極３０１を設ける。
以上の工程でトップゲート構造の薄膜トランジスタ３３０を作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
例えば、本実施の形態では、第１の酸化物半導体層３０４としてスパッタ法を用いたＳｉ
Ｏｘを含むＳｎ−Ｚｎ−Ｏ系の酸化物半導体を用い、第２の酸化物半導体層３０５として
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体を用いる積層の例を示したが、特に限定されず、
単層としてもよく、例えばＳｉＯｘを含むＳｎ−Ｚｎ−Ｏ系の酸化物半導体を用いる薄膜
トランジスタを作製することもできる。
（実施の形態７）
本実施の形態では、トップゲート型の薄膜トランジスタ６３０の一例について図１７（Ａ
）及び図１７（Ｂ）を用いて説明する。また、図１７（Ｂ）は薄膜トランジスタの上面図
の一例であり、図中Ｒ１―Ｒ２の鎖線で切断した断面図が図１７（Ａ）に相当する。
図１７（Ａ）において、基板６００上にＳｉＯｘを含む第１の酸化物半導体層６０４と、
第２の酸化物半導体層６０５を形成する。本実施の形態では、第１の酸化物半導体層６０
４としてＳｉＯｘを含むＳｎ−Ｚｎ−Ｏ系の酸化物半導体を用いる。また、第２の酸化物
半導体層６０５としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の非単結晶膜を用いる。
また、第１の酸化物半導体層６０４において、膜厚方向におけるＳｉ元素濃度が、後に形
成されるゲート電極に近い側からゲート電極に遠い側に増加する濃度勾配を有する酸化物
半導体層を含んでいてもよい。
次いで、第２の酸化物半導体層６０５上にｎ＋層６０６ａ、６０６ｂを形成する。本実施
の形態では、ソース領域又はドレイン領域として機能するｎ＋層６０６ａ、６０６ｂは、
Ｇａ−Ｚｎ−Ｏ系非単結晶膜である。また、ｎ＋層６０６ａ、６０６ｂは、窒素を含ませ
たＧａ−Ｚｎ−Ｏ系非単結晶膜、即ちＧａ−Ｚｎ−Ｏ−Ｎ系非単結晶膜（ＧＺＯＮ膜とも
呼ぶ）を用いてもよい。
次いで、ｎ＋層６０６ａ、６０６ｂ上に第１配線６０９と第２配線６１０を形成する。な
お、第１配線６０９と第２配線６１０は、ソース電極又はドレイン電極として機能する。
次いで、第１配線６０９と第２配線６１０上にゲート絶縁層６０３を形成する。
次いで、第２の酸化物半導体層６０５がゲート絶縁層６０３と接する領域と重なる位置に
ゲート電極６０１をゲート絶縁層６０３上に設ける。
次いで、２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理を行うことが好ま
しい。ここでは炉に入れ、大気雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理
により第１の酸化物半導体層６０４及び第２の酸化物半導体層６０５の原子レベルの再配
列が行われる。この熱処理によりキャリアの移動を阻害する歪が解放されるため、ここで
の熱処理（光アニールも含む）は重要である。
以上の工程でトップゲート構造の薄膜トランジスタ６３０を作製することができる。
また、上述したｎ＋層６０６ａ、６０６ｂを有する構造に限定されず、例えば、ｎ＋層を
設けない構造としてもよい。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
例えば、本実施の形態では、第１の酸化物半導体層６０４としてスパッタ法を用いたＳｉ
Ｏｘを含むＳｎ−Ｚｎ−Ｏ系の酸化物半導体を用い、第２の酸化物半導体層６０５として
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体を用いる積層の例を示したが、特に限定されず、
単層としてもよく、例えばＳｉＯｘを含むＳｎ−Ｚｎ−Ｏ系の酸化物半導体を用いる薄膜
トランジスタを作製することもできる。
（実施の形態８）
本実施の形態では、半導体装置として発光表示装置の一例を示す。表示装置の有する表示
素子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いて示す。エ
レクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化
合物であるかによって区別され、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれてい
る。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
図１８は、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示
す図である。
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここで
は酸化物半導体層（代表的には、ＳｉＯｘを含むＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜）を
チャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素に２つ用いる例を示
す。
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、
発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４
０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一
方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆
動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、
ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０
７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。
発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同一
基板上に形成される共通電位線と電気的に接続され、その接続部分を共通接続部とすれば
よい。
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されてい
る。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源
電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設
定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加
して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位
と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれ
ぞれの電位を設定する。
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略する
ことも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域
とゲート電極との間で容量が形成されていてもよい。
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、
駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるような
ビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。
駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも
高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、
（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異な
らせることで、図１８と同じ画素構成を用いることができる。
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４
の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４
０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向し
きい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデ
オ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジ
スタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジス
タ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子
６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
なお、図１８に示す画素構成は、これに限定されない。例えば、図１８に示す画素に新た
にスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
次に、発光素子の構成について、図１９を用いて説明する。ここでは、駆動用ＴＦＴがｎ
型の場合を例に挙げて、画素の断面構造について説明する。図１９（Ａ）（Ｂ）（Ｃ）の
半導体装置に用いられる駆動用ＴＦＴであるＴＦＴ７００１、７０１１、７０２１は、実
施の形態２で示す第２の薄膜トランジスタ１７０と同様に作製でき、ＳｉＯｘを含む酸化
物半導体膜を半導体層として含む薄膜トランジスタである。
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そ
して、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取
り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対
側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発
光素子にも適用することができる。
上面射出構造の発光素子について図１９（Ａ）を用いて説明する。
図１９（Ａ）に、駆動用ＴＦＴであるＴＦＴ７００１がｎ型で、発光素子７００２から発
せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。ＴＦＴ７００１は、
半導体層として、酸化シリコンを含むＩｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体を用いる。酸
化シリコンなどの不純物を含ませておくことで、３００℃乃至６００℃の熱処理を行って
も、該酸化物半導体の結晶化又は微結晶粒の生成を防ぐことができる。図１９（Ａ）では
、発光素子７００２の陰極７００３と駆動用ＴＦＴであるＴＦＴ７００１が電気的に接続
されており、陰極７００３上に発光層７００４、陽極７００５が順に積層されている。陰
極７００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば様々の材料を用い
ることができる。例えば、Ｃａ、Ａｌ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして発光層
７００４は、単数の層で構成されていても、複数の層が積層されるように構成されていて
もどちらでも良い。複数の層で構成されている場合、陰極７００３上に電子注入層、電子
輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設
ける必要はない。陽極７００５は光を透過する透光性を有する導電性材料を用いて形成し
、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム
亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物
、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を
添加したインジウム錫酸化物などの透光性を有する導電膜を用いても良い。
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に
相当する。図１９（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢
印で示すように陽極７００５側に射出する。
次に、下面射出構造の発光素子について図１９（Ｂ）を用いて説明する。駆動用ＴＦＴ７
０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０１３側に射出する場合の
、画素の断面図を示す。ＴＦＴ７０１１は、半導体層として、酸化シリコンを含むＩｎ−
Ａｌ−Ｚｎ−Ｏ系酸化物半導体を用いる。酸化シリコンなどの不純物を含ませておくこと
で、３００℃乃至６００℃の熱処理を行っても、該酸化物半導体の結晶化又は微結晶粒の
生成を防ぐことができる。図１９（Ｂ）では、駆動用ＴＦＴ７０１１と電気的に接続され
た透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３が成膜されてお
り、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。なお、陽極
７０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮
蔽膜７０１６が成膜されていてもよい。陰極７０１３は、図１９（Ａ）の場合と同様に、
仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚
は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの
膜厚を有するアルミニウム膜を、陰極７０１３として用いることができる。そして発光層
７０１４は、図１９（Ａ）と同様に、単数の層で構成されていても、複数の層が積層され
るように構成されていてもどちらでも良い。陽極７０１５は光を透過する必要はないが、
図１９（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。そし
て遮蔽膜７０１６は、例えば光を反射する金属等を用いることができるが、金属膜に限定
されない。例えば黒の顔料を添加した樹脂等を用いることもできる。
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２
に相当する。図１９（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、
矢印で示すように陰極７０１３側に射出する。
次に、両面射出構造の発光素子について、図１９（Ｃ）を用いて説明する。図１９（Ｃ）
では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、
発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４、
陽極７０２５が順に積層されている。ＴＦＴ７０２１は、半導体層として、酸化シリコン
を含むＳｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体を用いる。酸化シリコンなどの不純物を含ま
せておくことで、３００℃乃至６００℃の熱処理を行っても、該酸化物半導体の結晶化又
は微結晶粒の生成を防ぐことができる。陰極７０２３は、図１９（Ａ）の場合と同様に、
仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚
は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３とし
て用いることができる。そして発光層７０２４は、図１９（Ａ）と同様に、単数の層で構
成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７
０２５は、図１９（Ａ）と同様に、光を透過する透光性を有する導電性材料を用いて形成
することができる。
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０
２２に相当する。図１９（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光
は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機Ｅ
Ｌ素子を設けることも可能である。
なお本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と
発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流
制御用ＴＦＴが接続されている構成であってもよい。
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製す
ることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態９）
本実施の形態では、半導体装置として電子ペーパーの一例を示す。
図２０（Ａ）は、アクティブマトリクス型の電子ペーパーを示す断面図である。半導体装
置に用いられる表示部に配置される薄膜トランジスタ５８１としては、実施の形態２で示
す薄膜トランジスタ１７０と同様に作製でき、酸化物半導体膜を半導体層として含む電気
特性の高い薄膜トランジスタである。本実施の形態では、酸化シリコンを含むＺｎ−Ｏ系
の酸化物半導体を半導体層として含む電気特性の高い薄膜トランジスタを用いる。
図２０（Ａ）の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。
ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極
層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に
電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
基板５８０と基板５９６との間に封止される薄膜トランジスタ５８１はボトムゲート構造
の薄膜トランジスタであり、ソース電極層又はドレイン電極層によって第１の電極層５８
７と、絶縁層５８３、５８４、５８５に形成する開口で接しており電気的に接続している
。第１の電極層５８７と第２の電極層５８８との間には黒色領域５９０ａ及び白色領域５
９０ｂを有し、周りに液体で満たされているキャビティ５９４を含む球形粒子５８９が設
けられており、球形粒子５８９の周囲は樹脂等の充填材５９５で充填されている（図２０
（Ａ）参照。）。
本実施の形態においては、第１の電極層５８７が画素電極に相当し、第２の電極層５８８
が共通電極に相当する。第２の電極層５８８は、薄膜トランジスタ５８１と同一基板上に
設けられる共通電位線と電気的に接続される。共通接続部において、一対の基板間に配置
される導電性粒子を介して第２の電極層５８８と共通電位線とを電気的に接続することが
できる。
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体
と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２０
０μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられ
るマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白
い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この
原理を応用した表示素子が電気泳動表示素子であり、電子ペーパーとよばれている。電気
泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、ま
た消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部
に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため
、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備する半導
体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくことが可能と
なる。
実施の形態２に示す工程により薄膜トランジスタを作製することで、半導体装置として製
造コストが低減された電子ペーパーを作製することができる。電子ペーパーは、情報を表
示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペ
ーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物の車内広告、ク
レジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例
を図２０（Ｂ）に示す。
図２０（Ｂ）は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、
筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐
体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動
作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能
となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図２０（Ｂ）では表示部２７０５）に文章を表示し、左側の
表示部（図２０（Ｂ）では表示部２７０７）に画像を表示することができる。
また、図２０（Ｂ）では、筐体２７０１に操作部などを備えた例を示している。例えば、
筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備え
ている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面
にキーボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の
裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよび
ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備え
る構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構
成としてもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態１０）
酸化物半導体層を用いた薄膜トランジスタを含む半導体装置は、さまざまな電子機器（遊
技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（
テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタル
カメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯
電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの
大型ゲーム機などが挙げられる。
図２１（Ａ）は、テレビジョン装置９６０１の一例を示している。テレビジョン装置９６
０１は、筐体に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示
することが可能である。また、ここでは、壁９６００に固定して筐体の裏側を支持した構
成を示している。
テレビジョン装置９６０１の操作は、筐体が備える操作スイッチや、別体のリモコン操作
機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９
により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を
操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０
から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
なお、テレビジョン装置９６０１は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図２１（Ｂ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成さ
れており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部
９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図
２１（Ｂ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８
６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９
８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、
化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振
動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備え
ている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも半導体装
置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる
。図２１（Ｂ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータ
を読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有
する機能を有する。なお、図２１（Ｂ）に示す携帯型遊技機が有する機能はこれに限定さ
れず、様々な機能を有することができる。
図２２（Ａ）は、携帯電話機１０００の一例を示している。携帯電話機１０００は、筐体
１００１に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１０
０４、スピーカ１００５、マイク１００６などを備えている。
図２２（Ａ）に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情
報を入力ことができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部
１００２を指などで触れることにより行うことができる。
表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表
示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示
モードと入力モードの２つのモードが混合した表示＋入力モードである。
例えば、電話を掛ける、或いはメールを作成する場合は、表示部１００２を文字の入力を
主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合
、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好
ましい。
また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを
有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表
示部１００２の画面表示を自動的に切り替えるようにすることができる。
また、画面モードの切り替えは、表示部１００２を触れること、又は筐体１００１の操作
ボタン１００３の操作により行われる。また、表示部１００２に表示される画像の種類に
よって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画の
データであれば表示モード、テキストデータであれば入力モードに切り替える。
また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示
部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。
表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１０
０２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことがで
きる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシ
ング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
図２２（Ｂ）も携帯電話機の一例である。図２２（Ｂ）の携帯電話機は、筐体９４１１に
、表示部９４１２、及び操作ボタン９４１３を含む表示装置９４１０と、筐体９４０１に
操作ボタン９４０２、外部入力端子９４０３、マイク９４０４、スピーカ９４０５、及び
着信時に発光する発光部９４０６を含む通信装置９４００とを有しており、表示機能を有
する表示装置９４１０は電話機能を有する通信装置９４００と矢印の２方向に脱着可能で
ある。よって、表示装置９４１０と通信装置９４００の短軸同士を取り付けることも、表
示装置９４１０と通信装置９４００の長軸同士を取り付けることもできる。また、表示機
能のみを必要とする場合、通信装置９４００より表示装置９４１０を取り外し、表示装置
９４１０を単独で用いることもできる。通信装置９４００と表示装置９４１０とは無線通
信又は有線通信により画像又は入力情報を授受することができ、それぞれ充電可能なバッ
テリーを有する。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
１００：基板
１０１：ゲート電極層
１０２：ゲート絶縁層
１０３：ＳｉＯｘを含む酸化物半導体層１０３
１０５ａ、１０５ｂ：ソース電極層又はドレイン電極層
１０６：保護絶縁層
１９０：薄膜トランジスタ
１９３：第１の酸化物半導体層

Claims (6)

  1. ゲート電極と、
    ゲート絶縁層と、
    第１の酸化物半導体層と、
    前記第１の酸化物半導体層と接する領域を有する、第２の酸化物半導体層と、を有し、
    前記第１の酸化物半導体層は、Ｚｎを有し、
    前記第２の酸化物半導体層は、Ｓｉを有し、
    前記第２の酸化物半導体層は、Ｉｎを有さず、
    前記第２の酸化物半導体層の膜厚方向におけるＳｉ濃度は、前記ゲート電極に近い側から、前記ゲート電極と遠い側へ向かって増加する勾配を有することを特徴とする半導体装置。
  2. ゲート電極と、
    ゲート絶縁層と、
    第１の酸化物半導体層と、
    前記第１の酸化物半導体層と接する領域を有する、第２の酸化物半導体層と、を有し、
    前記第１の酸化物半導体層は、Ｚｎを有し、
    前記第２の酸化物半導体層は、Ｚｎと、Ｓｉとを有し、
    前記第２の酸化物半導体層は、Ｉｎを有さず、
    前記第２の酸化物半導体層の膜厚方向におけるＳｉ濃度は、前記ゲート電極に近い側から、前記ゲート電極と遠い側へ向かって増加する勾配を有することを特徴とする半導体装置。
  3. ゲート電極と、
    ゲート絶縁層と、
    第１の酸化物半導体層と、
    前記第１の酸化物半導体層と接する領域を有する、第２の酸化物半導体層と、を有し、
    前記第１の酸化物半導体層は、Ｚｎを有し、
    前記第２の酸化物半導体層は、Ｚｎと、Ｓｉとを有し、
    前記第２の酸化物半導体層の膜厚方向におけるＳｉ濃度は、前記ゲート電極に近い側から、前記ゲート電極と遠い側へ向かって増加する勾配を有することを特徴とする半導体装置。
  4. ゲート電極と、
    ゲート絶縁層と、
    第１の酸化物半導体層と、
    前記第１の酸化物半導体層と接する領域を有する、第２の酸化物半導体層と、を有し、
    前記第２の酸化物半導体層は、第１の領域と、第２の領域とを有し、
    前記第１の領域は、前記第２の領域より、前記ゲート電極から離れており、
    前記第１の酸化物半導体層は、Ｚｎを有し、
    前記第２の酸化物半導体層は、Ｓｉを有し、
    前記第２の酸化物半導体層は、Ｉｎを有さず、
    前記第１の領域は、前記第２の領域のＳｉ濃度より、高い濃度でＳｉを有することを特徴とする半導体装置。
  5. ゲート電極と、
    ゲート絶縁層と、
    第１の酸化物半導体層と、
    前記第１の酸化物半導体層と接する領域を有する、第２の酸化物半導体層と、を有し、
    前記第２の酸化物半導体層は、第１の領域と、第２の領域とを有し、
    前記第１の領域は、前記第２の領域より、前記ゲート電極から離れており、
    前記第１の酸化物半導体層は、Ｚｎを有し、
    前記第２の酸化物半導体層は、Ｚｎと、Ｓｉとを有し、
    前記第２の酸化物半導体層は、Ｉｎを有さず、
    前記第１の領域は、前記第２の領域のＳｉ濃度より、高い濃度でＳｉを有することを特徴とする半導体装置。
  6. ゲート電極と、
    ゲート絶縁層と、
    第１の酸化物半導体層と、
    前記第１の酸化物半導体層と接する領域を有する、第２の酸化物半導体層と、を有し、
    前記第２の酸化物半導体層は、第１の領域と、第２の領域とを有し、
    前記第１の領域は、前記第２の領域より、前記ゲート電極から離れており、
    前記第１の酸化物半導体層は、Ｚｎを有し、
    前記第２の酸化物半導体層は、Ｚｎと、Ｓｉとを有し、
    前記第１の領域は、前記第２の領域のＳｉ濃度より、高い濃度でＳｉを有することを特徴とする半導体装置。
JP2014102388A 2009-01-16 2014-05-16 半導体装置 Active JP5816330B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014102388A JP5816330B2 (ja) 2009-01-16 2014-05-16 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009008134 2009-01-16
JP2009008134 2009-01-16
JP2014102388A JP5816330B2 (ja) 2009-01-16 2014-05-16 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010004758A Division JP5548459B2 (ja) 2009-01-16 2010-01-13 半導体装置

Publications (2)

Publication Number Publication Date
JP2014207454A JP2014207454A (ja) 2014-10-30
JP5816330B2 true JP5816330B2 (ja) 2015-11-18

Family

ID=42336208

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010004758A Active JP5548459B2 (ja) 2009-01-16 2010-01-13 半導体装置
JP2014102388A Active JP5816330B2 (ja) 2009-01-16 2014-05-16 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2010004758A Active JP5548459B2 (ja) 2009-01-16 2010-01-13 半導体装置

Country Status (5)

Country Link
US (2) US8629432B2 (ja)
JP (2) JP5548459B2 (ja)
KR (1) KR101648927B1 (ja)
CN (1) CN101794820B (ja)
TW (2) TW201533914A (ja)

Families Citing this family (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI567829B (zh) 2008-10-31 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8610155B2 (en) * 2008-11-18 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, method for manufacturing the same, and cellular phone
TWI506795B (zh) 2008-11-28 2015-11-01 Semiconductor Energy Lab 半導體裝置和其製造方法
US8492756B2 (en) * 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
KR101701208B1 (ko) * 2010-01-15 2017-02-02 삼성디스플레이 주식회사 표시 기판
KR20180001562A (ko) * 2010-02-26 2018-01-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
KR101969291B1 (ko) * 2010-02-26 2019-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102939658B (zh) * 2010-06-01 2014-03-26 夏普株式会社 薄膜晶体管
US8552425B2 (en) 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9246010B2 (en) * 2010-07-14 2016-01-26 Sharp Kabushiki Kaisha Thin film transistor substrate
DE112011102644B4 (de) * 2010-08-06 2019-12-05 Semiconductor Energy Laboratory Co., Ltd. Integrierte Halbleiterschaltung
US8487844B2 (en) * 2010-09-08 2013-07-16 Semiconductor Energy Laboratory Co., Ltd. EL display device and electronic device including the same
US8766253B2 (en) * 2010-09-10 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101932576B1 (ko) * 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2012035984A1 (en) * 2010-09-15 2012-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP2012256012A (ja) * 2010-09-15 2012-12-27 Semiconductor Energy Lab Co Ltd 表示装置
US8803143B2 (en) * 2010-10-20 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including buffer layers with high resistivity
US8916866B2 (en) * 2010-11-03 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20120059855A (ko) * 2010-12-01 2012-06-11 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN105336791B (zh) 2010-12-03 2018-10-26 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
CN106960866B (zh) 2010-12-17 2021-03-12 株式会社半导体能源研究所 氧化物材料及半导体器件
US8912080B2 (en) 2011-01-12 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of the semiconductor device
KR101942701B1 (ko) * 2011-01-20 2019-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체 소자 및 반도체 장치
KR20130140824A (ko) * 2011-01-27 2013-12-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8541781B2 (en) 2011-03-10 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI521612B (zh) * 2011-03-11 2016-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5615744B2 (ja) * 2011-03-14 2014-10-29 富士フイルム株式会社 電界効果型トランジスタ、表示装置、センサ及び電界効果型トランジスタの製造方法
US9082860B2 (en) * 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012235104A (ja) 2011-04-22 2012-11-29 Kobe Steel Ltd 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
KR101849268B1 (ko) * 2011-05-13 2018-04-18 한국전자통신연구원 빛과 전압 스트레스에 강한 산화물 박막 트랜지스터 및 그의 제조 방법
KR102377750B1 (ko) * 2011-06-17 2022-03-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치
KR101851567B1 (ko) * 2011-07-04 2018-04-25 삼성전자주식회사 트랜지스터, 트랜지스터를 포함하는 전자소자 및 이들의 제조방법
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9496138B2 (en) 2011-07-08 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film, method for manufacturing semiconductor device, and semiconductor device
SG11201505088UA (en) * 2011-09-29 2015-08-28 Semiconductor Energy Lab Semiconductor device
CN103843146B (zh) * 2011-09-29 2016-03-16 株式会社半导体能源研究所 半导体器件
DE112012004307B4 (de) * 2011-10-14 2017-04-13 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR20130040706A (ko) * 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6082562B2 (ja) 2011-10-27 2017-02-15 株式会社半導体エネルギー研究所 半導体装置
KR20130046357A (ko) * 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8962386B2 (en) * 2011-11-25 2015-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI450398B (zh) * 2011-12-30 2014-08-21 Hon Hai Prec Ind Co Ltd 薄膜電晶體
KR101878744B1 (ko) 2012-01-03 2018-07-16 삼성전자주식회사 고 전압 산화물 트랜지스터 및 그 제조방법
US9553201B2 (en) 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
KR20130111874A (ko) * 2012-04-02 2013-10-11 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 표시 장치, 그리고 박막 트랜지스터의 제조 방법
US8901556B2 (en) 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
WO2013154195A1 (en) 2012-04-13 2013-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2013168748A1 (ja) * 2012-05-09 2013-11-14 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
KR101406838B1 (ko) * 2012-05-14 2014-06-16 연세대학교 산학협력단 산화물 반도체 장치 및 그 형성 방법
CN104380473B (zh) 2012-05-31 2017-10-13 株式会社半导体能源研究所 半导体装置
KR102119914B1 (ko) 2012-05-31 2020-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US20130320335A1 (en) * 2012-06-01 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2014027263A (ja) * 2012-06-15 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US9190525B2 (en) * 2012-07-06 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor layer
JP6306832B2 (ja) * 2012-07-06 2018-04-04 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
KR20140009023A (ko) * 2012-07-13 2014-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6134598B2 (ja) 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
KR102168987B1 (ko) * 2012-10-17 2020-10-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 마이크로컨트롤러 및 그 제조 방법
KR102227591B1 (ko) 2012-10-17 2021-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20200011610A (ko) * 2012-11-08 2020-02-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물 막 및 금속 산화물 막의 형성 방법
WO2014077295A1 (en) * 2012-11-15 2014-05-22 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TWI624949B (zh) * 2012-11-30 2018-05-21 半導體能源研究所股份有限公司 半導體裝置
KR102206412B1 (ko) * 2012-12-27 2021-01-22 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치
US9391096B2 (en) 2013-01-18 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9171960B2 (en) 2013-01-25 2015-10-27 Qualcomm Mems Technologies, Inc. Metal oxide layer composition control by atomic layer deposition for thin film transistor
TWI618252B (zh) 2013-02-12 2018-03-11 半導體能源研究所股份有限公司 半導體裝置
US9893192B2 (en) 2013-04-24 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9773915B2 (en) * 2013-06-11 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20230053723A (ko) * 2013-06-27 2023-04-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2015053477A (ja) * 2013-08-05 2015-03-19 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
US9443987B2 (en) * 2013-08-23 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9246013B2 (en) * 2013-12-18 2016-01-26 Intermolecular, Inc. IGZO devices with composite channel layers and methods for forming the same
TWI721409B (zh) * 2013-12-19 2021-03-11 日商半導體能源研究所股份有限公司 半導體裝置
JP6488124B2 (ja) 2013-12-27 2019-03-20 株式会社半導体エネルギー研究所 半導体装置
US9502242B2 (en) * 2014-02-05 2016-11-22 Applied Materials, Inc. Indium gallium zinc oxide layers for thin film transistors
KR101636146B1 (ko) * 2014-09-16 2016-07-07 한양대학교 산학협력단 박막 트랜지스터 및 그 제조 방법
JP2016100522A (ja) 2014-11-25 2016-05-30 株式会社ジャパンディスプレイ 薄膜トランジスタ及びその製造方法
JP6500203B2 (ja) * 2014-12-08 2019-04-17 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及び薄膜トランジスタの製造方法
CN106611764B (zh) * 2015-10-27 2019-12-10 群创光电股份有限公司 显示设备
JP6495808B2 (ja) * 2015-11-17 2019-04-03 株式会社東芝 酸化物半導体及び半導体装置
CN105655291B (zh) 2016-01-07 2019-03-22 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板和显示面板
WO2017153882A1 (en) * 2016-03-11 2017-09-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device
CN106161694A (zh) * 2016-07-09 2016-11-23 广州易键电子科技有限公司 一种荧光手机屏幕
TW202343784A (zh) 2016-07-11 2023-11-01 日商半導體能源研究所股份有限公司 金屬氧化物及半導體裝置
CN106298546A (zh) * 2016-10-31 2017-01-04 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法、阵列基板及显示面板
DE102020130131A1 (de) * 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und deren herstellungsverfahren
US11450748B2 (en) * 2020-05-28 2022-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (152)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3767434A (en) 1971-04-08 1973-10-23 Owens Illinois Inc METHOD OF PREPARING P{11 O{11 {13 SiO{11 {11 PRODUCTS
EP0072603B1 (en) 1978-06-14 1986-10-01 Fujitsu Limited Process for producing a semiconductor device having an insulating layer of silicon dioxide covered by a film of silicon oxynitride
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
DE69107101T2 (de) 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6485807B1 (en) * 1997-02-13 2002-11-26 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects, and methods of preparing the same
KR100269518B1 (ko) 1997-12-29 2000-10-16 구본준 박막트랜지스터 제조방법
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6303503B1 (en) * 1999-10-13 2001-10-16 National Semiconductor Corporation Process for the formation of cobalt salicide layers employing a sputter etch surface preparation step
WO2002016679A1 (fr) 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US6424007B1 (en) * 2001-01-24 2002-07-23 Power Integrations, Inc. High-voltage transistor with buried conduction layer
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
KR100646296B1 (ko) 2001-09-12 2006-11-23 닛본 덴끼 가부시끼가이샤 반도체 장치 및 그 제조 방법
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004235180A (ja) * 2003-01-28 2004-08-19 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
TWI221341B (en) 2003-09-18 2004-09-21 Ind Tech Res Inst Method and material for forming active layer of thin film transistor
US7242039B2 (en) * 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
KR101187402B1 (ko) 2004-05-21 2012-10-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 조명장치
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7648861B2 (en) 2004-08-03 2010-01-19 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a semiconductor device including separately forming a second semiconductor film containing an impurity element over the first semiconductor region
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5126730B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
US20070182217A1 (en) * 2005-08-12 2007-08-09 Saleen, Inc. Transparent vehicle roof
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
US8143115B2 (en) 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101312259B1 (ko) 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP2008235871A (ja) 2007-02-20 2008-10-02 Canon Inc 薄膜トランジスタの形成方法及び表示装置
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
WO2008105347A1 (en) 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
TWI487118B (zh) 2007-03-23 2015-06-01 Idemitsu Kosan Co Semiconductor device
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
JP2008276211A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置およびパターニング方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
KR100982395B1 (ko) 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
KR100987840B1 (ko) 2007-04-25 2010-10-13 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101402189B1 (ko) * 2007-06-22 2014-06-02 삼성전자주식회사 Ｚｎ 산화물계 박막 트랜지스터 및 Ｚｎ 산화물의 식각용액
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI711182B (zh) 2008-07-31 2020-11-21 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI656645B (zh) 2008-11-13 2019-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI506795B (zh) 2008-11-28 2015-11-01 Semiconductor Energy Lab 半導體裝置和其製造方法
JP5538797B2 (ja) 2008-12-12 2014-07-02 キヤノン株式会社 電界効果型トランジスタ及び表示装置
KR101343570B1 (ko) 2008-12-18 2013-12-20 한국전자통신연구원 보론이 도핑된 산화물 반도체 박막을 적용한 박막 트랜지스터 및 그의 제조방법
US8492756B2 (en) 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8704216B2 (en) 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2011054812A (ja) 2009-09-03 2011-03-17 Hitachi Ltd 薄膜トランジスタおよびその製造方法
EP2428994A1 (en) 2010-09-10 2012-03-14 Applied Materials, Inc. Method and system for depositing a thin-film transistor

Also Published As

Publication number Publication date
US20140113687A1 (en) 2014-04-24
CN101794820A (zh) 2010-08-04
KR101648927B1 (ko) 2016-08-17
JP5548459B2 (ja) 2014-07-16
US8629432B2 (en) 2014-01-14
TW201533914A (zh) 2015-09-01
TW201114040A (en) 2011-04-16
CN101794820B (zh) 2014-08-06
US20100181565A1 (en) 2010-07-22
US8884287B2 (en) 2014-11-11
JP2010186994A (ja) 2010-08-26
KR20100084466A (ko) 2010-07-26
JP2014207454A (ja) 2014-10-30
TWI609495B (zh) 2017-12-21

Similar Documents

Publication Publication Date Title
JP5816330B2 (ja) 半導体装置
JP7474901B2 (ja) 表示装置
US10418467B2 (en) Method for manufacturing semiconductor device
JP5816331B2 (ja) 半導体装置
JP5707046B2 (ja) 半導体装置の作製方法
JP2011119706A (ja) 半導体装置及び半導体装置の作製方法
TW201044585A (en) Semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150908

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150925

R150 Certificate of patent or registration of utility model

Ref document number: 5816330

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250