TWI609495B - 半導體裝置和其製造方法 - Google Patents

半導體裝置和其製造方法 Download PDF

Info

Publication number
TWI609495B
TWI609495B TW099100804A TW99100804A TWI609495B TW I609495 B TWI609495 B TW I609495B TW 099100804 A TW099100804 A TW 099100804A TW 99100804 A TW99100804 A TW 99100804A TW I609495 B TWI609495 B TW I609495B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
layer
semiconductor layer
oxide
film
Prior art date
Application number
TW099100804A
Other languages
English (en)
Other versions
TW201114040A (en
Inventor
坂田淳一郎
島津貴志
大原宏樹
佐佐木俊成
山崎舜平
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201114040A publication Critical patent/TW201114040A/zh
Application granted granted Critical
Publication of TWI609495B publication Critical patent/TWI609495B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/026—Details of the structure or mounting of specific components
    • H04M1/0266—Details of the structure or mounting of specific components for a display module assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Signal Processing (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Dram (AREA)

Description

半導體裝置和其製造方法
本發明係關於一種具有由薄膜電晶體(以下，稱為TFT)構成的電路的半導體裝置及其製造方法。例如，本發明係關於一種電子設備，其中安裝以液晶顯示面板為代表的電光裝置或具有有機發光元件的發光顯示裝置作為部件。
另外，本說明書中，半導體裝置是指藉由利用半導體特性而能夠發揮其功能的所有裝置，因此電光裝置、半導體電路以及電子設備都是半導體裝置。
金屬氧化物的種類繁多且其用途廣泛。氧化銦為較普遍的材料而被用作液晶顯示器等中所需要的透明電極材料。
在金屬氧化物中存在呈現半導體特性的金屬氧化物。呈現半導體特性的金屬氧化物是化合物半導體的一種。化合物半導體是指兩種以上的原子進行結合而形成的半導體。通常，金屬氧化物成為絕緣體。但是，已知也存在如下情況：即根據構成金屬氧化物的元素的組合金屬氧化物會成為半導體。
例如，已知在金屬氧化物中，氧化鎢、氧化錫、氧化銦、氧化鋅等呈現半導體特性。並且，已公開將由該種金屬氧化物構成的透明半導體層用作通道形成區的薄膜電晶體(專利文獻1至4、非專利文獻1)。
另外，已知金屬氧化物不僅有一元氧化物還有多元氧化物。例如，具有均質化合物(homologous compounds)的InGaO3(ZnO)m(m：自然數)為公知的材料(非專利文獻2至4)。
並且，已經確認可以將上述那樣的In-Ga-Zn類氧化物用於薄膜電晶體的通道層(專利文獻5、非專利文獻5以及6)。
此外，藉由使用氧化物半導體製造薄膜電晶體，並且將該薄膜電晶體應用於電子裝置和光裝置的技術受到關注。例如，專利文獻6及專利文獻7公開作為氧化物半導體膜使用氧化鋅、In-Ga-Zn-O類氧化物半導體來製造薄膜電晶體，並將該薄膜電晶體用於圖像顯示裝置的開關元件等的技術。
[專利文獻1]日本專利申請公開昭第60-198861號公報
[專利文獻2]日本專利申請公開平第8-264794號公報
[專利文獻3]日本PCT國際申請翻譯平第11-505377號公報
[專利文獻4]日本專利申請公開第2000-150900號公報
[專利文獻5]日本專利申請公開第2004-103957號公報
[專利文獻6]日本專利申請公開第2008-72025號公報
[專利文獻7]日本專利申請公開第2007-096055號公報
[非專利文獻1]M. W. Prins,K. O. Grosse-Holz,G. Muller,J. F. M. Cillessen,J. B. Giesbers,R. P. Weening,and R. M. Wolf,"A ferroelectric transparent thin-film transistor",Appl. Phys. Lett.,17 June 1996,Vol. 68 p. 3650-3652
[非專利文獻2]M. Nakamura,N. Kimizuka,and T. Mohri,"The Phase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350 ℃",J. Solid State Chem.,1991,Vol. 93,p. 298-315
[非專利文獻3]N. Kimizuka,M. Isobe,and M. Nakamura,"Syntheses and Single-Crystal Data of Homologous Compounds,In2O3(ZnO) m (m=3,4,and 5),InGaO3(ZnO)3,and Ga2O3(ZnO) m (m=7,8,9,and 16)in the In2O3-ZnGa2O4-ZnO System",J. Solid State Chem.,1995,Vol. 116,p. 170-178
[非專利文獻4]M. Nakamura,N. Kimizuka,T. Mohri,and M. Isobe,"Syntheses and crystal structures of new homologous compounds,indium iron zinc oxides(InFeO3(ZnO) m )(m:natural number)and related compounds",KOTAI BUTSURI(SOLID STATE PHYSICS),1993,Vol. 28,No. 5,p. 317-327
[非專利文獻5]K. Nomura,H. Ohta,K. Ueda,T. Kamiya,M. Hirano,and H. Hosono,"Thin-film transistor fabricated in single-crystalline transparent oxide semiconductor",SCIENCE,2003,Vol. 300,p. 1269-1272
[非專利文獻6]K. Nomura,H. Ohta,A. Takagi,T. Kamiya,M. Hirano,and H. Hosono,"Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors",NATURE,2004,Vol. 432p. 488-492
本發明的一個實施例的目的之一在於提供如下半導體裝置，該半導體裝置具備使用氧化物半導體層並且電特性及可靠性優異的薄膜電晶體。
作為氧化物半導體層，使用至少包含鋅的材料。另外，因為鋅氧化物容易晶化，所以為了實現非晶氧化物半導體層，採用使用絕緣物(以氧化矽、氧化鍺、氧化鋁為代表的絕緣氧化物；以氮化矽、氮化鋁等為代表的絕緣氮化物；或氧氮化矽；氧氮化鋁等)，典型地使用包含0.1wt%(重量百分比)以上且10wt%以下，較佳的包含1wt%以上且6wt%以下的SiO2的氧化物半導體靶材進行成膜，並且使氧化物半導體層包含阻礙晶化的SiOx(X>0)，而可以實現薄膜電晶體的耐熱性的提高、薄膜電晶體的特性的不均勻的降低、長期使用時的特性變動的防止。
另外，藉由使氧化物半導體層包含阻礙晶化的SiOx，當在製程中在形成氧化物半導體層之後進行熱處理時，可以抑制晶化。另外，藉由採用呈現SiOx的濃度梯度的非晶氧化物半導體層，實現薄膜電晶體的截止電流的降低。
在本說明書公開的本發明的一個實施例是一種半導體裝置，包括：絕緣表面上的閘極電極；至少包含鋅及SiOx的氧化物半導體層；閘極電極和氧化物半導體層之間的絕緣層，其中，氧化物半導體層的膜厚度方向上的Si元素濃度具有由離閘極電極近的一側至離閘極電極遠的一側逐漸增加的濃度梯度。
薄膜電晶體的結構既可以是氧化物半導體層位於設置在具有絕緣表面的基板上的閘極電極的上方的所謂底閘型，又可以是底接觸型。
當氧化物半導體層位於閘極電極的上方時，氧化物半導體層中的SiOx的濃度梯度是：高濃度區域位於遠於閘極電極的一側；並且低濃度區域位於近於閘極電極的一側。另外，氧化物半導體層中的SiOx的濃度梯度分步階地或連續地變化。
分步階地變化的濃度梯度是指Si元素濃度在膜厚度方向上階梯狀地減少或增加的情況，例如當製作橫軸表示膜厚度且縱軸表示Si元素濃度的圖表時，連接多個點的線成為右邊上升或右邊降低的步驟狀的軌跡。
另外，連續地變化的濃度梯度是指Si元素濃度的膜厚度方向上的變化不陡峭的情況，例如，例如當製作橫軸表示膜厚度且縱軸表示Si元素濃度的圖表時，連接多個點的線成為右邊上升或右邊降低的曲線或直線。
另外，氧化物半導體層是單層或兩層以上的疊層。例如，也可以採用包含一定的Si元素濃度的第一氧化物半導體層和顯示其Si元素濃度連續地變化的濃度梯度的第二氧化物半導體層的疊層。另外，也可以採用不包含Si元素的第一氧化物半導體層和包含一定的Si元素濃度的第二氧化物半導體層的疊層，並且將該疊層看作顯示分步階地變化的濃度梯度。
作為氧化物半導體層的一例，可以舉出In-Ga-Zn-O類氧化物半導體。另外，藉由使In-Sn-Zn-O類、In-Al-Zn-O類、Sn-Ga-Zn-O類Al-Ga-Zn-O類、Sn-Al-Zn-O類、In-Zn-O類、Sn-Zn-O類、Al-Zn-O類、Zn-O類的氧化物半導體包含SiOx，可以得到同樣的效果。
另外，用來實現上述結構的本發明的一個實施例是一種半導體裝置的製造方法，包括如下步驟：在絕緣表面上形成閘極電極；在閘極電極上形成絕緣層；並且在絕緣層上藉由使用第一氧化物半導體靶材的濺射法進行成膜，然後藉由使用包含0.1wt%以上且10wt%以下的SiO2的第二氧化物半導體靶材的濺射法進行成膜，而形成膜厚度方向上的Si元素濃度由離閘極電極近的一側至離所述閘極電極遠的一側逐漸增加的氧化物半導體層。
另外，也可以是氧化物半導體層位於設置在具有絕緣表面的基板上的閘極電極的下方的所謂頂閘型，而本發明的一個實施例是一種半導體裝置的製造方法，包括如下步驟：在絕緣表面上藉由使用包含0.1wt%以上且10wt%以下的SiO2的第一氧化物半導體靶材的濺射法進行成膜，然後藉由使用第二氧化物半導體靶材的濺射法進行成膜，而形成膜厚度方向上的Si元素具有濃度梯度的氧化物半導體層；形成覆蓋氧化物半導體層的絕緣層；並且在絕緣層上形成閘極電極，其中，氧化物半導體層中的Si元素濃度在膜厚度方向上由離所述閘極電極近的一側至離閘極電極遠的一側逐漸增加。
使用包含SiOx的氧化物半導體層實現具備電特性及可靠性優異的薄膜電晶體的半導體裝置。
以下對本發明的實施例模式，使用附圖來詳細地說明。但是，本發明不局限於以下的說明，只要是本領域的普通技術人員就可以容易理解一個事實是其方式和細節可以在不脫離本發明的宗旨及其範圍的條件下作各種各樣的變換。另外，本發明不應該被解釋為僅限於以下所示的實施例模式的記載內容。
實施例模式1
在本實施例模式中，使用圖1A及圖1B說明使用包含SiOx的氧化物半導體層的薄膜電晶體的一例。
圖1A所示的薄膜電晶體190是底閘型的一種，並是稱為通道蝕刻型的結構的截面圖的一例。另外，圖1B是薄膜電晶體的俯視圖的一例，並且以圖中的虛線A1-A2切斷的截面圖相當於圖1A。
在圖1A所示的薄膜電晶體190中，在基板100上設置有閘極電極層101，在閘極電極層101上設置有閘極絕緣層102，在閘極絕緣層102上設置有氧化物半導體層的疊層，在氧化物半導體層的疊層上設置主動電極層或汲極電極層105a、105b。另外，具有覆蓋氧化物半導體層的疊層及源極電極層或汲極電極層105a、105b的保護絕緣層106。
閘極電極層101可以藉由使用鋁、銅、鉬、鈦、鉻、鉭、鎢、釹、鈧等金屬材料；以這些金屬材料為主要成分的合金材料；或以這些金屬材料為成分的氮化物的單層或疊層形成。較佳的由鋁或銅等低電阻導電材料形成閘極電極層101，但是該材料有耐熱性低或容易腐蝕的問題，因此較佳的與耐熱導電材料組合而使用。作為耐熱導電材料，使用鉬、鈦、鉻、鉭、鎢、釹、鈧等。
例如，作為閘極電極層101的疊層結構，較佳的採用在鋁層上層疊有鉬層的雙層結構、在銅層上層疊鉬層的雙層結構、在銅層上層疊氮化鈦層或氮化鉭層的雙層結構、層疊氮化鈦層和鉬層的雙層結構。作為三層的疊層結構，較佳的採用層疊鎢層或氮化鎢層、鋁和矽的合金層或鋁和鈦的合金層、氮化鈦層或鈦層的疊層結構。
使用電漿CVD法或濺射法形成閘極絕緣層102。藉由利用CVD法或濺射法等且使用氧化矽層、氮化矽層、氧氮化矽層或氮氧化矽層的單層或疊層，可以形成閘極絕緣層102。另外，也可以藉由使用有機矽烷氣體的CVD法形成氧化矽層作為閘極絕緣層102。
在氧化物半導體層的疊層中，作為疊層中的至少一個層採用包含SiOx的氧化物半導體層即可。在本實施例模式中，層疊第一氧化物半導體層193，在其上層疊包含SiOx的氧化物半導體層103(也稱為第二氧化物半導體層)，在其上層疊第三氧化物半導體層。另外，第三氧化物半導體層是其導電率高於包含SiOx的氧化物半導體層103的導電率的半導體層，並用作緩衝層、n+層、源區或汲區。在圖1A中，將其圖示為第一緩衝層104a及第二緩衝層104b。
作為各氧化物半導體層，可以採用In-Ga-Zn-O類非單晶膜、In-Sn-Zn-O類、In-Al-Zn-O類、Sn-Ga-Zn-O類、Al-Ga-Zn-O類、Sn-Al-Zn-O類、In-Zn-O類、Sn-Zn-O類、Al-Zn-O類、In-O類、Sn-O類、Zn-O類的氧化物半導體。
在本實施例模式中，作為第一氧化物半導體層193，使用如下In-Ga-Zn-O類非單晶膜，即藉由使用包含In(銦)、Ga(鎵)及Zn(鋅)的氧化物半導體靶材(In2O3：Ga2O3：ZnO=1：1：1)的濺射法而得到的In-Ga-Zn-O類非單晶膜。
另外，作為包含SiOx的氧化物半導體層103，使用如下Zn-O類非單晶膜，即藉由使用包含2wt%的SiO2的氧化物半導體靶材的濺射法而得到的Zn-O類非單晶膜。
另外，在圖1A中模式地示出第一氧化物半導體層193和包含SiOx的氧化物半導體層103的介面。根據材料有時各氧化物半導體層之間的介面不明確。藉由使至少一個層為包含SiOx的氧化物半導體層，至少閘極絕緣層一側的氧化物半導體層，即氧化物半導體層的下層部和氧化物半導體層的上層部分別顯示不同的電特性。進而，可以說：氧化物半導體層的膜厚度方向上的Si元素濃度具有由離閘極電極層近的一側至離閘極電極層遠的一側分步階地增加的濃度梯度。
另外，也可以利用與用於第一氧化物半導體層的In-Ga-Zn-O類非單晶膜的成膜條件不同的成膜條件來得到用作第一緩衝層104a及第二緩衝層104b的第三氧化物半導體層。例如，採用如下條件：用於第三氧化物半導體層的In-Ga-Zn-O類非單晶膜的成膜條件中的氧氣體流量比率小於用於第一氧化物半導體層的In-Ga-Zn-O類非單晶膜的成膜條件中的氧氣體流量比率。另外，作為第三氧化物半導體層，也可以使用包含氮的In-Ga-Zn-O類非單晶膜，即In-Ga-Zn-O-N類非單晶膜(也稱為IGZON膜)。藉由在包含氮氣體的氣氛中使用以包含銦、鎵及鋅的氧化物為成分的靶材形成包含銦、鎵及鋅的氧氮化物膜，並且對該包含銦、鎵及鋅的氧氮化物膜進行加熱處理，而得到該In-Ga-Zn-O-N類非單晶膜。另外，作為第三氧化物半導體層，也可以使用包含氮的Ga-Zn-O類非單晶膜，即Ga-Zn-O-N類非單晶膜(也稱為GZON膜)。
進而，也可以使第三氧化物半導體層包含賦予n型的雜質元素。作為雜質元素，例如可以使用鎂、鋁、鈦、鐵、錫、鈣、鍺、鈧、釔、鋯、鉿、硼、鉈、鉛等。當使第三氧化物半導體層包含鎂、鋁、鈦等時，產生對氧的阻擋效果等，並且藉由成膜之後的加熱處理等可以將氧化物半導體層的氧濃度保持在最合適的範圍內。
作為源極電極層或汲極電極層105a、105b，使用選自Al、Cr、Ta、Ti、Mo、W中的元素；以上述元素為成分的合金；或組合上述元素的合金膜等。
作為保護絕緣層106，可以使用藉由利用濺射法等得到的氮化矽、氧化矽膜、氧氮化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜或氧化鉭膜等的單層或上述膜等的疊層。
如圖1A所示，藉由使薄膜電晶體190的啟動層採用第一氧化物半導體層193和包含SiOx的氧化物半導體層103的疊層結構，當薄膜電晶體190處於導通狀態時，可以使主要的汲極電極電流的流動流入第一氧化物半導體層193來增大電場效應遷移率。另外，當薄膜電晶體190處於截止狀態時，包含SiOx的氧化物半導體層103的受到蝕刻處理的部分成為主要的汲極電極電流的流動，而在其導電率高於包含SiOx的氧化物半導體層103的導電率的第一氧化物半導體層193中截止電流不流過，以可以實現截止電流的降低。
另外，對上述第一氧化物半導體層193、包含SiOx的氧化物半導體層103的材料沒有特別的限制，例如可以採用如下成膜方法：藉由使用包含2wt%的SiO2的氧化物半導體靶材的濺射法來形成第一氧化物半導體層193；並且藉由使用包含5wt%的SiO2的氧化物半導體靶材的濺射法來形成包含SiOx的氧化物半導體層103。在此情況下，也可以說：膜厚度方向上的Si元素濃度具有由離閘極電極層近的一側至離閘極電極層遠的一側分步階地增加的濃度梯度。
另外，不局限於上述具有第一緩衝層104a及第二緩衝層104b的結構，例如也可以採用不設置緩衝層的結構。圖1C示出此時的薄膜電晶體191的截面圖的一例。另外，在圖1C中，除了不設置緩衝層以外的結構與圖1A相同，因此，使用相同附圖標記圖示相同的部分。
實施例模式2
在本實施例模式中，使用圖2A及圖2B說明使用含有微量的如下絕緣物的氧化物半導體層來形成的薄膜電晶體的一例，該絕緣物是：以氧化矽、氧化鍺、氧化鋁等為代表的絕緣氧化物；以氮化矽、氮化鋁等為代表的絕緣氮化物；或者如氧氮化矽、氧氮化鋁等絕緣氧氮化物等。
圖2A所示的薄膜電晶體170是底閘型的一種，並是稱為通道蝕刻型的結構的截面圖的一例。另外，圖2B是薄膜電晶體的俯視圖的一例，並且以圖中的虛線C1-C2切斷的截面圖相當於圖2A。
在圖2A所示的薄膜電晶體170中，在基板100上設置有閘極電極層101，在閘極電極層101上設置有閘極絕緣層102，在閘極絕緣層102上設置有氧化物半導體層的疊層，在氧化物半導體層的疊層上設置主動電極層或汲極電極層105a、105b。另外，具有覆蓋氧化物半導體層的疊層及源極電極層或汲極電極層105a、105b的保護絕緣層106。
在本實施例模式中，在閘極絕緣層102上層疊作為絕緣氧化物包含SiOx的氧化物半導體層103(也稱為第一氧化物半導體層)，並且在其上層疊第二氧化物半導體層。另外，第二氧化物半導體層是其導電率高於包含絕緣氧化物的氧化物半導體層103的導電率的半導體層，並用作緩衝層、n+層、源區或汲區。在圖2A中，將其圖示為第一緩衝層104a及第二緩衝層104b。
另外，在本實施例模式中，使用以0.1wt%以上且10wt%以下的比率，較佳的以1wt%以上且6wt%以下的比率包含SiO2的包含In(銦)、Ga(鎵)及Zn(鋅)的氧化物半導體靶材來形成包含絕緣氧化物的氧化物半導體層103。藉由使氧化物半導體包含絕緣氧化物，容易使所形成的氧化物半導體非晶化。另外，在對氧化物半導體膜進行熱處理的情況下，可以抑制所形成的氧化物半導體的晶化。
利用經典分子動力學模擬調查當使包含In(銦)、Ga(鎵)及Zn(鋅)的氧化物半導體，所謂IGZO包含SiO2時產生怎樣的結構變化。在經典分子動力學法中，藉由對成為原子間相互作用的特徵的經驗勢進行定義來對作用於各原子的力量進行評價。藉由數值地解牛頓運動方程，可以決定論地求出各原子的運動(時間演化)。
以下描述計算模型和計算條件。另外，在本計算中使用Born-Mayer-Huggins電位。
製造1680原子的InGaZnO4的單晶結構(參照圖7)以及1680原子的InGaZnO4的使用Si原子分別取代In、Ga、Zn的各20原子的結構(參照圖8)。在Si取代模型中，Si占3.57atom%(2.34wt%)。另外，單晶模型的密度是6.36g/cm3，並且Si取代模型的密度是6.08g/cm3。
藉由在低於InGaZnO4的單晶結構的溶點(根據利用經典分子動力學類比的估計，大約2000℃)的1727℃下，以一定的壓力(1atm)進行150psec(時間步長0.2fsec×75萬步(step))的經典分子動力學類比，而進行結構弛豫。求出上述兩個結構的徑向分佈函數g(r)。注意，徑向分佈函數g(r)是指表示在離某個原子距離r的位置上存在其他原子的概率密度的函數。隨著原子之間的相關性減弱，g(r)逐漸接近於1。
圖9和圖10分別表示藉由對上述兩個計算模型進行150psec的經典分子動力學類比而得到的最終結構。另外，圖11表示各結構中的徑向分佈函數g(r)。
圖9所示的單晶模型穩定而其最終結構也保持晶體結構，但是圖10所示的Si取代模型不穩定而隨著經過時間晶體結構崩潰，並變為非晶結構。當參照圖11比較各結構模型的徑向分佈函數g(r)時，在單晶模型中在長距離的地點也有峰值，而可知具有長程有序。另一方面，在Si取代模型中，在0.6nm左右的地點峰值消失，而可知沒有長程有序。
上述計算結果表示：在包含SiO2的情況下，IGZO的非晶結構比IGZO的晶體結構穩定；並且藉由使IGZO包含SiO2，容易產生IGZO的非晶化。因為剛成膜之後的藉由濺射法實際上得到的包含SiO2的IGZO薄膜是非晶半導體膜，所以根據上述計算結果可知藉由包含SiO2，即使進行高溫加熱也阻礙晶化，而可以保持非晶結構。
並且，包含SiOx的氧化物半導體層103的膜厚度方向上的Si元素濃度具有由離閘極電極層近的一側至離閘極電極層遠的一側逐漸增加的濃度梯度。在氧化物半導體層位於閘極電極層的上方的圖2A所示的薄膜電晶體170中，包含SiOx的氧化物半導體層103中的SiOx具有如下濃度梯度：高濃度區域位於離閘極電極層遠的一側；並且低濃度區域位於離閘極電極層近的一側。另外，包含SiOx的氧化物半導體層103中的SiOx的濃度梯度分步階地變化或連續的變化。
藉由使氧化物半導體層包含SiOx，並且使其成為顯示濃度梯度的氧化物半導體層，當薄膜電晶體170處於導通狀態時，可以使主要的汲極電極電流的流動流入閘極絕緣層102的介面近旁(低Si元素濃度區域)，而增大電場效應遷移率。另外，當薄膜電晶體170處於截止狀態時，包含SiOx的氧化物半導體層103的受到蝕刻處理的部分(高Si元素濃度區域)成為主要的汲極電極電流的流動，在其導電率高於高Si元素濃度區域的導電率的低Si元素濃度區域中截止電流不流過，而可以實現截止電流的降低。
另外，包含SiOx的氧化物半導體層103不局限於In-Ga-Zn-O類的氧化物半導體，例如可以使用In-Sn-Zn-O類、In-Al-Zn-O類、Sn-Ga-Zn-O類、Al-Ga-Zn-O類、Sn-Al-Zn-O類、In-Zn-O類、Sn-Zn-O類、Al-Zn-O類、In-O類、Sn-O類、Zn-O類的氧化物半導體。藉由使氧化物半導體層包含SiOx且使該氧化物半導體層成為顯示濃度梯度的氧化物半導體層，可以得到同樣的效果。
另外，不局限於上述具有第一緩衝層104a及第二緩衝層104b的結構，例如也可以採用不設置緩衝層的結構。圖2C示出此時的薄膜電晶體171的截面圖的一例。另外，在圖2C中，除了不設置緩衝層以外的結構與圖2A相同，因此，使用相同附圖標記圖示相同的部分。
另外，以下說明將上述薄膜電晶體170用作像素部的開關元件來製造顯示裝置的例子。
首先，在具有絕緣表面的基板100上設置閘極電極層101。作為具有絕緣表面的基板100，使用玻璃基板。作為閘極電極層101，可以使用鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、鈧等金屬材料或以該金屬材料為主要成分的合金材料的單層或疊層。另外，當形成閘極電極層101時，也形成像素部的電容佈線108及端子部的第一端子121。
例如，作為閘極電極層101的雙層的疊層結構，較佳的採用：在鋁層上層疊鉬層的雙層疊層結構；在銅層上層疊鉬層的雙層結構；在銅層上層疊氮化鈦層或氮化鉭層的雙層結構；或者層疊氮化鈦層和鉬層的雙層結構。另外，也有在包含Ca的銅層上層疊成為阻擋層的包含Ca的氧化銅層的疊層；或在包含Mg的銅層上層疊成為阻擋層的包含Mg的氧化銅層的疊層。另外，作為三層的疊層結構，較佳的採用層疊鎢層或氮化鎢層、鋁和矽的合金層或鋁和鈦的合金層、氮化鈦層或鈦層的疊層結構。
接著，形成覆蓋閘極電極層101上的閘極絕緣層102。使用濺射法、PCVD法等且以50nm至400nm的膜厚度形成閘極絕緣層102。
例如，作為閘極絕緣層102，藉由濺射法形成100nm的氧化矽膜。當然，閘極絕緣層102不局限於這種氧化矽膜，也可以使用氧氮化矽膜、氮化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜、氧化鉭膜等其他絕緣膜的單層或疊層形成閘極絕緣層102。在採用疊層的情況下，例如藉由PCVD法形成氮化矽膜，並且在其上藉由濺射法形成氧化矽膜，即可。另外，在作為閘極絕緣層102使用氧氮化矽膜或氮化矽膜等的情況下，可以防止來自玻璃基板的雜質，例如鈉等擴散並侵入到在之後在上方形成的氧化物半導體。
接著，在閘極絕緣層102上形成包含SiOx的氧化物半導體膜。使用以0.1wt%以上且10wt%以下，較佳的以1wt%以上且6wt%以下的比率包含SiO2的氧化物半導體靶材來進行成膜。另外，只要是絕緣雜質就使氧化物半導體靶材包含的雜質不局限於SiO2，而可以使用以氧化鍺、氧化鋁等為代表的絕緣氧化物；以氮化矽、氮化鋁等為代表的絕緣氮化物；或氧氮化矽、氧氮化鋁等的絕緣氧氮化物等。藉由包含上述絕緣雜質，容易使所形成的氧化物半導體非晶化。另外，在對氧化物半導體膜進行熱處理的情況下，可以抑制晶化。
在本實施例模式中，藉由在同一處理室中設置包含2wt%的SiO2且包含In(銦)、Ga(鎵)及Zn(鋅)的氧化物半導體靶材以及包含5wt%的SiO2且包含In(銦)、Ga(鎵)及Zn(鋅)的氧化物半導體靶材的雙方，並且利用擋板切換所使用的靶材來在同一處理室內連續地進行成膜，而形成其Si元素濃度具有梯度的氧化物半導體膜(第一In-Ga-Zn-O類非單晶膜)。
另外，藉由RF濺射法或DC濺射法的雙方可以形成包含In(銦)、Ga(鎵)及Zn(鋅)的氧化物半導體靶材，而也可以使用所謂共濺射形成其Si元素濃度具有梯度的氧化物半導體膜(第一In-Ga-Zn-O類非單晶膜)，在該共濺射中，在同一處理室內設置人工石英靶材和包含In(銦)、Ga(鎵)及Zn(鋅)的氧化物半導體靶材且使用RF濺射法同時進行濺射。另外，也可以使用矽靶材替代人工石英來進行共濺射。當使用共濺射時，即使不使用包含SiO2的氧化物半導體靶材也可以形成包含SiOx的氧化物半導體膜。
接著，藉由濺射法形成其電阻比包含SiOx的氧化物半導體膜的電阻低的氧化物半導體膜(第二In-Ga-Zn-O類非單晶膜)。在此，使用In2O3：Ga2O3：ZnO=1：1：1的靶材且在如下成膜條件下進行濺射成膜：壓力為0.4Pa；電力為500W；成膜溫度為室溫；並且導入流量40sccm的氬氣體。雖然有意地使用In2O3：Ga2O3：ZnO=1：1：1的靶材，但是有時在剛形成膜之後形成包括尺寸為1nm至10nm的晶粒的In-Ga-Zn-O類非單晶膜。另外，可以說藉由適當地調整靶材的成分比、成膜壓力(0.1Pa至2.0Pa)、電力(250W至3000W：8英寸Φ)、溫度(室溫至100℃)、反應濺射的成膜條件等，可以調整晶粒的有無及晶粒的密度，還可以將直徑尺寸調整為1nm至10nm的範圍內。將第二In-Ga-Zn-O類非單晶膜的膜厚度設定為5nm至20nm。當然，當在膜中包括晶粒時，所包括的晶粒的尺寸不超過膜厚度。在本實施例模式中，將第二In-Ga-Zn-O類非單晶膜的膜厚度設定為5nm。第二In-Ga-Zn-O類非單晶膜的成膜條件為稀有氣體(氬或氦等)氣氛下(或者氧氣體為10%以下且氬氣體為90%以上)。
作為濺射法，具有：作為濺射電源使用高頻電源的RF濺射法和DC濺射法；以及以脈衝方法施加偏壓的脈衝DC濺射法。
此外，還有可以設置多個其材料彼此不同的靶材的多元濺射裝置。多元濺射裝置既可以在同一處理室中層疊形成不同材料的膜，又可以在同一處理室中使多種材料同時放電而進行成膜。
此外，還有利用如下濺射法的濺射裝置：在處理室內具備磁石機構的磁控管濺射法；利用不使用輝光放電而使用微波來產生的電漿的ECR濺射法。
此外，作為使用濺射法的成膜方法，還有：當進行成膜時使靶材物質與濺射氣體成分起化學反應而形成其化合物薄膜的反應濺射法；以及當形成膜時對基板也施加電壓的偏壓濺射法。
接著，進行光微影製程，形成抗蝕劑掩模，對第一In-Ga-Zn-O類非單晶膜及第二In-Ga-Zn-O類非單晶膜進行蝕刻。
接著，藉由進行光微影製程，形成抗蝕劑掩模，藉由蝕刻去除不需要的部分(閘極絕緣層的一部分)來形成到達與閘極電極層相同材料的佈線、電極層的接觸孔。設置該接觸孔，以直接連接到在之後形成的導電膜。例如，當在驅動電路部中形成直接接觸於閘極電極層和源極電極層或汲極電極層的薄膜電晶體、電連接到端子部的閘極佈線的端子時，形成接觸孔。另外，雖然在此示出藉由進行光微影製程來形成用於直接連接到在之後形成的導電膜的接觸孔的例子，但是不特別局限於此，也可以在與用來連接到像素電極的接觸孔同一製程中形成到達閘極電極層的接觸孔，並且使用與像素電極同一材料進行電連接。在使用與像素電極同一材料進行電連接的情況下，可以縮減一個掩模。
接著，利用濺射法或真空蒸鍍法在第二In-Ga-Zn-O類非單晶膜上形成由金屬材料構成的導電膜。
作為導電膜的材料，可以舉出選自Al、Cr、Ta、Ti、Mo、W中的元素、以上述元素為成分的合金、組合上述元素的合金膜等。另外，在進行200℃至600℃的熱處理的情況下，較佳的使導電膜具有承受該熱處理的耐熱性。因為當使用Al單體時有耐熱性低且容易腐蝕等問題，所以組合Al與耐熱導電材料而形成導電膜。作為與Al組合的耐熱導電材料，使用選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、鈧(Sc)中的元素、以上述元素為成分的合金、組合上述元素的合金膜或者以上述元素為成分的氮化物。
在本實施例模式中，作為導電膜，採用鈦膜的單層結構。此外，作為導電膜，也可以採用雙層結構，而可以在鋁膜上層疊鈦膜。另外，作為導電膜，也可以採用三層結構，其中包括Ti膜，在該Ti膜上層疊包含Nd的鋁(Al-Nd)膜，而且在其上還形成Ti膜。作為導電膜，還可以採用包含矽的鋁膜的單層結構。
接著，進行光微影製程形成抗蝕劑掩模，藉由蝕刻去除不需要的部分來在像素部中形成源極電極層或汲極電極層105a、105b以及用作源區或汲區的第一緩衝層104a、第二緩衝層104b，以在驅動電路部中形成源極電極層或汲極電極層、源區或汲區。作為此時的蝕刻方法，採用濕蝕刻或乾蝕刻。例如，在作為導電膜使用鋁膜或鋁合金膜的情況下，可以進行使用混合磷酸、醋酸及硝酸的溶液的濕蝕刻。在此，藉由進行使用氨水和過氧化氫以及純水的混合液(過氧化氫：氨：水=5:2:2)的濕蝕刻，對Ti膜的導電膜進行蝕刻來形成源極電極層或汲極電極層，並且對第二In-Ga-Zn-O類非單晶膜進行蝕刻來形成第一緩衝層104a、第二緩衝層104b。在該蝕刻製程中，包含SiOx的氧化物半導體膜的露出區的一部分也被蝕刻，而成為包含SiOx的氧化物半導體層103。
另外，在該光微影製程中，使與源極電極層或汲極電極層105a、105b相同材料的第二端子122殘留在端子部中。另外，第二端子122與源極電極佈線(包括源極電極層或汲極電極層105a、105b的源極電極佈線)電連接。
藉由上述製程，可以在像素部中製造將包含SiOx的氧化物半導體層103用作通道形成區的薄膜電晶體170。
此外，在端子部中，連接電極120通過形成在閘極絕緣膜中的接觸孔與端子部的第一端子121直接連接。此外，在實施例模式中未圖示，但是經過與上述製程相同的製程來驅動電路的薄膜電晶體的源極電極佈線或汲極電極佈線與閘極電極直接連接。
接著，進行200℃至600℃，典型是300℃至500℃的熱處理(也包括光退火)。在此放置在爐中，而在氮氣氛下以350℃進行一個小時的熱處理。另外，藉由該熱處理，進行In-Ga-Zn-O類非單晶膜的原子級的重新排列。另外，因為包含SiOx的氧化物半導體層103包含SiOx，所以可以防止該熱處理中的晶化並保持非晶結構。另外，因為包含SiOx的氧化物半導體層103包含SiOx，所以也可以進行比較高溫度、比較長時間的熱處理。另外，只要在形成第二In-Ga-Zn-O類非單晶膜之後進行熱處理，就對進行該熱處理的時序沒有特別的限制，而例如也可以在形成像素電極之後進行熱處理。
接著，去除抗蝕劑掩模，以形成覆蓋薄膜電晶體170的保護絕緣層106。
然後，進行光微影製程，形成抗蝕劑掩模，並且藉由對保護絕緣層106進行蝕刻來形成到達源極電極層或汲極電極層105a、105b的接觸孔。另外，藉由此時的蝕刻形成到達第二端子122的接觸孔、到達連接電極120的接觸孔。
接著，在去除抗蝕劑掩模之後，形成透明導電膜。作為透明導電膜的材料使用氧化銦(In2O3)、氧化銦錫(縮寫為In2O3-SnO2、ITO)等並利用濺射法或真空蒸鍍法等來形成透明導電膜。使用鹽酸類的溶液進行對這些材料的蝕刻處理。然而，由於特別在對ITO的蝕刻中容易產生殘渣，因此也可以使用氧化銦氧化鋅合金(In2O3-ZnO)，以便改善蝕刻加工性。
接著，進行光微影製程，形成抗蝕劑掩模，並且藉由蝕刻去除不需要的部分，以形成像素電極層110。另外，在該光微影製程中，以在電容部中的閘極絕緣層102及保護絕緣層106為電介質，並由電容佈線108和像素電極層110形成儲存電容器。另外，在該光微影製程中，使用抗蝕劑掩模覆蓋第一端子及第二端子來使形成在端子部中的透明導電膜128、129殘留。透明導電膜128、129成為用於與FPC的連接的電極或佈線。形成在與第一端子121直接連接的連接電極120上的透明導電膜128成為用作閘極佈線的輸入端子的用於連接的端子電極。形成在第二端子122上的透明導電膜129是用作源極電極佈線的輸入端子的用於連接的端子電極。
注意，雖然在本實施例模式中示出以閘極絕緣層102和保護絕緣層106為電介質，並由電容佈線108和像素電極層110形成儲存電容器的例子，但是，沒有特別的限制，也可以採用如下結構：即在電容佈線的上方設置使用與源極電極或汲極電極相同的材料形成的電極，使用在其間包括用作電介質的閘極絕緣層102的電極、電容佈線形成儲存電容器，並且電連接該電極和像素電極層。
接著，去除抗蝕劑掩模，並且圖3示出該步驟的截面圖。另外，該步驟的像素部中的薄膜電晶體170的俯視圖相當於圖4。
另外，圖4中的沿線A1-A2的截面圖及圖4中的沿線B1-B2的截面圖相當於圖3。圖3示出像素部中的第二薄膜電晶體170的截面結構、像素部中的電容器部的截面結構和端子部的截面結構。
另外，圖5A及圖5B分別示出源極電極佈線端子部的俯視圖及截面圖。此外，圖5A相當於沿圖5B中的D1-D2線的截面圖。在圖5A中，形成在保護絕緣膜154上的透明導電膜155是用作輸入端子的用於連接的端子電極。另外，在圖5A中，在端子部中，使用與閘極佈線相同的材料形成的電極156隔著閘極絕緣層152重疊於電連接到源極電極佈線的第二端子150的下方。因為電極156不與第二端子150電連接，所以藉由將電極156設定為與第二端子150不同的電位，例如浮動狀態、GND、0V等，可以形成用於對雜波的措施的電容器或用於對靜電的措施的電容器。此外，第二端子150隔著保護絕緣膜106與透明導電膜155電連接。
根據像素密度設置多個閘極佈線、源極電極佈線及電容佈線。此外，在端子部中，排列地配置多個具有與閘極佈線相同的電位的第一端子、多個具有與源極電極佈線相同的電位的第二端子、多個具有與電容佈線相同的電位的第三端子等。各端子的數量可以是任意的數量，而實施者適當地決定各端子的數量，即可。
藉由上述製程，可以完成：具有包含SiOx的氧化物半導體層的薄膜電晶體170；具有儲存電容器的像素部；以及端子部。另外，也可以在同一基板上形成驅動電路。
當製造主動矩陣型液晶顯示裝置時，在主動矩陣基板和設置有對置電極的對置基板之間設置液晶層，以固定主動矩陣基板和對置基板。另外，在主動矩陣基板上設置電連接到設置在對置基板上的對置電極的共同電極，並且在端子部中設置電連接到共同電極的端子。該端子是用於將共同電極設定為固定電位，例如設定為GND、0V等的端子。
此外，本實施例模式不局限於圖4的像素結構。圖6示出與圖4不同的俯視圖的例子。圖6示出一例，其中不設置電容佈線，並且隔著保護絕緣膜及閘極絕緣層重疊像素電極與相鄰的像素的閘極佈線來形成儲存電容器。在此情況下，可以省略電容佈線及與電容佈線連接的第三端子。另外，在圖6中，使用相同的附圖標記說明與圖4相同的部分。
在主動矩陣型液晶顯示裝置中，藉由驅動配置為矩陣狀的像素電極，在畫面上形成顯示圖案。詳細地說，藉由在被選擇的像素電極和對應於該像素電極的對置電極之間施加電壓，進行配置在像素電極和對置電極之間的液晶層的光學調制，該光學調制作為顯示圖案被觀察者確認。
當液晶顯示裝置顯示動態圖像時，由於液晶分子本身回應較慢，所以存在出現餘像或出現動態圖像模糊的問題。為了改善液晶顯示裝置的動態圖像特性，有被稱為插黑的驅動技術，該插黑是指每隔一個幀地進行整個畫面的黑色顯示的技術。
另外，還有一種被稱為倍速驅動的驅動技術，該倍速驅動是指藉由將垂直同步頻率設定為通常的1.5倍以上，較佳的設定為通常的2倍以上來改善動態圖像特性。
另外，為了改善液晶顯示裝置的動態圖像特性，還有如下一種驅動技術：作為背光燈，使用多個LED(發光二極體)光源或多個EL光源等構成面光源，並且將構成面光源的各個光源獨立地在一個幀週期內進行間歇發光驅動。作為面光源，可以使用三種以上的LED或白色發光LED。由於可以獨立地控制多個LED，所以可以使LED的發光時序根據液晶層的光學調製的切換時序同步進行。由於該驅動技術可以將LED部分地關斷，所以尤其是當顯示一個畫面中的黑色顯示區域的比率高的映射時，可以實現低耗電量。
藉由組合上述驅動技術，可以比現有液晶顯示裝置進一步改善液晶顯示裝置的動態圖像特性等的顯示特性。
另外，藉由本實施例模式，可以以低成本提供電特性高且可靠性高的顯示裝置。
另外，本實施例模式可以與實施例模式1自由地組合。
實施例模式3
在本實施例模式中，示出進行使用多級灰度掩模的曝光以減少掩模數的例子。
此外，示出作為氧化物半導體層的組成不使用生產量有限制的稀少金屬的銦的例子。另外，還示出作為氧化物半導體層的組成元素不使用一種稀少金屬的鎵的例子。
多級灰度掩模是指能夠設定三個曝光水準，即曝光部分、中間曝光部分以及未曝光部分的掩模，並且多級灰度掩模是使透過的光具有多個強度的曝光掩模。藉由進行一次的曝光及顯影製程，可以形成具有多個(典型為兩個)厚度的區域的抗蝕劑掩模。因此，藉由使用多級灰度掩模，可以減少曝光掩模數。
作為多級灰度掩模的代表例子，有灰色調掩模及半色調掩模。
灰色調掩模包括透光基板、形成在其上的遮光部及衍射光柵。在遮光部中，透光率為0%。另一方面，衍射光柵可以藉由將狹縫、點、網眼等的光的透過部的間隔設定為用於曝光的光的解析度限度以下的間隔來控制光的透過率。另外，週期性狹縫、點、網眼或非週期性狹縫、點、網眼都可以用於衍射光柵。
半色調掩模包括透光基板、形成在其上的半透過部以及遮光部。作為半透過部，可以使用MoSiN、MoSi、MoSiO、MoSiON、CrSi等。遮光部可以使用鉻或氧化鉻等吸收光的遮光材料形成。在對半色調掩模照射曝光光線的情況下，在遮光部中透光率為0%，而在沒有設置遮光部及半透過部的區域中透光率為100%。另外，在半透過部中，可以在10%至70%的範圍內調整透光率。半透過部中的透光率可以根據半透過部的材料調整。
圖12A至圖12E相當於示出薄膜電晶體360的製程製程的截面圖。
在圖12A中，在設置有絕緣膜357的基板350上設置閘極電極層351。在本實施例模式中，使用氧化矽膜(膜厚度為100nm)作為絕緣膜357。在閘極電極層351上按順序層疊閘極絕緣層352、氧化物半導體膜380、包含SiOx的氧化物半導體膜381及導電膜383。在本實施例模式中，作為包含SiOx的氧化物半導體膜381，使用不包含銦及鎵的氧化物半導體，典型地使用Sn-Zn-O類、Al-Zn-O類、Sn-Al-Zn-O類、Zn-O類的氧化物半導體。在本實施例模式中，作為氧化物半導體膜380，使用利用濺射法而得到的Sn-Zn-O類的氧化物半導體。此外，作為包含SiOx的氧化物半導體膜381，使用Sn-Zn-O類的氧氮化物。
在閘極絕緣層352、氧化物半導體膜380、包含SiOx的氧化物膜381以及導電膜383上形成掩模384。
在本實施例模式中，示出使用多級(高級)灰度掩模進行曝光以形成掩模384的例子。
藉由在使用使透過的光具有多個強度的多級灰度掩模進行曝光之後進行顯影，可以形成如圖12B所示那樣的具有膜厚度不同的區域的掩模384。藉由使用多級灰度掩模，可以減少曝光掩模數。
接著，使用掩模384進行第一蝕刻製程，以對氧化物半導體膜380、包含SiOx的氧化物半導體膜381、導電膜383進行蝕刻而將其加工成島狀。其結果是，可以形成受到構圖的氧化物半導體層390、包含SiOx的氧化物半導體層385、導電層387(參照圖12B)。
接著，對掩模384進行灰化。其結果是，掩模的面積縮小，且厚度變薄。此時，膜厚度薄的區域的掩模的抗蝕劑(與閘極電極層351的一部分重疊的區域)被去除，可以形成被分離的掩模388(參照圖12C)。
使用掩模388進行第二蝕刻製程來對包含SiOx的氧化物半導體層385、導電層387進行蝕刻，而形成包含SiOx的半導體層353、源極電極層或汲極電極層355a、355b(參照圖12D)。另外，包含SiOx的半導體層353僅有一部分被蝕刻而成為具有槽部(凹部)的半導體層，並且其端部的一部分也被蝕刻而成為露出的形狀。
藉由利用第一蝕刻製程對包含SiOx的氧化物半導體膜381、導電膜383進行乾蝕刻，包含SiOx的氧化物半導體膜381、導電膜383受到各異向性蝕刻，從而掩模384的端部與包含SiOx的氧化物半導體層385、導電層387的端部一致，而成為連續的形狀。
同樣地，藉由利用第二蝕刻製程對包含SiOx的氧化物半導體層385、導電層387進行乾蝕刻，包含SiOx的氧化物半導體層385、導電層387受到各異向性蝕刻，從而掩模388的端部與包含SiOx的半導體層353的凹部以及端部、源極電極層或汲極電極層355a、355b的端部一致，而成為連續的形狀。
此外，雖然在本實施例模式中示出包含SiOx的半導體層353、源極電極層或汲極電極層355a、355b的端部以相同的錐形角連續地層疊的形狀，但是根據蝕刻條件或氧化物半導體層及導電層的材料蝕刻速度不同，所以也有分別具有不同錐形角或不連續的端部形狀的情況。
然後，去除掩模388。
接著，在包含氧的氣氛中進行200℃至600℃的加熱(參照圖12E)。
藉由上述製程，可以製造在氧化物半導體層390上具有包含SiOx的半導體層353的疊層的通道蝕刻型的薄膜電晶體360。
如本實施例模式所示，藉由採用使用多級灰度掩模形成的具有多個(典型的是兩個)厚度的區域的抗蝕劑掩模，可以減少抗蝕劑掩模數，從而可以實現製程的簡化以及低成本化。
再者，如本實施例模式所示，由於藉由不將銦及鎵用於氧化物半導體層而可以降低氧化物半導體靶材的價格，因此可以實現低成本化。
由此，可以以低成本且高生產率製造半導體裝置。
在本實施例模式中，示出如下例子：作為配置在驅動電路中的薄膜電晶體和配置在像素部中的薄膜電晶體，都採用在氧化物半導體層390上具有包含SiOx的半導體層353的疊層的反交錯型薄膜電晶體360。即，本實施例模式是當在同一基板上也製造驅動電路時驅動電路和像素部的薄膜電晶體的結構成為大致相同的例子。
本實施例模式可以與在其他實施例模式中所記載的結構適當地組合而實施。
例如，雖然在本實施例模式中示出作為氧化物半導體膜380使用利用濺射法形成的Sn-Zn-O類的氧化物半導體且作為包含SiOx的氧化物半導體膜381使用Sn-Zn-O類的氧化物半導體的疊層的例子，但是沒有特別的限制，而也可以如實施例模式2所示那樣採用單層，例如也可以製造使用包含SiOx的Sn-Zn-O類的氧化物半導體的薄膜電晶體。
實施例模式4
在本實施例模式中，使用圖13A及圖13B說明通道停止型薄膜電晶體430的一例。此外，圖13B是薄膜電晶體的俯視圖的一例，而沿圖中的虛線Z1-Z2的截面圖相當於圖13A。另外，示出將不包含銦的氧化物半導體材料用於薄膜電晶體430的氧化物半導體層的例子。
在圖13A中，在基板400上設置閘極電極401。接著，在覆蓋閘極電極401的閘極絕緣層402上設置第一氧化物半導體層403和第二氧化物半導體層405。
在本實施例模式中，作為第一氧化物半導體層403，使用利用濺射法形成的Ga-Zn-O類的氧化物半導體。另外，作為第二氧化物半導體層405，使用包含SiOx的Sn-Zn-O類氧化物半導體。在本實施例模式中，作為第一氧化物半導體層403及第二氧化物半導體層405，使用不包含銦的氧化物半導體，典型地使用Sn-Ga-Zn-O類、Al-Ga-Zn-O類、Sn-Al-Zn-O類、Sn-Zn-O類、Al-Zn-O類、Zn-O類的氧化物半導體。
接著，在第二氧化物半導體層405上接觸地設置通道保護層418。藉由設置通道保護層418，可以防止在製程中第二氧化物半導體層405的通道形成區所受到的損傷(蝕刻中的電漿或蝕刻劑所導致的膜減少、氧化等)。由此，可以提高薄膜電晶體430的可靠性。
作為通道保護層418，可以使用無機材料(氧化矽、氮化矽、氧氮化矽、氮氧化矽等)。作為製造方法，可以使用電漿CVD法或熱CVD法等氣相生長法或者濺射法。在成膜後藉由進行蝕刻來加工其形狀而形成通道保護層418。在此，藉由濺射法形成氧化矽膜，並且使用藉由光微影形成的掩模進行蝕刻加工，而形成通道保護層418。
接著，在通道保護層418及第二氧化物半導體層405上形成n+層406a、406b。在本實施例模式中，用作源區或汲區的n+層406a、406b是Ga-Zn-O-N類非單晶膜，藉由與第一氧化物半導體層403、第二氧化物半導體層405的成膜條件不同的成膜條件形成n+層406a、406b，並且n+層406a、406b是更低電阻的氧化物半導體層。此外，作為n+層406a、406b，也可以使用包含氮的Ga-Zn-O類非單晶膜，即Ga-Zn-O-N類非單晶膜(也稱為GZON膜)。
接著，在n+層406a上形成第一佈線409，並且在n+層406b上形成第二佈線410。作為第一佈線409及第二佈線410，使用選自Al、Cr、Ta、Ti、Mo、W中的元素、以上述元素為成分的合金或組合上述元素的合金膜等。
藉由設置n+層406a、406b，使金屬層的第一佈線409、第二佈線410與第二氧化物半導體層405之間具有良好的接合且使其具有在熱方面上比肖特基結穩定的工作。另外，為了供給通道的載流子(源極電極一側)、穩定地吸收通道的載流子(汲極電極一側)或者不在與佈線之間的介面產生電阻成分，積極地設置n+層406a、406b是有效的。另外，藉由低電阻化，即使汲極電極電壓高也可以保持高遷移率。
另外，不局限於上述具有n+層406a、406b的結構，例如也可以採用不設置n+層的結構。圖13C示出此時的薄膜電晶體191的截面圖的一例。另外，因為在圖13C中除了不設置n+層之外的結構與圖13A相同，所以使用相同附圖標記圖示相同部分。
接著，較佳的進行200℃至600℃，典型是300℃至500℃的熱處理。在此放置在爐中，並且在大氣氣氛下以350℃進行一個小時的熱處理。藉由該熱處理，進行第一氧化物半導體層403及第二氧化物半導體層405的原子級的重新排列。由於藉由該熱處理釋放阻礙載流子遷移的應變，所以在此的熱處理(還包括光退火)是重要的。另外，藉由此時的熱處理包含在第二氧化物半導體層405中的SiOx阻擋第二氧化物半導體層405的晶化，因此第二氧化物半導體層405的大部分可以維持非晶狀態。此外，只要在形成第二氧化物半導體層405之後進行熱處理，就對進行該熱處理的時序沒有特別的限制，例如也可以在形成像素電極之後進行熱處理。
再者，如本實施例模式那樣，藉由不將銦用於氧化物半導體層，作為材料不需要使用有可能枯竭的銦。
本實施例模式可以與其他實施例模式所記載的結構適當地組合而實施。
例如，雖然在本實施例模式中示出作為第一氧化物半導體層403使用利用濺射法形成的Ga-Zn-O類的氧化物半導體且作為第二氧化物半導體層405使用包含SiOx的Sn-Zn-O類的氧化物半導體的疊層的例子，但是沒有特別的限制，而也可以如實施例模式2所示那樣採用單層，例如也可以製造使用包含SiOx的Sn-Zn-O類的氧化物半導體的薄膜電晶體。
實施例模式5
在本實施例模式中，說明使用兩個n通道型薄膜電晶體760、761構成反相器電路的例子。此外，示出將不包含鎵的氧化物半導體材料用於薄膜電晶體760、761的氧化物半導體層的例子。
使用反相器電路、電容器、電阻等構成用來驅動像素部的驅動電路。在組合兩個n通道型TFT形成反相器電路的情況下，有組合增強型電晶體和空乏型電晶體形成反相器電路的情況(以下稱為EDMOS電路)和組合兩個增強型TFT形成反相器電路的情況(以下稱為EEMOS電路)。注意，在n通道型TFT的臨界值電壓是正的情況下，將其定義為增強型電晶體，而在n通道型TFT的臨界值電壓是負的情況下，將其定義為空乏型電晶體。在本說明書中按照該定義進行描述。
將像素部和驅動電路形成在同一基板上，並且在像素部中，使用配置為矩陣狀的增強型電晶體切換對像素電極施加電壓的導通截止。
圖14A示出驅動電路的反相器電路的截面結構。在圖14A中，在基板740上設置第一閘極電極741及第二閘極電極742。第一閘極電極741及第二閘極電極742可以使用鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、鈧等的金屬材料或以這些材料為主要成分的合金材料的單層或疊層形成。
此外，在覆蓋第一閘極電極741及第二閘極電極742的閘極絕緣層743上設置第一佈線749、第二佈線750以及第三佈線751，並且在第二佈線750通過形成在閘極絕緣膜743中的接觸孔744與第二閘極電極742直接連接。
此外，在第一佈線749、第二佈線750以及第三佈線751上形成n+層755a、755b、756a、756b。在本實施例模式中，用作源區或汲區的n+層755a、755b、756a、756b是Ga-Zn-O類非單晶膜。另外，作為n+層755a、755b、756a、756b，也可以使用包含氮的Ga-Zn-O類非單晶膜，即Ga-Zn-O-N類非單晶膜(也稱為GZON膜)。
此外，在重疊於第一閘極電極741的位置並在第一佈線749及第二佈線750上隔著n+層755a、755b設置第一氧化物半導體層748及包含SiOx的第二氧化物半導體層745，並且在重疊於第二閘極電極742的位置並在第二佈線750及第三佈線751上隔著n+層756a、756b設置第三氧化物半導體層746及包含SiOx的的第四氧化物半導體層747。
在本實施例模式中，作為第一氧化物半導體層748及第三氧化物半導體層746，使用利用濺射法形成的In-Zn-O類的氧化物半導體。另外，作為第二氧化物半導體層745及第四氧化物半導體層747，使用包含SiOx的Sn-Zn-O類的氧化物半導體。在本實施例模式中，作為第一氧化物半導體層748、第二氧化物半導體層745、第三氧化物半導體層746及第四氧化物半導體層747，使用不包含鎵的氧化物半導體，典型地使用In-Sn-Zn-O類、In-Al-Zn-O類、Sn-Al-Zn-O類、In-Zn-O類、Sn-Zn-O類、Al-Zn-O類、Zn-O類的氧化物半導體。
薄膜電晶體760具有第一閘極電極741和隔著閘極絕緣層743重疊於第一閘極電極741的第一氧化物半導體層748及包含SiOx的第二氧化物半導體層745，並且第一佈線749是接地電位的電源線(接地電源線)。該接地電位的電源線也可以是被施加負電壓VDL的電源線(負電源線)。
此外，薄膜電晶體761具有第二閘極電極742和隔著閘極絕緣層743重疊於第二閘極電極742的第三氧化物半導體層746及包含SiOx的第四氧化物半導體層747，並且第三佈線751是被施加正電壓VDD的電源線(正電源線)。
如圖14A所示那樣，電連接到第一氧化物半導體層748和第三氧化物半導體層746的雙方的第二佈線750通過形成在閘極絕緣層743中的接觸孔744與薄膜電晶體761的第二閘極電極742直接連接。藉由使第二佈線750和第二閘極電極742直接連接，可以得到良好的接觸並降低接觸電阻。與藉由其他導電膜，例如藉由透明導電膜連接第二閘極電極742和第二佈線750的情況相比，可以實現接觸孔數的減少、接觸孔數的減少所導致的佔有面積的縮小。
此外，圖14B示出驅動電路的反相器電路的俯視圖。在圖14B中，沿虛線Y1-Y2截斷的截面相當於圖14A。
另外，圖15A、圖15B及圖15C示出使用不設置n+層的薄膜電晶體762、763的反相器電路的製程製程的一例。
利用濺射法在基板740上形成第一導電膜，並使用第一光掩模對第一導電膜選擇性地進行蝕刻，而形成第一閘極電極741及第二閘極電極742。接著，使用電漿CVD法或濺射法形成覆蓋第一閘極電極741及第二閘極電極742的閘極絕緣層743。藉由利用CVD法或濺射法等並使用氧化矽層、氮化矽層、氧氮化矽層或氮氧化矽層的單層或疊層，可以形成閘極絕緣層743。另外，還可以藉由使用有機矽烷氣體的CVD法而形成氧化矽層作為閘極絕緣層743。
接著，使用第二光掩模對閘極絕緣層743選擇性地進行蝕刻來形成到達第二閘極電極742的接觸孔744。至此為止的步驟的截面圖相當於圖15A。
接著，藉由濺射法形成第二導電膜，並且使用第三光掩模對導電膜選擇性地進行蝕刻，而形成第一佈線749、第二佈線750及第三佈線751。第三佈線751通過接觸孔744與第二閘極電極742直接接觸。
接著，藉由濺射法形成第一氧化物半導體膜和包含SiOx的第二氧化物半導體膜的疊層。另外，較佳的在採用濺射法形成第一氧化物半導體膜之前，進行導入氬氣體來產生電漿的反濺射，以去除附著在閘極絕緣層743的表面及接觸孔744的底面的塵屑。反濺射是指一種方法，其中不對靶材一側施加電壓而在氬氣氛下使用RF電源對基板一側施加電壓來在基板上形成電漿，以對表面進行改質。另外，也可以使用氮、氦等代替氬氣氛。此外，也可以在對氬氣氛添加氧、氫、N2O等的氣氛下進行反濺射。另外，也可以在對氬氣氛添加Cl2、CF4等的氣氛下進行反濺射。
接著，使用第四光掩模對第一氧化物半導體膜及包含SiOx的第二氧化物半導體膜選擇性地進行蝕刻。藉由該蝕刻，在第一閘極電極741上形成第一氧化物半導體層748及包含SiOx的第二氧化物半導體層745的疊層，並且在第二閘極電極742上形成第三氧化物半導體層746及包含SiOx的第四氧化物半導體層747的疊層。
接著，形成保護層752，使用第五光掩模對保護層752選擇性地進行蝕刻來形成接觸孔，然後形成第三導電膜。最後，使用第六光掩模對第三導電膜選擇性地進行蝕刻來形成與第二佈線750電連接的連接佈線753。至此為止的步驟的截面圖相當於圖15C。
作為保護層752，可以使用無機材料(氧化矽、氮化矽、氧氮化矽、氮氧化矽等)。作為製造方法，可以使用電漿CVD法或熱CVD等氣相生長方法或者濺射法。
接著，較佳的進行200℃至600℃，典型是300℃至500℃的熱處理。在此放置在爐中，並且在大氣氣氛下以350℃進行一個小時的熱處理。藉由該熱處理，進行第一氧化物半導體層748、第二氧化物半導體層745、第三氧化物半導體層746及第四氧化物半導體層747的原子級的重新排列。由於藉由該熱處理釋放阻礙載流子遷移的應變，所以在此的熱處理(還包括光退火)是重要的。此外，只要在形成第二氧化物半導體層745之後進行熱處理，就對進行該熱處理的時序沒有特別的限制，例如也可以在形成像素電極之後進行熱處理。
進而，如本實施例模式所示，藉由不將鎵用於氧化物半導體層，不需要使用其製造成本高的材料的包含鎵的靶材。
本實施例模式可以與其他實施例模式所記載的結構適當地組合而實施。
例如，雖然在本實施例模式中示出作為第一氧化物半導體層748及第三氧化物半導體層746使用利用濺射法形成的In-Zn-O類的氧化物半導體且作為第二氧化物半導體層745及第四氧化物半導體層747使用包含SiOx的Sn-Zn-O類的氧化物半導體的疊層的例子，但是沒有特別的限制，而也可以如實施例模式2所示那樣採用單層，例如也可以製造使用包含SiOx的Sn-Zn-O類的氧化物半導體的薄膜電晶體。
實施例模式6
在本實施例模式中，使用圖16A及圖16B說明頂閘型薄膜電晶體330的一例。此外，圖16B為薄膜電晶體的俯視圖的一例，而沿圖中的虛線P1-P2截斷的截面圖相當於圖16A。
在圖16A中，在基板300上形成第一佈線309和第二佈線310。另外，第一佈線309和第二佈線310用作源極電極或汲極電極。
接著，在第一佈線309和第二佈線310上形成包含SiOx的第一氧化物半導體層304和第二氧化物半導體層305。在本實施例模式中，作為第一氧化物半導體層304，使用包含SiOx的Sn-Zn-O類的氧化物半導體。另外，作為第二氧化物半導體層305，使用In-Ga-Zn-O類的非單晶膜。
另外，在第一氧化物半導體層304中，也可以包括如下氧化物半導體層：即膜厚度方向上的Si元素濃度具有由離在之後形成的閘極電極近的一側至離閘極電極遠的一側逐漸增加的濃度梯度的氧化物半導體層。
接著，形成覆蓋第二氧化物半導體層305、第一佈線309以及第二佈線310地形成閘極絕緣層303。
接著，較佳的進行200℃至600℃，典型是300℃至500℃的熱處理。在此放置在爐中，並且在大氣氣氛下以350℃進行一個小時的熱處理。藉由該熱處理，進行第一氧化物半導體層304及第二氧化物半導體層305的原子級的重新排列。由於藉由該熱處理釋放阻礙載流子遷移的應變，所以在此的熱處理(還包括光退火)是重要的。
接著，在閘極絕緣層303上的與第一氧化物半導體層304接觸於基板300的區域重疊的位置設置閘極電極301。
藉由上述製程，可以製造頂閘結構的薄膜電晶體330。
本實施例模式可以與其他實施例模式所記載的結構適當地組合而實施。
例如，雖然在本實施例模式中示出作為第一氧化物半導體層304使用利用濺射法形成的包含SiOx的Sn-Zn-O類的氧化物半導體且作為第二氧化物半導體層305使用包含In-Ga-Zn-O類的氧化物半導體的疊層的例子，但是沒有特別的限制，而也可以如實施例模式2所示那樣採用單層，例如也可以製造使用包含SiOx的Sn-Zn-O類的氧化物半導體的薄膜電晶體。
實施例模式7
在本實施例模式中，使用圖17A及圖17B說明頂閘型薄膜電晶體630的一例。此外，圖17B為薄膜電晶體的俯視圖的一例，而沿圖中的虛線R1-R2截斷的截面圖相當於圖17A。
在圖17A中，在基板600上形成包含SiOx的第一氧化物半導體層604和第二氧化物半導體層605。在本實施例模式中，作為第一氧化物半導體層604，使用包含SiOx的Sn-Zn-O類的氧化物半導體。另外，作為第二氧化物半導體層605，使用In-Ga-Zn-O類的非單晶膜。
另外，在第一氧化物半導體層604中，也可以包括如下氧化物半導體層：即膜厚度方向上的Si元素濃度具有由離在之後形成的閘極電極近的一側至離閘極電極遠的一側逐漸增加的濃度梯度的氧化物半導體層。
接著，在第二氧化物半導體層605上形成n+層606a、606b。在本實施例模式中，用作源區或汲區的n+層606a、606b是Ga-Zn-O類非單晶膜。此外，作為n+層606a、606b，也可以使用包含氮的Ga-Zn-O類非單晶膜，即Ga-Zn-O-N類非單晶膜(也稱為GZON膜)。
接著，在n+層606a、606b上形成第一佈線609和第二佈線610。此外，第一佈線609和第二佈線610用作源極電極或汲極電極。
接著，在第一佈線609和第二佈線610上形成閘極絕緣層603。
接著，在與第二氧化物半導體層605接觸於閘極絕緣層603的區域重疊的位置並在閘極絕緣層603上設置閘極電極601。
接著，較佳的進行200℃至600℃，典型是300℃至500℃的熱處理。在此放置在爐中，並且在大氣氣氛下以350℃進行一個小時的熱處理。藉由該熱處理，進行第一氧化物半導體層604及第二氧化物半導體層605的原子級的重新排列。由於藉由該熱處理釋放阻礙載流子遷移的應變，所以在此的熱處理(還包括光退火)是重要的。
藉由上述製程，可以製造頂閘結構的薄膜電晶體630。
另外，不局限於上述具有n+層606a、606b的結構，例如也可以採用不設置n+層的結構。
本實施例模式可以與其他實施例模式所記載的結構適當地組合而實施。
例如，雖然在本實施例模式中示出作為第一氧化物半導體層604使用利用濺射法形成的包含SiOx的Sn-Zn-O類的氧化物半導體且作為第二氧化物半導體層605使用In-Ga-Zn-O類的氧化物半導體的疊層的例子，但是沒有特別的限制，而也可以採用單層，例如也可以製造使用包含SiOx的Sn-Zn-O類的氧化物半導體的薄膜電晶體。
實施例模式8
在本實施例模式中，示出發光顯示裝置的一例作為半導體裝置。在此，示出利用電致發光的發光元件作為顯示裝置所具有的顯示元件。根據其發光材料是有機化合物還是無機化合物對利用電致發光的發光元件進行區別，前者稱為有機EL元件，而後者稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子和電洞從一對電極分別注入到包含發光有機化合物的層，以產生電流。而且，藉由這些載流子(電子和電洞)重新結合，發光有機化合物達到激發態，並且當該激發態恢復到基態時，獲得發光。根據該機理，這種發光元件稱為電流激發型的發光元件。
無機EL元件根據其元件結構分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件包括在粘合劑中分散有發光材料的粒子的發光層，並且其發光機理是利用施主能級和受主能級的施主-受主重新結合型發光。薄膜型無機EL元件具有利用電介質層夾住發光層並還利用電極夾住該夾有發光層的電介質層的結構，並且其發光機理是利用金屬離子的內層電子躍遷的定域型發光。另外，在此，使用有機EL元件作為發光元件而進行說明。
圖18示出可以使用數位時間灰度級驅動的像素結構的一例作為半導體裝置的例子的圖。
說明可以使用數位時間灰度級驅動的像素的結構以及像素的工作。在此示出在一個像素中使用兩個n通道型電晶體的例子，在該n通道型電晶體中將氧化物半導體層(典型是包含SiOx的In-Ga-Zn-O類非單晶膜)用於通道形成區。
像素6400包括開關電晶體6401、驅動電晶體6402、發光元件6404以及電容元件6403。在開關電晶體6401中，閘極與掃描線6406連接，第一電極(源極電極和汲極電極中的一方)與信號線6405連接，並且第二電極(源極電極和汲極電極中的另一方)與驅動電晶體6402的閘極連接。在驅動電晶體6402中，閘極藉由電容元件6403與電源線6407連接，第一電極與電源線6407連接，第二電極與發光元件6404的第一電極(像素電極)連接。發光元件6404的第二電極相當於共同電極6408。共同電極6408與形成在同一基板上的共同電位線電連接，並且將該連接部分用作公共連接部，即可。
另外，將發光元件6404的第二電極(共同電極6408)設定為低電源電位。另外，低電源電位是指以電源線6407所設定的高電源電位為基準滿足低電源電位<高電源電位的電位，作為低電源電位例如可以設定為GND、0V等。將該高電源電位與低電源電位的電位差施加到發光元件6404上，為了使電流流過發光元件6404以使發光元件6404發光，以使高電源電位與低電源電位的電位差成為發光元件6404的正向臨界值電壓以上的方式分別設定其電位。
另外，還可以使用驅動電晶體6402的閘極電容代替電容元件6403而省略電容元件6403。至於驅動電晶體6402的閘極電容，也可以在通道區與閘極電極之間形成有電容。
在此，在採用電壓輸入電壓驅動方式的情況下，對驅動電晶體6402的閘極輸入能夠使驅動電晶體6402充分處於導通或截止的兩個狀態的視頻信號。即，使驅動電晶體6402在線形區域工作。由於使驅動電晶體6402在線形區域工作，所以將比電源線6407的電壓高的電壓施加到驅動電晶體6402的閘極。另外，對信號線6405施加(電源線電壓+驅動電晶體6402的Vth)以上的電壓。
另外，當進行模擬灰度級驅動而代替數位時間灰度級驅動時，藉由改變信號的輸入，可以使用與圖18相同的像素結構。
當進行模擬灰度級驅動時，對驅動電晶體6402的閘極施加發光元件6404的正向電壓+驅動電晶體6402的Vth以上的電壓。發光元件6404的正向電壓是指設定為所希望的亮度時的電壓，至少包括正向臨界值電壓。另外，藉由輸入使驅動電晶體6402在飽和區域中工作的視頻信號，可以使電流流過發光元件6404。為了使驅動電晶體6402在飽和區域中工作，將電源線6407的電位設定為高於驅動電晶體6402的閘極電位。藉由將視頻信號設定為類比方式，可以使根據視頻信號的電流流過發光元件6404，而進行模擬灰度級驅動。
另外，圖18所示的像素結構不局限於此。例如，還可以對圖18所示的像素追加開關、電阻元件、電容元件、電晶體或邏輯電路等。
接著，使用圖19A至圖19C說明發光元件的結構。在此，以驅動TFT是n型的情況為例子來說明像素的截面結構。可以與實施例模式2所示的第二薄膜電晶體170同樣地製造用於圖19A、圖19B和圖19C的半導體裝置的驅動TFT的TFT7001、7011、7021，並且這些TFT是作為半導體層包括包含SiOx的氧化物半導體膜。
為了取出發光，發光元件的陽極或陰極的至少一方是透明的即可。而且，在基板上形成薄膜電晶體及發光元件，並且發光元件有如下結構，即從與基板相反的面取出發光的頂部發射、從基板一側的面取出發光的底部發射以及從基板一側及與基板相反的面取出發光的雙面發射。像素結構可以應用於任何發射結構的發光元件。
使用圖19A說明頂部發射結構的發光元件。
在圖19A中示出當驅動TFT的TFT7001為n型且從發光元件7002發射的光穿過到陽極7005一側時的像素的截面圖。至於TFT7001，作為半導體層使用包含氧化矽的In-Sn-Zn-O類氧化物半導體。藉由包含氧化矽等雜質，即使進行300℃至600℃的熱處理，也可以防止該氧化物半導體的晶化或微小晶粒的產生。在圖19A中，發光元件7002的陰極7003和驅動TFT的TFT7001電連接，並且在陰極7003上按順序層疊有發光層7004、陽極7005。至於陰極7003，只要是功函數小且反射光的導電膜，就可以使用各種材料。例如，較佳的採用Ca、Al、MgAg、AlLi等。而且，發光層7004可以由單層或多層的疊層構成。在由多層構成發光層7004時，在陰極7003上按順序層疊電子注入層、電子傳輸層、發光層、電洞傳輸層、電洞注入層。另外，不需要設置所有這些層。使用透過光的具有透光性的導電材料形成陽極7005，例如也可以使用包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(下面，表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等具有透光性的導電膜。
由陰極7003及陽極7005夾有發光層7004的區域相當於發光元件7002。在圖19A所示的像素中，從發光元件7002發射的光如箭頭所示那樣發射到陽極7005一側。
接著，使用圖19B說明底部發射結構的發光元件。圖19B示出在驅動TFT7011是n型且從發光元件7012發射的光發射到陰極7013一側的情況下的像素的截面圖。至於TFT7011，作為半導體層使用包含氧化矽的In-Al-Zn-O類氧化物半導體。藉由包含氧化矽等雜質，即使進行300℃至600℃的熱處理，也可以防止該氧化物半導體的晶化或微小晶粒的產生。在圖19B中，在與驅動TFT7011電連接的具有透光性的導電膜7017上形成有發光元件7012的陰極7013，並且在陰極7013上按順序層疊有發光層7014、陽極7015。另外，在陽極7015具有透光性的情況下，也可以覆蓋陽極上地形成有用來反射光或遮光的遮罩膜7016。與圖19A的情況同樣地，至於陰極7013，只要是功函數小的導電材料，就可以使用各種材料。但是，將其厚度設定為透光的程度(較佳的為5nm至30nm左右)。例如，可以將膜厚度為20nm的鋁膜用作陰極7013。而且，與圖19A同樣地，發光層7014可以由單層或多個層的疊層構成。陽極7015不需要透光，但是可以與圖19A同樣地使用具有透光性的導電材料形成。並且，作為遮罩膜7016例如可以使用反射光的金屬等，但是不局限於金屬膜。例如，也可以使用添加有黑色的顏料的樹脂等。
由陰極7013及陽極7015夾有發光層7014的區域相當於發光元件7012。在圖19B所示的像素中，從發光元件7012發射的光如箭頭所示那樣發射到陰極7013一側。
接著，使用圖19C說明雙面發射結構的發光元件。在圖19C中，在與驅動TFT7021電連接的具有透光性的導電膜7027上形成有發光元件7022的陰極7023，並且在陰極7023上按順序層疊有發光層7024、陽極7025。至於TFT7021，作為半導體層使用包含氧化矽的Sn-Al-Zn-O類氧化物半導體。藉由包含氧化矽等雜質，即使進行300℃至600℃的熱處理，也可以防止該氧化物半導體的晶化或微小晶粒的產生。與圖19A的情況同樣地，至於陰極7023，只要是功函數小的導電材料，就可以使用各種材料。但是，將其厚度設定為透過光的程度。例如，可以將膜厚度為20nm的Al用作陰極7023。而且，與圖19A同樣地，發光層7024可以由單層或多個層的疊層構成。陽極7025可以與圖19A同樣地使用透過光的具有透光性的導電材料形成。
陰極7023、發光層7024和陽極7025重疊的部分相當於發光元件7022。在圖19C所示的像素中，從發光元件7022發射的光如箭頭所示那樣發射到陽極7025一側和陰極7023一側的雙方。
另外，雖然在此描述了有機EL元件作為發光元件，但是也可以設置無機EL元件作為發光元件。
另外，在本實施例模式中示出了控制發光元件的驅動的薄膜電晶體(驅動TFT)和發光元件電連接的例子，但是也可以採用在驅動TFT和發光元件之間連接有電流控制TFT的結構。
藉由上述製程，可以製造可靠性高的發光顯示裝置(顯示面板)作為半導體裝置。
本實施例模式可以與其他實施例模式所記載的結構適當地組合而實施。
實施例模式9
在本實施例模式中，作為半導體裝置示出電子紙的一例。
圖20A是示出主動矩陣型電子紙的截面圖。配置在用於半導體裝置的顯示部中的薄膜電晶體581可以與實施例模式2所示的薄膜電晶體170同樣地製造，並且該薄膜電晶體581是作為半導體層包括氧化物半導體膜的電特性高的薄膜電晶體。在本實施例模式中，使用作為半導體層包括包含氧化矽的Zn-O類氧化物半導體的電特性高的薄膜電晶體。
圖20A的電子紙是採用扭轉球顯示方式的顯示裝置的例子。扭轉球顯示方式是指一種方法，其中將一個半球表面為黑色而另一半球表面為白色的球形粒子配置在用於顯示元件的電極層的第一電極層及第二電極層之間，並且使在第一電極層及第二電極層之間產生電位差來控制球形粒子的方向，以進行顯示。
密封在基板580和基板596之間的薄膜電晶體581是底閘結構的薄膜電晶體，並且藉由源極電極層或汲極電極層在形成於絕緣層583、584、585中的開口中與第一電極層587接觸且電連接。在第一電極層587和第二電極層588之間設置有球形粒子589，該球形粒子589具有黑色區590a和白色區590b，其周圍包括充滿了液體的空洞594，並且球形粒子589的周圍充滿了樹脂等的填充材料595(參照圖20A)。
在本實施例模式中，第一電極層587相當於像素電極，而第二電極層588相當於共同電極。第二電極層588電連接到設置在與薄膜電晶體581同一基板上的共同電位線。在共同連接部中可以藉由配置在一對基板間的導電粒子，使第二電極層588與共同電位線電連接。
此外，還可以使用電泳元件代替扭轉球。使用直徑為10μm至200μm左右的微囊，該微囊中封入有透明液體、帶有正電的白色微粒以及帶有負電的黑色微粒。當由第一電極層和第二電極層對設置在第一電極層和第二電極層之間的微囊施加電場時，白色微粒和黑色微粒移動到相反方向，從而可以顯示白色或黑色。應用該原理的顯示元件就是電泳顯示元件，稱為電子紙。電泳顯示元件具有比液晶顯示元件高的反射率，因而不需要輔助燈。此外，其耗電量低，並且在昏暗的地方也能夠辨別顯示部。另外，即使不給顯示部供應電源，也能夠保持顯示過一次的圖像，因此，即使使具有顯示功能的半導體裝置(簡單地稱為顯示裝置，或稱為具備顯示裝置的半導體裝置)遠離電波發射源，也能夠儲存顯示過的圖像。
藉由實施例模式2所示的製程來製造薄膜電晶體，可以製造降低製造成本的電子紙作為半導體裝置。電子紙可以用於用來顯示資訊的各種領域的電子設備。例如，可以將電子紙應用於電子書籍(電子書)、海報、電車等的交通工具的車內廣告、信用卡等各種卡片中的顯示等。圖20B示出電子設備的一例。
圖20B示出電子書籍2700的一例。例如，電子書籍2700由兩個框體，即框體2701及框體2703構成。框體2701及框體2703由軸部2711形成為一體，並且以該軸部2711為軸可以進行開閉動作。藉由採用這種結構，可以進行如紙的書籍那樣的工作。
框體2701組裝有顯示部2705，而框體2703組裝有顯示部2707。顯示部2705及顯示部2707的結構既可以是顯示連屏螢幕的結構，又可以是顯示不同的螢幕的結構。藉由採用顯示不同的螢幕的結構，例如在右邊的顯示部(圖20B中的顯示部2705)中可以顯示文章，而在左邊的顯示部(圖20B中的顯示部2707)中可以顯示圖像。
此外，在圖20B中示出框體2701具備操作部等的例子。例如，在框體2701中，具備電源2721、操作鍵2723、揚聲器2725等。利用操作鍵2723可以翻頁。另外，也可以採用在與框體的顯示部同一面上具備鍵盤、定位裝置等的結構。另外，也可以採用在框體的背面或側面具備外部連接端子(耳機端子、USB端子或可以與AC適配器及USB電纜等各種電纜連接的端子等)、記錄媒體插入部等的結構。再者，電子書籍2700也可以具有電子詞典的功能。
此外，電子書籍2700也可以採用以無線方式收發資訊的結構。還可以採用以無線方式從電子書籍伺服器購買所希望的書籍資料等，然後下載的結構。
本實施例模式可以與其他實施例模式所記載的結構適當地組合而實施。
實施例模式10
包括使用氧化物半導體層的薄膜電晶體的半導體裝置可以應用於各種電子設備(包括遊戲機)。作為電子設備，例如可以舉出電視裝置(也稱為電視或電視接收機)、用於電腦等的監視器、如數位相機、數位攝像機等拍攝裝置、數位相框、行動電話機(也稱為行動電話、行動電話裝置)、可擕式遊戲機、可擕式資訊終端、聲音再現裝置、彈珠機等大型遊戲機等。
圖21A示出電視裝置9601的一例。在電視裝置9601中，框體組裝有顯示部9603。利用顯示部9603可以顯示映射。此外，在此示出固定在牆9600上來支撐框體的背面的結構。
可以藉由利用框體所具備的操作開關、另外提供的遙控操作機9610進行電視裝置9601的操作。藉由利用遙控操作機9610所具備的操作鍵9609，可以進行頻道及音量的操作，並可以操作顯示在顯示部9603上的映射。此外，也可以採用在遙控操作機9610中設置顯示從該遙控操作機9610輸出的資訊的顯示部9607的結構。
另外，電視裝置9601採用具備接收機、數據機等的結構。可以藉由利用接收機接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，從而也可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
圖21B示出一種可擕式遊戲機，其由框體9881和框體9891的兩個框體構成，並且藉由連接部9893可以開閉地連接。框體9881安裝有顯示部9882，並且框體9891安裝有顯示部9883。另外，圖21B所示的可擕式遊戲機還具備揚聲器部9884、記錄媒體插入部9886、LED燈9890、輸入單元(操作鍵9885、連接端子9887、感測器9888(包括測定如下因素的功能：力量、位移、位置、速度、加速度、角速度、轉動數、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)以及麥克風9889)等。當然，可擕式遊戲機的結構不局限於上述結構，只要採用至少具備半導體裝置的結構即可，並且可以採用適當地設置有其他附屬設備的結構。圖21B所示的可擕式遊戲機具有如下功能：讀出儲存在記錄媒體中的程式或資料並將其顯示在顯示部上；以及藉由與其他可擕式遊戲機進行無線通信而實現資訊共用。另外，圖21B所示的可擕式遊戲機所具有的功能不局限於此，而可以具有各種各樣的功能。
圖22A示出行動電話機1000的一個例子。行動電話機1000除了安裝在框體1001中的顯示部1002之外還具備操作按鈕1003、外部連接埠1004、揚聲器1005、麥克風1006等。
圖22A所示的行動電話機1000可以用手指等觸摸顯示部1002來輸入資訊。此外，可以用手指等觸摸顯示部1002來打電話或進行電子郵件的輸入等的操作。
顯示部1002的螢幕主要有三個模式。第一是以圖像的顯示為主的顯示模式，第二是以文字等的資訊的輸入為主的輸入模式，第三是顯示模式和輸入模式的兩個模式混合的顯示+輸入模式。
例如，在打電話或製作電子郵件的情況下，將顯示部1002設定為以文字輸入為主的文字輸入模式，並進行在螢幕上顯示的文字的輸入操作，即可。在此情況下，較佳的的是，在顯示部1002的畫面的大部分中顯示鍵盤或號碼按鈕。
此外，藉由在行動電話機1000的內部設置具有陀螺儀和加速度感測器等檢測傾斜度的感測器的檢測裝置，來判斷行動電話機1000的方向(豎向還是橫向)，從而可以對顯示部1002的螢幕顯示進行自動切換。
另外，藉由觸摸顯示部1002或操作框體1001的操作按鈕1003，切換螢幕模式。還可以根據顯示在顯示部1002上的圖像種類切換螢幕模式。例如，當顯示在顯示部上的視頻信號為動態圖像的資料時，將螢幕模式切換成顯示模式，而當顯示在顯示部上的視頻信號為文字資料時，將螢幕模式切換成輸入模式。
另外，當在輸入模式中檢測出顯示部1002的光感測器所檢測的信號來得知在一定期間中沒有顯示部1002的觸摸操作輸入時，也可以以將螢幕模式從輸入模式切換成顯示模式的方式來進行控制。
還可以將顯示部1002用作圖像感測器。例如，藉由用手掌或手指觸摸顯示部1002，來拍攝掌紋、指紋等，而可以進行身份識別。此外，藉由在顯示部中使用發射近紅外光的背光燈或發射近紅外光的感測光源，也可以拍攝手指靜脈、手掌靜脈等。
圖22B也是行動電話機的一個例子。圖22B的行動電話機在框體9411中具有包括顯示部9412以及操作鈕9413的顯示裝置9410，而在框體9401中具有包括操作鈕9402、外部輸入端子9403、麥克風9404、揚聲器9405以及來電話時發光的發光部9406的通信裝置9400，並且具有顯示功能的顯示裝置9410與具有電話功能的通信裝置9400可以沿箭頭所指的兩個方向分離。因此，可以將顯示裝置9410和通信裝置9400的短軸互相連接，或將顯示裝置9410和通信裝置9400的長軸互相連接。另外，當僅需要顯示功能時，也可以將通信裝置9400和顯示裝置9410分開而單獨使用顯示裝置9410。通信裝置9400和顯示裝置9410可以藉由無線通信或有線通信來進行圖像或輸入資訊的接收，並分別具有能夠進行充電的電池。
本實施例模式可以與其他實施例模式所記載的結構適當地組合而實施。
100．．．基板
101．．．閘極電極層
102．．．閘極絕緣層
103．．．包含SiOx的氧化物半導體層
105a、105b．．．源極電極層或汲極電極層
106．．．保護絕緣層
190．．．薄膜電晶體
193．．．第一氧化物半導體層
在附圖中：
圖1A至圖1C是示出本發明的一個實施例的截面圖及俯視圖；
圖2A至圖2C是示出本發明的一個實施例的截面圖及俯視圖；
圖3是示出本發明的一個實施例的截面圖；
圖4是示出本發明的一個實施例的俯視圖；
圖5A和圖5B是示出本發明的一個實施例的截面圖及俯視圖；
圖6是示出本發明的一個實施例的俯視圖；
圖7是示出InGaZnO4的單晶結構的模型圖；
圖8是示出Si取代模型的圖；
圖9是示出單晶模型的最終結構的圖；
圖10是示出Si取代模型的最終結構的圖；
圖11是示出各模型的徑向分佈函數g(r)的圖表；
圖12A至圖12E是示出本發明的一個實施例的製程截面圖；
圖13A至圖13C是示出本發明的一個實施例的截面圖及俯視圖；
圖14A和圖14B是示出本發明的一個實施例的截面圖及俯視圖；
圖15A至圖15C是示出本發明的一個實施例的製程截面圖；
圖16A和圖16B是示出本發明的一個實施例的截面圖及俯視圖；
圖17A和圖17B是示出本發明的一個實施例的截面圖及俯視圖；
圖18是示出像素電路的圖；
圖19A至圖19C是示出本發明的一個實施例的截面圖；
圖20A和圖20B是示出本發明的一個實施例的截面圖及外觀圖；
圖21A和圖21B是示出本發明的一個實施例的外觀圖；以及
圖22A和圖22B是示出本發明的一個實施例的外觀圖。
100．．．基板
101．．．閘極電極層
102．．．閘極絕緣層
103．．．包含SiOx的氧化物半導體層
104a．．．第一緩衝層
104b．．．第二緩衝層
105a、105b．．．源極電極層或汲極電極層
106．．．保護絕緣層
190．．．薄膜電晶體
193．．．第一氧化物半導體層

Claims (10)

  1. 一種半導體裝置，包含：絕緣表面上的第一氧化物半導體層，該第一氧化物半導體層至少含有鋅和SiOx；該第一氧化物半導體層上的第二氧化物半導體層；該第二氧化物半導體層上的源極電極層和汲極電極層；該第二氧化物半導體層、該源極電極層和該汲極電極層上且與該第二氧化物半導體層、該源極電極層和該汲極電極層的頂面接觸的絕緣層；以及該絕緣層上的閘極電極，其中，該第一氧化物半導體層的矽濃度高於該第二氧化物半導體層的矽濃度。
  2. 一種半導體裝置，包含：絕緣表面上的第一氧化物半導體層，該第一氧化物半導體層至少含有鋅和矽；該第一氧化物半導體層上的第二氧化物半導體層；該第二氧化物半導體層上的源極電極層和汲極電極層；該第二氧化物半導體層、該源極電極層和該汲極電極層上且與該第二氧化物半導體層、該源極電極層和該汲極電極層的頂面接觸的絕緣層；以及該絕緣層上的閘極電極，其中，該第一氧化物半導體層的矽濃度高於該第二氧 化物半導體層的矽濃度。
  3. 如申請專利範圍第1或2項的半導體裝置，其中該第一氧化物半導體層和該第二氧化物半導體層中至少一個含有銦。
  4. 如申請專利範圍第1或2項的半導體裝置，其中該第一氧化物半導體層和該第二氧化物半導體層中至少一個含有鎵。
  5. 如申請專利範圍第1或2項的半導體裝置，其中該第一氧化物半導體層或該第二氧化物半導體層藉由使用含有0.1wt%至10wt%的SiO2的氧化物半導體靶材的濺射法形成。
  6. 如申請專利範圍第1或2項的半導體裝置，其中該第一氧化物半導體層是非晶。
  7. 如申請專利範圍第1或2項的半導體裝置，其中該第二氧化物半導體層是非晶。
  8. 一種半導體裝置，包含：在絕緣表面上且與該絕緣表面接觸的第一氧化物半導體層，該第一氧化物半導體層含有銦、鎵、鋅和矽；該第一氧化物半導體層上的第二氧化物半導體層，該第二氧化物半導體層含有銦、鎵、和鋅；以及該第二氧化物半導體層上的源極電極層和汲極電極層；該第二氧化物半導體層、該源極電極層和該汲極電極層上且與該第二氧化物半導體層、該源極電極層和該汲極 電極層的頂面接觸的閘極絕緣層；以及該閘極絕緣層上的閘極電極，其中，該第一氧化物半導體層的矽濃度高於該第二氧化物半導體層的矽濃度。
  9. 如申請專利範圍第8項的半導體裝置，其中該第一氧化物半導體層是非晶。
  10. 如申請專利範圍第8項的半導體裝置，其中該第二氧化物半導體層是非晶。
TW099100804A 2009-01-16 2010-01-13 半導體裝置和其製造方法 TWI609495B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009008134 2009-01-16

Publications (2)

Publication Number Publication Date
TW201114040A TW201114040A (en) 2011-04-16
TWI609495B true TWI609495B (zh) 2017-12-21

Family

ID=42336208

Family Applications (2)

Application Number Title Priority Date Filing Date
TW099100804A TWI609495B (zh) 2009-01-16 2010-01-13 半導體裝置和其製造方法
TW104116045A TW201533914A (zh) 2009-01-16 2010-01-13 半導體裝置和其製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW104116045A TW201533914A (zh) 2009-01-16 2010-01-13 半導體裝置和其製造方法

Country Status (5)

Country Link
US (2) US8629432B2 (zh)
JP (2) JP5548459B2 (zh)
KR (1) KR101648927B1 (zh)
CN (1) CN101794820B (zh)
TW (2) TWI609495B (zh)

Families Citing this family (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI633605B (zh) 2008-10-31 2018-08-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8610155B2 (en) * 2008-11-18 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, method for manufacturing the same, and cellular phone
TWI508304B (zh) 2008-11-28 2015-11-11 Semiconductor Energy Lab 半導體裝置和其製造方法
US8492756B2 (en) 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
KR101701208B1 (ko) * 2010-01-15 2017-02-02 삼성디스플레이 주식회사 표시 기판
KR102047354B1 (ko) * 2010-02-26 2019-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011105268A1 (en) * 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8779478B2 (en) * 2010-06-01 2014-07-15 Sharp Kabushiki Kaisha Thin film transistor
US8552425B2 (en) 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9246010B2 (en) * 2010-07-14 2016-01-26 Sharp Kabushiki Kaisha Thin film transistor substrate
DE112011102644B4 (de) 2010-08-06 2019-12-05 Semiconductor Energy Laboratory Co., Ltd. Integrierte Halbleiterschaltung
US8487844B2 (en) * 2010-09-08 2013-07-16 Semiconductor Energy Laboratory Co., Ltd. EL display device and electronic device including the same
US8766253B2 (en) * 2010-09-10 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101426515B1 (ko) * 2010-09-15 2014-08-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 표시 장치
JP2012256012A (ja) * 2010-09-15 2012-12-27 Semiconductor Energy Lab Co Ltd 表示装置
US8803143B2 (en) 2010-10-20 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including buffer layers with high resistivity
US8916866B2 (en) * 2010-11-03 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20120059855A (ko) * 2010-12-01 2012-06-11 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101995082B1 (ko) 2010-12-03 2019-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR102368949B1 (ko) 2010-12-17 2022-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 재료 및 반도체 장치
JP5982125B2 (ja) 2011-01-12 2016-08-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8916867B2 (en) * 2011-01-20 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor element and semiconductor device
KR20130140824A (ko) * 2011-01-27 2013-12-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8541781B2 (en) * 2011-03-10 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI521612B (zh) * 2011-03-11 2016-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5615744B2 (ja) * 2011-03-14 2014-10-29 富士フイルム株式会社 電界効果型トランジスタ、表示装置、センサ及び電界効果型トランジスタの製造方法
US9082860B2 (en) * 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012235104A (ja) 2011-04-22 2012-11-29 Kobe Steel Ltd 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
KR101849268B1 (ko) * 2011-05-13 2018-04-18 한국전자통신연구원 빛과 전압 스트레스에 강한 산화물 박막 트랜지스터 및 그의 제조 방법
KR102546888B1 (ko) 2011-06-17 2023-06-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치
KR101851567B1 (ko) * 2011-07-04 2018-04-25 삼성전자주식회사 트랜지스터, 트랜지스터를 포함하는 전자소자 및 이들의 제조방법
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9496138B2 (en) 2011-07-08 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film, method for manufacturing semiconductor device, and semiconductor device
SG11201505088UA (en) 2011-09-29 2015-08-28 Semiconductor Energy Lab Semiconductor device
CN105514174B (zh) * 2011-09-29 2019-03-08 株式会社半导体能源研究所 半导体器件
KR20130040706A (ko) * 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
DE112012004307B4 (de) * 2011-10-14 2017-04-13 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
JP6082562B2 (ja) 2011-10-27 2017-02-15 株式会社半導体エネルギー研究所 半導体装置
KR20130046357A (ko) * 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8962386B2 (en) * 2011-11-25 2015-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI450398B (zh) * 2011-12-30 2014-08-21 Hon Hai Prec Ind Co Ltd 薄膜電晶體
KR101878744B1 (ko) 2012-01-03 2018-07-16 삼성전자주식회사 고 전압 산화물 트랜지스터 및 그 제조방법
KR20130111874A (ko) * 2012-04-02 2013-10-11 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 표시 장치, 그리고 박막 트랜지스터의 제조 방법
US9553201B2 (en) 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
US8901556B2 (en) * 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
KR102330543B1 (ko) * 2012-04-13 2021-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN104272463B (zh) * 2012-05-09 2017-08-15 株式会社神户制钢所 薄膜晶体管和显示装置
KR101406838B1 (ko) * 2012-05-14 2014-06-16 연세대학교 산학협력단 산화물 반도체 장치 및 그 형성 방법
WO2013179922A1 (en) * 2012-05-31 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2013180040A1 (en) 2012-05-31 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20130320335A1 (en) * 2012-06-01 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9153699B2 (en) * 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
JP6306832B2 (ja) * 2012-07-06 2018-04-04 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
JP6310194B2 (ja) * 2012-07-06 2018-04-11 株式会社半導体エネルギー研究所 半導体装置
KR20140009023A (ko) * 2012-07-13 2014-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6134598B2 (ja) 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
DE112013005029T5 (de) * 2012-10-17 2015-07-30 Semiconductor Energy Laboratory Co., Ltd. Mikrocontroller und Herstellungsverfahren dafür
KR102227591B1 (ko) 2012-10-17 2021-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI555068B (zh) * 2012-11-08 2016-10-21 半導體能源研究所股份有限公司 金屬氧化物膜及形成金屬氧化物膜的方法
WO2014077295A1 (en) * 2012-11-15 2014-05-22 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TWI582993B (zh) * 2012-11-30 2017-05-11 半導體能源研究所股份有限公司 半導體裝置
KR102206412B1 (ko) * 2012-12-27 2021-01-22 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치
US9391096B2 (en) 2013-01-18 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9171960B2 (en) 2013-01-25 2015-10-27 Qualcomm Mems Technologies, Inc. Metal oxide layer composition control by atomic layer deposition for thin film transistor
TWI618252B (zh) 2013-02-12 2018-03-11 半導體能源研究所股份有限公司 半導體裝置
US9893192B2 (en) 2013-04-24 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9773915B2 (en) * 2013-06-11 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20210079411A (ko) * 2013-06-27 2021-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2015053477A (ja) * 2013-08-05 2015-03-19 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
US9443987B2 (en) * 2013-08-23 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9246013B2 (en) * 2013-12-18 2016-01-26 Intermolecular, Inc. IGZO devices with composite channel layers and methods for forming the same
TWI666770B (zh) * 2013-12-19 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置
JP6488124B2 (ja) 2013-12-27 2019-03-20 株式会社半導体エネルギー研究所 半導体装置
US9502242B2 (en) * 2014-02-05 2016-11-22 Applied Materials, Inc. Indium gallium zinc oxide layers for thin film transistors
KR101636146B1 (ko) * 2014-09-16 2016-07-07 한양대학교 산학협력단 박막 트랜지스터 및 그 제조 방법
JP2016100522A (ja) 2014-11-25 2016-05-30 株式会社ジャパンディスプレイ 薄膜トランジスタ及びその製造方法
JP6500203B2 (ja) * 2014-12-08 2019-04-17 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及び薄膜トランジスタの製造方法
CN106611764B (zh) * 2015-10-27 2019-12-10 群创光电股份有限公司 显示设备
JP6495808B2 (ja) * 2015-11-17 2019-04-03 株式会社東芝 酸化物半導体及び半導体装置
CN105655291B (zh) * 2016-01-07 2019-03-22 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板和显示面板
KR20180123028A (ko) * 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
CN106161694A (zh) * 2016-07-09 2016-11-23 广州易键电子科技有限公司 一种荧光手机屏幕
TWI737664B (zh) * 2016-07-11 2021-09-01 日商半導體能源硏究所股份有限公司 金屬氧化物及半導體裝置
CN106298546A (zh) * 2016-10-31 2017-01-04 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法、阵列基板及显示面板
DE102020130131A1 (de) 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und deren herstellungsverfahren
US11450748B2 (en) * 2020-05-28 2022-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1313134A1 (en) * 2000-08-18 2003-05-21 Tohoku Techno Arch Co., Ltd. Semiconductor polysilicon component and method of manufacture thereof
US20050017302A1 (en) * 2003-07-25 2005-01-27 Randy Hoffman Transistor including a deposited channel region having a doped portion
WO2007108293A1 (en) * 2006-03-17 2007-09-27 Canon Kabushiki Kaisha Thin-film transistor and display device oxide semiconductor and gate dielectric having an oxygen concentration gradient
US20080191204A1 (en) * 2007-02-09 2008-08-14 Samsung Electronics Co., Ltd. Thin film transistors and methods of manufacturing the same
US20080237598A1 (en) * 2007-03-27 2008-10-02 Masaya Nakayama Thin film field effect transistor and display
WO2008133456A1 (en) * 2007-04-25 2008-11-06 Lg Chem, Ltd. Thin film transistor and method for preparing the same

Family Cites Families (146)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3767434A (en) 1971-04-08 1973-10-23 Owens Illinois Inc METHOD OF PREPARING P{11 O{11 {13 SiO{11 {11 PRODUCTS
EP0006706B2 (en) 1978-06-14 1993-03-17 Fujitsu Limited Process for producing a semiconductor device having an insulating layer of silicon dioxide covered by a film of silicon oxynitride
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
EP0445535B1 (en) 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) * 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6485807B1 (en) * 1997-02-13 2002-11-26 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects, and methods of preparing the same
KR100269518B1 (ko) * 1997-12-29 2000-10-16 구본준 박막트랜지스터 제조방법
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6303503B1 (en) * 1999-10-13 2001-10-16 National Semiconductor Corporation Process for the formation of cobalt salicide layers employing a sputter etch surface preparation step
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US6424007B1 (en) * 2001-01-24 2002-07-23 Power Integrations, Inc. High-voltage transistor with buried conduction layer
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4492783B2 (ja) 2001-09-12 2010-06-30 日本電気株式会社 半導体装置及びその製造方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) * 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004235180A (ja) * 2003-01-28 2004-08-19 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
TWI221341B (en) * 2003-09-18 2004-09-21 Ind Tech Res Inst Method and material for forming active layer of thin film transistor
US7242039B2 (en) * 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
WO2005115060A1 (en) 2004-05-21 2005-12-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting element and light emitting device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7648861B2 (en) 2004-08-03 2010-01-19 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a semiconductor device including separately forming a second semiconductor film containing an impurity element over the first semiconductor region
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CN101057333B (zh) * 2004-11-10 2011-11-16 佳能株式会社 发光器件
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7868326B2 (en) * 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1812969B1 (en) * 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5126730B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) * 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
US20070182217A1 (en) * 2005-08-12 2007-08-09 Saleen, Inc. Transparent vehicle roof
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) * 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US8143115B2 (en) * 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
JP2008235871A (ja) 2007-02-20 2008-10-02 Canon Inc 薄膜トランジスタの形成方法及び表示装置
WO2008105347A1 (en) 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US8158974B2 (en) 2007-03-23 2012-04-17 Idemitsu Kosan Co., Ltd. Semiconductor device, polycrystalline semiconductor thin film, process for producing polycrystalline semiconductor thin film, field effect transistor, and process for producing field effect transistor
JP2008276211A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置およびパターニング方法
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR100987840B1 (ko) 2007-04-25 2010-10-13 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101402189B1 (ko) * 2007-06-22 2014-06-02 삼성전자주식회사 Ｚｎ 산화물계 박막 트랜지스터 및 Ｚｎ 산화물의 식각용액
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4555358B2 (ja) * 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI469354B (zh) * 2008-07-31 2015-01-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5345456B2 (ja) * 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI656645B (zh) * 2008-11-13 2019-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI508304B (zh) * 2008-11-28 2015-11-11 Semiconductor Energy Lab 半導體裝置和其製造方法
JP5538797B2 (ja) * 2008-12-12 2014-07-02 キヤノン株式会社 電界効果型トランジスタ及び表示装置
KR101343570B1 (ko) * 2008-12-18 2013-12-20 한국전자통신연구원 보론이 도핑된 산화물 반도체 박막을 적용한 박막 트랜지스터 및 그의 제조방법
US8492756B2 (en) 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8704216B2 (en) 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2011054812A (ja) * 2009-09-03 2011-03-17 Hitachi Ltd 薄膜トランジスタおよびその製造方法
EP2428994A1 (en) * 2010-09-10 2012-03-14 Applied Materials, Inc. Method and system for depositing a thin-film transistor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1313134A1 (en) * 2000-08-18 2003-05-21 Tohoku Techno Arch Co., Ltd. Semiconductor polysilicon component and method of manufacture thereof
US20050017302A1 (en) * 2003-07-25 2005-01-27 Randy Hoffman Transistor including a deposited channel region having a doped portion
WO2007108293A1 (en) * 2006-03-17 2007-09-27 Canon Kabushiki Kaisha Thin-film transistor and display device oxide semiconductor and gate dielectric having an oxygen concentration gradient
US20080191204A1 (en) * 2007-02-09 2008-08-14 Samsung Electronics Co., Ltd. Thin film transistors and methods of manufacturing the same
US20080237598A1 (en) * 2007-03-27 2008-10-02 Masaya Nakayama Thin film field effect transistor and display
WO2008133456A1 (en) * 2007-04-25 2008-11-06 Lg Chem, Ltd. Thin film transistor and method for preparing the same

Also Published As

Publication number Publication date
TW201533914A (zh) 2015-09-01
CN101794820B (zh) 2014-08-06
US8884287B2 (en) 2014-11-11
US8629432B2 (en) 2014-01-14
JP5548459B2 (ja) 2014-07-16
JP2014207454A (ja) 2014-10-30
US20100181565A1 (en) 2010-07-22
JP5816330B2 (ja) 2015-11-18
US20140113687A1 (en) 2014-04-24
CN101794820A (zh) 2010-08-04
KR20100084466A (ko) 2010-07-26
TW201114040A (en) 2011-04-16
JP2010186994A (ja) 2010-08-26
KR101648927B1 (ko) 2016-08-17

Similar Documents

Publication Publication Date Title
TWI609495B (zh) 半導體裝置和其製造方法
KR101777843B1 (ko) 반도체 장치 및 그 제작 방법
JP6879653B2 (ja) 半導体装置
TWI501395B (zh) 半導體裝置和其製造方法
TWI556323B (zh) 半導體裝置及該半導體裝置的製造方法
TWI680513B (zh) 半導體裝置的製造方法
TWI545757B (zh) 半導體裝置和其製造方法
TWI489628B (zh) 半導體裝置和其製造方法
TWI502647B (zh) 半導體裝置和其製造方法
TWI487106B (zh) 半導體裝置及其製造方法
JP2011119706A (ja) 半導体装置及び半導体装置の作製方法
TW201709531A (zh) 半導體裝置和其製造方法
TW201515233A (zh) 半導體裝置和其製造方法
TW201104869A (en) Semiconductor device, method for manufacturing the same, and electronic device having the same
KR20100129198A (ko) 반도체 장치 및 반도체 장치의 제작 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees