TWI501395B - 半導體裝置和其製造方法 - Google Patents

半導體裝置和其製造方法 Download PDF

Info

Publication number
TWI501395B
TWI501395B TW099108506A TW99108506A TWI501395B TW I501395 B TWI501395 B TW I501395B TW 099108506 A TW099108506 A TW 099108506A TW 99108506 A TW99108506 A TW 99108506A TW I501395 B TWI501395 B TW I501395B
Authority
TW
Taiwan
Prior art keywords
layer
oxide semiconductor
film
thin film
oxide
Prior art date
Application number
TW099108506A
Other languages
English (en)
Other versions
TW201044585A (en
Inventor
Junichiro Sakata
Hideyuki Kishida
Hiroki Ohara
Toshinari Sasaki
Shunpei Yamazaki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201044585A publication Critical patent/TW201044585A/zh
Application granted granted Critical
Publication of TWI501395B publication Critical patent/TWI501395B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

半導體裝置和其製造方法
本發明係關於一種具有由薄膜電晶體(以下，稱為TFT)構成的電路的半導體裝置及其製造方法。例如，本發明關於一種電子設備，其中安裝有以液晶顯示面板為代表的電光裝置、具有有機發光元件的發光顯示裝置作為部件。
注意，在本說明書中，半導體裝置是指藉由利用半導體特性而能夠發揮其功能的所有裝置，並且電光裝置、半導體電路以及電子設備都是半導體裝置。
金屬氧化物的種類繁多且其用途廣泛。氧化銦是較普遍的材料並且用於液晶顯示器等所需要的透明電極材料。
在金屬氧化物中存在呈現半導體特性的金屬氧化物。呈現半導體特性的金屬氧化物是化合物半導體的一種。化合物半導體是指兩種以上的原子結合而成的半導體。通常，金屬氧化物成為絕緣體。但是，已知根據構成金屬氧化物的元素的組合，而成為半導體。
例如，已知在金屬氧化物中，氧化鎢、氧化錫、氧化銦、氧化鋅等呈現半導體特性。已公開將由這種金屬氧化物構成的透明半導體層用作通道形成區的薄膜電晶體(專利檔案1至4、非專利檔案1)。
另外，已知金屬氧化物不僅有一元氧化物而且還有多元氧化物。例如，具有均質化合物(homologous compound)的InGaO3 (ZnO)m (m：自然數)為公知的材料(非專利檔案2至4)。
並且，已經確認可以將像上述那樣的In-Ga-Zn類氧化物應用於薄膜電晶體的通道層(專利文件5、非專利檔案5及6)。
此外，藉由使用氧化物半導體製造薄膜電晶體，並且將該薄膜電晶體應用於電子裝置、光裝置的技術受到關注。例如，專利檔案6及專利檔案7公開作為氧化物半導體膜使用氧化鋅、In-Ga-Zn-O類氧化物半導體來製造薄膜電晶體，並且將該薄膜電晶體用於影像顯示裝置的切換元件等的技術。
[專利檔案1]日本專利申請公開昭60-198861號公報
[專利檔案2]日本專利申請公開平8-264794號公報
[專利檔案3]日本PCT國際申請翻譯平11-505377號公報
[專利檔案4]日本專利申請公開2000-150900號公報
[專利檔案5]日本專利申請公開2004-103957號公報
[專利檔案6]日本專利申請公開2007-123861號公報
[專利檔案7]日本專利申請公開2007-096055號公報
[非專利文獻1]M. W. Prins,K. O. Grosse-Holz，G. Muller,J. F. M. Cillessen,J. B. Giesbers,R. P. Weening,and R. M. Wolf,"A ferroelectric transparent thin-film transistor"(透明鐵電薄膜電晶體),Appl. Phys. Lett.,17 June 1996,Vol. 68 p. 3650-3652
[非專利文獻2]M. Nakamura,N. Kimizuka,and T. Mohri,"The Phase Relations in the In2 O3 -Ga2 ZnO4 -ZnO System at 1350 ℃"(In2 O3 -Ga2 ZnO4 -ZnO類在1350℃時的相位關係),J. Solid State Chem.,1991,Vol. 93,p. 298-315
[非專利文獻3]N. Kimizuka,M. Isobe,and M. Nakamura,"Syntheses and Single-Crystal Data of Homologous Compounds,In2 O3 (ZnO)m (m=3,4,and 5),InGaO3 (ZnO)3 ,and Ga2 O3 (ZnO)m (m=7,8,9,and 16) in the In2 O3 -ZnGa2 O4 -ZnO System"(同系物的合成和單晶資料,In2 O3 -ZnGa2 O4 -ZnO類的In2 O3 (ZnO)m (m=3,4,and 5),InGaO3 (ZnO)3 ,and Ga2 O3 (ZnO)m (m=7,8,9,and 16)),J. Solid State Chem.,1995,Vol. 116,p. 170-178
[非專利文獻4]M. Nakamura,N. Kimizuka,T.Mohri,and M. Isobe,"Syntheses and crystal structures of new homologous compounds,indium iron zinc oxides(InFeO3(ZnO)m)(m:natural number) and related compounds",KOTAI BUTSURI(同系物、銦鐵鋅氧化物(InFeO3 (ZnO)m )(m為自然數)及其同型化合物的合成以及結晶結構),固体物理(SOLID STATE PHYSICS),1993,Vol. 28,No. 5,p. 317-327
[非專利文獻5]K. Nomura,H. Ohta,K. Ueda,T. Kamiya,M. Hirano,and H. Hosono,"Thin-film transistor fabricated in single-crystalline transparent oxide semiconductor"(由單晶透明氧化物半導體製造的薄膜電晶體),SCIENCE,2003,Vol. 300,p. 1269-1272
[非專利文獻6]K. Nomura,H. Ohta,A. Takagi,T. Kamiya,M. Hirano,and H. Hosono,"Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors"(室溫下的使用非晶氧化物半導體的透明撓性薄膜電晶體的製造),NATURE,2004,Vol. 432 p. 488-492
本發明的一種實施例的目的之一在於提供具備使用氧化物半導體層並具有優良的電特性的薄膜電晶體的半導體裝置。
實現如下薄膜電晶體：為了實現非晶氧化物半導體層，而使用包含氧化矽或氧氮化矽的氧化物半導體層。藉由典型地使用包含2.5wt%以上且20wt%以下的氧化矽，較佳的使用包含7.5wt%以上且12.5wt%以下的氧化矽的氧化物半導體靶材進行成膜，使氧化物半導體層含有阻擋晶化的氧化矽(SiOx )，實現以其閘極電壓為儘量近於0V的正臨界值電壓形成通道的薄膜電晶體。
本說明書所公開的本發明的一種實施例是半導體裝置，包括：絕緣表面上的閘極電極；包含氧化矽的氧化物半導體層；閘極電極和氧化物半導體層之間的絕緣層；包含氧化矽的氧化物半導體層和源極電極層及汲極電極層之間的源極區及汲極區，其中，源極區及汲極區使用退化(degenerate)的氧化物半導體材料或氧氮化物材料。
作為包含氧化矽的氧化物半導體層，採用Zn-O類氧化物半導體、In-Ga-Zn-O類氧化物半導體、In-Sn-Zn-O類氧化物半導體、Ga-Sn-Zn-O類氧化物半導體、In-Zn-O類氧化物半導體、Sn-Zn-O類氧化物半導體、In-Sn-O類氧化物半導體或者Ga-Zn-O類氧化物半導體。
此外，為了降低與由電阻低的金屬材料構成的源極電極層及汲極電極層的接觸電阻，而在源極電極層及汲極電極層和上述包含氧化矽的氧化物半導體層之間形成源極區及汲極區。
此外，為了形成歐姆接觸，而在氧化物半導體層和源極電極層(或汲極電極層)之間意圖性地設置其載子濃度高於氧化物半導體層的源極區及汲極區(緩衝層)。注意，源極區及汲極區具有n型導電型，而也可以被稱為n+ 區。此外，在將源極區及汲極區稱為n+ 區(N+ 型區)的情況下，相對於該n+ 區而可以將用作通道形成區的氧化物半導體層稱為i型區(I型區)。藉由設置源極區及汲極區，形成NI接面，可以實現具備如下薄膜電晶體的半導體裝置：具有5μm以下的短通道長度以及高電場效應遷移率。
此外，作為源極區及汲極區(也稱為N+ 型區、n+ 層或者緩衝層)，較佳使用退化的氧化物半導體。此外，退化的氧化物半導體較佳的具有透光性。作為氧化物半導體層，使用Zn-O類氧化物半導體、In-Ga-Zn-O類氧化物半導體、In-Zn-O類氧化物半導體、Sn-Zn-O類氧化物半導體、In-Sn-O類氧化物半導體、Al-Zn-O類氧化物半導體、或者Ga-Zn-O類氧化物半導體。此外，源極區及汲極區也可以使用包含氮的Zn-O類非單晶膜，即Zn-O-N類非單晶膜(也稱為ZnON膜)、或者包含氮的In-Ga-Zn-O類非單晶膜，即In-Ga-Zn-O-N類非單晶膜(也稱為IGZON膜)。此外，源極區及汲極區也可以使用Ga-Zn-O類非單晶膜、或者包含氮的Ga-Zn-O類非單晶膜，即Ga-Zn-O-N類非單晶膜。此外，作為源極區及汲極區也可以使用Al-Zn-O類非單晶膜、或者包含氮的Al-Zn-O類非單晶膜，即Al-Zn-O-N類非單晶膜。注意，Ga-Zn-O類氧化物半導體或者Ga-Zn-O-N類氧化物半導體所包含的鎵較佳的為1wt%以上且10wt%以下，並且Al-Zn-O類氧化物半導體或者Al-Zn-O-N類氧化物半導體所包含的鋁較佳的為1wt%以上且10wt%以下。此外，也可以使用包含氮的Zn-O-N類非單晶膜、包含氮的Sn-Zn-O-N類非單晶膜。
源極電極層及汲極電極層使用選自Al、Cr、Ta、Ti、Mo、W中的元素、以上述元素為成分的合金、組合上述元素的合金膜等。此外，也可以使用氧化銦錫、包含氧化矽的氧化銦錫、包含鋁的氧化鋅(AZO：Aluminium doped Zinc Oxide)或者包含鎵的氧化鋅(GZO：Gallium doped Zinc Oxide)。
注意，包含氧化矽的氧化物半導體層藉由使用包含2.5wt%以上且20wt%以下的氧化矽的氧化物半導體靶材的濺射法來形成。
特別地，在氧化物半導體層和源極電極層(或者汲極電極層)之間意圖性地設置其載子濃度高於氧化物半導體層的源極區及汲極區(緩衝層)的情況下，有如下可能性：緩衝層也由於在形成電漿時發生的電荷充電(electric charge)而受到損傷，因此電阻變大，從而不能發揮作為緩衝層的功能。
此外，還有如下問題：氧化物半導體層與水分、氫離子、OH-(也寫為OH基)等起反應，而其特性變化，或者其可靠性降低。
於是，在形成平坦性良好的樹脂層作為覆蓋氧化物半導體層的第一保護絕緣膜之後，藉由利用濺射法、電漿CVD法以低功率條件在樹脂層上形成第二保護絕緣膜。如此，藉由層疊不同的保護絕緣膜，可以實現對氧化物半導體層的電漿損傷少且密封性能非常高，並且具有長期可靠性的半導體裝置。
再者，氧化物半導體層的上方由第二閘極電極覆蓋，該第二閘極電極具有阻擋水分、氫離子、OH-等的功能。此外，在使用具有遮光性的導電膜作為第二閘極電極的情況下，有如下效果：該第二閘極電極防止因氧化物半導體的光感度導致的薄膜電晶體的電特性的變動而得到穩定化。
此外，用來實現上述結構的本發明的一種實施例是半導體裝置的製造方法，包括如下步驟：在絕緣表面上形成閘極電極；在閘極電極上形成絕緣層；藉由使用包含2.5wt%以上且20wt%以下的氧化矽的第一氧化物半導體靶材的濺射法在絕緣層上形成包含氧化矽的氧化物半導體層；在包含氮的氛圍下藉由使用第二氧化物半導體靶材的濺射法在包含氧化矽的氧化物半導體層上形成氧氮化物層。
此外，在上述製造方法中，在形成氧氮化物層之後，去除重疊於閘極電極的氧氮化物層的一部分，使包含氧化矽的氧化物半導體層的一部分露出，以製造通道蝕刻型薄膜電晶體。
此外，不侷限於通道蝕刻型薄膜電晶體，而可以製造底閘型薄膜電晶體、底接觸型薄膜電晶體或者頂閘型薄膜電晶體。
本發明的一種方式是頂閘型薄膜電晶體的製造方法，包括如下步驟：藉由使用包含2.5wt%以上且20wt%以下的氧化矽的第一氧化物半導體靶材的濺射法在絕緣表面上形成氧化物半導體層；在包含氮的氛圍下藉由使用第二氧化物半導體靶材的濺射法在包含氧化矽的氧化物半導體層上形成氧氮化物層；形成覆蓋氧氮化物層的絕緣層；在絕緣層上形成閘極電極。
在上述各製造方法中，氧氮化物層是為了降低與由電阻低的金屬材料構成的源極電極層及汲極電極層的接觸電阻而設置在源極電極層及汲極電極層與上述包含氧化矽的氧化物半導體層之間的源極區及汲極區。
此外，氧化物半導體層在形成該氧化物半導體層後的過程中形成電漿時包含電漿中的離子，明確地說，氫基等的情況下有可能其暴露於電漿的表面受到損傷。另外，氧化物半導體層也有可能在形成該氧化物半導體層後的過程中形成電漿時由於電荷充電而受到損傷。
特別地，在氧化物半導體層和源極電極層(或者汲極電極層)之間意圖性地設置其載子濃度高於氧化物半導體層的緩衝層(源極區及汲極區)的情況下，有如下可能性：緩衝層也由於在形成電漿時發生的電荷充電而受到損傷，因此電阻變大，從而不能發揮作為緩衝層的功能。
此外，還有如下可能性：氧化物半導體層與水分、氫離子、OH-等起反應，而其特性變化，或者其可靠性降低。
於是，在形成平坦性良好的樹脂層作為覆蓋氧化物半導體層的第一保護絕緣膜之後，藉由利用濺射法、電漿CVD法以低功率條件在樹脂層上形成第二保護絕緣膜。如此，藉由層疊不同的保護絕緣膜，可以實現對氧化物半導體層的電漿損傷少且密封性能非常高，並且具有長期可靠性的半導體裝置。
再者，氧化物半導體層的上方由第二閘極電極覆蓋，該第二閘極電極具有阻擋水分、氫離子、OH-等的功能。此外，在使用具有遮光性的導電膜作為第二閘極電極的情況下，有如下效果：該第二閘極電極防止因氧化物半導體的光感度導致的薄膜電晶體的電特性的變動而得到穩定化。
此外，較佳的在玻璃基板等絕緣表面上形成基底膜，例如設置氮化矽膜、或者氮氧化矽膜。在此情況下，當進行選擇性的蝕刻以使第一閘極電極具有所希望的俯視形狀時，這些膜能夠用作防止玻璃基板受到蝕刻的蝕刻停止層。此外，基底膜具有阻擋水分、氫離子、OH-等的功能。如此，藉由以圍繞氧化物半導體層的上下及周圍的方式設置具有阻擋水分、氫離子、OH-等的功能的膜，可以實現密封性能非常高，並且具有長期可靠性的半導體裝置。
在本說明書中，上、下、側等表示方向的用語是指以將裝置配置在基板表面上的情況為標準的方向。
本發明實現具備使用包含氧化矽的氧化物半導體層並且具有優良的電特性的薄膜電晶體的半導體裝置。
下面，參照附圖詳細說明本發明的實施例模式。但是，所屬發明所屬之技術領域的普通技術人員可以很容易地理解一個事實，就是本發明不侷限於以下說明，而其方式及詳細內容可以被變換為各種各樣的形式。此外，本發明不應該被解釋為僅限定在以下所示的實施例模式所記載的內容中。
實施例模式1
在本實施例模式中，參照圖1A至1C而說明使用包含氧化矽的氧化物半導體層的薄膜電晶體的一例。
圖1A所示的薄膜電晶體160是底閘型的一種，並是稱為通道蝕刻型的結構的截面圖的一例。此外，圖1B是薄膜電晶體的俯視圖的一例，並且以圖中的虛線B1-B2切斷的截面圖相當於圖1A。
在圖1A所示的薄膜電晶體160中，在基板100上設置有閘極電極層101，在閘極電極層101上設置有閘極絕緣層102，在閘極絕緣層102上設置有重疊於閘極電極層101的包含氧化矽的氧化物半導體層103。此外，還設置與包含氧化矽的氧化物半導體層103的一部分重疊的源極電極層及汲極電極層105a、源極電極層及汲極電極層105b，並且在包含氧化矽的氧化物半導體層103的一部分與源極電極層及汲極電極層105a、105b之間具有源極區及汲極區104a、104b。注意，如圖1C所示，也可以在基板100上設置用作基底絕緣膜的絕緣膜107。絕緣膜107也可以由氮化矽膜、氧氮化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜、氮氧化鋁膜等的單層或疊層形成。
閘極電極層101可以藉由使用：鋁、銅、鉬、鈦、鉻、鉭、鎢、釹、鈧等金屬材料；以這些金屬材料為成分的合金材料；或者以這些金屬材料為成分的氮化物的單層或疊層來形成。雖然較佳的使用鋁或銅等低電阻導電材料形成，但是該低電阻導電材料有耐熱性低或容易腐蝕的問題，因此較佳的與耐熱導電材料組合而使用。作為耐熱導電材料，使用鉬、鈦、鉻、鉭、鎢、釹、鈧等。
例如，作為閘極電極層101的疊層結構，較佳的採用在鋁層上層疊有鉬層的雙層結構、在銅層上層疊有鉬層的雙層結構、在銅層上層疊有氮化鈦層或氮化鉭層的雙層結構、層疊有氮化鈦層和鉬層的雙層結構。作為三層的疊層結構，較佳的採用層疊有鎢層或氮化鎢層、鋁和矽的合金層或鋁和鈦的合金層、氮化鈦層或鈦層的疊層結構。
閘極絕緣層102藉由利用電漿CVD法或濺射法來形成。閘極絕緣層102可以藉由利用CVD法或濺射法等並且使用氧化矽層、氮化矽層、氧氮化矽層或者氮氧化矽層的單層或疊層來形成。另外，作為閘極絕緣層102，也可以藉由使用有機矽烷氣體的CVD法形成氧化矽層。閘極絕緣層102可以為單層或者層疊兩層以上而成的疊層。例如，藉由使用氮化矽膜、或者氮氧化矽膜形成接觸於基板100的閘極絕緣層，提高基板100和閘極絕緣層的緊密力，並且，在作為基板100而使用玻璃基板的情況下，可以防止來自基板的雜質擴散到半導體層中，並且還可以防止閘極電極層的氧化。就是說，在可以防止薄膜剝離的同時，可以提高後面形成的電晶體的電特性。
作為包含氧化矽的氧化物半導體層103，可以使用Zn-O類非單晶膜、In-Ga-Zn-O類非單晶膜、In-Sn-Zn-O類、Ga-Sn-Zn-O類、In-Zn-O類、Sn-Zn-O類、In-Sn-O類、Ga-Zn-O類氧化物半導體。
包含氧化矽的氧化物半導體層103藉由使用包含2.5wt%以上且20wt%以下、較佳的為7.5wt%以上且12.5wt%以下的氧化矽的氧化物半導體靶材來形成。在本實施例模式中，包含氧化矽的氧化物半導體層103藉由使用包含10wt%的氧化矽的氧化物半導體靶材(ZnO)的濺射法來形成。
此外，作為源極區及汲極區104a、源極區及汲極區104b，較佳的使用退化的氧化物半導體。退化的氧化物半導體較佳的具有透光性。另外，使用不包含氧化矽的氧化物半導體層，例如，Zn-O類氧化物半導體、In-Ga-Zn-O類氧化物半導體、In-Zn-O類氧化物半導體、Sn-Zn-O類氧化物半導體、In-Sn-O類氧化物半導體、Al-Zn-O類氧化物半導體、或者Ga-Zn-O類氧化物半導體。此外，源極區及汲極區104a、源極區及汲極區104b也可以使用：包含氮的Zn-O類非單晶膜，即Zn-O-N類非單晶膜(也稱為ZnON膜)；包含氮的In-Ga-Zn-O類非單晶膜，即In-Ga-Zn-O-N類非單晶膜(也稱為IGZON膜)。此外，源極區及汲極區104a、源極區及汲極區104b也可以使用Ga-Zn-O類非單晶膜、或者包含氮的Ga-Zn-O類非單晶膜，即Ga-Zn-O-N類非單晶膜。此外，源極區及汲極區104a、源極區及汲極區104b也可以使用Al-Zn-O類非單晶膜、或者包含氮的Al-Zn-O類非單晶膜，即Al-Zn-O-N類非單晶膜。注意，Al-Zn-O類氧化物半導體或者Al-Zn-O-N類氧化物半導體所包含的鋁較佳的為1wt%以上且10wt%以下，並且Ga-Zn-O類氧化物半導體或者Ga-Zn-O-N類氧化物半導體所包含的鎵較佳的為1wt%以上且10wt%以下。此外，也可以使用包含氮的Zn-O-N類非單晶膜、包含氮的Sn-Zn-O-N類非單晶膜。
在本實施例模式中，作為源極區及汲極區104a、源極區及汲極區104b，使用如下材料：在包含氮氣體的氛圍下藉由使用包含Zn(鋅)的氧化物半導體靶材(ZnO)的濺射法來形成包含鋅的氧氮化物膜後進行加熱處理而得到的氧氮化物材料。
源極區及汲極區104a、源極區及汲極區104b不包含Si，此處與包含氧化矽的氧化物半導體層103大不相同。此外，至於源極區及汲極區104a、源極區及汲極區104b具有如下情況：在當形成源極區及汲極區104a、源極區及汲極區104b之後進行加熱處理時包含晶粒；剛在形成源極區及汲極區104a、源極區及汲極區104b之後包含晶粒。另一方面，至於包含氧化矽的氧化物半導體層103，藉由使該氧化物半導體層103包含氧化矽來提高膜的晶化溫度，所以例如即使在使源極區及汲極區104a、源極區及汲極區104b的一部分晶化的溫度下進行加熱處理，也可以使包含氧化矽的氧化物半導體層103維持非晶狀態。注意，源極區及汲極區104a、源極區及汲極區104b也被寫為n+ 區、緩衝層。
此外，為了形成歐姆接觸，而在氧化物半導體層和源極電極層(或汲極電極層)之間意圖性地設置其載子濃度高於氧化物半導體層的源極區及汲極區(緩衝層)。注意，源極區及汲極區具有n型導電型，而也可以被稱為n+ 區。此外，在將源極區及汲極區稱為n+ 區(N+ 型區)的情況下，相對於該n+ 區而可以將用作通道形成區的氧化物半導體層稱為i型區(I型區)。藉由設置源極區及汲極區，形成NI接面，可以實現具備如下薄膜電晶體的半導體裝置：具有5μm以下的短通道長度以及高電場效應遷移率。
源極電極層及汲極電極層105a、105b使用選自Al、Cr、Ta、Ti、Mo、W中的元素、以上述元素為成分的合金、組合上述元素的合金膜等。此外，也可以使用氧化銦錫(ITO：Indium Tin Oxide)、包含氧化矽的氧化銦錫、包含鋁的氧化鋅(AZO：Aluminium doped Zinc Oxide)或者包含鎵的氧化鋅(GZO：Gallium doped Zinc Oxide)。藉由對氧化鋅添加少量(例如為幾wt%)的Al2 O3 、Ga2 O3 等成為三價離子的元素，可以謀求實現低電阻化。
藉由設置源極區及汲極區104a、源極區及汲極區104b，降低與由電阻低的金屬材料構成的源極電極層及汲極電極層105a、105b的接觸電阻。從而，藉由設置源極區及汲極區104a、源極區及汲極區104b，可以實現電特性優良的薄膜電晶體160。
此外，也可以形成接觸於包含氧化矽的氧化物半導體層103以及源極電極層及汲極電極層105a、105b並且覆蓋它們的保護絕緣層。另外，保護絕緣層可以使用利用濺射法等而得到的氮化矽膜、氧化矽膜或氧氮化矽膜等的單層或這些的疊層。
雖然在本實施例模式中說明使用包含氧化矽的氧化物半導體層的薄膜電晶體的一例，但是也可以使用包含氧氮化矽的氧化物半導體層。
實施例模式2
在本實施例模式中，參照圖2A和2B而說明閘極電極的寬度與實施例模式1不同的薄膜電晶體的一例。
圖2A所示的薄膜電晶體170是底閘型的一種，並是稱為通道蝕刻型的結構的截面圖的一例。此外，圖2B是薄膜電晶體的俯視圖的一例，並且以圖中的虛線C1-C2切斷的截面圖相當於圖2A。
在圖2A所示的薄膜電晶體170中，在基板100上設置有閘極電極層101，在閘極電極層101上設置有閘極絕緣層102，在閘極絕緣層102上設置有氧化物半導體層103，在氧化物半導體層103上設置主動電極層及汲極電極層105a、105b。另外，在包含氧化矽的氧化物半導體層103的一部分與源極電極層及汲極電極層105a、源極電極層及汲極電極層105b之間具有源極區及汲極區104a、源極區及汲極區104b。另外，也可以形成覆蓋氧化物半導體層103、源極電極層及汲極電極層105a、源極電極層及汲極電極層105b的保護絕緣層。
在本實施例模式中，在閘極絕緣層102上層疊包含氧化矽的氧化物半導體層103(也稱為第一氧化物半導體層)，並且在其上層疊第二氧化物半導體層(或氧氮化物層)。注意，在包含氧化矽的氧化物半導體層103中的用作通道的區域上不形成第二氧化物半導體層，因為藉由蝕刻去除該區域上的第二氧化物半導體層。注意，第二氧化物半導體層(或氧氮化物層)用作緩衝層、n+ 區、源極區及汲極區。在圖2A中，將第二氧化物半導體層圖示為源極區及汲極區104a、104b。
另外，在本實施例模式中，使用以2.5wt%以上且20wt%以下的比率，較佳以7.5wt%以上且12.5wt%以下的比率包含氧化矽(SiO2 )的包含Zn(鋅)的氧化物半導體靶材來形成包含氧化矽的氧化物半導體層103。藉由使氧化物半導體包含氧化矽，容易使所形成的氧化物半導體非晶化。另外，在對氧化物半導體膜進行熱處理的情況下，可以抑制該氧化物半導體膜的晶化。
利用經典分子動力學模擬檢查當使包含Zn(鋅)的氧化物半導體，所謂ZnO包含SiO2 時產生怎樣的結構變化。在經典分子動力學法中，藉由對成為原子間相互作用的特徵的經驗勢進行定義，來對作用於各原子的力量進行評價。藉由對各原子應用古典力學法則，並且以數值的方式解答牛頓運動方程，可以決定論性地追蹤各原子的運動(時間演化(time evolution))。
以下說明計算模型和計算條件。另外，在本計算中使用Born-Mayer-Huggins勢。
計算模型是896個原子的ZnO單晶結構(參照圖7)。在該結構中，將Zn取代為Si及O。考慮到各原子的電荷(Zn：+2，O：-2,Si：+4)，而由兩個Si和一個O取代三個Zn。取代量由下面的算式定義，並且製造以取代量為2.5wt%、4.9wt%、7.6wt%、10.0wt%、12.5wt%、15.0wt%、20.0wt%的結構。將由Si及O取代Zn的結構稱為ZnO取代結構。
藉由在350℃的溫度下，以一定的壓力(1atm)，進行400psec間(時步長度為0.2fsec×200萬步(step))的古典分子動力學模擬，來進行結構緩和。並且，求出這些八個結構的徑向分佈函數g(r)。注意，徑向分佈函數g(r)是指表示在離一個原子距離r的位置上存在其他原子的概率密度的函數。隨著原子之間的相關性減弱，g(r)逐漸接近1。
圖8A至8E及圖9A至9D分別表示藉由對上述八個計算模型進行400psec間的古典分子動力學模擬而得到的各計算模型的徑向分佈函數g(r)。
當在圖8A至8E及圖9A至9D中比較各計算模型的徑向分佈函數g(r)時，可以知道如下事實：在單晶模型(參照圖8A)中，並且在取代量為2.5wt%至7.6wt%(參照圖8B至8D)中，也在長距離中具有峰值，並且具有長程式列。還可以知道如下事實：當取代量為10wt%以上(參照圖8E及圖9A至9D)時，在0.6nm以上時沒有峰值，而沒有長程式列。據此，可以認為當取代量為10wt%以上時成為非晶化。
接著，圖10A至10E及圖11A至11D示出對藉由對八個計算模型進行400psec間的古典分子動力學模擬而得到的各計算模型的最終結構進行XRD分析模擬而得到的結果。注意，用於計算的X射線的波長為0.154138nm(Cu Kα)。圖10A示出ZnO單晶結構的結果。
當在圖10A至10E及圖11A至11D中比較各計算模型的XRD分析模擬的結果時，可以認為：與ZnO單晶結構相比，取代量從2.5wt%(參照圖10B)越增加，峰值的強度越減弱。據此，可以認為：在取代量為2.5wt%時，開始單晶結構的整體上的崩潰，並且開始非晶化。此外，可以認為：在取代量為7.6wt%以下(參照圖10C、圖10D)時有峰值，並且在取代量為10wt%以上(參照圖10E及圖11A至11D)時峰值很寬。據此，可以認為：在取代量為10wt%以上時大體上完全非晶化。
上述計算結果表示：藉由使ZnO包含SiO2 ，容易產生ZnO的非晶化。實際上，藉由濺射法而得到的包含SiO2 的ZnO薄膜在剛成膜之後是非晶半導體膜。根據這些計算結果，可以知道如下事實：藉由包含SiO2 ，即使進行熱處理也阻礙ZnO的晶化，而可以維持非晶結構。
此外，作為包含氧化矽的氧化物半導體層103，除了Zn-O類非單晶膜以外，還可以使用In-Ga-Zn-O類非單晶膜、In-Sn-Zn-O類、Ga-Sn-Zn-O類、In-Zn-O類、Sn-Zn-O類、In-Sn-O類、Ga-Zn-O類氧化物半導體。
此外，作為源極區及汲極區104a、104b，較佳使用退化的氧化物半導體。退化的氧化物半導體較佳的具有透光性。另外，作為源極區及汲極區104a、104b，也可以使用不包含氧化矽的氧化物半導體層，例如，Zn-O類氧化物半導體、In-Ga-Zn-O類氧化物半導體、In-Zn-O類氧化物半導體、Sn-Zn-O類氧化物半導體、In-Sn-O類氧化物半導體、Al-Zn-O類氧化物半導體、或者Ga-Zn-O類氧化物半導體。此外，源極區及汲極區104a、104b也可以使用包含氮的In-Ga-Zn-O類非單晶膜，即In-Ga-Zn-O-N類非單晶膜(也稱為IGZON膜)。此外，作為源極區及汲極區104a、104b，也可以使用Ga-Zn-O類非單晶膜、或者包含氮的Ga-Zn-O類非單晶膜，即Ga-Zn-O-N類非單晶膜。此外，作為源極區及汲極區104a、104b，也可以使用Al-Zn-O類非單晶膜、或者包含氮的Al-Zn-O類非單晶膜，即Al-Zn-O-N類非單晶膜。注意，Al-Zn-O類氧化物半導體或者Al-Zn-O-N類氧化物半導體所包含的鋁較佳為1wt%以上且10wt%以下，並且Ga-Zn-O類氧化物半導體或者Ga-Zn-O-N類氧化物半導體所包含的鎵較佳的為1wt%以上且10wt%以下。此外，也可以使用包含氮的Zn-O-N類非單晶膜、包含氮的Sn-Zn-O-N類非單晶膜。
在本實施例模式中，作為源極區及汲極區104a、104b，使用如下材料：在包含氮氣體的氛圍下藉由使用包含Zn(鋅)的氧化物半導體靶材(ZnO)的濺射法來形成Zn-O-N類非單晶膜後進行加熱處理而得到的氧氮化物材料。
此外，源極電極層及汲極電極層105a、105b使用選自Al、Cr、Ta、Ti、Mo、W中的元素、以上述元素為成分的合金、組合上述元素的合金膜等。此外，也可以使用氧化銦錫(ITO：Indium Tin Oxide)、包含氧化矽(SiOx )的氧化銦錫、包含鋁的氧化鋅(AZO：Aluminium doped Zinc Oxide)或者包含鎵的氧化鋅(GZO：Gallium doped Zinc Oxide)。
另外，參照圖3而以下說明將上述薄膜電晶體170用作像素部的切換元件來製造顯示裝置的例子。
首先，在具有絕緣表面的基板100上設置閘極電極層101。作為具有絕緣表面的基板100，使用玻璃基板。作為閘極電極層101的材料，可以使用鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、鈧等金屬材料或以這些金屬材料為主要成分的合金材料，並且以單層或疊層形成閘極電極層101。注意，當形成閘極電極層101時，也形成像素部的電容佈線108及端子部的第一端子121。注意，也可以在基板100上設置用作基底絕緣膜的絕緣膜。絕緣膜也可以藉由使用氮化矽膜、氧氮化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜、氮氧化鋁膜等的單層或疊層來形成。
例如，作為閘極電極層101的雙層的疊層結構，較佳的採用：在鋁層上層疊有鉬層的雙層疊層結構；在銅層上層疊有鉬層的雙層結構；在銅層上層疊有氮化鈦層或氮化鉭層的雙層結構；或者層疊有氮化鈦層和鉬層的雙層結構。另外，也有在包含Ca的銅層上層疊有成為阻擋層的包含Ca的氧化銅層的疊層；在包含Mg的銅層上層疊有成為阻擋層的包含Mg的氧化銅層的疊層。另外，作為三層的疊層結構，較佳的採用層疊有鎢層或氮化鎢層、鋁和矽的合金層或鋁和鈦的合金層、氮化鈦層或鈦層的結構。
接著，形成覆蓋閘極電極層101上的閘極絕緣層102。使用濺射法、PCVD法等以50nm至400nm的膜厚度形成閘極絕緣層102。
例如，作為閘極絕緣層102，藉由濺射法形成100nm厚的氧化矽膜。當然，閘極絕緣層102不侷限於氧化矽膜，也可以使用氧氮化矽膜、氮化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜、氧化鉭膜等其他絕緣膜的單層或疊層形成閘極絕緣層102。在採用疊層的情況下，例如藉由PCVD法形成氮化矽膜，並且在其上藉由濺射法形成氧化矽膜，即可。另外，在作為閘極絕緣層102使用氧氮化矽膜或氮化矽膜等的情況下，可以防止來自玻璃基板的雜質，例如鈉等擴散並侵入到之後形成在其上方的氧化物半導體。
接著，在閘極絕緣層102上形成包含氧化矽的氧化物半導體膜。在此，使用以10wt%的比率包含氧化矽(SiO2 )的包含Zn(鋅)的氧化物半導體靶材來進行成膜。藉由使氧化物半導體包含氧化矽，容易使所形成的氧化物半導體非晶化。另外，藉由使氧化物半導體膜包含氧化矽，在形成氧化物半導體膜之後的過程中進行熱處理的情況下，可以防止氧化物半導體膜的晶化。
接著，在包含氧化矽的氧化物半導體膜上藉由濺射法形成不包含氧化矽的氧氮化物膜。在此，在包含氮氣體的氛圍下藉由使用包含Zn(鋅)的氧化物半導體靶材(ZnO)的濺射法來形成Zn-O-N類非單晶膜。
作為濺射法，有作為濺射電源而使用高頻電源的RF濺射法、DC濺射法、以及以脈衝方式施加偏壓的脈衝DC濺射法。
此外，還有可以設置多個其材料彼此不同的靶材的多元濺射裝置。多元濺射裝置既可以在同一反應室中層疊形成不同材料的膜，又可以在同一反應室中使多種材料同時放電而進行成膜。
此外，有如下濺射裝置：在反應室內具備磁鐵機構並且用於磁控管濺射法；不使用輝光放電而使用利用微波來產生的電漿並且用於ECR濺射法。
此外，作為使用濺射法的成膜方法，還有：當進行成膜時使靶材物質與濺射氣體成分起化學反應而形成其化合物薄膜的反應濺射法；當進行成膜時對基板也施加電壓的偏壓濺射法。
接著，進行光微影製程，形成抗蝕劑掩模，對Zn-O-N類非單晶膜(氧氮化物膜)選擇性地進行蝕刻，並且使用同一掩模對包含氧化矽的Zn-O類非單晶膜(氧化物半導體膜)選擇性地進行蝕刻。在蝕刻之後去除抗蝕劑掩模。
接著，藉由進行光微影製程，重新形成抗蝕劑掩模，藉由蝕刻去除不需要的部分(閘極絕緣層的一部分)來形成到達與閘極電極層相同材料的佈線、電極層的接觸孔。設置該接觸孔，以直接連接到在之後形成的導電膜。例如，當在驅動電路部中形成其閘極電極層直接接觸於源極電極層或汲極電極層的薄膜電晶體、電連接到端子部的閘極佈線的端子時，形成接觸孔。另外，雖然在此示出藉由進行光微影製程來形成用於直接連接到在之後形成的導電膜的接觸孔的例子，但是不特別侷限於此，也可以之後在與用來連接到像素電極的接觸孔同一製程中形成到達閘極電極層的接觸孔，並且使用與像素電極同一材料進行電連接。在使用與像素電極同一材料進行電連接的情況下，可以縮減一個掩模。
接著，利用濺射法或真空蒸鍍法在Zn-O-N類非單晶膜(氧氮化物層)上形成由金屬材料構成的導電膜。
作為導電膜的材料，可以舉出選自Al、Cr、Ta、Ti、Mo、W中的元素、以上述元素為成分的合金、組合上述元素的合金膜等。另外，在之後的製程中進行200℃至600℃的熱處理的情況下，較佳的使導電膜具有承受該熱處理的耐熱性。因為當使用Al單質時有耐熱性低且容易腐蝕等問題，所以組合Al與耐熱導電材料而使用。作為與Al組合的耐熱導電材料，使用選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、鈧(Sc)中的元素、以上述元素為成分的合金、組合上述元素的合金膜或者以上述元素為成分的氮化物。此外，還可以使用氧化銦錫(ITO：Indium Tin Oxide)、包含氧化矽(SiOx )的氧化銦錫、包含鋁的氧化鋅(AZO)或者包含鎵的氧化鋅(GZO)。藉由對氧化鋅添加沙量(例如為幾wt%)的Al2 O3 、Ga2 O3 等成為三價離子的元素，可以謀求實現低電阻化。
在本實施例模式中，作為導電膜，採用鈦膜的單層結構。此外，作為導電膜，也可以採用雙層結構，而可以在鋁膜上層疊鈦膜。另外，作為導電膜，也可以採用三層結構，其中包括Ti膜、在該Ti膜上層疊的包含Nd的鋁(Al-Nd)膜、在其上形成的Ti膜。作為導電膜，還可以採用包含矽的鋁膜的單層結構。
接著，進行光微影製程，形成抗蝕劑掩模，藉由蝕刻去除不需要的部分來在像素部中形成源極電極層及汲極電極層105a、105b以及源極區及汲極區104a、104b，並且在驅動電路部中分別形成源極電極層及汲極電極層、源極區及汲極區。作為此時的蝕刻方法，採用濕蝕刻或乾蝕刻。例如，在作為導電膜而使用鋁膜或鋁合金膜的情況下，可以進行使用混合磷酸、醋酸及硝酸的溶液的濕蝕刻。在此，藉由進行濕蝕刻，對Ti膜的導電膜進行蝕刻來形成源極電極層及汲極電極層，並且對Zn-O-N類非單晶膜進行蝕刻來形成第一緩衝層(源極區及汲極區104a)、第二緩衝層(源極區及汲極區104b)。在該蝕刻製程中，包含氧化矽的氧化物半導體膜的露出區的一部分也被蝕刻，而成為包含氧化矽的氧化物半導體層103。
另外，在該光微影製程中，使與源極電極層及汲極電極層105a、105b相同材料的第二端子122殘留在端子部。注意，第二端子122與源極電極佈線(包括源極電極層及汲極電極層105a、105b的源極電極佈線)電連接。
藉由上述製程，可以在像素部中製造將包含氧化矽的氧化物半導體層103用作通道形成區的薄膜電晶體170。
此外，在端子部中，連接電極120藉由形成在閘極絕緣膜中的接觸孔與端子部的第一端子121直接連接。此外，雖然在本實施例模式中未圖示，但是經過與上述製程相同的製程來使驅動電路的薄膜電晶體的源極電極佈線或汲極電極佈線與閘極電極直接連接。
接著，以200℃至600℃，典型地以300℃至500℃進行熱處理(還包括光退火)。在此，放置在爐中，在氮氣氛圍下以350℃進行一個小時的熱處理。藉由該熱處理，進行包含氧化矽的Zn-O類非單晶膜的原子級的重新排列。另外，因為包含氧化矽的氧化物半導體層103包含氧化矽，所以可以防止該熱處理中的晶化並保持非晶結構。注意，進行熱處理的時序只要是形成Zn-O-N類非單晶膜後，就沒有特別的限制，而例如也可以在形成像素電極之後進行。
接著，去除抗蝕劑掩模，形成覆蓋薄膜電晶體170的保護絕緣層106。
然後，進行光微影製程，形成抗蝕劑掩模，並且藉由對保護絕緣層106進行蝕刻來形成到達源極電極層及汲極電極層105b的接觸孔。另外，藉由此時的蝕刻來形成到達第二端子122的接觸孔、到達連接電極120的接觸孔。
接著，在去除抗蝕劑掩模之後，形成透明導電膜。藉由作為材料而使用氧化銦(In2 O3 )、氧化銦錫(In2 O3 -SnO2 、縮寫為ITO)等並利用濺射法或真空蒸鍍法等來形成透明導電膜。使用鹽酸類的溶液進行對這種材料的蝕刻處理。然而，由於特別在對ITO的蝕刻中容易產生殘渣，因此也可以使用氧化銦氧化鋅合金(In2 O3 -ZnO)，以便改善蝕刻加工性。也可以使用AZO、GZO。
接著，進行光微影製程，形成抗蝕劑掩模，並且藉由蝕刻去除不需要的部分，以形成像素電極層110。另外，在該光微影製程中，以在電容部中的閘極絕緣層102及保護絕緣層106為電介質，並由電容佈線108和像素電極層110形成儲存電容器。另外，在該光微影製程中，使用抗蝕劑掩模覆蓋第一端子及第二端子來使形成在端子部的透明導電膜128、129殘留。透明導電膜128、129成為用於與FPC的連接的電極或佈線。形成在與第一端子121直接連接的連接電極120上的透明導電膜128成為用作閘極佈線的輸入端子的用於連接的端子電極。形成在第二端子122上的透明導電膜129是用作源極電極佈線的輸入端子的用於連接的端子電極。
注意，雖然在本實施例模式中示出以閘極絕緣層102和保護絕緣層106為電介質，並由電容佈線108和像素電極層110形成儲存電容器的例子，但是，沒有特別的限制，也可以採用如下結構：在電容佈線的上方設置包括與源極電極或汲極電極相同的材料的電極，使用該電極、電容佈線、它們之間的用作電介質的閘極絕緣層102來形成儲存電容器，並且使該電極和像素電極電連接。
接著，去除抗蝕劑掩模。圖3示出該步驟的截面圖。注意，該步驟的像素部中的薄膜電晶體170的俯視圖相當於圖4。
另外，圖4中的沿線A1-A2的截面圖及圖4中的沿線B1-B2的截面圖相當於圖3。圖3示出像素部中的薄膜電晶體170的截面結構、像素部中的電容器部的截面結構、端子部的截面結構。
此外，圖5A1和圖5A2分別圖示出這步驟的閘極佈線端子部的截面圖及俯視圖。圖5A1相當於沿著圖5A2中的線C1-C2的截面圖。在圖5A1中，形成在保護絕緣膜106上的透明導電膜155是用作輸入端子的用於連接的端子電極。另外，在圖5A1中，在端子部中，使用與閘極佈線相同的材料形成的第一端子151隔著閘極絕緣層152重疊於使用與源極電極佈線相同的材料形成的連接電極153，並且利用透明導電膜155實現導通。
另外，圖5B1及圖5B2分別示出源極電極佈線端子部的截面圖及俯視圖。此外，圖5B1相當於沿圖5B2中的D1-D2線的截面圖。在圖5B1中，形成在保護絕緣層106上的透明導電膜155是用作輸入端子的用於連接的端子電極。另外，在圖5B1中，在端子部中，使用與閘極佈線相同的材料形成的電極156隔著閘極絕緣層152重疊於電連接到源極電極佈線的第二端子150的下方。電極156不與第二端子150電連接，並且藉由將電極156設定為與第二端子150不同的電位，例如浮動狀態、GND、0V等，可以形成用於對雜波的措施的電容器或用於對靜電的措施的電容器。此外，第二端子150隔著保護絕緣層106與透明導電膜155電連接。
根據像素密度而設置多個閘極佈線、源極電極佈線及電容佈線。此外，在端子部中，排列地配置多個具有與閘極佈線相同的電位的第一端子、多個具有與源極電極佈線相同的電位的第二端子、多個具有與電容佈線相同的電位的第三端子等。各端子的數量可以是任意的數量，而實施者適當地決定，即可。
藉由上述製程，可以完成包括具有包含氧化矽的氧化物半導體層的薄膜電晶體170、儲存電容器的像素部、以及端子部。另外，也可以在同一基板上形成驅動電路。
當製造主動矩陣型液晶顯示裝置時，在主動矩陣基板和設置有對置電極的對置基板之間設置液晶層，以固定主動矩陣基板和對置基板。另外，在主動矩陣基板上設置電連接到設置在對置基板上的對置電極的共同電極，並且在端子部設置電連接到共同電極的端子。該端子是用於將共同電極設定為固定電位，例如GND、0V等的端子。
此外，本實施例模式不侷限於圖4的像素結構。圖6示出與圖4不同的俯視圖的例子。圖6示出一例，其中不設置電容佈線，並且在像素電極和相鄰的像素的閘極佈線之間夾持保護絕緣膜及閘極絕緣層來形成儲存電容器。在此情況下，可以省略電容佈線及與電容佈線連接的第三端子。另外，在圖6中，使用相同的附圖標記說明與圖4相同的部分。
在主動矩陣型液晶顯示裝置中，藉由驅動配置為矩陣狀的像素電極，在畫面上形成顯示圖案。詳細地說，藉由在被選擇的像素電極和對應於該像素電極的對置電極之間施加電壓，進行對配置在像素電極和對置電極之間的液晶層的光學調變，並且該光學調變作為顯示圖案而被觀察者確認。
當液晶顯示裝置顯示動態圖像時，由於液晶分子本身回應較慢，所以有發生餘像或動態圖像模糊的問題。為了改善液晶顯示裝置的動態圖像特性，有被稱為所謂的插黑的驅動技術，該插黑是指每隔一個幀地進行整個畫面的黑色顯示的技術。
另外，還有被稱為所謂的倍速驅動的驅動技術，該倍速驅動是指藉由將通常的垂直同步頻率設定為1.5倍以上，較佳的設定為2倍以上來改善動態圖像特性的技術。
另外，為了改善液晶顯示裝置的動態圖像的特性，還有如下驅動技術：作為背光燈，使用多個LED(發光二極體)光源或多個EL光源等來構成面光源，並且將構成面光源的各光源獨立地在一個幀期間內進行間歇發光驅動。作為面光源，可以使用三種以上的LED或白色發光LED。由於可以獨立地控制多個LED，所以可以使LED的發光時序根據液晶層的光學調變的切換時序同步實現。由於該驅動技術可以將LED部分地關閉，所以尤其是當是顯示於一個畫面上的黑色顯示區域的比率高的映射時，可以謀求實現耗電量的降低。
藉由組合上述驅動技術，可以比現有液晶顯示裝置進一步改善液晶顯示裝置的動態圖像特性等的顯示特性。
另外，根據本實施例模式，可以以低成本提供電特性高且可靠性高的顯示裝置。
另外，本實施例模式可以與實施例模式1自由組合。
實施例模式3
在本實施例模式中，示出進行使用多色調掩模的曝光以減少掩模數的例子。
此外，示出作為氧化物半導體層的組成不使用生產量有限制的稀少金屬的銦的例子。另外，還示出作為氧化物半導體層的組成元素不使用一種稀少金屬的鎵的例子。
注意，多色調掩模是指能夠進行三級曝光水準，即曝光部分、中間曝光部分以及未曝光部分的掩模，並且是透過的光具有多種強度的曝光掩模。藉由進行一次的曝光及顯影製程，可以形成具有多種(典型為兩種)膜厚度的區域的抗蝕劑掩模。因此，藉由使用多色調掩模，可以減少曝光掩模數。
作為多色調掩模的代表例子，有灰色調掩模、半色調掩模。
灰色調掩模包括透光基板、形成在其上的遮光部及繞射光柵。在遮光部中，光透過率為0%。另一方面，繞射光柵可以藉由將狹縫、點、網眼等的光的透過部的間隔設定為用於曝光的光的解析度限度以下的間隔來控制光的透過率。另外，週期性狹縫、點、網眼或非週期性狹縫、點、網眼都可以用於繞射光柵。
半色調掩模包括透光基板、形成在其上的半透過部以及遮光部。作為半透過部，可以使用MoSiN、MoSi、MoSiO、MoSiON、CrSi等。遮光部可以使用鉻或氧化鉻等吸收光的遮光材料形成。在對半色調掩模照射曝光光線的情況下，在遮光部中光透過率為0%，並且在不設置遮光部及半透過部的區域中光透過率為100%。另外，在半透過部中，可以在10%至70%的範圍內調整光透過率。半透過部中的光透過率可以根據半透過部的材料而調整。
圖12A至圖12E相當於示出薄膜電晶體360的製造製程的截面圖。
在圖12A中，在設置有絕緣膜357的基板350上設置閘極電極層351。在本實施例模式中，使用氧化矽膜(膜厚度為100nm)作為絕緣膜357。在閘極電極層351上按順序層疊閘極絕緣層352、包含氧化矽的氧化物半導體膜380、氧氮化物膜381以及導電膜383。在本實施例模式中，作為包含氧化矽的氧化物半導體膜380，使用不包含銦及鎵的氧化物半導體，典型地使用Zn-O類、Sn-Zn-O類的氧化物半導體。在本實施例模式中，作為包含氧化矽的氧化物半導體膜380，使用利用濺射法而得到的Zn-O類的氧化物半導體。此外，作為氧氮化物膜381，使用不包含氧化矽的Zn-O-N類的氧氮化物材料。
接著，在閘極絕緣層352、包含氧化矽的氧化物半導體膜380、氧氮化物膜381以及導電膜383上形成掩模384。
在本實施例模式中，示出使用多級(高級)灰度掩模進行曝光以形成掩模384的例子。
藉由在使用使透過的光具有多種強度的多色調掩模進行曝光之後進行顯影，可以形成如圖12B所示那樣的具有膜厚度不同的區域的掩模384。藉由使用多色調掩模，可以減少曝光掩模數。
接著，使用掩模384進行第一蝕刻製程，對包含氧化矽的氧化物半導體膜380、氧氮化物膜381以及導電膜383進行蝕刻而加工成島狀。其結果，可以形成受到構圖的包含氧化矽的氧化物半導體層390、氧氮化物層385以及導電層387(參照圖12B)。
接著，對掩模384進行灰化。其結果，掩模的面積縮小，並且膜厚度變薄。此時，膜厚度薄的區域的掩模的抗蝕劑(與閘極電極層351的一部分重疊的區域)被去除，可以形成被分離的掩模388(參照圖12C)。
使用掩模388藉由進行第二蝕刻製程對氧氮化物層385、導電層387進行蝕刻，而形成包含氧化矽的氧化物半導體層353、源極區及汲極區354a、354b以及源極電極層及汲極電極層355a、355b(參照圖12D)。另外，包含氧化矽的氧化物半導體層353僅有一部分被蝕刻，而成為具有槽部(凹部)以及其一部分被蝕刻而露出的端部的氧化物半導體層。
藉由利用第一蝕刻製程對氧氮化物膜381、導電膜383進行乾蝕刻，氧氮化物膜381、導電膜383受到各異向性蝕刻，從而掩模384的端部與氧氮化物層385、導電層387的端部一致，而成為連續的形狀。
同樣地，藉由利用第二蝕刻製程對氧氮化物層385、導電層387進行乾蝕刻，氧氮化物層385以及導電層387受到各異向性蝕刻，從而掩模388的端部與包含氧化矽的氧化物半導體層353的凹部以及端部、源極區及汲極區354a、354b的端部、源極電極層及汲極電極層355a、355b的端部一致，而成為連續的形狀。
此外，雖然在本實施例模式中示出包含氧化矽的氧化物半導體層353、源極電極層及汲極電極層355a、355b的端部以相同的錐形角連續地層疊的形狀，但是根據蝕刻條件、氧化物半導體層及導電層的材料而蝕刻速度不同，所以也有分別具有不同錐形角或不連續的端部形狀的情況。
然後，去除掩模388。
接著，在包含氧的氛圍下進行200℃至600℃的加熱(參照圖12E)。包含氧化矽的氧化物半導體層353包含阻礙晶化的氧化矽，即使進行200℃至600℃的加熱也可以保持非晶狀態。
藉由上述製程，可以製造具有包含氧化矽的氧化物半導體層353的通道蝕刻型薄膜電晶體360。
如本實施例模式所示，藉由採用使用多色調掩模形成的具有多種(典型的是兩種)膜厚度的區域的抗蝕劑掩模，可以減少抗蝕劑掩模數，從而可以謀求實現製程的簡化以及低成本化。
再者，如本實施例模式所示，由於藉由不將銦及鎵用於包含氧化矽的氧化物半導體層或者氧氮化物層，可以降低氧化物半導體靶材的價格，因此可以謀求實現低成本化。
由此，可以以低成本且高生產率製造半導體裝置。
實施例模式4
在本實施例模式中，參照圖13A及圖13B而說明通道停止型薄膜電晶體430的一例。此外，圖13B是薄膜電晶體的俯視圖的一例，並且沿圖中的虛線Z1-Z2切斷的截面圖相當於圖13A。另外，示出將不包含銦的氧化物半導體材料用於薄膜電晶體430的氧化物半導體層的例子。
在圖13A中，在基板400上設置閘極電極401。接著，在覆蓋閘極電極401的閘極絕緣層402上設置包含氧化矽的氧化物半導體層403。
在本實施例模式中，作為包含氧化矽的氧化物半導體層403，使用利用濺射法而得到的Zn-O類的氧化物半導體。在本實施例模式中，作為包含氧化矽的氧化物半導體層403，使用不包含銦的氧化物半導體，典型地使用Zn-O類、Ga-Sn-Zn-O類、Ga-Zn-O類、Sn-Zn-O類、Ga-Sn-O類的氧化物半導體。
接著，在包含氧化矽的氧化物半導體層403上接觸地設置通道保護層418。藉由設置通道保護層418，可以防止在製程中包含氧化矽的氧化物半導體層403的通道形成區所受到的損傷(蝕刻中的電漿或蝕刻劑所導致的膜減少、氧化等)。由此，可以提高薄膜電晶體430的可靠性。
作為通道保護層418，可以使用無機材料(氧化矽、氮化矽、氧氮化矽、氮氧化矽等)。作為製造方法，可以使用電漿CVD法或熱CVD法等氣相生長法或者濺射法。在成膜後藉由進行蝕刻來加工其形狀而形成通道保護層418。在此，藉由濺射法形成氧化矽膜，並且使用藉由光微影形成的掩模進行蝕刻加工，來形成通道保護層418。
接著，在通道保護層418及包含氧化矽的氧化物半導體層403上形成源極區及汲極區406a、406b。在本實施例模式中，源極區及汲極區406a、406b使用Ga-Zn-O-N類非單晶膜。此外，源極區及汲極區406a、406b也可以使用包含氮的Zn-O類非單晶膜，即Zn-O-N類非單晶膜。
接著，在源極區及汲極區406a、406b上分別形成第一佈線409、第二佈線410。作為第一佈線409及第二佈線410，使用選自Al、Cr、Ta、Ti、Mo、W中的元素、以上述元素為成分的合金或組合上述元素的合金膜等。此外，也可以使用氧化銦錫(ITO：Indium Tin Oxide)、包含鋁的氧化鋅(AZO：Aluminium doped Zinc Oxide)或者包含鎵的氧化鋅(GZO：Gallium doped Zinc Oxide)。藉由對氧化鋅添加少量(例如為幾wt%)的Al2 O3 、Ga2 O3 等成為三價離子的元素，可以謀求實現低電阻化。
藉由設置源極區及汲極區406a、406b，金屬層的第一佈線409、第二佈線410與包含氧化矽的氧化物半導體層403具有良好的接合，以實現與肖特基結相比在熱方面穩定的工作。另外，為了供給通道的載子(源極電極一側)、穩定地吸收通道的載子(汲極電極一側)或者不在與佈線之間的介面產生電阻成分，積極地設置源極區及汲極區406a、406b是有效的。
接著，較佳的以200℃至600℃，典型地以300℃至500℃進行熱處理。在此放置在爐中，在大氣氛圍下以350℃進行一個小時的熱處理。藉由該熱處理，進行包含氧化矽的氧化物半導體層403的原子級的重新排列。藉由該熱處理而解除阻礙載子遷移的應變，所以在此的熱處理(還包括光退火)是重要的。另外，由於藉由在此的熱處理而包含在包含氧化矽的氧化物半導體層403中的氧化矽阻擋包含氧化矽的氧化物半導體層403的晶化，因此可以使包含氧化矽的氧化物半導體層403的大部分維持非晶狀態。此外，只要是形成包含氧化矽的氧化物半導體層403後，就對進行熱處理的時序沒有特別的限制，而例如也可以在形成像素電極之後進行。
再者，如本實施例模式那樣，藉由不將銦用於氧化物半導體層，作為材料不需要使用有可能枯竭的銦。
本實施例模式可以與其他實施例模式所記載的結構適當地組合而實施。
實施例模式5
在本實施例模式中，參照圖14A和14B而說明使用兩個n通道型薄膜電晶體760、761構成反相器電路的例子。此外，示出將不包含鎵的氧化物半導體材料用於薄膜電晶體760、761的氧化物半導體層的例子。
使用反相器電路、電容器、電阻等構成用來驅動像素部的驅動電路。在組合兩個n通道型TFT形成反相器電路的情況下，有組合增強型電晶體和空乏型電晶體形成反相器電路的情況(以下稱為EDMOS電路)和組合兩個增強型TFT形成反相器電路的情況(以下稱為EEMOS電路)。注意，在n通道型TFT的臨界值電壓是正的情況下，將該TFT定義為增強型電晶體，而在n通道型TFT的臨界值電壓是負的情況下，將該TFT定義為空乏型電晶體。在本說明書中按照該定義進行描述。
將像素部和驅動電路形成在同一基板上，並且在像素部中，使用配置為矩陣狀的增強型電晶體切換對像素電極施加電壓的導通截止。
圖14A示出驅動電路的反相器電路的截面結構。在圖14A中，在基板740上設置第一閘極電極741及第二閘極電極742。第一閘極電極741及第二閘極電極742可以使用鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、鈧等的金屬材料或以這些材料為主要成分的合金材料的單層或疊層形成。
此外，在覆蓋第一閘極電極741及第二閘極電極742的閘極絕緣層743上設置第一佈線749、第二佈線750以及第三佈線751，並且第二佈線750藉由形成在閘極絕緣膜743中的接觸孔744與第二閘極電極742直接連接。
此外，在第一佈線749、第二佈線750以及第三佈線751上形成源極區及汲極區755a、755b、756a、756b。在本實施例模式中，源極區及汲極區755a、755b、756a、756b是不包含氧化矽的Zn-O-N類非單晶膜。另外，源極區及汲極區755a、755b、756a、756b也可以使用包含氮的In-Zn-O-N類非單晶膜。
此外，在重疊於第一閘極電極741的位置並在第一佈線749及第二佈線750上隔著源極區及汲極區755a、755b設置包含氧化矽的第一氧化物半導體層745，並且在重疊於第二閘極電極742的位置並在第二佈線750及第三佈線751上隔著源極區及汲極區756a、756b設置包含氧化矽的第二氧化物半導體層747。
在本實施例模式中，作為包含氧化矽的第一氧化物半導體層745及包含氧化矽的第二氧化物半導體層747，使用利用濺射法而得到的Zn-O類的氧化物半導體。作為包含氧化矽的第一氧化物半導體層745及包含氧化矽的第二氧化物半導體層747，使用不包含鎵的氧化物半導體，典型地使用In-Sn-Zn-O類、In-Zn-O類、In-Sn-O類、Sn-Zn-O類、Zn-O類的氧化物半導體。
第一薄膜電晶體760具有第一閘極電極741和隔著閘極絕緣層743與第一閘極電極741重疊的包含氧化矽的第一氧化物半導體層745，並且第一佈線749是接地電位的電源線(接地電源線)。該接地電位的電源線也可以是被施加負電壓VDL的電源線(負電源線)。
此外，第二薄膜電晶體761具有第二閘極電極742和隔著閘極絕緣層743與第二閘極電極742重疊的包含氧化矽的第二氧化物半導體層747，並且第三佈線751是被施加正電壓VDD的電源線(正電源線)。
如圖14A所示，電連接到包含氧化矽的第一氧化物半導體層745和包含氧化矽的第二氧化物半導體層747的兩者的第二佈線750藉由形成在閘極絕緣層743中的接觸孔744與第二薄膜電晶體761的第二閘極電極742直接連接。藉由使第二佈線750和第二閘極電極742直接連接，可以得到良好的接觸並降低接觸電阻。與藉由其他導電膜，例如透明導電膜連接第二閘極電極742和第二佈線750的情況相比，可以謀求實現接觸孔數的減少、藉由接觸孔數的減少的佔有面積的縮小。
此外，圖14B示出驅動電路的反相器電路的俯視圖。在圖14B中，沿虛線Y1-Y2切斷的截面相當於圖14A。
如本實施例模式所示，鎵不被使用於氧化物半導體層，所以不使用作為製造成本高的材料的鎵。
本實施例模式可以與其他實施例模式所記載的結構適當地組合而實施。
實施例模式6
在本實施例模式中，參照圖15A及圖15B而說明頂閘型薄膜電晶體330的一例。此外，圖15B是薄膜電晶體的俯視圖的一例，並且沿圖中的虛線P1-P2切斷的截面圖相當於圖15A。
在圖15A中，藉由在基板300上層疊導電膜和氧氮化膜並進行蝕刻，形成第一佈線309和第二佈線310，在其上形成氧氮化物層304a、304b。注意，第一佈線309和第二佈線310用作源極電極或汲極電極。另外，作為用作源極區及汲極區的氧氮化物層304a、304b使用In-Ga-Zn-O-N類的非單晶膜。
接著，覆蓋基板300的暴露的區域及氧氮化物層304a、304b地形成包含氧化矽(SiOx )的氧化物半導體層305。在本實施例模式中，作為包含氧化矽的氧化物半導體層305，使用包含氧化矽的Zn-O類的氧化物半導體。
接著，形成覆蓋第二氧化物半導體層305、第一佈線309以及第二佈線310的閘極絕緣層303。
接著，較佳的以200℃至600℃，典型地以300℃至500℃進行熱處理。在此放置在爐中，並且在大氣氛圍下以350℃進行一個小時的熱處理。藉由該熱處理，進行包含氧化矽的氧化物半導體層305的原子級的重新排列。由於藉由該熱處理而解除阻礙載子遷移的應變，所以在此的熱處理(還包括光退火)是重要的。
接著，在閘極絕緣層303上的與包含氧化矽的氧化物半導體層305接觸於基板300的區域重疊的位置設置閘極電極301。
藉由上述製程，可以製造頂閘結構的薄膜電晶體330。
本實施例模式可以與其他實施例模式所記載的結構適當地組合而實施。
實施例模式7
在本實施例模式中，參照圖16A及圖16B而說明頂閘型薄膜電晶體630的一例。此外，圖16B是薄膜電晶體的俯視圖的一例，而沿圖中的虛線R1-R2切斷的截面圖相當於圖16A。
在圖16A中，在基板600上形成包含氧化矽的氧化物半導體層605。在本實施例模式中，作為氧化物半導體層605，使用包含氧化矽的Zn-O類的氧化物半導體。
接著，在氧化物半導體層605上形成源極區及汲極區606a、606b。在本實施例模式中，源極區及汲極區606a 、606b是Ga-Zn-O類非單晶膜。此外，源極區及汲極區606a、606b也可以使用包含氮的Ga-Zn-O類非單晶膜，即Ga-Zn-O-N類非單晶膜(也稱為GZON膜)。
接著，在源極區及汲極區606a、606b上形成第一佈線609和第二佈線610。此外，第一佈線609和第二佈線610用作源極電極或汲極電極。
接著，在第一佈線609和第二佈線610上形成閘極絕緣層603。
接著，在與氧化物半導體層605接觸於閘極絕緣層603的區域重疊的位置並在閘極絕緣層603上設置閘極電極601。
接著，較佳的以200℃至600℃，典型地以300℃至500℃進行熱處理。在此，放置在爐中，並且在大氣氛圍下以350℃進行一個小時的熱處理。藉由該熱處理，進行氧化物半導體層605的原子級的重新排列。由於藉由該熱處理而解除阻礙載子遷移的應變，所以在此的熱處理(還包括光退火)是重要的。
藉由上述製程，可以製造頂閘結構的薄膜電晶體630。
實施例模式8
圖31A是使用其上下由兩個閘極電極夾住的氧化物半導體層的薄膜電晶體的截面圖的一例。在本實施例模式中，示出在具有絕緣表面的基板上設置用於像素部及驅動電路的薄膜電晶體的製造方法的一例。
首先，在具有絕緣表面的基板10上設置第一閘極電極層11。具有絕緣表面的基板10可以使用如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃等用於電子工業的玻璃基板(也稱為“無鹼玻璃基板”)、具有能夠承受本製造製程的處理溫度的耐熱性的塑膠基板等。在基板10為母板玻璃的情況下，基板的尺寸可以採用第一代(320mm×400mm)、第二代(400mm×500mm)、第三代(550mm×650mm)、第四代(680mm×880mm或730mm×920mm)、第五代(1000mm×1200mm或1100mm×1250mm)、第六代(1500mm×1800mm)、第七代(1900mm×2200mm)、第八代(2160mm×2460mm)、第九代(2400mm×2800mm或2450mm×3050mm)、第十代(2950mm×3400mm)等。
此外，作為第一閘極電極層11，可以使用鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、鈧等金屬材料或以這些金屬材料為成分的合金材料的單層或疊層形成。在基板10的整個表面上形成導電層後，進行光微影製程，在導電層上形成抗蝕劑掩模，藉由蝕刻去除不需要的部分，以形成佈線及電極(包括第一閘極電極層11的閘極佈線、電容佈線、以及端子電極等)。在本實施例模式中，使用膜厚度為100nm的鎢的單層。
在第一閘極電極層11具有疊層結構的情況下，例如，較佳的採用：在鋁層上層疊有鉬層的雙層疊層結構；在銅層上層疊有鉬層的雙層結構；在銅層上層疊有氮化鈦層或氮化鉭層的雙層結構；層疊有氮化鈦層和鉬層的雙層結構。另外，也有在包含Ca的銅層上層疊有成為阻擋層的包含Ca的氧化銅層的疊層；在包含Mg的銅層上層疊有成為阻擋層的包含Mg的氧化銅層的疊層。另外，作為三層的疊層結構，較佳採用層疊有鎢層或氮化鎢層、鋁和矽的合金層或鋁和鈦的合金層、氮化鈦層或鈦層的結構。
接著，在去除抗蝕劑掩模之後，形成覆蓋第一閘極電極層11上的閘極絕緣層13。閘極絕緣層13藉由濺射法、PCVD法等來形成且其膜厚度為50nm至400nm。閘極絕緣層13藉由使用氧化矽膜、氧氮化矽膜、氮氧化矽膜、氮化矽膜、氧化鉭等無機絕緣膜的單層或疊層來形成。作為閘極絕緣層13，也可以藉由使用有機矽烷氣體的CVD法形成氧化矽層。作為有機矽烷氣體，可以使用正矽酸乙酯(TEOS：化學式為Si(OC2 H5 )4 )、四甲基矽烷(TMS：化學式為Si(CH3 )4 )、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽氮烷(HMDS)、三乙氧基矽烷(SiH(OC2 H5 )3 )、三(二甲氨基)矽烷(SiH(N(CH3 )2 )3 )等含矽化合物。
在本實施例模式中，對高密度電漿裝置的反應室引入作為材料氣體的甲矽烷氣體(SiH4 )、一氧化二氮(N2 O)，在10Pa至30Pa的壓力下產生高密度電漿，以在第一閘極電極層11上形成膜厚度為100nm的閘極絕緣層13。在本實施例模式中，高密度電漿裝置是指能夠實現1×1011 /cm3 以上的電漿密度的裝置。例如，施加3kW至6kW的微波電力產生電漿，而形成絕緣膜。當形成絕緣膜時，將引入到反應室中的甲矽烷氣體(SiH4 )和一氧化二氮(N2 O)的流量比設定為1：10至1：200的範圍內。另外，作為引入到反應室中的稀有氣體，可以使用氦、氬、氪、氙等，其中較佳的使用廉價的氬。
另外，因為使用高密度電漿裝置而得到的閘極絕緣層13可以具有一定膜厚度，所以優越於臺階覆蓋性。另外，可以細緻地控制由高密度電漿裝置得到的絕緣膜的膜厚度。
使用高密度電漿裝置而得到的絕緣膜與使用現有的平行平板型PCVD設備而得到的絕緣膜不同得多，並且，在使用相同的蝕刻劑比較蝕刻速度的情況下，使用高密度電漿裝置而得到的絕緣膜的蝕刻速度比使用現有的平行平板型PCVD設備而得到的絕緣膜的蝕刻速度慢10%以上或20%以上，從而可以說使用高密度電漿裝置而得到的絕緣膜是細緻的膜。
接著，在閘極絕緣層13上形成氧化物半導體膜。氧化物半導體膜的膜厚度至少為30nm以上，較佳的為60nm以上且150nm以下。在本實施例模式中，作為氧化物半導體膜，形成第一Zn-O類非單晶膜。使用直徑為8英寸的包含Zn(鋅)的氧化物半導體靶材(ZnO)，將基板和靶材之間的距離設定為170mm，將壓力設定為0.4Pa，將直流(DC)電源設定為0.5kW，並且在氬或氧氣氛圍下，進行成膜。注意，當使用脈衝直流(DC)電源時，可以減輕塵土，並且膜厚度的分佈成為均勻，所以是較佳的。
注意，在使用大面積的玻璃基板的情況下，將一個大靶材材料貼在一個大底板是不容易進行的，並且是很貴價，因此將靶材材料分割並接合到一個底板。對靶材來說，將靶材材料貼在底板(用來貼合靶材材料的基板)，並且受到真空包裝。當形成第一Zn-O類非單晶膜時，為了得到良好的薄膜電晶體的電特性，而較佳儘量不接觸於大氣的水分等地將貼合有靶材材料的底板設置在濺射裝置中。不侷限於設置在濺射裝置中的情況，而當製造靶材時、當將靶材材料接合到底板時、直到進行真空包裝的期間中，較佳的儘量不使靶材材料接觸於大氣的水分等。
在藉由濺射法形成Zn-O類氧化物半導體膜的情況下，也可以對包含Zn的氧化物半導體靶材添加氧化矽等絕緣雜質。藉由使氧化物半導體包含絕緣雜質，容易使所形成的氧化物半導體非晶化。此外，在氧化物半導體層在後面的過程中受到熱處理的情況下，可以抑制由於該熱處理而晶化。
接著，不暴露於大氣地藉由濺射法來形成成為其電阻低於第一Zn-O類非單晶膜的氧化物半導體膜(在本實施例模式中，是第二Zn-O類非單晶膜)的膜。在本實施例模式中，在包含氮氣體的氛圍下藉由濺射法使用包含Zn(鋅)的氧化物半導體靶材(ZnO)，來形成包含鋅的氧氮化物膜。該氧氮化物膜藉由後面進行的熱處理而成為其電阻低於第一Zn-O類非單晶膜的氧化物半導體膜。
接著，進行光微影製程，在第二Zn-O類非單晶膜上形成抗蝕劑掩模，蝕刻第一及第二Zn-O類非單晶膜。注意，在此的蝕刻不侷限於濕蝕刻，而也可以採用乾蝕刻。
接著，在去除抗蝕劑掩模後，在第一及第二Zn-O類非單晶膜上藉由濺射法、真空蒸鍍法形成由金屬材料構成的導電膜。作為導電膜的材料，可以舉出選自Al、Cr、Ta、Ti、Mo、W中的元素、以上述元素為成分的合金、組合上述元素的合金膜等。另外，在進行200℃至600℃的熱處理的情況下，較佳的使導電膜具有承受該熱處理的耐熱性。因為當使用Al單質時有耐熱性低並且容易腐蝕等問題，所以組合Al與耐熱導電材料而形成使用。作為與Al組合的耐熱導電材料，使用選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、鈧(Sc)中的元素、以上述元素為成分的合金、組合上述元素的合金膜或者以上述元素為成分的氮化物。
在此，作為導電膜，採用層疊Al膜和Ti膜而得到的導電膜。此外，導電膜也可以採用鈦膜的單層結構。另外，作為導電膜，也可以採用三層結構，其中包括Ti膜、在該Ti膜上層疊的包含Nd的鋁(Al-Nd)膜、以及在其上形成的Ti膜。作為導電膜，還可以採用包含矽的鋁膜的單層結構。
接著，進行光微影製程，在導電膜上形成抗蝕劑掩模，藉由蝕刻去除不需要的部分，以形成源極電極層及汲極電極層15a、15b。作為此時的蝕刻方法，採用濕蝕刻或者乾蝕刻。在此，藉由使用作為反應氣體的SiCl4 、Cl2 和BCl3 的混合氣體的乾蝕刻，蝕刻層疊有Al膜和Ti膜的導電膜，以形成源極電極層及汲極電極層15a、15b。此外，藉由在此的蝕刻，使用相同的抗蝕劑掩模，選擇性地蝕刻第二Zn-O類非單晶膜，以形成源極區及汲極區14a、14b，並且第一Zn-O類非單晶膜的一部分露出。
再者，藉由使用相同的抗蝕劑掩模的上述蝕刻製程，露出的第一Zn-O類非單晶膜受到選擇性的蝕刻，而成為具有其膜厚度薄於重疊於源極電極層及汲極電極層15a、15b的區域的區域的氧化物半導體層16。因為以相同的製程進行對源極電極層及汲極電極層15a和15b、源極區及汲極區14a和14b、露出的第一Zn-O類非單晶膜的蝕刻，所以如圖1A所示，源極電極層及汲極電極層15a和15b以及源極區及汲極區14a和14b的端部一致，而成為連續結構。注意，不侷限於以相同的製程進行對源極電極層及汲極電極層15a和15b、源極區及汲極區14a和14b、露出的第一Zn-O類非單晶膜的蝕刻，而也可以以多個蝕刻製程進行。
接著，在去除抗蝕劑掩模之後，較佳的以200℃至600℃，典型地以300℃至500℃進行熱處理。在此放置在爐中，在包含氧的氮氣氛圍下以350℃進行一個小時的熱處理。藉由該熱處理，進行第一Zn-O類非單晶膜的原子級的重新排列。藉由該熱處理而解除阻礙載子遷移的應變，所以在此的熱處理(還包括光退火)是重要的。另外，進行第二Zn-O類非單晶膜的低電阻化，以形成電阻低的源極區及汲極區14a、14b。注意，只要是形成第二Zn-O類非單晶膜後，就對進行熱處理的時序沒有特別的限制。
接著，以膜厚度為0.5μm至3μm的範圍形成覆蓋源極電極層及汲極電極層15a和15b、以及具有膜厚度薄的區域的氧化物半導體層16的樹脂層17。作為用於樹脂層17的感光性或者非感光性的有機材料，使用聚醯亞胺、丙烯酸樹脂、聚醯胺、聚醯亞胺-醯胺、抗蝕劑、苯並環丁烯、或者這些的疊層等。在此，為了削減製程數，而藉由塗布法形成感光性的聚醯亞胺。藉由曝光、顯影及焙燒，來形成其表面平坦且其膜厚度為1.5μm的由聚醯亞胺構成的樹脂層17。樹脂層17在後面進行的第二保護絕緣層的形成時用作保護具有膜厚度薄的區域的氧化物半導體層16及源極區及汲極區14a、14b避免受到電漿損傷的第一保護絕緣層。此外，樹脂層17以接觸的方式覆蓋露出的氧化物半導體層16的膜厚度薄的區域，並且用作阻擋對氧化物半導體層16的水分、氫等的侵入的第一保護絕緣層。作為樹脂層，可以得到沒有針孔的膜，並且可以得到與表面凹凸無關地形成具有平坦表面的膜，所以優越於臺階覆蓋性。
此外，也可以在形成樹脂層17之前對露出的氧化物半導體層16的膜厚度薄的區域進行氧自由基處理。藉由進行氧自由基處理，可以進行氧化物半導體層的露出表面附近的改性，得到氧過剩區域。既可利用包含氧的氣體藉由電漿產生裝置供給氧自由基，又可藉由臭氧產生裝置供給氧自由基。藉由將所供給的氧自由基或氧照射到薄膜，可以對薄膜進行表面改性。此外，不侷限於氧自由基處理，而也可以進行氬和氧的自由基處理。氬和氧的自由基處理是指引入氬氣體和氧氣體而產生電漿以對薄膜進行表面改性的處理。
接著，在樹脂層17上藉由PCVD法或者濺射法以低功率條件(或者低基板溫度(低於200℃、較佳的為室溫至100℃))形成其膜厚度為50nm至400nm的範圍的第二保護絕緣層18。此外，也可以以低功率條件利用高密度電漿裝置來形成第二保護絕緣層18。作為使用高密度電漿裝置而得到的第二保護絕緣層18，可以得到比使用PCVD法而得到的膜細緻的膜。作為第二保護絕緣層18，使用氮化矽膜、氧氮化矽膜、或者氮氧化矽膜，並且阻擋水分、氫離子、OH-等。在本實施例模式中，使用PCVD法，將矽烷氣體的流量設定為35sccm，將氨(NH3 )的流量設定為300sccm，將氫氣體的流量設定為800sccm，將壓力設定為60Pa，將RF電力功率設定為300W，將電源頻率設定為13.56MHz，進行成膜，以形成其膜厚度為200nm的氮化矽膜。這些膜發揮阻擋水分、氫離子、OH-等的效果。在此情況下，當對第二閘極電極進行為了得到所希望的俯視形狀的選擇性的蝕刻時，可以使第二保護絕緣膜用作蝕刻停止層。此外，在此情況下，第一保護絕緣膜及第二保護絕緣膜也用作第二閘極絕緣層。
此外，在上述結構中，氧化物半導體層的膜厚度薄的區域是重疊於第一閘極電極及第二閘極電極的通道形成區。在氧化物半導體層的膜厚度薄的區域中，第二閘極電極一側的區域被稱為背通道。當使用包括水分、氫離子、OH- 等的電漿形成接觸於該背通道的膜時，蓄積電荷，對緩衝層中的氧缺少型的缺陷的部分侵入電漿的負電荷、或者OH- ，而有可能不形成想要意圖性地形成的NI接面。當在氧化物半導體層中氧缺乏時，在層中增加容易與負電荷結合的Zn，並且當對其部分侵入電漿的負電荷時，緩衝層(N+ 型區)變化為N型區域、以及N- 區、1型區，從而消失設置在緩衝層的介面的NI接面。由於該原因，而有可能消失空乏層，並且薄膜電晶體的Vg-Id特性成為不穩定的值。
接著，在形成導電層後，進行光微影製程，在導電層上形成抗蝕劑掩模，藉由蝕刻去除不需要的部分，以形成佈線及電極(包括第二閘極電極層19的佈線等)。當對第二閘極電極層19進行為了得到所希望的俯視形狀的選擇性的蝕刻時，可以使第二保護絕緣層18用作蝕刻停止層。
作為形成在第二保護絕緣層18上的導電層，可以使用金屬材料(選自鋁(Al)、銅(Cu)、鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、鈧(Sc)中的元素、以上述元素為成分的合金)。因為這些膜具有遮光性，所以可以遮光對氧化物半導體層的光。
在圖31A中，截面的第二閘極電極層19的寬度大於第一閘極電極層11並且大於氧化物半導體層的寬度。使第二閘極電極層19的寬度大於氧化物半導體層的寬度並且將第二閘極電極層19的形狀成為覆蓋氧化物半導體層的俯視形狀的形狀，以進行遮光，是很有用的。因為氧化物半導體層16的膜厚度薄的區域不由源極電極或汲極電極覆蓋，所以有可能由於光照射而改變薄膜電晶體的電特性。因為藉由濺射法而形成的Zn-O類非單晶膜在波長為450nm以下具有光感度，所以設置用作遮斷波長為450nm以下的光的遮光層的第二閘極電極層19是很有用的。
此外，作為形成在第二保護絕緣層18上的導電層，也可以使用具有透光性的導電材料諸如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(以下，稱為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等。在使用具有透光性的導電材料的情況下，藉由使用與像素電極相同的材料，可以以與在形成第二閘極電極時相同的光掩模形成像素電極。藉由使用相同的材料形成第二閘極電極和像素電極，可以削減製程數。此外，在第二閘極電極使用具有透光性的導電材料的情況下，較佳將用來遮光具有其膜厚度薄的區域的氧化物半導體層16的遮光層以重疊的方式另行設置在氧化物半導體層16的上方的其膜厚度薄的區域的位置。作為遮光層，使用至少在400nm至450nm的波長區域中示出大約低於50%的透光率、較佳為低於20%的透光率的材料。例如，作為遮光層的材料，可以使用鉻、氮化鈦等金屬膜、或者黑色樹脂。在為了遮斷光而使用黑色樹脂的情況下，光越強，黑色樹脂的膜厚度需要越厚，所以在需要薄的黑色樹脂的情況下，較佳的使用遮光性高且可以進行精細的蝕刻加工及薄膜化的金屬膜。
藉由上述製程，可以得到圖31A所示的薄膜電晶體20。
此外，雖然在上述製程中，示出將通常的光掩模用於光微影製程的例子，但是當使用藉由使用多色調掩模的光微影製程而形成的具有多種(典型為兩種)膜厚度的區域的抗蝕劑掩模時，可以減少抗蝕劑掩模數，所以可以謀求實現製程的簡化、低成本化。
此外，當為了使第二閘極電極層19的電位成為與第一閘極電極層11相同的電位而進行電連接時，在第二保護絕緣層18上形成第二閘極電極層19之前進行光微影製程，在第二保護絕緣層18上形成抗蝕劑掩模，藉由蝕刻去除不需要的部分，以形成到達第一閘極電極層11的開口。
注意，當使第二閘極電極層19的電位成為與第一閘極電極層11不同的電位時，不需要形成用來電連接第二閘極電極層19和第一閘極電極層11的開口。
此外，圖31B示出其一部分與圖31A不同的結構。在圖31B中，除了與圖31A不同的部分以外，使用相同的附圖標記而進行說明。
圖31B是以與圖31A的第二閘極電極層19和第二保護絕緣層18的形成順序不同的順序形成這些層的一例。
如圖31B所示，薄膜電晶體21的第二閘極電極層19以接觸於作為第一保護絕緣膜的樹脂層17上的方式形成，並且設置在樹脂層17和第二保護絕緣層18之間。圖31A的薄膜電晶體20的第二閘極絕緣層是由樹脂層17和第二保護絕緣層18構成的疊層，但是薄膜電晶體21的第二閘極絕緣層僅由樹脂層17構成。在將第二閘極電極層19設置在樹脂層17和第二保護絕緣層18之間的情況下，該第二閘極電極層19與樹脂層17一起發揮減少對氧化物半導體層16的電漿損傷的效果。
此外，圖31B示出在第一閘極電極層11和基板10之間設置基底絕緣層12的例子。當作為基底絕緣層12而使用其膜厚度為50nm至200nm的氧氮化矽膜、氮氧化矽膜、或者氮化矽膜等時，可以阻擋來自玻璃基板的雜質例如鈉等擴散並侵入後面形成在上方的氧化物半導體中。此外，在設置基底絕緣層12的情況下，可以防止由於在形成第一閘極電極層11時的蝕刻製程而基板10受到蝕刻。
此外，雖然上述結構示出作為反交錯型結構的一種的通道蝕刻型的例子，但是對薄膜電晶體結構沒有特別的限制。例如，薄膜電晶體結構也可以為底接觸結構。在底接觸結構中，因為在對導電膜進行選擇性的蝕刻來形成源極電極或汲極電極後形成氧化物半導體層，所以與通道蝕刻型的TFT的氧化物半導體層相比，形成氧化物半導體後的製程數少，並且使氧化物半導體層暴露於電漿的次數也少。暴露於電漿的次數越少，可以越降低對氧化物半導體層的電漿損傷。
本實施例模式可以與其他實施例模式所記載的結構適當地組合而實施。
實施例模式9
圖32A是使用其上下由兩個閘極電極夾住的氧化物半導體層的薄膜電晶體的截面圖的一例。在本實施例模式中，示出在具有絕緣表面的基板上設置用於像素部及驅動電路的薄膜電晶體的製造方法的一例。
注意，直到在具有絕緣表面的基板10上形成第一閘極電極層11並且形成覆蓋第一閘極電極層11的閘極絕緣層13的製程與實施例模式8同一，所以在此省略詳細說明，並且使用同一附圖標記說明與圖31A同一的部分。
接著，在閘極絕緣層13上藉由濺射法、真空蒸鍍法形成由金屬材料構成的導電膜。在本實施例模式中，藉由濺射法來形成由Ti膜、包含Nd的鋁膜、Ti膜構成的三層結構。作為導電膜的材料，可以舉出選自Al、Cr、Ta、Ti、Mo、W中的元素、以上述元素為成分的合金、組合上述元素的合金膜等。此外，導電膜也可以採用雙層結構，即也可以在鋁膜上層疊鈦膜。此外，導電膜也可以採用包含矽的鋁膜的單層結構、鈦膜的單層結構。
接著，藉由濺射法不暴露於大氣地形成電阻低的氧化物半導體膜(緩衝層)。只要是其電阻低於後面形成的氧化物半導體膜26的材料膜，就對緩衝層沒有特別的限制。作為緩衝層，在包含氮氣體的氛圍下藉由使用包含Zn(鋅)的氧化物半導體靶材(ZnO)的濺射法在導電膜上形成包含鋅的氧氮化物膜。在本實施例模式中，使用氧化物半導體靶材(ZnO)，將Ar流量設定為72sccm，將氧流量設定為3sccm，將電力功率設定為3.2kw，將壓力設定為0.16Pa，以形成其膜厚度為10nm的膜。注意，為了減少對緩衝層的電漿損傷，也可以將電力功率降低為1kw，以進行成膜。
濺射法具有如下方法：作為濺射用電源使用高頻電源的RF濺射法、DC濺射法以及以脈衝方式施加偏壓的脈衝DC濺射法。RF濺射法主要用於形成絕緣膜，並且DC濺射法主要用於形成金屬膜。
此外，還有可以設置多個其材料彼此不同的靶材的多元濺射裝置。多元濺射裝置既可以在同一反應室中層疊形成不同材料的膜，又可以在同一反應室中使多種材料同時放電而進行成膜。
此外，有如下濺射裝置：在反應室內具備磁鐵機構並且用於磁控管濺射法；不使用輝光放電而使用利用微波來產生的電漿並且用於ECR濺射法
此外，作為使用濺射法的成膜方法，還有在成膜中使靶材物質和濺射氣體成分起化學反應，以形成它們的化合物薄膜的反應濺射法、在成膜中也對基板施加電壓的偏壓濺射法。
靶材藉由將靶材材料貼在底板(用來貼合靶材材料的基板)來製造，但是當將靶材材料貼在底板時，也可以將靶材材料分割並接合到一個底板。將四個靶材材料貼在一個底板的情況被稱為四分割。此外，將九個靶材材料貼在一個底板的情況被稱為九分割。對靶材材料的分割數沒有特別的限制。當將靶材材料分割時，可以緩和當貼在底板時的靶材材料的彎曲。這種分割的靶材材料特別較佳用於當在大面積基板上形成上述薄膜時伴隨此而大型化的靶材材料。當然，也可以將一個靶材材料貼在一個底板。
接著，進行光微影製程，在緩衝層上形成抗蝕劑掩模，藉由蝕刻去除不需要的部分，以形成源極電極層及汲極電極層25a、25b。在源極電極層及汲極電極層25a、25b上留下具有相同的俯視形狀的緩衝層。然後，去除抗蝕劑掩模。
接著，形成其膜厚度為5nm至200nm的氧化物半導體膜。在本實施例模式中，利用使用包含氧化矽(SiOx )的包含Zn(鋅)的氧化物半導體靶材(ZnO)的濺射法，將Ar流量設定為50sccm，將氧流量設定為20sccm，將電力功率設定為1kw，將壓力設定為0.22Pa，以形成其膜厚度為50nm的膜。
此外，較佳在形成氧化物半導體膜之前，進行用來去除附著在源極電極層及汲極電極層25a、25b以及閘極絕緣層的表面上的塵土等的電漿處理。作為電漿處理，例如進行引入氬氣體並利用RF電源來產生電漿的反濺射，對露出的源極電極層及汲極電極層25a、25b以及閘極絕緣層進行電漿處理。
接著，進行光微影製程，在氧化物半導體膜上形成抗蝕劑掩模，藉由蝕刻去除不需要的部分，以形成氧化物半導體層26。此外，藉由使用相同的抗蝕劑掩模對緩衝層進行選擇性的蝕刻，來形成源極區及汲極區24a、24b。
接著，去除抗蝕劑掩模，然後較佳的以200℃至600℃，典型地以300℃至500℃進行熱處理。在此放置在爐中，在包含氧的氮氣氛圍下以350℃進行一個小時的熱處理。藉由該熱處理，進行Zn-O類非單晶膜的原子級的重新排列。藉由該熱處理而解除阻礙載子遷移的應變，所以在此的熱處理(還包括光退火)是重要的。
接著，以膜厚度為0.5μm至3μm的範圍形成覆蓋源極電極層及汲極電極層25a和25b、以及氧化物半導體層26的樹脂層17。作為用於樹脂層17的感光性或者非感光性的有機材料，使用聚醯亞胺、丙烯酸樹脂、聚醯胺、聚醯亞胺-醯胺、抗蝕劑、苯並環丁烯、或者這些的疊層等。
注意，形成樹脂層17後的製程與實施例模式8同一，所以在此示出簡短的描述。
接著，在樹脂層17上藉由PCVD法或者濺射法以低功率條件(或者低基板溫度(低於200℃、較佳的為室溫至100℃))形成其膜厚度為50nm至400nm的範圍的第二保護絕緣層18。此外，也可以以低功率條件利用高密度電漿裝置來形成第二保護絕緣層18。
接著，在形成導電層後，進行光微影製程，在導電層上形成抗蝕劑掩模，藉由蝕刻去除不需要的部分，以形成佈線及電極(包括第二閘極電極層19的佈線等)。
藉由上述製程，可以得到圖32A所示的薄膜電晶體22。
此外，圖32B示出其一部分與圖32A不同的結構。在圖32B中，除了與圖32A不同的部分以外，使用同一附圖標記而進行說明。
圖32B是以與圖32A的第二閘極電極層19和第二保護絕緣層18的形成順序不同的順序形成這些層的例子。
如圖32B所示，薄膜電晶體23的第二閘極電極層19以接觸於作為第一保護絕緣膜的樹脂層17上的方式形成，並且設置在樹脂層17和第二保護絕緣層18之間。在將第二閘極電極層19設置在樹脂層17和第二保護絕緣層18之間的情況下，該第二閘極電極層19與樹脂層17一起發揮減少對氧化物半導體層26的電漿損傷的效果。
此外，圖32C示出其一部分與圖32A不同的結構。在圖32C中，除了與圖32A不同的部分以外，使用同一附圖標記而進行說明。
圖32C是源極區及汲極區27a、27b和源極電極層及汲極電極層28a、28b的上下位置關係與圖32A不同的例子。在源極電極層及汲極電極層28a、28b的下方設置源極區及汲極區27a、27b，並且源極電極層及汲極電極層28a、28b發揮減少對源極區及汲極區27a、27b的電漿損傷的效果。
就是說，作為用來減少對源極區及汲極區27a、27b的電漿損傷的阻擋層，在源極區及汲極區27a、27b上形成三層(源極電極層及汲極電極層28a、28b、樹脂層17、第二閘極電極層19)，從而進一步減少對源極區及汲極區27a、27b的電漿損傷。
在圖32C所示的薄膜電晶體29中，接觸於閘極絕緣層13上地形成電阻低的氧化物半導體膜，在其上形成導電膜，然後使用當對導電膜進行選擇性的蝕刻時使用的抗蝕劑掩模相同的掩模，對電阻低的氧化物半導體膜進行蝕刻。從而，藉由對電阻低的氧化物半導體膜進行蝕刻而形成的源極區及汲極區27a、27b的俯視形狀與形成在該源極區及汲極區27a、27b上的源極電極層及汲極電極層28a 、28b的俯視形狀大致相同。此外，源極電極層及汲極電極層28a、28b的頂面及側面接觸於氧化物半導體層26地形成。
此外，圖32D示出其一部分與圖32C不同的結構。在圖32D中，除了與圖32C不同的部分以外，使用同一附圖標記而進行說明。
圖32D是以與圖32C的第二閘極電極層19和第二保護絕緣層18的形成順序不同的順序形成這些層的例子。
如圖32D所示，薄膜電晶體30的第二閘極電極層19以接觸於作為第一保護絕緣膜的樹脂層17上的方式形成，並且設置在樹脂層17和第二保護絕緣層18之間。在將第二閘極電極層19設置在樹脂層17和第二保護絕緣層18之間的情況下，該第二閘極電極層19與樹脂層17一起發揮減少對氧化物半導體層26的電漿損傷的效果。
本實施例模式可以與其他實施例模式所記載的結構適當地組合而實施。
實施例模式10
圖33A是使用其上下由兩個閘極電極夾住的氧化物半導體層的薄膜電晶體的截面圖的一例。在本實施例模式中，示出在具有絕緣表面的基板上設置用於像素部及驅動電路的薄膜電晶體的製造方法的一例。
注意，直到在具有絕緣表面的基板10上形成第一閘極電極層11並形成覆蓋第一閘極電極層11的閘極絕緣層13並且形成氧化物半導體膜的製程與實施例模式8同一，所以在此省略詳細說明，並且使用同一附圖標記說明與圖31A同一部分。
在本實施例模式中，形成在閘極絕緣層13上的氧化物半導體膜藉由使用包含5wt%以上且50wt%以下、較佳的為10wt%以上且30wt%以下的氧化矽的Zn-O類氧化物半導體靶材來形成，並且使Zn-O類氧化物半導體膜包含阻擋晶化的氧化矽(SiOx (X>0))。
接著，藉由濺射法不暴露於大氣地在Zn-O類氧化物半導體膜上形成通道保護膜。作為通道保護膜的材料，可以使用無機材料(氧化矽膜、氮化矽膜、氧氮化矽膜、或者氮氧化矽膜等)。
注意，氧氮化矽膜是指當藉由盧瑟福背散射光譜學法(RBS：Rutherford Backscattering Spectrometry)及氫前方散射法(HFS：Hydrogen Forward Scattering)測量時在其組成上氧含量多於氮含量的膜。此外，氮氧化矽膜是指當藉由RBS及HFS測量時在其組成上氮含量多於氧含量的膜。
接著，進行光微影製程，在通道保護膜上形成抗蝕劑掩模，藉由蝕刻去除不需要的部分，以形成通道保護層43。注意，第一閘極電極層11的寬度大於通道保護層43的寬度(通道長度方向上的寬度)。
此外，通道保護層43的材料不侷限於無機絕緣材料，而也可以使用藉由濺射法而得到的非晶半導體膜或其化合物、典型為非晶矽膜。此外，用於通道保護層的非晶矽膜的化合物是指藉由濺射法而形成的包含硼等p型雜質元素的p型非晶矽膜、或者藉由濺射法而形成的包含磷等n型雜質元素的n型非晶矽膜。尤其是，在作為通道保護層43而使用p型非晶矽膜的情況下，有如下效果：降低在截止時的漏電流，並且消除在接觸於p型非晶矽膜地設置的氧化物半導體層的背通道中產生的載子(電子)。此外，在作為通道保護層43而使用非晶矽膜的情況下，非晶矽膜具有阻擋水分、氫離子、OH－等的功能。此外，非晶矽膜也用作遮斷對氧化物半導體的光的入射的遮光層。
在本實施例模式中，作為通道保護層43，使用藉由使用包含硼的靶材的濺射法而得到的包含硼的非晶矽膜。此外，包含硼的非晶矽膜以低功率條件或者基板溫度為低於200℃的條件形成。因為通道保護層43接觸於Zn-O類非單晶膜地形成，所以較佳的儘量減少在形成通道保護層43時及在蝕刻時的對Zn-O類非單晶膜的損傷。
接著，藉由濺射法在Zn-O類非單晶膜及通道保護層43上形成其電阻低於Zn-O類非單晶膜的氧化物半導體膜(在本實施例模式中，是In-Ga-Zn-O-N類非單晶膜)。在本實施例模式中，在包含氮氣體的氛圍下，藉由使用包含In(銦)、Ga(鎵)及Zn(鋅)的氧化物半導體靶材(In2 O3 ：Ga2 O3 ：ZnO=1：1：1)的濺射法，來形成包含銦、鎵及鋅的氧氮化物膜。藉由後面對該氧氮化物膜進行熱處理，該氧氮化物膜成為電阻低的氧化物半導體膜。
接著，進行光微影製程，在In-Ga-Zn-O-N類非單晶膜上形成抗蝕劑掩模，對Zn-O類非單晶膜及In-Ga-Zn-O-N類非單晶膜進行蝕刻。在蝕刻後，由Zn-O類非單晶膜構成的氧化物半導體層44的側面露出。注意，在此的蝕刻不侷限於濕蝕刻，而也可以使用乾蝕刻。
接著，在去除抗蝕劑掩模後，藉由濺射法或真空蒸鍍法在In-Ga-Zn-O-N類非單晶膜上形成由金屬材料構成的導電膜。作為導電膜的材料，可以舉出選自Al、Cr、Ta、Ti、Mo、W中的元素、以上述元素為成分的合金、組合上述元素的合金膜等。另外，在進行200℃至600℃的熱處理的情況下，較佳的使導電膜具有承受該熱處理的耐熱性。
接著，進行光微影製程，在導電膜上形成抗蝕劑掩模，藉由蝕刻去除不需要的部分，以形成源極電極層及汲極電極層36a、36b。在該蝕刻中，通道保護層43用作氧化物半導體層44的蝕刻停止層，所以氧化物半導體層44不受到蝕刻。此外，藉由在此的蝕刻，使用相同的抗蝕劑掩模，對In-Ga-Zn-O-N類非單晶膜進行選擇性的蝕刻，以形成源極區及汲極區35a、35b。
接著，接觸於氧化物半導體層44的通道形成區上地設置通道保護層43，所以可以防止在製程中氧化物半導體層44的通道形成區所受到的損傷(蝕刻中的電漿或蝕刻材料所導致的膜減少、氧化等)。由此，可以提高薄膜電晶體31的可靠性。
接著，在去除抗蝕劑掩模之後，較佳的以200℃至600℃，典型地以300℃至500℃進行熱處理。在此放置在爐中，在氮氣氛圍或包含氧的氮氣氛圍下以350℃進行一個小時的熱處理。
接著，以膜厚度為0.5μm至3μm的範圍形成覆蓋源極電極層及汲極電極層36a和36b、以及通道保護層43的樹脂層17。作為用於樹脂層17的感光性或者非感光性的有機材料，使用聚醯亞胺、丙烯酸樹脂、聚醯胺、聚醯亞胺-醯胺、抗蝕劑、苯並環丁烯、或者這些的疊層等。
注意，形成樹脂層17後的製程與實施例模式8同樣，所以在此示出簡短的描述。
接著，在樹脂層17上藉由PCVD法或者濺射法以低功率條件(或者低基板溫度(低於200℃、較佳的為室溫至100℃))形成其膜厚度為50nm至400nm的範圍的第二保護絕緣層18。此外，也可以以低功率條件利用高密度電漿裝置來形成第二保護絕緣層18。
接著，在形成導電層後，進行光微影製程，在導電層上形成抗蝕劑掩模，藉由蝕刻去除不需要的部分，以形成佈線及電極(包括第二閘極電極層19的佈線等)。
藉由上述製程，可以得到圖33A所示的薄膜電晶體31。注意，在薄膜電晶體31中，由通道保護層43、樹脂層17和第二保護絕緣層18構成的疊層用作第二閘極絕緣層。
此外，藉由使第二閘極電極層19的寬度大於第一閘極電極層11的寬度，可以從第二閘極電極層19將閘極電壓施加到氧化物半導體層44的整體。再者，如果寄生電容不成問題的話，第二閘極電極層可以在驅動電路中覆蓋多個薄膜電晶體，並且該第二閘極電極層的面積與驅動電路的面積大致相同或其以上。
此外，如果寄生電容成問題的話，就較佳的在圖33A的結構中使第一閘極電極層11的寬度小於第二閘極電極層19的寬度，縮小該第一閘極電極層11的重疊於源極電極層及汲極電極層的面積，以降低寄生電容。再者，也可以藉由使第一閘極電極層11的寬度大於通道保護層43的寬度並且使第二閘極電極層19的寬度小於通道保護層43的寬度，不使該第二閘極電極層19重疊於源極電極層及汲極電極層，以進一步降低寄生電容。
此外，圖33B示出其一部分與圖33A不同的結構。在圖33B中，除了與圖33A不同的部分以外，使用同一附圖標記而進行說明。
圖33B是以與圖33A的第二閘極電極層19和第二保護絕緣層18的形成順序不同的順序形成這些層的例子。
如圖33B所示，薄膜電晶體32的第二閘極電極層19以接觸於作為第一保護絕緣膜的樹脂層17上的方式形成，並且設置在樹脂層17和第二保護絕緣層18之間。在將第二閘極電極層19設置在樹脂層17和第二保護絕緣層18之間的情況下，該第二閘極電極層19與樹脂層17一起發揮減少對氧化物半導體層44的電漿損傷的效果。
本實施例模式可以與其他實施例模式所記載的結構適當地組合而實施。
實施例模式11
圖34A是使用其上下由兩個閘極電極層夾住的氧化物半導體層的薄膜電晶體的截面圖的一例。在本實施例模式中，示出在具有絕緣表面的基板上設置用於像素部及驅動電路的薄膜電晶體的一例。
注意，除了接觸於氧化物半導體層16地設置有非晶矽膜的點以外，與實施例模式8同一，所以在此省略詳細說明，而使用同一附圖標記說明與圖31A同一部分。直到以源極電極層及汲極電極層15a、15b為掩模進行一部分的蝕刻來在氧化物半導體層16中形成其膜厚度薄的部分的製程與實施例模式8同一。
根據實施例模式8，形成具有其膜厚度薄於重疊於源極電極層及汲極電極層15a、15b的區域的區域的氧化物半導體層16。
接著，在去除抗蝕劑掩模後，藉由濺射法來形成非晶半導體膜或其化合物、典型為非晶矽膜。注意，非晶矽膜的化合物是指藉由濺射法而形成的包含硼等p型雜質元素的p型非晶矽膜、或者藉由濺射法而形成的包含磷等n型雜質元素的n型非晶矽膜。
但是，為了儘量降低對氧化物半導體層16的損傷，而將成膜條件設定為低功率條件或者基板溫度為低於200℃的條件。在本實施例模式中，將基板溫度設定為室溫，並且將電力功率設定為1kW，以形成非晶矽膜。
此外，也可以在形成非晶矽膜之前對露出的氧化物半導體層16的膜厚度薄的區域進行氧自由基處理。藉由進行氧自由基處理，可以進行氧化物半導體層的露出表面附近的改性，得到氧過剩區域。當在藉由進行氧自由基處理而成為氧過剩區域的區域中形成非晶矽膜時，在介面形成SiOx (X>0)的薄膜，從而可以謀求實現截止電流的降低。
既可利用包含氧的氣體藉由電漿產生裝置供給氧自由基，又可藉由臭氧產生裝置供給氧自由基。藉由將所供給的氧自由基或氧照射到薄膜，可以對薄膜進行表面改性。此外，不侷限於氧自由基處理，而也可以進行氬和氧的自由基處理。氬和氧的自由基處理是指引入氬氣體和氧氣體而產生電漿以對薄膜進行表面改性的處理。
接著，進行光微影製程，在非晶矽膜上形成抗蝕劑掩模，藉由蝕刻去除不需要的部分，以形成通道保護層41。注意，雖然在本實施例模式中示出對非晶矽膜進行選擇性的蝕刻的例子，但是沒有特別的限制，為了減少光掩模數及製程數，而不需要進行在此的光微影製程。通道保護層41可以用作阻擋水分、氫離子、OH-等的層間膜。此外，由非晶矽膜構成的通道保護層41也用作遮斷對氧化物半導體層的光的入射的遮光層。
接著，以膜厚度為0.5μm至3μm的範圍形成覆蓋源極電極層及汲極電極層15a和15b、以及通道保護層41的樹脂層17。作為用於樹脂層17的感光性或者非感光性的有機材料，使用聚醯亞胺、丙烯酸樹脂、聚醯胺、聚醯亞胺-醯胺、抗蝕劑、苯並環丁烯、或者這些的疊層等。
注意，形成樹脂層17後的製程與實施例模式8同一，所以在此示出簡短的描述。
接著，在樹脂層17上藉由PCVD法或者濺射法以低功率條件(或者低基板溫度(低於200℃、較佳為室溫至100℃))形成其膜厚度為50nm至400nm的範圍的第二保護絕緣層18。此外，也可以以低功率條件利用高密度電漿裝置來形成第二保護絕緣層18。
接著，在形成導電層後，進行光微影製程，在導電層上形成抗蝕劑掩模，藉由蝕刻去除不需要的部分，以形成佈線及電極(包括第二閘極電極層19的佈線等)。
藉由上述製程，可以得到圖34A所示的薄膜電晶體31。
此外，由非晶矽膜構成的通道保護層41也用作遮斷對氧化物半導體層的光的入射的遮光層。雖然在本實施例模式中示出作為通道保護層41而使用非晶矽膜的例子，但是在作為通道保護層41而使用p型非晶矽膜的情況下，有如下效果：降低在截止時的漏電流，並且消除在接觸於p型非晶矽膜地設置的氧化物半導體層的背通道中產生的載子(電子)。
此外，圖34B示出其一部分與圖34A不同的結構。在圖34B中，除了與圖34A不同的部分以外，使用同一附圖標記而進行說明。
圖34B是以與圖34A的第二閘極電極層19和第二保護絕緣層18的形成順序不同的順序形成這些層的例子。
如圖34B所示，薄膜電晶體32的第二閘極電極層19以接觸於作為第一保護絕緣膜的樹脂層17上的方式形成，並且設置在樹脂層17和第二保護絕緣層18之間。在將第二閘極電極層19設置在樹脂層17和第二保護絕緣層18之間的情況下，該第二閘極電極層19與通道保護層41及樹脂層17一起發揮減少對氧化物半導體層16的電漿損傷的效果。
本實施例模式可以與其他實施例模式所記載的結構適當地組合而實施。
實施例模式12
圖35A是使用其上下由兩個閘極電極層夾住的氧化物半導體層的薄膜電晶體的截面圖的一例。在本實施例模式中，示出在具有絕緣表面的基板上設置用於像素部及驅動電路的薄膜電晶體的一例。
注意，除了接觸於氧化物半導體層26地設置有非晶矽膜的點以外，與實施例模式9同一，所以在此省略詳細說明，而使用同一附圖標記說明與圖32A同一部分。直到在閘極絕緣層13上以一部分接觸的方式形成氧化物半導體膜的製程與實施例模式9同一。
根據實施例模式9，形成氧化物半導體膜，然後藉由濺射法不暴露於大氣地形成非晶半導體膜或其化合物、典型為非晶矽膜。注意，非晶矽膜的化合物是指藉由濺射法而形成的包含硼等p型雜質元素的p型非晶矽膜、或者藉由濺射法而形成的包含磷等n型雜質元素的n型非晶矽膜。
但是，為了儘量降低對氧化物半導體層26的損傷，而將成膜條件設定為低功率條件或者基板溫度為低於200℃的條件。在本實施例模式中，將基板溫度設定為室溫，並且將電力功率設定為1kW，以形成包含硼的非晶矽膜。
此外，也可以在形成包含硼的非晶矽膜之前對露出的氧化物半導體膜進行氧自由基處理。藉由進行氧自由基處理，可以進行氧化物半導體膜的表面附近的改性，得到氧過剩區域。當在藉由進行氧自由基處理而成為氧過剩區域的區域中形成非晶矽膜時，在介面形成SiOx (X>0)的薄膜，從而可以謀求實現截止電流的降低。
既可利用包含氧的氣體藉由電漿產生裝置供給氧自由基，又可藉由臭氧產生裝置供給氧自由基。藉由將所供給的氧自由基或氧照射到薄膜，可以對薄膜進行表面改性。此外，不侷限於氧自由基處理，而也可以進行氬和氧的自由基處理。氬和氧的自由基處理是指引入氬氣體和氧氣體而產生電漿以對薄膜進行表面改性的處理。
接著，進行光微影製程，在包含硼的非晶矽膜上形成抗蝕劑掩模，藉由蝕刻去除不需要的部分，以形成通道保護層42。通道保護層42可以用作阻擋水分、氫離子、OH-等的層間膜。此外，由非晶矽膜構成的通道保護層42也用作遮斷對氧化物半導體層的光的入射的遮光層。此外，使用相同的抗蝕劑掩模，去除氧化物半導體膜的不需要的部分，以形成氧化物半導體層26。再者，使用相同的掩模，對緩衝層進行選擇性的蝕刻，以形成源極區及汲極區24a、24b。
接著，在去除抗蝕劑掩模之後，較佳的以200℃至600℃，典型地以300℃至500℃進行熱處理。在此放置在爐中，在包含氧的氮氣氛圍下以350℃進行一個小時的熱處理。
接著，以膜厚度為0.5μm至3μm的範圍形成覆蓋源極電極層及汲極電極層25a和25b、以及氧化物半導體層26的樹脂層17。作為用於樹脂層17的感光性或者非感光性的有機材料，使用聚醯亞胺、丙烯酸樹脂、聚醯胺、聚醯亞胺-醯胺、抗蝕劑、苯並環丁烯、或者這些的疊層等。
注意，形成樹脂層17後的製程與實施例模式9同一，所以在此示出簡短的描述。
接著，在樹脂層17上藉由PCVD法或者濺射法以低功率條件(或者低基板溫度(低於200℃、較佳的為室溫至100℃))形成其膜厚度為50nm至400nm的範圍的第二保護絕緣層18。此外，也可以以低功率條件利用高密度電漿裝置來形成第二保護絕緣層18。
接著，在形成導電層後，進行光微影製程，在導電層上形成抗蝕劑掩模，藉由蝕刻去除不需要的部分，以形成佈線及電極(包括第二閘極電極層19的佈線等)。
藉由上述製程，可以得到圖35A所示的薄膜電晶體33。
此外，圖35B示出其一部分與圖35A不同的結構。在圖35B中，除了與圖35A不同的部分以外，使用同一附圖標記而進行說明。
圖35B是以與圖35A的第二閘極電極層19和第二保護絕緣層18的形成順序不同的順序形成這些層的例子。
如圖35B所示，薄膜電晶體34的第二閘極電極層19以接觸於作為第一保護絕緣膜的樹脂層17上的方式形成，並且設置在樹脂層17和第二保護絕緣層18之間。在將第二閘極電極層19設置在樹脂層17和第二保護絕緣層18之間的情況下，該第二閘極電極層19與通道保護層42及樹脂層17一起發揮減少對氧化物半導體層26的電漿損傷的效果。
此外，圖35C示出其一部分與圖35A不同的結構。在圖35C中，除了與圖35A不同的部分以外，使用同一附圖標記而進行說明。
圖35C是源極區及汲極區27a、27b和源極電極層及汲極電極層28a、28b的上下位置關係與圖35A不同的例子。在源極電極層及汲極電極層28a、28b的下方設置源極區及汲極區27a、27b，並且源極電極層及汲極電極層28a、28b發揮減少對源極區及汲極區27a、27b的電漿損傷的效果。
就是說，作為用來減少對源極區及汲極區27a、27b的電漿損傷的阻擋層，在源極區及汲極區27a、27b上形成四層(源極電極層及汲極電極層28a、28b、通道保護層42、樹脂層17、第二閘極電極層19)，從而進一步減少對源極區及汲極區27a、27b的電漿損傷。
在圖35C所示的薄膜電晶體35中，接觸於閘極絕緣層13上地形成電阻低的氧化物半導體膜，在其上形成導電膜，然後使用當對導電膜進行選擇性的蝕刻時使用的抗蝕劑掩模相同的掩模，對電阻低的氧化物半導體膜進行蝕刻。從而，藉由對電阻低的氧化物半導體膜進行蝕刻而形成的源極區及汲極區27a、27b的俯視形狀與形成在該源極區及汲極區27a、27b上的源極電極層及汲極電極層28a、28b的俯視形狀大致相同。此外，源極電極層及汲極電極層28a、28b的頂面及側面接觸於氧化物半導體層26地形成。
此外，圖35D示出其一部分與圖35C不同的結構。在圖35D中，除了與圖35C不同的部分以外，使用同一附圖標記而進行說明。
圖35D是以與圖35C的第二閘極電極層19和第二保護絕緣層18的形成順序不同的順序形成這些層的例子。
如圖35D所示，薄膜電晶體36的第二閘極電極層19以接觸於作為第一保護絕緣膜的樹脂層17上的方式形成，並且設置在樹脂層17和第二保護絕緣層18之間。在將第二閘極電極層19設置在樹脂層17和第二保護絕緣層18之間的情況下，該第二閘極電極層19與通道保護層42及樹脂層17一起發揮減少對氧化物半導體層26的電漿損傷的效果。
本實施例模式可以與其他實施例模式所記載的結構適當地組合而實施。
實施例模式13
圖36A是使用其上下由兩個閘極電極層夾住的氧化物半導體層的薄膜電晶體的截面圖的一例。在本實施例模式中，示出在具有絕緣表面的基板上設置用於像素部及驅動電路的薄膜電晶體的一例。
注意，除了接觸於氧化物半導體層26地設置有非晶矽膜的點以外，與實施例模式9同一，所以在此省略詳細說明，而使用同一附圖標記說明與圖32A同一部分。直到形成氧化物半導體層26的製程與實施例模式9同一。
根據實施例模式9，形成氧化物半導體層26，然後藉由濺射法形成非晶半導體膜或其化合物、典型為非晶矽膜作為接觸於氧化物半導體層26上的通道保護層43。注意，非晶矽膜的化合物是指藉由濺射法而形成的包含硼等p型雜質元素的p型非晶矽膜、或者藉由濺射法而形成的包含磷等n型雜質元素的n型非晶矽膜。
但是，為了儘量降低對氧化物半導體層26的損傷，而將成膜條件設定為低功率條件或者基板溫度為低於200℃的條件。在本實施例模式中，將基板溫度設定為室溫，並且將電力功率設定為1kW，以形成包含硼的非晶矽膜。
此外，也可以在形成包含硼的非晶矽膜之前對露出的氧化物半導體層進行氧自由基處理。藉由進行氧自由基處理，可以進行氧化物半導體層的表面附近的改性，得到氧過剩區域。當在藉由進行氧自由基處理而成為氧過剩區域的區域中形成非晶矽膜時，在介面形成SiOx (X>0)的薄膜，從而可以謀求實現截止電流的降低。
既可利用包含氧的氣體藉由電漿產生裝置供給氧自由基，又可藉由臭氧產生裝置供給氧自由基。藉由將所供給的氧自由基或氧照射到薄膜，可以對薄膜進行表面改性。此外，不侷限於氧自由基處理，而也可以進行氬和氧的自由基處理。氬和氧的自由基處理是指引入氬氣體和氧氣體而產生電漿以對薄膜進行表面改性的處理。
通道保護層43可以用作阻擋水分、氫離子、OH-等的層間膜。此外，由非晶矽膜構成的通道保護層43也用作遮斷對氧化物半導體層的光的入射的遮光層。
接著，較佳以200℃至600℃，典型地以300℃至500℃進行熱處理。在此，放置在爐中，在包含氧的氮氣氛圍下以350℃進行一個小時的熱處理。
接著，以膜厚度為0.5μm至3μm的範圍形成覆蓋通道保護層43的樹脂層17。作為用於樹脂層17的感光性或者非感光性的有機材料，使用聚醯亞胺、丙烯酸樹脂、聚醯胺、聚醯亞胺-醯胺、抗蝕劑、苯並環丁烯、或者這些的疊層等。
注意，形成樹脂層17後的製程與實施例模式9同一，所以在此示出簡短的描述。
接著，在樹脂層17上藉由PCVD法或者濺射法以低功率條件(或者低基板溫度(低於200℃、較佳為室溫至100℃))形成其膜厚度為50nm至400nm的範圍的第二保護絕緣層18。此外，也可以以低功率條件利用高密度電漿裝置來形成第二保護絕緣層18。
接著，在形成導電層後，進行光微影製程，在導電層上形成抗蝕劑掩模，藉由蝕刻去除不需要的部分，以形成佈線及電極(包括第二閘極電極層19的佈線等)。
藉由上述製程，可以得到圖36A所示的薄膜電晶體37。
此外，圖36B示出其一部分與圖36A不同的結構。在圖36B中，除了與圖36A不同的部分以外，使用同一附圖標記而進行說明。
圖36B是以與圖36A的第二閘極電極層19和第二保護絕緣層18的形成順序不同的順序形成這些層的例子。
如圖36B所示，薄膜電晶體38的第二閘極電極層19以接觸於作為第一保護絕緣膜的樹脂層17上的方式形成，並且設置在樹脂層17和第二保護絕緣層18之間。在將第二閘極電極層19設置在樹脂層17和第二保護絕緣層18之間的情況下，該第二閘極電極層19與通道保護層43及樹脂層17一起發揮減少對氧化物半導體層26的電漿損傷的效果。
此外，圖36C示出其一部分與圖36A不同的結構。在圖36C中，除了與圖36A不同的部分以外，使用同一附圖標記而進行說明。
圖36C是源極區及汲極區27a、27b和源極電極層及汲極電極層28a、28b的上下位置關係與圖36A不同的例子。在源極電極層及汲極電極層28a、28b的下方設置源極區及汲極區27a、27b，並且源極電極層及汲極電極層28a、28b發揮減少對源極區及汲極區27a、27b的電漿損傷的效果。
就是說，作為用來減少對源極區及汲極區27a、27b的電漿損傷的阻擋層，在源極區及汲極區27a、27b上形成四層(源極電極層及汲極電極層28a、28b、通道保護層43、樹脂層17、第二閘極電極層19)，從而進一步減少對源極區及汲極區27a、27b的電漿損傷。
在圖36C所示的薄膜電晶體39中，接觸於閘極絕緣層13上地形成電阻低的氧化物半導體膜，在其上形成導電膜，然後使用當對導電膜進行選擇性的蝕刻時使用的抗蝕劑掩模相同的掩模，對電阻低的氧化物半導體膜進行蝕刻。從而，藉由對電阻低的氧化物半導體膜進行蝕刻而形成的源極區及汲極區27a、27b的俯視形狀與形成在該源極區及汲極區27a、27b上的源極電極層及汲極電極層28a、28b的俯視形狀大致相同。此外，源極電極層及汲極電極層28a、28b的頂面及側面接觸於氧化物半導體層26地形成。
此外，圖36D示出其一部分與圖36C不同的結構。在圖36D中，除了與圖36C不同的部分以外，使用同一附圖標記而進行說明。
圖36D是以與圖36C的第二閘極電極層19和第二保護絕緣層18的形成順序不同的順序形成這些層的例子。
如圖36D所示，薄膜電晶體40的第二閘極電極層19以接觸於作為第一保護絕緣膜的樹脂層17上的方式形成，並且設置在樹脂層17和第二保護絕緣層18之間。在將第二閘極電極層19設置在樹脂層17和第二保護絕緣層18之間的情況下，該第二閘極電極層19與通道保護層43及樹脂層17一起發揮減少對氧化物半導體層26的電漿損傷的效果。
本實施例模式可以與其他實施例模式所記載的結構適當地組合而實施。
實施例模式14
以下說明在半導體裝置的一例的顯示裝置中，在同一基板上至少製造驅動電路的一部分及配置在像素部中的薄膜電晶體的例子。
根據實施例模式2而形成配置在像素部中的薄膜電晶體，其中，將包含SiOx 的氧化物半導體層用於通道形成區，並且，作為源極區及汲極區而使用添加有氮的氧化物半導體。此外，因為薄膜電晶體是n通道型TFT，所以將驅動電路中的可以由n通道型TFT構成的驅動電路的一部分形成在與像素部的薄膜電晶體同一基板上。
圖17A示出半導體裝置的一例的主動矩陣型液晶顯示裝置的方塊圖的一例。圖17A所示的顯示裝置在基板5300上包括：具有多個具備顯示元件的像素的像素部5301；選擇各像素的掃描線驅動電路5302；以及控制對被選擇了的像素的視頻信號輸入的信號線驅動電路5303。
此外，實施例模式2所示的薄膜電晶體是n通道型TFT，參照圖18而說明由n通道型TFT構成的信號線驅動電路。
圖18所示的信號線驅動電路包括：驅動器IC5601；開關群5602_1至5602_M；第一佈線5611；第二佈線5612；第三佈線5613；以及佈線5621_1至5621_M。開關群5602_1至5602_M分別包括第一薄膜電晶體5603a、第二薄膜電晶體5603b以及第三薄膜電晶體5603c。
驅動器IC5601連接到第一佈線5611、第二佈線5612、第三佈線5613及佈線5621_1至5621_M。而且，開關群5602_1至5602_M分別連接到第一佈線5611、第二佈線5612、第三佈線5613及分別對應於開關群5602_1至5602_M的佈線5621_1至5621_M。而且，佈線5621_1至5621_M分別藉由第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c連接到三個信號線。例如，第J列的佈線5621_J(佈線5621_1至佈線5621_M中的任一個)藉由開關群5602_J所具有的第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c連接到信號線Sj-1、信號線Sj、信號線Sj+1。
另外，對第一佈線5611、第二佈線5612、第三佈線5613分別輸入信號。
另外，驅動器IC5601較佳的形成在單晶基板上。再者，開關群5602_1至5602_M較佳形成在與像素部同一基板上，因此，較佳的藉由FPC等連接驅動器IC5601和開關群5602_1至5602_M。
接著，參照圖19的時序圖而說明圖18所示的信號線驅動電路的工作。注意，圖19的時序圖示出在選擇第i列行掃描線Gi時的時序圖。再者，第i列行掃描線Gi的選擇期間被分割為第一子選擇期間T1、第二子選擇期間T2及第三子選擇期間T3。而且，圖18的信號線驅動電路在其他列的掃描線被選擇的情況下也進行與圖19相同的工作。
注意，圖19的時序圖示出第J行佈線5621_J藉由第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c連接到信號線Sj-1、信號線Sj、信號線Sj+1的情況。
注意，圖19的時序圖示出第i列掃描線Gi被選擇的時序、第一薄膜電晶體5603a的導通.截止的時序5703a、第二薄膜電晶體5603b的導通.截止的時序5703b、第三薄膜電晶體5603c的導通.截止的時序5703c及輸入到第J行佈線5621_J的信號5721_J。
注意，在第一子選擇期間T1、第二子選擇期間T2及第三子選擇期間T3中，對佈線5621_1至佈線5621_M分別輸入不同的視頻信號。例如，在第一子選擇期間T1中輸入到佈線5621_J的視頻信號輸入到信號線Sj-1，在第二子選擇期間T2中輸入到佈線5621_J的視頻信號輸入到信號線Sj，在第三子選擇期間T3中輸入到佈線5621_J的視頻信號輸入到信號線Sj+1。再者，在第一子選擇期間T1、第二子選擇期間T2及第三子選擇期間T3中輸入到佈線5621_J的視頻信號分別為Data_j-1、Data_j、Data_j+1。
如圖19所示，在第一子選擇期間T1中，第一薄膜電晶體5603a導通，並且第二薄膜電晶體5603b及第三薄膜電晶體5603c截止。此時，輸入到佈線5621_ J的Data_j-1藉由第一薄膜電晶體5603a輸入到信號線Sj-1。在第二子選擇期間T2中，第二薄膜電晶體5603b導通，並且第一薄膜電晶體5603a及第三薄膜電晶體5603c截止。此時，輸入到佈線5621_J的Data_j藉由第二薄膜電晶體5603b輸入到信號線Sj。在第三子選擇期間T3中，第三薄膜電晶體5603c導通，並且第一薄膜電晶體5603a及第二薄膜電晶體5603b截止。此時，輸入到佈線5621_J的Data_j+1藉由第三薄膜電晶體5603c輸入到信號線Sj+1。
據此，圖18的信號線驅動電路藉由將一個閘極選擇期間分割為三個而可以在一個閘極選擇期間中將視頻信號從一個佈線5621輸入到三個信號線。因此，圖18的信號線驅動電路可以將形成有驅動器IC5601的基板和形成有像素部的基板的連接數設定為信號線數的大約1/3。藉由將連接數設定為大約1/3，圖18的信號線驅動電路可以提高可靠性、良率等。
另外，只要能夠如圖18所示，將一個閘極選擇期間分割為多個子選擇期間，並在多個子選擇期間的每一個中從某一個佈線將視頻信號分別輸入到多個信號線，就不限制薄膜電晶體的配置、數量及驅動方法等。
例如，當在三個以上的子選擇期間的每一個中從一個佈線將視頻信號分別輸入到三個以上的信號線時，追加薄膜電晶體及用於控制薄膜電晶體的佈線，即可。但是，當將一個閘極選擇期間分割為四個以上的子選擇期間時，一個子選擇期間變短。從而，較佳的將一個閘極選擇期間分割為兩個或三個子選擇期間。
作為另一例，也可以如圖20的時序圖所示，將一個選擇期間分割為預充電期間Tp、第一子選擇期間T1、第二子選擇期間T2、第三子選擇期間T3。再者，圖20的時序圖示出選擇第i列掃描線Gi的時序、第一薄膜電晶體5603a的導通.截止的時序5803a、第二薄膜電晶體5603b的導通‧截止的時序5803b、第三薄膜電晶體5603c的導通‧截止的時序5803c以及輸入到第J行佈線5621_J的信號5821_J。如圖20所示，在預充電期間Tp中，第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c導通。此時，輸入到佈線5621_J的預充電電壓Vp藉由第一薄膜電晶體5603a、第二薄膜電晶體5603b及第三薄膜電晶體5603c分別輸入到信號線Sj-1、信號線Sj、信號線Sj+1。在第一子選擇期間T1中，第一薄膜電晶體5603a導通，並且第二薄膜電晶體5603b及第三薄膜電晶體5603c截止。此時，輸入到佈線5621_J的Data_j-1藉由第一薄膜電晶體5603a輸入到信號線Sj-1。在第二子選擇期間T2中，第二薄膜電晶體5603b導通，並且第一薄膜電晶體5603a及第三薄膜電晶體5603c截止。此時，輸入到佈線5621_J的Data_j藉由第二薄膜電晶體5603b輸入到信號線Sj。在第三子選擇期間T3中，第三薄膜電晶體5603c導通，並且第一薄膜電晶體5603a及第二薄膜電晶體5603b截止。此時，輸入到佈線5621_J的Data_j+1藉由第三薄膜電晶體5603c輸入到信號線Sj+1。
據此，因為應用圖20的時序圖的圖18的信號線驅動電路藉由在子選擇期間之前提供預充電選擇期間，可以對信號線進行預充電，所以可以高速地進行對像素的視頻信號的寫入。另外，在圖20中，使用相同的附圖標記來表示與圖19相同的部分，而省略對於同一部分或具有相同的功能的部分的詳細說明。
此外，說明掃描線驅動電路的結構。掃描線驅動電路包括移位暫存器、緩衝器。此外，根據情況，還可以包括位準轉移器。在掃描線驅動電路中，藉由對移位暫存器輸入時鐘信號(CLK)及起始脈衝信號(SP)，生成選擇信號。所生成的選擇信號在緩衝器中被緩衝放大，並供給到對應的掃描線。掃描線連接有一條線的像素的電晶體的閘極電極。而且，由於需要將一條線的像素的電晶體一齊導通，因此使用能夠產生大電流的緩衝器。
參照圖21及圖22而說明用於掃描線驅動電路的一部分的移位暫存器的一種模式。
圖21示出移位暫存器的電路結構。圖21所示的移位暫存器由多個正反器(正反器5701_1至5701_n)構成。此外，輸入第一時鐘信號、第二時鐘信號、起始脈衝信號、重設信號來進行工作。
說明圖21的移位暫存器的連接關係。在圖21的移位暫存器的第i級正反器5701_i(正反器5701_1至5701_n中的任一個)中，圖22所示的第一佈線5501連接到第七佈線5717_i-1，圖22所示的第二佈線5502連接到第七佈線5717_i+1，圖22所示的第三佈線5503連接到第七佈線5717_i，並且圖22所示的第六佈線5506連接到第五佈線5715。
此外，在奇數級的正反器中圖22所示的第四佈線5504連接到第二佈線5712，在偶數級的正反器中它連接到第三佈線5713，並且圖22所示的第五佈線5505連接到第四佈線5714。
但是，第一級正反器5701_1的圖22所示的第一佈線5501連接到第一佈線5711，並且第n級正反器5701_n的圖22所示的第二佈線5502連接到第六佈線5716。
注意，第一佈線5711、第二佈線5712、第三佈線5713、第六佈線5716也可以分別稱為第一信號線、第二信號線、第三信號線、第四信號線。再者，第四佈線5714、第五佈線5715也可以分別稱為第一電源線、第二電源線。
接著，圖22示出圖21所示的正反器的詳細結構。圖22所示的正反器包括第一薄膜電晶體5571、第二薄膜電晶體5572、第三薄膜電晶體5573、第四薄膜電晶體5574、第五薄膜電晶體5575、第六薄膜電晶體5576、第七薄膜電晶體5577以及第八薄膜電晶體5578。注意，第一薄膜電晶體5571、第二薄膜電晶體5572、第三薄膜電晶體5573、第四薄膜電晶體5574、第五薄膜電晶體5575、第六薄膜電晶體5576、第七薄膜電晶體5577以及第八薄膜電晶體5578是n通道型電晶體，並且當閘極.源極電極間電壓(Vgs)超過臨界值電壓(Vth)時它們成為導通狀態。
在圖22中，第三薄膜電晶體5573的閘極電極與電源線電連接。此外，可以說，連接第三薄膜電晶體5573和第四薄膜電晶體5574的電路(在圖22中由虛線圍繞的電路)相當於圖14A所示的結構。在此示出所有薄膜電晶體是增強型n通道型電晶體的例子，但是沒有特別的限制，例如即使作為第三薄膜電晶體5573使用空乏型n通道型電晶體也可以驅動驅動電路。
接著，下面示出圖21所示的正反器的連接結構。
第一薄膜電晶體5571的第一電極(源極電極及汲極電極中的一方)連接到第四佈線5504，並且第一薄膜電晶體5571的第二電極(源極電極及汲極電極中的另一方)連接到第三佈線5503。
第二薄膜電晶體5572的第一電極連接到第六佈線5506，並且第二薄膜電晶體5572的第二電極連接到第三佈線5503。
第三薄膜電晶體5573的第一電極連接到第五佈線5505，第三薄膜電晶體5573的第二電極連接到第二薄膜電晶體5572的閘極電極，並且第三薄膜電晶體5573的閘極電極連接到第五佈線5505。
第四薄膜電晶體5574的第一電極連接到第六佈線5506，第四薄膜電晶體5574的第二電極連接到第二薄膜電晶體5572的閘極電極，並且第四薄膜電晶體5574的閘極電極連接到第一薄膜電晶體5571的閘極電極。
第五薄膜電晶體5575的第一電極連接到第五佈線5505，第五薄膜電晶體5575的第二電極連接到第一薄膜電晶體5571的閘極電極，並且第五薄膜電晶體5575的閘極電極連接到第一佈線5501。
第六薄膜電晶體5576的第一電極連接到第六佈線5506，第六薄膜電晶體5576的第二電極連接到第一薄膜電晶體5571的閘極電極，並且第六薄膜電晶體5576的閘極電極連接到第二薄膜電晶體5572的閘極電極。
第七薄膜電晶體5577的第一電極連接到第六佈線5506，第七薄膜電晶體5577的第二電極連接到第一薄膜電晶體5571的閘極電極，並且第七薄膜電晶體5577的閘極電極連接到第二佈線5502。第八薄膜電晶體5578的第一電極連接到第六佈線5506，第八薄膜電晶體5578的第二電極連接到第二薄膜電晶體5572的閘極電極，並且第八薄膜電晶體5578的閘極電極連接到第一佈線5501。
注意，以第一薄膜電晶體5571的閘極電極、第四薄膜電晶體5574的閘極電極、第五薄膜電晶體5575的第二電極、第六薄膜電晶體5576的第二電極以及第七薄膜電晶體5577的第二電極的連接部分為節點5543。再者，以第二薄膜電晶體5572的閘極電極、第三薄膜電晶體5573的第二電極、第四薄膜電晶體5574的第二電極、第六薄膜電晶體5576的閘極電極及第八薄膜電晶體5578的第二電極的連接部分為節點5544。
注意，第一佈線5501、第二佈線5502、第三佈線5503以及第四佈線5504也可以分別稱為第一信號線、第二信號線、第三信號線、第四信號線。再者，第五佈線5505、第六佈線5506也可以分別稱為第一電源線、第二電源線。
此外，藉由增大掃描線驅動電路的電晶體的通道寬度，或配置多個掃描線驅動電路等，可以實現更高的幀頻率。在配置多個掃描線驅動電路的情況下，藉由將用於驅動偶數行的掃描線的掃描線驅動電路配置在一側，並將用於驅動奇數行的掃描線的掃描線驅動電路配置在其相反一側，可以實現幀頻率的提高。另外，當利用多個掃描線驅動電路向同一掃描線輸出信號時，有利於顯示裝置的大型化。
此外，在製造半導體裝置的一例的主動矩陣型發光顯示裝置的情況下，因為至少在一個像素中配置多個薄膜電晶體，因此較佳配置多個掃描線驅動電路。圖17B示出主動矩陣型發光顯示裝置的方塊圖的一例。
圖17B所示的發光顯示裝置在基板5400上包括：具有多個具備顯示元件的像素的像素部5401；選擇各像素的第一掃描線驅動電路5402及第二掃描線驅動電路5404；以及控制對被選擇了的像素的視頻信號的輸入的信號線驅動電路5403。
在輸入到圖17B所示的發光顯示裝置的像素的視頻信號為數位方式的情況下，藉由切換電晶體的導通和截止，使像素成為發光或非發光狀態。因此，可以採用區域灰度法或時間灰度法進行灰度顯示。面積灰度法是一種驅動法，其中藉由將一個像素分割為多個子像素並根據視頻信號而分別驅動各子像素，來進行灰度顯示。此外，時間灰度法是一種驅動法，其中藉由控制像素發光的期間，來進行灰度顯示。
因為發光元件的回應速度比液晶元件等快，所以與液晶元件相比適合於時間灰度法。具體地，在採用時間灰度法進行顯示的情況下，將一個幀期間分割為多個子幀期間。然後，根據視頻信號，在各子幀期間中使像素的發光元件成為發光或非發光狀態。藉由將一個幀期間分割為多個子幀期間，可以利用視頻信號控制在一個幀期間中像素實際上發光的期間的總長度，並可以顯示灰度。
注意，在圖17B所示的發光顯示裝置中示出一種例子，其中當在一個像素中配置兩個開關TFT時，使用第一掃描線驅動電路5402生成輸入到一個開關TFT的閘極佈線的第一掃描線的信號，並使用第二掃描線驅動電路5404生成輸入到另一個開關TFT的閘極佈線的第二掃描線的信號。但是，也可以使用一個掃描線驅動電路生成輸入到第一掃描線的信號和輸入到第二掃描線的信號。此外，例如根據一個像素所具有的開關TFT的數量，可能會在各像素中設置多個用來控制切換元件的工作的掃描線。在此情況下，既可以使用一個掃描線驅動電路生成輸入到多個掃描線的所有信號，又可以使用多個掃描線驅動電路分別生成輸入到多個掃描線的所有信號。
此外，在發光顯示裝置中也可以將驅動電路中的能夠由n通道型TFT構成的驅動電路的一部分形成在與像素部的薄膜電晶體同一基板上。
此外，上述驅動電路除了液晶顯示裝置、發光顯示裝置以外還可以用於利用與切換元件電連接的元件來驅動電子墨水的電子紙。電子紙也稱為電泳顯示裝置(電泳顯示器)，並具有如下優點：與紙相同的易讀性；耗電量比其他的顯示裝置低；可形成為薄且輕的形狀。
作為電泳顯示器可考慮各種方式。電泳顯示器是如下裝置，即在溶劑或溶質中分散有多個包含具有正電荷的第一粒子和具有負電荷的第二粒子的微囊，並且藉由對微囊施加電場使微囊中的粒子互相向相反方向移動，以僅顯示集合在一方的粒子的顏色。注意，第一粒子或第二粒子包含染料，並且在沒有電場時不移動。此外，第一粒子和第二粒子的顏色不同(包含無色)。
像這樣，電泳顯示器是利用所謂的介電電泳效應的顯示器。在該介電電泳效應中，介電常數高的物質移動到高電場區。電泳顯示器不需要液晶顯示裝置所需的偏光板和對置基板，從而可以將其膜厚度和重量減少一半。
將在溶劑中分散有上述微囊的溶液稱為電子墨水，該電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另外，還可以藉由使用濾色片或具有色素的粒子來進行彩色顯示。
此外，藉由在主動矩陣基板上適當地設置多個上述微囊以使這些微囊夾在兩個電極之間，來完成主動矩陣型顯示裝置，並且藉由對微囊施加電場，可以進行顯示。例如，可以使用包括實施例模式2的薄膜電晶體(將包含SiOx 的氧化物半導體層用於通道形成區，並且作為源極區及汲極區使用添加有氮的氧化物半導體)的主動矩陣基板。
此外，作為微囊中的第一粒子及第二粒子，採用選自導電體材料、絕緣體材料、半導體材料、磁性材料、液晶材料、鐵電性材料、電致發光材料、電致變色材料、磁泳材料中的一種或這些材料的複合材料即可。
藉由上述製程，可以製造作為半導體裝置的可靠性高的顯示裝置。
本實施例模式可以與其他實施例模式所記載的結構適當地組合而實施。
實施例模式15
在本實施例模式中，示出作為半導體裝置的發光顯示裝置的一例。在此，示出利用電致發光的發光元件作為顯示裝置所具有的顯示元件。對利用電致發光的發光元件根據其發光材料是有機化合物還是無機化合物進行區別，前者被稱為有機EL元件，而後者被稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子及電洞從一對電極分別植入到包含發光有機化合物的層，以產生電流。然後，藉由使這些載子(電子及電洞)重新結合，發光有機化合物達到激發態，並且當該激發態恢復到基態時，得到發光。根據這種機理，而這種發光元件被稱為電流激發型發光元件。
根據其元件的結構，將無機EL元件分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件包括在黏合劑中分散有發光材料的粒子的發光層，並且其發光機理是利用施體能級和受體能級的施體-受體重新結合型發光。薄膜型無機EL元件具有由電介質層夾住發光層並還利用電極夾住該夾住發光層的電介質層的結構，並且其發光機理是利用金屬離子的內層電子躍遷的定域型發光。另外，在此使用有機EL元件作為發光元件而進行說明。
圖23示出作為半導體裝置的例子的可以應用數位時間灰度驅動的像素結構的一例。
對可以應用數位時間灰度驅動的像素的結構以及像素的工作進行說明。這裏示出在一個像素中使用兩個n通道型電晶體的例子，該n通道型電晶體將包含SiOx 的氧化物半導體層(典型的是Zn-O類非單晶膜)用於通道形成區，並且作為源極區及汲極區而使用添加有氮的Zn-O類氧化物半導體。
像素6400包括開關電晶體6401、驅動電晶體6402、發光元件6404以及電容元件6403。在開關電晶體6401中，閘極與掃描線6406連接，第一電極(源極電極及汲極電極中的一方)與信號線6405連接，第二電極(源極電極及汲極電極中的另一方)與驅動電晶體6402的閘極連接。在驅動電晶體6402中，閘極藉由電容元件6403與電源線6407連接，第一電極與電源線6407連接，第二電極與發光元件6404的第一電極(像素電極)連接。發光元件6404的第二電極相當於共同電極6408。共同電極6408與形成在同一基板上的共同電位線電連接，並且將該連接部分用作共同連接部，即可。
另外，將發光元件6404的第二電極(共同電極6408)設定為低電源電位。另外，低電源電位是指以設定於電源線6407的高電源電位為基準滿足低電源電位<高電源電位的電位，並且作為低電源電位例如可以設定為GND、0V等。將該高電源電位與低電源電位的電位差施加到發光元件6404，使發光元件6404產生電流以使發光元件6404發光，而以高電源電位與低電源電位的電位差為發光元件6404的正向臨界值電壓以上的方式分別設定高電源電位和低電源電位。
另外，還可以使用驅動電晶體6402的閘極電容代替電容元件6403而省略電容元件6403。也可以在通道區與閘極電極之間形成驅動電晶體6402的閘極電容。
這裏，在採用電壓輸入電壓驅動方式的情況下，對驅動電晶體6402的閘極輸入使驅動電晶體6402充分導通或截止的視頻信號。就是說，使驅動電晶體6402在線性區中工作。由於使驅動電晶體6402在線性區中工作，因此將比電源線6407的電壓高的電壓施加到驅動電晶體6402的閘極。注意，對信號線6405施加(電源線電壓+驅動電晶體6402的Vth)以上的電壓。
此外，當進行模擬灰度驅動而代替數位時間灰度驅動時，藉由使信號的輸入不同，可以使用與圖23相同的像素結構。
當進行模擬灰度驅動時，對驅動電晶體6402的閘極施加(發光元件6404的正向電壓+驅動電晶體6402的Vth)以上的電壓。發光元件6404的正向電壓是指在得到所希望的亮度時的電壓，至少包括正向臨界值電壓。注意，藉由輸入使驅動電晶體6402在飽和區中工作的視頻信號，可以在發光元件6404中產生電流。為了使驅動電晶體6402在飽和區中工作，而將電源線6407的電位設定為高於驅動電晶體6402的閘極電位。藉由將視頻信號設定為模擬方式，可以在發光元件6404中產生根據視頻信號的電流，而進行模擬灰度驅動。
另外，圖23所示的像素結構不侷限於此。例如，還可以對圖23所示的像素追加開關、電阻元件、電容元件、電晶體或邏輯電路等。
接著，參照圖24A至24C而說明發光元件的結構。在此，以驅動TFT是n型的情況為例子來說明像素的截面結構。可以與實施例模式2所示的薄膜電晶體170同樣地製造用於圖24A至24C的半導體裝置的驅動TFT的TFT7001、7011、7021，這些TFT是將包含SiOx 的氧化物半導體層用於通道形成區，並且作為源極區及汲極區使用添加有氮的氧化物半導體的薄膜電晶體。
為了取出發光，發光元件的陽極或陰極的至少一方是透明的即可。而且，在基板上形成薄膜電晶體及發光元件，並且有如下結構的發光元件，即從與基板相反的面取出發光的頂部發射、從基板一側的面取出發光的底部發射以及從基板一側及與基板相反的面取出發光的雙面發射。像素結構可以應用於任何發射結構的發光元件。
參照圖24A而說明頂部發射結構的發光元件。
圖24A示出在驅動TFT的TFT7001是n型，並且從發光元件7002發射的光穿過到陽極7005一側的情況下的像素的截面圖。在TFT7001中，作為半導體層使用添加有氧化矽的Zn-O類氧化物半導體，並且作為源極區及汲極區使用添加有氮的Zn-O類氧化物半導體。在圖24A中，發光元件7002的陰極7003和驅動TFT的TFT7001電連接，並且在陰極7003上按順序層疊有發光層7004、陽極7005。至於陰極7003，只要是功函數低並且反射光的導電膜，就可以使用各種材料。例如，較佳使用Ca、Al、MgAg、AlLi等。而且，發光層7004可以由單層或多層的疊層構成。在由多層構成時，在陰極7003上按順序層疊電子植入層、電子傳輸層、發光層、電洞傳輸層、電洞植入層。注意，不需要設置所有這些層。使用透過光的具有透光性的導電材料形成陽極7005，例如也可以使用具有透光性的導電膜例如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(下面，表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等。
由陰極7003及陽極7005夾住發光層7004的區域相當於發光元件7002。在圖24A所示的像素中，從發光元件7002發射的光如箭頭所示那樣發射到陽極7005一側。
接著，參照圖24B而說明底部發射結構的發光元件。圖24B示出在驅動TFT7011是n型，並且從發光元件7012發射的光發射到陰極7013一側的情況下的像素的截面圖。在TFT7011中，作為半導體層使用添加有氧化矽的In-Zn-O類氧化物半導體，並且作為源極區及汲極區使用添加有氮的In-Zn-O類氧化物半導體。在圖24B中，發光元件7012的陰極7013與驅動TFT的TFT7011電連接，並且在陰極7013上按順序層疊有發光層7014、陽極7015。注意，在陽極7015具有透光性的情況下，也可以覆蓋陽極上地形成有用來反射光或遮光的遮罩膜7016。與圖24A的情況同樣，至於陰極7013，只要是功函數低的導電材料，就可以使用各種材料。但是，將其膜厚度設定為透過光的程度(較佳為5nm至30nm左右)。例如，可以將膜厚度為20nm的鋁膜用作陰極7013。而且，與圖24A同樣，發光層7014可以由單層或多層的疊層構成。陽極7015不需要透過光，但是可以與圖24A同樣地使用具有透光性的導電材料來形成。並且，雖然遮罩膜7016例如可以使用反射光的金屬等，但是不侷限於金屬膜。例如，也可以使用添加有黑色的顏料的樹脂等。
由陰極7013及陽極7015夾住發光層7014的區域相當於發光元件7012。在圖24B所示的像素中，從發光元件7012發射的光如箭頭所示那樣發射到陰極7013一側。
接著，參照圖24C而說明雙面發射結構的發光元件。在圖24C中，在與驅動TFT7021電連接的具有透光性的導電膜7027上形成有發光元件7022的陰極7023，並且在陰極7023上按順序層疊有發光層7024、陽極7025。在TFT7021中，作為半導體層使用添加有氧化矽的Zn-O類氧化物半導體，並且作為源極區及汲極區使用添加有氮的Zn-O類氧化物半導體。與圖24A的情況同樣，至於陰極7023，只要是功函數低的導電材料，就可以使用各種材料。但是，將其膜厚度設定為透過光的程度。例如，可以將膜厚度為20nm的Al用作陰極7023。而且，與圖24A同樣，發光層7024可以由單層或多層的疊層構成。陽極7025可以與圖24A同樣地使用透過光的具有透光性的導電材料來形成。
陰極7023、發光層7024和陽極7025重疊的部分相當於發光元件7022。在圖24C所示的像素中，從發光元件7022發射的光如箭頭所示那樣發射到陽極7025一側和陰極7023一側的兩者。
另外，雖然在此描述了有機EL元件作為發光元件，但是也可以設置無機EL元件作為發光元件。
另外，雖然在本實施例模式中示出了控制發光元件的驅動的薄膜電晶體(驅動TFT)和發光元件電連接的例子，但是也可以採用在驅動TFT和發光元件之間連接有電流控制TFT的結構。
接著，參照圖25A和25B而說明相當於半導體裝置的一種模式的發光顯示面板(也稱為發光面板)的外觀及截面。圖25A是一種面板的俯視圖，其中利用密封材料將形成在第一基板上的薄膜電晶體及發光元件密封在與第二基板之間。圖25B相當於沿著圖25A的H-I的截面圖。
以圍繞設置在第一基板4501上的像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b的方式設置有密封材料4505。此外，在像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b上設置有第二基板4506。因此，像素部4502、信號線驅動電路4503a、4503b以及掃描線驅動電路4504a、4504b與填料4507一起由第一基板4501、密封材料4505和第二基板4506密封。像這樣，為了不暴露於大氣，而較佳由氣密性高且漏氣少的保護薄膜(貼合薄膜、紫外線固化樹脂薄膜等)或覆蓋材料封裝(密封)。
此外，設置在第一基板4501上的像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b包括多個薄膜電晶體。在圖25B中，例示包括在像素部4502中的薄膜電晶體4510和包括在信號線驅動電路4503a中的薄膜電晶體4509。
薄膜電晶體4509、4510使用添加有氧化矽的Zn-O類氧化物半導體，並且作為源極區及汲極區使用添加有氮的Zn-O類氧化物半導體。在本實施例模式中，薄膜電晶體4509、4510是n通道型薄膜電晶體。
此外，附圖標記4511相當於發光元件，並且發光元件4511所具有的作為像素電極的第一電極層4517與薄膜電晶體4510的源極電極層及汲極電極層電連接。注意，雖然發光元件4511的結構為由第一電極層4517、電致發光層4512和第二電極層4513構成的疊層結構，但是不侷限於本實施例模式所示的結構。可以根據從發光元件4511取出的光的方向等而適當地改變發光元件4511的結構。
分隔壁4520使用有機樹脂膜、無機絕緣膜或有機聚矽氧烷而形成。特別較佳的是，以如下條件形成分隔壁4520：使用感光性的材料，並在第一電極層4517上形成開口部，並且使該開口部的側壁成為具有連續曲率的傾斜面。
電致發光層4512既可以由單層構成，又可以由多層的疊層構成。
為了不使氧、氫、水分、二氧化碳等侵入到發光元件4511，而可以在第二電極層4513以及分隔壁4520上形成保護膜。可以形成氮化矽膜、氮氧化矽膜、DLC膜等作為保護膜。
另外，供給到信號線驅動電路4503a、4503b、掃描線驅動電路4504a、4504b、或像素部4502的各種信號及電位是從FPC4518a、4518b供給的。
在本實施例模式中，連接端子電極4515由與發光元件4511所具有的第一電極層4517相同的導電膜形成，並且端子電極4516由與薄膜電晶體4509、4510所具有的源極電極層及汲極電極層相同的導電膜形成。
連接端子電極4515藉由各向異性導電膜4519電連接到FPC4518a所具有的端子。
位於取出來自發光元件4511的光的方向上的第二基板4506需要具有透光性。在此情況下，使用如玻璃板、塑膠板、聚酯薄膜或丙烯酸薄膜等的具有透光性的材料。
此外，作為填料4507，除了氮、氬等的惰性氣體之外，還可以使用紫外線固化樹脂或熱固化樹脂。可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)、EVA(乙烯-醋酸乙烯酯)。在本實施例模式中，作為填料，使用氮。
另外，若有需要，則也可以在發光元件的發射面上適當地設置諸如偏光板、圓偏光板(包括橢圓偏光板)、相位差板(λ/4片、λ/2片)、濾色片等的光學薄膜。另外，也可以在偏光板或圓偏光板上設置抗反射膜。例如，可以進行抗眩光處理，該處理可以利用表面的凹凸來擴散反射光並降低眩光。
信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b也可以作為在另行準備的基板上由單晶半導體膜或多晶半導體膜形成的驅動電路而安裝。此外，也可以另行僅形成信號線驅動電路或其一部分、或者掃描線驅動電路或其一部分而安裝。本實施例模式不侷限於圖25A和25B的結構。
藉由上述製程，可以製造作為半導體裝置的可靠性高的發光顯示裝置(顯示面板)。
本實施例模式可以與其他實施例模式所記載的結構適當地組合而實施。
實施例模式16
製造將包含氧化矽(SiOx)的氧化物半導體層用於通道形成區並且作為源極區及汲極區使用添加有氮的氧化物半導體的薄膜電晶體，然後將該薄膜電晶體用於驅動電路、以及像素部，可以製造具有顯示功能的液晶顯示裝置。此外，將使用薄膜電晶體的驅動電路的一部分或全部一起形成在與像素部同一基板上，來形成系統型面板(system-on-panel)。
液晶顯示裝置作為顯示元件包括液晶元件(也稱為液晶顯示元件)。
此外，液晶顯示裝置包括密封有顯示元件的面板和在該面板安裝有包括控制器的IC等的模組。再者，關於在製造該液晶顯示裝置的過程中相當於顯示元件完成之前的一種方式的元件基板，並且該元件基板在多個像素中分別具備用來將電流供給到顯示元件的單元。明確而言，元件基板既可以是只形成有顯示元件的像素電極的狀態，又可以是形成成為像素電極的導電膜之後且藉由蝕刻形成像素電極之前的狀態，或其他任何方式。
注意，本說明書中的液晶顯示裝置是指圖像顯示裝置、顯示裝置、或光源(包括照明裝置)。另外，液晶顯示裝置包括：安裝有連接器諸如FPC(Flexible Printed Circuit；撓性印刷電路)、TAB(Tape Automated Bonding；載帶自動接合)膠帶或TCP(Tape Carrier Package；載帶封裝)的模組；將印刷線路板設置於TAB膠帶或TCP端部的模組；藉由COG(Chip On Glass；玻璃上晶片)方式將IC(積體電路)直接安裝到顯示元件上的模組。
參照圖26A1至26B而說明相當於液晶顯示裝置的一種模式的液晶顯示面板的外觀及截面。圖26A1和26A2是一種面板的俯視圖，其中利用密封材料4005將液晶元件4013密封在第一基板4001與第二基板4006之間。圖26B相當於沿著圖26A1和26A2的M-N的截面圖。
以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。此外，在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此，像素部4002和掃描線驅動電路4004與液晶層4008一起由第一基板4001、密封材料4005和第二基板4006密封。在本實施例模式中，對液晶層4008沒有特別的限制，但是使用顯示藍相的液晶材料。在從未施加電壓狀態到施加電壓狀態中，顯示藍相的液晶材料的回應速度短，即為1msec以下，可以實現高速回應。作為顯示藍相的液晶材料包括液晶及手性試劑。手性試劑用於使液晶取向為螺旋結構並顯示出藍相。例如，將混合有5wt%以上的手性試劑的液晶材料用於液晶層，即可。液晶使用熱致液晶、低分子液晶、高分子液晶、鐵電性液晶、反鐵電性液晶等。
此外，在圖26A1中，在與第一基板4001上的由密封材料4005圍繞的區域不同的區域安裝有信號線驅動電路4003，該信號線驅動電路4003使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上。注意，圖26A2是將信號線驅動電路的一部分形成在第一基板4001上的例子，其中，在第一基板4001上形成信號線驅動電路4003b,並且在另行準備的基板上安裝有由單晶半導體膜或多晶半導體膜形成的信號線驅動電路4003a。
另外，對另行形成的驅動電路的連接方法沒有特別的限制，而可以採用COG方法、引線接合方法或TAB方法等。圖26A1是藉由COG方法安裝信號線驅動電路4003的例子，並且圖26A2是藉由TAB方法安裝信號線驅動電路4003的例子。
此外，設置在第一基板4001上的像素部4002和掃描線驅動電路4004包括多個薄膜電晶體。在圖26B中例示像素部4002所包括的薄膜電晶體4010和掃描線驅動電路4004所包括的薄膜電晶體4011。在薄膜電晶體4010、4011上設置有絕緣層4020、4021。作為薄膜電晶體4010、4011，可以應用將包含氧化矽(SiOx )的氧化物半導體層用於通道形成區並作為源極區及汲極區使用添加有氮的氧化物半導體的薄膜電晶體。在本實施例模式中，薄膜電晶體4010、4011是n通道型薄膜電晶體。
此外，在第一基板4001上設置像素電極層4030及共同電極層4031，並且像素電極層4030與薄膜電晶體4010電連接。液晶元件4013包括像素電極層4030、共同電極層4031以及液晶層4008。在本實施例模式中，使用藉由產生大致平行於基板(即，水平方向)的電場來在平行於基板的面內移動液晶分子以控制灰度的方式。作為這種方式，可以應用在IPS(In Plane Switching；平面內切換)模式中使用的電極結構、在FFS(Fringe Field Switching；邊緣場切換)模式中使用的電極結構。注意，在第一基板4001、第二基板4006的外側分別設置有偏光板4032、4033。
注意，作為第一基板4001、第二基板4006，可以使用具有透光性的玻璃、塑膠等。作為塑膠，可以使用FRP(Fiberglass-Reinforced Plastics；玻璃纖維強化塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。此外，還可以使用具有將鋁箔夾在PVF薄膜或聚酯薄膜之間的結構的薄片。
此外，附圖標記4035表示藉由對絕緣膜選擇性地進行蝕刻而得到的柱狀間隔物，並且它是為控制液晶層4008的膜厚度(單元間隙)而設置的。另外，還可以使用球狀間隔物。
另外，雖然在圖26A1至26B的液晶顯示裝置中示出在基板的外側(可見一則)設置偏光板的例子，但是也可以在基板的內側設置偏光板。根據偏光板的材料及製造製程條件適當地設定設置偏光板的位置即可。另外，還可以設置用作黑矩陣的遮光層。
層間膜的絕緣層4021是透光性樹脂層。此外，將層間膜的絕緣層4021的一部分用作遮光層。遮光層較佳的覆蓋薄膜電晶體4010、4011地設置。在圖26A1至26B中，以覆蓋薄膜電晶體4010、4011的上方的方式在第二基板4006一側設置有遮光層4034。藉由設置遮光層4012及遮光層4034，可以進一步提高對比度的提高、薄膜電晶體的穩定化的效果。
藉由設置遮光層4034，可以降低入射到薄膜電晶體的半導體層的光的強度，並且可以得到防止因氧化物半導體的光敏度而導致的薄膜電晶體的電特性變動來實現穩定化的效果。
可以採用利用用作薄膜電晶體的保護膜的絕緣層4020進行覆蓋的結構，但是沒有特別的限制。
另外，因為保護膜是用來防止懸浮在大氣中的有機物、金屬物、水蒸氣等的污染雜質的侵入的，所以較佳的採用緻密的膜。使用濺射法並利用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜或氮氧化鋁膜的單層或疊層來形成保護膜，即可。
此外，當作為平坦化絕緣膜還形成透光絕緣層時，可以使用具有耐熱性的有機材料如聚醯亞胺、丙烯酸樹脂、苯並環丁烯、聚醯胺或環氧樹脂等。另外，除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。注意，也可以藉由層疊多個由這些材料形成的絕緣膜，來形成絕緣層。
對層疊的絕緣層的形成方法沒有特別的限制，而可以根據其材料利用濺射法、SOG法、旋塗、浸漬、噴塗、液滴噴射法(噴墨法、絲網印刷、膠版印刷等)、刮刀、輥塗機、幕塗機、刮刀塗佈機等。在使用材料液形成絕緣層的情況下，也可以在進行焙燒的製程中同時進行半導體層的退火(200℃至400℃)。藉由同時進行絕緣層的焙燒製程和半導體層的退火，可以有效地製造液晶顯示裝置。
作為像素電極層4030、共同電極層4031，可以使用具有透光性的導電材料諸如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(下面表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等。
此外，可以使用包含導電高分子(也稱為導電聚合物)的導電組成物來形成像素電極層4030、共同電極層4031。
此外，供給到另行形成的信號線驅動電路4003、掃描線驅動電路4004或像素部4002的各種信號及電位是從FPC4018供給的。
此外，因為薄膜電晶體容易由於靜電等而發生損壞，所以較佳對於閘極線或源極電極線，而在同一基板上設置驅動電路保護用的保護電路。保護電路較佳由使用氧化物半導體的非線性元件構成。
在圖26A1至26B中，連接端子電極4015由與像素電極層4030相同的導電膜形成，並且端子電極4016由與薄膜電晶體4010、4011的源極電極層及汲極電極層相同的導電膜形成。
連接端子電極4015藉由各向異性導電膜4019電連接到FPC4018所具有的端子。
此外，雖然在圖26A1至26B中示出另行形成信號線驅動電路4003並將它安裝到第一基板4001的例子，但是不侷限於該結構。既可以另行形成掃描線驅動電路而安裝，又可以另行僅形成信號線驅動電路的一部分或掃描線驅動電路的一部分而安裝。
圖27是液晶顯示裝置的截面結構的一例，利用密封材料2602固定元件基板2600和對置基板2601，並在其間設置包括TFT等的元件層2603、液晶層2604。
當進行彩色顯示時，在背光燈部配置發射多種發光顏色的發光二極體。當採用RGB方式時，將紅色的發光二極體2910R、綠色的發光二極體2910G、藍色的發光二極體2910B分別配置在將液晶顯示裝置的顯示區分割為多個區的分割區。
在對置基板2601的外側設置有偏光板2606，並且在元件基板2600的外側設置有偏光板2607、光學片2613。光源由紅色的發光二極體2910R、綠色的發光二極體2910G、藍色的發光二極體2910B以及反射板2611構成，並且設置在電路基板2612上的LED控制電路2912藉由撓性線路板2609與元件基板2600的佈線電路部2608連接，並且還組裝有控制電路、電源電路等的外部電路。
在本實施例模式中示出利用該LED控制電路2912個別使LED發光的場序制方式的液晶顯示裝置的例子，但是沒有特別的限制，也可以作為背光燈的光源使用冷陰極管或白色LED，並設置濾色片。
此外，雖然在本實施例模式中示出在IPS模式中使用的電極結構的例子，但是沒有特別的限制，可以使用TN(扭曲向列；Twisted Nematic)模式、MVA(多象限垂直配向；Multi-domain Vertical Alignment)模式、PVA(垂直取向構型；Patterned Vertical Alignment)模式、ASM(軸對稱排列微胞；Axially Symmetric aligned Micro-cell)模式、OCB(光學補償彎曲；Optical Compensated Birefringence)模式、FLC(鐵電性液晶；Ferroelectric Liquid Crystal)模式、AFLC(反鐵電性液晶；Anti Ferroelectric Liquid Crystal)模式等。
本實施例模式可以與其他實施例模式所記載的結構適當地組合而實施。
實施例模式17
在本實施例模式中，作為半導體裝置示出電子紙的一例。
圖28A示出主動矩陣型電子紙的截面圖。可以與實施例模式2所示的將包含氧化矽(SiOx )的氧化物半導體層用於通道形成區並作為源極區及汲極區使用添加有氮的氧化物半導體的薄膜電晶體同樣地製造用於配置在半導體裝置的顯示部中的薄膜電晶體581。
圖28A的電子紙是採用扭轉球顯示方式的顯示裝置的例子。扭轉球顯示方式是指一種方法，其中將一個半球表面為白色而另一半球表面為黑色的球形粒子配置在用於顯示元件的電極層的第一電極層及第二電極層之間，並在第一電極層及第二電極層之間產生電位差來控制球形粒子的方向，以進行顯示。
密封在基板580和基板596之間的薄膜電晶體581是底柵結構的薄膜電晶體，並利用源極電極層及汲極電極層與第一電極層587在形成於絕緣層585中的開口中接觸並電連接。在第一電極層587和第二電極層588之間設置有球形粒子589，該球形粒子589具有黑色區590a及白色區590b，其周圍包括充滿液體的空洞594，並且球形粒子589的周圍填充有樹脂等的填料595(參照圖28A)。在本實施例模式中，第一電極層587相當於像素電極，第二電極層588相當於共同電極。第二電極層588與設置在與薄膜電晶體581同一基板上的共同電位線電連接。在共同連接部中，可以藉由配置在一對基板間的導電粒子，使第二電極層588與共同電位線電連接。
此外，還可以使用電泳元件而代替扭轉球。使用直徑為10μm至200μm左右的微囊，該微囊中封入有透明液體、帶正電的白色微粒以及帶負電的黑色微粒。對設置在第一電極層和第二電極層之間的微囊來說，當由第一電極層和第二電極層施加電場時，白色微粒和黑色微粒移動到相反方向，從而可以顯示白色或黑色。應用這種原理的顯示元件就是電泳顯示元件，被稱為電子紙。電泳顯示元件具有比液晶顯示元件高的反射率，因而不需要輔助燈。此外，其耗電量低，並且在昏暗的地方也可以辨別顯示部。此外，即使不給顯示部供應電源，也能夠保持顯示過一次的圖像，因此，當使具有顯示功能的半導體裝置(簡單地稱為顯示裝置，或具備顯示裝置的半導體裝置)遠離電波發射源時，也可以儲存顯示過的圖像。
藉由實施例模式2所示的製程來製造將包含氧化矽的氧化物半導體層用於通道形成區並作為源極區及汲極區使用添加有氮的氧化物半導體的薄膜電晶體，可以製造減少製造成本的電子紙作為半導體裝置。電子紙可以用於用來顯示資訊的各種領域的電子設備。例如，可以將電子紙應用於電子書讀取器(電子書)、海報、電車等的交通工具的車內廣告、信用卡等的各種卡片的顯示等。圖28B示出電子設備的一例。
圖28B示出電子書籍2700的一例。例如，電子書籍2700由兩個框體，即框體2701及框體2703構成。框體2701及框體2703由軸部2711形成為一體，並且可以以該軸部2711為軸進行開閉動作。藉由採用這種結構，可以進行如紙的書籍那樣的動作。
框體2701組裝有顯示部2705，並且框體2703組裝有顯示部2707。顯示部2705及顯示部2707的結構既可以是顯示連續畫面的結構，又可以是顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構，例如可以在右邊的顯示部(圖28B中的顯示部2705)上顯示文章，並且在左邊的顯示部(圖28B中的顯示部2707)上顯示圖像。
此外，在圖28B中示出框體2701具備操作部等的例子。例如，在框體2701中，具備電源2721、操作鍵2723、揚聲器2725等。利用操作鍵2723可以翻頁。另外，也可以採用在與框體的顯示部同一面上具備鍵盤、定位裝置等的結構。另外，也可以採用在框體的背面或側面具備外部連接用端子(耳機端子、USB端子或可與AC適配器及USB電纜等的各種電纜連接的端子等)、記錄媒體插入部等的結構。再者，電子書籍2700也可以具有作為電子詞典的功能。
此外，電子書籍2700也可以採用以無線的方式收發資訊的結構。還可以採用以無線的方式從電子書籍伺服器購買所希望的書籍資料等，然後下載的結構。
本實施例模式可以與其他實施例模式所記載的結構適當地組合而實施。
實施例模式18
包括將包含氧化矽(SiOx )的氧化物半導體層用於通道形成區並作為源極區及汲極區使用添加有氮的氧化物半導體的薄膜電晶體的半導體裝置可以應用於各種電子設備(也包括遊戲機)。作為電子設備，例如可以舉出電視裝置(也稱為電視或電視接收機)、用於電腦等的監視器、數位相機或數位攝像機等影像拍攝裝置、數位相框、行動電話機(也稱為行動電話、行動電話裝置)、可攜式遊戲機、可攜式資訊終端、聲音再現裝置、彈珠機等的大型遊戲機等。
圖29A示出電視裝置9600的一例。在電視裝置9600中，框體組裝有顯示部9603。利用顯示部9603可以顯示映射。此外，在此示出固定在牆上以支撐框體的背面的結構。
可以藉由利用框體9601所具備的操作開關、另行提供的遙控操作機9610進行電視裝置9600的操作。藉由利用遙控操作機9610所具備的操作鍵9609，可以進行頻道、音量的操作，並可以對顯示在顯示部9603上的映射進行操作。此外，也可以採用在遙控操作機9610中設置顯示從該遙控操作機9610輸出的資訊的顯示部9607的結構。
注意，電視裝置9600採用具備接收機、數據機等的結構。可以藉由利用接收機接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，也可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
圖29B示出一種可攜式遊戲機，它由框體9881和框體9891的兩個框體構成，並且藉由聯結部9893聯結為能夠開閉。框體9881組裝有顯示部9882，並且框體9891組裝有顯示部9883。另外，圖29B所示的可攜式遊戲機還具備揚聲器部9884、記錄媒體插入部9886、LED燈9890、輸入單元(操作鍵9885、連接端子9887、感測器9888(包括測定如下因素的功能：力量、位移、位置、速度、加速度、角速度、轉動數、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)以及麥克風9889)等。當然，可攜式遊戲機的結構不侷限於上述結構，而只要採用至少具備半導體裝置的結構就可以，而可以採用適當地設置有其他附屬設備的結構。圖29B所示的可攜式遊戲機具有如下功能：讀出儲存在記錄媒體中的程式或資料並將它顯示在顯示部上；藉由與其他可攜式遊戲機進行無線通信而實現資訊共用。另外，圖29B所示的可攜式遊戲機所具有的功能不侷限於此，而可以具有各種各樣的功能。
圖30A示出行動電話機1000的一例。行動電話機1000除了組裝在框體1001的顯示部1002之外還具備操作按鈕1003、外部連接埠1004、揚聲器1005、麥克風1006等。
圖30A所示的行動電話機1000可以用手指等觸摸顯示部1002來輸入資訊。此外，可以用手指等觸摸顯示部1002來打電話或製作電子郵件等。
顯示部1002的畫面主要有三種模式。第一是以圖像的顯示為主的顯示模式，第二是以文字等的資訊的輸入為主的輸入模式，第三是顯示模式和輸入模式的兩種模式混合的顯示+輸入模式。
例如，在打電話或製作電子郵件的情況下，將顯示部1002設定為以文字輸入為主的文字輸入模式，並進行顯示在畫面上的文字的輸入操作，即可。在此情況下，較佳的是，在顯示部1002的畫面的大部分上顯示鍵盤或號碼按鈕。
此外，藉由在行動電話機1000的內部設置具有陀螺儀、加速度感測器等檢測傾斜度的感測器的檢測裝置，來判斷行動電話機1000的方向(豎向還是橫向)，從而可以對顯示部1002的畫面顯示進行自動切換。
藉由觸摸顯示部1002或對框體1001的操作按鈕1003進行操作，切換畫面模式。此外，還可以根據顯示在顯示部1002上的圖像種類而切換畫面模式。例如，當顯示在顯示部上的視頻信號為動態圖像的資料時，將畫面模式切換成顯示模式，並且當顯示在顯示部上的視頻信號為文字資料時，將畫面模式切換成輸入模式。
此外，當在輸入模式中藉由檢測出顯示部1002的光感測器所檢測的信號得知在一定期間中沒有顯示部1002的觸摸操作輸入時，也可以以將畫面模式從輸入模式切換成顯示模式的方式來進行控制。
還可以將顯示部1002用作圖像感測器。例如，藉由用手掌或手指觸摸顯示部1002，來拍攝掌紋、指紋等，而可以進行身份識別。此外，藉由在顯示部中使用發射近紅外光的背光燈或發射近紅外光的感測光源，也可以拍攝手指靜脈、手掌靜脈等。
圖30B也是行動電話機的一例。圖30B的行動電話機包括：在框體9411中具有顯示部9412以及操作按鈕9413的顯示裝置9410；以及在框體9401中具有操作按鈕9402、外部輸入端子9403、麥克風9404、揚聲器9405以及在接電話時發光的發光部9406的通信裝置9400，並且具有顯示功能的顯示裝置9410與具有電話功能的通信裝置9400可以在箭頭所指的兩個方向上裝卸。因此，可以將顯示裝置9410和通信裝置9400的短軸互相連接，或將顯示裝置9410和通信裝置9400的長軸互相連接。另外，當僅需要顯示功能時，可以將通信裝置9400和顯示裝置9410分開而單獨使用顯示裝置9410。通信裝置9400和顯示裝置9410可以藉由無線通信或有線通信來進行圖像或輸入資訊的收發，並分別具有可進行充電的電池。
本實施例模式可以與其他實施例模式所記載的結構適當地組合而實施。
10．．．基板
11．．．閘極電極層
12．．．基底絕緣層
13．．．閘極絕緣層
14a．．．源極區及汲極區
14b．．．源極區及汲極區
15a．．．源極電極層及汲極電極層
15b．．．源極電極層及汲極電極層
16．．．氧化物半導體層
17．．．樹脂層
18．．．保護絕緣層
19．．．閘極電極層
20．．．薄膜電晶體
21．．．薄膜電晶體
22．．．薄膜電晶體
23．．．薄膜電晶體
24a．．．源極區及汲極區
24b．．．源極區及汲極區
25a．．．源極電極層及汲極電極層
25b．．．源極電極層及汲極電極層
26．．．氧化物半導體層
27a．．．源極區及汲極區
27b．．．源極區及汲極區
28a．．．源極電極層及汲極電極層
28b．．．源極電極層及汲極電極層
29．．．薄膜電晶體
30．．．薄膜電晶體
31．．．薄膜電晶體
32．．．薄膜電晶體
33．．．薄膜電晶體
34．．．薄膜電晶體
35．．．薄膜電晶體
36．．．薄膜電晶體
37．．．薄膜電晶體
38．．．薄膜電晶體
39．．．薄膜電晶體
40．．．薄膜電晶體
41．．．通道保護層
42．．．通道保護層
43．．．通道保護層
44．．．氧化物半導體層
100．．．基板
101．．．閘極電極層
102．．．閘極絕緣層
103．．．氧化物半導體層
104a．．．源極區及汲極區
104b．．．源極區及汲極區
105a．．．源極電極層及汲極電極層
105b．．．源極電極層及汲極電極層
106．．．保護絕緣層
107．．．絕緣膜
108．．．電容佈線
110．．．像素電極層
120．．．連接電極
121．．．端子
122．．．端子
128．．．透明導電膜
129．．．透明導電膜
150．．．端子
154．．．保護絕緣膜
155．．．透明導電膜
156．．．電極
160．．．薄膜電晶體
170．．．薄膜電晶體
300．．．基板
301．．．閘極電極
303．．．閘極絕緣層
305．．．氧化物半導體層
304a．．．氧氮化物層
304b．．．氧氮化物層
309．．．佈線
310．．．佈線
330．．．薄膜電晶體
350．．．基板
351．．．閘極電極層
352．．．閘極絕緣層
353．．．氧化物半導體層
354a．．．源極區及汲極區
354b．．．源極區及汲極區
355a．．．源極電極層及汲極電極層
355b．．．源極電極層及汲極電極層
357．．．絕緣膜
35a．．．源極區及汲極區
35b．．．源極區及汲極區
360．．．薄膜電晶體
36a．．．源極電極層及汲極電極層
36b．．．源極電極層及汲極電極層
380．．．氧化物半導體膜
381．．．氧氮化物膜
383．．．導電膜
384．．．掩模
385．．．氧氮化物層
387．．．導電層
388．．．掩模
390．．．氧化物半導體層
400．．．基板
401．．．閘極電極
402．．．閘極絕緣層
403．．．氧化物半導體層
406a．．．源極區及汲極區
406b．．．源極區及汲極區
409．．．佈線
410．．．佈線
418．．．通道保護層
430．．．薄膜電晶體
581．．．薄膜電晶體
585．．．絕緣層
587．．．電極層
588．．．電極層
589．．．球形粒子
590a．．．黑色區
590b．．．白色區
594．．．空洞
595．．．填料
600．．．基板
603．．．閘極絕緣層
605．．．氧化物半導體層
606a．．．源極區及汲極區
606b．．．源極區及汲極區
609．．．佈線
610．．．佈線
630．．．薄膜電晶體
740．．．基板
741．．．閘極電極
742．．．閘極電極
743．．．閘極絕緣層
744．．．接觸孔
745．．．氧化物半導體層
747．．．氧化物半導體層
749．．．佈線
750．．．佈線
751．．．佈線
755a．．．源極區及汲極區
755b．．．源極區及汲極區
756a．．．源極區及汲極區
756b．．．源極區及汲極區
760．．．薄膜電晶體
761．．．薄膜電晶體
1000．．．行動電話機
1001．．．框體
1002．．．顯示部
1003．．．操作按鈕
1004．．．外部連接埠
1005．．．揚聲器
1006．．．麥克風
2600．．．元件基板
2601．．．對置基板
2602．．．密封材料
2603．．．元件層
2604．．．液晶層
2606．．．偏光板
2607．．．偏光板
2608．．．佈線電路部
2609．．．撓性線路板
2611．．．反射板
2612．．．電路基板
2613．．．光學片
2700．．．電子書籍
2701．．．框體
2703．．．框體
2705．．．顯示部
2707．．．顯示部
2711．．．軸部
2721．．．電源
2723．．．操作鍵
2725．．．揚聲器
2912．．．LED控制電路
4001．．．基板
4002．．．像素部
4003．．．信號線驅動電路
4003a．．．信號線驅動電路
4003b．．．信號線驅動電路
4004．．．掃描線驅動電路
4005．．．密封材料
4006．．．基板
4008．．．液晶層
4010．．．薄膜電晶體
4011．．．薄膜電晶體
4012．．．遮光層
4013．．．液晶元件
4015．．．連接端子電極
4016．．．端子電極
4018．．．FPC
4019．．．各向異性導電膜
4020．．．絕緣層
4021．．．層間膜(絕緣層)
4030．．．像素電極層
4031．．．共同電極層
4032．．．偏光板
4033．．．偏光板
4034．．．遮光層
4501．．．基板
4502．．．像素部
4503a．．．信號線驅動電路
4503b．．．信號線驅動電路
4504a．．．掃描線驅動電路
4504b．．．掃描線驅動電路
4505．．．密封材料
4506．．．基板
4507．．．填料
4509．．．薄膜電晶體
4510．．．薄膜電晶體
4511．．．發光元件
4512．．．電致發光層
4513．．．電極層
4515．．．連接端子電極
4516．．．端子電極
4517．．．電極層
4518a．．．FPC
4518b．．．FPC
4519．．．各向異性導電膜
4520．．．分隔壁
5300．．．基板
5301．．．像素部
5302．．．掃描線驅動電路
5303．．．信號線驅動電路
5400．．．基板
5401．．．像素部
5402．．．掃描線驅動電路
5403．．．信號線驅動電路
5404．．．掃描線驅動電路
5501．．．佈線
5502．．．佈線
5503．．．佈線
5504．．．佈線
5505．．．佈線
5506．．．佈線
5543．．．節點
5544．．．節點
5571．．．薄膜電晶體
5572．．．薄膜電晶體
5573．．．薄膜電晶體
5574．．．薄膜電晶體
5575．．．薄膜電晶體
5576．．．薄膜電晶體
5577．．．薄膜電晶體
5578．．．薄膜電晶體
5601．．．驅動器IC
5602．．．開關群
5603a．．．薄膜電晶體
5603b．．．薄膜電晶體
5603c．．．薄膜電晶體
5611．．．佈線
5612．．．佈線
5613．．．佈線
5621．．．佈線
5701．．．正反器
5703a．．．時序
5703b．．．時序
5703c．．．時序
5711．．．佈線
5712．．．佈線
5713．．．佈線
5714．．．佈線
5715．．．佈線
5716．．．佈線
5717．．．佈線
5721．．．信號
5803a．．．時序
5803b．．．時序
5803c．．．時序
5821．．．信號
6400．．．像素
6401．．．開關電晶體
6402．．．驅動電晶體
6403．．．電容元件
6404．．．發光元件
6405．．．信號線
6406．．．掃描線
6407．．．電源線
6408．．．共同電極
7001．．．TFT
7002．．．發光元件
7003．．．陰極
7004．．．發光層
7005．．．陽極
7011．．．驅動TFT
7012．．．發光元件
7013．．．陰極
7014．．．發光層
7015．．．陽極
7016．．．遮罩膜
7017．．．導電膜
7021．．．驅動TFT
7022．．．發光元件
7023．．．陰極
7024．．．發光層
7025．．．陽極
7027．．．導電膜
9400．．．通信裝置
9401．．．框體
9402．．．操作按鈕
9403．．．外部輸入端子
9404．．．麥克風
9405．．．揚聲器
9406．．．發光部
9410．．．顯示裝置
9411．．．框體
9412．．．顯示部
9413．．．操作按鈕
9600．．．電視裝置
9601．．．框體
9603．．．顯示部
9607．．．顯示部
9609．．．操作鍵
9610．．．遙控操作機
9881．．．框體
9882．．．顯示部
9883．．．顯示部
9884．．．揚聲器部
9885．．．操作鍵
9886．．．記錄媒體插入部
9887．．．連接端子
9888．．．感測器
9889．．．麥克風
9890．．．LED燈
9891．．．框體
9893．．．聯結部
2910B．．．發光二極體
2910G．．．發光二極體
2910R．．．發光二極體
在附圖中：
圖1A至1C是示出本發明的一種實施例的截面圖及俯視圖；
圖2A和2B是示出本發明的一種實施例的截面圖及俯視圖；
圖3是示出本發明的一種實施例的截面圖；
圖4是示出本發明的一種實施例的俯視圖；
圖5A1至5B2是示出本發明的一種實施例的截面圖及俯視圖；
圖6是示出本發明的一種實施例的俯視圖；
圖7是示出ZnO的單晶結構的模型圖；
圖8A至8E是示出各模型的徑向分佈函數g(r)的圖表；
圖9A至9D是示出各模型的徑向分佈函數g(r)的圖表；
圖10A至10E是示出各模型的XRD分析模擬結果的圖表；
圖11A至11D是示出各模型的XRD分析模擬結果的圖表；
圖12A至12E是示出本發明的一種實施例的製程截面圖；
圖13A和13B是示出本發明的一種實施例的截面圖及俯視圖；
圖14A和14B是示出本發明的一種實施例的截面圖及俯視圖；
圖15A和15B是示出本發明的一種實施例的截面圖及俯視圖；
圖16A和16B是示出本發明的一種實施例的截面圖及俯視圖；
圖17A和17B是示出本發明的一種實施例的半導體裝置的方方塊圖；
圖18是說明本發明的一種實施例的信號線驅動電路的結構的圖；
圖19是說明本發明的一種實施例的信號線驅動電路的工作的時序圖；
圖20是說明本發明的一種實施例的信號線驅動電路的工作的時序圖；
圖21是說明本發明的一種實施例的移位暫存器的結構的一例的圖；
圖22是說明圖21所示的正反器的連接結構的圖；
圖23是說明本發明的一種實施例的半導體裝置的像素等效電路的圖；
圖24A至24C是說明本發明的一種實施例的半導體裝置的截面圖；
圖25A和25B是說明本發明的一種實施例的半導體裝置的俯視圖及截面圖；
圖26A1至26B是說明本發明的一種實施例的半導體裝置的俯視圖及截面圖；
圖27是說明本發明的一種實施例的半導體裝置的截面圖；
圖28A和28B是說明本發明的一種實施例的半導體裝置的截面圖及電子設備的外觀圖；
圖29A和29B是示出本發明的一種實施例的電子設備的圖；
圖30A和30B是示出本發明的一種實施例的電子設備的圖；
圖31A和31B是示出本發明的一種實施例的截面圖；
圖32A至32D是示出本發明的一種實施例的截面圖；
圖33A和33B是示出本發明的一種實施例的截面圖；
圖34A和34B是示出本發明的一種實施例的截面圖；
圖35A至35D是示出本發明的一種實施例的截面圖；以及
圖36A至36D是示出本發明的一種實施例的截面圖。
100．．．基板
101．．．閘極電極層
102．．．閘極絕緣層
103．．．氧化物半導體層
104a．．．源極區及汲極區
104b．．．源極區及汲極區
105a．．．源極電極層及汲極電極層
105b．．．源極電極層及汲極電極層
160．．．薄膜電晶體
B1、B2．．．虛線

Claims (5)

  1. 一種半導體裝置的製造方法，包含：在絕緣表面上形成閘極電極；在該閘極電極上形成絕緣層；藉由使用包括大於或等於2.5wt%且小於或等於20wt%的氧化矽的第一氧化物半導體靶材的濺射法在該絕緣層上形成包括氧化矽的氧化物半導體層；以及在包括氮的氛圍下使用第二氧化物半導體靶材在該包括氧化矽的氧化物半導體層上形成氧氮化物層以形成源極區和汲極區。
  2. 如申請專利範圍第1項的半導體裝置的製造方法，還包含：在形成該氧氮化物層後，去除重疊於該閘極電極的該氧氮化物層的一部分，以使該包括氧化矽的氧化物半導體層的一部分露出。
  3. 如申請專利範圍第1項的半導體裝置的製造方法，其中，該半導體裝置是選自由電子書、電視裝置、遊戲機以及電話機構成的組中的一種。
  4. 一種半導體裝置的製造方法，包含：藉由使用包括大於或等於2.5wt%且小於或等於20wt%的氧化矽的第一氧化物半導體靶材的濺射法在絕緣表面上形成氧化物半導體層；在包括氮的氛圍下藉由使用第二氧化物半導體靶材的濺射法在該包括氧化矽的氧化物半導體層上形成氧氮化物層以形成源極區和汲極區； 形成覆蓋該氧氮化物層的絕緣層；以及在該絕緣層上形成閘極電極。
  5. 如申請專利範圍第4項的半導體裝置的製造方法，其中，該半導體裝置是選自由電子書、電視裝置、遊戲機以及電話機構成的組中的一種。
TW099108506A 2009-03-26 2010-03-23 半導體裝置和其製造方法 TWI501395B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009077386 2009-03-26

Publications (2)

Publication Number Publication Date
TW201044585A TW201044585A (en) 2010-12-16
TWI501395B true TWI501395B (zh) 2015-09-21

Family

ID=42772193

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099108506A TWI501395B (zh) 2009-03-26 2010-03-23 半導體裝置和其製造方法

Country Status (5)

Country Link
US (1) US8450144B2 (zh)
JP (1) JP5539764B2 (zh)
KR (1) KR101695149B1 (zh)
CN (1) CN101847661B (zh)
TW (1) TWI501395B (zh)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI496295B (zh) 2008-10-31 2015-08-11 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI617029B (zh) 2009-03-27 2018-03-01 半導體能源研究所股份有限公司 半導體裝置
KR101476817B1 (ko) 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
KR20170116246A (ko) * 2009-09-16 2017-10-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101701208B1 (ko) * 2010-01-15 2017-02-02 삼성디스플레이 주식회사 표시 기판
KR101805102B1 (ko) 2010-01-20 2017-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법
KR101842860B1 (ko) 2010-01-20 2018-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법
WO2011118510A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20120021602A (ko) * 2010-08-10 2012-03-09 삼성전자주식회사 표시 기판 및 이의 제조 방법
CN102468170A (zh) * 2010-11-05 2012-05-23 中芯国际集成电路制造(上海)有限公司 一种改善nfet性能的应力层的形成方法
US8569754B2 (en) * 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8912080B2 (en) 2011-01-12 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of the semiconductor device
TWI544525B (zh) 2011-01-21 2016-08-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101984218B1 (ko) * 2011-01-28 2019-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법 및 반도체 장치
US9646829B2 (en) 2011-03-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2012204548A (ja) * 2011-03-24 2012-10-22 Sony Corp 表示装置およびその製造方法
TWI545652B (zh) 2011-03-25 2016-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9082860B2 (en) * 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI686871B (zh) * 2011-06-17 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2013012610A (ja) * 2011-06-29 2013-01-17 Dainippon Printing Co Ltd 薄膜トランジスタおよびその製造方法
JP6116149B2 (ja) 2011-08-24 2017-04-19 株式会社半導体エネルギー研究所 半導体装置
US8698137B2 (en) 2011-09-14 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5927602B2 (ja) * 2011-10-06 2016-06-01 株式会社Ｊｏｌｅｄ 表示装置の製造方法
JP6076038B2 (ja) * 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
KR101878731B1 (ko) * 2011-12-06 2018-07-17 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
CN102651341B (zh) * 2012-01-13 2014-06-11 京东方科技集团股份有限公司 一种tft阵列基板的制造方法
WO2013137014A1 (en) 2012-03-13 2013-09-19 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for driving the same
JP6168795B2 (ja) * 2012-03-14 2017-07-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2014045175A (ja) 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
US9893192B2 (en) * 2013-04-24 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI618058B (zh) 2013-05-16 2018-03-11 半導體能源研究所股份有限公司 半導體裝置
CN104460143B (zh) * 2013-09-17 2017-12-15 瀚宇彩晶股份有限公司 像素结构及其制造方法
KR102227637B1 (ko) 2013-11-07 2021-03-16 삼성디스플레이 주식회사 적외선 감지 소자, 적외선 감지 소자를 포함하는 적외선 센서 및 이의 제조 방법
WO2015097586A1 (en) * 2013-12-25 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9653611B2 (en) 2014-03-07 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI735206B (zh) 2014-04-10 2021-08-01 日商半導體能源研究所股份有限公司 記憶體裝置及半導體裝置
JP6722980B2 (ja) 2014-05-09 2020-07-15 株式会社半導体エネルギー研究所 表示装置および発光装置、並びに電子機器
WO2015170220A1 (en) 2014-05-09 2015-11-12 Semiconductor Energy Laboratory Co., Ltd. Memory device and electronic device
US9852248B2 (en) * 2014-12-22 2017-12-26 Wallace W Lin Transistor plasma charging eliminator
US9996654B2 (en) * 2014-12-22 2018-06-12 Wallace W Lin Transistor plasma charging evaluator
JP6027633B2 (ja) * 2015-01-13 2016-11-16 日本写真印刷株式会社 タッチ入力センサの製造方法及び感光性導電フィルム
JP6705663B2 (ja) * 2015-03-06 2020-06-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US9905700B2 (en) 2015-03-13 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or memory device and driving method thereof
JP2016171282A (ja) * 2015-03-16 2016-09-23 日本放送協会 薄膜トランジスタおよびその製造方法
JP6904682B2 (ja) 2015-10-23 2021-07-21 株式会社半導体エネルギー研究所 半導体装置および電子機器
US9741400B2 (en) 2015-11-05 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, electronic device, and method for operating the semiconductor device
KR20170080320A (ko) 2015-12-31 2017-07-10 엘지디스플레이 주식회사 박막트랜지스터, 그를 갖는 표시장치, 및 박막트랜지스터의 제조방법
CN105514098B (zh) * 2016-01-04 2018-01-19 歌尔股份有限公司 一种光学芯片的集成结构
JP6822853B2 (ja) 2016-01-21 2021-01-27 株式会社半導体エネルギー研究所 記憶装置及び記憶装置の駆動方法
US10242617B2 (en) 2016-06-03 2019-03-26 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and driving method
KR20180025354A (ko) * 2016-08-29 2018-03-09 삼성디스플레이 주식회사 유기발광 표시장치 및 이의 제조방법
CN106298546A (zh) * 2016-10-31 2017-01-04 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法、阵列基板及显示面板
KR102455711B1 (ko) * 2016-12-02 2022-10-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2018155346A1 (ja) * 2017-02-23 2018-08-30 シャープ株式会社 駆動回路、マトリックス基板および表示装置
JP6844845B2 (ja) 2017-05-31 2021-03-17 三国電子有限会社 表示装置
CN110998863A (zh) 2017-07-31 2020-04-10 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
CN108281532B (zh) * 2018-01-25 2020-11-17 扬州乾照光电有限公司 一种柔性led芯片及其制作方法、封装方法
JP7190729B2 (ja) 2018-08-31 2022-12-16 三国電子有限会社 キャリア注入量制御電極を有する有機エレクトロルミネセンス素子
JP7246681B2 (ja) 2018-09-26 2023-03-28 三国電子有限会社 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
US11595557B2 (en) * 2019-01-23 2023-02-28 Canon Kabushiki Kaisha Electronic module, electronic equipment, imaging sensor module, imaging apparatus, and display apparatus
JP7190740B2 (ja) 2019-02-22 2022-12-16 三国電子有限会社 エレクトロルミネセンス素子を有する表示装置
JP2020161640A (ja) * 2019-03-26 2020-10-01 株式会社ジャパンディスプレイ 半導体装置及びその製造方法
CN110459475A (zh) * 2019-07-23 2019-11-15 南京中电熊猫平板显示科技有限公司 一种薄膜晶体管及其制造方法
JP7444436B2 (ja) 2020-02-05 2024-03-06 三国電子有限会社 液晶表示装置
CN111517275B (zh) * 2020-05-09 2023-06-02 中北大学 一种实用化射频mems开关双层牺牲层的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1941299A (zh) * 2005-09-29 2007-04-04 株式会社半导体能源研究所 半导体器件及其制造方法
TW200733398A (en) * 2005-11-15 2007-09-01 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method thereof
TW200901291A (en) * 2007-02-19 2009-01-01 Canon Kk Amorphous insulator film and thin-film transistor

Family Cites Families (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
DE69107101T2 (de) 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JPH0632617A (ja) * 1992-07-13 1994-02-08 Tosoh Corp 複合酸化物焼結体
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4700160B2 (ja) * 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
SG160191A1 (en) * 2001-02-28 2010-04-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004247716A (ja) * 2003-01-23 2004-09-02 Mitsubishi Chemicals Corp 積層体の製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR100982395B1 (ko) * 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
ATE490560T1 (de) * 2007-05-31 2010-12-15 Canon Kk Verfahren zur herstellung eines dünnschichttransistors mit einem oxidhalbleiter
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
WO2009093625A1 (ja) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
TWI469354B (zh) 2008-07-31 2015-01-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1941299A (zh) * 2005-09-29 2007-04-04 株式会社半导体能源研究所 半导体器件及其制造方法
TW200733398A (en) * 2005-11-15 2007-09-01 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method thereof
TW200901291A (en) * 2007-02-19 2009-01-01 Canon Kk Amorphous insulator film and thin-film transistor

Also Published As

Publication number Publication date
JP5539764B2 (ja) 2014-07-02
US20100244020A1 (en) 2010-09-30
CN101847661A (zh) 2010-09-29
CN101847661B (zh) 2015-02-25
JP2010251731A (ja) 2010-11-04
TW201044585A (en) 2010-12-16
US8450144B2 (en) 2013-05-28
KR101695149B1 (ko) 2017-01-23
KR20100108245A (ko) 2010-10-06

Similar Documents

Publication Publication Date Title
TWI501395B (zh) 半導體裝置和其製造方法
JP6879653B2 (ja) 半導体装置
JP6552474B2 (ja) 半導体装置の作製方法
KR101777843B1 (ko) 반도체 장치 및 그 제작 방법
JP6053216B2 (ja) 半導体装置の作製方法
JP2024059882A (ja) 半導体装置
JP5591547B2 (ja) 半導体装置
TWI487106B (zh) 半導體裝置及其製造方法
JP5581095B2 (ja) 半導体装置