JP2003203918A - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法Info
- Publication number
- JP2003203918A JP2003203918A JP2001401281A JP2001401281A JP2003203918A JP 2003203918 A JP2003203918 A JP 2003203918A JP 2001401281 A JP2001401281 A JP 2001401281A JP 2001401281 A JP2001401281 A JP 2001401281A JP 2003203918 A JP2003203918 A JP 2003203918A
- Authority
- JP
- Japan
- Prior art keywords
- island
- laser
- film
- semiconductor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 405
- 238000004519 manufacturing process Methods 0.000 title claims description 55
- 239000000758 substrate Substances 0.000 claims abstract description 140
- 238000000034 method Methods 0.000 claims description 83
- 230000015572 biosynthetic process Effects 0.000 claims description 22
- 238000000059 patterning Methods 0.000 claims description 15
- 239000007789 gas Substances 0.000 claims description 14
- 238000010438 heat treatment Methods 0.000 claims description 12
- 239000011521 glass Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 230000033001 locomotion Effects 0.000 claims description 4
- 239000010979 ruby Substances 0.000 claims description 4
- 229910001750 ruby Inorganic materials 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- UIZLQMLDSWKZGC-UHFFFAOYSA-N cadmium helium Chemical compound [He].[Cd] UIZLQMLDSWKZGC-UHFFFAOYSA-N 0.000 claims description 2
- 229910052594 sapphire Inorganic materials 0.000 claims 1
- 239000010980 sapphire Substances 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 2
- 229920005591 polysilicon Polymers 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 283
- 239000010408 film Substances 0.000 description 260
- 239000012535 impurity Substances 0.000 description 56
- 239000011229 interlayer Substances 0.000 description 33
- 239000000463 material Substances 0.000 description 33
- 230000008569 process Effects 0.000 description 29
- 238000010586 diagram Methods 0.000 description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 22
- 239000002585 base Substances 0.000 description 22
- 239000013078 crystal Substances 0.000 description 22
- 238000005530 etching Methods 0.000 description 22
- 229910052710 silicon Inorganic materials 0.000 description 22
- 239000010703 silicon Substances 0.000 description 22
- 239000003550 marker Substances 0.000 description 20
- 230000003287 optical effect Effects 0.000 description 20
- 238000002425 crystallisation Methods 0.000 description 17
- 238000012545 processing Methods 0.000 description 15
- 101100321669 Fagopyrum esculentum FA02 gene Proteins 0.000 description 13
- 230000008025 crystallization Effects 0.000 description 13
- 230000001678 irradiating effect Effects 0.000 description 13
- 238000004544 sputter deposition Methods 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 239000010936 titanium Substances 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- 239000011159 matrix material Substances 0.000 description 10
- 239000011347 resin Substances 0.000 description 10
- 229920005989 resin Polymers 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 239000000956 alloy Substances 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 9
- 229910052799 carbon Inorganic materials 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 9
- 229910045601 alloy Inorganic materials 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 7
- 230000001133 acceleration Effects 0.000 description 7
- 238000009826 distribution Methods 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 7
- 239000011574 phosphorus Substances 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 238000005499 laser crystallization Methods 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 238000001994 activation Methods 0.000 description 4
- 239000005407 aluminoborosilicate glass Substances 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 229910052788 barium Inorganic materials 0.000 description 4
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 4
- 239000005388 borosilicate glass Substances 0.000 description 4
- 230000003197 catalytic effect Effects 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005247 gettering Methods 0.000 description 4
- -1 halogen fluoride Chemical class 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 241000283986 Lepus Species 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 239000003513 alkali Substances 0.000 description 3
- 239000003054 catalyst Substances 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000000975 dye Substances 0.000 description 3
- 238000005984 hydrogenation reaction Methods 0.000 description 3
- 229910003437 indium oxide Inorganic materials 0.000 description 3
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000004020 luminiscence type Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 150000002894 organic compounds Chemical class 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 3
- 239000000049 pigment Substances 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910052691 Erbium Inorganic materials 0.000 description 2
- 229910052689 Holmium Inorganic materials 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910052775 Thulium Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 230000005281 excited state Effects 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 230000005283 ground state Effects 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 102100032566 Carbonic anhydrase-related protein 10 Human genes 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- 208000005156 Dehydration Diseases 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 101000867836 Homo sapiens Carbonic anhydrase-related protein 10 Proteins 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- NRCMAYZCPIVABH-UHFFFAOYSA-N Quinacridone Chemical compound N1C2=CC=CC=C2C(=O)C2=C1C=C1C(=O)C3=CC=CC=C3NC1=C2 NRCMAYZCPIVABH-UHFFFAOYSA-N 0.000 description 1
- 229910018557 Si O Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000000862 absorption spectrum Methods 0.000 description 1
- MQRWBMAEBQOWAF-UHFFFAOYSA-N acetic acid;nickel Chemical compound [Ni].CC(O)=O.CC(O)=O MQRWBMAEBQOWAF-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical class 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 201000009310 astigmatism Diseases 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000010406 cathode material Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229920000547 conjugated polymer Polymers 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- XCJYREBRNVKWGJ-UHFFFAOYSA-N copper(II) phthalocyanine Chemical compound [Cu+2].C12=CC=CC=C2C(N=C2[N-]C(C3=CC=CC=C32)=N2)=NC1=NC([C]1C=CC=CC1=1)=NC=1N=C1[C]3C=CC=CC3=C2[N-]1 XCJYREBRNVKWGJ-UHFFFAOYSA-N 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000018044 dehydration Effects 0.000 description 1
- 238000006297 dehydration reaction Methods 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 125000005678 ethenylene group Chemical group [H]C([*:1])=C([H])[*:2] 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007850 fluorescent dye Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- RBTKNAXYKSUFRK-UHFFFAOYSA-N heliogen blue Chemical compound [Cu].[N-]1C2=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=NC([N-]1)=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=N2 RBTKNAXYKSUFRK-UHFFFAOYSA-N 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229940078494 nickel acetate Drugs 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 125000002080 perylenyl group Chemical group C1(=CC=C2C=CC=C3C4=CC=CC5=CC=CC(C1=C23)=C45)* 0.000 description 1
- CSHWQDPOILHKBI-UHFFFAOYSA-N peryrene Natural products C1=CC(C2=CC=CC=3C2=C2C=CC=3)=C3C2=CC=CC3=C1 CSHWQDPOILHKBI-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02683—Continuous wave laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02425—Conductive materials, e.g. metallic silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02609—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02678—Beam shaping, e.g. using a mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Optics & Photonics (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
に、同じサイズのTFTを作製したとしても、電気的特
性が異なる場合が生じる。 【解決手段】 本発明は、絶縁表面を有する基板上に非
晶質半導体を形成し、前記非晶質半導体をパターニング
して、複数の第1の島状半導体を形成し、複数の前記第
1の島状半導体に線状に集光されたレーザ光を前記基板
に対して相対的に走査しつつ照射し、複数の前記第1の
島状半導体を結晶化し、結晶化された複数の前記第1の
島状半導体をパターニングして、複数の第2の島状半導
体を形成し、複数の前記第2の島状半導体を用いて複数
のトランジスタを形成し、複数の前記トランジスタのう
ち所定の数の前記トランジスタを用いて単位回路を形成
する半導体装置の作製方法であって、前記所定の数の前
記トランジスタに用いられる前記第2の島状半導体は、
それぞれ異なる前記第1の島状半導体から形成されるこ
とを特徴とする。
Description
その作製方法の技術に関する。
された非晶質半導体層を結晶化させ、結晶質半導体層を
得て、当該結晶質半導体層を活性層とした薄膜トランジ
スタ(以下、TFTと表記)を形成する技術が広く用いら
れており、その電気的特性も著しく向上してきている。
けで実装されていた信号処理回路を、TFTを用いて形
成することが可能となったため、基板上に画素部と駆動
回路とを一体形成した表示装置が実現した。前記表示装
置は、部品点数の減少により、小型・軽量であり、さら
に製造コストの大幅な削減を可能とするため、最近では
広く研究、開発が進められている。
形成される代表的な回路として、オペアンプや差動増幅
回路等がある。ここで、図10(A)にカレントミラー
回路を示し、図10(B)には前記カレントミラー回路
の実際の基板上でのレイアウト例を示す。また図10
(C)には差動増幅回路を示し、図10(D)には前記
差動増幅回路の実際の基板上でのレイアウト例を示す。
ー回路は、2つのトランジスタを有している。そして、
トランジスタ201を流れるドレイン電流I1と、トラ
ンジスタ202を流れるドレイン電流I2とが等しいこ
とが必要となる。つまり、カレントミラー回路において
は、トランジスタ201とトランジスタ202との特性
が等しいことが動作の前提となっている。その結果、両
トランジスタの電気的特性にばらつきがある場合、I1
=I2とは必ずしもならないため、回路として機能しな
い。よって、多くの場合において、カレントミラー回路
を構成するトランジスタは、そのチャネル長やチャネル
幅等が等しいものを用いて構成される。
増幅回路は、カレントミラー回路を能動負荷として有し
ている。この回路は、入力端(In1、In2)にそれぞれ
異なる電位が与えられたとき、前述のカレントミラー回
路によってI1=I2+I3となることを利用し、出力端
(Out)より、In1、In2に入力された信号の電位差
を増幅した波形を取り出すことが出来る回路である。こ
の回路もまた、TFT211〜214の電気的特性が等
しいことが前提となっている。
ントミラー回路と、図10(C)(D)に示す差動増幅
回路においては、構成する複数のTFTが素子整合性を
有することが必要となる。しかし実際には、p-SiTFT
は、半導体層に多数の結晶粒が集まって形成されてお
り、それぞれの結晶状態は良好であっても、結晶粒同士
の境界(粒界)においては配向が異なっているなどの理由
で、電気的特性が劣ってしまう。つまり、p-SiTFTにお
いてはこの粒界が活性層中に多く含まれており、さらに
粒界の数や隣接した結晶粒同士の配向の違いにより、そ
の電気的特性に差が生ずる場合がある。つまり、同じサ
イズのTFTを作製し、かつ各電極に同様な電圧を印加
した場合にも、電流値等がばらついてしまう場合があ
る。
ものであり、前述のカレントミラー回路のように、複数
のTFTが整合性を必要とする回路において、前記回路
ごとの電気的特性のバラツキの影響を抑制した半導体装
置を提供することを課題とする。
製方法は、絶縁表面を有する基板上に非晶質半導体を形
成し、前記非晶質半導体を所望の形状にパターニングし
て、複数の第1の島状半導体を形成し、複数の前記第1
の島状半導体に線状に集光されたレーザ光を前記基板に
対して相対的に走査しつつ照射し、複数の前記第1の島
状半導体を結晶化し、結晶化された複数の前記第1の島
状半導体を所望の形状にパターニングして、複数の第2
の島状半導体を形成し、複数の前記第2の島状半導体を
用いて複数のトランジスタを形成し、複数の前記トラン
ジスタのうち所定の数の前記トランジスタを用いて単位
回路を形成する半導体装置の作製方法であって、前記所
定の数の前記トランジスタに用いられる前記第2の島状
半導体は、それぞれ異なる前記第1の島状半導体から形
成されることを特徴としている。
面を有する基板上に非晶質半導体を形成し、前記非晶質
半導体上に金属含有層を形成し、熱処理により第1の結
晶質半導体を形成し、前記第1の結晶質半導体を所望の
形状にパターニングして、複数の第1の島状半導体を形
成し、複数の前記第1の島状半導体に線状に集光された
レーザ光を前記基板に対して相対的に走査しつつ照射
し、第2の結晶質半導体でなる複数の前記第1の島状半
導体を形成し、前記第2の結晶質半導体でなる複数の前
記第1の島状半導体を所望の形状にパターニングして、
複数の第2の島状半導体を形成し、複数の前記第2の島
状半導体を用いて複数のトランジスタを形成し、前記複
数のトランジスタのうち所定の数の前記トランジスタを
用いて単位回路を形成する半導体装置の作製方法であっ
て、前記所定の数の前記トランジスタに用いられる前記
第2の島状半導体は、それぞれ異なる前記第1の島状半
導体から形成されることを特徴としている。
形態を、図3〜図5を用いて説明する。図3、4には、
本発明の半導体装置の作製方法を示しており、図3
(A)(B)、図4(A)(B)には、左側に斜視図、
右側に上面図を示す。また図5(A)〜(F)には、本
発明の半導体装置の作製方法を簡単に示している。
(図3(A))。なお、基板101としては、半導体装置の
作製を通じての処理温度に耐えうる材質のものであれば
良く、例えば石英基板、シリコン基板、バリウムホウケ
イ酸ガラスあるいはアルミノホウケイ酸ガラス等の無ア
ルカリガラス基板、金属基板の表面に絶縁膜を形成した
基板等を用いることが出来る。また、処理温度に耐えう
る程度の耐熱性を有するプラスチック基板であっても良
い。
は、基板101に含まれるアルカリ金属等の不純物によ
る半導体102の汚染を防ぐための下地膜を、絶縁膜等
によって形成しても良い。また、半導体102は、公知
の技術(スパッタ法、LPCVD法、プラズマCVD法
等)を用いて成膜すれば良い。また、半導体102は、
非晶質半導体であっても良いし、微結晶半導体、多結晶
半導体であっても良い。
て、アライメントマーカー103と、第1の島状半導体
104を形成する(図3(B))。なお本発明においては、
前記基板101上には、複数個の第1の島状半導体10
4が並列に配置される。第1の島状半導体104は、先
の尖った凸端部を1つ又は複数有する。そしてレーザ光
は、前記1つ又は複数の凸端部から、それに対向する他
端部にかけて走査される。つまり、第1の島状半導体1
04において、レーザ光は凸端部に最初に達する。そし
て本実施の形態では、前記凸端部をa点と称する。なお
本発明では、複数個の第1の島状半導体は、縦方向には
並列に配置される。さらに、横方向には複数の第1の島
状半導体の凸端部(a点)が整列しないように、少しず
らして配置される(図3(B))。なお、アライメント
マーカー103、第1の島状半導体104の形状につい
ては、図3(B)に示す形状に限定しない。
ントマーカー103を元に、レーザ照射位置を決定し、
第1の島状半導体104にレーザ光106を照射するこ
とによって、第1の島状半導体104を結晶化する。こ
こで、第1の島状半導体を形成する半導体があらかじめ
ある程度結晶化が進んでいる場合、このレーザ照射工程
により、その結晶性がより高められる。ここでは、レー
ザ光はスリット(図示せず)によってエネルギー密度が低
い領域を遮蔽し、この領域のレーザ光が半導体に当たら
ないようにしている。エネルギー密度の低いレーザ光が
半導体に照射されて結晶化すると、その結晶粒は0.1
[μm]程度もしくはそれ以下の微結晶粒となってしま
い、そのような結晶性半導体では優れた電気的特性が得
られないためである。エネルギー密度が十分か否かは、
半導体において、所望の結晶粒が得られるか否かで判断
され、設計者が適宜判断すれば良い。よって、設計者に
とって結晶性が十分でないと判断される場合、そのとき
のエネルギー密度は低いと判断される。
介して得られたレーザ光スポットの端部近傍において低
くなっているため、照射端部近傍においては結晶粒が小
さく、結晶の粒界に沿って突起した部分(リッジ)が出現
する。そのため、レーザ光スポットの軌跡(図4(A)に
点線で表記)と、第1の島状半導体104が重ならない
ようにする。最低限、第1の島状半導体104より、後
に形成される第2の島状半導体の領域(図4(A)、第1
の島状半導体104中に点線で表記)が、前記レーザ光
スポットの軌跡と重ならないようにする。
う際、レーザ光スポットが第1の島状半導体の端部に達
したときに、レーザ光スポットと第1の島状半導体と
が、基板の表面もしくは裏面から見て1点で接するよう
に、レーザ光の走査方向もしくは第1の島状半導体の形
状を決定している。図4(A)において、第1の島状半導
体104はそれぞれ凸端部(a点)で最初にレーザ光ス
ポットと接する。このように、1つの接点よりレーザ光
の照射が開始され、結晶化されると、当該接点を含めた
近傍より(100)配向面を有する結晶が成長していく。
よって最終的に、第1の島状半導体内では(100)配向
面の率が高くなる。すなわち、各結晶粒が等しい配向面
を有するため、粒界近傍での電子もしくはホールの移動
がスムーズに行われ、よってこのような結晶性半導体
は、大変良好な電界効果移動度を有する。
4からは、複数の第2の島状半導体が形成される。本明
細書では一例として、図3、4に示した第1の島状半導
体104から3つの第2の島状半導体105が形成され
るとする。そして、3つの前記第2の島状半導体105
を凸端部(a点)に近い順に第2の島状半導体A、第2
の島状半導体B、第2の島状半導体Cと称する。そうす
ると、第1の島状半導体104においては、凸端部(a
点)から結晶化が開始されるため、第2の島状半導体A
〜Cの結晶性は異なってしまう。言い換えると、第2の
島状半導体の電気的特性は、凸端部(a点)からの距離
に依存することになる。そこで本発明では、第2の島状
半導体A〜Cから構成される回路特性のバラツキを抑制
するために、以下のような手段を講じている。
は、縦方向には並列に配置される。また、横方向には複
数の第1の島状半導体のa点が整列しないように、少し
ずらして配置される。そしてここでは仮に、それぞれ異
なる第1の島状半導体から形成された3つの第2の島状
半導体を用いて単位回路を形成されるとする。このよう
な場合においては、前記3つの第1の島状半導体におい
て、1つの第1の島状半導体からは第2の島状半導体A
に相当する部分、1つの第1の島状半導体からは第2の
島状半導体Bに相当する部分、1つの第1の島状半導体
からは第2の島状半導体Cに相当する部分が横方向に整
列して配置されるようにする。
数のトランジスタが電気的に接続された回路のことを示
す。代表的には、複数のトランジスタが並列に接続さ
れ、且つ電気的に接続された回路のことを示す。そして
例えば、アナログスイッチ、電流源、カレントミラー回
路、差動増幅回路、オペアンプ回路などが単位回路に相
当する。
れた第1の島状半導体104をパターニングすることに
よって、所望の形状の第2の島状半導体105を形成す
る。ここで、第2の島状半導体105は、第1の島状半
導体の端部近傍を避け、良好な結晶性が得られている第
1の島状半導体の中心近傍の領域を用いているのが望ま
しい。なお、マーカー103は、後の工程(ゲート電極
形成、配線形成等)にて用いるマスクのアライメントに
用いるために残しておいても良い。
体104において、1つの第1の島状半導体からは第2
の島状半導体Aに相当する部分、1つの第1の島状半導
体からは第2の島状半導体Bに相当する部分、1つの第
1の島状半導体からは第2の島状半導体Cに相当する部
分とを用いて単位回路を形成する。
2の島状半導体が、それぞれ異なる第1の島状半導体か
ら形成される。そして、第2の島状半導体を3つ用いて
単位回路を構成すると仮定すると、前記3つの第2の島
状半導体は、それぞれが凸端部(a点)からの距離が異
なるように設定する。そうすることによって、第2の島
状半導体の特性バラツキを平均化することが出来る。そ
の結果、単位回路ごとの特性の均一化をはかることが出
来る。
5(A)〜(D)に示す。なお本発明では、第1の島状半導
体302から複数の第2の島状半導体306が形成され
る。しかし、図5(A)〜(D)では簡単のため、第1
の島状半導体302より、1つの第2の島状半導体30
6が形成された場合を示している。
307、ソース・ドレイン配線308、309がそれぞ
れ形成されて、TFTとなる。図5(E)において、A−
A'における断面図を図5(F)に示す。
て、公知のレーザを用いることが出来る。レーザは、パ
ルス発振または連続発振の気体レーザもしくは固体レー
ザを用いることが出来る。気体レーザとして、エキシマ
レーザ、Arレーザ、Krレーザ等があり、固体レーザ
として、YAGレーザ、YVO4レーザ、YLFレー
ザ、YALO3レーザ、ガラスレーザ、ルビーレーザ、
アレキサンドライドレーザ、Ti:サファイアレーザ等
が挙げられる。また、固体レーザとしては、Cr、N
d、Er、Ho、Ce、Co、NiまたはTmがドーピ
ングされたYAG、YVO4、YLF、YALO3等の結
晶を用いたレーザが適用される。当該レーザの基本波は
ドーピングする材料によって異なり、1[μm]前後の基
本波を有するレーザ光が得られる。基本波に対する高調
波は、非線形光学素子を用いることで得られる。さら
に、固体レーザより発せられた赤外レーザ光を非線形光
学素子でグリーンレーザ光に変換後、さらに別の非線形
光学素子によって得られる紫外レーザ光を用いることが
出来る。
第1の島状半導体または第2の島状半導体のサイズによ
って適宜変えることができる。例えば、電流を比較的多
く流すことが望まれる駆動回路のTFTは、チャネル幅
が大きく、よって第2の島状半導体のサイズも画素部に
比べて大きい傾向にある。そこで、2通りのサイズの第
1の島状半導体に、スリットの幅を変えてレーザ光を走
査する場合について図11を用いて説明する。
おける第1の島状半導体の長さが短い場合を、図11
(B)に走査方向と垂直な方向における第1の島状半導
体の長さが長い場合の、レーザ光の走査する部分と、第
1の島状半導体との関係を示す。
幅をW1、図11(B)におけるスポット1902の幅
をW2とすると、W1<W2となる。もちろん、スポット
の幅はこれに限られず、第1の島状半導体の間の走査方
向と垂直な方向における間隔に余裕がある場合は、自由
にその幅を設定することができる。
すように、レーザ光を基板全面に照射するのではなく、
第1の島状半導体の部分を最低限結晶化できるようにス
ポットを走査する。基板全面を照射するのではなく、第
1の島状半導体が結晶化できるように必要最低限の部分
にレーザ光が照射されるので、1枚の基板にかかる処理
時間を抑えることができ、基板処理の効率を高めること
ができる。
の形態1とは異なる実施の形態として、グラフォエピタ
キシの原理を応用した半導体装置の作製方法について、
図1、2を用いて説明する。
る結晶の持っている表面エネルギーの異方性を利用した
ものである。なお表面エネルギーの異方性とは、例え
ば、塩の結晶を溶液から成長させると正六面体になる性
質のことを指し、SOI構造の場合では、SiO2とSiとの
界面エネルギーの異方性となることを指す。
基板10は、半導体装置の作製を通じての処理温度に耐
えうる材質のものであれば良く、例えば石英基板、シリ
コン基板、バリウムホウケイ酸ガラスあるいはアルミノ
ホウケイ酸ガラス等の無アルカリガラス基板、金属基板
の表面に絶縁膜を形成した基板等を用いることが出来
る。また、処理温度に耐えうる程度の耐熱性を有するプ
ラスチック基板であっても良い。
る。絶縁膜11は、酸化珪素膜、窒化珪素膜又は酸化窒
化珪素膜などの絶縁膜から形成される。図1(B)に示
すように、絶縁膜11は規則的な凸凹のパターンが形成
されるようにする。言い換えると、絶縁膜11は、規則
的に凹部と凸部とが繰り返される形状にする。
成する。半導体膜12は、凸凹の形状を有する絶縁膜1
1上に形成される。その結果、図1(C)に示すよう
に、半導体膜12も凸凹の形状を有する。
にレーザ光を照射する。そうすると、半導体膜12は、
図1(C)に示すような面配向を有する結晶を形成す
る。より具体的には、基板10の表面に対して垂直な溝
を形成すると、溝の側面と底面または上面とにSiが接
するため、それぞれの面に接するSiの(100)面お
よびそれと等価の(010)、(001)面が接するよ
うに再配列する。このため、基板と垂直な方位および平
行な面内方位とが揃った単結晶が成長することになる。
は、実施の形態1において図3〜図5を用いて説明した
半導体装置の作製方法と組み合わせてもよい。そのとき
には、図2(A)に示すように、基板10上に凸凹形状
の絶縁膜11を形成し、前記絶縁膜11上に半導体膜を
形成して、所望の形状にパターニングして島状半導体層
12を形成する。そして、島状半導体層12の凸端部
(先端)から最初にレーザ光スポットが照射されるよう
にする。そうすると、島状半導体層12の凸端部(先
端)から結晶化がはじまるために、さらに特性の良い島
状半導体層を得ることが出来る。
示すように凸凹形状に限定されない。例えば、図2
(B)に示すような三角形状でもかまわない。
体装置の作製方法の工程を簡単に示したものを図23、
24に示す。
に下地膜32を形成する。基板31としては、半導体装
置の作製を通じての処理温度に耐えうる材質のものであ
れば良く、例えば石英基板、シリコン基板、バリウムホ
ウケイ酸ガラスあるいはアルミノホウケイ酸ガラス等の
無アルカリガラス基板、金属基板の表面に絶縁膜を形成
した基板等を用いることが出来る。また、処理温度に耐
えうる程度の耐熱性を有するプラスチック基板であって
も良い。
る。下地膜32は、酸化珪素膜、窒化珪素膜又は酸化窒
化珪素膜などの絶縁膜から形成される。このとき、下地
膜32は、図23(A)に示すように規則的な凸凹のパ
ターンが形成されるようにする。
成する。半導体膜33は、凸凹の形状を有する下地膜3
2上に形成される。その結果、図23(B)に示すよう
に、半導体膜33の表面も凸凹の形状を有する。
射する。そうすると、結晶化された半導体膜34が形成
される(図23(C))。
ーニングを行うと、島状半導体層36が形成される(図
24(A))。そして、前記島状半導体層36に、ゲー
ト配線37、ソース・ドレイン配線38、層間絶縁膜3
9を形成する(図24(B))。
み合わせることが可能である。
の形態1、2において説明した半導体装置の作製方法を
用いて形成した島状半導体層にゲート電極とソース・ド
レイン配線とを形成したときの上面図について、図6〜
9を用いて説明する。
あり、2および4はソース配線及びドレイン配線の一方
に相当する。3はゲート電極であり、5はコンタクトホ
ールであり、6A〜6Cは第2の島状半導体層に相当す
る。
3つの第2の島状半導体層105が形成されるが、本明
細書では前記3つの第1の島状半導体層をa点に近い順
に第2の島状半導体層6A、第2の島状半導体層6B、
第2の島状半導体層6Cと称する。そして本発明では、
図6に示すように、3つの第1の島状半導体層104に
おいて、第2の島状半導体層6Aと、第2の島状半導体
層6Bと、第2の島状半導体層6Cとを用いて回路を形
成する。
2の島状半導体が、それぞれ異なる第1の島状半導体か
ら形成される。そして、第2の島状半導体を3つ用いて
単位回路を構成すると仮定すると、前記3つの第2の島
状半導体は、それぞれが凸端部(a点)からの距離が異
なるように設定する。そうすることによって、第2の島
状半導体の特性バラツキを平均化することが出来る。そ
の結果、単位回路ごとの特性の均一化をはかることが出
来る。
層を用いてマルチチャネル型のTFTを形成した場合を
示す。第2の島状の半導体層6Dは、図4において、第
2の島状半導体層6A〜6Cが合体したような構成を有
する。図7に示すようなマルチチャネル型のTFTは、
図10(A)に示したカレントミラー回路に用いること
が好ましい。
体層を用いてTFTを形成した場合であって、且つ複数
の第1の島状半導体層1が分離されている場合を示す。
体装置の回路図を示す。
に組み合わせることが可能である。
ザを用いたレーザ結晶化工程の一例について述べる。
が550[nm]以下で出力安定性の著しく高いものが望ま
しい。例えば、YVO4レーザの第2高調波や、YAG
レーザの第2高調波、YLFレーザの第2高調波、ガラ
スレーザの第2高調波、YAlO3レーザの第2高調
波、Arレーザ等が該当する。あるいは、前記レーザの
さらなる高次高調波を用いても良い。あるいは、ルビー
レーザ、アレキサンドライドレーザ、Ti:サファイア
レーザ、連続発振のエキシマレーザ、Krレーザ、CO
2レーザ、連続発振のヘリウムカドミウムレーザ、銅蒸
気レーザ、金蒸気レーザ等のレーザを使用しても良い。
さらに、これらのレーザを複数、あるいは複数種用いる
ことも可能である。
ための装置を模式的に表したものであり、レーザ発振器
701、ミラー702、凸レンズ703、X−Yステー
ジ704等からなる。ここで用いるレーザは、出力10
[W]で連続発振のYVO4レーザである。レーザ発振器7
01には、非線形光学素子が内蔵されており、射出口よ
り第2高調波が射出される。
ビームは、図12(A)中、Aで示すように円形状をし
ている。前記レーザビームは水平方向に射出され、ミラ
ー702によって鉛直方向から20°前後の方向に偏向
される。その後、水平方向に配置された凸レンズ703
により集光される。X−Yステージ704に基板705
を固定し、基板上に形成された半導体層上の照射面を、
凸レンズ703の焦点に合わせる。このとき、照射面が
凸レンズ703と平行になるように配置する。すなわち
基板705は水平配置される。凸レンズ703には、2
0°前後の角度でレーザビームが入射するため、凸レン
ズの非点収差によって、照射面でのレーザビーム光の形
状は楕円形状となる。照射面におけるビーム形状は、凸
レンズ703への入射角度によって決定するため、凸レ
ンズに対し、鉛直方向により大きな角度を持ってレーザ
ビームを入射させることによって、さらにアスペクト比
の大きい楕円とすることが出来るが、反面、焦点深度が
浅くなるために均一な照射が困難となることから、偏向
角度は20°前後が妥当であるとしている。
は、適当な照射ピッチで楕円ビームをその長径方向にず
らしながら基板上を走査させることを繰り返す必要があ
る。この動作は、レーザ発振器701、ミラー702、
凸レンズ703からなるレーザ出力部分を固定し、X−
Yステージ704を用いて、基板上を楕円ビームが走査
するように基板を移動させて行う。照射対象である基板
のサイズが、図12(A)においてX方向600[mm]、
Y方向720[mm]であるとし、楕円ビームの長軸長さが
200[μm]であるとき、図12(A)に示す方向で走
査すると、3000回(1500往復)の走査によって、
基板全面にレーザ照射を行うことが出来る。
ーザ発振器を複数台用い、楕円ビームを長軸方向に複数
並べて平行に走査することにより、走査回数を減らし、
処理時間を短縮することも可能である。こうすることに
より、単体レーザ光の両端部における、エネルギー密度
の低い部分が隣接間で互いに重なり合い、エネルギー密
度を高くすることが出来る。よって、有効照射領域を広
く、かつ1回の照射領域における有効照射領域の割合を
大きくすることが出来、回路レイアウトの際の制約をよ
り小さくすることも出来る。
と自由に組み合わせて実施することが可能である。
とは異なる光学系を用いてレーザビームの偏光を行う例
について、図12(B)に沿って説明する。
ビームは、図12(B)中、Aで示すように円形状をし
ている。前記レーザビームは水平方向に射出され、ミラ
ー802によって鉛直方向に偏向される。その後、第1
のシリンドリカルレンズ803によってX方向に集光さ
れる。このときのビーム形状は、図12(B)中、Bで
示すように、円形状がX方向に集光されて、Y方向を長
軸とする楕円形状となる。続いて、第2のシリンドリカ
ルレンズ804によってY方向に集光される。このとき
のビーム形状は、図12(B)中、Cで示すように、さ
らにY方向に集光されて、X方向を長軸とする楕円形状
となる。このような光学系を用いると、実施例2で示し
たよりもさらにアスペクト比の大きい楕円形状のビーム
を得ることが出来る。その後、X−Yステージ805に
固定された基板806に照射される。基板上のレーザビ
ームの走査については、実施例3と同様にして行えばよ
い。
ームを長軸方向に複数並べて平行に走査することによ
り、走査回数を減らし、処理時間を短縮することも可能
である。こうすることにより、単体レーザ光の両端部に
おける、エネルギー密度の低い部分が隣接間で互いに重
なり合い、エネルギー密度を高めることが出来る。よっ
て、有効照射領域を広くすることが出来、より回路レイ
アウトに制約を与えないようにすることも出来る。
3、実施例1と自由に組み合わせて実施することが可能
である。
に示した工程に従って半導体層を結晶化する場合、単体
のレーザ発振器より発振されるレーザ光の、被照射面に
おける形状は、楕円形状もしくは矩形状である。また、
照射面でのエネルギー密度を高めるためにレーザ光をス
ポット状に絞り込んでいるため、その照射範囲は図13
(A)に示すようになる。
は、さらにエネルギー密度に分布がある。図13(A)に
おいて、長軸方向、X断面すなわち楕円の長軸方向にお
けるエネルギー分布を図13(B)に示す。
トの中では、中心部から端部に向かって徐々にエネルギ
ー密度が減少する分布を有する。ここで、Eと示してい
るのは、半導体層を良好に結晶化させるために最低限必
要なエネルギー密度とする。すると、図13(C)におい
て、Dで示した範囲のレーザ光が照射された半導体層は
良好に結晶化し、優れた電気的特性を有する。反面、d
で示した範囲のレーザ光が照射された半導体層は、レー
ザ光のエネルギー密度が十分でないために溶融が十分で
なく、微結晶化する。このような領域においては十分な
電気的特性が得られないため、活性層として用いるには
適さない。
1の島状半導体層をパターニングして得られる半導体層
を用いて作製するには、Dで示した範囲がより広いこと
が望ましい。しかしレーザ光スポット径を大きくするに
は限度があるため、その限られた幅で回路を構成しよう
とすると、素子のレイアウトが困難になる。結果として
配線等の引き回しが長くなり、非効率な回路レイアウト
となってしまう。
発振器から出力されるレーザ光を用いて、効率的なレー
ザ照射を行う方法の一例について説明する。
は、それぞれ異なる3台のレーザ発振器より出力された
レーザ光を、光学系を用いてスポット状に集光したもの
である。各レーザ光スポット401〜403は、各楕円
の長軸が直線上に並び、かつ互いのレーザ光スポットの
一部が重なることによって合成され、1つのレーザ光ス
ポットとなっている。
〜403の、長軸方向のエネルギー密度分布を404〜
406で示す。各スポットのエネルギー密度は等しく、
そのピーク値はE0で表される。合成されたレーザ光ス
ポットにおいては、重なり合う領域のエネルギー密度は
加算され、図13(E)に407で示したようなエネルギ
ー密度分布となる。
5が重なり合う領域と、405、406が重なり合う領
域においては、2つのスポットのエネルギー密度が加算
され、半導体層を良好に結晶化させるのに十分なエネル
ギー密度を有する。よって、合成後のスポット形状は、
図13(F)に408で示す形状となり、この中で半導体
層を良好に結晶化させることの出来る範囲はD0とな
る。
におけるエネルギー密度の和は、単体スポットのピーク
値E0に等しくなるのが理想であるが、D0の範囲で半導
体層を良好に、かつ均一に結晶化できる範囲の値となる
ように、適宜スポットの重なり幅を設定すれば良い。
レーザ光スポットを重ね合わせてエネルギー密度の低い
部分を互いに補うようにすることで、より広い幅でのレ
ーザ照射が可能となる。
に広い領域の走査を可能とするだけでなく、効率面でも
有利である。単独のレーザ光を用いた場合の照射領域の
幅は(D+2d)であり、図13(F)に示したような合成
レーザ光スポットを用いた場合の照射領域の幅は(D0+
2d)である。レーザ光スポット1走査幅あたり、良好
な結晶化が行える幅の比は、前者は(D/(D+2d))で
あり、後者は(D0/(D0+2d))となる。D<D0であ
るから、より効率良く、良好な結晶化を行うことが出来
るといえる。
軸方向の両端に位置する、エネルギー密度の低い領域
を、図13(G)に示すように、スリット409を用いて
遮蔽し、半導体層に当たらないようにするとより望まし
い。このとき、半導体層表面でのスポット形状は、図1
3(H)に示すようになり、長軸方向にD1(<D0)の幅を
有する、矩形に近い形状となる。
ーザ光スポットにおいては、そのスポットにおいて、エ
ネルギー密度の低い領域が存在しない。もしくは存在し
ても、スリットを用いていない場合と比較してはるかに
幅が小さいので、レーザ光スポットの照射端部が第1の
島状半導体層上を走査しないようにスポット位置を制御
するのがより容易になる。よって、レーザ光の走査経路
および、第1の島状半導体層または第2の島状半導体層
のレイアウト時の制約を小さくすることが出来る。
発振器の出力を止めることなく、エネルギー密度を一定
に保ったままでレーザ光スポットの幅を変更することが
出来るため、レーザ光スポットの照射端部が第2の島状
半導体層もしくはそのチャネル形成領域を走査するのを
防ぐことが出来る。また、基板上の不必要な領域にもレ
ーザ光を照射して、基板にダメージが与えられるのを防
ぐ効果も期待できる。
3、実施例1、2と自由に組み合わせて実施することが
可能である。
ザ照射装置の制御系を含めた構成について、図14(A)
を用いて説明する。901はレーザ発振器である。図1
4(A)では3つのレーザ発振器を用いているが、レーザ
照射装置が有するレーザ発振器はこの数に限定されな
い。
処理装置及びメモリ等の記憶手段を兼ね備えたコンピュ
ータ908を有している。コンピュータ908は、レー
ザ発振器901の発振を制御し、なおかつレーザ光スポ
ットがマスクのパターン情報に従って定められる領域を
覆うように、基板106へのレーザ光スポットの照射位
置を制御すべく、基板を所定の位置に移動させることが
できる。
2を用いてその温度を一定に保つようにしても良い。チ
ラー902は必ずしも設ける必要はないが、レーザ発振
器901の温度を一定に保つことで、出力されるレーザ
光のエネルギーが温度によってばらつくのを抑えること
ができる。
901から出力された光路を変更したり、そのレーザ光
スポットの形状を加工したりして、レーザ光を集光する
ことができる。さらに、図14(A)のレーザ照射装置で
は、光学系904によって、複数のレーザ発振器901
から出力されたレーザ光スポットを互いに一部を重ね合
わせることで、合成することができる。
ことができるAO変調器903を、被処理物である基板
906とレーザ発振器901との間の光路に設けても良
い。また、AO変調器903の代わりに、テニュエイタ
ー(光量調整フィルタ)を設けて、レーザ光のエネルギー
密度を調整するようにしても良い。
発振器901との間の光路に、レーザ発振器901から
出力されたレーザ光のエネルギー密度を測定する手段
(エネルギー密度測定手段)910を設け、測定したエネ
ルギー密度の経時変化をコンピュータ908において監
視するようにしても良い。この場合、レーザ光のエネル
ギー密度の減衰を補うように、レーザ発振器901から
の出力を高めるようにしても良い。
905を介して被処理物である基板906に照射され
る。スリット905は、レーザ光を遮ることが可能であ
り、なおかつレーザ光によって変形または損傷しないよ
うな材質で形成するのが望ましい。そして、スリット9
05はスリットの幅が可変であり、当該スリットの幅に
よってレーザ光スポットの幅を変更することができる。
レーザ発振器901から発振されるレーザ光の基板90
6におけるレーザ光スポットの形状は、レーザの種類に
よって異なり、また光学系により成形することもでき
る。
置されている。図14(A)では、X−Yステージ907
は、コンピュータによって制御され、被処理物すなわち
基板906を移動することによってレーザ光スポットの
照射位置を制御している。
よって、スリット905の幅を制御し、マスクのパター
ン情報に従ってレーザ光スポットの幅を変更することが
できる。
処理物の温度を調節する手段を備えていても良い。ま
た、レーザ光は指向性およびエネルギー密度の高い光で
あるため、ダンパーを設けて、反射光が不適切な箇所に
照射されるのを防ぐようにしても良い。ダンパーは、反
射光を吸収させる性質を有していることが望ましく、ダ
ンパー内に冷却水を循環させておき、反射光の吸収によ
り隔壁の温度が上昇するのを防ぐようにしても良い。ま
た、X−Yステージ907に基板906を加熱するため
の手段(基板加熱手段)を設けるようにしても良い。
成する場合、マーカー用のレーザ発振器を設けるように
しても良い。この場合、マーカー用のレーザ発振器の発
振を、コンピュータ908において制御するようにして
も良い。さらにマーカー用のレーザ発振器を設ける場
合、マーカー用のレーザ発振器から出力されたレーザ光
を集光するための光学系を別途設ける。なおマーカーを
形成する際に用いるレーザは、代表的にはYAGレー
ザ、CO2レーザ等が挙げられるが、もちろんこの他の
レーザを用いて形成することは可能である。
に、CCDカメラ909を1台、場合によっては数台設
けるようにしても良い。
909によって第1の島状半導体層のパターンを認識
し、位置合わせを行うようにしても良い。この場合、コ
ンピュータ908に入力されたマスクによる第1の島状
半導体層のパターン情報と、CCDカメラ909におい
て収集された実際の第1の島状半導体層のパターン情報
とを照らし合わせて、基板の位置情報を把握することが
できる。この場合マーカーを別途設ける必要がない。
数台設けたレーザ照射装置の構成について示したが、レ
ーザ発振器は1台であってもよい。図14(B)に、レー
ザ発振器を1台用いたレーザ照射装置の構成を示す。図
14(B)において、901はレーザ発振器、902はチ
ラーである。また910はエネルギー密度測定装置、9
03はAO変調器、904は光学系、905はスリッ
ト、909はCCDカメラである。基板906はX−Y
ステージ907上に設置され、レーザ光スポットの基板
906への照射位置が制御されている。そして図9(A)
に示したものと同様に、コンピュータ908によって、
レーザ照射装置が有する各手段の動作が制御されてい
る。図14(A)と異なるのはレーザ発振器が1つである
ことである。したがって、光学系904もまた図9(A)
の場合と異なり、1つのレーザ光を集光する機能を有し
ていれば良い。
場合の、半導体膜のパターニングのマスクの形状と、レ
ーザ光スポット2001の幅の関係を一例として示す。
2002は、4つのレーザ発振装置から出力されたレー
ザ光を重ね合わせて合成することで得られる幅W3のビ
ームスポットを走査した部分、2001は、3つのレー
ザ発振装置から出力されたレーザ光を重ね合わせて合成
することで得られる幅W4のビームスポットを走査した
部分である。走査幅は、スリットによって制御しても良
いし、一部のレーザ光の出力を停止、もしくはAO変調
器を用いて遮蔽しても良い。
ることで、全てのレーザ発振装置の出力を止めずにレー
ザ光スポット2001の幅を自在に変えることができ、
レーザ発振装置の出力を止めることで出力が不安定にな
るのを避けることができる。
えることができるので、図15(A)に示すように部分
的に第1の島状半導体層の幅が異なっていても、レーザ
光の軌跡のエッジが、パターニングによって得られる半
導体と重なるのを防ぐことができる。また、また不必要
な部分にレーザ光を照射することで基板に与えられるダ
メージをさらに軽減することができる。
によりレーザ光を遮り、所定の部分にのみレーザ光を照
射する例について説明する。なおーザー光を遮蔽してい
るが、本発明はこれに限定されず、レーザ光を遮蔽でき
ればどのような手段を用いても良い。
されたマスクの情報に基づきレーザ光を走査する部分を
把握する。さらに本実施例では、走査するべき部分のみ
にレーザ光が照射されるようにAO変調器を用いてレー
ザ光を遮る。このときAO変調器は、レーザ光を遮るこ
とが可能であり、なおかつレーザ光によって変形または
損傷しないような材質で形成するのが望ましい。
のマスクの形状と、レーザ光が照射される部分の関係を
一例として示す。2001は、レーザ光スポットを示し
ており、2004は、レーザ光が照射された部分を示し
ている。図15(B)に示すとおり、第1の島状半導体
層が形成されていない部分を走査するときには、AO変
調器によってレーザ光が遮蔽され、基板上に照射されて
いない。本実施例では結晶化させる必要のない部分には
レーザ光を照射しないか、照射されていてもそのエネル
ギー密度が低くなるようにすることができる。したがっ
て、不必要な部分にレーザ光を照射することで基板に与
えられるダメージをさらに軽減することができる。
3、実施例1〜実施例3と自由に組み合わせて実施する
ことが可能である。
半導体装置の作製方法における工程フローについて説明
する。
CADを用いて半導体装置の回路設計を行う。回路レイ
アウト、すなわちTFTの配置が決定すると、第2の島
状半導体層の形成場所も決定する。このとき、1つの第
1の島状半導体層に含まれる第2の島状半導体層は、チ
ャネル形成領域における電荷の移動方向を、レーザ光の
走査方向と平行もしくはそれに準ずる方向に揃えるよう
にすることが望ましいが、用途に応じて意図的に方向を
揃えない様にしても良い。
マーカーが形成されるように、第1の島状半導体層のマ
スクを設計するようにしても良い。
マスクの形状に関する情報(パターン情報)を、レーザ照
射装置が有するコンピュータに入力する。コンピュータ
では、入力された第1の島状半導体層のパターン情報に
基づき、走査方向に対して垂直方向における、各第1の
島状半導体層の幅を算出する。そして、各第1の島状半
導体層の幅をもとに、走査方向に対して垂直方向におけ
るスリットの幅を設定する。
の位置を基準として、レーザ光の走査経路を定める。
状半導体層のマスクを用いて当該半導体層をパターニン
グし、第1の島状半導体層を形成する。そして第1の島
状半導体層が形成された基板を、レーザ照射装置のステ
ージに設置する。
走査経路にしたがってレーザ光を照射し、第1の島状半
導体層を注目して結晶化する。
照射により結晶性が高められた第1の島状半導体層をパ
ターニングし、第2の島状半導体層を形成する。以下、
第2の島状半導体層からTFTを作製する工程が行われ
る。TFTの具体的な作製工程はTFTの形状によって
異なるが、代表的にはゲート絶縁膜を成膜し、第2の島
状半導体層に不純物領域を形成する。そして、ゲート絶
縁膜及びゲート電極を覆うように層間絶縁膜を形成し、
当該層間絶縁膜にコンタクトホールを開口し、不純物領
域の一部を露出させる。そして当該コンタクトホールを
介して不純物領域に接するように層間絶縁膜上に配線を
形成する。
となく、CCDカメラによって基板とマスクのアライメ
ントを行う例について説明する。
図16(A)の場合と同様に、CADを用いて半導体装
置の回路設計を行う。回路レイアウト、すなわちTFT
の配置が決定すると、第2の島状半導体層の形成場所も
決定する。このとき、1つの第1の島状半導体層に含ま
れる第2の島状半導体層は、チャネル形成領域における
電荷の移動方向を、レーザ光の走査方向と平行もしくは
それに準ずる方向に揃えるようにすることが望ましい
が、用途に応じて意図的に方向を揃えない様にしても良
い。
マスクの形状に関する情報(パターン情報)を、レーザ照
射装置が有するコンピュータに入力する。コンピュータ
では、入力された第1の島状半導体層のパターン情報に
基づき、走査方向に対して垂直方向における、各第1の
島状半導体層の幅を算出する。そして、各第1の島状半
導体層の幅をもとに、走査方向に対して垂直方向におけ
るスリットの幅を設定する。
島状半導体層のマスクを用いて当該半導体層をパターニ
ングし、第1の島状半導体層を形成する。そして第1の
島状半導体層が形成された基板を、レーザ照射装置のス
テージに設置する。
1の島状半導体層のパターン情報を、CCDカメラによ
り検出し、コンピュータに情報として入力する。コンピ
ュータではCADによって設計された第1の島状半導体
層のパターン情報と、CCDカメラによって得られる、
実際に基板上に形成された第1の島状半導体層のパター
ン情報とを照らし合わせ、基板とマスクとの位置合わせ
を行う。
る第1の島状半導体層の位置情報とをもとに、レーザ光
の走査経路を決定する。
レーザ光を照射し、第1の島状半導体層を狙って結晶化
する。
められた第1の島状半導体層をパターニングし、第2の
島状半導体層を形成する。以下、第2の島状半導体層か
らTFTを作製する工程が行われる。TFTの具体的な
作製工程はTFTの形状によって異なるが、代表的には
ゲート絶縁膜を成膜し、第2の島状半導体層に不純物領
域を形成する。そして、ゲート絶縁膜及びゲート電極を
覆うように層間絶縁膜を形成し、当該層間絶縁膜にコン
タクトホールを開口し、不純物領域の一部を露出させ
る。そして当該コンタクトホールを介して不純物領域に
接するように層間絶縁膜上に配線を形成する。
いて説明する。ここでは、例として1度レーザ照射を行
った後、方向を変えて2度目のレーザ照射を行う工程を
挙げる。
CADを用いて半導体装置の回路設計を行う。回路レイ
アウト、すなわちTFTの配置が決定すると、第2の島
状半導体層の形成場所も決定する。このとき、1つの第
1の島状半導体層に含まれる第2の島状半導体層は、チ
ャネル形成領域における電荷の移動方向を、レーザ光の
走査方向と平行もしくはそれに準ずる方向に揃えるよう
にすることが望ましいが、用途に応じて意図的に方向を
揃えない様にしても良い。
マスクの形状に関する情報(パターン情報)を、レーザ照
射装置が有するコンピュータに入力する。コンピュータ
では、入力された第1の島状半導体層のパターン情報に
基づき、2つの各走査方向それぞれに対して垂直方向に
おける、各第1の島状半導体層の幅を2通り算出する。
そして、各第1の島状半導体層の幅をもとに、2つの各
走査方向に対して垂直方向におけるスリットの幅をそれ
ぞれ算出する。
ぞれ定められたスリットの幅をもとに、マーカーの位置
を基準として、レーザ光の走査経路を定める。
島状半導体層のマスクを用いて該半導体層をパターニン
グし、第1の島状半導体層を形成する。そして第1の島
状半導体層が形成された基板を、レーザ照射装置のステ
ージに設置する。
2つの走査経路のうち、第1の走査経路にしたがって第
1のレーザ光を照射し、第1の島状半導体層を狙って結
晶化する。
にしたがって、第2のレーザ光を照射し、第1の島状半
導体層を狙って結晶化する。
目のレーザ光の走査方向の角度は、予めメモリ等に記憶
しておいても良いし、手動でその都度入力するようにし
ても良い。
導体層に2回レーザー光を照射する例について示した
が、AO変調器等を用いることで、場所指定して走査方
向を変えることも可能である。例えば信号線駆動回路に
おける走査方向と画素部及び走査線駆動回路における走
査方向とを異ならせ、AO変調器を用いて信号線駆動回
路となる部分においてレーザ光を照射する場合は、AO
変調器を用いて画素部及び走査線駆動回路となる部分に
おいてレーザ光が照射されないようにし、画素部及び走
査線駆動回路となる部分においてレーザ光を照射する場
合は、AO変調器を用いて信号線駆動回路となる部分に
おいてレーザ光が照射されないようにすることができ
る。そしてこの場合、コンピュータにおいてAO変調器
を位置制御手段と同期させるようにする。
められた第1の島状半導体層をパターニングし、第2の
島状半導体層を形成する。以下、第2の島状半導体層か
らTFTを作製する工程が行われる。TFTの具体的な
作製工程はTFTの形状によって異なるが、代表的には
ゲート絶縁膜を成膜し、第2の島状半導体層に不純物領
域を形成する。そして、ゲート絶縁膜及びゲート電極を
覆うように層間絶縁膜を形成し、当該層間絶縁膜にコン
タクトホールを開口し、不純物領域の一部を露出させ
る。そして当該コンタクトホールを介して不純物領域に
接するように層間絶縁膜上に配線を形成する。
半導体装置の工程フローを示す。図17(B)に示すよ
うに、CADによる半導体装置のマスク設計が行われ
る。一方で、基板に非晶質半導体層を成膜し、当該非晶
質半導体層が成膜された基板をレーザ照射装置に設置す
る。そして、非晶質半導体層全面にレーザ光が照射され
るように走査し、非晶質半導体層を結晶化させる。そし
て、結晶化により得られた多結晶半導体層にアライメン
トマーカーを形成し、当該アライメントマーカーを基準
として多結晶半導体層をパターニングして第2の島状半
導体層を形成する。そして当該第2の島状半導体層を用
いてTFTを作製する。
すような従来の場合とは異なり、アライメントマーカー
をレーザ光を用いて非晶質半導体層を結晶化させる前に
形成する。そして、半導体層のパターニングのマスクの
情報に従って、レーザ光を走査させる。
ち、パターニングにより除去される部分にレーザ光を照
射する時間を省くことができるので、レーザ光照射にか
かる時間を短縮化することができ、なおかつ基板の処理
速度を向上させることができる。
触媒を用いて半導体層を結晶化させる工程を含んでいて
も良い。触媒元素を用いる場合、特開平7−13065
2号公報、特開平8−78329号公報で開示された技
術を用いることが望ましい。
を含んでいる場合、非晶質半導体層を成膜後にNiを用
いて結晶化させる工程(NiSPC)を含んでいる。例え
ば特開平7−130652号公報に開示されている技術
を用いる場合、重量換算で10[ppm]のニッケルを含む
酢酸ニッケル塩溶液を非晶質半導体層に塗布してニッケ
ル含有層を形成し、500℃、1時間の脱水素工程の
後、500〜650[℃]で4〜12時間、例えば550
[℃]、8時間の熱処理を行い結晶化する。尚、使用可能
な触媒元素は、ニッケル(Ni)の以外にも、ゲルマニウ
ム(Ge)、鉄(Fe)、パラジウム(Pd)、スズ(Sn)、
鉛(Pb)、コバルト(Co)、白金(Pt)、銅(Cu)、金
(Au)、といった元素を用いても良い。
により結晶化された半導体層の結晶性をさらに高める。
レーザ光照射により得られた多結晶半導体層は触媒元素
を含んでおり、レーザ光照射後にその触媒元素を結晶質
半導体層から除去する工程(ゲッタリング)を行う。ゲッ
タリングは特開平10−135468号公報または特開
平10−135469号公報等に記載された技術を用い
ることができる。
晶半導体層の一部にリンを添加し、窒素雰囲気中で55
0〜800[℃]、5〜24時間、例えば600[℃]、1
2時間の熱処理を行う。すると多結晶半導体層のリンが
添加された領域がゲッタリングサイトとして働き、多結
晶半導体層中に存在するリンを、当該ゲッタリングサイ
トに偏析させることができる。その後、多結晶半導体層
のリンが添加された領域をパターニングにより除去する
ことで、触媒元素の濃度を1×1017atms/cm3以下好ま
しくは1×1016atms/cm3程度にまで低減された第2の
島状半導体層を得ることができる。
3、実施例1〜実施例4と自由に組み合わせて実施する
ことが可能である。
回路配置とCWレーザ照射方向等について数例を挙げて
説明する。
示すように、基板1400の中央部に画素部1401を
有し、画素部1401の上側もしくは下側に、ソース信
号線駆動回路1402を有し、画素部1401の左右い
ずれかもしくは両側に、ゲート信号線駆動回路1403
を有する構成が一般的といえる。各駆動回路を動作させ
るための信号および電源は、基板外部よりフレキシブル
プリント基板(Flexible Print Circuit:FPC)140
4を介して入力される。
動回路1402は、画素の列方向に延びて配置されてお
り、ゲート信号線駆動回路1403は、画素の行方向に
延びて配置されているため、実施形態に示したようにC
Wレーザ照射を行うと、図14(B)に示すように、ソー
ス信号線駆動回路の配置方向に方向を合わせた場合、ゲ
ート信号線駆動回路の配置方向に、CWレーザの照射方
向が合致しないことになる。しかし、一般的に高速駆動
が要求されるソース信号線駆動回路に対し、ゲート信号
線駆動回路は、その駆動周波数はおよそ数百分の1で良
く、仮にゲート信号線駆動回路を構成するTFTの活性
層に微結晶半導体層でなる部分が含まれていたとして
も、回路の動作に関しては問題ないといえる。
向を途中で切り替える方法を用いても良い。つまり、第
1に、ソース信号線駆動回路に合わせて、第1のレーザ
走査を行い、続いて、基板を固定しているステージを9
0°回転させる等によって、レーザの走査方向を変更
し、今度はゲート信号線駆動回路と画素部とに合わせ
て、第2のCWレーザ照射を行っても良い。
01−241463号に記載の技術によって、ソース信
号線駆動回路1402と、ゲート信号線駆動回路140
3とを、画素部の1辺側、もしくは対向する2辺の側に
平行配置することにより、図14(E)に示すように、1
度のCWレーザ照射によって結晶化し、かつ画素部、駆
動回路における半導体層を、1方向のみのレーザ光照射
によって構成することが可能となる。
であり、例えば高速駆動が要求される駆動回路部のみを
レーザ照射によって結晶化し、画素部等、比較的高速駆
動が必要でない部分においては、従来の結晶化方法を用
いて作製しても良い。なお、本実施例は他の実施例と組
み合わせて実施することが可能である。
3、実施例1〜実施例5と自由に組み合わせて実施する
ことが可能である。
リクス基板の作製方法について図19、20を用いて説
明する。本明細書ではCMOS回路を有する駆動回路
と、画素部とを同一基板上に形成された基板を、便宜上
アクティブマトリクス基板と呼ぶ。
ラス、またはアルミノホウケイ酸ガラスなどのガラスか
らなる基板5001を用いる。なお、基板5001とし
ては、石英基板やシリコン基板、金属基板またはステン
レス基板の表面に絶縁膜を形成したものを用いても良
い。また、本実施例の処理温度に耐えうる耐熱性が有す
るプラスチック基板を用いてもよい。
化珪素膜または酸化窒化珪素膜などの絶縁膜から成る下
地膜5002を公知の手段(スパッタ法、LPCVD
法、プラズマCVD法等)により形成する。本実施例で
は下地膜5002として下地膜5002a、5002b
の2層の下地膜を用いるが、前記絶縁膜の単層膜または
2層以上積層させた構造を用いても良い。
(スパッタ法、LPCVD法、プラズマCVD法等)によ
り25〜80[nm](好ましくは30〜60[nm])の厚さで
半導体層5003を形成する。なお、この半導体層は、
非晶質半導体層であっても良いし、微結晶半導体層、あ
るいは結晶性半導体層であっても良い。また、非晶質珪
素ゲルマニウム膜などの非晶質構造を有する化合物半導
体層を用いても良い(図19(A))。
し、フッ化ハロゲン、例えば、ClF、ClF3、Br
F、BrF3、IF、IF3等を含む雰囲気で異方性ドラ
イエッチング法によりエッチング(第1のエッチング処
理)することで、第1の島状半導体層5004〜500
6を形成する(図19(B))。
06をレーザ結晶化法により結晶化させる。半導体層が
微結晶半導体層、あるいは結晶性半導体層の場合、この
工程によってその結晶性がさらに高められる。レーザ結
晶化法は、本発明の実施形態や実施例1〜6に記載され
たレーザ照射方法を用いて行う。具体的には、レーザ照
射装置のコンピュータに入力されたマスクの情報に従っ
て、第1の島状半導体層5004〜5006に選択的に
レーザ光を照射する。もちろん、レーザ結晶化法だけで
なく、他の公知の結晶化法(RTAやファーネスアニー
ル炉を用いた熱結晶化法、結晶化を助長する金属元素を
用いた熱結晶化法等)と組み合わせて行ってもよい。
可能な固体レーザを用い、基本波の第2高調波〜第4高
調波を用いることで、大粒径の結晶を得ることができ
る。代表的には、Nd:YVO4レーザ(基本波1064
[nm])の第2高調波(532[nm])や第3高調波(355[n
m])を用いるのが望ましい。具体的には、出力10[W]
の連続発振のYVO4レーザから射出されたレーザ光を
非線形光学素子により高調波に変換する。また、共振器
の中にYVO4結晶と非線形光学素子を入れて、高調波
を射出する方法もある。そして、好ましくは光学系によ
り照射面にて矩形状または楕円形状のレーザ光に成形し
て、被処理体に照射する。このときのエネルギー密度は
0.01〜100[MW/cm2]程度(好ましくは0.1〜1
0[MW/cm2])が必要である。そして、10〜2000[cm
/s]程度の速度でレーザ光に対して相対的に半導体層が
形成された基板5001を移動させて照射する。
発振の気体レーザもしくは固体レーザを用いることがで
きる。気体レーザとして、エキシマレーザ、Arレーザ
ー、Krレーザーなどがあり、固体レーザとして、YA
Gレーザ、YVO4レーザー、YLFレーザ、YAlO3
レーザー、ガラスレーザ、ルビーレーザ、アレキサンド
ライドレーザ、Ti:サファイアレーザなどが挙げられ
る。固体レーザとしては、Cr、Nd、Er、Ho、C
e、Co、Ti又はTmがドーピングされたYAG、Y
VO4、YLF、YAlO3などの結晶を使ったレーザ等
も使用可能である。当該レーザの基本波はドーピングす
る材料によって異なり、1[μm]前後の基本波を有する
レーザ光が得られる。基本波に対する高調波は、非線形
光学素子を用いることで得ることができる。
状半導体層5004〜5006にレーザ光が照射され、
結晶性が高められる(図19(C))。
体層5004〜5006を所望の形状にパターニング
(第2のエッチング処理)して、第2の島状半導体層50
08〜5011を形成する(図19(D))。
11を形成した後、TFTのしきい値を制御するために
微量な不純物元素(ボロンまたはリン)のドーピングを行
ってもよい。
011を覆うゲート絶縁膜5012を形成する。ゲート
絶縁膜5012はプラズマCVD法またはスパッタ法を
用い、厚さを40〜150[nm]として珪素を含む絶縁膜
で形成する。本実施例では、プラズマCVD法により1
10[nm]の厚さで酸化窒化珪素膜(組成比Si=32
[%]、O=59[%]、N=7[%]、H=2[%])で形成
した。勿論、ゲート絶縁膜は酸化窒化珪素膜に限定され
るものでなく、他の珪素を含む絶縁膜を単層または積層
構造として用いても良い。
ズマCVD法でTEOS(Tetraethyl Orthosilicate)と
O2とを混合し、反応圧力40[Pa]、基板温度300〜
400[℃]とし、高周波(13.56[MHz])電力密度
0.5〜0.8[W/cm2]で放電させて形成することがで
きる。このようにして作製される酸化珪素膜は、その後
400〜500[℃]の熱アニールによりゲート絶縁膜と
して良好な特性を得ることができる。
0〜100[nm]の第1の導電層5013と、膜厚100
〜400[nm]の第2の導電層5014とを積層形成す
る。本実施例では、膜厚30[nm]のTaN膜からなる第
1の導電層5013と、膜厚370[nm]のW膜からなる
第2の導電層5014を積層形成した。TaN膜はスパ
ッタ法で形成し、Taのターゲットを用い、窒素を含む
雰囲気内でスパッタする。また、W膜は、Wのターゲッ
トを用いたスパッタ法で形成した。その他に6フッ化タ
ングステン(WF6)を用いる熱CVD法で形成すること
もできる。いずれにしてもゲート電極として使用するた
めには低抵抗化を図る必要があり、W膜の抵抗率は20
[μΩcm]以下にすることが望ましい。W膜は結晶粒を大
きくすることで低抵抗率化を図ることができるが、W膜
中に酸素などの不純物元素が多い場合には結晶化が阻害
され高抵抗化する。従って、本実施例では、高純度のW
(純度99.9999[%])のターゲットを用いたスパッ
タ法で、さらに成膜時に気相中からの不純物の混入がな
いように十分配慮してW膜を形成することにより、抵抗
率9〜20[μΩcm]を実現することができる。
3をTaN、第2の導電層5014をWとしたが、特に
限定されず、いずれもTa、W、Ti、Mo、Al、C
u、Cr、Ndから選ばれた元素、または前記元素を主
成分とする合金材料若しくは化合物材料で形成してもよ
い。また、リン等の不純物元素をドーピングした多結晶
珪素膜に代表される半導体層を用いてもよい。また、A
gPdCu合金を用いてもよい。また、第1の導電層を
タンタル(Ta)膜で形成し、第2の導電層をW膜とする
組み合わせ、第1の導電層を窒化チタン(TiN)膜で形
成し、第2の導電層をW膜とする組み合わせ、第1の導
電層を窒化タンタル(TaN)で形成し、第2の導電層を
Wとする組み合わせ、第1の導電層を窒化タンタル(T
aN)膜で形成し、第2の導電層をAl膜とする組み合
わせ、第1の導電層を窒化タンタル(TaN)膜で形成
し、第2の導電層をCu膜とする組み合わせとしてもよ
い。
ングステン膜、アルミニウムとシリコンの合金(Al−
Si)膜、窒化チタン膜を順次積層した3層構造として
もよい。また、3層構造とする場合、タングステンに代
えて窒化タングステンを用いてもよいし、アルミニウム
とシリコンの合金(Al−Si)膜に代えてアルミニウム
とチタンの合金膜(Al−Ti)を用いてもよいし、窒化
チタン膜に代えてチタン膜を用いてもよい。
エッチングの方法や、エッチャントの種類を選択するこ
とが重要である(図19(E))。
ストからなるマスク5015を形成し、電極及び配線を
形成するための第3のエッチング処理を行う。第3のエ
ッチング処理では第1及び第2のエッチング条件で行
う。(図19(F))本実施例では第1のエッチング条件と
して、ICP(Inductively Coupled Plasma:誘導結合
型プラズマ)エッチング法を用い、エッチング用ガスに
CF4とCl2とO2とを用い、それぞれのガス流量比を
25:25:10[sccm]とし、1[Pa]の圧力でコイル型
の電極に500[W]のRF(13.56[MHz])電力を投
入してプラズマを生成してエッチングを行う。基板側
(試料ステージ)にも150[W]のRF(13.56[MH
z])電力を投入し、実質的に負の自己バイアス電圧を印
加する。この第1のエッチング条件によりW膜をエッチ
ングして第1の導電層の端部をテーパー形状とする。
を除去せずに第2のエッチング条件に変え、エッチング
用ガスにCF4とCl2とを用い、それぞれのガス流量比
を30:30[sccm]とし、1[Pa]の圧力でコイル型の電
極に500[W]のRF(13.56[MHz])電力を投入し
てプラズマを生成して約30秒程度のエッチングを行っ
た。基板側(試料ステージ)にも20[W]のRF(13.
56[MHz])電力を投入し、実質的に負の自己バイアス電
圧を印加する。CF4とCl2を混合した第2のエッチン
グ条件ではW膜及びTaN膜とも同程度にエッチングさ
れる。なお、ゲート絶縁膜上に残渣を残すことなくエッ
チングするためには、10〜20[%]程度の割合でエッ
チング時間を増加させると良い。
からなるマスクの形状を適したものとすることにより、
基板側に印加するバイアス電圧の効果により第1の導電
層及び第2の導電層の端部がテーパー形状となる。この
テーパー部の角度は15〜45°となる。こうして、第
3のエッチング処理により第1の導電層と第2の導電層
から成る第1の形状の導電層5016〜5020(第1
の導電層5016a〜5020aと第2の導電層501
6b〜5016b)を形成する。ゲート絶縁膜5012
においては、第1の形状の導電層5016〜5020で
覆われない領域は20〜50[nm]程度エッチングされ、
薄くなった領域が形成される。
を除去せずに第4のエッチング処理を行う(図20
(A))。ここでは、エッチングガスにCF4とCl2とO2
とを用い、W膜を選択的にエッチングする。この時、第
4のエッチング処理により第2の導電層5021b〜5
025bを形成する。一方、第1の導電層5016a〜
5020aは、ほとんどエッチングされず、第2の形状
の導電層5021〜5025を形成する。
を除去せずに第1のドーピング処理を行い、第2の島状
半導体層にn型を付与する不純物元素を低濃度に添加す
る。ドーピング処理はイオンドープ法、若しくはイオン
注入法で行えば良い。イオンドープ法の条件はドーズ量
を1×1013〜5×1014[/cm2]とし、加速電圧を40
〜80[keV]として行う。本実施例ではドーズ量を1.
5×1013[/cm2]とし、加速電圧を60[keV]として行
う。n型を付与する不純物元素として15族に属する元
素、典型的にはリン(P)または砒素(As)を用いるが、
ここではリン(P)を用いる。この場合、導電層5021
〜5025がn型を付与する不純物元素に対するマスク
となり、自己整合的に不純物領域5026〜5029が
形成される。不純物領域5026〜5029には1×1
018〜1×1020[/cm3]の濃度範囲でn型を付与する不
純物元素を添加する。
除去した後、新たにレジストからなるマスク5030を
形成して第1のドーピング処理よりも高い加速電圧で第
2のドーピング処理を行う。イオンドープ法の条件はド
ーズ量を1×1013〜1×1015[/cm2]とし、加速電圧
を60〜120[keV]として行う。ドーピング処理は第
2の導電層5021b〜5025bを不純物元素に対す
るマスクとして用い、第1の導電層のテーパー部の下方
の第2の島状半導体層に不純物元素が添加されるように
ドーピングする。続いて、第2のドーピング処理より加
速電圧を下げて第3のドーピング処理を行って図20
(B)の状態を得る。イオンドープ法の条件はドーズ量を
1×1015〜1×1017[/cm2]とし、加速電圧を50〜
100[keV]として行う。第2のドーピング処理および
第3のドーピング処理により、第1の導電層と重なる低
濃度不純物領域5031、5032には1×1018〜5
×1019[/cm3]の濃度範囲でn型を付与する不純物元素
を添加され、高濃度不純物領域5034〜5036には
1×1019〜5×1021[/cm3]の濃度範囲でn型を付与
する不純物元素が添加される。
第2のドーピング処理および第3のドーピング処理は1
回のドーピング処理で、低濃度不純物領域および高濃度
不純物領域を形成することも可能である。
を除去した後、新たにレジストからなるマスク5037
を形成して第4のドーピング処理を行う。この第4のド
ーピング処理により、pチャネル型TFTの活性層とな
る第2の島状半導体層に前記一導電型とは逆の導電型を
付与する不純物元素が添加された不純物領域5038、
5039を形成する。第2の導電層5021a〜502
5aを不純物元素に対するマスクとして用い、p型を付
与する不純物元素を添加して自己整合的に不純物領域を
形成する。本実施例では、不純物領域5038、503
9はジボラン(B2H6)を用いたイオンドープ法で形成す
る(図20(C))。この第4のドーピング処理の際には、
nチャネル型TFTを形成する第2の島状半導体層はレ
ジストからなるマスク5037で覆われている。第1乃
至3のドーピング処理によって、不純物領域5038、
5039にはそれぞれ異なる濃度でリンが添加されてい
るが、そのいずれの領域においてもp型を付与する不純
物元素の濃度を1×10 19〜5×1021[/cm3]となるよ
うにドーピング処理することにより、pチャネル型TF
Tのソース領域およびドレイン領域として機能するため
に何ら問題は生じない。
半導体層に不純物領域が形成される。
を除去して第1の層間絶縁膜5040を形成する。この
第1の層間絶縁膜5040としては、プラズマCVD法
またはスパッタ法を用い、厚さを100〜200[nm]と
して珪素を含む絶縁膜で形成する。本実施例では、プラ
ズマCVD法により膜厚150[nm]の酸化窒化珪素膜を
形成した。勿論、第1の層間絶縁膜5040は酸化窒化
珪素膜に限定されるものでなく、他の珪素を含む絶縁膜
を単層または積層構造として用いても良い。
不純物を活性化する処理を行う(図20(D))。活性化処
理としては、レーザアニール法を用いる。レーザアニー
ル法を用いる場合、結晶化の際に用いたレーザを使用す
ることが可能である。活性化の場合は、移動速度は結晶
化と同じにし、0.01〜100[MW/cm2]程度(好まし
くは0.01〜10[MW/cm2])のエネルギー密度が必要
となる。また結晶化の際には連続発振のレーザを用い、
活性化の際にはパルス発振のレーザを用いるようにして
も良い。
性化処理を行っても良い。
1〜12時間の熱処理)を行うと水素化を行うことがで
きる。この工程は第1の層間絶縁膜5040に含まれる
水素により第2の島状半導体層のダングリングボンドを
終端する工程である。第1の層間絶縁膜の存在に関係な
く第2の島状半導体層を水素化することができる。水素
化の他の手段として、プラズマ水素化(プラズマにより
励起された水素を用いる)や、3〜100[%]の水素を
含む雰囲気中で、300〜650[℃]で1〜12時間の
加熱処理を行っても良い。
機絶縁膜材料または有機絶縁物材料から成る第2の層間
絶縁膜5041を形成する。本実施例では、膜厚1.6
[μm]のアクリル樹脂膜を形成した。次に、第2の層間
絶縁膜5041を形成した後、第2の層間絶縁膜504
1に接するように、第3の層間絶縁膜5042を形成す
る。
る。なお、これらの配線は、膜厚50[nm]のTi膜と、
膜厚500[nm]の合金膜(AlとTiとの合金膜)との積
層膜をパターニングして形成する。もちろん、二層構造
に限らず、単層構造でもよいし、三層以上の積層構造に
してもよい。また、配線の材料としては、AlとTiに
限らない。例えば、TaN膜上にAlやCuを形成し、
さらにTi膜を形成した積層膜をパターニングして配線
を形成してもよい。(図20(E))
チャネル型TFTからなるCMOS回路を有する駆動回
路と、画素TFTと保持容量とを有する画素部を同一基
板上に形成することができる。こうして、アクティブマ
トリクス基板が完成する。
3、実施例1〜実施例6と自由に組み合わせて実施する
ことが可能である。
したアクティブマトリクス基板から、反射型液晶表示装
置を作製する工程を以下に説明する。説明には図20、
21を用いる。
態のアクティブマトリクス基板を得た後、当該アクティ
ブマトリクス基板上、少なくとも配線(画素電極)504
7上に配向膜5055を形成しラビング処理を行う。な
お、本実施例では配向膜5055を形成する前に、アク
リル樹脂膜等の有機樹脂膜をパターニングすることによ
って基板間隔を保持するための柱状のスペーサ5054
を所望の位置に形成した。また、柱状のスペーサに代え
て、球状のスペーサを基板全面に散布してもよい。
向基板5048上に着色層(カラーフィルタ)504
9、5050(ここでは2色のカラーフィルタのみを図
示しているが、実際にはR、G、Bの3色を用いて良
い。)および平坦化膜5051を形成する。ここでは、
赤色のカラーフィルタ5049と青色のカラーフィルタ
5050とを重ねて、遮光部を形成する。また、赤色の
着色層と緑色の着色層とを一部重ねて、遮光部を形成し
てもよい。同様に、隣接した画素間の隙間をカラーフィ
ルタの積層によって遮光する。このようにして、遮光膜
の形成工程を省略した。
平坦化膜5051上に透明導電膜からなる対向電極50
52を少なくとも画素部に形成し、対向基板の全面に配
向膜5053を形成し、ラビング処理を施した。
基板とをシール材(図示せず)で貼り合わせる。シール
材にはフィラーが混入されており、このフィラーと柱状
スペーサによって均一な間隔を持って2枚の基板が貼り
合わせられる。その後、両基板の間に液晶材料5056
を注入し、封止剤(図示せず)によって完全に封止す
る。液晶材料5056には公知の液晶材料を用いれば良
い。このようにして図21に示す反射型液晶表示装置が
完成する。そして、必要があれば、アクティブマトリク
ス基板または対向基板を所望の形状に分断する。さら
に、対向基板のみに偏光板(図示せず)を貼りつけた。
そして、公知の技術を用いてフレキシブルプリント基板
(Flexible Print Circuit:FPC)を貼りつけた。
はエネルギー分布が周期的または一様なレーザ光が照射
され、大粒径の結晶粒が形成された半導体膜を用いて作
製されたTFTを有しており、前記液晶表示装置の動作
特性や信頼性を十分なものとなり得る。そして、このよ
うな液晶表示装置は各種電子機器の表示部として用いる
ことができる。
3、実施例1〜実施例7と自由に組み合わせて実施する
ことが可能である。
たアクティブマトリクス基板の作製方法を用いて作製さ
れたアクティブマトリクス基板を用いて、発光装置を作
製する例を以下に説明する。発光装置とは、基板上に形
成された発光素子を、当該基板とカバー材の間に封入し
た表示用パネルおよび該表示用パネルにTFT等を実装
した表示用モジュールを総称したものである。なお、発
光素子は、電場を加えることで発生するルミネッセンス
(Electro Luminescence)が得られる有機化合物を含む
層(発光層)と陽極層と、陰極層とを有する。また、有
機化合物におけるルミネッセンスには、一重項励起状態
から基底状態に戻る際の発光(蛍光)と三重項励起状態
から基底状態に戻る際の発光(リン光)があり、これら
のうちどちらか、あるいは両方の発光を含む。
陽極と陰極の間に形成された全ての層をEL層と定義す
る。EL層には具体的に、発光層、正孔注入層、電子注
入層、正孔輸送層、電子輸送層等が含まれる。基本的に
発光素子は、陽極層、発光層、陰極層が順に積層された
構造を有しており、この構造に加えて、陽極層、正孔注
入層、発光層、陰極層や、陽極層、正孔注入層、発光
層、電子輸送層、陰極層等の順に積層した構造を有して
いることもある。
2まで形成した後、発光素子の陽極となる画素電極を、
透明導電膜からなる材料にて形成する。透明導電膜とし
ては、酸化インジウムと酸化スズとの化合物、酸化イン
ジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまた
は酸化インジウムを用いることができる。また、前記透
明導電膜にガリウムを添加したものを用いても良い。
場合、第2の層間絶縁膜5101に含まれる水分が有機
発光層に入るのを防ぐのに効果的である。第2の層間絶
縁膜5101が有機樹脂材料を有している場合、有機樹
脂材料は水分を多く含むため、第3の層間絶縁膜510
2を設けることは特に有効である。また、本実施例にお
いては、樹脂からなる第2の層間絶縁膜5101を用い
てTFTによる段差を平坦化することは非常に重要であ
る。後に形成される発光層は非常に薄いため、段差が存
在することによって発光不良を起こす場合がある。従っ
て、発光層をできるだけ平坦面に形成しうるように画素
電極を形成する前に平坦化しておくことが望ましい。
チャネル型TFTは実施例5の作製方法を用いて形成さ
れる。なお、本実施例ではシングルゲート構造としてい
るが、ダブルゲート構造もしくはトリプルゲート構造で
あっても良い。
層間絶縁膜5102を覆うように黒色染料、カーボンま
たは黒色の顔料などを分散した樹脂膜を成膜し、発光素
子となる部分に開口部を形成することで、遮蔽膜(図示
せず)を成膜する。なお樹脂として、代表的にはポリイ
ミド、ポリアミド、アクリル、BCB(ベンゾシクロブ
テン)等が挙げられるが、上記材料に限定されない。ま
た有機樹脂の他に、遮蔽膜の材料として例えば、珪素、
酸化珪素、酸化窒化珪素などに黒色染料、カーボンまた
は黒色の顔料を混入したものを用いることも可能であ
る。遮蔽膜は、配線5104〜5110において反射し
た外光が、観察者の目に入るのを防ぐ効果がある。その
後、各不純物領域に達するコンタクトホールを開口し、
配線5104〜5110を形成する。
成する。土手5111は1〜2[μm]厚のアクリル膜ま
たはポリイミド膜をパターニングして画素電極5103
の一部を露出させるように形成する。
が形成される。なお、図22(B)では一画素しか図示
していないが、本実施例ではR(赤)、G(緑)、B
(青)の各色に対応したEL層を作り分けている。ま
た、本実施例では蒸着法により低分子系有機発光材料を
形成している。具体的には、正孔注入層として20[nm]
厚の銅フタロシアニン(CuPc)膜を設け、その上に
発光層として70[nm]厚のトリス−8−キノリノラトア
ルミニウム錯体(Alq3)膜を設けた積層構造として
いる。Alq3にキナクリドン、ペリレンもしくはDC
M1といった蛍光色素を添加することで発光色を制御す
ることができる。
のできる有機発光材料の一例であって、これに限定する
必要はまったくない。発光層、電荷輸送層または電荷注
入層を自由に組み合わせて発光層(発光及びそのための
キャリアの移動を行わせるための層)を形成すれば良
い。例えば、本実施例では低分子系有機発光材料を発光
層として用いる例を示したが、中分子系有機発光材料や
高分子系有機発光材料を用いても良い。なお、ここでい
う中分子系有機発光材料とは、昇華性を有さず、かつ、
分子数が20以下または連鎖する分子の長さが10[μ
m]以下の有機発光材料を指す。また、高分子系有機発光
材料を用いる例として、正孔注入層として20[nm]のポ
リチオフェン(PEDOT)膜をスピン塗布法により設
け、その上に発光層として100[nm]程度のパラフェニ
レンビニレン(PPV)膜を設けた積層構造としても良
い。なお、PPVのπ共役系高分子を用いると、赤色か
ら青色まで発光波長を選択できる。また、電荷輸送層や
電荷注入層として炭化珪素等の無機材料を用いることも
可能である。これらの有機発光材料や無機材料は公知の
材料を用いることができる。
て画素電極5113が設けられる。本実施例の場合、導
電膜としてアルミニウムとリチウムとの合金膜を用い
る。勿論、公知のMgAg膜(マグネシウムと銀との合
金膜)を用いても良い。陰極材料としては、周期表の1
族もしくは2族に属する元素からなる導電膜もしくはそ
れらの元素を添加した導電膜を用いれば良い。
で発光素子が完成する。なお、ここでいう発光素子と
は、画素電極(陽極)5103、EL層5112、およ
び陰極5113で形成された素子を指す。
護膜5114を設けても良い。保護膜5114として
は、炭素膜、窒化珪素膜もしくは窒化酸化珪素膜を含む
絶縁膜からなり、当該絶縁膜を単層もしくは組み合わせ
た積層で用いる。
14として用いることが好ましく、炭素膜、特にDLC
(ダイヤモンドライクカーボン)膜を用いることは有効
である。DLC膜は室温から100[℃]以下の温度範囲
で成膜可能であるため、耐熱性の低い発光層5112の
上方にも容易に成膜することができる。また、DLC膜
は酸素に対するブロッキング効果が高く、発光層511
2の酸化を抑制することが可能である。そのため、この
後に続く封止工程を行う間に発光層5112が酸化する
といった問題を防止できる。
ア性の高い炭素膜、窒化珪素、窒化酸化珪素、窒化アル
ミニウムもしくは窒化酸化アルミニウム等の無機絶縁膜
で覆われているため、水分や酸素等が発光層に入って発
光層が劣化するのをより効果的に防ぐことができる。
5114を、シリコンをターゲットとしたスパッタリン
グ法により作製される窒化珪素膜を用いることで、より
発光層への不純物の侵入を防ぐことができる。成膜条件
は適宜選択すれば良いが、特に好ましくはスパッタガス
には窒素(N2)又は窒素とアルゴンの混合ガスを用
い、高周波電力を印加してスパッタリングを行う。基板
温度は室温の状態とし、加熱手段を用いなくても良い。
既に有機絶縁膜や有機化合物層を形成した後は、基板を
加熱せずに成膜することが望ましい。但し、吸着又は吸
蔵している水分を十分除去するために、真空中で数分〜
数時間、50〜100[℃]程度で加熱して脱水処理する
ことは好ましい。
56[MHz]の高周波電力を印加し、窒素ガスのみ用いた
スパッタリング法で形成された窒化珪素膜は、その赤外
吸収スペクトルにおいてN−H結合とSi−H結合の吸
収ピークが観測されず、またSi−Oの吸収ピークも観
測されていないことが特徴的であり、膜中に酸素濃度及
び水素濃度は1[原子%]以下であることがわかってい
る。このことからも、より効果的に酸素や水分などの不
純物の侵入を防ぐことができるのがわかる。
発光装置が完成する。なお、土手5111を形成した
後、保護膜5114を形成するまでの工程を、大気解放
せずに連続的に処理することは有効である。
膜5102と土手5111との間に形成したが、本発明
はこの構成に限定されない。配線5104〜5110に
おいて反射した外光が、観察者の目に入るのを防ぐこと
ができる位置に設けることが肝要である。例えば、本実
施例のように発光素子から発せられる光が基板側に向か
う構成である場合、第1の層間絶縁膜と第2の層間絶縁
膜5101との間に遮蔽膜を設けるようにしても良い。
そしてこの場合においても、遮蔽膜は発光素子からの光
が通過できるように開口部を有する。
に、ゲート電極に絶縁膜を介して重なる不純物領域を設
けることによりホットキャリア効果に起因する劣化に強
いnチャネル型TFTを形成することができる。そのた
め、信頼性の高い発光装置を実現できる。
成のみ示しているが、本実施例の製造工程に従えば、そ
の他にも信号分割回路、D/Aコンバータ、オペアン
プ、γ補正回路などの論理回路を同一の絶縁体上に形成
可能であり、さらにはメモリやマイクロプロセッサをも
形成しうる。
ネルギー分布が周期的または一様なレーザ光が照射さ
れ、大粒径の結晶粒が形成された半導体膜を用いて作製
されたTFTを有しており、前記発光装置の動作特性や
信頼性を十分なものとなり得る。そして、このような発
光装置は各種電子機器の表示部として用いることができ
る。
れる光がTFT側に向かっているが、発光素子がTFT
とは反対側に向かっていても良い。この場合、土手51
11に黒色染料、カーボンまたは黒色の顔料を混入した
樹脂を用いることができる。この場合、画素電極510
3には反射性に優れた材料を用い、画素電極5113に
は透明導電膜を用いる。
3、実施例1〜実施例8と自由に組み合わせて実施する
ことが可能である。
方法を用いて形成されたTFTの断面構造について説明
する。特に本実施例では、グラフォエピタキシの原理を
応用した作製方法を用いて形成され、且つボトムゲート
型のTFTの断面構造について説明する。
に示すように、基板1400上に、第1の下地膜140
2aを形成する。その後、第2の下地膜を形成し、パタ
ーニングを行って、凸部1402bを形成する。
の下地膜としてはそれぞれ、酸化珪素、窒化酸化珪素、
酸化窒化珪素等を用いることができる。但し、第1の下
地膜1402a上に形成された第2の下地膜のみをパタ
ーニングして凸部1402bを形成する工程上、第1の
下地膜1402aと第2の下地膜とは異なる材料とする
必要がある。こうして、第1の下地膜1402aと凸部
1402bとによって、凹凸パターンを形成する。
性膜をパターニングすることによって、ゲート電極14
03を形成する。なお、ゲート電極1403の端部を、
テーパ形状とするのが望ましい。こうして、ゲート電極
1403の上部に形成する膜が段切れを起こすのを防ぐ
ことが出来る。その後、ゲート絶縁膜1404を形成す
る。その上に、半導体膜1405を形成する。半導体膜
1405をレーザアニールし、結晶化を行う。レーザア
ニールでは、連続発振のレーザ光を用いる。このレーザ
光を集光して形成したビームスポットを、前記半導体膜
上を移動させる。こうして、半導体膜を結晶化させる。
は、凹凸パターンの形状に応じて設計者が適宜定めるこ
とができる。
化した半導体膜1405をパターニングし、島状半導体
1406を形成する。その上に、チャネルストッパ14
07を形成する。
ネルストッパ1407を介して、不純物元素のドーピン
グ処理を行う。こうして、ゲート電極1403と重なる
チャネル領域1408と、ソース領域、ドレイン領域と
して機能する不純物領域1409aと1409bを形成
する。
絶縁膜1410を形成する。次いで、不純物領域140
9aと1409bに達するコンタクトホールを形成す
る。その後、導電性膜を成膜し、所定の形状にパターニ
ングして、端子1411aと端子1411bを形成す
る。端子1411aと端子1411bの一方が、ソース
端子に相当する。もう一方が、ドレイン端子に相当す
る。
ル領域として、凹凸パターンの凸部上に形成された多結
晶半導体膜を用いる。こうして、チャネル領域の結晶性
が良いTFTを作製することができる。
態3、実施例1〜実施例9と自由に組み合わせて実施す
ることが可能である。
方法を用いて形成されたTFTの断面構造について説明
する。特に本実施例では、グラフォエピタキシの原理を
応用した作製方法を用いて形成され、且つサイドウォー
ルを有するTFTの断面構造について説明する。
基板1500上に下地膜1501と、下地膜1502が
形成されている。そして下地膜1502上には、チャネ
ル形成領域1505と、チャネル形成領域1505を挟
んでいる第1の不純物領域1504と、第1の不純物領
域1504及びチャネル形成領域1505を挟んでいる
第2の不純物領域1503とを含む活性層を有してい
る。そして該活性層に接しているゲート絶縁膜1506
と、該ゲート絶縁膜1506上に形成されたゲート電極
1508とを有している。該ゲート電極1508の側面
に接するように、サイドウォール1507が形成されて
いる。
506を間に介して第1の不純物領域1504と重なっ
ており、導電性を有していても絶縁性を有していても良
い。サイドウォール1507が導電性を有する場合、サ
イドウォール1507を含めてゲート電極としても良
い。
基板1510上に下地膜1511と、下地膜1512が
形成されている。そして下地膜1512上には、チャネ
ル形成領域1515と、チャネル形成領域1515を挟
んでいる第1の不純物領域1514と、第1の不純物領
域1514及びチャネル形成領域1515を挟んでいる
第2の不純物領域1513とを含む活性層を有してい
る。そして該活性層に接しているゲート絶縁膜1516
と、該ゲート絶縁膜1516上に積層された2層の導電
膜1519、1518からなるゲート電極とを有してい
る。前記導電膜1519の上面及び前記導電膜1518
の側面に接するように、サイドウォール1517が形成
されている。
いても絶縁性を有していても良い。サイドウォール15
17が導電性を有する場合、サイドウォール1517を
含めてゲート電極としても良い。
基板1520上に下地膜1521と、下地膜1522が
形成されている。そして下地膜1522上には、チャネ
ル形成領域1525と、チャネル形成領域1525を挟
んでいる第1の不純物領域1524と、第1の不純物領
域1524及びチャネル形成領域1525を挟んでいる
第2の不純物領域1523とを含む活性層を有してい
る。そして該活性層に接しているゲート絶縁膜1526
と、該ゲート絶縁膜1526上に導電膜1528と、該
導電膜1528の上面と側面を覆っている導電膜152
9と、該導電膜1529の側面に接するサイドウォール
1527が形成されている。導電膜1528と、導電膜
1529とはゲート電極として機能している。
いても絶縁性を有していても良い。サイドウォール15
27が導電性を有する場合、サイドウォール1527を
含めてゲート電極としても良い。
態3、実施例1〜実施例9と自由に組み合わせて実施す
ることが可能である。
第2の島状半導体が、それぞれ異なる第1の島状半導体
から形成される。そして、第2の島状半導体を3つ用い
て単位回路を構成する仮定すると、前記3つの第2の島
状半導体は、それぞれが凸端部(a点)からの距離が異
なるように設定する。そうすることによって、第2の島
状半導体の特性バラツキを平均化することが出来る。そ
の結果、単位回路ごとの特性の均一化をはかることが出
来る。
実施形態を説明する図。
実施形態を説明する図。
す図。
図。
図。
図。
含む工程フローを説明する図。
含む工程フローを説明する図。
Claims (9)
- 【請求項1】絶縁表面を有する基板上に非晶質半導体を
形成し、 前記非晶質半導体を所望の形状にパターニングして、複
数の第1の島状半導体を形成し、 複数の前記第1の島状半導体に線状に集光されたレーザ
光を前記基板に対して相対的に走査しつつ照射し、複数
の前記第1の島状半導体を結晶化し、 結晶化された複数の前記第1の島状半導体を所望の形状
にパターニングして、複数の第2の島状半導体を形成
し、 複数の前記第2の島状半導体を用いて複数のトランジス
タを形成し、 複数の前記トランジスタのうち所定の数の前記トランジ
スタを用いて単位回路を形成する半導体装置の作製方法
であって、 前記所定の数の前記トランジスタに用いられる前記第2
の島状半導体は、それぞれ異なる前記第1の島状半導体
から形成されることを特徴とする半導体装置の作製方
法。 - 【請求項2】絶縁表面を有する基板上に非晶質半導体を
形成し、 前記非晶質半導体上に金属含有層を形成し、熱処理によ
り第1の結晶質半導体を形成し、 前記第1の結晶質半導体を所望の形状にパターニングし
て、複数の第1の島状半導体を形成し、 複数の前記第1の島状半導体に線状に集光されたレーザ
光を前記基板に対して相対的に走査しつつ照射し、第2
の結晶質半導体でなる複数の前記第1の島状半導体を形
成し、 前記第2の結晶質半導体でなる複数の前記第1の島状半
導体を所望の形状にパターニングして、複数の第2の島
状半導体を形成し、 複数の前記第2の島状半導体を用いて複数のトランジス
タを形成し、 前記複数のトランジスタのうち所定の数の前記トランジ
スタを用いて単位回路を形成する半導体装置の作製方法
であって、 前記所定の数の前記トランジスタに用いられる前記第2
の島状半導体は、それぞれ異なる前記第1の島状半導体
から形成されることを特徴とする半導体装置の作製方
法。 - 【請求項3】請求項1又は請求項2において、 前記複数のトランジスタは、そのチャネル形成領域にお
ける電荷の移動方向が全て平行もしくはそれに準ずる方
向に揃うように配置されていることを特徴とする半導体
装置の作製方法。 - 【請求項4】請求項1又は請求項2において、 前記複数のトランジスタは、そのチャネル形成領域にお
ける電荷の移動方向が、前記レーザ光の走査方向と平行
であることを特徴とする半導体装置の作製方法。 - 【請求項5】請求項1又は請求項2において、 前記複数のトランジスタは並列に接続されていることを
特徴とする半導体装置の作製方法。 - 【請求項6】請求項1又は請求項2において、 前記レーザ光は、連続発振の固体レーザ、気体レーザ、
あるいは金属レーザから発振されたものであることを特
徴とする半導体装置の作製方法。 - 【請求項7】請求項1又は請求項2において、 前記レーザ光は、連続発振のYAGレーザ、YVO4レ
ーザ、YLFレーザ、YAlO3レーザ、ガラスレー
ザ、ルビーレーザ、アレキサンドライドレーザ、Ti:
サファイアレーザから選ばれた1種から発振されたもの
であることを特徴とする半導体装置の作製方法。 - 【請求項8】請求項1又は請求項2において、 前記レーザ光は、連続発振のエキシマレーザ、Arレー
ザ、Krレーザ、CO 2レーザから選ばれた1種から発
振されたものであることを特徴とする半導体装置の作製
方法。 - 【請求項9】請求項1又は請求項2において、 前記レーザ光は、連続発振のヘリウムカドミウムレー
ザ、銅蒸気レーザ、金蒸気レーザから選ばれた1種から
発振されたものであることを特徴とする半導体装置の作
製方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001401281A JP4030758B2 (ja) | 2001-12-28 | 2001-12-28 | 半導体装置の作製方法 |
US10/330,019 US6911358B2 (en) | 2001-12-28 | 2002-12-27 | Method for manufacturing semiconductor device |
US11/159,278 US7129121B2 (en) | 2001-12-28 | 2005-06-23 | Method for manufacturing semiconductor device |
US11/514,973 US7635883B2 (en) | 2001-12-28 | 2006-09-05 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001401281A JP4030758B2 (ja) | 2001-12-28 | 2001-12-28 | 半導体装置の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003203918A true JP2003203918A (ja) | 2003-07-18 |
JP2003203918A5 JP2003203918A5 (ja) | 2005-08-04 |
JP4030758B2 JP4030758B2 (ja) | 2008-01-09 |
Family
ID=27640102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001401281A Expired - Fee Related JP4030758B2 (ja) | 2001-12-28 | 2001-12-28 | 半導体装置の作製方法 |
Country Status (2)
Country | Link |
---|---|
US (3) | US6911358B2 (ja) |
JP (1) | JP4030758B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006075569A1 (ja) * | 2005-01-11 | 2006-07-20 | Sharp Kabushiki Kaisha | 半導体薄膜の製造方法および半導体薄膜の製造装置 |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3992976B2 (ja) * | 2001-12-21 | 2007-10-17 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US6841797B2 (en) | 2002-01-17 | 2005-01-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device formed over a surface with a drepession portion and a projection portion |
US6884668B2 (en) * | 2002-02-22 | 2005-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method therefor |
US6930326B2 (en) | 2002-03-26 | 2005-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor circuit and method of fabricating the same |
TWI303882B (en) * | 2002-03-26 | 2008-12-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
JP4474108B2 (ja) * | 2002-09-02 | 2010-06-02 | 株式会社 日立ディスプレイズ | 表示装置とその製造方法および製造装置 |
JP4593073B2 (ja) * | 2002-12-26 | 2010-12-08 | 株式会社半導体エネルギー研究所 | レーザ照射装置 |
US7220627B2 (en) * | 2003-04-21 | 2007-05-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device where the scanning direction changes between regions during crystallization and process |
US7476629B2 (en) * | 2003-04-21 | 2009-01-13 | Semiconductor Energy Laboratory Co., Ltd. | Beam irradiation apparatus, beam irradiation method, and method for manufacturing thin film transistor |
KR100519948B1 (ko) * | 2003-05-20 | 2005-10-10 | 엘지.필립스 엘시디 주식회사 | 비정질 실리콘의 결정화 공정 및 이를 이용한 스위칭 소자 |
US6855588B1 (en) * | 2003-10-07 | 2005-02-15 | United Microelectronics Corp. | Method of fabricating a double gate MOSFET device |
US7186629B2 (en) * | 2003-11-19 | 2007-03-06 | Advanced Materials Sciences, Inc. | Protecting thin semiconductor wafers during back-grinding in high-volume production |
JP2005167084A (ja) * | 2003-12-04 | 2005-06-23 | Fujitsu Ltd | レーザ結晶化装置及びレーザ結晶化方法 |
KR101207442B1 (ko) | 2003-12-15 | 2012-12-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막 집적회로장치의 제조방법, 비접촉형 박막 집적회로장치 및 그 제조 방법, 비접촉형 박막 집적회로 장치를 가지는 아이디 태그 및 동전 |
US7271076B2 (en) * | 2003-12-19 | 2007-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device |
US7566010B2 (en) | 2003-12-26 | 2009-07-28 | Semiconductor Energy Laboratory Co., Ltd. | Securities, chip mounting product, and manufacturing method thereof |
KR101127888B1 (ko) * | 2004-02-06 | 2012-03-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막 집적회로의 제조방법 및 소자 기판 |
WO2006011664A1 (en) | 2004-07-30 | 2006-02-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US7902002B2 (en) * | 2004-07-30 | 2011-03-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR100689315B1 (ko) * | 2004-08-10 | 2007-03-08 | 엘지.필립스 엘시디 주식회사 | 실리콘 박막 결정화 장치 및 이를 이용한 결정화 방법 |
JP4800661B2 (ja) * | 2005-05-09 | 2011-10-26 | 株式会社ディスコ | レーザ光線を利用する加工装置 |
US7550382B2 (en) * | 2005-05-31 | 2009-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device, evaluation method of semiconductor device, and semiconductor device |
US20080206589A1 (en) * | 2007-02-28 | 2008-08-28 | Bruce Gardiner Aitken | Low tempertature sintering using Sn2+ containing inorganic materials to hermetically seal a device |
JP5128767B2 (ja) * | 2005-11-14 | 2013-01-23 | 株式会社ジャパンディスプレイイースト | 表示装置とその製造方法 |
WO2007069516A1 (en) * | 2005-12-16 | 2007-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation apparatus, laser irradiation method, and manufacturing method of semiconductor device |
EP1857907B1 (en) * | 2006-04-28 | 2009-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US7791012B2 (en) | 2006-09-29 | 2010-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising photoelectric conversion element and high-potential and low-potential electrodes |
WO2008104346A2 (en) * | 2007-02-27 | 2008-09-04 | Carl Zeiss Laser Optics Gmbh | Continuous coating installation and methods for producing crystalline thin films and solar cells |
JP2008252068A (ja) | 2007-03-08 | 2008-10-16 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2008270757A (ja) * | 2007-03-26 | 2008-11-06 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2008244374A (ja) * | 2007-03-29 | 2008-10-09 | Nec Lcd Technologies Ltd | 半導体薄膜の製造方法、半導体薄膜及び薄膜トランジスタ |
US8048749B2 (en) * | 2007-07-26 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
KR101133827B1 (ko) * | 2007-12-25 | 2012-04-06 | 가부시키가이샤 아루박 | 박막 트랜지스터의 제조 방법 및 박막 트랜지스터 |
WO2010035608A1 (en) | 2008-09-25 | 2010-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP5586920B2 (ja) * | 2008-11-20 | 2014-09-10 | 株式会社半導体エネルギー研究所 | フレキシブル半導体装置の作製方法 |
KR101705201B1 (ko) * | 2009-08-27 | 2017-02-09 | 가부시키가이샤 가네카 | 집적화 유기 발광 장치, 유기 발광 장치의 제조 방법 및 유기 발광 장치 |
US20150187616A1 (en) * | 2013-12-31 | 2015-07-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Mechanisms of adjustable laser beam for laser spike annealing |
CN104637445B (zh) * | 2015-02-03 | 2017-03-08 | 深圳市华星光电技术有限公司 | Amoled像素驱动电路及像素驱动方法 |
Family Cites Families (99)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52143755A (en) | 1976-05-26 | 1977-11-30 | Hitachi Ltd | Laser, zone melting device |
US4316074A (en) | 1978-12-20 | 1982-02-16 | Quantronix Corporation | Method and apparatus for laser irradiating semiconductor material |
US4330363A (en) | 1980-08-28 | 1982-05-18 | Xerox Corporation | Thermal gradient control for enhanced laser induced crystallization of predefined semiconductor areas |
US4406709A (en) | 1981-06-24 | 1983-09-27 | Bell Telephone Laboratories, Incorporated | Method of increasing the grain size of polycrystalline materials by directed energy-beams |
JPS58156591A (ja) | 1982-03-10 | 1983-09-17 | Nippon Telegr & Teleph Corp <Ntt> | 半導体単結晶薄膜の形成法 |
FR2527385B1 (fr) | 1982-04-13 | 1987-05-22 | Suwa Seikosha Kk | Transistor a couche mince et panneau d'affichage a cristaux liquides utilisant ce type de transistor |
US5736751A (en) | 1982-04-13 | 1998-04-07 | Seiko Epson Corporation | Field effect transistor having thick source and drain regions |
JPS59165450A (ja) | 1983-03-11 | 1984-09-18 | Toshiba Corp | 半導体装置の製造方法 |
US4592799A (en) | 1983-05-09 | 1986-06-03 | Sony Corporation | Method of recrystallizing a polycrystalline, amorphous or small grain material |
JPS59205761A (ja) | 1983-05-10 | 1984-11-21 | Seiko Epson Corp | 半導体装置の製造方法 |
JPS60245173A (ja) | 1984-05-18 | 1985-12-04 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型半導体装置 |
US4727044A (en) | 1984-05-18 | 1988-02-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of making a thin film transistor with laser recrystallized source and drain |
JPS60245174A (ja) | 1984-05-18 | 1985-12-04 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型電界効果半導体装置の作製方法 |
JPS60245172A (ja) | 1984-05-18 | 1985-12-04 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型半導体装置 |
JPS6148976A (ja) | 1984-08-16 | 1986-03-10 | Seiko Epson Corp | 薄膜トランジスタ |
JPS6171636A (ja) | 1984-09-14 | 1986-04-12 | Sony Corp | シリコンのエツチング方法 |
JPH0740607B2 (ja) | 1984-10-03 | 1995-05-01 | ソニー株式会社 | 薄膜トランジスタの製造方法 |
JPS61251115A (ja) | 1985-04-30 | 1986-11-08 | Fujitsu Ltd | 絶縁膜上の半導体単結晶成長方法 |
US6149988A (en) | 1986-09-26 | 2000-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Method and system of laser processing |
JPS63142807A (ja) | 1986-12-05 | 1988-06-15 | Nec Corp | 半導体装置の製造方法 |
JPH0690373B2 (ja) | 1987-11-19 | 1994-11-14 | シャープ株式会社 | アクティブマトリクス基板 |
JPH01154124A (ja) | 1987-12-11 | 1989-06-16 | Seiko Epson Corp | アクティブマトリックス基板 |
JPH01194351A (ja) | 1988-01-29 | 1989-08-04 | Hitachi Ltd | 薄膜半導体装置 |
JPH02140915A (ja) | 1988-11-22 | 1990-05-30 | Seiko Epson Corp | 半導体装置の製造方法 |
US5147826A (en) | 1990-08-06 | 1992-09-15 | The Pennsylvania Research Corporation | Low temperature crystallization and pattering of amorphous silicon films |
JPH04170067A (ja) | 1990-11-01 | 1992-06-17 | Nippon Sheet Glass Co Ltd | Cmosトランジスタの製造方法 |
JP2846736B2 (ja) | 1990-11-30 | 1999-01-13 | シャープ株式会社 | 薄膜半導体装置 |
DE69128876T2 (de) | 1990-11-30 | 1998-08-06 | Sharp Kk | Dünnfilm-Halbleitervorrichtung |
US5246870A (en) | 1991-02-01 | 1993-09-21 | North American Philips Corporation | Method for making an improved high voltage thin film transistor having a linear doping profile |
US5521107A (en) | 1991-02-16 | 1996-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming a field-effect transistor including anodic oxidation of the gate |
JPH04282869A (ja) | 1991-03-11 | 1992-10-07 | G T C:Kk | 薄膜半導体装置の製造方法及びこれを実施するための装置 |
JPH04313272A (ja) | 1991-04-11 | 1992-11-05 | Seiko Epson Corp | 薄膜トランジスタの製造方法 |
US5306584A (en) | 1991-06-28 | 1994-04-26 | Texas Instruments Incorporated | Mask or wafer writing technique |
JP3103159B2 (ja) | 1991-07-08 | 2000-10-23 | 株式会社東芝 | 半導体装置 |
JPH0590589A (ja) | 1991-09-27 | 1993-04-09 | Sharp Corp | 薄膜トランジスタ及びその製造方法 |
JP3500157B2 (ja) | 1992-01-27 | 2004-02-23 | セイコーエプソン株式会社 | Mis型電界効果トランジスタの製造方法 |
GB9202693D0 (en) | 1992-02-08 | 1992-03-25 | Philips Electronics Uk Ltd | A method of manufacturing a large area active matrix array |
IL103566A (en) | 1992-10-27 | 1995-06-29 | Quick Tech Ltd | Active matrix of a display panel |
JPH06151828A (ja) | 1992-10-30 | 1994-05-31 | Toshiba Corp | 半導体装置及びその製造方法 |
US5643801A (en) | 1992-11-06 | 1997-07-01 | Semiconductor Energy Laboratory Co., Ltd. | Laser processing method and alignment |
TW226478B (en) | 1992-12-04 | 1994-07-11 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for manufacturing the same |
US5604360A (en) | 1992-12-04 | 1997-02-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor |
DE69434235T2 (de) | 1993-02-10 | 2005-12-08 | Seiko Epson Corp. | Aktivmatrixschaltkreisplatine und deren Herstellungsverfahren |
US5639698A (en) | 1993-02-15 | 1997-06-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor, semiconductor device, and method for fabricating the same |
US5275851A (en) | 1993-03-03 | 1994-01-04 | The Penn State Research Foundation | Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates |
TW241377B (ja) | 1993-03-12 | 1995-02-21 | Semiconductor Energy Res Co Ltd | |
US5625473A (en) | 1993-05-06 | 1997-04-29 | Sharp Kabushiki Kaisha | Liquid crystal display device with polymer walls and method for producing the same |
JP2860226B2 (ja) | 1993-06-07 | 1999-02-24 | シャープ株式会社 | 液晶表示装置およびその製造方法 |
US5488000A (en) | 1993-06-22 | 1996-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer |
TW357415B (en) | 1993-07-27 | 1999-05-01 | Semiconductor Engrgy Lab | Semiconductor device and process for fabricating the same |
US5477073A (en) | 1993-08-20 | 1995-12-19 | Casio Computer Co., Ltd. | Thin film semiconductor device including a driver and a matrix circuit |
JP3431033B2 (ja) | 1993-10-29 | 2003-07-28 | 株式会社半導体エネルギー研究所 | 半導体作製方法 |
TW272319B (ja) | 1993-12-20 | 1996-03-11 | Sharp Kk | |
KR950021242A (ko) | 1993-12-28 | 1995-07-26 | 김광호 | 다결정 실리콘 박막 트랜지스터 및 그 제조 방법 |
US5620906A (en) | 1994-02-28 | 1997-04-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device by introducing hydrogen ions |
JPH07249591A (ja) | 1994-03-14 | 1995-09-26 | Matsushita Electric Ind Co Ltd | 半導体薄膜のレーザーアニール方法及び薄膜半導体素子 |
GB9406900D0 (en) | 1994-04-07 | 1994-06-01 | Philips Electronics Uk Ltd | Manufacture of electronic devices comprising thin -film transistors |
KR0136066B1 (ko) | 1994-05-06 | 1998-04-24 | 한민구 | 오프셋구조로 이루어지는 박막 트랜지스터의 제조방법 |
JPH07335906A (ja) | 1994-06-14 | 1995-12-22 | Semiconductor Energy Lab Co Ltd | 薄膜状半導体装置およびその作製方法 |
US6337232B1 (en) | 1995-06-07 | 2002-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabrication of a crystalline silicon thin film semiconductor with a thin channel region |
JP3897826B2 (ja) * | 1994-08-19 | 2007-03-28 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型の表示装置 |
JP3442500B2 (ja) | 1994-08-31 | 2003-09-02 | 株式会社半導体エネルギー研究所 | 半導体回路の作製方法 |
JP3464287B2 (ja) | 1994-09-05 | 2003-11-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US5712191A (en) | 1994-09-16 | 1998-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device |
JP3778456B2 (ja) | 1995-02-21 | 2006-05-24 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型薄膜半導体装置の作製方法 |
JP3675886B2 (ja) | 1995-03-17 | 2005-07-27 | 株式会社半導体エネルギー研究所 | 薄膜半導体デバイスの作製方法 |
US5679588A (en) | 1995-10-05 | 1997-10-21 | Integrated Device Technology, Inc. | Method for fabricating P-wells and N-wells having optimized field and active regions |
JPH09270393A (ja) | 1996-03-29 | 1997-10-14 | Sanyo Electric Co Ltd | レーザー光照射装置 |
JP3597331B2 (ja) | 1996-10-24 | 2004-12-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP3645377B2 (ja) | 1996-10-24 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 集積回路の作製方法 |
JP3762002B2 (ja) * | 1996-11-29 | 2006-03-29 | 株式会社東芝 | 薄膜トランジスタ、及び液晶表示装置 |
JPH1197705A (ja) * | 1997-09-23 | 1999-04-09 | Semiconductor Energy Lab Co Ltd | 半導体集積回路 |
US6528397B1 (en) * | 1997-12-17 | 2003-03-04 | Matsushita Electric Industrial Co., Ltd. | Semiconductor thin film, method of producing the same, apparatus for producing the same, semiconductor device and method of producing the same |
KR100268895B1 (ko) * | 1997-12-27 | 2000-10-16 | 김영환 | 박막트랜지스터 및 이의 제조방법 |
KR100540644B1 (ko) | 1998-02-19 | 2006-02-28 | 삼성전자주식회사 | 마이크로 엑츄에이터 제조방법 |
JP4443646B2 (ja) | 1998-06-04 | 2010-03-31 | 東芝モバイルディスプレイ株式会社 | 多結晶半導体膜の製造方法 |
US7141821B1 (en) * | 1998-11-10 | 2006-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having an impurity gradient in the impurity regions and method of manufacture |
US6518594B1 (en) * | 1998-11-16 | 2003-02-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor devices |
US6410368B1 (en) | 1999-10-26 | 2002-06-25 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device with TFT |
JP2001127302A (ja) * | 1999-10-28 | 2001-05-11 | Hitachi Ltd | 半導体薄膜基板、半導体装置、半導体装置の製造方法および電子装置 |
KR100319895B1 (ko) * | 1999-12-03 | 2002-01-10 | 윤종용 | 완전 씨모스 에스램 셀 |
US6692999B2 (en) * | 2001-06-26 | 2004-02-17 | Fujitsu Limited | Polysilicon film forming method |
JP5057619B2 (ja) | 2001-08-01 | 2012-10-24 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP4209606B2 (ja) | 2001-08-17 | 2009-01-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP4709442B2 (ja) | 2001-08-28 | 2011-06-22 | 株式会社 日立ディスプレイズ | 薄膜トランジスタの製造方法 |
TWI282126B (en) | 2001-08-30 | 2007-06-01 | Semiconductor Energy Lab | Method for manufacturing semiconductor device |
US7317205B2 (en) | 2001-09-10 | 2008-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and method of manufacturing a semiconductor device |
US6700096B2 (en) | 2001-10-30 | 2004-03-02 | Semiconductor Energy Laboratory Co., Ltd. | Laser apparatus, laser irradiation method, manufacturing method for semiconductor device, semiconductor device, production system for semiconductor device using the laser apparatus, and electronic equipment |
US7474002B2 (en) * | 2001-10-30 | 2009-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having dielectric film having aperture portion |
JP3980466B2 (ja) | 2001-11-09 | 2007-09-26 | 株式会社半導体エネルギー研究所 | レーザー装置及びレーザー照射方法 |
TWI291729B (en) | 2001-11-22 | 2007-12-21 | Semiconductor Energy Lab | A semiconductor fabricating apparatus |
US7105048B2 (en) | 2001-11-30 | 2006-09-12 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation apparatus |
US7078322B2 (en) * | 2001-11-29 | 2006-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor |
US7214573B2 (en) | 2001-12-11 | 2007-05-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device that includes patterning sub-islands |
US7135389B2 (en) | 2001-12-20 | 2006-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Irradiation method of laser beam |
JP3992976B2 (ja) | 2001-12-21 | 2007-10-17 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP4141138B2 (ja) | 2001-12-21 | 2008-08-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP4011344B2 (ja) * | 2001-12-28 | 2007-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US6933527B2 (en) * | 2001-12-28 | 2005-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and semiconductor device production system |
-
2001
- 2001-12-28 JP JP2001401281A patent/JP4030758B2/ja not_active Expired - Fee Related
-
2002
- 2002-12-27 US US10/330,019 patent/US6911358B2/en not_active Expired - Lifetime
-
2005
- 2005-06-23 US US11/159,278 patent/US7129121B2/en not_active Expired - Fee Related
-
2006
- 2006-09-05 US US11/514,973 patent/US7635883B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006075569A1 (ja) * | 2005-01-11 | 2006-07-20 | Sharp Kabushiki Kaisha | 半導体薄膜の製造方法および半導体薄膜の製造装置 |
Also Published As
Publication number | Publication date |
---|---|
US7635883B2 (en) | 2009-12-22 |
US20040072411A1 (en) | 2004-04-15 |
US7129121B2 (en) | 2006-10-31 |
JP4030758B2 (ja) | 2008-01-09 |
US20070004104A1 (en) | 2007-01-04 |
US6911358B2 (en) | 2005-06-28 |
US20050245007A1 (en) | 2005-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4030758B2 (ja) | 半導体装置の作製方法 | |
JP3992976B2 (ja) | 半導体装置の作製方法 | |
JP4053412B2 (ja) | 半導体装置の作製方法 | |
JP3980466B2 (ja) | レーザー装置及びレーザー照射方法 | |
KR100862547B1 (ko) | 표시 장치 | |
JP4338934B2 (ja) | 配線の作製方法 | |
JP4011344B2 (ja) | 半導体装置の作製方法 | |
JP2004179474A6 (ja) | レーザー照射装置 | |
JP2004158720A6 (ja) | レーザー装置及びレーザー照射方法 | |
US7300516B2 (en) | Laser irradiation method and laser irradiation apparatus, and method for fabricating semiconductor device | |
JP2003152086A (ja) | 半導体装置 | |
JP2003243304A (ja) | 半導体装置の作製方法 | |
JP4030759B2 (ja) | 表示装置の作製方法 | |
JP4397582B2 (ja) | 半導体装置の作製方法 | |
JP2004193201A6 (ja) | レーザー照射方法 | |
JP2004200559A6 (ja) | レーザ照射方法および半導体装置の作製方法 | |
JP2004153022A6 (ja) | レーザ照射方法および半導体装置の作製方法 | |
JP2004153022A (ja) | レーザ照射方法および半導体装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041224 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041224 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070321 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071016 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071017 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131026 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |