JP4030759B2 - 表示装置の作製方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、各画素に薄膜トランジスタ（以下、ＴＦＴと表記する）を配置した、アクティブマトリクス型表示装置の作製方法に関する。特に、多結晶半導体膜を用いたＴＦＴを有する表示装置の作製方法に関する。
【０００２】
【従来の技術】
近年、アクティブマトリクス型表示装置の普及が進んでいる。アクティブマトリクス型表示装置において、マトリクス状に配置された複数の画素は、それぞれＴＦＴを有している。ＴＦＴは、各画素の電荷を制御する。こうして、アクティブマトリクス型表示装置は、画像の表示を行っている。
【０００３】
さらに最近では、多結晶半導体膜を用いたＴＦＴ（以下、多結晶ＴＦＴと表記する）に関する技術が発展してきている。多結晶ＴＦＴでは、非晶質半導体膜を用いたＴＦＴよりも移動度等の特性を高くすることができる。そのため、多結晶ＴＦＴを用いれば、画素を駆動する駆動回路を形成することができる。こうして多結晶ＴＦＴにより、画素を構成するＴＦＴ（画素ＴＦＴ）と、周辺回路とを同時形成することが可能となる。これによって、装置の小型化、低消費電力化に大きく貢献する。
【０００４】
以下に、多結晶ＴＦＴを用いて形成されたアクティブマトリクス型表示装置の例を挙げる。
【０００５】
その構成について、図６を用いて説明する。
【０００６】
図６（Ａ）は、アクティブマトリクス型表示装置の構成を示すブロック図である。
【０００７】
表示装置は、画素部６０６と、駆動回路（信号線駆動回路６０１、走査線駆動回路６０２）とを有する。画素部６０６には、複数の信号線６０４と、複数の走査線６０５と、複数の画素５００がマトリクス状に配置されている。画素部６０６の周辺には、信号線駆動回路６０１と、走査線駆動回路６０２が設けられている。信号線駆動回路６０１は、複数の信号線６０４に信号を入力する。走査線駆動回路６０２は、複数の走査線６０５に信号を入力する。
【０００８】
図６（Ｂ）に画素の構成の一例を示す。
【０００９】
画素５００は、第１のＴＦＴ（駆動ＴＦＴ５０６）と、第２のＴＦＴ（選択ＴＦＴ５０７）と、容量素子（保持容量５０８）と発光素子５０９とを有する。信号線５０４は複数の信号線６０４のうちの１本に相当する。また、走査線５０３は、複数の走査線６０５のうちの１本に相当する。
【００１０】
なお、発光素子５０９とは、流れる電流量に応じて輝度が変化する素子を示すものとする。このような素子としては、ＯＬＥＤ（Organic Light Emitting Diode）素子や、電界効果（FE）型素子のような電子源素子等が挙げられる。
【００１１】
図６（Ｂ）では、発光素子５０９は、ダイオードの記号で示すものとする。
【００１２】
図６（Ｂ）に示した画素の動作について説明する。
【００１３】
走査線５０３に入力された信号によって、選択ＴＦＴ５０７がオン状態となる。こうして、信号線５０４に入力された映像信号は、駆動ＴＦＴ５０６のゲート電極に入力される。入力された映像信号に応じて、駆動ＴＦＴ５０６のドレイン電流が定まる。駆動ＴＦＴ５０６のドレイン電流は、発光素子５０９に入力される。こうして、発光素子５０９には、入力された映像信号によって定まる電流値の電流が入力される。よって、発光素子５０９は、映像信号に応じた輝度で発光する。
【００１４】
以上が画素の動作に関する説明である。
【００１５】
上記構成の画素では、駆動ＴＦＴ５０６の特性が、画素間でばらつきを有する場合に問題が生じる。以下に、駆動ＴＦＴ５０６の特性がばらつく原因を示す。その後、駆動ＴＦＴ５０６の特性がばらつくことによって生じる問題について説明する。
【００１６】
始めに、画素間で駆動ＴＦＴ５０６の特性がばらつく原因を示す。その原因の１つは、各画素の駆動ＴＦＴ５０６で、チャネル領域の結晶性が異なるためである。なぜなら、ＴＦＴの特性は、チャネル領域を形成する多結晶半導体膜の結晶性に大きく左右されるからである。
【００１７】
画素間で、駆動ＴＦＴ５０６のチャネル領域の結晶性がばらつく原因を、以下に説明する。各画素の駆動ＴＦＴ５０６は、多結晶ＴＦＴによって形成されている。ここで、多結晶ＴＦＴのチャネル領域を形成する多結晶半導体膜は、非晶質半導体膜を結晶化することによって作製される。そのため、結晶化の手法に応じて、異なった結晶性を有する膜が得られる。また得られた多結晶半導体膜の結晶性は、位置によっても異なる。よって、画素間で、駆動ＴＦＴ５０６のチャネル領域の結晶性がばらつくのである。
【００１８】
次に、駆動ＴＦＴ５０６の特性がばらつくことによって生じる問題について説明する。
【００１９】
このとき、同じ輝度を表現する映像信号が、複数の画素に入力される場合に注目する。すると、同じ映像信号が入力された駆動ＴＦＴ５０６でも、流れるドレイン電流が異なってしまう。そのため、各画素で発光素子５０９に入力される電流値がばらつく。こうして、画素間で発光素子５０９の輝度がバラついてしまう。このように、画像の表示にムラが生じる。
【００２０】
そこで、画像ムラをなくすため、駆動ＴＦＴ５０６の特性を揃える必要がある。
【００２１】
そこで、駆動ＴＦＴ５０６の特性ばらつきを低減するため、次のような対策が提案されている。この手法は、特開平２０００―２２１９０３に記載されている。
【００２２】
駆動ＴＦＴ５０６を複数のＴＦＴの並列接続によって形成する。これにより、駆動ＴＦＴ５０６の特性を、並列に接続した複数のＴＦＴによって平均化する。こうして、画素間での駆動ＴＦＴ５０６のばらつきを低減している。
【００２３】
【発明が解決しようとする課題】
各画素において駆動ＴＦＴを、複数のＴＦＴの並列接続によって構成する場合でも、駆動ＴＦＴの特性ばらつきを十分に抑えることは困難である。それは、１つの駆動ＴＦＴを構成する複数のＴＦＴ間の特性のばらつきが、大きい場合である。
【００２４】
本発明は、各画素の駆動ＴＦＴの特性ばらつきを低減することを課題とする。こうして、表示ムラが少ない表示装置の作製方法を提供することを課題とする。
【００２５】
【課題を解決するための手段】
本発明では、駆動ＴＦＴの特性を揃えるため、以下の手段を用いた。
【００２６】
各画素の駆動ＴＦＴそれぞれを、独立した複数のチャネル領域を有する構成とする。ここで、複数のチャネル領域は、ソース領域とドレイン領域の間に、並列に設けられている。以下、この構成のＴＦＴを、マルチチャネル型ＴＦＴと呼ぶことにする。これらの各チャネル領域の結晶性を揃える。
【００２７】
ここで、特定の部分の結晶性を揃えるまたは向上させることが可能な、多結晶膜の作製方法を用いる。こうして得られた多結晶膜の結晶性の揃った（向上した）部分に、マルチチャネル型ＴＦＴの各チャネル領域が配置されるようにパターニングを行う。
【００２８】
こうして、各画素の駆動ＴＦＴの特性ばらつきを低減することができる。
【００２９】
ここで、駆動ＴＦＴとは、各画素において、発光素子に流れる電流量を変化させるＴＦＴを示す。駆動ＴＦＴのゲート電極には、映像信号に対応した信号が入力される。また、駆動ＴＦＴのドレイン電流が発光素子に入力される。
【００３０】
また、発光素子５０９とは、流れる電流量に応じて輝度が変化する素子を示すものとする。このような素子としては、ＯＬＥＤ（Organic Light Emitting Diode）素子や、電界効果（FE）型素子のような電子源素子等が挙げられる。
【００３１】
以上が、本発明の表示装置の作製方法の基本的な説明である。
【００３２】
以下に、特定の部分の結晶性を揃えることが可能な、多結晶膜の作製方法について、説明する。また、そうして得られた多結晶膜の結晶性の揃った（向上した）部分に、各チャネル領域を配置する手法について説明する。
【００３３】
始めに、特定の部分の結晶性を揃えることが可能な、多結晶膜の作製方法について、概要を説明する。
【００３４】
本発明において、多結晶膜の作製方法は、大きく分けて２種類ある。
【００３５】
第１の手法（多結晶膜の第１の作製方法）は、半導体膜をパターニングし、第１の形状の島状半導体層（サブアイランド）を作製した後、連続発振のレーザを用いたレーザアニールによって結晶化を行う手法である。第１の形状の島状半導体層（サブアイランド）の形状と、レーザの走査方向とを定めることによって、得られる多結晶膜の特定の部分の結晶性を揃えることができる。
【００３６】
第２の手法（多結晶膜の第２の作製方法）は、凹凸パターン（以下、レリーフと表記）を有する下地上に半導体膜を形成し、連続発振のレーザを用いたレーザアニールによって結晶化を行う手法である。この手法では、結晶化前の半導体膜を周期的に歪んだ構造とすることが出来る。これによって、結晶化の際の半導体膜中の歪みを、特定の部分に集中させることが出来る。こうして、得られる多結晶膜の特定の部分の結晶性を向上させることができる。
【００３７】
以上が、多結晶膜の作製方法の概要である。次いで、多結晶膜の第１の作製方法と多結晶膜の第２の作製方法に共通な、基本的な手法について説明する。その後、それぞれに手法において、多結晶膜の特定の部分の結晶性を揃える手法、及び、結晶性の揃った（向上した）部分に駆動ＴＦＴのチャネル領域を配置する手法について説明する。
【００３８】
以下に、多結晶膜の第１の作製方法と多結晶膜の第２の作製方法に共通な、基本的な手法について説明する。
【００３９】
始めに、絶縁表面を有する基板上に半導体膜を成膜する。半導体膜をレーザアニ−ルする。連続発振のレーザを集光し、ビームスポットを形成する。ビームスポットを、半導体膜が形成された基板上において走査する。こうして、レーザ光を基板上に連続的に照射する。なお、半導体膜は非晶質半導体膜であっても良いし、微結晶半導体膜、結晶性半導体膜であっても良い。
【００４０】
なお、連続発振のレーザとしては、例えば、ＹＡＧレーザ、ＹＶＯ₄レーザ、ＹＬＦレーザ、ＹＡｌＯ₃レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザまたはＮｄ:ＹＶＯ₄レーザから選ばれた一種または複数種を用いることができる。具体的には、Ｎｄ:ＹＶＯ₄レーザ（基本波１０６４[nm]）の第２高調波（５３２[nm]）や第３高調波（３５５[nm]）を用いることができる。
【００４１】
レーザが照射された部分の半導体膜には、レーザの走査方向（ビームスポットの走査方向）に延在した結晶粒が形成される。
【００４２】
以上が、多結晶膜の作製方法の基本的な手法についての説明である。
【００４３】
次いで、それぞれに手法において、多結晶膜の特定の部分の結晶性を揃える手法、及び、結晶性の揃った部分に駆動ＴＦＴのチャネル領域を配置する手法について説明する。
【００４４】
始めに、多結晶膜の第１の作製方法において、多結晶膜の特定の部分の結晶性を揃える手法、及び、結晶性の揃った部分に駆動ＴＦＴのチャネル領域を配置する手法について説明する。
【００４５】
まず、特定の部分の結晶性が揃った多結晶膜の作製方法について説明する。
【００４６】
始めに、絶縁表面を有する基板上に半導体膜を成膜する。この半導体膜を、所定の形状にパターニングし、第１の形状の島状半導体層（以下、サブアイランドと表記する）を形成する。なお、半導体膜は非晶質半導体膜であっても良いし、微結晶半導体膜、結晶性半導体膜であっても良い。
【００４７】
この第１の形状の島状半導体層を、前述した多結晶膜の作製方法の基本的な手法に従って、レーザアニ−ルする。
【００４８】
第１の形状の島状半導体層の一部にビームスポットが達してから、第１の形状の島状半導体層上をビームスポットが移動する。こうして、第１の形状の島状半導体層にレーザ光が照射される。
【００４９】
第１の形状の島状半導体層中の結晶粒は、最初にレーザ光が照射された領域から順に、成長する。そこで、第１の形状の島状半導体層（サブアイランド）の形状と、レーザの走査方向とを定めることによって、特定の部分の結晶性を揃えた多結晶膜を形成することができる。
【００５０】
なおこのように、半導体膜を所定の形状にパターニングした後、結晶化を行うことによって、結晶化に伴う、半導体膜中の応力を緩和することができる。こうして、結晶化された半導体膜の膜剥がれを防ぐことが出来る。
【００５１】
ここで、多結晶膜の第１の作製方法において、第１の形状の島状半導体層（サブアイランド）の形状と、レーザの走査方向とを定める手法について詳細に説明する。
【００５２】
簡単のため、１画素の駆動ＴＦＴに注目し説明を行う。
【００５３】
レーザ光の走査方向と、サブアイランドの形状を次のように定める。レーザ光の走査により、ビームスポットがサブアイランドに達したときに、ビームスポットとサブアイランドが基板と垂直な方向から見て複数点で接するように、レーザ光を走査する。例えば、基板上から見てサブアイランドの形状が多角形状である場合に注目する。このとき、最初にサブアイランドが有する複数の角とビームスポットとが接するように、レーザ光を走査する。なお、基板上から見てサブアイランドの端部の一部または全てが曲線を描いている場合も、ビームスポットとサブアイランドの曲線を描いている複数の各部分とが、最初に複数の点で接するようにする。
【００５４】
ここで、１つの接点からレーザ光の照射が開始されると、該接点を含めた近傍から（１００）面の配向を有する結晶が成長を開始する。また、レーザ光の走査経路に従って各複数点から結晶が成長する。以下、結晶が成長し始める複数の接点を、結晶化開始点と呼ぶことにする。
【００５５】
各結晶化開始点からのレーザの走査経路上では、（１００）面の配向率が高く、結晶粒が大きくなって、結晶性が高められる。一方、各結晶化開始点からのレーザの走査経路上より、離れた部分では、比較的結晶粒が小さく、配向も揃っていない。
【００５６】
このように、各結晶化開始点からのレーザの走査経路上では、結晶性を揃えることができる。こうして、結晶化開始点と、レーザの走査方向を定めることで、多結晶膜の特定の部分の結晶性を揃えることができる。
【００５７】
多結晶膜の作製方法についての具体例を示す。図１（Ａ）〜図１（Ｃ）を用いて説明する。
【００５８】
図１（Ａ）に示すように、基板１００上に、サブアイランド１０１を形成する。サブアイランド１０１は、基板１００上から見て多角形状である。
【００５９】
図１（Ａ）に示したような形状のサブアイランド１０１上に、レーザ光を照射する手法を図１（Ｂ）に示す。連続発振のレーザを集光し、ビームスポット１０２を形成する。ここでは、ビームスポット１０２は、矩形状とした。
【００６０】
始め、ビームスポットは、１０２（ｔ１）の位置にあった。これを走査する。こうして、ビームスポットは、１０２（ｔ２）の位置において、サブアイランド１０１が有する複数の点１０３ａ〜１０３ｄと接する。１０３ａ〜１０３ｄが結晶化開始点に相当する。こうして、サブアイランド１０１にレーザ光が照射される。
【００６１】
ここで、ビームスポット１０２の幅とは、レーザの走査方向と垂直な方向における、ビームスポットの長さを意味する。ビームスポット１０２の幅を図中、ビーム幅Ｗ_Bで示した。ビーム幅Ｗ_Bは、適宜定めることができる。
【００６２】
なおここでは簡単のため、ビームスポット１０２が、サブアイランド１０１全体に照射されるように、ビーム幅Ｗ_Bを設定した。
【００６３】
また、レーザ光のビームスポットにおけるエネルギー密度は、一般的には完全に均一ではなく、ビームスポット内の位置によりその高さが変わる。ここでは簡単のため、ビームスポット１０２中どの点においても、そのエネルギー密度はほぼ均一で、かつ、結晶化を行う上で十分な値に保たれているとする。
【００６４】
更に、簡単のため、レーザ走査方向は、ビームスポット１０２の長軸方向に対して、垂直方向であるとする。
【００６５】
図１（Ｃ）に、図１（Ｂ）の結晶化によって得られた多結晶膜の結晶性を模式的に示す。各結晶化開始点１０３ａ〜１０３ｄからのレーザの走査経路上付近を、領域Ａで示す。各結晶化開始点１０３ａ〜１０３ｄからのレーザの走査経路上から離れた領域を、領域Ｂ及び領域Ｄで示す。
【００６６】
領域Ａでは、（１００）面の配向率が高く、レーザ走査方向に延在した比較的大きな結晶粒が形成される。また、領域Ｂ及び領域Ｄでは、比較的結晶粒が小さい。特に、領域Ｂでは、結晶化開始点１０３ａ〜１０３ｄを含む角それぞれから、成長し始めた結晶粒の間の領域となるため、結晶粒は小さい。
【００６７】
このように、サブアイランド１０１が有する複数の点（結晶化開始点）１０３ａ〜１０３ｄと、レーザの走査方向を定めることで、結晶性の揃った領域Ａが得られる。
【００６８】
以上が、多結晶膜の第１の作製方法についての説明である。
【００６９】
次いで、多結晶膜の第１の作製方法によって得られた、多結晶膜の結晶性の揃った部分に、各チャネル領域を配置する手法について説明する。
【００７０】
サブアイランドをパターニングして、ＴＦＴのソース領域、ドレイン領域、チャネル領域となる半導体層（以下、アイランドと表記する）を、形成する。アイランドをパターニングする際に、サブアイランド中の結晶性が揃っている部分が、チャネル領域となる部分に相当するようにする。
【００７１】
多結晶膜の結晶性の揃った部分に、各チャネル領域を配置する手法についての具体例を示す。図１（Ｄ）、図１（Ｅ）を用いて説明する。
【００７２】
図１（Ｄ）に、サブアイランド１０１からアイランド１０４のパターニングの仕方を示す。なお、図１（Ｄ）において、図１（Ｃ）と同じ部分の説明は省略する。
【００７３】
図１（Ｄ）に示すようにパターニングを行い、アイランド１０４を形成する。このアイランド１０４を用いて駆動ＴＦＴ１１０を作製した例を図１（Ｅ）に示す。
【００７４】
図１（Ｅ）において、アイランド１０４には不純物元素がドープされ、ソース領域、ドレイン領域等が形成されている。また、アイランド１０４上には、ゲート電極１０６、端子１０５ａ、１０５ｂが形成される。端子１０５ａと端子１０５ｂの一方は、コンタクトホール１０７によって、アイランド１０４のソース領域と接続される。もう一方は、コンタクトホール１０７によって、アイランド１０４のドレイン領域と接続される。また、ゲート電極１０６と重なったアイランド１０４の部分が、チャネル領域に相当する。このチャネル領域は、図１（Ｄ）中において、領域Ａの部分によって形成する。
【００７５】
ここで、領域Ａの結晶性は揃っている。よって、マルチチャネル型ＴＦＴである駆動ＴＦＴ１１０のチャネル領域の結晶性を揃えることができる。
【００７６】
ここまでは、１つの画素の駆動ＴＦＴに注目して説明を行った。なお、複数の画素それぞれについても同様の手法によって、それぞれ駆動ＴＦＴを作製する。
【００７７】
以上が、多結晶膜の結晶性の揃った部分に、各チャネル領域を配置する手法についての説明である。これで、多結晶膜の第１の作製方法の説明を終わる。
【００７８】
次いで、多結晶膜の第２の作製方法において、多結晶膜の特定の部分の結晶性を向上させる手法、及び、結晶性の向上した部分に駆動ＴＦＴのチャネル領域を配置する手法について説明する。
【００７９】
まず、特定の部分の結晶性を向上させた多結晶膜の作製方法について説明する。
【００８０】
始めに、絶縁表面を有する基板上に、凹凸パターン（レリーフ）を形成する。その後、半導体膜を成膜する。なお、半導体膜は非晶質半導体膜であっても良いし、微結晶半導体膜、結晶性半導体膜であっても良い。
【００８１】
この半導体層を、前述した多結晶膜の作製方法の基本的な手法に従って、レーザアニ−ルする。
【００８２】
ここで、基板上の凹凸パターン（レリーフ）の形状と、レーザの走査方向とを定めることによって、多結晶膜の特定の部分の結晶性を向上させることができる。
【００８３】
次いで、基板上の凹凸パターン（レリーフ）の形状と、レーザの走査方向とを定める手法について詳細に説明する。
【００８４】
簡単のため、１画素の駆動ＴＦＴに注目し説明を行う。
【００８５】
具体例を図１６（Ａ）〜図１６（Ｃ）に示す。
【００８６】
図１６（Ａ）に示すように、基板１６００上に、凹凸パターン（レリーフ）１６０２を形成する。この凸部を、１６０１a〜１６０１ｄで示す。各凸部は、短冊状をしている。この上に、半導体膜１６０３を形成する。
【００８７】
図１６（Ａ）に示したような形状の半導体膜１６０３上に、レーザ光を照射する手法を図１６（Ｂ）に示す。連続発振のレーザを集光し、ビームスポット１６０２を形成する。ここでは、ビームスポット１６０２は、矩形状とした。
【００８８】
始め、ビームスポットは、１６０２（ｔ１）の位置にあった。これを図中、白矢印の方向に走査する。つまり、レーザ走査方向は、短冊状の凸部の長軸方向に平行な方向とする。こうして、半導体膜１６０３にレーザ光を照射する。
【００８９】
ここで、ビームスポット１６０２の幅とは、レーザの走査方向と垂直な方向における、ビームスポットの長さを意味する。ビームスポット１６０２の幅を図中、ビーム幅Ｗ_Bで示した。ビーム幅Ｗ_Bは、適宜定めることができる。
【００９０】
なお、ビームスポット１６０２が、凸部１６０１a〜１６０１ｄに照射されるように、ビーム幅Ｗ_Bを設定した。
【００９１】
また、レーザ光のビームスポットにおけるエネルギー密度は、一般的には完全に均一ではなく、ビームスポット内の位置によりその高さが変わる。ここでは簡単のため、ビームスポット１６０２中どの点においても、そのエネルギー密度はほぼ均一で、かつ、結晶化を行う上で十分な値に保たれているとする。
【００９２】
更に、簡単のため、レーザ走査方向は、ビームスポット１６０２の長軸方向に対して、垂直方向であるとする。
【００９３】
図１６（Ｃ）に、図１６（Ｂ）の結晶化によって得られた多結晶膜の結晶性を模式的に示す。矩形状の凸部１６０１ａ〜１６０１ｄの上面の部分を、領域Ｇで示す。また、各凸部１６０１ａ〜１６０１ｄの間の領域を、領域Ｈで示す。
【００９４】
領域Ｇでは、（１００）面の配向率が高く、レーザ走査方向に延在した比較的大きな結晶粒が形成される。また、領域Iでは、レーザの軌跡のエッジ１６１５付近に相当するため、粒径の小さな結晶粒が形成される。
【００９５】
このように、基板上の凹凸パターン（レリーフ）の形状と、レーザの走査方向を定めることで、結晶性の向上した領域Ｇが得られる。
【００９６】
以上が、多結晶膜の第２の作製方法についての説明である。
【００９７】
次いで、多結晶膜の第２の作製方法によって得られた、多結晶膜の結晶性の向上した部分に、各チャネル領域を配置する手法について説明する。
【００９８】
結晶化された半導体膜をパターニングして、ＴＦＴのソース領域、ドレイン領域、チャネル領域となる半導体層（以下、アイランドと表記する）を、形成する。アイランドをパターニングする際に、半導体膜中の結晶性が向上した部分が、チャネル領域となる部分に相当するようにする。
【００９９】
多結晶膜の結晶性の向上した部分に、各チャネル領域を配置する手法についての具体例を示す。図１６（Ｄ）、図１６（Ｅ）を用いて説明する。
【０１００】
図１６（Ｄ）に、半導体膜１６０３からアイランド１６０４のパターニングの仕方を示す。なお、図１６（Ｄ）において、図１６（Ｃ）と同じ部分の説明は省略する。
【０１０１】
図１６（Ｄ）に示すようにパターニングを行い、アイランド１６０４を形成する。このアイランド１６０４を用いて駆動ＴＦＴ１６１０を作製した例を図１６（Ｅ）に示す。
【０１０２】
図１６（Ｅ）において、アイランド１６０４には不純物元素がドープされ、ソース領域、ドレイン領域等が形成されている。また、アイランド１６０４上には、ゲート電極１６０６、端子１６０５ａ、１６０５ｂが形成される。端子１６０５ａと端子１６０５ｂの一方は、コンタクトホール１６０７によって、アイランド１６０４のソース領域と接続される。もう一方は、コンタクトホール１６０７によって、アイランド１６０４のドレイン領域と接続される。また、ゲート電極１０６と重なったアイランド１６０４の部分が、チャネル領域に相当する。このチャネル領域は、図１６（Ｄ）中において、領域Ｇの部分に形成する。
【０１０３】
ここで、領域Ｇの結晶性は向上している。よって、マルチチャネル型ＴＦＴである駆動ＴＦＴ１６１０のチャネル領域の結晶性を揃えることができる。なお、各チャネル領域において、キャリアの移動方向がレーザ走査方向と平行になるようにする。
【０１０４】
なお、図１６では、４つの独立したチャネル領域を有するマルチチャネル型ＴＦＴを作製した例を示した。しかし、本実施の形態は、任意の数の独立したチャネル領域を有する駆動ＴＦＴに適用することが可能である。
【０１０５】
ここまでは、１つの画素の駆動ＴＦＴに注目して説明を行った。なお、複数の画素それぞれについても同様の手法によって、それぞれ駆動ＴＦＴを作製する。
【０１０６】
以上が、多結晶膜の結晶性の揃った部分に、各チャネル領域を配置する手法についての説明である。これで、多結晶膜の第２の作製方法の説明を終わる。
【０１０７】
本発明ではこうして、各画素の駆動ＴＦＴそれぞれのチャネル領域の結晶性を、揃える（向上させる）ことができる。こうして、画素間で駆動ＴＦＴの特性ばらつきを低減することができる。よって、表示ムラが少ない表示装置を提供することができる。
【０１０８】
本発明の表示装置の作製方法は、
絶縁表面を有する基板上に、半導体膜を成膜し、
前記半導体膜をパターニングし、複数の凸部を有する第１の形状の島状半導体層を形成し、
連続発振のレーザ光を集光して、照射面における断面形状が線状となるレーザ光を、前記複数の凸部の頂角を形成する辺と交差する１方向に走査し、前記第１の形状の島状半導体層を結晶化させ、
前記結晶化させた第１の形状の島状半導体層から、前記複数の凸部の先端それぞれより前記１方向に位置する複数の第１の領域を含み、且つ、前記複数の第１の領域を並列に接続する第２の領域と第３の領域とを含む、第２の形状の島状半導体層をパターニング形成し、
前記複数の第１の領域と絶縁膜を介して交差するゲート電極を形成し、前記第２の領域及び前記第３の領域に、不純物元素を添加して、ソース領域及びドレイン領域を形成してＴＦＴを作製することを特徴としている。
【０１０９】
本発明の表示装置の作製方法は、
ストライプ状の複数の凸部を有する絶縁表面を形成し、
前記絶縁表面上に、半導体膜を成膜して、前記半導体膜を凹凸を有する形状とし、
連続発振のレーザ光を集光して、照射面における断面形状が線状となるレーザ光を、前記半導体膜上において、前記複数の凸部に沿った方向に走査し、前記半導体膜を結晶化させ、
前記結晶化させた半導体膜から、複数の平坦な第１の領域を含み、且つ、前記平坦な領域を並列に接続する第２の領域と第３の領域とを含む、島状半導体層をパターニング形成し、
前記複数の第１の領域と絶縁膜を介して交差するゲート電極を形成し、前記第２の領域及び前記第３の領域に、不純物元素を添加して、ソース領域及びドレイン領域を形成してＴＦＴを作製することを特徴としている。
【０１１０】
【発明の実施の形態】
（実施の形態１）
本実施の形態では、多結晶膜の第１の作製方法を用いて駆動ＴＦＴを作製する場合の説明を行う。特に、サブアイランドの形成の手法、レーザアニ−ルの手法、アイランドの形成の手法に関する詳細な説明をする。
【０１１１】
まず、その概要を述べる。
【０１１２】
半導体膜をパターニングし、サブアイランドを形成する。ここで、サブアイランドが形成された位置に合せて、レーザの照射位置を制御する必要がある。そこで、サブアイランドのパターニングと同時に、マーカを作製する。このマーカによって、レーザの照射位置を合せる。
【０１１３】
また、サブアイランドの形状は、レーザの走査方向、駆動ＴＦＴのチャネル領域の配置を考慮し定める。
【０１１４】
以上が、本実施の形態の概要である。以下に、サブアイランドの形成の手法及びレーザの位置合わせ用のマーカの作製方法について説明する。その後、レーザの照射方法について説明する。
【０１１５】
始めに、サブアイランドの形成の手法及びレーザの位置合せ用のマーカの作製方法について説明する。説明には、図２を用いる。
【０１１６】
図２（Ａ）に示すように、絶縁表面を有する基板２００上に、半導体膜２０１を形成する。半導体膜は、非晶質半導体膜であっても良いし、微結晶半導体膜、結晶性半導体膜であっても良い。
次いで、図２（Ｂ）に示すように、半導体膜２０１をパターニングし、サブアイランド１０１とマーカを作製する。
【０１１７】
このようにして作製するサブアイランドの形状の定め方について説明する。サブアイランドの形状は、レーザの走査方向、駆動ＴＦＴのチャネル領域の配置を考慮し定める。説明には、図２（Ｃ）を用いる。
【０１１８】
図２（Ｃ）に示すレーザ走査方向に、レーザアニ−ルされるサブアイランド１０１は、複数の結晶化開始点２０２ａ〜２０２ｄを有する。
【０１１９】
結晶化開始点２０２ａ〜２０２ｄとは、サブアイランド１０１を、サブアイランド１０１が形成された基板に垂直な方向からみた場合の、サブアイランド１０１の凸部の先端に相当する。
【０１２０】
これらの結晶化開始点は、レーザ走査方向に対してほぼ垂直方向に並んでいる。なお、図２では、４つの結晶化開始点を有するサブアイランドを例として示したが、これに限定されない。本発明には、任意の数の結晶化開始点を有するサブアイランドを適用することができる。
【０１２１】
ここで、レーザアニ−ルされたサブアイランド内の結晶性について説明する。なお、図２（Ｃ）において、サブアイランドの幅Ｗｓは、ビーム幅Ｗ_Bより小さいとする。こうして、サブアイランド１０１全体に、所定のエネルギー密度でレーザを照射する場合を想定する。
【０１２２】
各結晶化開始点２０２ａ〜２０２ｄからのレーザ走査経路上付近（以下、大粒径結晶形成領域と表記する）には、結晶粒が比較的大きく、配向の揃った結晶粒が形成される。一方、各結晶化開始点２０２ａ〜２０２ｄからのレーザ走査経路上から離れた部分では、比較的結晶粒が小さく、配向も揃っていない。
【０１２３】
この大粒径形成領域に、マルチチャネル型である駆動ＴＦＴの各チャネル領域が配置されるようにアイランド１０４をパターニングする。また、各チャネル領域において、キャリアの移動方向がレーザ走査方向と平行になるようにする。
【０１２４】
なお、結晶化開始点２０２ａ〜２０２ｄそれぞれに対応する、サブアイランドの凸部の角度θを、１８０度以下とする必要がある。こうして、結晶化開始点２０２ａ〜２０２ｄから順に、レーザが照射されるようにする。角度θは、好ましくは、６０度以上１２０度未満とする。
【０１２５】
ここで、駆動ＴＦＴの各チャネル領域のチャネル幅をＷｓｔとする。また、サブアイランド１０１において、各結晶化開始点２０２ａ〜２０２ｄに対して最も窪んでいる点をＰとする。点Ｐ間、または点Ｐとサブアイランド１０１のエッジとの間の距離を、全て同じ幅Ｗｓｓとする。ＷｓｔとＷｓｓとの比は設計者が適宜設定することができる。なお、３Ｗ_ST≒Ｗ_SSとするのが望ましい。
【０１２６】
ここで、マルチチャネル型ＴＦＴである駆動ＴＦＴの実効チャネル幅は、Ｗｓｔの４倍となる。なお、一般にｎ（ｎは自然数）個の結晶化開始点を有するサブアイランドでは、実効チャネル幅はＷｓｔのｎ倍となる。
【０１２７】
以上が、サブアイランドの形状の定め方について説明であった。これで、サブアイランドの形成の手法及びレーザの位置合せ用のマーカの作製方法について説明を終わる。
【０１２８】
次いで、レーザの照射方法について説明する。始めに、レーザの種類及びレーザ光を集光して形成するビームスポットの形状について説明する。その後、ビームスポットの走査方法について説明する。
【０１２９】
始めに、レーザの種類及びレーザ光を集光して形成するビームスポットの形状について説明する。説明には、図３を用いる。
【０１３０】
始めに、サブアイランド１０１にレーザを照射する手法について説明する。説明には、図３（Ａ）を用いる。レーザ３１０から出力された光は、光学系３１１を介して、集光される。こうして、ビームスポット３１２が形成される。ビームスポット３１２を走査することによって、レーザが基板３００上に形成されたサブアイランド３０４に照射される。
【０１３１】
なお、レーザ３１０としては、連続発振のレーザを用いる。例えば、ＹＡＧレーザ、ＹＶＯ₄レーザ、ＹＬＦレーザ、ＹＡｌＯ₃レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザまたはＮｄ:ＹＶＯ₄レーザから選ばれた一種または複数種を用いることができる。具体的には、Ｎｄ:ＹＶＯ₄レーザ（基本波１０６４[nm]）の第２高調波（５３２[nm]）や第３高調波（３５５[nm]）を用いることができる。
【０１３２】
ビームスポット３１２が移動した軌跡を、図中、斜線で示す。この軌跡のエッジ部分を、３０３で示す。この軌跡の部分に配置されたサブアイランド３０４に、レーザが照射される。
【０１３３】
次いで、ビームスポット３１２の形状について説明する。ビームスポット３１２は、光学系３１１によって、任意の形状とすることが出来る。例えば、矩形状、線状等、楕円状とすることが出来る。
【０１３４】
ここで、ビームスポット３１２内のエネルギー分布について説明する。図３（Ｂ）に、ビームスポット３１２の長軸方向のエネルギー分布を示す。図３（Ｂ）中、ビームスポット３１２の長軸方向を横軸で示す。
【０１３５】
一般に、ビームスポットの中心Ｏ部分では、エネルギー密度が高い。また、ビームスポットの周辺部分では、エネルギー密度が小さくなる。サブアイランド３０４を構成する半導体膜の結晶化を行うのに必要なエネルギー密度を、Ｅ_minと表記する。つまり、ビーム幅Ｗ_Bに対して、幅Ｗ_BEの部分のみが、サブアイランド３０４を十分に結晶化することが可能であるとする。
【０１３６】
そこで、ビームスポット３１２の周辺のエネルギー密度が小さな部分を、スリットによって遮ってもよい。
【０１３７】
図３（Ｃ）にスリットを用いる際の構成について説明する。光学系３１１から出力された光を、スリット３１４を介して、サブアイランド３０４に照射する。このとき、ビーム幅をＷ _S で示した。なお実際には、基板３００上に照射されるビームスポット３１２の幅は、スリットを通過した後の光の回り込みによって、スリットの幅より若干大きくなっている。
【０１３８】
なお、スリットの大きさは、ビームスポット形状及びビームスポット内のエネルギー密度の分布に応じて、適宜設定することが可能である。
【０１３９】
次に、ビームスポットの走査方法について説明する。説明には、図４を用いる。
【０１４０】
基板４００上に、全ての画素に対応する複数のサブアイランド４０１が形成されている。これら複数のサブアイランド４０１それぞれより、１画素の駆動ＴＦＴが形成されるものとする。なお実際には、画素を構成するその他の素子も、同じサブアイランドを用いて形成することが可能である。
【０１４１】
複数のサブアイランド４０１に、レーザを照射する手法について説明する。図３に示した手法でビームスポット４４４を形成する。ビームスポット４４４を、走査することによって、サブアイランド４０１にレーザを照射する。
【０１４２】
ここで、ビーム幅Ｗ_Bは、一般に基板４００の幅より狭い。よって、複数のサブアイランドにレーザを照射するためには、ビームスポットを複数回走査する必要がある。
【０１４３】
複数のサブアイランドの配置と、レーザの走査方法の関係の例を図４（Ａ）〜図４（Ｂ）に示す。
【０１４４】
まず、レーザの基本的な走査方法について説明する。
【０１４５】
ビームスポット４４４は、始め４４４（ｔ１）の位置にあるとする。この位置からビームスポット４４４を、図中、白矢印の方向（レーザ走査方向）に、基板を走査する。基板４００の端から端まで走査する。以下、この走査を、スキャンと呼ぶことにする。こうして、４４４（ｔ２）の位置まで走査される。次いで、ビームスポット４４４を距離ｄずらす。ビームスポット４４４をｄだけずらす方向は、レーザ走査方向に対して垂直な方向とすることが出来る。図４（A）において、この間隔ｄをピッチと表記する。
【０１４６】
ここでは、ピッチｄは、ビーム幅Ｗ_B以上に設定されている。
【０１４７】
こうして、ビームスポット４４４を（ｔ３）の位置まで走査する。この後、図中、白矢印の方向（レーザ走査方向）に基板４００の端から端までビームスポット４４４を走査（スキャン）する。こうして、４４４（ｔ４）の位置まで走査される。この際の走査方向は、４４４（ｔ１）から４４４（ｔ２）への走査方向に対して逆の方向となっている。同様の動作を繰り返し、レーザを、基板４００全体に照射することができる。
【０１４８】
なお、基板４００を移動させることによって、相対的にビームスポット４４４を移動させ、レーザを走査しても良い。なお、基板４００は移動させず、光学系によってビームスポット４４４を走査する手法を用いてもよい。
【０１４９】
ここで、レーザ走査方向が逆になれば、サブアイランドの形状もそれに合わせて変化させる必要がある。ただし、レーザ走査方向から見たサブアイランドの形状は、全ての画素に対応するサブアイランドに対して、同様となるようにする。また、これらのサブアイランドそれぞれにおいて、アイランドをパターニングする手法も、サブアイランドの形状に対して、同様となるようにする。
【０１５０】
以上がレーザの基本的な走査方法である。
【０１５１】
次いで、レーザを走査する手法において、その走査方法の例を示す。
【０１５２】
図４（A）では、１スキャンによって、サブアイランドの１列にレーザが照射される手法を示す。この手法では、レーザの走査方向に対して垂直な方向に隣り合うサブアイランドでは、レーザ走査方向が異なる。そのため、レーザの走査方向に対して垂直な方向に隣り合うサブアイランド間では、サブアイランドの形状が異なる。
【０１５３】
図４（Ｂ）では、１スキャンによって、サブアイランドの２列分に、レーザが照射される手法を示す。この手法では、サブアイランド２列毎に、レーザ走査方向が異なる。そのため、サブアイランド２列毎では、サブアイランドの形状が異なる。
【０１５４】
ここで、軌跡のエッジ部分が、サブアイランド４０１中を横切らないようにする必要がある。特に、サブアイランド４０１中、アイランドが形成される部分を横切らないようにする必要がある。これは、軌跡のエッジ部分では、粒径の小さな結晶粒が形成され、また、粒界の界面に沿って、突起した部分（リッジ）が生じるためである。これを考慮し、ビーム幅Ｗ_B及びレーザの走査経路を設定する。
【０１５５】
以上で、ビームスポットの走査方法について説明を終わる。
【０１５６】
本発明は、上記構成によって、特性の揃った駆動ＴＦＴを形成することができる。
【０１５７】
（実施の形態２）
本実施の形態では、画素を作製した例について、詳細に説明する。
【０１５８】
説明には、図５を用いる。
【０１５９】
ここで、画素の基本構成としては、従来の技術において図６（Ｂ）で示した構成と同様である。図５中、図６（Ｂ）と同じ部分は同じ符号を用いて示す。
【０１６０】
また、画素を構成するＴＦＴの有する多結晶膜は、半導体膜をパターニングし、第１の形状の島状半導体層（サブアイランド）を作製した後、連続発振のレーザを用いたレーザアニールによって結晶化を行う手法（多結晶膜の第１の作製方法）で作製する場合を例に挙げる。
【０１６１】
図５（A）に示すように、画素５００を形成する領域に、サブアイランド５０１を形成する。サブアイランド５０１は、複数の結晶化開始点５５５を有する。なお、図５では、４つの結晶化開始点を有するサブアイランドを例として示したが、これに限定されない。任意の数の結晶化開始点を有するサブアイランドを適用することができる。
【０１６２】
サブアイランド５０１に対して、図中白矢印の方向にレーザを走査しレーザアニールする。こうしてサブアイランド５０１の結晶化を行う。
【０１６３】
次いで、図５（Ｂ）に示すように、結晶化したサブアイランドより、アイランド５０２a、５０２ｂ、５０３ｃをパターニングする。
【０１６４】
ここで、アイランド５０２aによって、駆動ＴＦＴ５０６のソース領域、ドレイン領域、チャネル領域が形成される。サブアイランド５０１の形成の手法、レーザアニ−ルの手法、アイランド５０２aの形成の手法は、実施の形態１に従って行うことができるので、ここでは説明は省略する。
【０１６５】
また、アイランド５０２ｂによって、選択ＴＦＴ５０７のソース領域、ドレイン領域、チャネル領域が形成される。選択ＴＦＴ５０７は、単なるスイッチとして動作する。そのため、選択ＴＦＴ５０７の画素間での特性ばらつきは、駆動ＴＦＴ５０６ほど問題とならない。そこで、アイランド５０２ｂは、サブアイランド５０１中、任意の位置に形成することができる。
【０１６６】
アイランド５０２ｃによって、保持容量５０８の一方の電極が形成される。よって、アイランド５０２ｃの結晶性も、画素間で揃える必要が特にない。
【０１６７】
そのため、アイランド５０２aは、アイランド５０２ｂ、５０２ｃに対して、サブアイランド５０１中で、結晶化開始点５５５に近い部分に配置するのが望ましい。これは、結晶化開始点からのレーザ走査経路上付近の領域の中でも、結晶化開始点５０１から近い点の方が、結晶性が揃っているためである。
【０１６８】
図５（Ｃ）に、アイランド５０２a、５０２ｂ、５０３ｃより画素を形成した例を示す。なお、図５（Ｃ）では、各画素に配置される発光素子５０９として、その陽極または陰極のうち、駆動ＴＦＴ５０６のソース端子またはドレイン端子と接続されている側の電極５５９のみを示す。
【０１６９】
ここで、アイランド上の５５１で示す部分は、各ＴＦＴ（選択ＴＦＴ５０７及び駆動ＴＦＴ５０６）のゲート電極を形成する導電層である。また、５５２で示す部分は、５５１とは異なる層に形成された導電層である。５５３は、画素５００が有する発光素子５０９の一方の電極を形成する導電層である。またこれらの層は、コンタクトホール５５０によって、電気的に接続される。
【０１７０】
アイランド５０２a、５０２ｂ、５０２ｃには、不純物元素のドーピングが行われる。また導電層５５１によって、駆動ＴＦＴ５０７のゲート電極、選択ＴＦＴ５０７のゲート電極、走査線５０３、保持容量５０８の一方の電極等が形成される。配線層５５２によって、信号線５０４、電源線５０５、選択ＴＦＴ５０７のソース端子及びドレイン端子、駆動ＴＦＴ５０６のソース端子及びドレイン端子等が形成される。また、導電層５５３によって、発光素子５０９の一方の電極５５９が形成される。
【０１７１】
このように形成した画素５００の点A〜点A'間、点Ｂ〜点Ｂ'間、点Ｃ〜点Ｃ'間の断面図を、それぞれ図５（Ｄ）、図５（E）、図５（Ｆ）に示す。
【０１７２】
図５（Ｄ）において、図５（Ｃ）における点Ａ〜点Ａ'間の断面図を示す。駆動ＴＦＴ５０６は、絶縁表面を有する基板５６０上に、複数の独立したチャネル領域５１０ａ〜５１０ｄを有する。これらのチャネル領域５１０ａ〜５１０ｄは、アイランド５０２ａの一部に相当する。これらのチャネル領域５１０ａ〜５１０ｄ上には、ゲート絶縁膜５１１が形成される。その上に、配線層５５１によって、駆動ＴＦＴ５０６のゲート電極５１２が形成される。また、駆動ＴＦＴ５０６のゲート電極５１２を形成すると同時に、走査線５０３も形成される。その上に、層間絶縁膜５１３が形成される。さらにその上に、導電層５５２によって配線５１４が形成される。配線５１４は、駆動ＴＦＴ５０６のソース端子またはドレイン端子の一部に相当する。また、導電層５５３によって、発光素子の一方の電極５５９が形成される。
【０１７３】
図５（E）において、図５（Ｃ）における点Ｂ〜点Ｂ'間の断面図を示す。なお、図５（Ｄ）と同じ部分は同じ符号を用いて示し、説明は省略する。
【０１７４】
駆動ＴＦＴ５０６を形成するアイランド５０２aには、チャネル領域５１５aと、ソース領域とドレイン領域に相当する、不純物領域５１５ｂと不純物領域５１５ｃが形成される。また駆動ＴＦＴ５０６は、不純物領域５１５ｂに接続される端子５１４と、不純物領域５１５ｃに接続される端子５１８とを有する。端子５１４と端子５１８の一方は、駆動ＴＦＴ５０６のソース端子に相当する。もう一方は、ドレイン端子に相当する。駆動ＴＦＴ５０６のソース端子またはドレイン端子の一方の端子５１８は、発光素子の電極５５９と接続されている。また、端子５１４は、電源線５０５に接続されている。
【０１７５】
保持容量５０８は、アイランド５０２ｃと、配線層５５１で形成された電極５１７を２つの電極として、電極間にゲート絶縁膜５１１を挟んだ構造の容量素子である。また、配線５０４は、信号線である。
【０１７６】
図５（Ｆ）において、図５（Ｃ）における点Ｃ〜点Ｃ'間の断面図を示す。なお、図５（Ｄ）及び図５（E）と同じ部分は同じ符号を用いて示し、説明は省略する。
【０１７７】
選択ＴＦＴ５０７を形成するアイランド５０２ｂには、チャネル領域５１９aと、ソース領域とドレイン領域に相当する、不純物領域５１９ｂと不純物領域５１９ｃが形成される。また選択ＴＦＴ５０７は、不純物領域５１９ｂに接続される端子５６４と、不純物領域５１９ｃに接続される端子５２０とを有する。端子５６４と端子５２０の一方は、選択ＴＦＴ５０７のソース端子に相当する。もう一方は、ドレイン端子に相当する。選択ＴＦＴ５０７のソース端子またはドレイン端子の一方の端子５２０は、保持容量５０８の一方の電極５１７と接続されている。もう一方の端子５６４は、信号線５０４の一部に相当する。保持容量５０８の電極として機能するアイランド５０２ｃは、端子５１４によって電源線５０５と電気的に接続されている。
【０１７８】
なお、駆動ＴＦＴ５０６としては、シングルゲート構造を示した。しかしこれに限定されない。ダブルゲート構造であっても良いし、さらに多くのゲート本数を有するマルチゲート構造であってもよい。
【０１７９】
なお、選択ＴＦＴ５０７としては、ダブルゲート構造を示した。しかしこれに限定されない。シングルゲート構造であっても良いし、３つ以上のゲート本数を有するマルチゲート構造であってもよい。
【０１８０】
また、駆動ＴＦＴ５０６や選択ＴＦＴ５０７として、トップゲート型のＴＦＴを示したが、本発明はこれに限定されない。ボトムゲート型のＴＦＴであってもよい。また、デュアルゲート型のＴＦＴであってもよい。ここで、デュアルゲート型のＴＦＴとは、上部ゲート電極と下部ゲート電極とを有する構成である。ここで、上部ゲート電極は、第１のゲート絶縁膜を介して、チャネル領域の上に配置される。また、下部ゲート電極は、第２ゲート絶縁膜を介して、チャネル領域の下に配置される。上部ゲート電極と下部ゲート電極とは、第１のゲート絶縁膜、チャネル領域、第２のゲート絶縁膜を介して重なっている。
【０１８１】
本発明の作製方法に従い、図５に示した画素を作製する。こうして、ばらつきの少ない表示装置を提供することが出来る。
【０１８２】
（実施の形態３）
本実施の形態では、レーザの照射方法について説明する。なお、半導体膜をパターニングし、第１の形状の島状半導体層（サブアイランド）を作製した後、連続発振のレーザを用いたレーザアニールによって結晶化を行う手法に注目し説明を行う。まず、本発明の概要について説明する。
【０１８３】
レーザを光学系によって集光し形成したビームスポットは、その中央部に対して周辺部のエネルギー密度が低い可能性がある。そのようなビームスポットを走査し、サブアイランドを結晶化した場合、次のような問題を生じる。
【０１８４】
ビームスポットを走査した際の、軌跡のエッジ部分周辺は、十分にレーザが照射されない。そのため、軌跡のエッジ部分周辺が照射された半導体層の部分では、レーザの走査方向に延在した大粒径の結晶粒が形成されない。こうして、粒径の小さな領域が形成されてしまう。
【０１８５】
そのため、ビームスポットを走査した際の、軌跡のエッジ部分が、サブアイランド中を横切らないようにする。特に、アイランドが形成される部分を横切らないようにする。
【０１８６】
また、ビームスポット周辺のエネルギー密度の小さな部分を、スリットによって遮る。こうして、ビームスポット全体が、大粒径の結晶粒を形成するのに適したエネルギー密度を有するようにする。
【０１８７】
また、比較的均一なエネルギー密度を有するビームスポットを形成するため、複数のビームスポットを重ね合わせる。
【０１８８】
以上が、本実施の形態の概要である。
【０１８９】
始めに、ビームスポットのエネルギー分布と、その走査領域の結晶性の関係について説明する。次いで、ビームスポットの走査とサブアイランドの位置の関係について説明する。最後に、複数のビームスポットを重ね合わせについて説明する。
【０１９０】
まず、ビームスポットのエネルギー分布と、その走査領域の結晶性の関係について説明する。説明には、図７を用いる。
【０１９１】
図７（A）において、ビームスポット７０１をレーザ走査方向に走査する。こうして、半導体膜７００を結晶化する。なお、図７（A）では説明のため、サブアイランドではなく、半導体膜７００にレーザが照射される様子を示す。
【０１９２】
ビームスポット７０１が走査させた軌跡（レーザの軌跡７０２）には、レーザ走査方向に延在した大粒径の結晶粒が形成される領域Eと、粒径の細かな結晶粒が形成される領域Ｆとが形成される。領域Eと領域Ｆとの違いは、照射されたビームスポット７０１内のエネルギー密度の違いによる。
【０１９３】
ここで、図７（A）中、Oで示す点が、ビームスポット７０１の中心である。この中心を通るビームスポットの走査方向に対して垂直な方向の軸を、ｙ軸とする。ビームスポット７０１のｙ軸方向のエネルギー分布を、図７（Ｂ）に示す。
【０１９４】
図７（Ｂ）において、エネルギー密度が０以上の部分のビームスポット幅を、Ｗ_Bと表記する。また、エネルギー密度E_min以上の部分のビームスポット幅をＷ_BEと表記する。このとき、図７（A）中、領域Eに相当する部分が、ビームスポット幅をＷ_BEの部分である。また、領域Ｆに相当する部分が、ビームスポット幅Ｗ_Bから幅をＷ_BEの部分を除いた部分である。
【０１９５】
このように、ビームスポット７０１において、所定のエネルギー密度に達しない部分が照射されて領域は、十分に結晶化されない。つまり、軌跡のエッジ７０３の部分では、半導体層が十分に結晶化されない。以上が、ビームスポットのエネルギー分布と、その走査領域の結晶性の関係についての説明である。
【０１９６】
次いで、ビームスポットの走査と、サブアイランドの位置の関係について説明する。説明には、図７（Ｃ）を用いる。なお、図７（A）及び図７（Ｂ）も参照する。
【０１９７】
図７（Ｃ）に示すサブアイランド１０１中のアイランド１０４において、チャネル領域となる部分１０８が、図７（A）に示す領域Eに含まれるようにする。好ましくは、アイランド１０４が、図７（A）に示す領域Eに含まれるようにする。このとき、図７（Ｂ）における幅Ｗ_BEを、図７（Ｃ）において、示すアイランド１０４の幅Ｗｌより大きく設定する。
【０１９８】
更に好ましくは、サブアイランド１０１の全体が、図７（A）に示す領域Eに含まれるようにする。このとき、図７（Ｂ）における幅Ｗ_BEを、図７（Ｃ）において、示すサブアイランド１０１の幅Ｗｓより大きく設定する。
【０１９９】
なお、スリットを用いて、エネルギー密度がE_minに達しない部分を遮っても良い。
【０２００】
以上で、ビームスポットの走査とサブアイランドの位置の関係について説明を終わる。
【０２０１】
最後に、複数のビームスポットを重ね合わせについて説明する。説明には、図７（Ｄ）及び図７(E)を用いる。
【０２０２】
図７（Ｄ）に示すように、複数のビームスポット（ビームスポット１〜ビームスポット３）７０１a〜７０１ｃを重ね合わせて１つのビームとして用いる。ビームスポット１〜ビームスポット３それぞれの中心を、O1、O２、O３で示す。
【０２０３】
ここで、図７（Ｄ）中、O1、O２、O３で示す点が、ビームスポット１〜ビームスポット３（７０１a〜７０１ｃ）それぞれの中心である。この中心を通るビームスポットの走査方向に対して垂直な方向の軸を、ｙ軸とする。ビームスポット７０１のｙ軸方向のエネルギー分布を、図７（E）に示す。
【０２０４】
ビームスポット１〜ビームスポット３それぞれのエネルギー密度の分布は、ガウシアン分布である。これを図７（E）中、波線７７１〜７７３で示す。また、これらのビームスポットを重ね合わせた際のエネルギー密度の分布を、図７（E）中、実線７７４で示す。
【０２０５】
こうして、ビームスポットを重ね合わせることによって、実線７７４に示すような比較的エネルギー密度が均一なビームスポットを形成することが出来る。
【０２０６】
なお、図７（E）においても、ビームスポットの端部において、エネルギー密度が結晶化に必要な値E_minに達しない部分が生じる。この部分が、チャネル領域に相当する部分を横切って走査されないようにする。好ましくは、アイランドを横切って走査されないようにする。さらに好ましくは、サブアイランドを横切って走査されないようにする。
【０２０７】
このため、画素のピッチを、レーザ走査のピッチと同じとする。または、画素のピッチの整数倍が、レーザ走査のピッチとなるようにする。
【０２０８】
なお、スリットを用いて、エネルギー密度がE_minに達しない部分を遮っても良い。
【０２０９】
但し、実際には、次のような要因によっても、レーザの軌跡のエッジ部分には、結晶粒の小さな領域が形成されてしまう。
【０２１０】
１つは、光の回り込み等の関係によって、ビームスポット周辺にエネルギー密度の低い部分が生じる。そのため、エネルギー密度がE_min以上の領域のみのビームスポットを形成するのは困難である。
【０２１１】
もう１つは、半導体膜に照射されたビームスポットの周辺では、熱が拡散する。この影響によって、ビームスポット周りの半導体膜中に温度勾配が生じる。
【０２１２】
これらの要因も考慮し、所定のエネルギー密度でサブアイランドの結晶化が行える様に、ビーム幅Ｗ_Bを適宜設定する。
【０２１３】
（実施の形態４）
本実施の形態では、多結晶膜の第２の作製方法を用いて駆動ＴＦＴを作製する場合の説明を行う。特に、凹凸パターン（レリーフ）形成の手法に関する詳細な説明をする。
【０２１４】
まず、その概要を述べる。
【０２１５】
絶縁表面を有する基板上に、凹凸パターン（レリーフ）を形成する。次いで、半導体膜を形成する。この後、レーザアニ−ルによって半導体膜の結晶化を行う。その後、パターニングを行いアイランドを形成する。アイランドによって、ＴＦＴのチャネル領域、ソース領域、ドレイン領域等が形成される。ここで、凹凸パターン（レリーフ）の形状は、レーザの走査方向、駆動ＴＦＴのチャネル領域の配置を考慮し定める。
【０２１６】
以上が、本実施の形態の概要である。以下に、凹凸パターン（レリーフ）の形成の手法について説明する。説明には、図１７を用いる。
【０２１７】
図１７（Ａ）に示すように、絶縁表面を有する基板１６００上に、下地膜１７０１を形成する。その後、凸部１６０１a〜１６０１ｄを形成する。こうして、凹凸パターン（レリーフ）を形成する。
【０２１８】
次いで図１７（Ｂ）に示すように、半導体膜１６０３を形成する。半導体膜は、非晶質半導体膜であっても良いし、微結晶半導体膜、結晶性半導体膜であっても良い。
【０２１９】
このようにして作製する凹凸パターン（レリーフ）の形状の定め方について説明する。図１９に、図１７（Ｂ）におけるA〜A'の凹凸パターン（レリーフ）の断面図を示す。なお、図１７と同じ部分は、同じ符号を用いて示し、説明は省略する。
【０２２０】
図１９（A）において、凸部１６０１a〜１６０１ｄの各角は、９０度に設定されている。このような凹凸パターン（レリーフ）上に、半導体膜１６０３を形成し、結晶化を行う場合に得られる多結晶膜の結晶性を説明する。
【０２２１】
図中に示した凸部１６０１a〜１６０１ｄの上部分１９０２では、配向の揃った膜が得られる。これは、半導体膜１６０３が結晶化される際に、１９０２の左右の方向に歪みが緩和されるためである。つまり、凸凹パターン（レリーフ）によって、半導体膜１６０３は屈折する部分を有する。このような半導体膜１６０３を結晶化させた場合に、屈折部分に結晶化に伴う歪みが集中する。そのため、屈折部分以外の部分、例えば１９０２の部分には、歪みが蓄積されず、配向の揃った膜が得られる。
【０２２２】
また、グラフォーエピタキシーの原理によれば、図中に示した凸部１６０１a〜１６０１ｄの上部分では、（１００）面の配向の膜が形成される。また、凸部の側壁に垂直な方向は、＜０１０＞方向の結晶が得られる。
【０２２３】
このようにして得られる多結晶膜の結晶粒が揃った領域に、マルチチャネル型の駆動ＴＦＴの各チャネル領域が配置されるように、アイランドをパターニングする。こうして、駆動ＴＦＴを作製する。この手法については、図１６と同様であるので、ここでは説明は省略する。
【０２２４】
以上が、凹凸パターン（レリーフ）形成の手法について説明であった。
【０２２５】
次いで、レーザの照射方法について説明する。
【０２２６】
レーザの照射方法は、基本的には、実施の形態１、実施の形態３において示した手法と同様である。
【０２２７】
但し、サブアイランドを用いる結晶化法（多結晶膜の第１の作製方法）と異なり、レーザ走査方向は、規則的に並んだ凹凸パターン（レリーフ）の延在する方向に平行な方向とする。
【０２２８】
本発明は、上記構成によって、特性の揃った駆動ＴＦＴを形成することができる。
【０２２９】
（実施の形態５）
本実施の形態では、本発明によって作製した駆動ＴＦＴの構成について、詳細に説明する。
【０２３０】
なお、画素を構成するＴＦＴの有する多結晶膜は、凹凸パターン（以下、レリーフと表記）を有する下地上に半導体膜を形成し、連続発振のレーザを用いたレーザアニールによって結晶化を行う手法（多結晶膜の第２の作製方法）で作製する場合を例に挙げる。
【０２３１】
課題を解決するための手段において示した図１６に従って、駆動ＴＦＴ１６１０を作製する。この駆動ＴＦＴ１６１０の構成について説明する。
【０２３２】
図２０に駆動ＴＦＴ１６１０の構成を示す。なお、図１６と同じ部分は同じ符号を用いて示し、説明は省略する。図１６（A）に、駆動ＴＦＴ１６１０の上面図を示す。
【０２３３】
図２０（A）において、点A〜点A‘の断面の構成を、図２０（Ｂ）に示す。図２０（Ｂ）において、基板２１００上に、凹凸パターン（レリーフ）２１０２が形成されている。この上に、アイランド２１０４が形成されている。その上に、ゲート絶縁膜２１０５が形成されている。その上に、層間絶縁膜２１０９が形成されている。さらにその上に、端子１６０５aが形成されている。
【０２３４】
図２０（A）において、点Ｂ〜点Ｂ’の断面の構成を、図２０（Ｃ）に示す。なお、図２０（Ｃ）において、図２０（Ｂ）と同じ部分は、同じ符号を用いて示し説明は省略する。凹凸パターン（レリーフ）２１０２の凸部の上に、駆動ＴＦＴ１６１０のチャネル領域２００７a〜２００７ｄが形成されている。その上に、ゲート絶縁膜２１０５を介してゲート電極１６０６が形成されている。
【０２３５】
図２０（A）において、点Ｃ〜点Ｃ‘の断面の構成を、図２０（Ｄ）に示す。なお、図２０（Ｄ）において、図２０（Ｂ）、図２０（Ｃ）と同じ部分は、同じ符号を用いて示す。凹凸パターン（レリーフ）２１０２の凸部の上に、駆動ＴＦＴ１６１０の半導体層１６０４が形成されている。半導体層１６０４は、チャネル領域２００７a、不純物領域２１０８a、２１０８ｂを有する。不純物領域２１０８a、２１０８ｂは、駆動ＴＦＴ１６０６のソース領域、ドレイン領域として機能する。
【０２３６】
以上が、駆動ＴＦＴ１６１０の構成についての説明である。
【０２３７】
次いで、このような構成の駆動ＴＦＴ１６１０の作製工程について説明する。説明には図２１を用いる。なお、図２１では、図２０（Ｄ）に示した断面における作製工程を示す。ここで、図２０と同じ部分は同じ符号を用いて示す。
【０２３８】
図２１（A）に示すように、基板２１００上に、下地膜２１０２aを形成する。下地膜２１０２aは、窒化珪素膜や窒化酸化珪素膜等を用いることが出来る。またその膜厚は、５０〜２００nmとすることができる。次いで、凸部２１０２ｂを酸化窒化珪素膜や酸化珪素膜等を用いることができる。またその膜厚は、３０〜３００nmとすることができる。
【０２３９】
凸部２１０２ｂの形状は、実施の形態４等に従って設定する。
【０２４０】
図２１（A）における、下地膜２１０２aと凸部２１０２ｂを合わせて、図２０における凹凸パターン（レリーフ）２１０２に相当する。
【０２４１】
次いで、図２１（Ｂ）に示すように、半導体膜２１０３を形成する。この後、半導体膜２１０３を結晶化する。
【０２４２】
次いで、図２１（Ｃ）に示すように、結晶化した半導体膜２１０３をパターニングし、駆動ＴＦＴの半導体層（アイランド）２１０４を形成する。次いで、ゲート絶縁膜２１０５を形成する。
【０２４３】
次いで、図２１（Ｄ）に示すように、ゲート電極１６０６を形成する。
【０２４４】
その後、図２１（E）に示すように、不純物元素のドーピングを行い、不純物領域２１０８a、２１０８ｂを形成する。また、ゲート電極１６０６と重なった部分はチャネル領域２１０７となる。
【０２４５】
その後、図２１（Ｆ）に示すように、層間絶縁膜２１０９を形成する。層間絶縁膜２１０９に、各不純物領域２１０８ａ、２１０８ｂに達するコンタクトホールを形成する。その後、端子１６０５ａ、１６０５ｂを形成する。
【０２４６】
こうして、図２１（Ｆ）に示すような駆動ＴＦＴを作製することができる。
【０２４７】
（実施の形態６）
本実施の形態では、画素を作製した例について、詳細に説明する。
【０２４８】
説明には、図２２を用いる。
【０２４９】
ここで、画素の基本構成としては、従来の技術において図６（Ｂ）で示した構成と同様である。図２２中、図６（Ｂ）と同じ部分は同じ符号を用いて示す。
【０２５０】
また、画素を構成するＴＦＴの有する多結晶膜は、凹凸パターン（以下、レリーフと表記）を有する下地上に半導体膜を形成し、連続発振のレーザを用いたレーザアニールによって結晶化を行う手法（多結晶膜の第２の作製方法）で作製する場合を例に挙げる。
【０２５１】
図２２（A）に示すように、画素５００を形成する領域に、凹凸パターン（レリーフ）を形成する。図２２（A）では、凹凸パターン（レリーフ）の凸部２２０１を示す。
【０２５２】
図中白矢印の方向にレーザを走査し、レーザアニールする。半導体膜の結晶化を行う。
【０２５３】
次いで、図２２（Ｂ）に示すように、結晶化した半導体膜より、アイランド２２０２a、２２０２ｂ、２２０３ｃをパターニングする。
【０２５４】
ここで、アイランド２２０２aによって、駆動ＴＦＴ５０６のソース領域、ドレイン領域、チャネル領域が形成される。アイランド２２０２aのパターニングは、実施の形態４等に示した手法に従って行うことができる。
【０２５５】
また、アイランド２２０２ｂによって、選択ＴＦＴ５０７のソース領域、ドレイン領域、チャネル領域が形成される。
【０２５６】
アイランド２２０２ｃによって、保持容量５０８の一方の電極が形成される。よって、アイランド２２０２ｃの結晶性も、画素間で揃える必要が特にない。そのため、多結晶半導体膜の歪みがある部分を用いて形成することも可能である。
【０２５７】
図２２（Ｃ）に、アイランド２２０２ａ、２２０２ｂ、２２０２ｃより画素を形成した例を示す。なお、図２２（Ｃ）では、各画素に配置される発光素子５０９として、その陽極または陰極のうち、駆動ＴＦＴ５０６のソース端子またはドレイン端子と接続されている側の電極５５９のみを示す。
【０２５８】
ここで、アイランド上の５５１で示す部分は、各ＴＦＴ（選択ＴＦＴ５０７及び駆動ＴＦＴ５０６）のゲート電極を形成する導電層である。また、５５２で示す部分は、５５１とは異なる層に形成された導電層である。５５３は、画素５００が有する発光素子５０９の一方の電極を形成する導電層である。またこれらの層は、コンタクトホール５５０によって、電気的に接続される。
【０２５９】
アイランド２２０２a、２２０２ｂ、２２０２ｃには、不純物元素のドーピングが行われる。また導電層５５１によって、駆動ＴＦＴ５０７のゲート電極、選択ＴＦＴ５０７のゲート電極、走査線５０３、保持容量５０８の一方の電極等が形成される。配線層５５２によって、信号線５０４、電源線５０５、選択ＴＦＴ５０７のソース端子及びドレイン端子、駆動ＴＦＴ５０６のソース端子及びドレイン端子等が形成される。また、導電層５５３によって、発光素子５０９の一方の電極５５９が形成される。
【０２６０】
このように形成した画素５００の点A〜点A'間、点Ｂ〜点Ｂ'間、点Ｃ〜点Ｃ'間の断面図を、それぞれ図２２（Ｄ）、図２２（E）、図２２（Ｆ）に示す。
【０２６１】
図２２（Ｄ）において、図２２（Ｃ）における点Ａ〜点Ａ'間の断面図を示す。駆動ＴＦＴ５０６は、絶縁表面を有する基板５６０上に、複数の独立したチャネル領域２２１０ａ〜２２１０ｄを有する。これらのチャネル領域２２１０ａ〜２２１０ｄは、アイランド２２０２ａの一部に相当する。これらのチャネル領域２２１０ａ〜２２１０ｄ上には、ゲート絶縁膜２２１１が形成される。その上に、配線層５５１によって、駆動ＴＦＴ５０６のゲート電極５１２が形成される。また、駆動ＴＦＴ５０６のゲート電極５１２を形成すると同時に、走査線５０３も形成される。その上に、層間絶縁膜５１３が形成される。さらにその上に、導電層５５２によって配線５１４が形成される。配線５１４は、駆動ＴＦＴ５０６のソース端子またはドレイン端子の一部に相当する。また、導電層５５３によって、発光素子の一方の電極５５９が形成される。
【０２６２】
図２２（E）において、図２２（Ｃ）における点Ｂ〜点Ｂ'間の断面図を示す。なお、図２２（Ｄ）と同じ部分は同じ符号を用いて示し、説明は省略する。
【０２６３】
駆動ＴＦＴ５０６を形成するアイランド２２０２aには、チャネル領域２２１５aと、ソース領域とドレイン領域に相当する、不純物領域２２１５ｂと不純物領域２２１５ｃが形成される。また駆動ＴＦＴ５０６は、不純物領域２２１５ｂに接続される端子５１４と、不純物領域２２１５ｃに接続される端子５１８とを有する。端子５１４と端子５１８の一方は、駆動ＴＦＴ５０６のソース端子に相当する。もう一方は、ドレイン端子に相当する。駆動ＴＦＴ５０６のソース端子またはドレイン端子の一方の端子５１８は、発光素子の電極５５９と接続されている。また、端子５１４は、電源線５０５に接続されている。
【０２６４】
保持容量５０８は、アイランド２２０２ｃと、配線層５５１で形成された電極５１７を２つの電極として、電極間にゲート絶縁膜２２１１を挟んだ構造の容量素子である。また、配線５０４は、信号線である。
【０２６５】
図２２（Ｆ）において、図２２（Ｃ）における点Ｃ〜点Ｃ'間の断面図を示す。なお、図２２（Ｄ）及び図２２（E）と同じ部分は同じ符号を用いて示し、説明は省略する。
【０２６６】
選択ＴＦＴ５０７を形成するアイランド２２０２ｂには、チャネル領域２２１９aと、ソース領域とドレイン領域に相当する、不純物領域２２１９ｂと不純物領域２２１９ｃが形成される。また選択ＴＦＴ５０７は、不純物領域２２１９ｂに接続される端子５６４と、不純物領域２２１９ｃに接続される端子５２０とを有する。端子５６４と端子５２０の一方は、選択ＴＦＴ５０７のソース端子に相当する。もう一方は、ドレイン端子に相当する。選択ＴＦＴ５０７のソース端子またはドレイン端子の一方の端子５２０は、保持容量５０８の一方の電極５１７と接続されている。もう一方の端子５６４は、信号線５０４の一部に相当する。保持容量５０８の電極として機能するアイランド５０２ｃは、端子５１４によって電源線５０５と電気的に接続されている。
【０２６７】
なお、駆動ＴＦＴ５０６としては、シングルゲート構造を示した。しかしこれに限定されない。ダブルゲート構造であっても良いし、さらに多くのゲート本数を有するマルチゲート構造であってもよい。
【０２６８】
なお、選択ＴＦＴ５０７としては、ダブルゲート構造を示した。しかしこれに限定されない。シングルゲート構造であっても良いし、３つ以上のゲート本数を有するマルチゲート構造であってもよい。
【０２６９】
また、駆動ＴＦＴ５０６や選択ＴＦＴ５０７として、トップゲート型のＴＦＴを示したが、本発明はこれに限定されない。ボトムゲート型のＴＦＴであってもよい。また、デュアルゲート型のＴＦＴであってもよい。ここで、デュアルゲート型のＴＦＴとは、上部ゲート電極と下部ゲート電極とを有する構成である。ここで、上部ゲート電極は、第１のゲート絶縁膜を介して、チャネル領域の上に配置される。また、下部ゲート電極は、第２ゲート絶縁膜を介して、チャネル領域の下に配置される。上部ゲート電極と下部ゲート電極とは、第１のゲート絶縁膜、チャネル領域、第２のゲート絶縁膜を介して重なっている。
【０２７０】
本発明の作製方法に従い、図２２に示した画素を作製する。こうして、ばらつきの少ない表示装置を提供することが出来る。
【０２７１】
（実施の形態７）
本実施の形態では、図１６に示したような形状とは異なる凹凸パターン（レリーフ）を用いた場合の多結晶膜の作製方法ついての例を示す。説明では、図１８（Ａ）〜図１８（Ｃ）を用いる。
【０２７２】
図１８（Ａ）に示すように、基板１８００上に、凹凸パターン（レリーフ）１８０２を形成する。この凸部を、１８０１a〜１８０１ｄで示す。凸部１８０１a〜１８０１ｄの頂点部分を、１８８１a〜１８８１ｄで示す。また、凸部１８０１a〜１８０１ｄの一番窪んだ部分を、１８８２a〜１８８２ｄで示す。図１８の凹凸パターン（レリーフ）１８０２は、図１６の凹凸パターン（レリーフ）１６０２と異なり、三角形状の断面を有する。
【０２７３】
次いで、図１８（Ｂ）に示すように、この上に、半導体膜１８０３を形成する。
【０２７４】
図１８（Ｂ）に示したような形状の半導体膜１８０３上に、レーザ光を照射する手法を図１８（Ｃ）に示す。連続発振のレーザを集光し、ビームスポット１８０２を形成する。ここでは、ビームスポット１８０２は、矩形状とした。
【０２７５】
始め、ビームスポットは、１８０２（ｔ１）の位置にあった。これを図中、白矢印の方向に走査する。こうして、半導体膜１８０３にレーザ光を照射する。
【０２７６】
ここで、ビームスポット１８０２の幅とは、レーザの走査方向と垂直な方向における、ビームスポットの長さを意味する。ビームスポット１８０２の幅を図中、ビーム幅Ｗ_Bで示した。ビーム幅Ｗ_Bは、適宜定めることができる。
【０２７７】
なお、ビームスポット１８０２が、凸部１８０１a〜１８０１ｄに照射されるように、ビーム幅Ｗ_Bを設定した。
【０２７８】
また、レーザ光のビームスポットにおけるエネルギー密度は、一般的には完全に均一ではなく、ビームスポット内の位置によりその高さが変わる。ここでは簡単のため、ビームスポット１８０２中どの点においても、そのエネルギー密度はほぼ均一で、かつ、結晶化を行う上で十分な値に保たれているとする。
【０２７９】
更に、簡単のため、レーザ走査方向は、ビームスポット１８０２の長軸方向に対して、垂直方向であるとする。
【０２８０】
図１８（Ｃ）に、図１８（Ｄ）の結晶化によって得られた多結晶膜の結晶性を模式的に示す。凹凸パターン（レリーフ）１８０２の頂点１８８１a〜１８８１ｄ、または一番窪んだ部分１８８２a〜１８８２ｄの付近を、領域I及び領域Ｈで示す。それ以外の部分を。領域Ｇで示す。
【０２８１】
領域Ｇでは、レーザ走査方向に延在した比較的大きな結晶粒が形成される。また、歪み等の少ない、良好な結晶性を有する。これは、半導体膜１８０３が結晶化される際に、領域Ｇの部分の歪みが緩和されるためである。つまり、凸凹パターン（レリーフ）によって、半導体膜１８０３は屈折する部分を有する。屈折する部分とは具体的には、凹凸パターン（レリーフ）１８０２の頂点１８８１a〜１８８１ｄ、または一番窪んだ部分１８８２a〜１８８２ｄの付近である。このような半導体膜１８０３を結晶化させた場合に、屈折部分に結晶化に伴う歪みが集中する。そのため、屈折部分以外の部分、例えば領域Ｇの部分には、歪みが蓄積されず、良好な結晶性を有する膜が得られる。
【０２８２】
また、領域Iでは、レーザの軌跡のエッジ１６１５付近に相当するため、粒径の小さな結晶粒が形成される。
【０２８３】
このように、基板上の凹凸パターン（レリーフ）の形状と、レーザの走査方向を定めることで、結晶性の揃った領域Ｇが得られる。
【０２８４】
こうして得られた、多結晶膜の結晶性の揃った部分に、各チャネル領域が配置されるようにアイランドをパターニングする手法については、図１６等と同様であるので、ここでは説明は省略する。
【０２８５】
本発明ではこうして、各画素の駆動ＴＦＴそれぞれのチャネル領域の結晶性を、揃えることができる。こうして、画素間で駆動ＴＦＴの特性ばらつきを低減することができる。よって、表示ムラが少ない表示装置を提供することができる。
【０２８６】
【実施例】
（実施例１）
本実施例では、サブアイランドをレーザアニールする際に用いる装置について説明する。始めに、レーザを集光し、ビームスポットを形成するための光学系の例を示す。次いで、ビームスポットを走査する装置全体について説明する。
【０２８７】
まず、レーザを集光し、ビームスポットを形成するための光学系の例を示す。説明には、図８を用いる。
【０２８８】
図８（A）に示す光学系は、２つのシリンドリカルレンズ８０１、８０２を有している。矢印の方向から入射したレーザ光は、２つのシリンドリカルレンズ８０１、８０２によってビームスポットが形成される。形成されたビームスポットは、スリット８０４を介して基板上の被処理物８０３に照射される。なお、被処理物により近いシリンドリカルレンズ８０２は、シリンドリカルレンズ８０１に比べてそのｆ値が小さい。なお、戻り光を防ぐため、レーザ光の基板への入射角度θを、０度より大きく、好ましくは、５度〜３０度とする。
【０２８９】
図８（Ｂ）に示す光学系は、ミラー８０５と、平凸球面レンズ８０６とを有している。そして、矢印の方向から入射したレーザ光は、ミラー８０５において反射される。反射された光は、平凸球面レンズ８０６に入力され、ビームスポットが形成される。このビームスポットが、スリット８０８を介して被処理物８０７に照射される。なお、平凸球面レンズ８０６の曲率半径は、設計者が適宜設定することが可能である。また、戻り光を防ぐため、レーザ光の基板への入射角度θを、０度より大きく、好ましくは、５度〜３０度とする。
【０２９０】
以上が、レーザを集光し、ビームスポットを形成するための光学系についての説明である。
【０２９１】
次に、ビームスポットを走査する装置全体の構成について、図９を用いて説明する。９０１はレーザ発振装置である。レーザ発振装置９０１は、連続発振のレーザを出力する。
【０２９２】
なお、レーザ発振装置９０１は、チラー９０２を用いてその温度を一定に保つようにしても良い。チラー９０２は必ずしも設ける必要はないが、レーザ発振装置９０１の温度を一定に保つことで、出力されるレーザ光のエネルギーが温度によってばらつくのを抑えることができる。
【０２９３】
また９０４は光学系であり、レーザ発振装置９０１から出力された光路を変更したり、そのビームスポットの形状を加工したりして、レーザ光を集光することができる。
【０２９４】
なお、レーザ光を一次的に完全に遮蔽することができるＡＯ変調器９０３を、被処理物である基板９０６とレーザ発振装置９０１との間の光路に設けても良い。また、ＡＯ変調器の代わりに、テニュエイター（光量調整フィルタ）を設けて、レーザ光のエネルギー密度を調整するようにしても良い。
【０２９５】
また、被処理物である基板９０６とレーザ発振装置９０１との間の光路に、レーザ発振装置９０１から出力されたレーザ光のエネルギー密度を測定する手段（エネルギー密度測定手段）９１５を設け、測定したエネルギー密度の経時変化をコンピューター９１０において監視するようにしても良い。この場合、レーザ光のエネルギー密度の減衰を補うように、レーザ発振装置９１０からの出力を高めるようにしても良い。
【０２９６】
ビームスポットは、スリット９０５を介して被処理物である基板９０６に照射される。スリット９０５は、レーザ光を遮ることが可能であり、なおかつレーザ光によって変形または損傷しないような材質で形成するのが望ましい。そして、スリット９０５はスリットの幅が可変であり、該スリットの幅によってビームスポットの幅を変更することができる。
【０２９７】
なお、スリット９０５を介さない場合の、レーザ発振装置９０１から発振されるレーザ光の基板９０６におけるビームスポットの形状は、レーザの種類によって異なり、また光学系により成形することもできる。
【０２９８】
基板９０６はステージ９０７上に載置されている。図９では、位置制御手段９０８、９０９が、被処理物におけるビームスポットの位置を制御する手段に相当しており、ステージ９０７の位置が、位置制御手段９０８、９０９によって制御されている。
【０２９９】
図９では、位置制御手段９０８がＸ方向におけるステージ９０７の位置の制御を行っており、位置制御手段９０９はＹ方向におけるステージ９０７の位置制御を行う。
【０３００】
また図９のレーザ照射装置は、中央演算処理装置及びメモリ等の記憶手段を兼ね備えたコンピューター９１０とを有している。コンピューター９１０は、レーザ発振装置９０１の発振を制御し、なおかつレーザ光のビームスポットがマスクのパターン情報に従って定められる領域を覆うように、位置制御手段９０８、９０９を制御し、基板９０６を所定の位置に移動させることができる。
【０３０１】
さらに、コンピューター９１０によって、該スリット９０５の幅を制御し、マスクのパターン情報に従ってビームスポットの幅を変更することも可能である。
【０３０２】
さらにレーザ照射装置９０１は、被処理物の温度を調節する手段を備えていても良い。また、レーザ光は指向性およびエネルギー密度の高い光であるため、ダンパーを設けて、反射光が不適切な箇所に照射されるのを防ぐようにしても良い。ダンパーは、反射光を吸収させる性質を有していることが望ましく、ダンパー内に冷却水を循環させておき、反射光の吸収により隔壁の温度が上昇するのを防ぐようにしても良い。また、ステージ９０７に基板を加熱するための手段（基板加熱手段）を設けるようにしても良い。
【０３０３】
なお、マーカをレーザで形成する場合、マーカ用のレーザ発振装置を設けるようにしても良い。この場合、マーカ用のレーザ発振装置の発振を、コンピューター９１０において制御するようにしても良い。さらにマーカ用のレーザ発振装置を設ける場合、マーカ用のレーザ発振装置から出力されたレーザ光を集光するための光学系を別途設ける。なおマーカを形成する際に用いるレーザは、代表的にはＹＡＧレーザ、ＣＯ₂レーザ等が挙げられるが、無論この他のレーザを用いて形成することは可能である。
【０３０４】
またマーカを用いた位置合わせのために、ＣＣＤカメラ９１３を１台、場合によっては数台設けるようにしても良い。なおＣＣＤカメラとは、ＣＣＤ（電荷結合素子）を撮像素子として用いたカメラを意味する。
【０３０５】
なお、マーカを設けずに、ＣＣＤカメラ９１３によってサブアイランドのパターンを認識し、位置合わせを行うようにしても良い。この場合、コンピューター９１０に入力されたマスクによるサブアイランドのパターン情報と、ＣＣＤカメラ９１３において収集された実際のサブアイランドのパターン情報とを照らし合わせて、基板の位置情報を把握することができる。この場合マーカを別途設ける必要がない。
【０３０６】
また、基板に入射したレーザ光は該基板の表面で反射し、入射したときと同じ光路を戻る、いわゆる戻り光となるが、該戻り光はレーザの出力や周波数の変動や、ロッドの破壊などの悪影響を及ぼす。そのため、前記戻り光を取り除きレーザの発振を安定させるため、アイソレータを設置するようにしても良い。
【０３０７】
なお、図９では、レーザ発振装置を１台設けたレーザ照射装置の構成について示したが、レーザ発振装置は複数台であってもよい。つまり、複数のレーザ発振装置を設け、それぞれから出力されたレーザ光のビームスポットを互いに一部を重ね合わせることで、合成する構成であってもよい。
【０３０８】
以上で、ビームスポットを走査する装置全体の構成についての説明を終了する。
【０３０９】
本発明の表示装置の作製方法では、こうして半導体膜をレーザアニールし、結晶化することができる。
【０３１０】
（実施例２）
本実施例では、本発明の表示装置の駆動回路と画素部とを、同一基板上に形成する手法について図１０、図１１を用いて説明する。なお、ＣＭＯＳ回路を有する駆動回路と、画素部とが形成された基板を、便宜上アクティブマトリクス基板と呼ぶ。
【０３１１】
まず、本実施例ではバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板５００１を用いる。なお、基板５００１としては、石英基板やシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。
【０３１２】
次いで、基板５００１上に酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地膜５００２を公知の手段(スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等)により形成する。本実施例では下地膜５００２として下地膜５００２ａ、５００２ｂの２層の下地膜を用いるが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い。
【０３１３】
次いで、下地膜５００２上に、公知の手段(スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等)により２５〜８０[nm](好ましくは３０〜６０[nm])の厚さで半導体層５００３を形成する。なお、この半導体層は、非晶質半導体層であっても良いし、微結晶半導体層、あるいは結晶性半導体層であっても良い。また、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体層を用いても良い(図１０(Ａ))。
【０３１４】
次に、半導体層５００３をパターニングし、フッ化ハロゲン、例えば、ＣｌＦ、ＣｌＦ₃、ＢｒＦ、ＢｒＦ₃、ＩＦ、ＩＦ₃等を含む雰囲気で異方性ドライエッチング法によりエッチング(第１のエッチング処理)することで、第１の形状の島状半導体層（サブアイランド）５００４〜５００６を形成する(図１０(Ｂ))。
【０３１５】
第１の形状の島状半導体層（サブアイランド）５００４〜５００６の形状は、実施の形態１〜実施の形態３に従って適宜設定することができる。
【０３１６】
次に、第１の形状の島状半導体層５００４〜５００６をレーザアニールにより結晶化させる。半導体層が微結晶半導体層、あるいは結晶性半導体層の場合、この工程によってその結晶性がさらに高められる。レーザアニールは、実施の形態１〜実施の形態３や実施例１に記載されたレーザ照射方法を用いて行う。
【０３１７】
具体的には、レーザ照射装置のコンピュータに入力されたマスクの情報に従って、第１の形状の島状半導体層５００４〜５００６にレーザ光を照射する。もちろん、レーザアニールだけでなく、他の公知の結晶化法(ＲＴＡやファーネスアニール炉を用いた熱結晶化法、結晶化を助長する金属元素を用いた熱結晶化法等)と組み合わせて行ってもよい。
【０３１８】
半導体層の結晶化に際しては、連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波を用いることで、大粒径の結晶を得ることができる。代表的には、Ｎｄ:ＹＶＯ₄レーザ(基本波１０６４[nm])の第２高調波(５３２[nm])や第３高調波(３５５[nm])を用いるのが望ましい。具体的には、出力１０[Ｗ]の連続発振のＹＶＯ₄レーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にＹＶＯ₄結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて線状、矩形状または楕円形状のビームスポットを成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１００[MW/cm²]程度(好ましくは０．１〜１０[MW/cm²])が必要である。そして、１０〜２０００[cm/s]程度の速度で半導体層が形成された基板５００１を移動させ、ビームスポットを相対的に走査する。
【０３１９】
なお光学系によって、ビームスポットの方を、基板５００１に対して移動させてもよい。
【０３２０】
また、レーザ照射は、パルス発振または連続発振の気体レーザもしくは固体レーザを用いることができる。気体レーザとして、エキシマレーザ、Ａｒレーザー、Ｋｒレーザーなどがあり、固体レーザとして、ＹＡＧレーザ、ＹＶＯ₄レーザー、ＹＬＦレーザ、ＹＡｌＯ₃レーザー、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザなどが挙げられる。固体レーザとしては、Ｃｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍがドーピングされたＹＡＧ、ＹＶＯ₄、ＹＬＦ、ＹＡｌＯ₃などの結晶を使ったレーザ等も使用可能である。当該レーザの基本波はドーピングする材料によって異なり、１[μm]前後の基本波を有するレーザ光が得られる。基本波に対する高調波は、非線形光学素子を用いることで得ることができる。
【０３２１】
上述したレーザアニールによって、第１の形状の島状半導体層（５００４〜５００６にレーザ光が照射され、結晶性が高められる(図１０(Ｃ))。
【０３２２】
次に、結晶性が高められた第１の形状の島状半導体層５００４〜５００６を所望の形状にパターニング(第２のエッチング処理)して、第２の形状の島状半導体層（アイランド）５００８〜５０１１を形成する(図１０(Ｄ))。
【０３２３】
なお、第１の形状の島状半導体層（サブアイランド）から、第２の形状の島状半導体層（アイランド）５００８をパターニングする手段は、実施の形態１〜実施の形態３に従っておこなう。
【０３２４】
また、第２の形状の島状半導体層５００８〜５０１１を形成した後、ＴＦＴのしきい値を制御するために微量な不純物元素(ボロンまたはリン)のドーピングを行ってもよい。
【０３２５】
次いで、第２の形状の島状半導体層５００８〜５０１１を覆うゲート絶縁膜５０１２を形成する。ゲート絶縁膜５０１２はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０[nm]として珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により１１０[nm]の厚さで酸化窒化珪素膜(組成比Ｓｉ＝３２[％]、Ｏ＝５９[％]、Ｎ＝７[％]、Ｈ＝２[％])で形成した。勿論、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【０３２６】
また、酸化珪素膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ(Tetraethyl Orthosilicate)とＯ₂とを混合し、反応圧力４０[Pa]、基板温度３００〜４００[℃]とし、高周波(１３．５６[MHz])電力密度０．５〜０．８[W/cm²]で放電させて形成することができる。このようにして作製される酸化珪素膜は、その後４００〜５００[℃]の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【０３２７】
次いで、ゲート絶縁膜５０１２上に膜厚２０〜１００[nm]の第１の導電層５０１３と、膜厚１００〜４００[nm]の第２の導電層５０１４とを積層形成する。本実施例では、膜厚３０[nm]のＴａＮ膜からなる第１の導電層５０１３と、膜厚３７０[nm]のＷ膜からなる第２の導電層５０１４を積層形成した。ＴａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用い、窒素を含む雰囲気内でスパッタする。また、Ｗ膜は、Ｗのターゲットを用いたスパッタ法で形成した。その他に６フッ化タングステン(ＷＦ₆)を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０[μΩcm]以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って、本実施例では、高純度のＷ(純度９９．９９９９[％])のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０[μΩcm]を実現することができる。
【０３２８】
なお、本実施例では、第１の導電層５０１３をＴａＮ、第２の導電層５０１４をＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶珪素膜に代表される半導体層を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。また、第１の導電層をタンタル(Ｔａ)膜で形成し、第２の導電層をＷ膜とする組み合わせ、第１の導電層を窒化チタン(ＴｉＮ)膜で形成し、第２の導電層をＷ膜とする組み合わせ、第１の導電層を窒化タンタル(ＴａＮ)で形成し、第２の導電層をＷとする組み合わせ、第１の導電層を窒化タンタル(ＴａＮ)膜で形成し、第２の導電層をＡｌ膜とする組み合わせ、第１の導電層を窒化タンタル(ＴａＮ)膜で形成し、第２の導電層をＣｕ膜とする組み合わせとしてもよい。
【０３２９】
また、２層構造に限定されず、例えば、タングステン膜、アルミニウムとシリコンの合金(Ａｌ−Ｓｉ)膜、窒化チタン膜を順次積層した３層構造としてもよい。また、３層構造とする場合、タングステンに代えて窒化タングステンを用いてもよいし、アルミニウムとシリコンの合金(Ａｌ−Ｓｉ)膜に代えてアルミニウムとチタンの合金膜(Ａｌ−Ｔｉ)を用いてもよいし、窒化チタン膜に代えてチタン膜を用いてもよい。
【０３３０】
なお、導電層の材料によって、適宜最適なエッチングの方法や、エッチャントの種類を選択することが重要である(図１０(Ｅ))。
【０３３１】
次に、フォトリソグラフィ法を用いてレジストからなるマスク５０１５を形成し、電極及び配線を形成するための第３のエッチング処理を行う。第３のエッチング処理では第１及び第２のエッチング条件で行う(図１０(Ｆ))。本実施例では第１のエッチング条件として、ＩＣＰ(Inductively Coupled Plasma：誘導結合型プラズマ)エッチング法を用い、エッチング用ガスにＣＦ₄とＣｌ₂とＯ₂とを用い、それぞれのガス流量比を２５：２５：１０[sccm]とし、１[Pa]の圧力でコイル型の電極に５００[Ｗ]のＲＦ(１３．５６[MHz])電力を投入してプラズマを生成してエッチングを行う。基板側(試料ステージ)にも１５０[Ｗ]のＲＦ(１３．５６[MHz])電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件によりＷ膜をエッチングして第１の導電層の端部をテーパー形状とする。
【０３３２】
この後、レジストからなるマスク５０１５を除去せずに第２のエッチング条件に変え、エッチング用ガスにＣＦ₄とＣｌ₂とを用い、それぞれのガス流量比を３０：３０[sccm]とし、１[Pa]の圧力でコイル型の電極に５００[Ｗ]のＲＦ(１３．５６[MHz])電力を投入してプラズマを生成して約３０秒程度のエッチングを行った。基板側(試料ステージ)にも２０[Ｗ]のＲＦ(１３．５６[MHz])電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ₄とＣｌ₂を混合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０[％]程度の割合でエッチング時間を増加させると良い。
【０３３３】
上記第３のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°となる。こうして、第３のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層５０１６〜５０２０(第１の導電層５０１６ａ〜５０２０ａと第２の導電層５０１６ｂ〜５０１６ｂ)を形成する。ゲート絶縁膜５０１２においては、第１の形状の導電層５０１６〜５０２０で覆われない領域は２０〜５０[nm]程度エッチングされ、薄くなった領域が形成される。
【０３３４】
次いで、レジストからなるマスク５０１５を除去せずに第４のエッチング処理を行う(図１１(Ａ))。ここでは、エッチングガスにＣＦ₄とＣｌ₂とＯ₂とを用い、Ｗ膜を選択的にエッチングする。この時、第４のエッチング処理により第２の導電層５０２１ｂ〜５０２５ｂを形成する。一方、第１の導電層５０１６ａ〜５０２０ａは、ほとんどエッチングされず、第２の形状の導電層５０２１〜５０２５を形成する。
【０３３５】
そして、レジストからなるマスク５０１５を除去せずに第１のドーピング処理を行い、第２の形状の島状半導体層にＮ型を付与する不純物元素を低濃度に添加する。ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０¹³〜５×１０¹⁴[/cm²]とし、加速電圧を４０〜８０[keV]として行う。本実施例ではドーズ量を１．５×１０¹³[/cm²]とし、加速電圧を６０[keV]として行う。Ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン(Ｐ)または砒素(Ａｓ)を用いるが、ここではリン(Ｐ)を用いる。この場合、導電層５０２１〜５０２５がＮ型を付与する不純物元素に対するマスクとなり、自己整合的に不純物領域５０２６〜５０２９が形成される。不純物領域５０２６〜５０２９には１×１０¹⁸〜１×１０²⁰[/cm³]の濃度範囲でＮ型を付与する不純物元素を添加する。
【０３３６】
次に、レジストからなるマスク５０１５を除去した後、新たにレジストからなるマスク５０３０を形成して第１のドーピング処理よりも高い加速電圧で第２のドーピング処理を行う。イオンドープ法の条件はドーズ量を１×１０¹³〜１×１０¹⁵[/cm²]とし、加速電圧を６０〜１２０[keV]として行う。ドーピング処理は第２の導電層５０２１ｂ〜５０２５ｂを不純物元素に対するマスクとして用い、第１の導電層のテーパー部の下方の第２の形状の島状半導体層に不純物元素が添加されるようにドーピングする。続いて、第２のドーピング処理より加速電圧を下げて第３のドーピング処理を行って図１１(Ｂ)の状態を得る。第３のドーピング処理におけるイオンドープ法の条件は、ドーズ量を１×１０¹⁵〜１×１０¹⁷[/cm²]とし、加速電圧を５０〜１００[keV]として行う。第２のドーピング処理および第３のドーピング処理により、第１の導電層と重なる低濃度不純物領域５０３１、５０３２には１×１０¹⁸〜５×１０¹⁹[/cm³]の濃度範囲でＮ型を付与する不純物元素を添加され、高濃度不純物領域５０３４〜５０３６には１×１０¹⁹〜５×１０²¹[/cm³]の濃度範囲でＮ型を付与する不純物元素が添加される。
【０３３７】
もちろん、適当な加速電圧にすることで、第２のドーピング処理および第３のドーピング処理は１回のドーピング処理で、低濃度不純物領域および高濃度不純物領域を形成することも可能である。
【０３３８】
次いで、レジストからなるマスク５０３０を除去した後、新たにレジストからなるマスク５０３７を形成して第４のドーピング処理を行う。この第４のドーピング処理により、Ｐチャネル型ＴＦＴの活性層となる第２の形状の島状半導体層に前記一導電型とは逆の導電型を付与する不純物元素が添加された不純物領域５０３８、５０３９を形成する。第２の導電層５０２１ａ〜５０２５ａを不純物元素に対するマスクとして用い、Ｐ型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。本実施例では、不純物領域５０３８、５０３９はジボラン(Ｂ₂Ｈ₆)を用いたイオンドープ法で形成する(図１１(Ｃ))。この第４のドーピング処理の際には、Ｎチャネル型ＴＦＴを形成する第２の形状の島状半導体層はレジストからなるマスク５０３７で覆われている。第１乃至３のドーピング処理によって、不純物領域５０３８、５０３９にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもＰ型を付与する不純物元素の濃度を１×１０¹⁹〜５×１０²¹[/cm³]となるようにドーピング処理することにより、Ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない。
【０３３９】
以上までの工程で、それぞれの第２の形状の島状半導体層に不純物領域が形成される。
【０３４０】
次いで、レジストからなるマスク５０３７を除去して第１の層間絶縁膜５０４０を形成する。この第１の層間絶縁膜５０４０としては、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００[nm]として珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により膜厚１５０[nm]の酸化窒化珪素膜を形成した。勿論、第１の層間絶縁膜５０４０は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【０３４１】
次いで、第２の形状の島状半導体層に添加された不純物を活性化する処理を行う(図１１(Ｄ))。活性化処理としては、レーザアニール法を用いる。レーザアニール法を用いる場合、結晶化の際に用いたレーザを使用することが可能である。活性化の場合は、移動速度は結晶化と同じにし、０．０１〜１００[MW/cm²]程度(好ましくは０．０１〜１０[MW/cm²])のエネルギー密度が必要となる。また結晶化の際には連続発振のレーザを用い、活性化の際にはパルス発振のレーザを用いるようにしても良い。
【０３４２】
また、第１の層間絶縁膜５０４０を形成する前に活性化処理を行っても良い。
【０３４３】
そして、加熱処理(３００〜５５０[℃]で１〜１２時間の熱処理)を行うと水素化を行うことができる。この工程は第１の層間絶縁膜５０４０に含まれる水素により第２の形状の島状半導体層のダングリングボンドを終端する工程である。なお、第１の層間絶縁膜の存在に関係なく第２の形状の島状半導体層を水素化することができる。水素化の他の手段としては、プラズマ水素化(プラズマにより励起された水素を用いる)や、３〜１００[％]の水素を含む雰囲気中で、３００〜６５０[℃]で１〜１２時間の加熱処理を行っても良い。
【０３４４】
以上の様にして、Ｎチャネル型ＴＦＴとＰチャネル型ＴＦＴからなるＣＭＯＳ回路を有する駆動回路と、選択ＴＦＴと駆動ＴＦＴと保持容量とを有する画素部を同一基板上に形成することができる。こうして、アクティブマトリクス基板が完成する。
【０３４５】
なお、本実施例は、実施の形態１〜実施の形態７及び他の実施例と組み合わせて実施することが可能である。
【０３４６】
（実施例３）
本実施例では、実施例２に示した作製方法を用いて作製されたアクティブマトリクス基板を用いて、各画素にＯＬＥＤ素子を配置したＯＬＥＤ表示装置を作製した例を説明する。
【０３４７】
ここで、ＯＬＥＤ素子は、陽極と、陰極と、陽極と陰極に間に挟まれた有機化合物層とを有する構成である。陽極と陰極間に電圧を印加することによって、ルミネッセンス（Electro Luminescence）が得られる。
【０３４８】
有機化合物層は、積層構造とすることができる。代表的には、コダック・イーストマン・カンパニーのTangらが提案した「正孔輸送層／発光層／電子輸送層」という積層構造が挙げられる。また他にも、陽極上に正孔注入層／正孔輸送層／発光層／電子輸送層、または正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層の順に積層する構造でも良い。発光層に対して蛍光性色素等をドーピングしても良い。
【０３４９】
ＯＬＥＤ素子の陰極と陽極の間に設けられる全ての層を総称して有機化合物層と呼ぶ。よって上述した正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等は、全て有機化合物層に含まれる。
【０３５０】
上記構造でなる有機化合物層に、一対の電極（陽極及び陰極）から所定の電圧をかけると、キャリアの再結合が起こって発光する。
【０３５１】
なお、ＯＬＥＤ素子は、一重項励起状態から基底状態に戻る際の発光（蛍光）を利用するものでも、三重項励起状態から基底状態に戻る際の発光（リン光）を利用するものでも、どちらでも良い。また、両方を利用するものであっても良い。
【０３５２】
有機化合物層としては、公知の有機発光材料や無機発光材料を用いることができる。
【０３５３】
有機発光材料としては、低分子系有機発光材料、高分子系有機発光材料、中分子系有機材料を自由に用いることができる。なお、中分子系有機発光材料とは、昇華性を有さず、かつ、分子数が２０以下または連鎖する分子の長さが１０[μｍ]以下の有機発光材料を示すものとする。
【０３５４】
なお、有機化合物層は、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等が、明確に区別された積層構造を有するものに限定されない。つまり、有機化合物層は、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等を構成する材料が、混合した層を有する構造であってもよい。
【０３５５】
実施例２に従って図１１（Ｄ）の状態まで形成する。次いで、図１２（A）に示すように、第１の層間絶縁膜５０４０上に無機絶縁膜材料または有機絶縁物材料から成る第２の層間絶縁膜５１０１を形成する。本実施例では、膜厚１．６［μｍ］のアクリル樹脂膜を形成した。次に、第２の層間絶縁膜５１０１を形成した後、第２の層間絶縁膜５１０１に接するように、第３の層間絶縁膜５１０２を形成する。
【０３５６】
そして、配線５１０４〜５１１０を形成する。なお、これらの配線は、膜厚５０[nm]のＴｉ膜と、膜厚５００[nm]の合金膜(ＡｌとＴｉとの合金膜)との積層膜をパターニングして形成する。もちろん、二層構造に限らず、単層構造でもよいし、三層以上の積層構造にしてもよい。また、配線の材料としては、ＡｌとＴｉに限らない。例えば、ＴａＮ膜上にＡｌやＣｕを形成し、さらにＴｉ膜を形成した積層膜をパターニングして配線を形成してもよい。
【０３５７】
次いで、発光素子の陽極となる電極（画素電極）を、透明導電膜からなる材料にて形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電膜にガリウムを添加したものを用いても良い。
【０３５８】
表示装置がＯＬＥＤ素子を利用する場合、第３の層間絶縁膜５１０２は、第２の層間絶縁膜５１０１に含まれる水分が有機発光層に入るのを防ぐのに効果的である。第２の層間絶縁膜５１０１が有機樹脂材料を有している場合、有機樹脂材料は水分を多く含むため、第３の層間絶縁膜５１０２を設けることは特に有効である。また、本実施例においては、樹脂からなる第２の層間絶縁膜５１０１を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成される有機化合物層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、有機化合物層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【０３５９】
駆動回路が有するＮチャネル型ＴＦＴ、Ｐチャネル型ＴＦＴは実施例２の作製方法を用いて形成される。なお、本実施例ではシングルゲート構造としているが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。
【０３６０】
次に、図１２（Ｂ）に示すように、第３の層間絶縁膜５１０２を覆うように黒色染料、カーボンまたは黒色の顔料などを分散した樹脂膜を成膜し、発光素子となる部分に開口部を形成することで、遮蔽膜（図示せず）を成膜する。なお樹脂として、代表的にはポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等が挙げられるが、上記材料に限定されない。また有機樹脂の他に、遮蔽膜の材料として例えば、珪素、酸化珪素、酸化窒化珪素などに黒色染料、カーボンまたは黒色の顔料を混入したものを用いることも可能である。遮蔽膜は、配線５１０４〜５１１０において反射した外光が、観察者の目に入るのを防ぐ効果がある。その後、各不純物領域に達するコンタクトホールを開口し、配線５１０４〜５１１０を形成する。
【０３６１】
続いて、樹脂材料でなる土手５１１１を形成する。土手５１１１は１〜２[μm]厚のアクリル膜またはポリイミド膜をパターニングして画素電極５１０３の一部を露出させるように形成する。
【０３６２】
画素電極５１０３の上には層５１１２が形成される。なお、図１２（Ｂ）では一画素しか図示していないが、本実施例ではＲ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した有機化合物層を作り分けている。また、本実施例では蒸着法により低分子系有機発光材料を形成している。具体的には、正孔注入層として２０[nm]厚の銅フタロシアニン（ＣｕＰｃ）膜を設け、その上に発光層として７０[nm]厚のトリス−８−キノリノラトアルミニウム錯体（Ａｌｑ₃）膜を設けた積層構造としている。Ａｌｑ₃にキナクリドン、ペリレンもしくはＤＣＭ１といった蛍光色素を添加することで発光色を制御することができる。
【０３６３】
但し、以上の例はＯＬＥＤ素子の有機化合物層として用いることのできる材料の一例であって、これに限定する必要はない。発光層、電荷輸送層または電荷注入層を自由に組み合わせて有機化合物層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、本実施例では低分子系有機発光材料を有機化合物層として用いる例を示したが、中分子系有機発光材料や高分子系有機発光材料を用いても良い。なお、ここでいう中分子系有機発光材料とは、昇華性を有さず、かつ、分子数が２０以下または連鎖する分子の長さが１０[μm]以下の有機発光材料を指す。また、高分子系有機発光材料を用いる例として、正孔注入層として２０[nm]のポリチオフェン（ＰＥＤＯＴ）膜をスピン塗布法により設け、その上に発光層として１００[nm]程度のパラフェニレンビニレン（ＰＰＶ）膜を設けた積層構造としても良い。なお、ＰＰＶのπ共役系高分子を用いると、赤色から青色まで発光波長を選択できる。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機発光材料や無機材料は公知の材料を用いることができる。
【０３６４】
次に有機化合物層５１１２の上には、陰極として画素電極５１１３が設けられる。本実施例の場合、導電膜としてアルミニウムとリチウムとの合金膜を用いる。勿論、公知のＭｇＡｇ膜（マグネシウムと銀との合金膜）を用いても良い。陰極材料としては、周期表の１族もしくは２族に属する元素からなる導電膜もしくはそれらの元素を添加した導電膜を用いれば良い。
【０３６５】
この画素電極５１１３まで形成された時点でＯＬＥＤ素子が完成する。なお、ここでいうＯＬＥＤ素子とは、画素電極（陽極）５１０３、有機化合物層５１１２、および陰極５１１３で形成された素子を指す。
【０３６６】
また、ＯＬＥＤ素子を完全に覆うようにして保護膜５１１４を設けても良い。保護膜５１１４としては、炭素膜、窒化珪素膜もしくは窒化酸化珪素膜を含む絶縁膜からなり、当該絶縁膜を単層もしくは組み合わせた積層で用いる。
【０３６７】
この際、カバレッジの良い膜を保護膜５１１４として用いることが好ましく、炭素膜、特にＤＬＣ（ダイヤモンドライクカーボン）膜を用いることは有効である。ＤＬＣ膜は室温から１００[℃]以下の温度範囲で成膜可能であるため、耐熱性の低い発光層５１１２の上方にも容易に成膜することができる。また、ＤＬＣ膜は酸素に対するブロッキング効果が高く、有機化合物層５１１２の酸化を抑制することが可能である。そのため、この後に続く封止工程を行う間に有機化合物層５１１２が酸化するといった問題を防止できる。
【０３６８】
本実施例では、有機化合物層５１１２は全てバリア性の高い炭素膜、窒化珪素、窒化酸化珪素、窒化アルミニウムもしくは窒化酸化アルミニウム等の無機絶縁膜で覆われているため、水分や酸素等が有機化合物層５１１２に入って有機化合物層５１１２が劣化するのをより効果的に防ぐことができる。
【０３６９】
また、第３の層間絶縁膜５１０２、保護膜５１１４を、シリコンをターゲットとしたスパッタリング法により作製される窒化珪素膜を用いることで、より発光層への不純物の侵入を防ぐことができる。成膜条件は適宜選択すれば良いが、特に好ましくはスパッタガスには窒素（Ｎ₂）又は窒素とアルゴンの混合ガスを用い、高周波電力を印加してスパッタリングを行う。基板温度は室温の状態とし、加熱手段を用いなくても良い。既に有機絶縁膜や有機化合物層を形成した後は、基板を加熱せずに成膜することが望ましい。但し、吸着又は吸蔵している水分を十分除去するために、真空中で数分〜数時間、５０〜１００[℃]程度で加熱して脱水処理することは好ましい。
【０３７０】
室温でシリコンをターゲットとし、１３．５６[MHz]の高周波電力を印加し、窒素ガスのみ用いたスパッタリング法で形成された窒化珪素膜は、その赤外吸収スペクトルにおいてＮ−Ｈ結合とＳｉ−Ｈ結合の吸収ピークが観測されず、またＳｉ−Ｏの吸収ピークも観測されていないことが特徴的であり、膜中に酸素濃度及び水素濃度は１[原子％]以下であることがわかっている。このことからも、より効果的に酸素や水分などの不純物の侵入を防ぐことができるのがわかる。
【０３７１】
こうして図１２（Ｂ）に示すような構造の表示装置が完成する。なお、土手５１１１を形成した後、保護膜５１１４を形成するまでの工程を、大気解放せずに連続的に処理することは有効である。
【０３７２】
なお本実施例では遮蔽膜を第３の層間絶縁膜５１０２と土手５１１１との間に形成したが、本発明はこの構成に限定されない。配線５１０４〜５１１０において反射した外光が、観察者の目に入るのを防ぐことができる位置に設けることが肝要である。例えば、本実施例のようにＯＬＥＤ素子から発せられる光が基板側に向かう構成である場合、第１の層間絶縁膜５０４０と第２の層間絶縁膜５１０１との間に遮蔽膜を設けるようにしても良い。そしてこの場合においても、遮蔽膜はＯＬＥＤ素子からの光が通過できるように開口部を有する。
【０３７３】
さらに、実施例２において説明したように、ゲート電極に絶縁膜を介して重なる不純物領域を設けることによりホットキャリア効果に起因する劣化に強いＮチャネル型ＴＦＴを形成することができる。そのため、信頼性の高い表示装置を実現できる。
【０３７４】
また、本実施例では画素部と駆動回路の構成のみ示しているが、本実施例の製造工程に従えば、その他にも信号分割回路、Ｄ／Ａコンバータ、オペアンプ、γ補正回路などの論理回路を同一の絶縁体上に形成可能であり、さらにはメモリやマイクロプロセッサをも形成しうる。
【０３７５】
なお、本実施例では、ＯＬＥＤ素子から発せられる光がＴＦＴ側に向かっているが、ＯＬＥＤ素子がＴＦＴとは反対側に向かっていても良い。この場合、土手５１１１に黒色染料、カーボンまたは黒色の顔料を混入した樹脂を用いることができる。この場合、画素電極５１０３には反射性に優れた材料を用い、画素電極５１１３には透明導電膜を用いる。
【０３７６】
なお、本実施例は実施の形態１〜実施の形態７、実施例１、実施例２と自由に組み合わせて実施することが可能である。
【０３７７】
（実施例４）
本実施例では、実施例３とは異なるＯＬＥＤ表示装置の作製方法について説明する。説明には、図１３を用いる。
【０３７８】
図１１（Ｄ）の状態までの工程は、実施例２に示した工程と同様である。ただし、画素部を構成する駆動ＴＦＴは、ゲート電極の外側に形成される低濃度不純物領域（Ｌoff領域）を有する、Ｎチャネル型のＴＦＴである点が異なる。
【０３７９】
図１０及び図１１と同じ部分は同じ符号を用いて示し、説明は省略する。
【０３８０】
図１３（Ａ）に示すように、第１の層間絶縁膜５０４０上に、第２の層間絶縁膜５９０２を形成する。第２の層間絶縁膜５９０２としては、無機絶縁膜を用いることができる。例えば、ＣＶＤ法によって形成された酸化珪素膜や、ＳＯＧ（Spin On Glass）法によって塗布された酸化珪素膜等を用いることができる。また、第２の層間絶縁膜５９０２として、有機絶縁膜を用いることができる。例えば、ポリイミド、ポリアミド、ＢＣＢ（ベンゾシクロブテン）、アクリル等の膜を用いることができる。また、アクリル膜と酸化珪素膜の積層構造を用いても良い。また、アクリル膜と、スパッタ法で形成した窒化珪素膜または窒化酸化珪素膜との積層構造を用いても良い。
【０３８１】
次いで、ドライエッチングまたはウエットエッチングを用い、第１の層間絶縁膜５０４０、第２の層間絶縁膜５９０２及びゲート絶縁膜５０１２をエッチングし、駆動回路部及び画素部を構成する各ＴＦＴの不純物領域に達するコンタクトホールを形成する。
【０３８２】
次いで、各不純物領域とそれぞれ電気的に接続される配線５９０３〜５９０９を形成する。なお本実施例では、配線５９０３〜５９０９は、膜厚１００nmのＴｉ膜と、膜厚３５０nmのＡｌ膜と、膜厚１００nmのＴｉ膜との積層膜をスパッタ法で連続形成し、所望の形状にパターニングして形成する。
【０３８３】
もちろん、三層構造に限らず、単層構造でもよいし、二層構造でもよいし、四層以上の積層構造にしてもよい。また配線の材料としては、ＡｌとＴｉに限らず、他の導電膜を用いても良い。例えば、ＴａＮ膜上にＡｌやＣｕを形成し、さらにＴｉ膜を形成した積層膜をパターニングして配線を形成してもよい。
【０３８４】
画素部の選択ＴＦＴのソース領域またはドレイン領域の一方は、配線５１０７によって画素部の駆動ＴＦＴのゲート電極と電気的に接続される。
【０３８５】
次いで図１３（Ｂ）に示すように、第３の層間絶縁膜５９１０ａを形成する。第３の層間絶縁膜５９１０ａとしては、無機絶縁膜や有機絶縁膜を用いることができる。無機絶縁膜としては、ＣＶＤ法によって形成された酸化珪素膜や、ＳＯＧ（Spin On Glass）法によって塗布された酸化珪素膜等を用いることができる。また、有機絶縁膜としては、アクリル樹脂膜等を用いることができる。その上に、第４の層間絶縁膜５９１０ｂを形成する。第４の層間絶縁膜５９１０ｂとしては、スパッタ法で形成した窒化珪素膜または窒化酸化珪素膜を用いることが出来る。
【０３８６】
第３の層間絶縁膜５９１０ａ及び第４の層間絶縁膜５９１０ｂによって、ＴＦＴによる凹凸を緩和し、平坦化することができる。特に、第３の層間絶縁膜５９１０ａは平坦化の意味合いが強いので、平坦性に優れた膜が好ましい。
【０３８７】
次いで、ドライエッチングまたはウエットエッチングを用い、第３の層間絶縁膜５９１０ａ及び第４の層間絶縁膜５９１０ｂに、配線５９０８に達するコンタクトホールを形成する。
【０３８８】
次いで、導電膜をパターニングして画素電極５９１１を形成する。本実施例の場合、導電膜としてアルミニウムとリチウムとの合金膜を用いる。勿論、公知のＭｇＡｇ膜（マグネシウムと銀との合金膜）を用いても良い。画素電極５９１１がＯＬＥＤ素子の陰極に相当する。陰極材料としては、周期表の１族もしくは２族に属する元素からなる導電膜もしくはそれらの元素を添加した導電膜を自由に用いることができる。
【０３８９】
画素電極５９１１は、第３の層間絶縁膜５９１０ａ及び第４の層間絶縁膜５９１０ｂに形成されたコンタクトホールによって、配線５９０８と電気的な接続がとられる。こうして、画素電極５９１１は、駆動ＴＦＴのソース領域またはドレイン領域の一方と、電気的に接続される。
【０３９０】
次いで図１３（Ｃ）に示すように、各画素間のＯＬＥＤ素子の有機化合物層を塗り分けるために、土手５９１２を形成する。土手５９１２としては、無機絶縁膜や有機絶縁膜を用いて形成する。無機絶縁膜としては、スパッタ法によって形成された窒化珪素膜または窒化酸化珪素膜、ＣＶＤ法によって形成された酸化珪素膜や、ＳＯＧ法によって塗布された酸化珪素膜等を用いることができる。また、有機絶縁膜としては、アクリル樹脂膜等を用いることができる。
【０３９１】
ここで、土手５９１２を形成する際、ウエットエッチング法を用いることで容易にテーパー形状の側壁とすることが出来る。土手５９１２の側壁が十分になだらかでないと段差に起因する有機化合物層の劣化が顕著な問題となってしまうため、注意が必要である。
【０３９２】
なお、画素電極５９１１と配線５９０８を電気的に接続する際に、第３の層間絶縁膜５９１０ａ及び第４の層間絶縁膜５９１０ｂに形成したコンタクトホールの部分にも、土手５９１２を形成する。こうして、コンタクトホール部分の凹凸による、画素電極５９１１の凹凸を土手５９１２によって埋めることにより、段差に起因する有機化合物層の劣化を防いでいる。
る。
【０３９３】
土手５９１２中に、カーボン粒子や金属粒子を添加し、抵抗率を下げ、静電気の発生を抑制してもよい。この際、抵抗率は、１×１０⁶〜１×１０¹²Ωｍ（好ましくは、１×１０⁸〜１×１０¹⁰Ωｍ）となるように、カーボン粒子や金属粒子の添加量を調節すればよい。
【０３９４】
次いで、土手５９１２に囲まれた、露出している画素電極５９１１上に、有機化合物層５９１３を形成する。
【０３９５】
有機化合物層５９１３としては、公知の有機発光材料や無機発光材料を用いることができる。
【０３９６】
本実施例では蒸着法により低分子系有機発光材料を用いて有機化合物層５９１３を形成している。具体的には、発光層として７０nm厚のトリス−８−キノリノラトアルミニウム錯体（Ａｌｑ₃）膜を設け、その上に、正孔注入層として２０nm厚の銅フタロシアニン（ＣｕＰｃ）膜を設けた積層構造としている。Ａｌｑ₃にキナクリドン、ペリレンもしくはＤＣＭ１といった蛍光色素を添加することで発光色を制御することができる。
【０３９７】
なお、図１３（Ｃ）では一画素しか図示していないが、複数の色、例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応したＥＬ層５１１３を作り分ける構成とすることができる。
【０３９８】
また、高分子系有機発光材料を用いる例として、正孔注入層として２０nmのポリチオフェン（ＰＥＤＯＴ）膜をスピン塗布法により設け、その上に、発光層として１００nm程度のパラフェニレンビニレン（ＰＰＶ）膜を設けた積層構造によって有機化合物層５９１３を構成しても良い。なお、ＰＰＶのπ共役系高分子を用いると、赤色から青色まで発光波長を選択できる。また、電子輸送層や電子注入層として炭化珪素等の無機材料を用いることも可能である。
【０３９９】
次に、有機化合物層５９１３の上には、透明導電膜からなる画素電極５９１４を形成する。透明導電膜としては、酸化インジウムと酸化スズの化合物（ＩＴＯ）、酸化インジウムと酸化亜鉛の化合物、酸化亜鉛、酸化スズ、酸化インジウム等を用いることができる。また、前記透明導電膜にガリウムを添加したものを用いてもよい。画素電極５９１４がＯＬＥＤ素子の陽極に相当する。
【０４００】
画素電極５９１４まで形成された時点でＯＬＥＤ素子が完成する。なお、ＯＬＥＤ素子とは、画素電極（陰極）５９１１、有機化合物層５９１３及び画素電極（陽極）５９１４で形成されたダイオードを指す。
【０４０１】
本実施例では、画素電極５９１４が透明導電膜によって形成されているため、ＯＬＥＤ素子が発した光は、基板とは逆側に向かって放射される。また、第３の層間絶縁膜５９１０ａ及び第４の層間絶縁膜５９１０ｂによって、配線５９０６〜５９０９が形成された層とは別の層に、画素電極５９１１を形成している。そのため、実施例３に示した構成と比較して、開口率を上げることができる。
【０４０２】
ＯＬＥＤ素子を完全に覆うようにして保護膜（パッシベーション膜）５９１５を設けることは有効である。保護膜５９１５としては、炭素膜、窒化珪素膜もしくは窒化酸化珪素膜を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層で用いることができる。
【０４０３】
なお本実施例のように、ＯＬＥＤ素子が発した光が画素電極５９１４側から放射される場合、保護膜５９１５としては、光を透過する膜を用いる必要がある。
【０４０４】
なお、土手５９１２を形成した後、保護膜５９１５を形成するまでの工程をマルチチャンバー方式（またはインライン方式）の成膜装置を用いて、大気解放せずに連続的に処理することは有効である。
【０４０５】
なお、実際には図１３（Ｃ）の状態まで完成したら、さらに外気に曝されないように、気密性が高く、脱ガスの少ない保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）等のシーリング材でパッケージング（封入）することが好ましい。その際、シーリング材の内部を不活性雰囲気にしたり、内部に吸湿性材料（例えば酸化バリウム）を配置したりするとＯＬＥＤ素子の信頼性が向上する。
【０４０６】
また、パッケージング等の処理により気密性を高めたら、基板５００１上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクタ（フレキシブルプリントサーキット：ＦＰＣ）を取り付けて製品として完成する。
【０４０７】
なお、本実施例は実施の形態１〜実施の形態７、実施例１、実施例２と自由に組み合わせて実施することが可能である。
【０４０８】
（実施例５）
本実施例では、本発明の作製方法に従って、１つのＴＦＴを作製する一例を示す。なお、本実施例では、ＴＦＴを逆スタガ型の構造とした例について説明する。
【０４０９】
図１４（A）に示すように、基板１４００上に、第１の下地膜１４０２ａを形成する。その後、第２の下地膜を形成し、パターニングを行って、凸部１４０２ｂを形成する。
【０４１０】
ここで、第１の下地膜１４０２ａ及び第２の下地膜としてはそれぞれ、酸化珪素、窒化酸化珪素、酸化窒化珪素等を用いることができる。但し、第１の下地膜１４０２ａ上に形成された第２の下地膜のみをパターニングして凸部１４０２ｂを形成する工程上、第１の下地膜１４０２ａと第２の下地膜とは異なる材料とする必要がある。こうして、第１の下地膜１４０２ａと凸部１４０２ｂとによって、凹凸パターンを形成する。
【０４１１】
次いで、図１４（Ｂ）に示すように、導電性膜をパターニングすることによって、ゲート電極１４０３を形成する。なお、ゲート電極１４０３の端部を、テーパ形状とするのが望ましい。こうして、ゲート電極１４０３の上部に形成する膜が段切れを起こすのを防ぐことが出来る。その後、ゲート絶縁膜１４０４を形成する。その上に、半導体膜１４０５を形成する。半導体膜１４０５をレーザアニールし、結晶化を行う。レーザアニールでは、連続発振のレーザ光を用いる。このレーザ光を集光して形成したビームスポットを、前記半導体膜上を移動させる。こうして、半導体膜を結晶化させる。
【０４１２】
なお、ビームスポットの形状及び走査方向は、凹凸パターンの形状に応じて設計者が適宜定めることができる。
【０４１３】
次いで、図１４（Ｃ）に示すように、結晶化した半導体膜１４０５をパターニングし、島状半導体１４０６を形成する。その上に、チャネルストッパ１４０７を形成する。
【０４１４】
次いで、図１４（Ｄ）に示すように、チャネルストッパ１４０７を介して、不純物元素のドーピング処理を行う。こうして、ゲート電極１４０３と重なるチャネル領域１４０８と、ソース領域、ドレイン領域として機能する不純物領域１４０９ａと１４０９ｂを形成する。
【０４１５】
次いで、図１４（Ｅ）に示すように、層間絶縁膜１４１０を形成する。次いで、不純物領域１４０９ａと１４０９ｂに達するコンタクトホールを形成する。その後、導電性膜を成膜し、所定の形状にパターニングして、端子１４１１ａと端子１４１１ｂを形成する。端子１４１１ａと端子１４１１ｂの一方が、ソース端子に相当する。もう一方が、ドレイン端子に相当する。
【０４１６】
このように形成されたＴＦＴでは、チャネル領域として、凹凸パターンの凸部上に形成された多結晶半導体膜を用いる。こうして、チャネル領域の結晶性が良いＴＦＴを作製することができる。
【０４１７】
なお、本実施例は実施の形態４〜実施の形態７、実施例１、実施例３、実施例４と自由に組み合わせて実施することが可能である。
（実施例６）
本実施例では、本発明の作製方法を用いて形成されたＴＦＴの断面構造について説明する。
【０４１８】
特に本実施例では、ＴＦＴの有する多結晶膜を、多結晶膜の第２の作製方法を用いて形成した場合の、ＴＦＴの断面構造の一例を示す。ここで、多結晶膜の第２の作製方法とは、凹凸パターン（以下、レリーフと表記）を有する下地上に半導体膜を形成し、連続発振のレーザを用いたレーザアニールによって結晶化を行う手法である。
【０４１９】
図１５（Ａ）において、絶縁表面を有する基板１５００上に下地膜１５０１と、下地膜１５０２が形成されている。そして下地膜１５０２上には、チャネル形成領域１５０５と、チャネル形成領域１５０５を挟んでいる第１の不純物領域１５０４と、第１の不純物領域１５０４及びチャネル形成領域１５０５を挟んでいる第２の不純物領域１５０３とを含む活性層を有している。そして該活性層に接しているゲート絶縁膜１５０６と、該ゲート絶縁膜１５０６上に形成されたゲート電極１５０８とを有している。該ゲート電極１５０８の側面に接するように、サイドウォール１５０７が形成されている。
【０４２０】
サイドウォール１５０７はゲート絶縁膜１５０６を間に介して第１の不純物領域１５０４と重なっており、導電性を有していても絶縁性を有していても良い。サイドウォール１５０７が導電性を有する場合、サイドウォール１５０７を含めてゲート電極としても良い。
【０４２１】
図１５（Ｂ）において、絶縁表面を有する基板１５１０上に下地膜１５１１と、下地膜１５１２が形成されている。そして下地膜１５１２上には、チャネル形成領域１５１５と、チャネル形成領域１５１５を挟んでいる第１の不純物領域１５１４と、第１の不純物領域１５１４及びチャネル形成領域１５１５を挟んでいる第２の不純物領域１５１３とを含む活性層を有している。そして該活性層に接しているゲート絶縁膜１５１６と、該ゲート絶縁膜１５１６上に積層された２層の導電膜１５１９、１５１８からなるゲート電極とを有している。前記導電膜１５１９の上面及び前記導電膜１５１８の側面に接するように、サイドウォール１５１７が形成されている。
【０４２２】
サイドウォール１５１７は導電性を有していても絶縁性を有していても良い。サイドウォール１５１７が導電性を有する場合、サイドウォール１５１７を含めてゲート電極としても良い。
【０４２３】
図１５（Ｃ）において、絶縁表面を有する基板１５２０上に下地膜１５２１と、下地膜１５２２が形成されている。そして下地膜１５２２上には、チャネル形成領域１５２５と、チャネル形成領域１５２５を挟んでいる第１の不純物領域１５２４と、第１の不純物領域１５２４及びチャネル形成領域１５２５を挟んでいる第２の不純物領域１５２３とを含む活性層を有している。そして該活性層に接しているゲート絶縁膜１５２６と、該ゲート絶縁膜１５２６上に導電膜１５２８と、該導電膜１５２８の上面と側面を覆っている導電膜１５２９と、該導電膜１５２９の側面に接するサイドウォール１５２７が形成されている。導電膜１５２８と、導電膜１５２９とはゲート電極として機能している。
【０４２４】
サイドウォール１５２７は導電性を有していても絶縁性を有していても良い。サイドウォール１５２７が導電性を有する場合、サイドウォール１５２７を含めてゲート電極としても良い。
【０４２５】
なお、本実施例は実施の形態４〜実施の形態７、実施例１、実施例３乃至実施例５と自由に組み合わせて実施することが可能である。
【０４２６】
【発明の効果】
本発明では、各画素の駆動ＴＦＴそれぞれを、独立した複数のチャネル領域を有する構成とする。ここで、複数のチャネル領域は、ソース領域とドレイン領域の間に、並列に設けられている。これらの各チャネル領域の結晶性を揃える。
【０４２７】
ここで、特定の部分の結晶性を揃えることが可能な、多結晶膜の作製方法を用いる。多結晶膜の作製方法としては、第１の手法と、第２の手法がある。
【０４２８】
第１の手法では、半導体膜をパターニングし、第１の形状の島状半導体層（サブアイランド）を作製した後、レーザアニールによって結晶化を行う。第１の形状の島状半導体層（サブアイランド）の形状と、レーザの走査方向とを定めることによって、得られる多結晶膜の特定の部分の結晶性を揃えることができる。
【０４２９】
第２の手法では、凹凸パターン（レリーフ）上に半導体膜を形成し、連続発振のレーザを用いたレーザアニールによって結晶化を行う。この手法では、結晶化前の半導体膜を周期的に歪んだ構造とすることが出来る。これによって、結晶化の際の半導体膜中の歪みを、特定の部分に集中させることが出来る。こうして、得られる多結晶膜の特定の部分の結晶性を揃える（向上させる）ことができる。
【０４３０】
得られた多結晶膜の結晶性の揃った（向上した）部分に、マルチチャネル型ＴＦＴの各チャネル領域が配置されるようにパターニングを行う。こうして、各画素の駆動ＴＦＴそれぞれのチャネル領域の結晶性を、揃えることができる。
【０４３１】
上記手法によって、画素間で駆動ＴＦＴの特性ばらつきを低減することができる。よって、表示ムラが少ない表示装置を提供することができる。
【０４３２】
【図面の簡単な説明】
【図１】 本発明の表示装置の作製方法を示す図。
【図２】 本発明の表示装置の作製方法を示す図。
【図３】 本発明の表示装置の作製方法を示す図。
【図４】 本発明の表示装置の作製方法を示す図。
【図５】 本発明の表示装置の画素の作製方法を示す図。
【図６】 本発明の表示装置の構成を示す図。
【図７】 本発明の表示装置の作製方法を示す図。
【図８】 本発明の表示装置の作製方法において用いる光学系を示す図。
【図９】 本発明の表示装置の作製方法において用いる装置を示す図。
【図１０】 本発明の表示装置の作製工程を示す図。
【図１１】 本発明の表示装置の作製工程を示す図。
【図１２】 本発明の表示装置の作製工程を示す図。
【図１３】 本発明の表示装置の作製工程を示す図。
【図１４】 本発明の表示装置の画素の作製方法を示す図。
【図１５】 本発明の作製方法によって形成した画素の断面構造を示す図。
【図１６】 本発明の表示装置の作製方法を示す図。
【図１７】 本発明の表示装置の作製方法を示す図。
【図１８】 本発明の表示装置の作製方法を示す図。
【図１９】 本発明の表示装置の作製方法を示す図。
【図２０】 本発明の作製方法によって作製した駆動ＴＦＴの構成を示す図。
【図２１】 本発明の駆動ＴＦＴの作製工程を示す図。
【図２２】 本発明の表示装置の画素の作製方法を示す図。

Claims (6)

1. 薄膜トランジスタと、前記薄膜トランジスタのドレイン電流が入力される発光素子とが各画素に配置されている表示装置の作製方法であって、
   絶縁表面を有する基板上に、半導体膜を成膜し、
   前記半導体膜をパターニングし、第１の方向に並んだ複数の凸部を有する第１の形状の島状半導体層を形成し、
   連続発振のレーザ光を集光して、照射面における断面形状が線状となるレーザ光を、前記複数の凸部の頂角を形成する辺と交差し且つ前記第１の方向と垂直な第２の方向に走査し、前記第１の形状の島状半導体層を結晶化させ、
   前記結晶化させた第１の形状の島状半導体層をパターニングし、前記複数の凸部の先端それぞれより前記第２の方向に位置する複数の第１の領域を、前記複数の凸部のうち隣り合う凸部の間に位置する凹部より前記第２の方向に位置する領域を介して離間するように含み、且つ前記複数の第１の領域を並列に接続する第２の領域と第３の領域とを含む第２の形状の島状半導体層を形成し、
   前記複数の第１の領域と絶縁膜を介して重なるゲート電極を形成し、前記第２の領域及び前記第３の領域に不純物元素を添加して、ソース領域及びドレイン領域を形成して前記薄膜トランジスタを作製することを特徴とする表示装置の作製方法。
2. 薄膜トランジスタと、前記薄膜トランジスタのドレイン電流が入力される発光素子と、保持容量とが各画素に配置されている表示装置の作製方法であって、
   絶縁表面を有する基板上に、半導体膜を成膜し、
   前記半導体膜をパターニングし、第１の方向に並んだ複数の凸部を有する第１の形状の島状半導体層を形成し、
   連続発振のレーザ光を集光して、照射面における断面形状が線状となるレーザ光を、前記複数の凸部の頂角を形成する辺と交差し且つ前記第１の方向と垂直な第２の方向に走査し、前記第１の形状の島状半導体層を結晶化させ、
   前記結晶化させた第１の形状の島状半導体層をパターニングし、前記複数の凸部の先端それぞれより前記第２の方向に位置する複数の第１の領域を、前記複数の凸部のうち隣り合う凸部の間に位置する凹部より前記第２の方向に位置する領域を介して離間するように含み、且つ前記複数の第１の領域を並列に接続する第２の領域と第３の領域とを含む第２の形状の島状半導体層と、第３の形状の島状半導体層とを形成し、
   前記第２の形状の島状半導体層において前記複数の第１の領域と絶縁膜を介して重なるゲート電極と、前記第３の形状の島状半導体層と前記絶縁膜を介して重なる電極とを形成し、
   前記第２の領域及び前記第３の領域に不純物元素を添加して、ソース領域及びドレイン領域を形成して前記薄膜トランジスタを作製し、
   前記第３の形状の島状半導体層と、前記絶縁膜と、前記電極とでなる前記保持容量を作製することを特徴とする表示装置の作製方法。
3. 請求項１または請求項２において、
   前記第２の方向は、前記薄膜トランジスタのドレイン電流が流れる方向と平行であることを特徴とする表示装置の作製方法。
4. 請求項１乃至請求項３のいずれか一項において、
   前記頂角は、６０度以上１２０度未満であることを特徴とする表示装置の作製方法。
5. 請求項１乃至請求項４のいずれか一項において、
   前記発光素子は、ＯＬＥＤであることを特徴とする表示装置の作製方法。
6. 請求項１乃至請求項５のいずれか一項において、
   前記連続発振のレーザ光は、ＹＡＧレーザ、ＹＶＯ_４レーザ、ＹＬＦレーザ、ＹＡｌＯ_３レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザまたはＮｄ：ＹＶＯ_４レーザから選ばれた一種または複数種を用いて出力されることを特徴とする表示装置の作製方法。

Images