JPH0722626A - スタガー型薄膜トランジスタの製造方法 - Google Patents
スタガー型薄膜トランジスタの製造方法Info
- Publication number
- JPH0722626A JPH0722626A JP5167228A JP16722893A JPH0722626A JP H0722626 A JPH0722626 A JP H0722626A JP 5167228 A JP5167228 A JP 5167228A JP 16722893 A JP16722893 A JP 16722893A JP H0722626 A JPH0722626 A JP H0722626A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- ray
- transparent
- gate
- rays
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Thin Film Transistor (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 スタガー型薄膜トランジスタの製造方法に関
し、ゲート電極とソース・ドレイン電極間の寄生容量を
可能な限り減少させた製造方法を実用化することを目的
とする。 【構成】 Ｘ線に対して透明な絶縁基板上に、Ｘ線に対
して不透明な材料を用いてソース電極およびドレイン電
極を、また、Ｘ線に対して透明な材料を用いてコンタク
ト層をそれぞれパターン形成した後、続いてＸ線に対し
て透明な材料を用いて半導体層，ゲート絶縁膜およびゲ
ート電極用の材料を順次膜形成し、ソース電極およびド
レイン電極をマスクとして絶縁基板側からＸ線の選択露
光を行い、ゲート電極をパターン形成することを特徴と
してスタガー型薄膜トランジスタを構成する。
し、ゲート電極とソース・ドレイン電極間の寄生容量を
可能な限り減少させた製造方法を実用化することを目的
とする。 【構成】 Ｘ線に対して透明な絶縁基板上に、Ｘ線に対
して不透明な材料を用いてソース電極およびドレイン電
極を、また、Ｘ線に対して透明な材料を用いてコンタク
ト層をそれぞれパターン形成した後、続いてＸ線に対し
て透明な材料を用いて半導体層，ゲート絶縁膜およびゲ
ート電極用の材料を順次膜形成し、ソース電極およびド
レイン電極をマスクとして絶縁基板側からＸ線の選択露
光を行い、ゲート電極をパターン形成することを特徴と
してスタガー型薄膜トランジスタを構成する。
Description
【０００１】
【産業上の利用分野】本発明は自己整合（Self-align)
露光によりゲート電極とソース・ドレイン電極間の寄生
容量を可及的に少なくできるスタガー型の薄膜トランジ
スタ( 以下略してＴＦＴ）の製造方法に関する。
露光によりゲート電極とソース・ドレイン電極間の寄生
容量を可及的に少なくできるスタガー型の薄膜トランジ
スタ( 以下略してＴＦＴ）の製造方法に関する。
【０００２】液晶表示装置には単純マトリックス型とア
クティブマトリックス型とがあり、用途によりそれぞれ
使い分けされているが、アクティブマトリックス型は各
画素にＴＦＴを備えており、特定の画素を選択するとき
にそのＴＦＴをＯＮさせ、それ以外はＯＦＦにしておく
ことから、走査線の数が多くてもクロストーク（Cross-
talk) を抑制することができ、高いコントラスト比を得
ることができる。そのため、大型テレビなどの大面積表
示に使用されている。
クティブマトリックス型とがあり、用途によりそれぞれ
使い分けされているが、アクティブマトリックス型は各
画素にＴＦＴを備えており、特定の画素を選択するとき
にそのＴＦＴをＯＮさせ、それ以外はＯＦＦにしておく
ことから、走査線の数が多くてもクロストーク（Cross-
talk) を抑制することができ、高いコントラスト比を得
ることができる。そのため、大型テレビなどの大面積表
示に使用されている。
【０００３】
【従来の技術】ＴＦＴにはスタガー型構造と逆スタガー
型構造とがあるが、スタガー型は構造が単純なため工程
数が少なく、製造歩留りを向上できることが知られてい
る。
型構造とがあるが、スタガー型は構造が単純なため工程
数が少なく、製造歩留りを向上できることが知られてい
る。
【０００４】図３はスタガー型ＴＦＴの断面構造を示す
もので、製法としては、絶縁基板１の上にアルミニウム
（Al) などの金属をスパッタ法により600 Å程度の厚さ
に膜形成した後、写真蝕刻技術（フォトリソグラフィ)
を用いてパターン形成を行い、ドレインバスライン２を
形成する。（以上同図Ａ） 次に、ドレインバスライン２を含む絶縁基板１の上に酸
化錫（SnO2) と酸化インジウム(In2O3) の固溶体よりな
るＩＴＯをスパッタ法により約300 Åの厚さに形成して
透明電極３を形成し、次に、この上にプラズマ気相成長
法（Ｐ−ＣＶＤ法）によりｎ+ a-Si( 非晶質シリコン)
を200 Å程度に成膜してコンタクト層４を作り、この上
にスピンコート法によりレジスト５を被覆した後、選択
露光と現像を行なって、画素電極の上とドレイン電極の
上にレジスト５を残す。次に、露出しているｎ+ a-Siよ
りなるコンタクト層４を四弗化炭素（CF4)ガスでドライ
エンチングして後、透明電極３を塩素系のエッチング液
を用いて選択エッチングを行なう。（以上同図Ｂ） 次に、レジスト５を溶解除去した後、ｎ+ a-Siよりなる
コンタクト層４を表面に備えた基板１の上にＰ−ＣＶＤ
法によりa-Siよりなる半導体層６を約400 Åの厚さに、
更にこの上にSi3N4 よりなるゲート絶縁層７を約3000Å
の厚さに形成し、この上にAlよりなるゲート電極８を約
800 Åの厚さ形成する。次に、基板１の上にレジストを
被覆し、選択露光と現像を行なって、ゲート電極パター
ニング用と素子分離用のレジストパターン９を作る。
（以上同図Ｃ） 次に、露出しているゲート電極８の部分を燐酸（H3PO4)
系の液で、また、ゲート絶縁層７, 半導体６およびコン
タクト層４をCF4 系のガスでドライエッチングすると、
絶縁基板１の上にドレイン電極３とソース電極３を挟ん
で、a-Si半導体層６とSi3N4 ゲート絶縁層７とゲート電
極８の積層体よりなるＴＦＴができ上がる。（以上同図
Ｄ） こゝで、ゲート電極８の上のレジストパターン９の形成
は遠紫外光を光源として露光が行なわれている。図４は
従来のＴＦＴの断面構造図であって図３（Ｄ）を写した
ものであるが、現在使用されている目合わせ装置（アラ
イナー）では目合わせ精度の関係からゲート電極８とソ
ース電極３およびドレイン電極３との間には５μm 程度
の重なり部分を設ける必要がある。
もので、製法としては、絶縁基板１の上にアルミニウム
（Al) などの金属をスパッタ法により600 Å程度の厚さ
に膜形成した後、写真蝕刻技術（フォトリソグラフィ)
を用いてパターン形成を行い、ドレインバスライン２を
形成する。（以上同図Ａ） 次に、ドレインバスライン２を含む絶縁基板１の上に酸
化錫（SnO2) と酸化インジウム(In2O3) の固溶体よりな
るＩＴＯをスパッタ法により約300 Åの厚さに形成して
透明電極３を形成し、次に、この上にプラズマ気相成長
法（Ｐ−ＣＶＤ法）によりｎ+ a-Si( 非晶質シリコン)
を200 Å程度に成膜してコンタクト層４を作り、この上
にスピンコート法によりレジスト５を被覆した後、選択
露光と現像を行なって、画素電極の上とドレイン電極の
上にレジスト５を残す。次に、露出しているｎ+ a-Siよ
りなるコンタクト層４を四弗化炭素（CF4)ガスでドライ
エンチングして後、透明電極３を塩素系のエッチング液
を用いて選択エッチングを行なう。（以上同図Ｂ） 次に、レジスト５を溶解除去した後、ｎ+ a-Siよりなる
コンタクト層４を表面に備えた基板１の上にＰ−ＣＶＤ
法によりa-Siよりなる半導体層６を約400 Åの厚さに、
更にこの上にSi3N4 よりなるゲート絶縁層７を約3000Å
の厚さに形成し、この上にAlよりなるゲート電極８を約
800 Åの厚さ形成する。次に、基板１の上にレジストを
被覆し、選択露光と現像を行なって、ゲート電極パター
ニング用と素子分離用のレジストパターン９を作る。
（以上同図Ｃ） 次に、露出しているゲート電極８の部分を燐酸（H3PO4)
系の液で、また、ゲート絶縁層７, 半導体６およびコン
タクト層４をCF4 系のガスでドライエッチングすると、
絶縁基板１の上にドレイン電極３とソース電極３を挟ん
で、a-Si半導体層６とSi3N4 ゲート絶縁層７とゲート電
極８の積層体よりなるＴＦＴができ上がる。（以上同図
Ｄ） こゝで、ゲート電極８の上のレジストパターン９の形成
は遠紫外光を光源として露光が行なわれている。図４は
従来のＴＦＴの断面構造図であって図３（Ｄ）を写した
ものであるが、現在使用されている目合わせ装置（アラ
イナー）では目合わせ精度の関係からゲート電極８とソ
ース電極３およびドレイン電極３との間には５μm 程度
の重なり部分を設ける必要がある。
【０００５】然し、この重なり部分により寄生容量を生
じ、ゲート電圧の変動がこの寄生容量を介してソース電
極（画素電極）に及んでレベルシフトを生じ、適正な表
示ができなくなると云う問題があり、解決が必要であっ
た。
じ、ゲート電圧の変動がこの寄生容量を介してソース電
極（画素電極）に及んでレベルシフトを生じ、適正な表
示ができなくなると云う問題があり、解決が必要であっ
た。
【０００６】
【発明が解決しようとする課題】先に記したように、ス
タガー型ＴＦＴの従来の製造方法は遠紫外光を露光光源
に用い、写真蝕刻技術を用いてパターン形成されている
が、現在使用さている目合わせ装置（アライナー）では
精度の関係からゲート電極とソース・ドレイン電極とは
約５μm の重なり部分を設けることが必要で、これが原
因でソース電極のレベルシフトを生じている。そこで、
重なり部分をできるだけ少なくすることが課題である。
タガー型ＴＦＴの従来の製造方法は遠紫外光を露光光源
に用い、写真蝕刻技術を用いてパターン形成されている
が、現在使用さている目合わせ装置（アライナー）では
精度の関係からゲート電極とソース・ドレイン電極とは
約５μm の重なり部分を設けることが必要で、これが原
因でソース電極のレベルシフトを生じている。そこで、
重なり部分をできるだけ少なくすることが課題である。
【０００７】
【課題を解決するための手段】上記の課題はＸ線に対し
て透明な絶縁基板上に、Ｘ線に対して不透明な材料を用
いてソース電極およびドレイン電極を、また、Ｘ線に対
して透明な材料を用いてコンタクト層をそれぞれパター
ン形成した後、続いてＸ線に対して透明な材料を用いて
半導体層，ゲート絶縁膜およびゲート電極用の材料を順
次膜形成し、ソース電極およびドレイン電極をマスクと
して絶縁基板側からＸ線の選択露光を行い、半導体層，
ゲート絶縁膜およびゲート電極をパターン形成すること
を特徴としてスタガー型薄膜トランジスタを構成するこ
とにより解決することができる。
て透明な絶縁基板上に、Ｘ線に対して不透明な材料を用
いてソース電極およびドレイン電極を、また、Ｘ線に対
して透明な材料を用いてコンタクト層をそれぞれパター
ン形成した後、続いてＸ線に対して透明な材料を用いて
半導体層，ゲート絶縁膜およびゲート電極用の材料を順
次膜形成し、ソース電極およびドレイン電極をマスクと
して絶縁基板側からＸ線の選択露光を行い、半導体層，
ゲート絶縁膜およびゲート電極をパターン形成すること
を特徴としてスタガー型薄膜トランジスタを構成するこ
とにより解決することができる。
【０００８】
【作用】スタガー型ＴＦＴの製法において、ゲート電極
とソース・ドレイン電極との重なりを無くする方法とし
て基板側から自己整合（Self-align) 露光すると良いこ
とは知られていたが、光源として遠紫外光を使用するこ
とから材料面に問題があった。すなわち、従来のソース
・ドレイン電極の構成材料としてＩＴＯが使用されてお
り、可視紫外光領域で透明であった。また、ゲート電極
やバスライン形成材料として低抵抗な材料が必要なこと
からアルミニウム（Al) やクローム(Cr)など可視紫外光
領域で不透明な材料を使用することなどから、実行する
ことはできなかった。
とソース・ドレイン電極との重なりを無くする方法とし
て基板側から自己整合（Self-align) 露光すると良いこ
とは知られていたが、光源として遠紫外光を使用するこ
とから材料面に問題があった。すなわち、従来のソース
・ドレイン電極の構成材料としてＩＴＯが使用されてお
り、可視紫外光領域で透明であった。また、ゲート電極
やバスライン形成材料として低抵抗な材料が必要なこと
からアルミニウム（Al) やクローム(Cr)など可視紫外光
領域で不透明な材料を使用することなどから、実行する
ことはできなかった。
【０００９】そこで本発明は光源としてＸ線を使用し、
また、写真蝕刻技術に使用するレジストとしてＸ線レジ
ストを使用し、原子量が小さくてＸ線に対して透明な材
料と、原子量が大きくてＸ線に対して不透明な材料とを
使い分けることにより自己整合露光を可能とするもので
ある。すなわち、ゲート電極，ゲート絶縁膜，半導体
層，コンタクト層および絶縁性基板にはＸ線に透明な材
料を使用し、また、ソース・ドレイン電極にはＸ線に不
透明な材料を使用する。
また、写真蝕刻技術に使用するレジストとしてＸ線レジ
ストを使用し、原子量が小さくてＸ線に対して透明な材
料と、原子量が大きくてＸ線に対して不透明な材料とを
使い分けることにより自己整合露光を可能とするもので
ある。すなわち、ゲート電極，ゲート絶縁膜，半導体
層，コンタクト層および絶縁性基板にはＸ線に透明な材
料を使用し、また、ソース・ドレイン電極にはＸ線に不
透明な材料を使用する。
【００１０】例えば、ゲート電極の構成材としてはAlが
低抵抗であり最適であるが、チタン(Ti), クローム(Cr)
も可能である。また、ソース・ドレイン電極の構成材と
しては原子量が大きく吸収の大きな材料として、鉛(P
b), 金(Au), 白金(Pt), タングステン（Ｗ），タンタル
（Ta) などが挙げられるが、ソース・ドレイン電極を画
素電極と兼ねさせる場合、可視光領域で透明な材料であ
ることが必要で、この見地からＩＴＯまたは酸化タンタ
ル（Ta2O5)が適している。
低抵抗であり最適であるが、チタン(Ti), クローム(Cr)
も可能である。また、ソース・ドレイン電極の構成材と
しては原子量が大きく吸収の大きな材料として、鉛(P
b), 金(Au), 白金(Pt), タングステン（Ｗ），タンタル
（Ta) などが挙げられるが、ソース・ドレイン電極を画
素電極と兼ねさせる場合、可視光領域で透明な材料であ
ることが必要で、この見地からＩＴＯまたは酸化タンタ
ル（Ta2O5)が適している。
【００１１】次に、動作半導体層の構成材としては原子
量の少ないシリコン（Si) 系薄膜、特にa-Siが良く、ゲ
ート絶縁膜としてはa-Siと相性のよいSi3N4 またはSiO2
が良い。また、絶縁基板としては原子量が小さく、可視
光領域で透明な材料が必要で、ガラス基板, 石英基板,
有機系としてはポリイミド, パリレンなどが適してい
る。
量の少ないシリコン（Si) 系薄膜、特にa-Siが良く、ゲ
ート絶縁膜としてはa-Siと相性のよいSi3N4 またはSiO2
が良い。また、絶縁基板としては原子量が小さく、可視
光領域で透明な材料が必要で、ガラス基板, 石英基板,
有機系としてはポリイミド, パリレンなどが適してい
る。
【００１２】図２は本発明に係るＴＦＴの製造工程を示
す断面図であって、絶縁基板１の上にAlゲート電極膜８
を形成するまでの工程は従来と変わらない。すなわち、
絶縁基板１の上にAlよりなるドレインバスライン２を形
成した後（以上同図Ａ）、この上にＩＴＯよりなる透明
電極膜３， n+ a-Siコンタクト層４，紫外線用レジスト
５を被覆した後、紫外線の選択露光と現像とを行なって
画素電極とドレイン電極の上にのみレジスト５を残し、
次に絶縁基板１に達するまで選択エッチングする（以上
同図Ｂ）。次に、レジスト５を溶解除去した後、 n+ a-
Siコンタクト層４の上にa-Si半導体層６，Si3N4 ゲート
絶縁層７，Alゲート電極膜８と順次に形成する。以上ま
では従来と同じであるが、この上にＸ線照射により不溶
性となるネガ型のＸ線レジスト11を被覆する。( 以上同
図Ｃ） 次に、絶縁基板１の上に形成してあるＩＴＯ透明導電膜
３をマスクとしてＸ線12の照射を行い、Ｘ線レジスト11
の選択露光を行なうが、この際にゲートバスラインも同
時に形成することが望ましいことから、Ta蒸着膜などの
Ｘ線マスク13を介してＸ線12の照射を行い、現像を行な
ってＸ線レジストパターン14を形成する。（以上同図
Ｄ） 以後、従来と同様にAlゲート電極膜８をウエットエッチ
ング、また、Si3N4 ゲート絶縁層７とa-Si半導体層６と
n+ a-Siコンタクト層４をドライエッチングすることに
より絶縁基板１の上にドレイン電極15とソース電極16を
挟んで、a-Si半導体層６とゲート絶縁層７とゲート電極
17の積層体よりなる本発明に係るＴＦＴができあがる
（以上同図Ｅ） 図１は本発明に係るＴＦＴの断面構造図で図２（Ｅ）と
変わるところはない。本発明の特徴は自己整合構造をと
るために図４に示すように従来の製法ではゲート電極と
ソース・ドレイン電極とは約５μm の重なりが避けられ
なかったのに対し、１μm 以下に縮小できたことであ
る。なお、自己整合構造をとる場合も、次ぎの何れかの
方法をとることにより重なり幅を制御することが可能で
ある。 Ｘ線の露光量をオーバーにし、ソース・ドレイン電
極より回り込ませる。 ソース・ドレイン電極の対向部の膜厚を図５に示す
ようにテーパー状に薄くしてＸ線の透過量を増す。 図６に示すようにゲート電極を形成するＸ線レジス
トに散乱体を含有させ、Ｘ線を乱反射させることにより
露光領域を拡げる。 図７に示すようにＸ線光源を移動させながら照射す
ることによりＸ線を回り込ませる。
す断面図であって、絶縁基板１の上にAlゲート電極膜８
を形成するまでの工程は従来と変わらない。すなわち、
絶縁基板１の上にAlよりなるドレインバスライン２を形
成した後（以上同図Ａ）、この上にＩＴＯよりなる透明
電極膜３， n+ a-Siコンタクト層４，紫外線用レジスト
５を被覆した後、紫外線の選択露光と現像とを行なって
画素電極とドレイン電極の上にのみレジスト５を残し、
次に絶縁基板１に達するまで選択エッチングする（以上
同図Ｂ）。次に、レジスト５を溶解除去した後、 n+ a-
Siコンタクト層４の上にa-Si半導体層６，Si3N4 ゲート
絶縁層７，Alゲート電極膜８と順次に形成する。以上ま
では従来と同じであるが、この上にＸ線照射により不溶
性となるネガ型のＸ線レジスト11を被覆する。( 以上同
図Ｃ） 次に、絶縁基板１の上に形成してあるＩＴＯ透明導電膜
３をマスクとしてＸ線12の照射を行い、Ｘ線レジスト11
の選択露光を行なうが、この際にゲートバスラインも同
時に形成することが望ましいことから、Ta蒸着膜などの
Ｘ線マスク13を介してＸ線12の照射を行い、現像を行な
ってＸ線レジストパターン14を形成する。（以上同図
Ｄ） 以後、従来と同様にAlゲート電極膜８をウエットエッチ
ング、また、Si3N4 ゲート絶縁層７とa-Si半導体層６と
n+ a-Siコンタクト層４をドライエッチングすることに
より絶縁基板１の上にドレイン電極15とソース電極16を
挟んで、a-Si半導体層６とゲート絶縁層７とゲート電極
17の積層体よりなる本発明に係るＴＦＴができあがる
（以上同図Ｅ） 図１は本発明に係るＴＦＴの断面構造図で図２（Ｅ）と
変わるところはない。本発明の特徴は自己整合構造をと
るために図４に示すように従来の製法ではゲート電極と
ソース・ドレイン電極とは約５μm の重なりが避けられ
なかったのに対し、１μm 以下に縮小できたことであ
る。なお、自己整合構造をとる場合も、次ぎの何れかの
方法をとることにより重なり幅を制御することが可能で
ある。 Ｘ線の露光量をオーバーにし、ソース・ドレイン電
極より回り込ませる。 ソース・ドレイン電極の対向部の膜厚を図５に示す
ようにテーパー状に薄くしてＸ線の透過量を増す。 図６に示すようにゲート電極を形成するＸ線レジス
トに散乱体を含有させ、Ｘ線を乱反射させることにより
露光領域を拡げる。 図７に示すようにＸ線光源を移動させながら照射す
ることによりＸ線を回り込ませる。
【００１３】次に、使用する光源としては波長が2.75Å
以下のＸ線が良く、これより波長が大きいと材料の種類
と膜厚により透過率が著しく低下する。例えば厚さが１
mmのガラスを絶縁基板として用いる場合、波長が2.29
ÅのＸ線では透過率が１〜10％に低下する。
以下のＸ線が良く、これより波長が大きいと材料の種類
と膜厚により透過率が著しく低下する。例えば厚さが１
mmのガラスを絶縁基板として用いる場合、波長が2.29
ÅのＸ線では透過率が１〜10％に低下する。
【００１４】
【実施例】実施例１（図２参照） 絶縁基板１として膜厚が0.1 mm のポリエチレンテレフ
タレートフィルム( マイラー) の上にAlをスパッタ法に
より600 Åの厚さに被覆し、写真蝕刻技術によりドレイ
ンバスライン２を形成した（以上同図Ａ）。次に、スパ
ッタ法によりＩＴＯ透明電極膜３を1000Å程度、また、
プラズマＣＶＤ法により n+ a-Siコンタクト層４を200
Åの厚さに形成し、紫外線レジストを被覆した後、写真
蝕刻技術によりソース・ドレイン電極形成用のレジスト
パターンを作りCF4 系ガスによるドライエッチングで n
+ a-Siコンタクト層４を、次に、HCl 系のエッチング液
でＩＴＯ透明電極膜３をエッチングした。( 以上同図
Ｂ） レジスト５を剥離した後、プラズマＣＶＤ法によりa-Si
半導体層６を1000Åの厚さに、また、Si3N4 ゲート絶縁
層７を3000Åの厚さに、また、スパッタ法によりAlゲー
ト電極膜８を800 Åの厚さに成膜し、次に、ネガ型のＸ
線レジスト11としてメタクリル酸グリシジルーアクリル
酸エチル共重合体（略称ＣＯＰ）を１μm の厚さにスピ
ンコートした。（以上同図Ｃ） 次に、絶縁基板１の側から、波長が2.75Å以下のＸ線12
を照射し、パターン形成したＩＴＯ透明電極膜３をマス
クとしてＸ線レジスト11の選択露光を行なうが、その際
にゲートバスラインも同時に形成するためにポリイミド
上に作ったAuパターンをＸ線マスク13として選択露光を
行い、現像してＸ線レジストパターン14を形成した。(
以上同図Ｄ） 次に、Al電極膜８をH3PO4 系の液でエッチングし、Si3N
4 ゲート絶縁層７, a-Si半導体層６および n+ a-Siコン
タクト層４をCF4 系ガスでドライエッチングし、その
後、Ｘ線レジストパターン14を除去することにより本発
明に係るＴＦＴが完成した。（以上同図Ｅ） 実施例２：（図２参照） 実施例１において、絶縁基板１として0.1 mm の厚さの
硼硅酸ガラス板を用い、また、ＩＴＯ透明導電膜３の代
わりにスパッタ法によりTaを2000Åの厚さに膜形成し、
この上にプラズマＣＶＤ法により n+ a-Siコンタクト層
４を200 Åの厚さに形成した、また、ソース・ドレイン
電極形成用のレジストパターンマスクとして n+ a-Siコ
ンタクト層４とTa膜をCF4 系ガスによりドライエッチン
グした。また、この上にa-Si半導体層６を1000Åの厚さ
に、Si3N4 ゲート絶縁層７を3000Åの厚さに、Alゲート
電極膜８を800 Åの厚さに成膜し、この上にネガ型のＸ
線レジスト11（ＣＯＰ）を１μm の厚さにスピンコート
し、次に、絶縁基板１の側から、波長が1.05ÅのＸ線12
を照射した。
タレートフィルム( マイラー) の上にAlをスパッタ法に
より600 Åの厚さに被覆し、写真蝕刻技術によりドレイ
ンバスライン２を形成した（以上同図Ａ）。次に、スパ
ッタ法によりＩＴＯ透明電極膜３を1000Å程度、また、
プラズマＣＶＤ法により n+ a-Siコンタクト層４を200
Åの厚さに形成し、紫外線レジストを被覆した後、写真
蝕刻技術によりソース・ドレイン電極形成用のレジスト
パターンを作りCF4 系ガスによるドライエッチングで n
+ a-Siコンタクト層４を、次に、HCl 系のエッチング液
でＩＴＯ透明電極膜３をエッチングした。( 以上同図
Ｂ） レジスト５を剥離した後、プラズマＣＶＤ法によりa-Si
半導体層６を1000Åの厚さに、また、Si3N4 ゲート絶縁
層７を3000Åの厚さに、また、スパッタ法によりAlゲー
ト電極膜８を800 Åの厚さに成膜し、次に、ネガ型のＸ
線レジスト11としてメタクリル酸グリシジルーアクリル
酸エチル共重合体（略称ＣＯＰ）を１μm の厚さにスピ
ンコートした。（以上同図Ｃ） 次に、絶縁基板１の側から、波長が2.75Å以下のＸ線12
を照射し、パターン形成したＩＴＯ透明電極膜３をマス
クとしてＸ線レジスト11の選択露光を行なうが、その際
にゲートバスラインも同時に形成するためにポリイミド
上に作ったAuパターンをＸ線マスク13として選択露光を
行い、現像してＸ線レジストパターン14を形成した。(
以上同図Ｄ） 次に、Al電極膜８をH3PO4 系の液でエッチングし、Si3N
4 ゲート絶縁層７, a-Si半導体層６および n+ a-Siコン
タクト層４をCF4 系ガスでドライエッチングし、その
後、Ｘ線レジストパターン14を除去することにより本発
明に係るＴＦＴが完成した。（以上同図Ｅ） 実施例２：（図２参照） 実施例１において、絶縁基板１として0.1 mm の厚さの
硼硅酸ガラス板を用い、また、ＩＴＯ透明導電膜３の代
わりにスパッタ法によりTaを2000Åの厚さに膜形成し、
この上にプラズマＣＶＤ法により n+ a-Siコンタクト層
４を200 Åの厚さに形成した、また、ソース・ドレイン
電極形成用のレジストパターンマスクとして n+ a-Siコ
ンタクト層４とTa膜をCF4 系ガスによりドライエッチン
グした。また、この上にa-Si半導体層６を1000Åの厚さ
に、Si3N4 ゲート絶縁層７を3000Åの厚さに、Alゲート
電極膜８を800 Åの厚さに成膜し、この上にネガ型のＸ
線レジスト11（ＣＯＰ）を１μm の厚さにスピンコート
し、次に、絶縁基板１の側から、波長が1.05ÅのＸ線12
を照射した。
【００１５】次に、実施例１と同様にAl電極膜８をH3PO
4 系の液でエッチングし、Si3N4 ゲート絶縁層７, a-Si
半導体層６および n+ a-Siコンタクト層４をCF4 系ガス
でドライエッチングし、その後、Ｘ線レジストパターン
14を除去することにより本発明に係るＴＦＴが完成し
た。
4 系の液でエッチングし、Si3N4 ゲート絶縁層７, a-Si
半導体層６および n+ a-Siコンタクト層４をCF4 系ガス
でドライエッチングし、その後、Ｘ線レジストパターン
14を除去することにより本発明に係るＴＦＴが完成し
た。
【００１６】
【発明の効果】本発明はスタガー型ＴＦＴを自己整合露
光を使用して形成するためにゲート電極とソース・ドレ
イン電極間の寄生容量を極めて少なくすることができ、
これによりＴＦＴの高性能化が可能となる。
光を使用して形成するためにゲート電極とソース・ドレ
イン電極間の寄生容量を極めて少なくすることができ、
これによりＴＦＴの高性能化が可能となる。
【図１】 本発明に係るＴＦＴの断面構造図である。
【図２】 本発明に係るＴＦＴの製造工程を示す断面図
である。
である。
【図３】 従来のＴＦＴの製造工程を示す断面図であ
る。
る。
【図４】 従来のＴＦＴの断面構造図である。
【図５】 ゲート電極幅の調整法を示す断面図である。
【図６】 ゲート電極幅の調整法を示す別の断面図であ
る。
る。
【図７】 ゲート電極幅の調整法を示す更に別の断面図
である。
である。
１ 絶縁基板 ２ ドレインバスライン ３ ＩＴＯ透明電極膜 ４ n+ a-Siコンタクト層 ６ a-Si半導体層 ７ Si3N4 ゲート絶縁層 ８ Alゲート絶縁膜 12 Ｘ線 13 Ｘ線マスク 14 Ｘ線レジストパターン 15 ドレイン電極 16 ソース電極 17 ゲート電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 沖 賢一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 大形 公士 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (2)
- 【請求項１】 Ｘ線に対して透明な絶縁基板上に、Ｘ線
に対して不透明な材料を用いてソース電極およびドレイ
ン電極と、Ｘ線に対して透明な材料を用いて該電極上に
コンタクト層をパターン形成した後、該基板上にＸ線に
対して透明な材料を用いて半導体層，ゲート絶縁膜およ
びゲート電極形成材料を順次に膜形成し、前記ソース電
極およびドレイン電極をマスクとして絶縁基板側からＸ
線の選択露光を行い、ゲート電極をパターン形成するこ
とを特徴とするスタガー型薄膜トランジスタの製造方
法。 - 【請求項２】 前項記載のＸ線露光を行なう際にＸ線マ
スクを用いてゲートバスラインも同時に選択露光するこ
とを特徴とする請求項１記載のスタガー型薄膜トランジ
スタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5167228A JPH0722626A (ja) | 1993-07-07 | 1993-07-07 | スタガー型薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5167228A JPH0722626A (ja) | 1993-07-07 | 1993-07-07 | スタガー型薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0722626A true JPH0722626A (ja) | 1995-01-24 |
Family
ID=15845831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5167228A Withdrawn JPH0722626A (ja) | 1993-07-07 | 1993-07-07 | スタガー型薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0722626A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6380009B1 (en) | 1999-03-27 | 2002-04-30 | U.S. Philips Corporation | Method of manufacturing thin film transistors |
| JP4880846B2 (ja) * | 1999-08-24 | 2012-02-22 | 奇美電子股▲ふん▼有限公司 | 薄膜トランジスタ及びその形成方法 |
-
1993
- 1993-07-07 JP JP5167228A patent/JPH0722626A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6380009B1 (en) | 1999-03-27 | 2002-04-30 | U.S. Philips Corporation | Method of manufacturing thin film transistors |
| JP4880846B2 (ja) * | 1999-08-24 | 2012-02-22 | 奇美電子股▲ふん▼有限公司 | 薄膜トランジスタ及びその形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5622814A (en) | Method for fabricating active substrate | |
| US6504182B2 (en) | Thin-film transistors | |
| US7511782B2 (en) | Liquid crystal display device and fabrication method having open gate/data pads with transparent conductive layer thereon to an edge thereof | |
| JP2002141512A (ja) | 薄膜のパターニング方法およびそれを用いたｔｆｔアレイ基板およびその製造方法 | |
| US20010040649A1 (en) | Manufacturing method of a liquid crystal display | |
| US6465285B2 (en) | Liquid crystal device, liquid crystal display panel and method for manufacturing the same | |
| JPS62171160A (ja) | 薄膜トランジスタ | |
| JP2001324727A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| JPH0311744A (ja) | 薄膜トランジスタの製造方法 | |
| JP2001228493A (ja) | 薄膜トランジスタ液晶表示装置の製造方法 | |
| JP2003517641A (ja) | アクティブマトリクスデバイスの製造方法 | |
| JP2678044B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JP2002250934A (ja) | 液晶用マトリクス基板の製造方法 | |
| JPH0722626A (ja) | スタガー型薄膜トランジスタの製造方法 | |
| JP2002250935A (ja) | 液晶用マトリクス基板の製造方法 | |
| JP2940781B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH03105324A (ja) | マトリクス型液晶表示基板の製造方法 | |
| JP3071964B2 (ja) | 液晶表示装置の製造方法 | |
| JPH02139972A (ja) | 半導体装置の製造方法 | |
| JPH07142737A (ja) | 薄膜トランジスタの製造方法 | |
| JP2978176B2 (ja) | アクティブマトリクス基板の製造方法及び表示装置の製造方法 | |
| JPS6329976A (ja) | 薄膜トランジスタの製造方法 | |
| JPH1084115A (ja) | 薄膜トランジスタ、その製造方法及び液晶表示装置 | |
| KR100218578B1 (ko) | 액정표시장치의 구조와 그 제조방법 | |
| KR100471765B1 (ko) | 단일막게이트라인을갖는박막트랜지스터기판및그제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001003 |