JP2001228493A - 薄膜トランジスタ液晶表示装置の製造方法 - Google Patents
薄膜トランジスタ液晶表示装置の製造方法Info
- Publication number
- JP2001228493A JP2001228493A JP2000393453A JP2000393453A JP2001228493A JP 2001228493 A JP2001228493 A JP 2001228493A JP 2000393453 A JP2000393453 A JP 2000393453A JP 2000393453 A JP2000393453 A JP 2000393453A JP 2001228493 A JP2001228493 A JP 2001228493A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- electrode
- bus line
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 フォトリソグラフィ工程を低減させることが
できる薄膜トランジスタ液晶表示装置の製造方法を提供
する。 【解決手段】 カウンタ電極４２ａとゲートバスライン
３３を単一のフォトリソグラフィ工程を通じて形成し、
薄膜トランジスタのチャンネル５５ａ、ソース電極、ド
レイン電極、ソース電極のオーミックコンタクト及びド
レイン電極のオーミックコンタクト５６ａを単一のフォ
トリソグラフィ工程を通じて形成することにより、フォ
トリソグラフィ工程の回数が低減されることにより、製
造時間及び製造コスとが低減され、収率が向上される。
できる薄膜トランジスタ液晶表示装置の製造方法を提供
する。 【解決手段】 カウンタ電極４２ａとゲートバスライン
３３を単一のフォトリソグラフィ工程を通じて形成し、
薄膜トランジスタのチャンネル５５ａ、ソース電極、ド
レイン電極、ソース電極のオーミックコンタクト及びド
レイン電極のオーミックコンタクト５６ａを単一のフォ
トリソグラフィ工程を通じて形成することにより、フォ
トリソグラフィ工程の回数が低減されることにより、製
造時間及び製造コスとが低減され、収率が向上される。
Description
【０００１】
【発明が属する技術分野】本発明は、薄膜トランジスタ
（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）液晶表
示装置に関するもので、より詳細には、背面基板の表面
に平行の水平成分を有する電界を液晶セルの内部に生成
する画素電極及びカウンタ電極を有する薄膜トランジス
タ液晶表示装置に関する。
（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）液晶表
示装置に関するもので、より詳細には、背面基板の表面
に平行の水平成分を有する電界を液晶セルの内部に生成
する画素電極及びカウンタ電極を有する薄膜トランジス
タ液晶表示装置に関する。
【０００２】
【従来の技術】一般に、薄膜トランジスタ液晶表示装置
は、多数の単位画素と各単位画素に対応する薄膜トラン
ジスタとを有しているので、高速応答特性及び陰極線管
（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）に匹敵する高画
質特性及び大型化が実現することができる。
は、多数の単位画素と各単位画素に対応する薄膜トラン
ジスタとを有しているので、高速応答特性及び陰極線管
（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）に匹敵する高画
質特性及び大型化が実現することができる。
【０００３】かかる薄膜トランジスタ液晶表示装置は、
初めは、背面基板の板面に垂直の電界が液晶セルに印加
されるＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モー
ド、または、ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎ
ｅｍａｔｉｃ）モードにより製造された。しかし、ＴＮ
モード、または、ＳＴＮモードの液晶表示装置は、視野
角特性が良くない。これの改善のため、横電界（Ｉｎ
Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ ＩＰＳ）モード液晶
表示装置が提案された。
初めは、背面基板の板面に垂直の電界が液晶セルに印加
されるＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モー
ド、または、ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎ
ｅｍａｔｉｃ）モードにより製造された。しかし、ＴＮ
モード、または、ＳＴＮモードの液晶表示装置は、視野
角特性が良くない。これの改善のため、横電界（Ｉｎ
Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ ＩＰＳ）モード液晶
表示装置が提案された。
【０００４】横電界モード液晶表示装置は、背面基板の
板面に平行の電界が液晶セルに印加され、このような平
行電界が生成できるように、画素電極及びカウンタ電極
は背面基板に相互平行に配設される。横電界モード液晶
表示装置により視野角特性が改善される。しかし、横電
界モード液晶表示装置において、画素電極及びカウンタ
電極が不透明導電材質からなるので、開口率及び透過率
が低くなる。このような問題を解決するため、フリンジ
電界モード（Ｆｒｉｎｇｅ Ｆｉｅｌｄ ｍｏｄｅ）液
晶モードが提案されている（大韓民国特許出願第９８−
９２４３号）。
板面に平行の電界が液晶セルに印加され、このような平
行電界が生成できるように、画素電極及びカウンタ電極
は背面基板に相互平行に配設される。横電界モード液晶
表示装置により視野角特性が改善される。しかし、横電
界モード液晶表示装置において、画素電極及びカウンタ
電極が不透明導電材質からなるので、開口率及び透過率
が低くなる。このような問題を解決するため、フリンジ
電界モード（Ｆｒｉｎｇｅ Ｆｉｅｌｄ ｍｏｄｅ）液
晶モードが提案されている（大韓民国特許出願第９８−
９２４３号）。
【０００５】かかるフリンジ電界モード液晶表示装置を
図１に示す。図１は従来の製造方法により製造されたフ
リンジ電界モード液晶表示装置の概略平面図である。フ
リンジ電界モード液晶表示装置では、図１に示すよう
に、背面基板１上にマトリクス状で配設されたゲートバ
スライン２とデータバスライン４により単位画素が区切
られる。そして、ゲートバスライン２とデータバスライ
ン４との交叉点の辺りには薄膜トランジスタが配設され
る。
図１に示す。図１は従来の製造方法により製造されたフ
リンジ電界モード液晶表示装置の概略平面図である。フ
リンジ電界モード液晶表示装置では、図１に示すよう
に、背面基板１上にマトリクス状で配設されたゲートバ
スライン２とデータバスライン４により単位画素が区切
られる。そして、ゲートバスライン２とデータバスライ
ン４との交叉点の辺りには薄膜トランジスタが配設され
る。
【０００６】各単位画素にはカウンタ電極５が四角プレ
ート状により形成される。カウンタ電極５は透明導電物
質からなる。このようなカウンタ電極５は蓄積キャパシ
タライン７（ｓｔｏｒａｇｅ ｃａｐａｃｉｔｏｒ ｌ
ｉｎｅ）に連結され、持続的に共通信号が印加される。
蓄積キャパシタライン７はゲートバスライン２に平行な
第１の蓄積キャパシタ部７ａと第１の蓄積キャパシタ部
７ａからデータバスライン４に平行に延ばされ、カウン
タ電極５とデータバスライン４との間に配設される第２
の蓄積キャパシタ部７ｂを含む。第１の蓄積キャパシタ
部７ａとカウンタ電極５とは電気的に接触されている一
方、第２の蓄積キャパシタ部７ｂとデータバスライン４
とは電気的に絶縁されている。
ート状により形成される。カウンタ電極５は透明導電物
質からなる。このようなカウンタ電極５は蓄積キャパシ
タライン７（ｓｔｏｒａｇｅ ｃａｐａｃｉｔｏｒ ｌ
ｉｎｅ）に連結され、持続的に共通信号が印加される。
蓄積キャパシタライン７はゲートバスライン２に平行な
第１の蓄積キャパシタ部７ａと第１の蓄積キャパシタ部
７ａからデータバスライン４に平行に延ばされ、カウン
タ電極５とデータバスライン４との間に配設される第２
の蓄積キャパシタ部７ｂを含む。第１の蓄積キャパシタ
部７ａとカウンタ電極５とは電気的に接触されている一
方、第２の蓄積キャパシタ部７ｂとデータバスライン４
とは電気的に絶縁されている。
【０００７】各単位画素には画素電極９がカウンタ電極
５とオーバラップするように透明導電材質からなり、ゲ
ート絶縁層によりカウンタ電極５と絶縁される。画素電
極９はデータバスライン４に平行な多数の櫛形電極部９
ａと櫛形電極部９ａの一端を連結する電極バー９ｂを含
む。櫛形電極部９ａの相互間は等間隔に配設され、電極
バー９ｂは薄膜トランジスタのドレイン電極に接触され
ている。以上のように、両電極５、９は共に透明導電材
質からなるので、高開口率が実現できる。
５とオーバラップするように透明導電材質からなり、ゲ
ート絶縁層によりカウンタ電極５と絶縁される。画素電
極９はデータバスライン４に平行な多数の櫛形電極部９
ａと櫛形電極部９ａの一端を連結する電極バー９ｂを含
む。櫛形電極部９ａの相互間は等間隔に配設され、電極
バー９ｂは薄膜トランジスタのドレイン電極に接触され
ている。以上のように、両電極５、９は共に透明導電材
質からなるので、高開口率が実現できる。
【０００８】一方、前面基板（図示しない）は背面基板
１と対向するように配設されている。前面基板と背面基
板１との間の離隔距離は画素電極９とカウンタ電極５と
の間の離隔距離より大きく設定されている。
１と対向するように配設されている。前面基板と背面基
板１との間の離隔距離は画素電極９とカウンタ電極５と
の間の離隔距離より大きく設定されている。
【０００９】このような構成を有するフリンジ電界モー
ド液晶表示装置は次のように動作する。カウンタ電極５
と画素電極９との間に電圧が印加されると、液晶セル内
にはフリンジ電界が形成される。この際、前面基板と背
面基板１との間の離隔距離はカウンタ電極５と画素電極
９との間の距離より大きく設定されているので、フリン
ジ電界は垂直成分を含んで、両電極５、９の上部の全域
に亘って形成される。このため、両電極５，９の上部に
ある液晶分子等が全て動作され、高透過率が実現でき
る。
ド液晶表示装置は次のように動作する。カウンタ電極５
と画素電極９との間に電圧が印加されると、液晶セル内
にはフリンジ電界が形成される。この際、前面基板と背
面基板１との間の離隔距離はカウンタ電極５と画素電極
９との間の距離より大きく設定されているので、フリン
ジ電界は垂直成分を含んで、両電極５、９の上部の全域
に亘って形成される。このため、両電極５，９の上部に
ある液晶分子等が全て動作され、高透過率が実現でき
る。
【００１０】上記のように動作するフリンジ電界モード
液晶表示装置を製造する従来の方法を図２を参照して説
明する。図２はフリンジ電界モード液晶表示装置を製造
する従来の方法を説明するための断面図である。
液晶表示装置を製造する従来の方法を図２を参照して説
明する。図２はフリンジ電界モード液晶表示装置を製造
する従来の方法を説明するための断面図である。
【００１１】先ず、背面基板１０上に透明導電層を形成
する。そして、第１のフォトリソグラフィ工程を通じ
て、カウンタ電極１１が形成されるように透明導電層を
パターニングする。
する。そして、第１のフォトリソグラフィ工程を通じ
て、カウンタ電極１１が形成されるように透明導電層を
パターニングする。
【００１２】次に、カウンタ電極１１が形成された背面
基板１０上にゲートバスライン用金属層を形成する。そ
して、第２のフォトリソグラフィ工程を通じて、示して
いないゲートバスライン、共通電極線及びゲートパッド
を同時に形成する。その際、ゲートバスラインは一方向
に延ばされ、共通電極線はカウンタ電極１１に接触さ
れ、ゲートパッドは背面基板１０の周縁に位置するよう
に形成される。
基板１０上にゲートバスライン用金属層を形成する。そ
して、第２のフォトリソグラフィ工程を通じて、示して
いないゲートバスライン、共通電極線及びゲートパッド
を同時に形成する。その際、ゲートバスラインは一方向
に延ばされ、共通電極線はカウンタ電極１１に接触さ
れ、ゲートパッドは背面基板１０の周縁に位置するよう
に形成される。
【００１３】次に、ゲートバスライン等が形成された背
面基板１０上にゲート絶縁層１２、チャンネル用非晶質
シリコン層（図示しない）及びオーミックコンタクト用
ドーピング半導体層（図示しない）を逐次形成する。そ
して、第３のフォトリソグラフィ工程を通じて、薄膜ト
ランジスタ領域が区切られるように、オーミックコンタ
クト用ドーピング半導体層及びチャンネル用非晶質シリ
コン層をパターニングする。
面基板１０上にゲート絶縁層１２、チャンネル用非晶質
シリコン層（図示しない）及びオーミックコンタクト用
ドーピング半導体層（図示しない）を逐次形成する。そ
して、第３のフォトリソグラフィ工程を通じて、薄膜ト
ランジスタ領域が区切られるように、オーミックコンタ
クト用ドーピング半導体層及びチャンネル用非晶質シリ
コン層をパターニングする。
【００１４】次に、薄膜トランジスタ領域が区切られた
背面基板１０上にデータバスライン用金属層を形成す
る。そして、第４のフォトリソグラフィ工程を通じて、
示していないソース電極、ドレイン電極、データバスラ
イン及びデータパッドを形成する。その際、ソース電極
及びドレイン電極は薄膜トランジスタ領域に形成され、
データバスラインはゲートバスラインと交叉するように
形成され、データパッドはゲートパッドと部分的に重な
るように形成される。
背面基板１０上にデータバスライン用金属層を形成す
る。そして、第４のフォトリソグラフィ工程を通じて、
示していないソース電極、ドレイン電極、データバスラ
イン及びデータパッドを形成する。その際、ソース電極
及びドレイン電極は薄膜トランジスタ領域に形成され、
データバスラインはゲートバスラインと交叉するように
形成され、データパッドはゲートパッドと部分的に重な
るように形成される。
【００１５】次に、ソース電極等が形成された背面基板
１０上に保護層１３を形成する。そして、第５のフォト
リソグラフィ工程を通じて、ドレイン電極の一部、デー
タパッド及びゲートパッドが露出されるように保護層１
３をパターニングする。
１０上に保護層１３を形成する。そして、第５のフォト
リソグラフィ工程を通じて、ドレイン電極の一部、デー
タパッド及びゲートパッドが露出されるように保護層１
３をパターニングする。
【００１６】終わりに、ドレイン電極等が露出された保
護層１３上にドレイン電極の露出部分、データパッド及
びゲートパッドに接触するように透明導電層を形成す
る。そして、第６のフォトリソグラフィ工程を通じて、
櫛形の画素電極１４が形成されるように透明導電層をパ
ターニングする。
護層１３上にドレイン電極の露出部分、データパッド及
びゲートパッドに接触するように透明導電層を形成す
る。そして、第６のフォトリソグラフィ工程を通じて、
櫛形の画素電極１４が形成されるように透明導電層をパ
ターニングする。
【００１７】未説明符号１５は、画素電極１４及び保護
層１３の上部に形成された背面配向膜を、２０は、背面
基板１０に対向する前面基板を、２１は、前面２０の背
面に形成された前面配向膜を、２２は、両基板１０、２
０間に充填される液晶を、Ｅ１及びＥ２は、カウンタ電
極１１と画素電極１４との間に形成されたフリンジ電界
を各々示す。
層１３の上部に形成された背面配向膜を、２０は、背面
基板１０に対向する前面基板を、２１は、前面２０の背
面に形成された前面配向膜を、２２は、両基板１０、２
０間に充填される液晶を、Ｅ１及びＥ２は、カウンタ電
極１１と画素電極１４との間に形成されたフリンジ電界
を各々示す。
【００１８】
【発明が解決しようとする課題】ところで、各フォトリ
ソグラフィ工程は、レジスト塗布工程、露光工程、現像
工程、エッチング工程、レジスト除去工程等、多数の細
部工程を含み、各フォトリソグラフィ工程毎にフォトマ
スクを製造しなければならないので、製造コストを低減
させ、かつ、収率を高めるためには、フォトリソグラフ
ィ工程の回数を低減しなければならないという問題があ
る。
ソグラフィ工程は、レジスト塗布工程、露光工程、現像
工程、エッチング工程、レジスト除去工程等、多数の細
部工程を含み、各フォトリソグラフィ工程毎にフォトマ
スクを製造しなければならないので、製造コストを低減
させ、かつ、収率を高めるためには、フォトリソグラフ
ィ工程の回数を低減しなければならないという問題があ
る。
【００１９】したがって、本発明は、上記従来の薄膜ト
ランジスタ液晶表示装置の製造方法における問題点に鑑
みてなされたものであって、フォトリソグラフィ工程を
低減させることができる薄膜トランジスタ液晶表示装置
の製造方法を提供することを目的とする。
ランジスタ液晶表示装置の製造方法における問題点に鑑
みてなされたものであって、フォトリソグラフィ工程を
低減させることができる薄膜トランジスタ液晶表示装置
の製造方法を提供することを目的とする。
【００２０】
【課題を解決するための手段】上記目的を達成するため
になされた、本発明の薄膜トランジスタ液晶表示装置の
製造方法は、その表面に平行する水平成分を有する電界
を前記液晶セルの内部に生成するように画素電極及びカ
ウンタ電極とが形成された背面基板上にカウンタ電極用
透明導電層とゲートバスライン用金属層とを逐次形成す
る。次に、前記蒸着されたゲートバスライン用金属層の
上部に第１の感光層を形成する。次に、前記カウンタ電
極が形成されるカウンタ電極領域の上部に位置する第１
の感光層領域が所定の走査光に部分的に露出するように
前記第１の感光層を露光させる。次に、前記走査光に部
分的に露出された第１の感光層領域の下部に位置するゲ
ートバスライン用金属層領域が露出しないように、前記
第１の感光層をパターニングする。次に、前記パターニ
ングされた第１の感光層を遮断層（ｂａｒｒｉｅｒｌａ
ｙｅｒ）とし、前記カウンタ電極領域及びゲートバスラ
イン領域が区切られるように前記ゲートバスライン用金
属層をパターニングする。次に、前記パターニングされ
たゲートバスライン用金属層を遮断層とし、前記カウン
タ電極が形成されるように前記カウンタ電極用透明導電
層をパターニングする。次に、前記パターニングされた
第１の感光層を遮断層とし、前記ゲートバスラインが形
成されるように前記ゲートバスライン用金属層をパター
ニングする。次に、前記ゲートバスラインが形成された
背面基板上にゲート電極、ソース電極及びドレイン電極
を有し、前記画素電極及びカウンタ電極間に所定の画像
信号を印加する薄膜トランジスタを形成する。次に、前
記薄膜トランジスタが形成された背面基板上に保護層を
形成する。次に、前記保護層をパターニングして前記薄
膜トランジスタのドレイン電極の一部を露出させる。次
に、前記ドレイン電極が露出された背面基板上に画素電
極用透明導電層を形成する。終わりに、前記画素電極用
透明導電層をパターニングして前記画素電極を形成す
る。
になされた、本発明の薄膜トランジスタ液晶表示装置の
製造方法は、その表面に平行する水平成分を有する電界
を前記液晶セルの内部に生成するように画素電極及びカ
ウンタ電極とが形成された背面基板上にカウンタ電極用
透明導電層とゲートバスライン用金属層とを逐次形成す
る。次に、前記蒸着されたゲートバスライン用金属層の
上部に第１の感光層を形成する。次に、前記カウンタ電
極が形成されるカウンタ電極領域の上部に位置する第１
の感光層領域が所定の走査光に部分的に露出するように
前記第１の感光層を露光させる。次に、前記走査光に部
分的に露出された第１の感光層領域の下部に位置するゲ
ートバスライン用金属層領域が露出しないように、前記
第１の感光層をパターニングする。次に、前記パターニ
ングされた第１の感光層を遮断層（ｂａｒｒｉｅｒｌａ
ｙｅｒ）とし、前記カウンタ電極領域及びゲートバスラ
イン領域が区切られるように前記ゲートバスライン用金
属層をパターニングする。次に、前記パターニングされ
たゲートバスライン用金属層を遮断層とし、前記カウン
タ電極が形成されるように前記カウンタ電極用透明導電
層をパターニングする。次に、前記パターニングされた
第１の感光層を遮断層とし、前記ゲートバスラインが形
成されるように前記ゲートバスライン用金属層をパター
ニングする。次に、前記ゲートバスラインが形成された
背面基板上にゲート電極、ソース電極及びドレイン電極
を有し、前記画素電極及びカウンタ電極間に所定の画像
信号を印加する薄膜トランジスタを形成する。次に、前
記薄膜トランジスタが形成された背面基板上に保護層を
形成する。次に、前記保護層をパターニングして前記薄
膜トランジスタのドレイン電極の一部を露出させる。次
に、前記ドレイン電極が露出された背面基板上に画素電
極用透明導電層を形成する。終わりに、前記画素電極用
透明導電層をパターニングして前記画素電極を形成す
る。
【００２１】ここで、前記第１の感光層を露光させるス
テップは、前記カウンタ電極が形成されるカウンタ電極
領域の上部に位置する第１の感光層領域に対応するフォ
トマスク部分が開放領域と閉鎖領域とが格子状に形成さ
れている第１のフォトマスクを使用することにより、前
記カウンタ電極が形成されるカウンタ電極領域の上部に
位置する第１の感光層領域が所定走査光に部分的に露出
されるようにする。
テップは、前記カウンタ電極が形成されるカウンタ電極
領域の上部に位置する第１の感光層領域に対応するフォ
トマスク部分が開放領域と閉鎖領域とが格子状に形成さ
れている第１のフォトマスクを使用することにより、前
記カウンタ電極が形成されるカウンタ電極領域の上部に
位置する第１の感光層領域が所定走査光に部分的に露出
されるようにする。
【００２２】そして、データパッド及びゲートパッドを
共に形成することができるように、前記第１の感光層を
露光させるステップにおいて、前記背面基板の周縁に位
置するデータパッド及びゲートパッドが各々形成される
データパッド領域及びゲートパッド領域が設けられるよ
うに露光させ、前記ゲートバスライン用金属層をパター
ニングするステップにおいて、前記ゲートバスラインと
共に前記データパッド及びゲートパッドが形成されるよ
うに、前記ゲートバスライン用金属層をパターニング
し、前記保護層をパターニングするステップにおいて、
前記データパッド及びゲートパッドが露出されるように
前記保護層をパターニングし、前記画素電極用透明導電
層を形成するステップにおいて、前記露出されたデータ
パッド及びゲートパッドに接触されるように、画素電極
用透明導電層を形成することができる。
共に形成することができるように、前記第１の感光層を
露光させるステップにおいて、前記背面基板の周縁に位
置するデータパッド及びゲートパッドが各々形成される
データパッド領域及びゲートパッド領域が設けられるよ
うに露光させ、前記ゲートバスライン用金属層をパター
ニングするステップにおいて、前記ゲートバスラインと
共に前記データパッド及びゲートパッドが形成されるよ
うに、前記ゲートバスライン用金属層をパターニング
し、前記保護層をパターニングするステップにおいて、
前記データパッド及びゲートパッドが露出されるように
前記保護層をパターニングし、前記画素電極用透明導電
層を形成するステップにおいて、前記露出されたデータ
パッド及びゲートパッドに接触されるように、画素電極
用透明導電層を形成することができる。
【００２３】また、フォトリソグラフィ工程の回数をよ
り減らすために、前記薄膜トランジスタを形成するステ
ップは、次に通り行うことができる。先ず、前記カウン
タ電極及びゲートバスラインが形成された背面基板上に
ゲート絶縁層、チャンネル用非晶質シリコン層、オーミ
ックコンタクト用ドーピング半導体層及びソース／ドレ
イン電極用金属層を逐次形成する。次に、前記蒸着され
たソース／ドレイン電極用金属層の上部に第２の感光層
を形成する。次に、前記ソース電極が形成されるソース
電極領域と前記ドレイン電極が形成されるドレイン電極
領域との間に位置するソース／ドレイン電極用金属層領
域の上部に位置する第２の感光層領域が走査光に部分的
に露出されるように前記第２の感光層を露光させる。次
に、前記走査光に部分的に露出された第２の感光層領域
の下部に位置するソース／ドレイン電極用金属層領域が
露出されないように、前記第２の感光層をパターニング
する。次に、前記パターニングされた第２の感光層を遮
断層とし、前記ソース電極領域及びドレイン電極領域が
区切られるように、前記ソース／ドレイン電極用金属層
をパターニングする。次に、前記パターニングされたソ
ース／ドレイン電極用金属層を遮断層とし、前記ソース
電極及びドレイン電極のオーミックコンタクトが形成さ
れるオーミックコンタクト領域が区切られるように前記
オーミックコンタクト用ドーピング半導体層をパターニ
ングする。次に、前記パターニングされたオーミックコ
ンタクト用ドーピング半導体層を遮断層とし、前記薄膜
トランジスタのチャンネルが形成されるように、前記チ
ャンネル用非晶質シリコン層をパターニングする。次
に、前記パターニングされた第２の感光層を遮断層と
し、前記ソース電極及びドレイン電極が形成されるよう
に、前記ソース／ドレイン電極用金属層をパターニング
する。終わりに、前記形成されたソース電極及びドレイ
ン電極を遮断層とし、前記ソース電極及びドレイン電極
のオーミックコンタクトが形成されるように前記オーミ
ックコンタクト用ドーピング半導体層をパターニングす
る。
り減らすために、前記薄膜トランジスタを形成するステ
ップは、次に通り行うことができる。先ず、前記カウン
タ電極及びゲートバスラインが形成された背面基板上に
ゲート絶縁層、チャンネル用非晶質シリコン層、オーミ
ックコンタクト用ドーピング半導体層及びソース／ドレ
イン電極用金属層を逐次形成する。次に、前記蒸着され
たソース／ドレイン電極用金属層の上部に第２の感光層
を形成する。次に、前記ソース電極が形成されるソース
電極領域と前記ドレイン電極が形成されるドレイン電極
領域との間に位置するソース／ドレイン電極用金属層領
域の上部に位置する第２の感光層領域が走査光に部分的
に露出されるように前記第２の感光層を露光させる。次
に、前記走査光に部分的に露出された第２の感光層領域
の下部に位置するソース／ドレイン電極用金属層領域が
露出されないように、前記第２の感光層をパターニング
する。次に、前記パターニングされた第２の感光層を遮
断層とし、前記ソース電極領域及びドレイン電極領域が
区切られるように、前記ソース／ドレイン電極用金属層
をパターニングする。次に、前記パターニングされたソ
ース／ドレイン電極用金属層を遮断層とし、前記ソース
電極及びドレイン電極のオーミックコンタクトが形成さ
れるオーミックコンタクト領域が区切られるように前記
オーミックコンタクト用ドーピング半導体層をパターニ
ングする。次に、前記パターニングされたオーミックコ
ンタクト用ドーピング半導体層を遮断層とし、前記薄膜
トランジスタのチャンネルが形成されるように、前記チ
ャンネル用非晶質シリコン層をパターニングする。次
に、前記パターニングされた第２の感光層を遮断層と
し、前記ソース電極及びドレイン電極が形成されるよう
に、前記ソース／ドレイン電極用金属層をパターニング
する。終わりに、前記形成されたソース電極及びドレイ
ン電極を遮断層とし、前記ソース電極及びドレイン電極
のオーミックコンタクトが形成されるように前記オーミ
ックコンタクト用ドーピング半導体層をパターニングす
る。
【００２４】
【発明の実施の形態】次に、本発明にかかる薄膜トラン
ジスタ液晶表示装置の製造方法の実施の形態の具体例を
図面を参照しながら説明する。
ジスタ液晶表示装置の製造方法の実施の形態の具体例を
図面を参照しながら説明する。
【００２５】図３は、本発明の実施例による製造方法に
より製造したフリンジ電界モード液晶表示装置の概略平
面図である。フリンジ電界モード液晶表示装置では、図
３に示すように、背面基板上にマトリクス状に配設した
ゲートバスライン３３とデータバスライン３２とにより
単位画素が区切られる。そして、ゲートバスライン３３
とデータバスライン３２との交叉点の辺りに薄膜トラン
ジスタが配設される。
より製造したフリンジ電界モード液晶表示装置の概略平
面図である。フリンジ電界モード液晶表示装置では、図
３に示すように、背面基板上にマトリクス状に配設した
ゲートバスライン３３とデータバスライン３２とにより
単位画素が区切られる。そして、ゲートバスライン３３
とデータバスライン３２との交叉点の辺りに薄膜トラン
ジスタが配設される。
【００２６】各単位画素には共通電極ライン３１を介し
て共通電圧が印加される画素電極３４がカウンタ電極と
オーバーラップするように形成される。このような構成
を有するフリンジ電界モード液晶表示装置は、図１に示
しているフリンジ電界モード液晶表示装置と同じ動作メ
カニズムを有し、その製造方法は図４乃至図８、図９乃
至図１３、図１４及び図１５に示している。ここで、図
４乃至図８は図３に示しているＸ−Ｘ’線に沿う断面図
であり、図９乃至図１３、図１４及び図１５は、各々図
３に示しているＹ−Ｙ’線に沿う断面図である。
て共通電圧が印加される画素電極３４がカウンタ電極と
オーバーラップするように形成される。このような構成
を有するフリンジ電界モード液晶表示装置は、図１に示
しているフリンジ電界モード液晶表示装置と同じ動作メ
カニズムを有し、その製造方法は図４乃至図８、図９乃
至図１３、図１４及び図１５に示している。ここで、図
４乃至図８は図３に示しているＸ−Ｘ’線に沿う断面図
であり、図９乃至図１３、図１４及び図１５は、各々図
３に示しているＹ−Ｙ’線に沿う断面図である。
【００２７】先ず、図４乃至図８を参照すると、本発明
の実施例によるフリンジ電界モード液晶表示装置の製造
方法中、第１のフォトリソグラフィ工程を説明すると、
次の通りである。説明の便宜性のため、背面基板４１を
ゲートバスラインが形成されるゲート電極部Ａとカウン
タ電極が形成されるカウンタ電極部Ｂと蓄積キャパシタ
（Ｓｔｏｒａｇｅ Ｃａｐａｃｉｔｏｒ）電極が形成さ
れる蓄積キャパシタ部Ｃとに区分し、感光層（ｐｈｏｔ
ｏｒｅｓｉｓｔ ｌａｙｅｒ）は、ポジティブ形（ｐｏ
ｓｉｔｉｖｅ ｔｙｐｅ）と仮定する。
の実施例によるフリンジ電界モード液晶表示装置の製造
方法中、第１のフォトリソグラフィ工程を説明すると、
次の通りである。説明の便宜性のため、背面基板４１を
ゲートバスラインが形成されるゲート電極部Ａとカウン
タ電極が形成されるカウンタ電極部Ｂと蓄積キャパシタ
（Ｓｔｏｒａｇｅ Ｃａｐａｃｉｔｏｒ）電極が形成さ
れる蓄積キャパシタ部Ｃとに区分し、感光層（ｐｈｏｔ
ｏｒｅｓｉｓｔ ｌａｙｅｒ）は、ポジティブ形（ｐｏ
ｓｉｔｉｖｅ ｔｙｐｅ）と仮定する。
【００２８】先ず、背面基板４１上にカウンタ電極用透
明導電層４２及びゲートバスライン用金属層４３を逐次
形成する。その際、ゲートバスライン用金属層４３は、
タンタル、モリブデンタンタル、モリブデンタングステ
ン等、ドライエッチング方法によりエッチングすること
ができる金属を使用する。
明導電層４２及びゲートバスライン用金属層４３を逐次
形成する。その際、ゲートバスライン用金属層４３は、
タンタル、モリブデンタンタル、モリブデンタングステ
ン等、ドライエッチング方法によりエッチングすること
ができる金属を使用する。
【００２９】次に、ゲートバスライン用金属層４３上に
第１の感光層４４を塗布し、第１のフォトマスクを使用
して、露光工程を行う。第１のフォトマスク４５は、図
５に示すように、背面基板４１のゲート電極部Ａに対応
するＤ１領域と、背面基板４１の蓄積キャパシタ電極部
Ｃに対応するＤ２領域と、背面基板４１のカウンタ電極
部Ｂに対応するＥ領域と、Ｄ１領域及びＤ２領域の外側
に各々位置するＦ１領域及びＦ２領域を有する。
第１の感光層４４を塗布し、第１のフォトマスクを使用
して、露光工程を行う。第１のフォトマスク４５は、図
５に示すように、背面基板４１のゲート電極部Ａに対応
するＤ１領域と、背面基板４１の蓄積キャパシタ電極部
Ｃに対応するＤ２領域と、背面基板４１のカウンタ電極
部Ｂに対応するＥ領域と、Ｄ１領域及びＤ２領域の外側
に各々位置するＦ１領域及びＦ２領域を有する。
【００３０】ここで、Ｄ１領域及びＤ２領域は、走査光
が通過できないように遮蔽されており、Ｆ１領域及びＦ
２領域は走査光が通過できるように開放されている。そ
して、Ｅ領域は走査光が通過できる複数の開放部と走査
光とが通過できない複数の閉鎖部を有しており、開放部
と閉鎖部等は格子状を成している。
が通過できないように遮蔽されており、Ｆ１領域及びＦ
２領域は走査光が通過できるように開放されている。そ
して、Ｅ領域は走査光が通過できる複数の開放部と走査
光とが通過できない複数の閉鎖部を有しており、開放部
と閉鎖部等は格子状を成している。
【００３１】このような構成を有する第１のフォトマス
ク４５を使用して露光された第１の感光層４４を現像す
ると、第１のフォトマスク４５のＦ１領域及びＦ２領域
に対応する感光層領域は全て除去され、第１のフォトマ
スク４５のＥ領域に対応する感光層領域は、部分的に除
去されて厚さが薄くなる。
ク４５を使用して露光された第１の感光層４４を現像す
ると、第１のフォトマスク４５のＦ１領域及びＦ２領域
に対応する感光層領域は全て除去され、第１のフォトマ
スク４５のＥ領域に対応する感光層領域は、部分的に除
去されて厚さが薄くなる。
【００３２】次に、図６に示すように、現像された第１
の感光層４４ａを遮断層とし、ゲートバスライン用金属
層４３をドライエッチング法によりパターニングする。
ゲートバスライン用金属層４３のパターニングは、第１
のフォトマスク４５のＦ１領域及びＦ２領域に対応する
ゲートバスライン用金属層領域は除去され、背面基板４
１のゲート電極部Ａ及び蓄積キャパシタ電極部Ｃに対応
するゲートバスライン用金属層領域は、そのまま維持さ
れ、背面基板４１のカウンタ電極部Ｂに対応するゲート
バスライン用金属層領域は、部分的に除去されるように
行われる。ここで、背面基板４１のカウンタ電極部Ｂに
対応するゲートバスライン用金属層領域が部分的に除去
できることは上部に感光層が残しているからである。
の感光層４４ａを遮断層とし、ゲートバスライン用金属
層４３をドライエッチング法によりパターニングする。
ゲートバスライン用金属層４３のパターニングは、第１
のフォトマスク４５のＦ１領域及びＦ２領域に対応する
ゲートバスライン用金属層領域は除去され、背面基板４
１のゲート電極部Ａ及び蓄積キャパシタ電極部Ｃに対応
するゲートバスライン用金属層領域は、そのまま維持さ
れ、背面基板４１のカウンタ電極部Ｂに対応するゲート
バスライン用金属層領域は、部分的に除去されるように
行われる。ここで、背面基板４１のカウンタ電極部Ｂに
対応するゲートバスライン用金属層領域が部分的に除去
できることは上部に感光層が残しているからである。
【００３３】次に、図７に示すように、パターニングさ
れたゲートバスライン用金属層４３を遮断層とし、カウ
ンタ電極用透明導電層４２をエッチングする。カウンタ
電極用透明導電層４２のエッチングは第１のフォトマス
ク４５のＦ１領域及びＦ２領域に対応するカウンタ電極
用透明導電層領域は全て除去され、背面基板４１のゲー
ト電極部Ａ、蓄積キャパシタ電極部Ｃ及びカウンタ電極
Ｂに対応するカウンタ電極用透明導電層領域はそのまま
維持されるように行われる。ここで、背面基板４１のカ
ウンタ電極部Ｂに対応するカウンタ電極用透明導電層領
域がそのまま維持できることは、上部にゲートバスライ
ン用金属層４３が残しているからである。これにより、
カウンタ電極４２ａが形成される。
れたゲートバスライン用金属層４３を遮断層とし、カウ
ンタ電極用透明導電層４２をエッチングする。カウンタ
電極用透明導電層４２のエッチングは第１のフォトマス
ク４５のＦ１領域及びＦ２領域に対応するカウンタ電極
用透明導電層領域は全て除去され、背面基板４１のゲー
ト電極部Ａ、蓄積キャパシタ電極部Ｃ及びカウンタ電極
Ｂに対応するカウンタ電極用透明導電層領域はそのまま
維持されるように行われる。ここで、背面基板４１のカ
ウンタ電極部Ｂに対応するカウンタ電極用透明導電層領
域がそのまま維持できることは、上部にゲートバスライ
ン用金属層４３が残しているからである。これにより、
カウンタ電極４２ａが形成される。
【００３４】次に、図８に示すように、背面基板４１の
カウンタ電極部Ｂに対応するゲートバスライン用金属層
領域をドライエッチング方法により除去する。これによ
り、ゲートバスライン４３ｂが形成される。
カウンタ電極部Ｂに対応するゲートバスライン用金属層
領域をドライエッチング方法により除去する。これによ
り、ゲートバスライン４３ｂが形成される。
【００３５】これにより、単一のフォトリソグラフィ工
程を通じて、カウンタ電極４２ａとゲートバスライン４
３ｂとが形成される。そして、第１のフォトリソグラフ
ィ工程を通じて、カウンタ電極４２ａに接触する共通電
極線と背面基板４１の周縁に位置するゲートパッドを形
成することができる。
程を通じて、カウンタ電極４２ａとゲートバスライン４
３ｂとが形成される。そして、第１のフォトリソグラフ
ィ工程を通じて、カウンタ電極４２ａに接触する共通電
極線と背面基板４１の周縁に位置するゲートパッドを形
成することができる。
【００３６】次に、図９乃至図１３を参照して、本発明
の実施例によるフリンジ電界モード液晶表示装置の製造
方法中、第２のフォトリソグラフィ工程を説明すると、
次の通りである。
の実施例によるフリンジ電界モード液晶表示装置の製造
方法中、第２のフォトリソグラフィ工程を説明すると、
次の通りである。
【００３７】先ず、カウンタ電極４２ａとゲートバスラ
イン４３ｂとが形成された背面基板上にゲート絶縁層５
４、チャンネル用非晶質シリコン層５５、オーミックコ
ンタクト用ドーピング半導体層５６及びソース／ドレイ
ン電極用金属層５７を逐次形成する。その際、チャンネ
ル用非晶質シリコン層５５及びオーミックコンタクト用
ドーピング半導体層５６はＰＥ−ＣＶＤ方法により形成
し、ソース／ドレイン電極用金属層５７はスパッタリン
グ（Ｓｐｕｔｔｅｒｉｎｇ）方法により形成する。そし
て、ゲート絶縁層５４はＰＥ−ＣＶＤ方法により形成す
ることができるが、ゲート絶縁層５４がシリコン酸化層
である場合には、ＡＰ−ＣＶＤ方法により蒸着するの方
が望ましい。
イン４３ｂとが形成された背面基板上にゲート絶縁層５
４、チャンネル用非晶質シリコン層５５、オーミックコ
ンタクト用ドーピング半導体層５６及びソース／ドレイ
ン電極用金属層５７を逐次形成する。その際、チャンネ
ル用非晶質シリコン層５５及びオーミックコンタクト用
ドーピング半導体層５６はＰＥ−ＣＶＤ方法により形成
し、ソース／ドレイン電極用金属層５７はスパッタリン
グ（Ｓｐｕｔｔｅｒｉｎｇ）方法により形成する。そし
て、ゲート絶縁層５４はＰＥ−ＣＶＤ方法により形成す
ることができるが、ゲート絶縁層５４がシリコン酸化層
である場合には、ＡＰ−ＣＶＤ方法により蒸着するの方
が望ましい。
【００３８】次に、ソース／ドレイン電極用金属層５７
上に第２の感光層５８塗布し、第２のフォトマスク５９
を使用して、露光工程を行う。第２のフォトマスクは、
図９に示すように、背面基板４１の中、ソース電極及び
ドレイン電極が形成される領域に対応するＧ１領域及び
Ｇ２領域と、Ｇ１領域とＧ２領域との間のＩ領域と、Ｇ
１領域及びＧ２領域の外側に各々位置するＨ１領域及び
Ｈ２領域を有する。ここで、Ｇ１領域及びＧ２領域は、
走査光が通過できないように遮蔽されており、Ｈ１領域
及びＨ２領域は走査光が通過できるように開放されてい
る。そして、Ｉ領域は、走査光が通過できる複数の開放
部と走査光が通過できない複数の閉鎖部を有しており、
開放部と閉鎖部とは格子状を形成する。
上に第２の感光層５８塗布し、第２のフォトマスク５９
を使用して、露光工程を行う。第２のフォトマスクは、
図９に示すように、背面基板４１の中、ソース電極及び
ドレイン電極が形成される領域に対応するＧ１領域及び
Ｇ２領域と、Ｇ１領域とＧ２領域との間のＩ領域と、Ｇ
１領域及びＧ２領域の外側に各々位置するＨ１領域及び
Ｈ２領域を有する。ここで、Ｇ１領域及びＧ２領域は、
走査光が通過できないように遮蔽されており、Ｈ１領域
及びＨ２領域は走査光が通過できるように開放されてい
る。そして、Ｉ領域は、走査光が通過できる複数の開放
部と走査光が通過できない複数の閉鎖部を有しており、
開放部と閉鎖部とは格子状を形成する。
【００３９】このような構成を有する第２のフォトマス
クを使用して露光された第２の感光層４８を現像する
と、第２のフォトマスクのＨ１領域及びＨ２領域に対応
する感光層領域は全て除去され、第２のフォトマスクの
Ｉ領域に対応する感光層領域は部分的に除去される。
クを使用して露光された第２の感光層４８を現像する
と、第２のフォトマスクのＨ１領域及びＨ２領域に対応
する感光層領域は全て除去され、第２のフォトマスクの
Ｉ領域に対応する感光層領域は部分的に除去される。
【００４０】次に、図１０に示すように、現像された第
２の感光層５８を遮断層とし、ソース／ドレイン電極用
金属層５７をパターニングする。ソース／ドレイン電極
用金属層５７のパターニングは、第２のフォトマスク５
９のＨ１領域及びＨ２領域に対応するソース／ドレイン
電極用金属層領域は全て除去され、Ｇ１領域、Ｇ２領域
及びＩ領域に対応するソース／ドレイン電極用金属層領
域は、そのまま維持されるように行われる。
２の感光層５８を遮断層とし、ソース／ドレイン電極用
金属層５７をパターニングする。ソース／ドレイン電極
用金属層５７のパターニングは、第２のフォトマスク５
９のＨ１領域及びＨ２領域に対応するソース／ドレイン
電極用金属層領域は全て除去され、Ｇ１領域、Ｇ２領域
及びＩ領域に対応するソース／ドレイン電極用金属層領
域は、そのまま維持されるように行われる。
【００４１】次に、図１１に示すように、現像された第
２の感光層５８及びパターニングされたソース／ドレイ
ン電極用金属層５７ａを遮断層とし、オーミックコンタ
クト用ドーピング半導体層５６及びチャンネル用非晶質
シリコン層５５をドライエッチング方法によりパターニ
ングする。オーミックコンタクト用ドーピング半導体層
５６及びチャンネル用非晶質シリコン層５５のパターニ
ングは第２のフォトマスク５９のＨ１領域及びＨ２領域
に対応するオーミックコンタクト用ドーピング半導体層
領域及びチャンネル用非晶質シリコン層領域は、全て除
去され、Ｇ１領域、Ｇ２領域及びＩ領域に対応するオー
ミックコンタクト用ドーピング半導体層領域及びチャン
ネル用非晶質シリコン層領域は、そのまま維持されるよ
うに行われる。これにより、薄膜トランジスタのチャン
ネル５５ａが形成される。そして、第２のフォトマスク
５９のＩ領域に対応する感光層領域を除去する。
２の感光層５８及びパターニングされたソース／ドレイ
ン電極用金属層５７ａを遮断層とし、オーミックコンタ
クト用ドーピング半導体層５６及びチャンネル用非晶質
シリコン層５５をドライエッチング方法によりパターニ
ングする。オーミックコンタクト用ドーピング半導体層
５６及びチャンネル用非晶質シリコン層５５のパターニ
ングは第２のフォトマスク５９のＨ１領域及びＨ２領域
に対応するオーミックコンタクト用ドーピング半導体層
領域及びチャンネル用非晶質シリコン層領域は、全て除
去され、Ｇ１領域、Ｇ２領域及びＩ領域に対応するオー
ミックコンタクト用ドーピング半導体層領域及びチャン
ネル用非晶質シリコン層領域は、そのまま維持されるよ
うに行われる。これにより、薄膜トランジスタのチャン
ネル５５ａが形成される。そして、第２のフォトマスク
５９のＩ領域に対応する感光層領域を除去する。
【００４２】次に、図１２に示すように、残している第
２の感光層５８ａを遮断層とし、ソース／ドレイン電極
用金属層５７ａ中、第２のフォトマスク５９のＩ領域に
対応する領域をウェットエッチング方法により除去す
る。これにより、薄膜トランジスタのソース電極及びド
レイン電極が形成される。
２の感光層５８ａを遮断層とし、ソース／ドレイン電極
用金属層５７ａ中、第２のフォトマスク５９のＩ領域に
対応する領域をウェットエッチング方法により除去す
る。これにより、薄膜トランジスタのソース電極及びド
レイン電極が形成される。
【００４３】次に、図１３に示すように、残している第
２の感光層５８ａ及びソース／ドレイン電極用金属層５
７ｂを遮断層とし、オーミックコンタクト用ドーピング
半導体層５６ａ中、第２のフォトマスク５９のＩ領域に
対応する領域をドライエッチング方法により除去する。
これにより、ソース電極のオーミックコンタクト及びド
レイン電極のオーミックコンタクトが形成される。そし
て、残している第２の感光層５８ａを除去する。
２の感光層５８ａ及びソース／ドレイン電極用金属層５
７ｂを遮断層とし、オーミックコンタクト用ドーピング
半導体層５６ａ中、第２のフォトマスク５９のＩ領域に
対応する領域をドライエッチング方法により除去する。
これにより、ソース電極のオーミックコンタクト及びド
レイン電極のオーミックコンタクトが形成される。そし
て、残している第２の感光層５８ａを除去する。
【００４４】これにより、単一のフォトリソグラフィ工
程を通じて、薄膜トランジスタのチャンネル５５ａ、ソ
ース電極、ドレイン電極、ソース電極のオーミックコン
タクト及びドレイン電極のオーミックコンタクトが形成
される。そして、第２のフォトリソグラフィ工程を通じ
て、ゲートパッドと部分的に重ねるデータパッドを背面
基板４１の周縁に形成することができる。
程を通じて、薄膜トランジスタのチャンネル５５ａ、ソ
ース電極、ドレイン電極、ソース電極のオーミックコン
タクト及びドレイン電極のオーミックコンタクトが形成
される。そして、第２のフォトリソグラフィ工程を通じ
て、ゲートパッドと部分的に重ねるデータパッドを背面
基板４１の周縁に形成することができる。
【００４５】次に、図１４を参照して、本発明の実施例
によるフリンジ電界モード液晶表示装置の製造方法中、
第３のフォトリソグラフィ工程を説明すると、次の通り
である。図１４は、本発明の実施例によるフリンジ電界
モード液晶表示装置の製造方法中、第３のフォトリソグ
ラフィ工程を説明するための断面図である。
によるフリンジ電界モード液晶表示装置の製造方法中、
第３のフォトリソグラフィ工程を説明すると、次の通り
である。図１４は、本発明の実施例によるフリンジ電界
モード液晶表示装置の製造方法中、第３のフォトリソグ
ラフィ工程を説明するための断面図である。
【００４６】図１４に示すように、ソース電極等が形成
された背面基板４１上に保護層６８を形成する。そし
て、第３のフォトリソグラフィ工程を通じて、ドレイン
電極の一部、データパッド（図示しない）及びゲートパ
ッド（図示しない）が露出されるように保護層６８をパ
ターニングする。その際、ドレイン電極の露出部分に
は、接触孔Ｊが形成される。第３のフォトリソグラフィ
工程は、従来のフリンジ電界モード液晶表示装置の製造
方法中、第５のフォトリソグラフィ工程と同じ方法によ
り行われる。
された背面基板４１上に保護層６８を形成する。そし
て、第３のフォトリソグラフィ工程を通じて、ドレイン
電極の一部、データパッド（図示しない）及びゲートパ
ッド（図示しない）が露出されるように保護層６８をパ
ターニングする。その際、ドレイン電極の露出部分に
は、接触孔Ｊが形成される。第３のフォトリソグラフィ
工程は、従来のフリンジ電界モード液晶表示装置の製造
方法中、第５のフォトリソグラフィ工程と同じ方法によ
り行われる。
【００４７】終わりに、図１５を参照しながら本発明の
実施例によるフリンジ電界モード液晶表示装置の製造方
法中、第４のフォトリソグラフィ工程を説明すると、次
の通りである。図１５は、本発明の実施例によるフリン
ジ電界モード液晶表示装置の製造方法中、第４のフォト
リソグラフィ工程を説明するための断面図である。
実施例によるフリンジ電界モード液晶表示装置の製造方
法中、第４のフォトリソグラフィ工程を説明すると、次
の通りである。図１５は、本発明の実施例によるフリン
ジ電界モード液晶表示装置の製造方法中、第４のフォト
リソグラフィ工程を説明するための断面図である。
【００４８】図１５に示すように、ドレイン電極等が露
出された保護層６８上にドレイン電極の露出部分、デー
タパッド及びゲートパッドに接触するように透明導電層
を形成する。そして、第４のフォトリソグラフィ工程を
通じて、櫛形の画素電極７９が形成されるように、透明
導電層をパターニングする。第４のフォトリソグラフィ
工程は、従来のフリンジ電界モード液晶表示装置の製造
方法中、第６のフォトリソグラフィ工程と同じ方法によ
り行われる。
出された保護層６８上にドレイン電極の露出部分、デー
タパッド及びゲートパッドに接触するように透明導電層
を形成する。そして、第４のフォトリソグラフィ工程を
通じて、櫛形の画素電極７９が形成されるように、透明
導電層をパターニングする。第４のフォトリソグラフィ
工程は、従来のフリンジ電界モード液晶表示装置の製造
方法中、第６のフォトリソグラフィ工程と同じ方法によ
り行われる。
【００４９】また、上述の実施例では、フリンジ電界モ
ード液晶表示装置に本発明を適用して説明したが、他の
横電界モード液晶表示装置に対して適用することもでき
ることは言うまでもない。
ード液晶表示装置に本発明を適用して説明したが、他の
横電界モード液晶表示装置に対して適用することもでき
ることは言うまでもない。
【００５０】尚、本発明は、本実施例に限られるもので
はない。本発明の趣旨から逸脱しない範囲内で多様に変
更実施することが可能である。
はない。本発明の趣旨から逸脱しない範囲内で多様に変
更実施することが可能である。
【００５１】
【発明の効果】上述のように、本発明の実施例による薄
膜トランジスタ液晶表示装置の製造方法は、カウンタ電
極とゲートバスラインを単一のフォトリソグラフィ工程
を通じて形成し、薄膜トランジスタのチャンネル、ソー
ス電極、ドレイン電極、ソース電極のオーミックコンタ
クト及びドレイン電極のオーミックコンタクトを単一の
フォトリソグラフィ工程を通じて形成することにより、
フォトリソグラフィ工程の回数が低減されることによ
り、製造時間及び製造コスとが低減され、収率が向上さ
れる。
膜トランジスタ液晶表示装置の製造方法は、カウンタ電
極とゲートバスラインを単一のフォトリソグラフィ工程
を通じて形成し、薄膜トランジスタのチャンネル、ソー
ス電極、ドレイン電極、ソース電極のオーミックコンタ
クト及びドレイン電極のオーミックコンタクトを単一の
フォトリソグラフィ工程を通じて形成することにより、
フォトリソグラフィ工程の回数が低減されることによ
り、製造時間及び製造コスとが低減され、収率が向上さ
れる。
【図１】従来の製造方法により製造されたフリンジ電界
モード液晶表示装置の概略平面図である。
モード液晶表示装置の概略平面図である。
【図２】フリンジ電界モード液晶表示装置を製造する従
来の方法を説明するための断面図である。
来の方法を説明するための断面図である。
【図３】本発明の実施例による製造方法により製造した
フリンジ電界モード液晶表示装置の概略平面図である。
フリンジ電界モード液晶表示装置の概略平面図である。
【図４】本発明の実施例によるフリンジ電界モード液晶
表示装置の製造方法中第１のフォトリソグラフィ工程を
説明するための断面図である。
表示装置の製造方法中第１のフォトリソグラフィ工程を
説明するための断面図である。
【図５】本発明の実施例によるフリンジ電界モード液晶
表示装置の製造方法中第１のフォトリソグラフィ工程を
説明するための断面図である。
表示装置の製造方法中第１のフォトリソグラフィ工程を
説明するための断面図である。
【図６】本発明の実施例によるフリンジ電界モード液晶
表示装置の製造方法中第１のフォトリソグラフィ工程を
説明するための断面図である。
表示装置の製造方法中第１のフォトリソグラフィ工程を
説明するための断面図である。
【図７】本発明の実施例によるフリンジ電界モード液晶
表示装置の製造方法中第１のフォトリソグラフィ工程を
説明するための断面図である。
表示装置の製造方法中第１のフォトリソグラフィ工程を
説明するための断面図である。
【図８】本発明の実施例によるフリンジ電界モード液晶
表示装置の製造方法中第１のフォトリソグラフィ工程を
説明するための断面図である。
表示装置の製造方法中第１のフォトリソグラフィ工程を
説明するための断面図である。
【図９】本発明の実施例によるフリンジ電界モード液晶
表示装置の製造方法中第２のフォトリソグラフィ工程を
説明するための断面図である。
表示装置の製造方法中第２のフォトリソグラフィ工程を
説明するための断面図である。
【図１０】本発明の実施例によるフリンジ電界モード液
晶表示装置の製造方法中第２のフォトリソグラフィ工程
を説明するための断面図である。
晶表示装置の製造方法中第２のフォトリソグラフィ工程
を説明するための断面図である。
【図１１】本発明の実施例によるフリンジ電界モード液
晶表示装置の製造方法中第２のフォトリソグラフィ工程
を説明するための断面図である。
晶表示装置の製造方法中第２のフォトリソグラフィ工程
を説明するための断面図である。
【図１２】本発明の実施例によるフリンジ電界モード液
晶表示装置の製造方法中第２のフォトリソグラフィ工程
を説明するための断面図である。
晶表示装置の製造方法中第２のフォトリソグラフィ工程
を説明するための断面図である。
【図１３】本発明の実施例によるフリンジ電界モード液
晶表示装置の製造方法中第２のフォトリソグラフィ工程
を説明するための断面図である。
晶表示装置の製造方法中第２のフォトリソグラフィ工程
を説明するための断面図である。
【図１４】本発明の実施例によるフリンジ電界モード液
晶表示装置の製造方法中第３のフォトリソグラフィ工程
を説明するための断面図である。
晶表示装置の製造方法中第３のフォトリソグラフィ工程
を説明するための断面図である。
【図１５】本発明の実施例によるフリンジ電界モード液
晶表示装置の製造方法中第４のフォトリソグラフィ工程
を説明するための断面図である。
晶表示装置の製造方法中第４のフォトリソグラフィ工程
を説明するための断面図である。
３１ 共通電極ライン ３２ データバスライン ３３ ゲートバスライン ３４ 画素電極 ４１ 背面基板 ４２ カウンタ電極用透明導電層 ４２ａ カウンタ電極 ４３ ゲートバスライン用金属層 ４３ｂ ゲートバスライン ４４ 第１の感光層 ４４ａ 現像された第１の感光層 ４５ 第１のフォトマスク ５４ ゲート絶縁層 ５５ アモルファスシリコン層 ５５ａ 薄膜トランジスタのチャンネル ５６、５６ａ オーミックコンタクト用ドーピング半
導体層 ５７、５７ａ ソース／ドレイン電極用金属層 ５８、５８ａ 第２の感光層 ５９ 第２のフォトマスク ６８ 保護層 ７９ 画素電極
導体層 ５７、５７ａ ソース／ドレイン電極用金属層 ５８、５８ａ 第２の感光層 ５９ 第２のフォトマスク ６８ 保護層 ７９ 画素電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 李 承 ミン 大韓民国 ソウル 江南區 道谷洞 934 −３ 現代連立 107−302
Claims (9)
- 【請求項１】 液晶セルを介して相互対向する背面基板
及び前面基板と前記背面基板上に形成され、背面基板の
表面に平行する水平成分を有する電界を前記液晶セルの
内部に生成する画素電極及びカウンタ電極とゲート電
極、ソース電極及びドレイン電極を備え、前記画素電極
及びカウンタ電極間に所定の画像信号を印加する薄膜ト
ランジスタを有する薄膜トランジスタ液晶表示装置の製
造方法において、 前記背面基板上にカウンタ電極用透明導電層とゲートバ
スライン用金属層とを逐次形成するステップと、 蒸着された前記ゲートバスライン用金属層の上部に第１
の感光層を形成するステップと、 前記カウンタ電極が形成されたカウンタ電極領域の上部
に位置する第１の感光層領域が所定の走査光（ｓｃａｎ
ｎｉｎｇ ｌｉｇｈｔ）に部分的に露出するように前記
第１の感光層を露光させるステップと、 前記走査光に部分的に露出された第１の感光層領域の下
部に位置するゲートバスライン用金属層領域が露出しな
いように前記第１の感光層をパターニングするステップ
と、 前記パターニングされた第１の感光層を遮断層とし、前
記カウンタ電極領域及びゲートバスライン領域が区切ら
れるように前記ゲートバスライン用金属層をパターニン
グするステップと、 前記パターニングされたゲートバスライン用金属層を遮
断層とし、前記カウンタ電極が形成されるように前記カ
ウンタ電極用透明導電層をパターニングするステップ
と、 前記パターニングされた第１の感光層を遮断層とし、前
記ゲートバスラインが形成されるように前記ゲートバス
ライン用金属層をパターニングするステップと、 前記ゲートバスラインが形成された背面基板上に薄膜ト
ランジスタを形成するステップと、 前記薄膜トランジスタが形成された背面基板上に保護層
を形成するステップと、 前記保護層をパターニングして前記薄膜トランジスタの
ドレイン電極の一部を露出させるステップと、 前記ドレイン電極が露出された背面基板上に画素電極用
透明導電層を形成するステップと、 前記画素電極用透明導電層をパターニングして前記画素
電極を形成するステップとを含むことを特徴とする薄膜
トランジスタ液晶表示装置の製造方法。 - 【請求項２】 前記画素電極用透明導電層はＩＴＯ金属
層であることを特徴とする請求項１記載の薄膜トランジ
スタ液晶表示装置の製造方法。 - 【請求項３】 前記ゲートバスライン用金属層は、ドラ
イエッチング方法によりパターニングされる金属層であ
ることを特徴とする請求項１記載の薄膜トランジスタ液
晶表示装置の製造方法。 - 【請求項４】 前記第１の感光層を露光させるステップ
は、前記カウンタ電極が形成されるカウンタ電極領域の
上部に位置する第１の感光層領域に対応するフォトマス
ク部分が開放領域と閉鎖領域とが格子状に形成されてい
る第１のフォトマスクを使用することを特徴とする請求
項１記載の薄膜トランジスタ液晶表示装置の製造方法。 - 【請求項５】 前記第１の感光層を露光させるステップ
は、前記背面基板の周縁に位置するデータパッド及びゲ
ートパッドが各々形成されるデータパッド領域及びゲー
トパッド領域が設けられるように露光させ、 前記ゲートバスライン用金属層をパターニングするステ
ップは、前記ゲートバスラインと共に前記データパッド
及びゲートパッドが形成されるように前記ゲートバスラ
イン用金属層をパターニングし、 前記保護層をパターニングするステップは、前記データ
パッド及びゲートパッドが露出するように前記保護層を
パターニングし、 前記画素電極用透明導電層を形成するステップは、前記
露出されたデータパッド及びゲートパッドに接触するよ
うに画素電極用透明導電層を形成することを特徴とする
請求項１記載の薄膜トランジスタ液晶表示装置の製造方
法。 - 【請求項６】 前記薄膜トランジスタを形成するステッ
プは、前記カウンタ電極及びゲートバスラインが形成さ
れた背面基板上にゲート絶縁層、チャンネル用非晶質シ
リコン層、オーミックコンタクト用ドーピング半導体層
及びソース／ドレイン電極用金属層を逐次形成するステ
ップと、 前記蒸着されたソース／ドレイン電極用金属層の上部に
第２の感光層を形成するステップと、 前記ソース電極が形成されるソース電極領域と前記ドレ
イン電極が形成されるドレイン電極領域との間に位置す
るソース／ドレイン電極用金属層領域の上部に位置する
第２の感光層領域が走査光に部分的に露出するように前
記第２の感光層を露光させるステップと、 前記走査光に部分的に露出された第２の感光層領域の下
部に位置するソース／ドレイン電極用金属層領域が露出
されないように、前記第２の感光層をパターニングする
ステップと、 パターニングされた前記第２の感光層を遮断層として、
前記ソース電極領域及びドレイン電極領域が区切られる
ように前記ソース／ドレイン電極用金属層をパターニン
グするステップと、 パターニングされた前記ソース／ドレイン電極用金属層
を遮断層として、前記ソース電極及びドレイン電極のオ
ーミックコンタクト（ｏｈｍｉｃ ｃｏｎｔａｃｔ）が
形成されるオーミックコンタクト領域が区切られるよう
に、前記オーミックコンタクト用ドーピング半導体層を
パターニングするステップと、 パターニングされた前記オーミックコンタクト用ドーピ
ング半導体層を遮断層とし、前記薄膜トランジスタのチ
ャンネルが形成されるように、前記チャンネル用非晶質
シリコン層をパターニングするステップと、 パターニングされた前記第２の感光層を遮断層として、
前記ソース電極及びドレイン電極が形成されるように前
記ソース／ドレイン電極用金属層をパターニングするス
テップと、 形成された前記ソース電極及びドレイン電極を遮断層と
し、前記ソース電極及びドレイン電極のオーミックコン
タクトが形成されるように前記オーミックコンタクト用
ドーピング半導体層をパターニングするステップとを含
むことを特徴とする請求項１記載の薄膜トランジスタ液
晶表示装置の製造方法。 - 【請求項７】 前記第２の感光層を露光させるステップ
は、前記ソース電極が形成されるソース電極領域と前記
ドレイン電極が形成されるドレイン電極領域との間に位
置するソース／ドレイン電極用金属層領域の上部に位置
する第２の感光層領域に対応するフォトマスク部分が開
放領域と閉鎖領域とが格子状に形成されている第２のフ
ォトマスクを使用することを特徴とする請求項６記載の
薄膜トランジスタ液晶表示装置の製造方法。 - 【請求項８】 前記ゲート絶縁層、チャンネル用非晶質
シリコン層及びオーミックコンタクト用ドーピング半導
体層はＰＥ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ）−ＣＶ
Ｄ方法により形成されることを特徴とする請求項６記載
の薄膜トランジスタ液晶表示装置の製造方法。 - 【請求項９】 前記ゲート絶縁層はＡＰ（Ａｔｍｏｓｐ
ｈｅｒｉｃ Ｐｒｅｓｓｕｒｅ）−ＣＶＤ方法により蒸
着されるシリコン酸化層であることを特徴とする請求項
６記載の薄膜トランジスタ液晶表示装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1999/P64383 | 1999-12-29 | ||
| KR10-1999-0064383A KR100500684B1 (ko) | 1999-12-29 | 1999-12-29 | ４-마스크 공정을 이용한 액정 디스플레이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001228493A true JP2001228493A (ja) | 2001-08-24 |
| JP3876430B2 JP3876430B2 (ja) | 2007-01-31 |
Family
ID=19631682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000393453A Expired - Lifetime JP3876430B2 (ja) | 1999-12-29 | 2000-12-25 | 薄膜トランジスタ液晶表示装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6335148B2 (ja) |
| JP (1) | JP3876430B2 (ja) |
| KR (1) | KR100500684B1 (ja) |
| TW (1) | TW515102B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006189768A (ja) * | 2004-12-31 | 2006-07-20 | Lg Phillips Lcd Co Ltd | 液晶表示装置およびその製造方法 |
| JP2007310334A (ja) * | 2006-05-19 | 2007-11-29 | Mikuni Denshi Kk | ハーフトーン露光法を用いた液晶表示装置の製造法 |
| JP2008242491A (ja) * | 2001-10-15 | 2008-10-09 | Hitachi Ltd | 液晶表示装置 |
| JP2020513111A (ja) * | 2017-04-01 | 2020-04-30 | 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． | アレイ基板、液晶表示パネル及び液晶表示装置 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3186701B2 (ja) * | 1998-07-13 | 2001-07-11 | 日本電気株式会社 | 半導体装置 |
| JP2002141512A (ja) * | 2000-11-06 | 2002-05-17 | Advanced Display Inc | 薄膜のパターニング方法およびそれを用いたｔｆｔアレイ基板およびその製造方法 |
| KR100413668B1 (ko) * | 2001-03-29 | 2003-12-31 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| SE523309E (sv) * | 2001-06-15 | 2010-03-02 | Replisaurus Technologies Ab | Metod, elektrod och apparat för att skapa mikro- och nanostrukturer i ledande material genom mönstring med masterelektrod och elektrolyt |
| KR100886241B1 (ko) * | 2002-09-10 | 2009-02-27 | 엘지디스플레이 주식회사 | 액정표시소자의 제조방법 |
| WO2005000449A1 (en) * | 2003-06-23 | 2005-01-06 | Entegris, Inc. | Apparatus and method for purification of corrosive gas streams |
| KR100968566B1 (ko) * | 2003-07-24 | 2010-07-08 | 삼성전자주식회사 | 액정 표시 장치 및 이에 포함된 표시판의 제조 방법 |
| KR101107245B1 (ko) * | 2004-12-24 | 2012-01-25 | 엘지디스플레이 주식회사 | 수평 전계 박막 트랜지스터 기판 및 그 제조 방법 |
| KR101125254B1 (ko) * | 2004-12-31 | 2012-03-21 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법과, 그를 이용한 액정 패널 및 그 제조 방법 |
| KR101146444B1 (ko) * | 2005-06-24 | 2012-05-18 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 모드 액정표시장치 제조방법 |
| KR101127836B1 (ko) * | 2005-06-30 | 2012-03-21 | 엘지디스플레이 주식회사 | 박막트랜지스터 기판의 제조 방법 |
| TWI321362B (en) * | 2007-02-16 | 2010-03-01 | Au Optronics Corp | Semiconductor structures and fabrication method thereof |
| KR100958640B1 (ko) | 2008-06-09 | 2010-05-20 | 삼성모바일디스플레이주식회사 | 커패시터와 박막 트랜지스터를 갖는 기판, 이를 구비한평판 디스플레이 장치 및 상기 커패시터와 박막트랜지스터를 갖는 기판의 제조방법 |
| CN103472694B (zh) * | 2013-09-26 | 2016-05-04 | 京东方科技集团股份有限公司 | 光刻胶的去除方法、曝光装置以及显示基板的制造方法 |
| CN103995409A (zh) * | 2014-05-29 | 2014-08-20 | 京东方科技集团股份有限公司 | 阵列基板配线及其制造、修复方法以及阵列基板、显示面板、显示装置 |
| KR102341644B1 (ko) | 2015-08-04 | 2021-12-21 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 제조방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4231811A (en) * | 1979-09-13 | 1980-11-04 | Intel Corporation | Variable thickness self-aligned photoresist process |
| JP2530990B2 (ja) * | 1992-10-15 | 1996-09-04 | 富士通株式会社 | 薄膜トランジスタ・マトリクスの製造方法 |
| KR100259611B1 (ko) * | 1997-07-02 | 2000-06-15 | 구본준 | 액정표시장치의 기판 및 그 액정표시장치의 기판의 제조방법 |
| KR100293433B1 (ko) * | 1997-09-04 | 2001-08-07 | 구본준, 론 위라하디락사 | 복합전계방식액정표시소자 |
| US6255130B1 (en) * | 1998-11-19 | 2001-07-03 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and a method for manufacturing the same |
| KR100325079B1 (ko) * | 1999-12-22 | 2002-03-02 | 주식회사 현대 디스플레이 테크놀로지 | 고개구율 및 고투과율 액정표시장치의 제조방법 |
| KR100322968B1 (ko) * | 1999-12-22 | 2002-02-02 | 주식회사 현대 디스플레이 테크놀로지 | 프린지 필드 구동 액정 표시 장치의 제조방법 |
| KR100322970B1 (ko) * | 1999-12-24 | 2002-02-02 | 주식회사 현대 디스플레이 테크놀로지 | 프린지 필드 구동 액정표시 장치의 제조방법 |
-
1999
- 1999-12-29 KR KR10-1999-0064383A patent/KR100500684B1/ko active IP Right Grant
-
2000
- 2000-12-19 US US09/740,497 patent/US6335148B2/en not_active Expired - Lifetime
- 2000-12-19 TW TW089127184A patent/TW515102B/zh not_active IP Right Cessation
- 2000-12-25 JP JP2000393453A patent/JP3876430B2/ja not_active Expired - Lifetime
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8248549B2 (en) | 2001-10-15 | 2012-08-21 | Hitachi Displays, Ltd. | Liquid crystal display device, display device and manufacturing method thereof |
| US9213204B2 (en) | 2001-10-15 | 2015-12-15 | Japan Display Inc. | Liquid crystal display device, display device and manufacturing method thereof |
| US8310641B2 (en) | 2001-10-15 | 2012-11-13 | Hitachi Displays, Ltd. | Liquid crystal display device, display device and manufacturing method thereof |
| US10725350B2 (en) | 2001-10-15 | 2020-07-28 | Japan Display Inc. | Liquid crystal display device, display device and manufacturing method thereof |
| US7605876B2 (en) | 2001-10-15 | 2009-10-20 | Hitachi, Ltd. | Liquid crystal display device, display device and manufacturing method thereof |
| US7872696B2 (en) | 2001-10-15 | 2011-01-18 | Hitachi, Ltd. | Liquid crystal display device, display device and manufacturing method thereof |
| US8203661B2 (en) | 2001-10-15 | 2012-06-19 | Hitachi Displays, Ltd. | Liquid crystal display device, display device and manufacturing method thereof |
| US8248548B2 (en) | 2001-10-15 | 2012-08-21 | Hitachi Displays, Ltd. | Liquid crystal display device, display device and manufacturing method thereof |
| JP2008242491A (ja) * | 2001-10-15 | 2008-10-09 | Hitachi Ltd | 液晶表示装置 |
| US10330989B2 (en) | 2001-10-15 | 2019-06-25 | Japan Display Inc. | Liquid crystal display device, display device and manufacturing method thereof |
| US8760609B2 (en) | 2001-10-15 | 2014-06-24 | Japan Display Inc. | Liquid crystal display device, display device and manufacturing method thereof |
| US8493522B2 (en) | 2001-10-15 | 2013-07-23 | Hitachi Displays, Ltd. | Liquid crystal display device, display device and manufacturing method thereof |
| US9086600B2 (en) | 2001-10-15 | 2015-07-21 | Japan Display Inc. | Liquid crystal display device, display device and manufacturing method thereof |
| US9488880B2 (en) | 2001-10-15 | 2016-11-08 | Japan Display Inc. | Liquid crystal display device, display device and manufacturing method thereof |
| JP2006189768A (ja) * | 2004-12-31 | 2006-07-20 | Lg Phillips Lcd Co Ltd | 液晶表示装置およびその製造方法 |
| JP2007310334A (ja) * | 2006-05-19 | 2007-11-29 | Mikuni Denshi Kk | ハーフトーン露光法を用いた液晶表示装置の製造法 |
| US7602456B2 (en) | 2006-05-19 | 2009-10-13 | Mikuni Electoron Co. Ltd | Method of manufacturing LCD apparatus by using halftone exposure method |
| JP7004734B2 (ja) | 2017-04-01 | 2022-02-10 | 京東方科技集團股▲ふん▼有限公司 | アレイ基板、液晶表示パネル及び液晶表示装置 |
| JP2020513111A (ja) * | 2017-04-01 | 2020-04-30 | 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． | アレイ基板、液晶表示パネル及び液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010061841A (ko) | 2001-07-07 |
| TW515102B (en) | 2002-12-21 |
| KR100500684B1 (ko) | 2005-07-12 |
| US6335148B2 (en) | 2002-01-01 |
| JP3876430B2 (ja) | 2007-01-31 |
| US20010006765A1 (en) | 2001-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3876430B2 (ja) | 薄膜トランジスタ液晶表示装置の製造方法 | |
| US7839475B2 (en) | Liquid crystal display device and method for fabricating the same | |
| KR100391157B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| US7316944B2 (en) | Fabricating method of a liquid crystal display device | |
| KR101923717B1 (ko) | 액정표시장치 어레이 기판 및 그 제조방법 | |
| US20080143903A1 (en) | Liquid crystal display device | |
| US7576822B2 (en) | Thin film transistor substrate using horizontal electric field and fabricating method thereof | |
| JP2003021845A (ja) | フリンジフィールドスイッチング液晶表示装置及びその製造方法 | |
| US6717631B2 (en) | Array substrate for use in LCD device | |
| JP2001324727A (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| US6319760B1 (en) | Manufacturing method of liquid crystal display having high aperture ratio and high transmittance | |
| KR101820713B1 (ko) | 액정표시장치 및 그 제조방법 | |
| US7612838B2 (en) | Thin film transistor array substrate, liquid crystal display panel having the same, and method of manufacturing thin film transistor array substrate and liquid crystal display panel | |
| US7289180B2 (en) | Liquid crystal display device of a horizontal electric field applying type comprising a storage capacitor substantially parallel to the data line and fabricating method thereof | |
| US7563655B2 (en) | Method of fabricating the liquid crystal display device | |
| KR100475111B1 (ko) | 액정표시장치의 제조방법 | |
| KR101329284B1 (ko) | 표시 기판 및 이의 제조 방법 | |
| KR20050060963A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
| US7113239B2 (en) | Liquid crystal display device having multi-domain structure including a distorting pattern under the pixel electrode and method of fabricating the same | |
| KR101460138B1 (ko) | 표시기판, 이를 포함하는 액정표시장치 및 이의 제조 방법 | |
| KR20120060048A (ko) | 횡전계 방식 액정표시장치용 어레이기판 제조방법 | |
| KR101337178B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| JP3860269B2 (ja) | Ｔｆｔアレイ基板の製造方法 | |
| KR20040061595A (ko) | 액정표시소자 및 그의 제조방법 | |
| KR20080083516A (ko) | 액정표시소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051017 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060522 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060529 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060821 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060919 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061020 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3876430 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091110 Year of fee payment: 3 |
|
| S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091110 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131110 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |