JP3860269B2 - Ｔｆｔアレイ基板の製造方法 - Google Patents
Ｔｆｔアレイ基板の製造方法 Download PDFInfo
- Publication number
- JP3860269B2 JP3860269B2 JP32302696A JP32302696A JP3860269B2 JP 3860269 B2 JP3860269 B2 JP 3860269B2 JP 32302696 A JP32302696 A JP 32302696A JP 32302696 A JP32302696 A JP 32302696A JP 3860269 B2 JP3860269 B2 JP 3860269B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- wiring
- forming
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、ＴＦＴアレイ基板およびその製造方法ならびにこれを用いたＴＦＴ型液晶表示装置に関するものである。
【０００２】
【従来の技術】
図４は従来の一般的なＴＦＴ型液晶表示装置の薄膜トランジスタ（ＴＦＴ）を搭載したＴＦＴアレイ基板の製造工程を示す断面図である。図において、１はガラス基板等の透明絶縁性基板、２はゲート配線、３はゲート電極、４は補助容量電極、５はシリコン窒化膜（ゲート絶縁膜）、６はアモルファスシリコン薄膜、７はシリコン窒化膜、８はポジレジストの未露光部、９はポジレジストの露光部、１０は表面露光用マスク、１１は表面露光光、１３は裏面露光光、１４、１５はシリコン窒化膜７をパターニングすることにより形成されたエッチングストッパ、１６はアモルファスシリコン薄膜６をパターニングすることにより形成された半導体層、１７は画素電極、１８はソース配線、１９はソース電極、２０はドレイン電極である。
【０００３】
次に従来の液晶表示装置のＴＦＴアレイ基板の製造方法について説明する。まず、図４−（ａ）に示すように、透明絶縁性基板１の表面にスパッタ法によりＣｒ等の金属を成膜した後、パターニングしてゲート配線２、ゲート電極３、補助容量電極４を形成する。続いてプラズマＣＶＤ法によりシリコン窒化膜（ゲート絶縁膜）５、アモルファスシリコン薄膜６、シリコン窒化膜７を順次形成した後、ポジレジストを塗布し、ゲート配線２がソース配線１８と交差する部分およびゲート電極３に対応する位置に遮光膜が形成されている表面露光用マスク１０を用いて表面露光光１１により透明絶縁性基板１の表面側から露光し、ポジレジストの露光部９を形成する。
次に、図４−（ｂ）に示すように、裏面露光光１３により透明絶縁性基板１の裏面側から露光する。このとき、ゲート配線２およびゲート電極３は裏面露光光１３を遮光するが、光の回折現象により、ゲート配線２およびゲート電極３のパターンより最大３μｍ程度内側までポジレジストは露光される。
【０００４】
次に、図４−（ｃ）に示すように、ポジレジストを現像し、ポジレジストの未露光部８をエッチングレジストとして、ドライエッチング法によりシリコン窒化膜７をパターニングし、ゲート配線２がソース配線１８と交差する部分に層間絶縁膜となるエッチングストッパ１４、ゲート電極３の上方にエッチングストッパ１５を形成後、エッチングレジストを除去する。
次に、図４−（ｄ）に示すように、全面にリンイオンを注入した後、アモルファスシリコン薄膜６をパターニングして半導体層１６を形成する。続いて、ＩＴＯを蒸着法あるいはスパッタ法により成膜した後、パターニングして画素電極１７を形成する。
次に、図４−（ｅ）に示すように、例えば一層目がＣｒ、二層目がＡｌ等の金属を成膜した後、パターニングしてソース配線１８、ソース電極１９およびドレイン電極２０を形成する。最後に、窒化シリコンを成膜しパッシベーション膜を形成する（図示せず）。
以上のように、透明絶縁性基板１の裏面側から全面露光を行う工程（図４−（ｂ））を含むことにより、ゲート電極３がマスクとなり自己整合的に半導体素子を形成するため、寄生容量の小さい薄膜トランジスタを搭載したＴＦＴ基板が形成される。
【０００５】
【発明が解決しようとする課題】
従来の液晶表示装置のＴＦＴアレイ基板は以上のように構成されており、寄生容量の小さい薄膜トランジスタを形成するために透明絶縁性基板１の裏面側から全面露光する工程を含むことにより、ゲート配線２がソース配線１８と交差する部分の層間絶縁膜となるエッチングストッパ１４は、ゲート配線２とソース配線１８が交差して重なる領域より小さく形成されるため、ゲート配線２の端部でのソース配線１８との絶縁はシリコン窒化膜（ゲート絶縁膜）５のみとなり、絶縁耐圧が低下するなどの問題があった。
【０００６】
この発明は、上記のような問題を解決するためになされたもので、寄生容量の小さい薄膜トランジスタを形成し、かつゲート配線とソース配線の交差部における絶縁耐圧が大きいＴＦＴアレイ基板を形成することにより、信頼性の高い液晶表示装置を高歩留まりで提供することを目的とする。
【０００７】
【課題を解決するための手段】
この発明に係わるＴＦＴアレイ基板は、透明絶縁性基板と、透明絶縁性基板上に形成された制御電極およびこの制御電極に接続された制御電極配線と、制御電極配線上に絶縁膜を介して設けられた半導体層と、半導体層上に形成された保護膜と、半導体層と共に半導体素子を構成する第一の電極、この第一の電極に接続された第一の電極配線および第二の電極と、第二の電極と電気的に接続された透明導電膜よりなる画素電極を備え、制御電極の上方に形成された上記保護膜は、制御電極より小さい面積を有し、かつ制御電極配線と第一の電極配線が交差して重なる領域の間に形成された保護膜は、制御電極配線と第一の電極配線が交差して重なる領域より大きい面積を有しているものである。
【０００８】
また、この発明のＴＦＴアレイ基板の製造方法は、透明絶縁性基板上に制御電極および制御電極配線を形成する工程と、制御電極および制御電極配線上に絶縁膜、アモルファスシリコン薄膜およびシリコン窒化膜を順次形成する工程と、レジストを塗布し、制御電極および制御電極配線が第一の電極配線と交差する部分に対応する位置に遮光膜が形成されたマスクを用いて透明絶縁性基板の表面側から露光する工程と、制御電極配線が第一の電極配線と交差する部分に対応する位置に遮光膜が形成されたマスクを用いて透明絶縁性基板の裏面側から露光する工程と、レジストを現像し、シリコン窒化膜をパターニングして保護膜を形成する工程と、全面に不純物イオンを注入後、アモルファスシリコン薄膜をパターニングして半導体層を形成する工程と、透明導電膜を成膜し、パターニングして画素電極を形成する工程と、金属薄膜を成膜し、パターニングして第一の電極、第一の電極配線および第二の電極を形成する工程を含むものである。
【０００９】
また、透明絶縁性基板上に制御電極および制御電極配線を形成する工程と、制御電極および制御電極配線上に絶縁膜、アモルファスシリコン薄膜およびシリコン窒化膜を順次形成する工程と、第一のレジストを塗布し、制御電極に対応する位置に遮光膜が形成されたマスクを用いて透明絶縁性基板の表面側から露光する工程と、透明絶縁性基板の裏面側から全面露光する工程と、第一のレジストを現像後、第二のレジストを塗布する工程と、制御電極配線が第一の電極配線と交差する部分に対応する位置に遮光膜が形成されたマスクを用いて透明絶縁性基板の表面側から露光する工程と、第二のレジストを現像し、シリコン窒化膜をパターニングして保護膜を形成する工程と、全面に不純物イオンを注入後、アモルファスシリコン薄膜をパターニングして半導体層を形成する工程と、透明導電膜を成膜し、パターニングして画素電極を形成する工程と、金属薄膜を成膜し、パターニングして第一の電極、第一の電極配線および第二の電極を形成する工程を含むものである。
【００１０】
また、透明絶縁性基板上に制御電極および制御電極配線を形成する工程と、制御電極および制御電極配線上に絶縁膜、アモルファスシリコン薄膜およびシリコン窒化膜を順次形成する工程と、第一のレジストを塗布し、制御電極配線が第一の電極配線と交差する部分に対応する位置に遮光膜が形成されたマスクを用いて上記透明絶縁性基板の表面側から露光する工程と、第一のレジストを現像後、第二のレジストを塗布する工程と、制御電極に対応する位置に遮光膜が形成されたマスクを用いて透明絶縁性基板の表面側から露光する工程と、透明絶縁性基板の裏面側から全面露光する工程と、第二のレジストを現像し、シリコン窒化膜をパターニングして保護膜を形成する工程と、全面に不純物イオンを注入後、アモルファスシリコン薄膜をパターニングして半導体層を形成する工程と、透明導電膜を成膜し、パターニングして画素電極を形成する工程と、金属薄膜を成膜し、パターニングして第一の電極、第一の電極配線および第二の電極を形成する工程を含むものである。
【００１１】
また、この発明に係わる液晶表示装置は、上記の製造方法により形成されたＴＦＴアレイ基板と、ＴＦＴアレイ基板と共に液晶材料を狭持する対向電極等を有する対向基板を備えたものである。
【００１２】
【発明の実施の形態】
実施の形態１．
以下、この発明の一実施の形態であるＴＦＴアレイ基板およびこれを用いた液晶表示装置を図について説明する。図１は本発明の実施の形態１による液晶表示装置の薄膜トランジスタ（ＴＦＴ）を搭載したＴＦＴアレイ基板の製造工程を示す断面図である。図において、１はガラス基板等の透明絶縁性基板、２はゲート配線、３はゲート電極、４は補助容量電極、５はシリコン窒化膜（ゲート絶縁膜）、６はアモルファスシリコン薄膜、７はシリコン窒化膜、８はポジレジストの未露光部、９はポジレジストの露光部、１０は表面露光用マスク、１１は表面露光光、１２は裏面露光用マスク、１３は裏面露光光、１４、１５はシリコン窒化膜７をパターニングすることにより形成されたエッチングストッパ、１６はアモルファスシリコン薄膜６をパターニングすることにより形成された半導体層、１７は画素電極、１８はソース配線、１９はソース電極、２０はドレイン電極である。
【００１３】
次に、本実施の形態によるＴＦＴアレイ基板の製造方法について説明する。まず、図１−（ａ）に示すように、透明絶縁性基板１の表面にスパッタ法によりＣｒ等の金属を３００ｎｍ〜５００ｎｍ成膜した後、パターニングしてゲート配線２、ゲート電極３、補助容量電極４を形成する。続いてプラズマＣＶＤ法によりシリコン窒化膜（ゲート絶縁膜）５を３００ｎｍ〜５００ｎｍ、アモルファスシリコン薄膜６を２０ｎｍ〜１００ｎｍ、シリコン窒化膜７を２００ｎｍ〜３００ｎｍ順次形成した後、ポジレジストを塗布し、ゲート配線２がソース配線１８と交差する部分およびゲート電極３に対応する位置に遮光膜が形成されている表面露光用マスク１０を用いて表面露光光１１により透明絶縁性基板１の表面側から露光し、ポジレジストに未露光部８と露光部９を形成する。
【００１４】
次に、図１−（ｂ）に示すように、ゲート配線２がソース配線１８と交差する部分に対応する位置に遮光膜が形成されている裏面露光用マスク１２を用いて裏面露光光１３により透明絶縁性基板１の裏面側から露光する。このとき、ゲート電極３は裏面露光光１３を遮光するが、光の回折現象により、ゲート電極３のパターンより最大３μｍ程度内側までポジレジストは露光される。また、ゲート配線２がソース配線１８と交差する部分は、裏面露光用マスク１２の遮光膜により遮光され、ゲート配線２がソース配線１８と交差して重なる領域より大きな領域のポジレジストが未露光となる。
次に、図１−（ｃ）に示すように、ポジレジストを現像し、ゲート配線２がソース配線１８と交差する部分およびゲート電極３の上方に形成されたポジレジストの未露光部８をエッチングレジストとして、ドライエッチング法によりシリコン窒化膜７をパターニングし、ゲート配線２がソース配線１８と交差する部分に層間絶縁膜となるエッチングストッパ１４、ゲート電極３の上方にエッチングストッパ１５を形成後、エッチングレジストを除去する。このとき、エッチングストッパ１４は、ゲート配線２がソース配線１８と交差して重なる領域より大きな面積を有している。
【００１５】
次に、図１−（ｄ）に示すように、全面にリンイオンを注入した後、アモルファスシリコン薄膜６をパターニングして半導体層１６を形成する。続いて、ＩＴＯを蒸着法あるいはスパッタ法により約１００ｎｍ成膜した後、パターニングして画素電極１７を形成する。
次に、図１−（ｅ）に示すように、例えば一層目にＣｒ等の金属を約１００ｎｍ、二層目にＡｌ等の金属を約３００ｎｍ成膜した後、パターニングし、ゲート配線２上にエッチングストッパ１４等を介して交差部を有するソース配線１８、およびソース電極１９とドレイン電極２０を形成する。最後に、窒化シリコンを２００ｎｍ〜６００ｎｍ成膜しパッシベーション膜を形成する（図示せず）。
【００１６】
このようにして形成されたＴＦＴアレイ基板と、他の透明絶縁性基板上に遮光層、オーバーコート層および対向電極が形成された対向基板の表面に配向膜を形成後対向させ、この間に液晶を注入しシール剤で封入すると共に、対向するＴＦＴアレイ基板と対向基板の外側に偏光板を配置することにより液晶パネルを形成する。
【００１７】
この発明によれば、寄生容量の小さい薄膜トランジスタを形成すると共に、工程数を増やすことなく、ゲート配線２とソース配線１８の交差部の層間絶縁膜となるエッチングストッパ１４を、ゲート配線２とソース配線１８が交差して重なる領域より大きく形成できるため、ゲート配線２とソース配線１８の交差部の絶縁耐圧が大きいＴＦＴアレイ基板を形成することができ、信頼性の高い液晶表示装置を高歩留まりで形成することができる。
【００１８】
実施の形態２．
図２はこの発明の実施の形態２による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。図において、２１は第一の表面露光用マスク、２２は第二の表面露光用マスクである。なお、図１と同一部分には同符号を付し説明を省略する。
【００１９】
次に、本実施の形態によるＴＦＴアレイ基板の製造方法について説明する。まず、図２−（ａ）に示すように、透明絶縁性基板１の表面にスパッタ法によりＣｒ等の金属を３００ｎｍ〜５００ｎｍ成膜した後、パターニングしてゲート配線２、ゲート電極３、補助容量電極４を形成する。続いてプラズマＣＶＤ法によりシリコン窒化膜（ゲート絶縁膜）５を３００ｎｍ〜５００ｎｍ、アモルファスシリコン薄膜６を２０ｎｍ〜１００ｎｍ、シリコン窒化膜７を２００ｎｍ〜３００ｎｍ順次形成した後、ポジレジストを塗布し、ゲート電極３に対応する位置に遮光膜が形成されている第一の表面露光用マスク２１を用いて表面露光光１１により透明絶縁性基板１の表面側から露光し、ポジレジストに未露光部８と露光部９を形成する。このとき、ゲート配線２がソース配線１８と交差する部分に対応する位置に形成されているポジレジストは露光される。
【００２０】
次に、図２−（ｂ）に示すように、裏面露光光１３により透明絶縁性基板１の裏面側から露光する。このとき、ゲート電極３は裏面露光光１３を遮光するが、光の回折現象により、ゲート電極３のパターンより最大３μｍ程度内側までポジレジストは露光される。
次に、図２−（ｃ）に示すように、ポジレジストを現像し、露光部９のポジレジストを除去する。このとき、ゲート電極３の上方にのみレジストが形成されている。
次に、図２−（ｄ）に示すように、再度ポジレジストを塗布する。
次に、図２−（ｅ）に示すように、ゲート配線２がソース配線１８と交差する部分に対応する位置に遮光膜が形成されている第二の表面露光用マスク２２を用いて、表面露光光１１により透明絶縁性基板１の表面側から露光する。このとき、第二の表面露光用マスク２２の遮光膜は、ゲート配線２がソース配線１８と交差して重なる領域より１μｍ〜１０μｍ大きいエッチングレジストを形成できるようなパターンを有している。
【００２１】
次に、図２−（ｆ）に示すように、ポジレジストを現像し、ゲート電極３と、ゲート配線２がソース配線１８と交差する部分の上方に形成されたポジレジストの未露光部８をエッチングレジストとして、ドライエッチング法によりシリコン窒化膜７をパターニングし、ゲート配線２がソース配線１８と交差する部分に層間絶縁膜となるエッチングストッパ１４、およびゲート電極３の上方にエッチングストッパ１５を形成後、エッチングレジストを除去する。このとき、エッチングストッパ１４は、ゲート配線２がソース配線１８と交差して重なる領域より大きな面積を有している。
次に、図２−（ｇ）に示すように、全面にリンイオンを注入した後、アモルファスシリコン薄膜６をパターニングして半導体層１６を形成する。続いて、ＩＴＯを蒸着法あるいはスパッタ法により約１００ｎｍ成膜した後、パターニングして画素電極１７を形成する。
次に、図２−（ｈ）に示すように、例えば一層目にＣｒ等の金属を約１００ｎｍ、二層目にＡｌ等の金属を約３００ｎｍ成膜した後パターニングし、ゲート配線２上にエッチングストッパ１４等を介して交差部を有するソース配線１８、およびソース電極１９とドレイン電極２０を形成する。最後に、窒化シリコンを２００ｎｍ〜６００ｎｍ成膜しパッシベーション膜を形成する（図示せず）。
【００２２】
本実施の形態によれば、寄生容量の小さい薄膜トランジスタを形成すると共に、透明絶縁性基板１の裏面側からの露光は全面に行うため、従来の露光装置を用いて、ゲート配線２とソース配線１８の交差部の層間絶縁膜となるエッチングストッパ１４を、ゲート配線２とソース配線１８が交差して重なる領域より大きく形成できるため、ゲート配線２とソース配線１８の交差部の絶縁耐圧が大きいＴＦＴアレイ基板を形成することができ、信頼性の高い液晶表示装置を高歩留まりで形成することができる。
【００２３】
実施の形態３．
図３はこの発明の実施の形態３による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。図中の符号は実施の形態２と同様であるので説明を省略する。
【００２４】
次に、本実施の形態によるＴＦＴアレイ基板の製造方法について説明する。まず、図３−（ａ）に示すように、透明絶縁性基板１の表面にスパッタ法によりＣｒ等の金属を３００ｎｍ〜５００ｎｍ成膜した後、パターニングしてゲート配線２、ゲート電極３、補助容量電極４を形成する。続いてプラズマＣＶＤ法によりシリコン窒化膜（ゲート絶縁膜）５を３００ｎｍ〜５００ｎｍ、アモルファスシリコン薄膜６を２０ｎｍ〜１００ｎｍ、シリコン窒化膜７を２００ｎｍ〜３００ｎｍ順次形成した後、ポジレジストを塗布し、ゲート配線２がソース配線１８と交差する部分に対応する位置に遮光膜が形成されている第一の表面露光用マスク２１を用いて表面露光光１１により透明絶縁性基板１の表面側から露光し、ポジレジストに未露光部８と露光部９を形成する。このとき、第一の表面露光用マスク２１の遮光膜は、ゲート配線２がソース配線１８と交差して重なる領域より１μｍ〜１０μｍ大きいエッチングレジストを形成できるようなパターンを有している。
次に、図３−（ｂ）に示すように、ポジレジストを現像し、露光部９のポジレジストを除去する。このとき、ゲート配線２がソース配線１８と交差する部分の上方にのみレジストが形成されている。
【００２５】
次に、図３−（ｃ）に示すように、再度ポジレジストを塗布する。
次に、図３−（ｄ）に示すように、ゲート電極３に対応する位置に遮光膜が形成されている第二の表面露光用マスク２２を用いて、表面露光光１１により透明絶縁性基板１の表面側から露光する。
次に、図３−（ｅ）に示すように、裏面露光光１３により透明絶縁性基板１の裏面側から露光する。このとき、ゲート電極３は裏面露光光１３を遮光するが、光の回折現象により、ゲート電極３のパターンより最大３μｍ程度内側までポジレジストは露光される。
【００２６】
次に、図３−（ｆ）に示すように、ポジレジストを現像し、ゲート配線２がソース配線１８と交差する部分と、ゲート電極３の上方に形成されたポジレジストの未露光部８とをエッチングレジストとして、ドライエッチング法によりシリコン窒化膜７をパターニングし、ゲート配線２がソース配線１８と交差する部分に層間絶縁膜となるエッチングストッパ１４、およびゲート電極３の上方にエッチングストッパ１５を形成後、エッチングレジストを除去する。このとき、エッチングストッパ１４は、ゲート配線２がソース配線１８と交差して重なる領域より大きな面積を有している。
次に、図３−（ｇ）に示すように、全面にリンイオンを注入した後、アモルファスシリコン薄膜６をパターニングして半導体層１６を形成する。続いて、ＩＴＯを蒸着法あるいはスパッタ法により約１００ｎｍ成膜した後、パターニングして画素電極１７を形成する。
【００２７】
次に、図３−（ｈ）に示すように、例えば一層目にＣｒ等の金属を約１００ｎｍ、二層目にＡｌ等の金属を約３００ｎｍ成膜した後パターニングし、ゲート配線２上にエッチングストッパ１４等を介して交差部を有するソース配線１８、およびソース電極１９とドレイン電極２０を形成する。最後に、窒化シリコンを２００ｎｍ〜６００ｎｍ成膜しパッシベーション膜を形成する（図示せず）。
このようにしてＴＦＴアレイ基板を形成しても実施の形態２と同様の効果が得られる。
【００２８】
【発明の効果】
以上のように、この発明によれば、寄生容量の小さい薄膜トランジスタを形成すると共に、ゲート配線がソース配線と交差する部分のシリコン窒化膜からなるエッチングストッパを、ゲート配線とソース配線が交差して重なる領域より大きく形成できるため、ゲート配線とソース配線の交差部は、ゲート絶縁膜およびエッチングストッパにより層間絶縁され、ゲート配線とソース配線の交差部の絶縁耐圧が大きいＴＦＴアレイ基板を形成することができ、信頼性の高い液晶表示装置を高歩留まりで提供することができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図２】 この発明の実施の形態２による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図３】 この発明の実施の形態３による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図４】 従来のこの種液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【符号の説明】
１ ガラス基板等の透明絶縁性基板、２ ゲート配線、３ ゲート電極、
４ 補助容量電極、５ シリコン窒化膜（ゲート絶縁膜）、
６ アモルファスシリコン薄膜、７ シリコン窒化膜、８ 未露光部、
９ 露光部、１０ 表面露光用マスク、１１ 表面露光光、
１２ 裏面露光用マスク、１３ 裏面露光光、１４ エッチングストッパ、
１５ エッチングストッパ、１６ 半導体層、１７ 画素電極、
１８ ソース配線、１９ ソース電極、２０ ドレイン電極、
２１ 第一の表面露光用マスク、２２ 第二の表面露光用マスク。
【発明の属する技術分野】
この発明は、ＴＦＴアレイ基板およびその製造方法ならびにこれを用いたＴＦＴ型液晶表示装置に関するものである。
【０００２】
【従来の技術】
図４は従来の一般的なＴＦＴ型液晶表示装置の薄膜トランジスタ（ＴＦＴ）を搭載したＴＦＴアレイ基板の製造工程を示す断面図である。図において、１はガラス基板等の透明絶縁性基板、２はゲート配線、３はゲート電極、４は補助容量電極、５はシリコン窒化膜（ゲート絶縁膜）、６はアモルファスシリコン薄膜、７はシリコン窒化膜、８はポジレジストの未露光部、９はポジレジストの露光部、１０は表面露光用マスク、１１は表面露光光、１３は裏面露光光、１４、１５はシリコン窒化膜７をパターニングすることにより形成されたエッチングストッパ、１６はアモルファスシリコン薄膜６をパターニングすることにより形成された半導体層、１７は画素電極、１８はソース配線、１９はソース電極、２０はドレイン電極である。
【０００３】
次に従来の液晶表示装置のＴＦＴアレイ基板の製造方法について説明する。まず、図４−（ａ）に示すように、透明絶縁性基板１の表面にスパッタ法によりＣｒ等の金属を成膜した後、パターニングしてゲート配線２、ゲート電極３、補助容量電極４を形成する。続いてプラズマＣＶＤ法によりシリコン窒化膜（ゲート絶縁膜）５、アモルファスシリコン薄膜６、シリコン窒化膜７を順次形成した後、ポジレジストを塗布し、ゲート配線２がソース配線１８と交差する部分およびゲート電極３に対応する位置に遮光膜が形成されている表面露光用マスク１０を用いて表面露光光１１により透明絶縁性基板１の表面側から露光し、ポジレジストの露光部９を形成する。
次に、図４−（ｂ）に示すように、裏面露光光１３により透明絶縁性基板１の裏面側から露光する。このとき、ゲート配線２およびゲート電極３は裏面露光光１３を遮光するが、光の回折現象により、ゲート配線２およびゲート電極３のパターンより最大３μｍ程度内側までポジレジストは露光される。
【０００４】
次に、図４−（ｃ）に示すように、ポジレジストを現像し、ポジレジストの未露光部８をエッチングレジストとして、ドライエッチング法によりシリコン窒化膜７をパターニングし、ゲート配線２がソース配線１８と交差する部分に層間絶縁膜となるエッチングストッパ１４、ゲート電極３の上方にエッチングストッパ１５を形成後、エッチングレジストを除去する。
次に、図４−（ｄ）に示すように、全面にリンイオンを注入した後、アモルファスシリコン薄膜６をパターニングして半導体層１６を形成する。続いて、ＩＴＯを蒸着法あるいはスパッタ法により成膜した後、パターニングして画素電極１７を形成する。
次に、図４−（ｅ）に示すように、例えば一層目がＣｒ、二層目がＡｌ等の金属を成膜した後、パターニングしてソース配線１８、ソース電極１９およびドレイン電極２０を形成する。最後に、窒化シリコンを成膜しパッシベーション膜を形成する（図示せず）。
以上のように、透明絶縁性基板１の裏面側から全面露光を行う工程（図４−（ｂ））を含むことにより、ゲート電極３がマスクとなり自己整合的に半導体素子を形成するため、寄生容量の小さい薄膜トランジスタを搭載したＴＦＴ基板が形成される。
【０００５】
【発明が解決しようとする課題】
従来の液晶表示装置のＴＦＴアレイ基板は以上のように構成されており、寄生容量の小さい薄膜トランジスタを形成するために透明絶縁性基板１の裏面側から全面露光する工程を含むことにより、ゲート配線２がソース配線１８と交差する部分の層間絶縁膜となるエッチングストッパ１４は、ゲート配線２とソース配線１８が交差して重なる領域より小さく形成されるため、ゲート配線２の端部でのソース配線１８との絶縁はシリコン窒化膜（ゲート絶縁膜）５のみとなり、絶縁耐圧が低下するなどの問題があった。
【０００６】
この発明は、上記のような問題を解決するためになされたもので、寄生容量の小さい薄膜トランジスタを形成し、かつゲート配線とソース配線の交差部における絶縁耐圧が大きいＴＦＴアレイ基板を形成することにより、信頼性の高い液晶表示装置を高歩留まりで提供することを目的とする。
【０００７】
【課題を解決するための手段】
この発明に係わるＴＦＴアレイ基板は、透明絶縁性基板と、透明絶縁性基板上に形成された制御電極およびこの制御電極に接続された制御電極配線と、制御電極配線上に絶縁膜を介して設けられた半導体層と、半導体層上に形成された保護膜と、半導体層と共に半導体素子を構成する第一の電極、この第一の電極に接続された第一の電極配線および第二の電極と、第二の電極と電気的に接続された透明導電膜よりなる画素電極を備え、制御電極の上方に形成された上記保護膜は、制御電極より小さい面積を有し、かつ制御電極配線と第一の電極配線が交差して重なる領域の間に形成された保護膜は、制御電極配線と第一の電極配線が交差して重なる領域より大きい面積を有しているものである。
【０００８】
また、この発明のＴＦＴアレイ基板の製造方法は、透明絶縁性基板上に制御電極および制御電極配線を形成する工程と、制御電極および制御電極配線上に絶縁膜、アモルファスシリコン薄膜およびシリコン窒化膜を順次形成する工程と、レジストを塗布し、制御電極および制御電極配線が第一の電極配線と交差する部分に対応する位置に遮光膜が形成されたマスクを用いて透明絶縁性基板の表面側から露光する工程と、制御電極配線が第一の電極配線と交差する部分に対応する位置に遮光膜が形成されたマスクを用いて透明絶縁性基板の裏面側から露光する工程と、レジストを現像し、シリコン窒化膜をパターニングして保護膜を形成する工程と、全面に不純物イオンを注入後、アモルファスシリコン薄膜をパターニングして半導体層を形成する工程と、透明導電膜を成膜し、パターニングして画素電極を形成する工程と、金属薄膜を成膜し、パターニングして第一の電極、第一の電極配線および第二の電極を形成する工程を含むものである。
【０００９】
また、透明絶縁性基板上に制御電極および制御電極配線を形成する工程と、制御電極および制御電極配線上に絶縁膜、アモルファスシリコン薄膜およびシリコン窒化膜を順次形成する工程と、第一のレジストを塗布し、制御電極に対応する位置に遮光膜が形成されたマスクを用いて透明絶縁性基板の表面側から露光する工程と、透明絶縁性基板の裏面側から全面露光する工程と、第一のレジストを現像後、第二のレジストを塗布する工程と、制御電極配線が第一の電極配線と交差する部分に対応する位置に遮光膜が形成されたマスクを用いて透明絶縁性基板の表面側から露光する工程と、第二のレジストを現像し、シリコン窒化膜をパターニングして保護膜を形成する工程と、全面に不純物イオンを注入後、アモルファスシリコン薄膜をパターニングして半導体層を形成する工程と、透明導電膜を成膜し、パターニングして画素電極を形成する工程と、金属薄膜を成膜し、パターニングして第一の電極、第一の電極配線および第二の電極を形成する工程を含むものである。
【００１０】
また、透明絶縁性基板上に制御電極および制御電極配線を形成する工程と、制御電極および制御電極配線上に絶縁膜、アモルファスシリコン薄膜およびシリコン窒化膜を順次形成する工程と、第一のレジストを塗布し、制御電極配線が第一の電極配線と交差する部分に対応する位置に遮光膜が形成されたマスクを用いて上記透明絶縁性基板の表面側から露光する工程と、第一のレジストを現像後、第二のレジストを塗布する工程と、制御電極に対応する位置に遮光膜が形成されたマスクを用いて透明絶縁性基板の表面側から露光する工程と、透明絶縁性基板の裏面側から全面露光する工程と、第二のレジストを現像し、シリコン窒化膜をパターニングして保護膜を形成する工程と、全面に不純物イオンを注入後、アモルファスシリコン薄膜をパターニングして半導体層を形成する工程と、透明導電膜を成膜し、パターニングして画素電極を形成する工程と、金属薄膜を成膜し、パターニングして第一の電極、第一の電極配線および第二の電極を形成する工程を含むものである。
【００１１】
また、この発明に係わる液晶表示装置は、上記の製造方法により形成されたＴＦＴアレイ基板と、ＴＦＴアレイ基板と共に液晶材料を狭持する対向電極等を有する対向基板を備えたものである。
【００１２】
【発明の実施の形態】
実施の形態１．
以下、この発明の一実施の形態であるＴＦＴアレイ基板およびこれを用いた液晶表示装置を図について説明する。図１は本発明の実施の形態１による液晶表示装置の薄膜トランジスタ（ＴＦＴ）を搭載したＴＦＴアレイ基板の製造工程を示す断面図である。図において、１はガラス基板等の透明絶縁性基板、２はゲート配線、３はゲート電極、４は補助容量電極、５はシリコン窒化膜（ゲート絶縁膜）、６はアモルファスシリコン薄膜、７はシリコン窒化膜、８はポジレジストの未露光部、９はポジレジストの露光部、１０は表面露光用マスク、１１は表面露光光、１２は裏面露光用マスク、１３は裏面露光光、１４、１５はシリコン窒化膜７をパターニングすることにより形成されたエッチングストッパ、１６はアモルファスシリコン薄膜６をパターニングすることにより形成された半導体層、１７は画素電極、１８はソース配線、１９はソース電極、２０はドレイン電極である。
【００１３】
次に、本実施の形態によるＴＦＴアレイ基板の製造方法について説明する。まず、図１−（ａ）に示すように、透明絶縁性基板１の表面にスパッタ法によりＣｒ等の金属を３００ｎｍ〜５００ｎｍ成膜した後、パターニングしてゲート配線２、ゲート電極３、補助容量電極４を形成する。続いてプラズマＣＶＤ法によりシリコン窒化膜（ゲート絶縁膜）５を３００ｎｍ〜５００ｎｍ、アモルファスシリコン薄膜６を２０ｎｍ〜１００ｎｍ、シリコン窒化膜７を２００ｎｍ〜３００ｎｍ順次形成した後、ポジレジストを塗布し、ゲート配線２がソース配線１８と交差する部分およびゲート電極３に対応する位置に遮光膜が形成されている表面露光用マスク１０を用いて表面露光光１１により透明絶縁性基板１の表面側から露光し、ポジレジストに未露光部８と露光部９を形成する。
【００１４】
次に、図１−（ｂ）に示すように、ゲート配線２がソース配線１８と交差する部分に対応する位置に遮光膜が形成されている裏面露光用マスク１２を用いて裏面露光光１３により透明絶縁性基板１の裏面側から露光する。このとき、ゲート電極３は裏面露光光１３を遮光するが、光の回折現象により、ゲート電極３のパターンより最大３μｍ程度内側までポジレジストは露光される。また、ゲート配線２がソース配線１８と交差する部分は、裏面露光用マスク１２の遮光膜により遮光され、ゲート配線２がソース配線１８と交差して重なる領域より大きな領域のポジレジストが未露光となる。
次に、図１−（ｃ）に示すように、ポジレジストを現像し、ゲート配線２がソース配線１８と交差する部分およびゲート電極３の上方に形成されたポジレジストの未露光部８をエッチングレジストとして、ドライエッチング法によりシリコン窒化膜７をパターニングし、ゲート配線２がソース配線１８と交差する部分に層間絶縁膜となるエッチングストッパ１４、ゲート電極３の上方にエッチングストッパ１５を形成後、エッチングレジストを除去する。このとき、エッチングストッパ１４は、ゲート配線２がソース配線１８と交差して重なる領域より大きな面積を有している。
【００１５】
次に、図１−（ｄ）に示すように、全面にリンイオンを注入した後、アモルファスシリコン薄膜６をパターニングして半導体層１６を形成する。続いて、ＩＴＯを蒸着法あるいはスパッタ法により約１００ｎｍ成膜した後、パターニングして画素電極１７を形成する。
次に、図１−（ｅ）に示すように、例えば一層目にＣｒ等の金属を約１００ｎｍ、二層目にＡｌ等の金属を約３００ｎｍ成膜した後、パターニングし、ゲート配線２上にエッチングストッパ１４等を介して交差部を有するソース配線１８、およびソース電極１９とドレイン電極２０を形成する。最後に、窒化シリコンを２００ｎｍ〜６００ｎｍ成膜しパッシベーション膜を形成する（図示せず）。
【００１６】
このようにして形成されたＴＦＴアレイ基板と、他の透明絶縁性基板上に遮光層、オーバーコート層および対向電極が形成された対向基板の表面に配向膜を形成後対向させ、この間に液晶を注入しシール剤で封入すると共に、対向するＴＦＴアレイ基板と対向基板の外側に偏光板を配置することにより液晶パネルを形成する。
【００１７】
この発明によれば、寄生容量の小さい薄膜トランジスタを形成すると共に、工程数を増やすことなく、ゲート配線２とソース配線１８の交差部の層間絶縁膜となるエッチングストッパ１４を、ゲート配線２とソース配線１８が交差して重なる領域より大きく形成できるため、ゲート配線２とソース配線１８の交差部の絶縁耐圧が大きいＴＦＴアレイ基板を形成することができ、信頼性の高い液晶表示装置を高歩留まりで形成することができる。
【００１８】
実施の形態２．
図２はこの発明の実施の形態２による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。図において、２１は第一の表面露光用マスク、２２は第二の表面露光用マスクである。なお、図１と同一部分には同符号を付し説明を省略する。
【００１９】
次に、本実施の形態によるＴＦＴアレイ基板の製造方法について説明する。まず、図２−（ａ）に示すように、透明絶縁性基板１の表面にスパッタ法によりＣｒ等の金属を３００ｎｍ〜５００ｎｍ成膜した後、パターニングしてゲート配線２、ゲート電極３、補助容量電極４を形成する。続いてプラズマＣＶＤ法によりシリコン窒化膜（ゲート絶縁膜）５を３００ｎｍ〜５００ｎｍ、アモルファスシリコン薄膜６を２０ｎｍ〜１００ｎｍ、シリコン窒化膜７を２００ｎｍ〜３００ｎｍ順次形成した後、ポジレジストを塗布し、ゲート電極３に対応する位置に遮光膜が形成されている第一の表面露光用マスク２１を用いて表面露光光１１により透明絶縁性基板１の表面側から露光し、ポジレジストに未露光部８と露光部９を形成する。このとき、ゲート配線２がソース配線１８と交差する部分に対応する位置に形成されているポジレジストは露光される。
【００２０】
次に、図２−（ｂ）に示すように、裏面露光光１３により透明絶縁性基板１の裏面側から露光する。このとき、ゲート電極３は裏面露光光１３を遮光するが、光の回折現象により、ゲート電極３のパターンより最大３μｍ程度内側までポジレジストは露光される。
次に、図２−（ｃ）に示すように、ポジレジストを現像し、露光部９のポジレジストを除去する。このとき、ゲート電極３の上方にのみレジストが形成されている。
次に、図２−（ｄ）に示すように、再度ポジレジストを塗布する。
次に、図２−（ｅ）に示すように、ゲート配線２がソース配線１８と交差する部分に対応する位置に遮光膜が形成されている第二の表面露光用マスク２２を用いて、表面露光光１１により透明絶縁性基板１の表面側から露光する。このとき、第二の表面露光用マスク２２の遮光膜は、ゲート配線２がソース配線１８と交差して重なる領域より１μｍ〜１０μｍ大きいエッチングレジストを形成できるようなパターンを有している。
【００２１】
次に、図２−（ｆ）に示すように、ポジレジストを現像し、ゲート電極３と、ゲート配線２がソース配線１８と交差する部分の上方に形成されたポジレジストの未露光部８をエッチングレジストとして、ドライエッチング法によりシリコン窒化膜７をパターニングし、ゲート配線２がソース配線１８と交差する部分に層間絶縁膜となるエッチングストッパ１４、およびゲート電極３の上方にエッチングストッパ１５を形成後、エッチングレジストを除去する。このとき、エッチングストッパ１４は、ゲート配線２がソース配線１８と交差して重なる領域より大きな面積を有している。
次に、図２−（ｇ）に示すように、全面にリンイオンを注入した後、アモルファスシリコン薄膜６をパターニングして半導体層１６を形成する。続いて、ＩＴＯを蒸着法あるいはスパッタ法により約１００ｎｍ成膜した後、パターニングして画素電極１７を形成する。
次に、図２−（ｈ）に示すように、例えば一層目にＣｒ等の金属を約１００ｎｍ、二層目にＡｌ等の金属を約３００ｎｍ成膜した後パターニングし、ゲート配線２上にエッチングストッパ１４等を介して交差部を有するソース配線１８、およびソース電極１９とドレイン電極２０を形成する。最後に、窒化シリコンを２００ｎｍ〜６００ｎｍ成膜しパッシベーション膜を形成する（図示せず）。
【００２２】
本実施の形態によれば、寄生容量の小さい薄膜トランジスタを形成すると共に、透明絶縁性基板１の裏面側からの露光は全面に行うため、従来の露光装置を用いて、ゲート配線２とソース配線１８の交差部の層間絶縁膜となるエッチングストッパ１４を、ゲート配線２とソース配線１８が交差して重なる領域より大きく形成できるため、ゲート配線２とソース配線１８の交差部の絶縁耐圧が大きいＴＦＴアレイ基板を形成することができ、信頼性の高い液晶表示装置を高歩留まりで形成することができる。
【００２３】
実施の形態３．
図３はこの発明の実施の形態３による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。図中の符号は実施の形態２と同様であるので説明を省略する。
【００２４】
次に、本実施の形態によるＴＦＴアレイ基板の製造方法について説明する。まず、図３−（ａ）に示すように、透明絶縁性基板１の表面にスパッタ法によりＣｒ等の金属を３００ｎｍ〜５００ｎｍ成膜した後、パターニングしてゲート配線２、ゲート電極３、補助容量電極４を形成する。続いてプラズマＣＶＤ法によりシリコン窒化膜（ゲート絶縁膜）５を３００ｎｍ〜５００ｎｍ、アモルファスシリコン薄膜６を２０ｎｍ〜１００ｎｍ、シリコン窒化膜７を２００ｎｍ〜３００ｎｍ順次形成した後、ポジレジストを塗布し、ゲート配線２がソース配線１８と交差する部分に対応する位置に遮光膜が形成されている第一の表面露光用マスク２１を用いて表面露光光１１により透明絶縁性基板１の表面側から露光し、ポジレジストに未露光部８と露光部９を形成する。このとき、第一の表面露光用マスク２１の遮光膜は、ゲート配線２がソース配線１８と交差して重なる領域より１μｍ〜１０μｍ大きいエッチングレジストを形成できるようなパターンを有している。
次に、図３−（ｂ）に示すように、ポジレジストを現像し、露光部９のポジレジストを除去する。このとき、ゲート配線２がソース配線１８と交差する部分の上方にのみレジストが形成されている。
【００２５】
次に、図３−（ｃ）に示すように、再度ポジレジストを塗布する。
次に、図３−（ｄ）に示すように、ゲート電極３に対応する位置に遮光膜が形成されている第二の表面露光用マスク２２を用いて、表面露光光１１により透明絶縁性基板１の表面側から露光する。
次に、図３−（ｅ）に示すように、裏面露光光１３により透明絶縁性基板１の裏面側から露光する。このとき、ゲート電極３は裏面露光光１３を遮光するが、光の回折現象により、ゲート電極３のパターンより最大３μｍ程度内側までポジレジストは露光される。
【００２６】
次に、図３−（ｆ）に示すように、ポジレジストを現像し、ゲート配線２がソース配線１８と交差する部分と、ゲート電極３の上方に形成されたポジレジストの未露光部８とをエッチングレジストとして、ドライエッチング法によりシリコン窒化膜７をパターニングし、ゲート配線２がソース配線１８と交差する部分に層間絶縁膜となるエッチングストッパ１４、およびゲート電極３の上方にエッチングストッパ１５を形成後、エッチングレジストを除去する。このとき、エッチングストッパ１４は、ゲート配線２がソース配線１８と交差して重なる領域より大きな面積を有している。
次に、図３−（ｇ）に示すように、全面にリンイオンを注入した後、アモルファスシリコン薄膜６をパターニングして半導体層１６を形成する。続いて、ＩＴＯを蒸着法あるいはスパッタ法により約１００ｎｍ成膜した後、パターニングして画素電極１７を形成する。
【００２７】
次に、図３−（ｈ）に示すように、例えば一層目にＣｒ等の金属を約１００ｎｍ、二層目にＡｌ等の金属を約３００ｎｍ成膜した後パターニングし、ゲート配線２上にエッチングストッパ１４等を介して交差部を有するソース配線１８、およびソース電極１９とドレイン電極２０を形成する。最後に、窒化シリコンを２００ｎｍ〜６００ｎｍ成膜しパッシベーション膜を形成する（図示せず）。
このようにしてＴＦＴアレイ基板を形成しても実施の形態２と同様の効果が得られる。
【００２８】
【発明の効果】
以上のように、この発明によれば、寄生容量の小さい薄膜トランジスタを形成すると共に、ゲート配線がソース配線と交差する部分のシリコン窒化膜からなるエッチングストッパを、ゲート配線とソース配線が交差して重なる領域より大きく形成できるため、ゲート配線とソース配線の交差部は、ゲート絶縁膜およびエッチングストッパにより層間絶縁され、ゲート配線とソース配線の交差部の絶縁耐圧が大きいＴＦＴアレイ基板を形成することができ、信頼性の高い液晶表示装置を高歩留まりで提供することができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図２】 この発明の実施の形態２による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図３】 この発明の実施の形態３による液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【図４】 従来のこの種液晶表示装置のＴＦＴアレイ基板の製造工程を示す断面図である。
【符号の説明】
１ ガラス基板等の透明絶縁性基板、２ ゲート配線、３ ゲート電極、
４ 補助容量電極、５ シリコン窒化膜（ゲート絶縁膜）、
６ アモルファスシリコン薄膜、７ シリコン窒化膜、８ 未露光部、
９ 露光部、１０ 表面露光用マスク、１１ 表面露光光、
１２ 裏面露光用マスク、１３ 裏面露光光、１４ エッチングストッパ、
１５ エッチングストッパ、１６ 半導体層、１７ 画素電極、
１８ ソース配線、１９ ソース電極、２０ ドレイン電極、
２１ 第一の表面露光用マスク、２２ 第二の表面露光用マスク。
Claims (1)
- 透明絶縁性基板上に制御電極および制御電極配線を形成する第１の工程と、
上記第１の工程で形成した制御電極および制御電極配線上に絶縁膜、アモルファスシリコン薄膜およびシリコン窒化膜を順次形成する第２の工程と、
上記第２の工程で形成したシリコン窒化膜の上に第一のレジストを塗布し、上記制御電極に対応する位置に遮光膜が形成されたマスクを用いて上記透明絶縁性基板の表面側から露光する第３の工程と、
上記第３の工程の次に、上記透明絶縁性基板の裏面側から全面露光する第４の工程と、
上記第４の工程の次に、上記第一のレジストを現像し、再度第二のレジストを塗布する第５の工程と、
上記第５の工程の次に、上記制御電極配線が第一の電極配線と交差する部分に対応する位置に、その交差して重なる領域より大きい面積を有する遮光膜が形成されたマスクを用いて上記透明絶縁性基板の表面側から露光する第６の工程と、
上記第６の工程の次に、上記第二のレジストを現像し、上記シリコン窒化膜をパターニングして保護膜を形成する第７の工程と、
上記第７の工程の次に、全面に不純物イオンを注入後、上記アモルファスシリコン薄膜をパターニングして半導体層を形成する第８の工程と、
上記第８の工程の次に、透明導電膜を成膜し、パターニングして画素電極を形成する第９の工程と、
上記第９の工程の次に、金属薄膜を成膜し、パターニングして第一の電極、第一の電極配線および第二の電極を形成する第１０の工程とを
含むことを特徴とするＴＦＴアレイ基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32302696A JP3860269B2 (ja) | 1996-12-03 | 1996-12-03 | Ｔｆｔアレイ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32302696A JP3860269B2 (ja) | 1996-12-03 | 1996-12-03 | Ｔｆｔアレイ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10163500A JPH10163500A (ja) | 1998-06-19 |
| JP3860269B2 true JP3860269B2 (ja) | 2006-12-20 |
Family
ID=18150297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32302696A Expired - Fee Related JP3860269B2 (ja) | 1996-12-03 | 1996-12-03 | Ｔｆｔアレイ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3860269B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000076864A (ko) | 1999-03-16 | 2000-12-26 | 마츠시타 덴끼 산교 가부시키가이샤 | 능동 소자 어레이 기판의 제조 방법 |
-
1996
- 1996-12-03 JP JP32302696A patent/JP3860269B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10163500A (ja) | 1998-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7022557B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| US7306979B2 (en) | Method of fabricating thin film transistor substrate for display device | |
| US8017462B2 (en) | Method of making a liquid crystal display device capable of increasing capacitance of storage capacitor | |
| US7863120B2 (en) | Liquid crystal display device with double metal layer source and drain electrodes and fabricating method thereof | |
| KR101121620B1 (ko) | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 | |
| US7629189B2 (en) | Liquid crystal display device and method for fabricating the same | |
| JP3305235B2 (ja) | アクティブ素子アレイ基板 | |
| KR100886241B1 (ko) | 액정표시소자의 제조방법 | |
| JP3876430B2 (ja) | 薄膜トランジスタ液晶表示装置の製造方法 | |
| KR100322970B1 (ko) | 프린지 필드 구동 액정표시 장치의 제조방법 | |
| KR101127836B1 (ko) | 박막트랜지스터 기판의 제조 방법 | |
| KR100322968B1 (ko) | 프린지 필드 구동 액정 표시 장치의 제조방법 | |
| JP3097841B2 (ja) | フォトマスク及びアクティブ素子アレイ基板の製造方法 | |
| JP2003517641A (ja) | アクティブマトリクスデバイスの製造方法 | |
| US7563627B2 (en) | Method of manufacturing thin film transistor array substrate | |
| JPH06337436A (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JP3860269B2 (ja) | Ｔｆｔアレイ基板の製造方法 | |
| US7477335B2 (en) | Liquid crystal display device and fabrication method thereof | |
| JP3071964B2 (ja) | 液晶表示装置の製造方法 | |
| JP3377003B2 (ja) | アクティブ素子アレイ基板の製造方法 | |
| JPH1084115A (ja) | 薄膜トランジスタ、その製造方法及び液晶表示装置 | |
| KR100904268B1 (ko) | 액정표시소자 및 그의 제조방법 | |
| JPH07153959A (ja) | 薄膜トランジスタおよびその製法 | |
| KR101329406B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
| JPH06332010A (ja) | 表示基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040602 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060322 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060511 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060919 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060921 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |