JPH10163500A - Ｔｆｔアレイ基板およびその製造方法並びに液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 ゲート配線とソース配線の交差部の絶縁耐圧
が大きいＴＦＴアレイ基板を形成することにより、信頼
性の高い液晶表示装置を高歩留りで提供する。 【解決手段】 基板１上にゲート配線２、ゲート電極３
を形成し、次にゲート絶縁膜５、アモルファスシリコン
薄膜６、シリコン窒化膜７を順次形成する。次にレジス
トを塗布し、表面露光用マスク１０を用いて露光、続い
て裏面露光用マスク１２を用いて露光、現像後これを用
いてシリコン窒化膜７をパターニングし、ゲート配線２
がソース配線１８と交差する部分に交差部より大きい面
積を有する層間絶縁膜となるエッチングストッパ１４を
形成する。次にリンイオンを注入後、アモルファスシリ
コン薄膜６をパターニングして半導体層１６、および画
素電極１７を形成する。最後に金属薄膜によるソース配
線１８、ソース電極１９、ドレイン電極２０を形成す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＴＦＴアレイ基
板およびその製造方法ならびにこれを用いたＴＦＴ型液
晶表示装置に関するものである。

【０００２】

【従来の技術】図４は従来の一般的なＴＦＴ型液晶表示
装置の薄膜トランジスタ（ＴＦＴ）を搭載したＴＦＴア
レイ基板の製造工程を示す断面図である。図において、
１はガラス基板等の透明絶縁性基板、２はゲート配線、
３はゲート電極、４は補助容量電極、５はシリコン窒化
膜（ゲート絶縁膜）、６はアモルファスシリコン薄膜、
７はシリコン窒化膜、８はポジレジストの未露光部、９
はポジレジストの露光部、１０は表面露光用マスク、１
１は表面露光光、１３は裏面露光光、１４、１５はシリ
コン窒化膜７をパターニングすることにより形成された
エッチングストッパ、１６はアモルファスシリコン薄膜
６をパターニングすることにより形成された半導体層、
１７は画素電極、１８はソース配線、１９はソース電
極、２０はドレイン電極である。

【０００３】次に従来の液晶表示装置のＴＦＴアレイ基
板の製造方法について説明する。まず、図４−（ａ）に
示すように、透明絶縁性基板１の表面にスパッタ法によ
りＣｒ等の金属を成膜した後、パターニングしてゲート
配線２、ゲート電極３、補助容量電極４を形成する。続
いてプラズマＣＶＤ法によりシリコン窒化膜（ゲート絶
縁膜）５、アモルファスシリコン薄膜６、シリコン窒化
膜７を順次形成した後、ポジレジストを塗布し、ゲート
配線２がソース配線１８と交差する部分およびゲート電
極３に対応する位置に遮光膜が形成されている表面露光
用マスク１０を用いて表面露光光１１により透明絶縁性
基板１の表面側から露光し、ポジレジストの露光部９を
形成する。次に、図４−（ｂ）に示すように、裏面露光
光１３により透明絶縁性基板１の裏面側から露光する。
このとき、ゲート配線２およびゲート電極３は裏面露光
光１３を遮光するが、光の回折現象により、ゲート配線
２およびゲート電極３のパターンより最大３μｍ程度内
側までポジレジストは露光される。

【０００４】次に、図４−（ｃ）に示すように、ポジレ
ジストを現像し、ポジレジストの未露光部８をエッチン
グレジストとして、ドライエッチング法によりシリコン
窒化膜７をパターニングし、ゲート配線２がソース配線
１８と交差する部分に層間絶縁膜となるエッチングスト
ッパ１４、ゲート電極３の上方にエッチングストッパ１
５を形成後、エッチングレジストを除去する。次に、図
４−（ｄ）に示すように、全面にリンイオンを注入した
後、アモルファスシリコン薄膜６をパターニングして半
導体層１６を形成する。続いて、ＩＴＯを蒸着法あるい
はスパッタ法により成膜した後、パターニングして画素
電極１７を形成する。次に、図４−（ｅ）に示すよう
に、例えば一層目がＣｒ、二層目がＡｌ等の金属を成膜
した後、パターニングしてソース配線１８、ソース電極
１９およびドレイン電極２０を形成する。最後に、窒化
シリコンを成膜しパッシベーション膜を形成する（図示
せず）。以上のように、透明絶縁性基板１の裏面側から
全面露光を行う工程（図４−（ｂ））を含むことによ
り、ゲート電極３がマスクとなり自己整合的に半導体素
子を形成するため、寄生容量の小さい薄膜トランジスタ
を搭載したＴＦＴ基板が形成される。

【０００５】

【発明が解決しようとする課題】従来の液晶表示装置の
ＴＦＴアレイ基板は以上のように構成されており、寄生
容量の小さい薄膜トランジスタを形成するために透明絶
縁性基板１の裏面側から全面露光する工程を含むことに
より、ゲート配線２がソース配線１８と交差する部分の
層間絶縁膜となるエッチングストッパ１４は、ゲート配
線２とソース配線１８が交差して重なる領域より小さく
形成されるため、ゲート配線２の端部でのソース配線１
８との絶縁はシリコン窒化膜（ゲート絶縁膜）５のみと
なり、絶縁耐圧が低下するなどの問題があった。

【０００６】この発明は、上記のような問題を解決する
ためになされたもので、寄生容量の小さい薄膜トランジ
スタを形成し、かつゲート配線とソース配線の交差部に
おける絶縁耐圧が大きいＴＦＴアレイ基板を形成するこ
とにより、信頼性の高い液晶表示装置を高歩留まりで提
供することを目的とする。

【０００７】

【課題を解決するための手段】この発明に係わるＴＦＴ
アレイ基板は、透明絶縁性基板と、透明絶縁性基板上に
形成された制御電極およびこの制御電極に接続された制
御電極配線と、制御電極配線上に絶縁膜を介して設けら
れた半導体層と、半導体層上に形成された保護膜と、半
導体層と共に半導体素子を構成する第一の電極、この第
一の電極に接続された第一の電極配線および第二の電極
と、第二の電極と電気的に接続された透明導電膜よりな
る画素電極を備え、制御電極の上方に形成された上記保
護膜は、制御電極より小さい面積を有し、かつ制御電極
配線と第一の電極配線が交差して重なる領域の間に形成
された保護膜は、制御電極配線と第一の電極配線が交差
して重なる領域より大きい面積を有しているものであ
る。

【０００８】また、この発明のＴＦＴアレイ基板の製造
方法は、透明絶縁性基板上に制御電極および制御電極配
線を形成する工程と、制御電極および制御電極配線上に
絶縁膜、アモルファスシリコン薄膜およびシリコン窒化
膜を順次形成する工程と、レジストを塗布し、制御電極
および制御電極配線が第一の電極配線と交差する部分に
対応する位置に遮光膜が形成されたマスクを用いて透明
絶縁性基板の表面側から露光する工程と、制御電極配線
が第一の電極配線と交差する部分に対応する位置に遮光
膜が形成されたマスクを用いて透明絶縁性基板の裏面側
から露光する工程と、レジストを現像し、シリコン窒化
膜をパターニングして保護膜を形成する工程と、全面に
不純物イオンを注入後、アモルファスシリコン薄膜をパ
ターニングして半導体層を形成する工程と、透明導電膜
を成膜し、パターニングして画素電極を形成する工程
と、金属薄膜を成膜し、パターニングして第一の電極、
第一の電極配線および第二の電極を形成する工程を含む
ものである。

【０００９】また、透明絶縁性基板上に制御電極および
制御電極配線を形成する工程と、制御電極および制御電
極配線上に絶縁膜、アモルファスシリコン薄膜およびシ
リコン窒化膜を順次形成する工程と、第一のレジストを
塗布し、制御電極に対応する位置に遮光膜が形成された
マスクを用いて透明絶縁性基板の表面側から露光する工
程と、透明絶縁性基板の裏面側から全面露光する工程
と、第一のレジストを現像後、第二のレジストを塗布す
る工程と、制御電極配線が第一の電極配線と交差する部
分に対応する位置に遮光膜が形成されたマスクを用いて
透明絶縁性基板の表面側から露光する工程と、第二のレ
ジストを現像し、シリコン窒化膜をパターニングして保
護膜を形成する工程と、全面に不純物イオンを注入後、
アモルファスシリコン薄膜をパターニングして半導体層
を形成する工程と、透明導電膜を成膜し、パターニング
して画素電極を形成する工程と、金属薄膜を成膜し、パ
ターニングして第一の電極、第一の電極配線および第二
の電極を形成する工程を含むものである。

【００１０】また、透明絶縁性基板上に制御電極および
制御電極配線を形成する工程と、制御電極および制御電
極配線上に絶縁膜、アモルファスシリコン薄膜およびシ
リコン窒化膜を順次形成する工程と、第一のレジストを
塗布し、制御電極配線が第一の電極配線と交差する部分
に対応する位置に遮光膜が形成されたマスクを用いて上
記透明絶縁性基板の表面側から露光する工程と、第一の
レジストを現像後、第二のレジストを塗布する工程と、
制御電極に対応する位置に遮光膜が形成されたマスクを
用いて透明絶縁性基板の表面側から露光する工程と、透
明絶縁性基板の裏面側から全面露光する工程と、第二の
レジストを現像し、シリコン窒化膜をパターニングして
保護膜を形成する工程と、全面に不純物イオンを注入
後、アモルファスシリコン薄膜をパターニングして半導
体層を形成する工程と、透明導電膜を成膜し、パターニ
ングして画素電極を形成する工程と、金属薄膜を成膜
し、パターニングして第一の電極、第一の電極配線およ
び第二の電極を形成する工程を含むものである。

【００１１】また、この発明に係わる液晶表示装置は、
上記の製造方法により形成されたＴＦＴアレイ基板と、
ＴＦＴアレイ基板と共に液晶材料を狭持する対向電極等
を有する対向基板を備えたものである。

【００１２】

【発明の実施の形態】

実施の形態１．以下、この発明の一実施の形態であるＴ
ＦＴアレイ基板およびこれを用いた液晶表示装置を図に
ついて説明する。図１は本発明の実施の形態１による液
晶表示装置の薄膜トランジスタ（ＴＦＴ）を搭載したＴ
ＦＴアレイ基板の製造工程を示す断面図である。図にお
いて、１はガラス基板等の透明絶縁性基板、２はゲート
配線、３はゲート電極、４は補助容量電極、５はシリコ
ン窒化膜（ゲート絶縁膜）、６はアモルファスシリコン
薄膜、７はシリコン窒化膜、８はポジレジストの未露光
部、９はポジレジストの露光部、１０は表面露光用マス
ク、１１は表面露光光、１２は裏面露光用マスク、１３
は裏面露光光、１４、１５はシリコン窒化膜７をパター
ニングすることにより形成されたエッチングストッパ、
１６はアモルファスシリコン薄膜６をパターニングする
ことにより形成された半導体層、１７は画素電極、１８
はソース配線、１９はソース電極、２０はドレイン電極
である。

【００１３】次に、本実施の形態によるＴＦＴアレイ基
板の製造方法について説明する。まず、図１−（ａ）に
示すように、透明絶縁性基板１の表面にスパッタ法によ
りＣｒ等の金属を３００ｎｍ〜５００ｎｍ成膜した後、
パターニングしてゲート配線２、ゲート電極３、補助容
量電極４を形成する。続いてプラズマＣＶＤ法によりシ
リコン窒化膜（ゲート絶縁膜）５を３００ｎｍ〜５００
ｎｍ、アモルファスシリコン薄膜６を２０ｎｍ〜１００
ｎｍ、シリコン窒化膜７を２００ｎｍ〜３００ｎｍ順次
形成した後、ポジレジストを塗布し、ゲート配線２がソ
ース配線１８と交差する部分およびゲート電極３に対応
する位置に遮光膜が形成されている表面露光用マスク１
０を用いて表面露光光１１により透明絶縁性基板１の表
面側から露光し、ポジレジストに未露光部８と露光部９
を形成する。

【００１４】次に、図１−（ｂ）に示すように、ゲート
配線２がソース配線１８と交差する部分に対応する位置
に遮光膜が形成されている裏面露光用マスク１２を用い
て裏面露光光１３により透明絶縁性基板１の裏面側から
露光する。このとき、ゲート電極３は裏面露光光１３を
遮光するが、光の回折現象により、ゲート電極３のパタ
ーンより最大３μｍ程度内側までポジレジストは露光さ
れる。また、ゲート配線２がソース配線１８と交差する
部分は、裏面露光用マスク１２の遮光膜により遮光さ
れ、ゲート配線２がソース配線１８と交差して重なる領
域より大きな領域のポジレジストが未露光となる。次
に、図１−（ｃ）に示すように、ポジレジストを現像
し、ゲート配線２がソース配線１８と交差する部分およ
びゲート電極３の上方に形成されたポジレジストの未露
光部８をエッチングレジストとして、ドライエッチング
法によりシリコン窒化膜７をパターニングし、ゲート配
線２がソース配線１８と交差する部分に層間絶縁膜とな
るエッチングストッパ１４、ゲート電極３の上方にエッ
チングストッパ１５を形成後、エッチングレジストを除
去する。このとき、エッチングストッパ１４は、ゲート
配線２がソース配線１８と交差して重なる領域より大き
な面積を有している。

【００１５】次に、図１−（ｄ）に示すように、全面に
リンイオンを注入した後、アモルファスシリコン薄膜６
をパターニングして半導体層１６を形成する。続いて、
ＩＴＯを蒸着法あるいはスパッタ法により約１００ｎｍ
成膜した後、パターニングして画素電極１７を形成す
る。次に、図１−（ｅ）に示すように、例えば一層目に
Ｃｒ等の金属を約１００ｎｍ、二層目にＡｌ等の金属を
約３００ｎｍ成膜した後、パターニングし、ゲート配線
２上にエッチングストッパ１４等を介して交差部を有す
るソース配線１８、およびソース電極１９とドレイン電
極２０を形成する。最後に、窒化シリコンを２００ｎｍ
〜６００ｎｍ成膜しパッシベーション膜を形成する（図
示せず）。

【００１６】このようにして形成されたＴＦＴアレイ基
板と、他の透明絶縁性基板上に遮光層、オーバーコート
層および対向電極が形成された対向基板の表面に配向膜
を形成後対向させ、この間に液晶を注入しシール剤で封
入すると共に、対向するＴＦＴアレイ基板と対向基板の
外側に偏光板を配置することにより液晶パネルを形成す
る。

【００１７】この発明によれば、寄生容量の小さい薄膜
トランジスタを形成すると共に、工程数を増やすことな
く、ゲート配線２とソース配線１８の交差部の層間絶縁
膜となるエッチングストッパ１４を、ゲート配線２とソ
ース配線１８が交差して重なる領域より大きく形成でき
るため、ゲート配線２とソース配線１８の交差部の絶縁
耐圧が大きいＴＦＴアレイ基板を形成することができ、
信頼性の高い液晶表示装置を高歩留まりで形成すること
ができる。

【００１８】実施の形態２．図２はこの発明の実施の形
態２による液晶表示装置のＴＦＴアレイ基板の製造工程
を示す断面図である。図において、２１は第一の表面露
光用マスク、２２は第二の表面露光用マスクである。な
お、図１と同一部分には同符号を付し説明を省略する。

【００１９】次に、本実施の形態によるＴＦＴアレイ基
板の製造方法について説明する。まず、図２−（ａ）に
示すように、透明絶縁性基板１の表面にスパッタ法によ
りＣｒ等の金属を３００ｎｍ〜５００ｎｍ成膜した後、
パターニングしてゲート配線２、ゲート電極３、補助容
量電極４を形成する。続いてプラズマＣＶＤ法によりシ
リコン窒化膜（ゲート絶縁膜）５を３００ｎｍ〜５００
ｎｍ、アモルファスシリコン薄膜６を２０ｎｍ〜１００
ｎｍ、シリコン窒化膜７を２００ｎｍ〜３００ｎｍ順次
形成した後、ポジレジストを塗布し、ゲート電極３に対
応する位置に遮光膜が形成されている第一の表面露光用
マスク２１を用いて表面露光光１１により透明絶縁性基
板１の表面側から露光し、ポジレジストに未露光部８と
露光部９を形成する。このとき、ゲート配線２がソース
配線１８と交差する部分に対応する位置に形成されてい
るポジレジストは露光される。

【００２０】次に、図２−（ｂ）に示すように、裏面露
光光１３により透明絶縁性基板１の裏面側から露光す
る。このとき、ゲート電極３は裏面露光光１３を遮光す
るが、光の回折現象により、ゲート電極３のパターンよ
り最大３μｍ程度内側までポジレジストは露光される。
次に、図２−（ｃ）に示すように、ポジレジストを現像
し、露光部９のポジレジストを除去する。このとき、ゲ
ート電極３の上方にのみレジストが形成されている。次
に、図２−（ｄ）に示すように、再度ポジレジストを塗
布する。次に、図２−（ｅ）に示すように、ゲート配線
２がソース配線１８と交差する部分に対応する位置に遮
光膜が形成されている第二の表面露光用マスク２２を用
いて、表面露光光１１により透明絶縁性基板１の表面側
から露光する。このとき、第二の表面露光用マスク２２
の遮光膜は、ゲート配線２がソース配線１８と交差して
重なる領域より１μｍ〜１０μｍ大きいエッチングレジ
ストを形成できるようなパターンを有している。

【００２１】次に、図２−（ｆ）に示すように、ポジレ
ジストを現像し、ゲート電極３と、ゲート配線２がソー
ス配線１８と交差する部分の上方に形成されたポジレジ
ストの未露光部８をエッチングレジストとして、ドライ
エッチング法によりシリコン窒化膜７をパターニング
し、ゲート配線２がソース配線１８と交差する部分に層
間絶縁膜となるエッチングストッパ１４、およびゲート
電極３の上方にエッチングストッパ１５を形成後、エッ
チングレジストを除去する。このとき、エッチングスト
ッパ１４は、ゲート配線２がソース配線１８と交差して
重なる領域より大きな面積を有している。次に、図２−
（ｇ）に示すように、全面にリンイオンを注入した後、
アモルファスシリコン薄膜６をパターニングして半導体
層１６を形成する。続いて、ＩＴＯを蒸着法あるいはス
パッタ法により約１００ｎｍ成膜した後、パターニング
して画素電極１７を形成する。次に、図２−（ｈ）に示
すように、例えば一層目にＣｒ等の金属を約１００ｎ
ｍ、二層目にＡｌ等の金属を約３００ｎｍ成膜した後パ
ターニングし、ゲート配線２上にエッチングストッパ１
４等を介して交差部を有するソース配線１８、およびソ
ース電極１９とドレイン電極２０を形成する。最後に、
窒化シリコンを２００ｎｍ〜６００ｎｍ成膜しパッシベ
ーション膜を形成する（図示せず）。

【００２２】本実施の形態によれば、寄生容量の小さい
薄膜トランジスタを形成すると共に、透明絶縁性基板１
の裏面側からの露光は全面に行うため、従来の露光装置
を用いて、ゲート配線２とソース配線１８の交差部の層
間絶縁膜となるエッチングストッパ１４を、ゲート配線
２とソース配線１８が交差して重なる領域より大きく形
成できるため、ゲート配線２とソース配線１８の交差部
の絶縁耐圧が大きいＴＦＴアレイ基板を形成することが
でき、信頼性の高い液晶表示装置を高歩留まりで形成す
ることができる。

【００２３】実施の形態３．図３はこの発明の実施の形
態３による液晶表示装置のＴＦＴアレイ基板の製造工程
を示す断面図である。図中の符号は実施の形態２と同様
であるので説明を省略する。

【００２４】次に、本実施の形態によるＴＦＴアレイ基
板の製造方法について説明する。まず、図３−（ａ）に
示すように、透明絶縁性基板１の表面にスパッタ法によ
りＣｒ等の金属を３００ｎｍ〜５００ｎｍ成膜した後、
パターニングしてゲート配線２、ゲート電極３、補助容
量電極４を形成する。続いてプラズマＣＶＤ法によりシ
リコン窒化膜（ゲート絶縁膜）５を３００ｎｍ〜５００
ｎｍ、アモルファスシリコン薄膜６を２０ｎｍ〜１００
ｎｍ、シリコン窒化膜７を２００ｎｍ〜３００ｎｍ順次
形成した後、ポジレジストを塗布し、ゲート配線２がソ
ース配線１８と交差する部分に対応する位置に遮光膜が
形成されている第一の表面露光用マスク２１を用いて表
面露光光１１により透明絶縁性基板１の表面側から露光
し、ポジレジストに未露光部８と露光部９を形成する。
このとき、第一の表面露光用マスク２１の遮光膜は、ゲ
ート配線２がソース配線１８と交差して重なる領域より
１μｍ〜１０μｍ大きいエッチングレジストを形成でき
るようなパターンを有している。次に、図３−（ｂ）に
示すように、ポジレジストを現像し、露光部９のポジレ
ジストを除去する。このとき、ゲート配線２がソース配
線１８と交差する部分の上方にのみレジストが形成され
ている。

【００２５】次に、図３−（ｃ）に示すように、再度ポ
ジレジストを塗布する。次に、図３−（ｄ）に示すよう
に、ゲート電極３に対応する位置に遮光膜が形成されて
いる第二の表面露光用マスク２２を用いて、表面露光光
１１により透明絶縁性基板１の表面側から露光する。次
に、図３−（ｅ）に示すように、裏面露光光１３により
透明絶縁性基板１の裏面側から露光する。このとき、ゲ
ート電極３は裏面露光光１３を遮光するが、光の回折現
象により、ゲート電極３のパターンより最大３μｍ程度
内側までポジレジストは露光される。

【００２６】次に、図３−（ｆ）に示すように、ポジレ
ジストを現像し、ゲート配線２がソース配線１８と交差
する部分と、ゲート電極３の上方に形成されたポジレジ
ストの未露光部８とをエッチングレジストとして、ドラ
イエッチング法によりシリコン窒化膜７をパターニング
し、ゲート配線２がソース配線１８と交差する部分に層
間絶縁膜となるエッチングストッパ１４、およびゲート
電極３の上方にエッチングストッパ１５を形成後、エッ
チングレジストを除去する。このとき、エッチングスト
ッパ１４は、ゲート配線２がソース配線１８と交差して
重なる領域より大きな面積を有している。次に、図３−
（ｇ）に示すように、全面にリンイオンを注入した後、
アモルファスシリコン薄膜６をパターニングして半導体
層１６を形成する。続いて、ＩＴＯを蒸着法あるいはス
パッタ法により約１００ｎｍ成膜した後、パターニング
して画素電極１７を形成する。

【００２７】次に、図３−（ｈ）に示すように、例えば
一層目にＣｒ等の金属を約１００ｎｍ、二層目にＡｌ等
の金属を約３００ｎｍ成膜した後パターニングし、ゲー
ト配線２上にエッチングストッパ１４等を介して交差部
を有するソース配線１８、およびソース電極１９とドレ
イン電極２０を形成する。最後に、窒化シリコンを２０
０ｎｍ〜６００ｎｍ成膜しパッシベーション膜を形成す
る（図示せず）。このようにしてＴＦＴアレイ基板を形
成しても実施の形態２と同様の効果が得られる。

【００２８】

【発明の効果】以上のように、この発明によれば、寄生
容量の小さい薄膜トランジスタを形成すると共に、ゲー
ト配線がソース配線と交差する部分のシリコン窒化膜か
らなるエッチングストッパを、ゲート配線とソース配線
が交差して重なる領域より大きく形成できるため、ゲー
ト配線とソース配線の交差部は、ゲート絶縁膜およびエ
ッチングストッパにより層間絶縁され、ゲート配線とソ
ース配線の交差部の絶縁耐圧が大きいＴＦＴアレイ基板
を形成することができ、信頼性の高い液晶表示装置を高
歩留まりで提供することができる。

【図面の簡単な説明】

【図１】 この発明の実施の形態１による液晶表示装置
のＴＦＴアレイ基板の製造工程を示す断面図である。

【図２】 この発明の実施の形態２による液晶表示装置
のＴＦＴアレイ基板の製造工程を示す断面図である。

【図３】 この発明の実施の形態３による液晶表示装置
のＴＦＴアレイ基板の製造工程を示す断面図である。

【図４】 従来のこの種液晶表示装置のＴＦＴアレイ基
板の製造工程を示す断面図である。

【符号の説明】

１ ガラス基板等の透明絶縁性基板、２ ゲート配線、
３ ゲート電極、４ 補助容量電極、５ シリコン窒化
膜（ゲート絶縁膜）、６ アモルファスシリコン薄膜、
７ シリコン窒化膜、８ 未露光部、９ 露光部、１０
表面露光用マスク、１１ 表面露光光、１２ 裏面露
光用マスク、１３ 裏面露光光、１４ エッチングスト
ッパ、１５ エッチングストッパ、１６ 半導体層、１
７ 画素電極、１８ ソース配線、１９ ソース電極、
２０ ドレイン電極、２１ 第一の表面露光用マスク、
２２ 第二の表面露光用マスク。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 沼野 良典 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 村井 博之 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 岩佐 俊典 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内

Claims (5)

【特許請求の範囲】
1. 【請求項１】 透明絶縁性基板と、 上記透明絶縁性基板上に形成された制御電極およびこの
   制御電極に接続された制御電極配線と、 上記制御電極配線上に絶縁膜を介して設けられた半導体
   層と、 上記半導体層上に形成された保護膜と、 上記半導体層と共に半導体素子を構成する第一の電極、
   この第一の電極に接続された第一の電極配線および第二
   の電極と、 上記第二の電極と電気的に接続された透明導電膜よりな
   る画素電極を備え、上記制御電極の上方に形成された上
   記保護膜は、上記制御電極より小さい面積を有し、かつ
   上記制御電極配線と上記第一の電極配線が交差して重な
   る領域の間に形成された上記保護膜は、上記制御電極配
   線と上記第一の電極配線が交差して重なる領域より大き
   い面積を有していることを特徴とするＴＦＴアレイ基
   板。
2. 【請求項２】 透明絶縁性基板上に制御電極および制御
   電極配線を形成する工程と、 上記制御電極および制御電極配線上に絶縁膜、アモルフ
   ァスシリコン薄膜およびシリコン窒化膜を順次形成する
   工程と、 レジストを塗布し、上記制御電極および上記制御電極配
   線が第一の電極配線と交差する部分に対応する位置に遮
   光膜が形成されたマスクを用いて上記透明絶縁性基板の
   表面側から露光する工程と、 上記制御電極配線が第一の電極配線と交差する部分に対
   応する位置に遮光膜が形成されたマスクを用いて上記透
   明絶縁性基板の裏面側から露光する工程と、 上記レジストを現像し、上記シリコン窒化膜をパターニ
   ングして保護膜を形成する工程と、 全面に不純物イオンを注入後、上記アモルファスシリコ
   ン薄膜をパターニングして半導体層を形成する工程と、 透明導電膜を成膜し、パターニングして画素電極を形成
   する工程と、 金属薄膜を成膜し、パターニングして第一の電極、第一
   の電極配線および第二の電極を形成する工程を含むこと
   を特徴とするＴＦＴアレイ基板の製造方法。
3. 【請求項３】 透明絶縁性基板上に制御電極および制御
   電極配線を形成する工程と、 上記制御電極および制御電極配線上に絶縁膜、アモルフ
   ァスシリコン薄膜およびシリコン窒化膜を順次形成する
   工程と、 第一のレジストを塗布し、上記制御電極に対応する位置
   に遮光膜が形成されたマスクを用いて上記透明絶縁性基
   板の表面側から露光する工程と、 上記透明絶縁性基板の裏面側から全面露光する工程と、 上記第一のレジストを現像後、第二のレジストを塗布す
   る工程と、 上記制御電極配線が第一の電極配線と交差する部分に対
   応する位置に遮光膜が形成されたマスクを用いて上記透
   明絶縁性基板の表面側から露光する工程と、 上記第二のレジストを現像し、上記シリコン窒化膜をパ
   ターニングして保護膜を形成する工程と、 全面に不純物イオンを注入後、上記アモルファスシリコ
   ン薄膜をパターニングして半導体層を形成する工程と、 透明導電膜を成膜し、パターニングして画素電極を形成
   する工程と、 金属薄膜を成膜し、パターニングして第一の電極、第一
   の電極配線および第二の電極を形成する工程を含むこと
   を特徴とするＴＦＴアレイ基板の製造方法。
4. 【請求項４】 透明絶縁性基板上に制御電極および制御
   電極配線を形成する工程と、 上記制御電極および制御電極配線上に絶縁膜、アモルフ
   ァスシリコン薄膜およびシリコン窒化膜を順次形成する
   工程と、 第一のレジストを塗布し、上記制御電極配線が第一の電
   極配線と交差する部分に対応する位置に遮光膜が形成さ
   れたマスクを用いて上記透明絶縁性基板の表面側から露
   光する工程と、 上記第一のレジストを現像後、第二のレジストを塗布す
   る工程と、 上記制御電極に対応する位置に遮光膜が形成されたマス
   クを用いて上記透明絶縁性基板の表面側から露光する工
   程と、 上記透明絶縁性基板の裏面側から全面露光する工程と、 上記第二のレジストを現像し、上記シリコン窒化膜をパ
   ターニングして保護膜を形成する工程と、 全面に不純物イオンを注入後、上記アモルファスシリコ
   ン薄膜をパターニングして半導体層を形成する工程と、 透明導電膜を成膜し、パターニングして画素電極を形成
   する工程と、 金属薄膜を成膜し、パターニングして第一の電極、第一
   の電極配線および第二の電極を形成する工程を含むこと
   を特徴とするＴＦＴアレイ基板の製造方法。
5. 【請求項５】 請求項１記載のＴＦＴアレイ基板と、 上記ＴＦＴアレイ基板と共に液晶材料を狭持する対向電
   極等を有する対向基板を備えたことを特徴とする液晶表
   示装置。