JP3876430B2 - 薄膜トランジスタ液晶表示装置の製造方法 - Google Patents
薄膜トランジスタ液晶表示装置の製造方法 Download PDFInfo
- Publication number
- JP3876430B2 JP3876430B2 JP2000393453A JP2000393453A JP3876430B2 JP 3876430 B2 JP3876430 B2 JP 3876430B2 JP 2000393453 A JP2000393453 A JP 2000393453A JP 2000393453 A JP2000393453 A JP 2000393453A JP 3876430 B2 JP3876430 B2 JP 3876430B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- electrode
- liquid crystal
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
Description
【０００１】
【発明が属する技術分野】
本発明は、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）液晶表示装置に関するもので、より詳細には、背面基板の表面に平行の水平成分を有する電界を液晶セルの内部に生成する画素電極及びカウンタ電極を有する薄膜トランジスタ液晶表示装置に関する。
【０００２】
【従来の技術】
一般に、薄膜トランジスタ液晶表示装置は、多数の単位画素と各単位画素に対応する薄膜トランジスタとを有しているので、高速応答特性及び陰極線管（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）に匹敵する高画質特性及び大型化が実現することができる。
【０００３】
かかる薄膜トランジスタ液晶表示装置は、初めは、背面基板の板面に垂直の電界が液晶セルに印加されるＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、または、ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モードにより製造された。しかし、ＴＮモード、または、ＳＴＮモードの液晶表示装置は、視野角特性が良くない。これの改善のため、横電界（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ ＩＰＳ）モード液晶表示装置が提案された。
【０００４】
横電界モード液晶表示装置は、背面基板の板面に平行の電界が液晶セルに印加され、このような平行電界が生成できるように、画素電極及びカウンタ電極は背面基板に相互平行に配設される。横電界モード液晶表示装置により視野角特性が改善される。しかし、横電界モード液晶表示装置において、画素電極及びカウンタ電極が不透明導電材質からなるので、開口率及び透過率が低くなる。このような問題を解決するため、フリンジ電界モード（Ｆｒｉｎｇｅ Ｆｉｅｌｄ ｍｏｄｅ）液晶モードが提案されている（大韓民国特許出願第９８−９２４３号）。
【０００５】
かかるフリンジ電界モード液晶表示装置を図１に示す。図１は従来の製造方法により製造されたフリンジ電界モード液晶表示装置の概略平面図である。
フリンジ電界モード液晶表示装置では、図１に示すように、背面基板１上にマトリクス状で配設されたゲートバスライン２とデータバスライン４により単位画素が区切られる。そして、ゲートバスライン２とデータバスライン４との交叉点の辺りには薄膜トランジスタが配設される。
【０００６】
各単位画素にはカウンタ電極５が四角プレート状により形成される。カウンタ電極５は透明導電物質からなる。このようなカウンタ電極５は蓄積キャパシタライン７（ｓｔｏｒａｇｅ ｃａｐａｃｉｔｏｒ ｌｉｎｅ）に連結され、持続的に共通信号が印加される。蓄積キャパシタライン７はゲートバスライン２に平行な第１の蓄積キャパシタ部７ａと第１の蓄積キャパシタ部７ａからデータバスライン４に平行に延ばされ、カウンタ電極５とデータバスライン４との間に配設される第２の蓄積キャパシタ部７ｂを含む。第１の蓄積キャパシタ部７ａとカウンタ電極５とは電気的に接触されている一方、第２の蓄積キャパシタ部７ｂとデータバスライン４とは電気的に絶縁されている。
【０００７】
各単位画素には画素電極９がカウンタ電極５とオーバラップするように透明導電材質からなり、ゲート絶縁層によりカウンタ電極５と絶縁される。画素電極９はデータバスライン４に平行な多数の櫛形電極部９ａと櫛形電極部９ａの一端を連結する電極バー９ｂを含む。櫛形電極部９ａの相互間は等間隔に配設され、電極バー９ｂは薄膜トランジスタのドレイン電極に接触されている。以上のように、両電極５、９は共に透明導電材質からなるので、高開口率が実現できる。
【０００８】
一方、前面基板（図示しない）は背面基板１と対向するように配設されている。前面基板と背面基板１との間の離隔距離は画素電極９とカウンタ電極５との間の離隔距離より大きく設定されている。
【０００９】
このような構成を有するフリンジ電界モード液晶表示装置は次のように動作する。
カウンタ電極５と画素電極９との間に電圧が印加されると、液晶セル内にはフリンジ電界が形成される。この際、前面基板と背面基板１との間の離隔距離はカウンタ電極５と画素電極９との間の距離より大きく設定されているので、フリンジ電界は垂直成分を含んで、両電極５、９の上部の全域に亘って形成される。このため、両電極５，９の上部にある液晶分子等が全て動作され、高透過率が実現できる。
【００１０】
上記のように動作するフリンジ電界モード液晶表示装置を製造する従来の方法を図２を参照して説明する。図２はフリンジ電界モード液晶表示装置を製造する従来の方法を説明するための断面図である。
【００１１】
先ず、背面基板１０上に透明導電層を形成する。そして、第１のフォトリソグラフィ工程を通じて、カウンタ電極１１が形成されるように透明導電層をパターニングする。
【００１２】
次に、カウンタ電極１１が形成された背面基板１０上にゲートバスライン用金属層を形成する。そして、第２のフォトリソグラフィ工程を通じて、示していないゲートバスライン、共通電極線及びゲートパッドを同時に形成する。その際、ゲートバスラインは一方向に延ばされ、共通電極線はカウンタ電極１１に接触され、ゲートパッドは背面基板１０の周縁に位置するように形成される。
【００１３】
次に、ゲートバスライン等が形成された背面基板１０上にゲート絶縁層１２、チャンネル用非晶質シリコン層（図示しない）及びオーミックコンタクト用ドーピング半導体層（図示しない）を逐次形成する。そして、第３のフォトリソグラフィ工程を通じて、薄膜トランジスタ領域が区切られるように、オーミックコンタクト用ドーピング半導体層及びチャンネル用非晶質シリコン層をパターニングする。
【００１４】
次に、薄膜トランジスタ領域が区切られた背面基板１０上にデータバスライン用金属層を形成する。そして、第４のフォトリソグラフィ工程を通じて、示していないソース電極、ドレイン電極、データバスライン及びデータパッドを形成する。その際、ソース電極及びドレイン電極は薄膜トランジスタ領域に形成され、データバスラインはゲートバスラインと交叉するように形成され、データパッドはゲートパッドと部分的に重なるように形成される。
【００１５】
次に、ソース電極等が形成された背面基板１０上に保護層１３を形成する。そして、第５のフォトリソグラフィ工程を通じて、ドレイン電極の一部、データパッド及びゲートパッドが露出されるように保護層１３をパターニングする。
【００１６】
終わりに、ドレイン電極等が露出された保護層１３上にドレイン電極の露出部分、データパッド及びゲートパッドに接触するように透明導電層を形成する。そして、第６のフォトリソグラフィ工程を通じて、櫛形の画素電極１４が形成されるように透明導電層をパターニングする。
【００１７】
未説明符号１５は、画素電極１４及び保護層１３の上部に形成された背面配向膜を、２０は、背面基板１０に対向する前面基板を、２１は、前面２０の背面に形成された前面配向膜を、２２は、両基板１０、２０間に充填される液晶を、Ｅ１及びＥ２は、カウンタ電極１１と画素電極１４との間に形成されたフリンジ電界を各々示す。
【００１８】
【発明が解決しようとする課題】
ところで、各フォトリソグラフィ工程は、レジスト塗布工程、露光工程、現像工程、エッチング工程、レジスト除去工程等、多数の細部工程を含み、各フォトリソグラフィ工程毎にフォトマスクを製造しなければならないので、製造コストを低減させ、かつ、収率を高めるためには、フォトリソグラフィ工程の回数を低減しなければならないという問題がある。
【００１９】
したがって、本発明は、上記従来の薄膜トランジスタ液晶表示装置の製造方法における問題点に鑑みてなされたものであって、フォトリソグラフィ工程を低減させることができる薄膜トランジスタ液晶表示装置の製造方法を提供することを目的とする。
【００２０】
【課題を解決するための手段】
上記目的を達成するためになされた、本発明の薄膜トランジスタ液晶表示装置の製造方法は、その表面に平行する水平成分を有する電界を前記液晶セルの内部に生成するように画素電極及びカウンタ電極とが形成された背面基板上にカウンタ電極用透明導電層とゲートバスライン用金属層とを逐次形成する。次に、前記蒸着されたゲートバスライン用金属層の上部に第１の感光層を形成する。次に、前記カウンタ電極が形成されるカウンタ電極領域の上部に位置する第１の感光層領域を他の部分より光量が少ない所定の走査光量にて部分的に露光するように前記第１の感光層を露光させる。次に、前記他の部分より光量が少ない所定の走査光量にて部分的に露光された第１の感光層領域の下部に位置するゲートバスライン用金属層領域が露出しないように、前記第１の感光層をパターニングする。次に、前記パターニングされた第１の感光層を遮断層（ｂａｒｒｉｅｒｌａｙｅｒ）とし、前記カウンタ電極領域及びゲートバスライン領域が区切られるように前記ゲートバスライン用金属層をパターニングする。次に、前記パターニングされたゲートバスライン用金属層を遮断層とし、前記カウンタ電極が形成されるように前記カウンタ電極用透明導電層をパターニングする。次に、前記パターニングされた第１の感光層を遮断層とし、前記ゲートバスラインが形成されるように前記ゲートバスライン用金属層をパターニングする。次に、前記ゲートバスラインが形成された背面基板上にゲート電極、ソース電極及びドレイン電極を有し、前記画素電極及びカウンタ電極間に所定の画像信号を印加する薄膜トランジスタを形成する。次に、前記薄膜トランジスタが形成された背面基板上に保護層を形成する。次に、前記保護層をパターニングして前記薄膜トランジスタのドレイン電極の一部を露出させる。次に、前記ドレイン電極が露出された背面基板上に画素電極用透明導電層を形成する。終わりに、前記画素電極用透明導電層をパターニングして前記画素電極を形成する。
【００２１】
ここで、前記第１の感光層を露光させるステップは、前記カウンタ電極が形成されるカウンタ電極領域の上部に位置する第１の感光層領域に対応するフォトマスク部分が開放領域と閉鎖領域とが格子状に形成されている第１のフォトマスクを使用することにより、前記カウンタ電極が形成されるカウンタ電極領域の上部に位置する第１の感光層領域が所定走査光に部分的に露出されるようにする。
【００２２】
そして、データパッド及びゲートパッドを共に形成することができるように、前記第１の感光層を露光させるステップにおいて、前記背面基板の周縁に位置するデータパッド及びゲートパッドが各々形成されるデータパッド領域及びゲートパッド領域が設けられるように露光させ、前記ゲートバスライン用金属層をパターニングするステップにおいて、前記ゲートバスラインと共に前記データパッド及びゲートパッドが形成されるように、前記ゲートバスライン用金属層をパターニングし、前記保護層をパターニングするステップにおいて、前記データパッド及びゲートパッドが露出されるように前記保護層をパターニングし、前記画素電極用透明導電層を形成するステップにおいて、前記露出されたデータパッド及びゲートパッドに接触されるように、画素電極用透明導電層を形成することができる。
【００２３】
また、フォトリソグラフィ工程の回数をより減らすために、前記薄膜トランジスタを形成するステップは、次に通り行うことができる。先ず、前記カウンタ電極及びゲートバスラインが形成された背面基板上にゲート絶縁層、チャンネル用非晶質シリコン層、オーミックコンタクト用ドーピング半導体層及びソース／ドレイン電極用金属層を逐次形成する。次に、前記蒸着されたソース／ドレイン電極用金属層の上部に第２の感光層を形成する。次に、前記ソース電極が形成されるソース電極領域と前記ドレイン電極が形成されるドレイン電極領域との間に位置するソース／ドレイン電極用金属層領域の上部に位置する第２の感光層領域を他の部分より光量が少ない所定の走査光量にて部分的に露光するように前記第２の感光層を露光させる。次に、前記他の部分より光量が少ない所定の走査光量にて部分的に露光された第２の感光層領域の下部に位置するソース／ドレイン電極用金属層領域が露出されないように、前記第２の感光層をパターニングする。次に、前記パターニングされた第２の感光層を遮断層とし、前記ソース電極領域及びドレイン電極領域が区切られるように、前記ソース／ドレイン電極用金属層をパターニングする。次に、前記パターニングされたソース／ドレイン電極用金属層を遮断層とし、前記ソース電極及びドレイン電極のオーミックコンタクトが形成されるオーミックコンタクト領域が区切られるように前記オーミックコンタクト用ドーピング半導体層をパターニングする。次に、前記パターニングされたオーミックコンタクト用ドーピング半導体層を遮断層とし、前記薄膜トランジスタのチャンネルが形成されるように、前記チャンネル用非晶質シリコン層をパターニングする。次に、前記パターニングされた第２の感光層を遮断層とし、前記ソース電極及びドレイン電極が形成されるように、前記ソース／ドレイン電極用金属層をパターニングする。終わりに、前記形成されたソース電極及びドレイン電極を遮断層とし、前記ソース電極及びドレイン電極のオーミックコンタクトが形成されるように前記オーミックコンタクト用ドーピング半導体層をパターニングする。
【００２４】
【発明の実施の形態】
次に、本発明にかかる薄膜トランジスタ液晶表示装置の製造方法の実施の形態の具体例を図面を参照しながら説明する。
【００２５】
図３は、本発明の実施例による製造方法により製造したフリンジ電界モード液晶表示装置の概略平面図である。
フリンジ電界モード液晶表示装置では、図３に示すように、背面基板上にマトリクス状に配設したゲートバスライン３３とデータバスライン３２とにより単位画素が区切られる。そして、ゲートバスライン３３とデータバスライン３２との交叉点の辺りに薄膜トランジスタが配設される。
【００２６】
各単位画素には共通電極ライン３１を介して共通電圧が印加される画素電極３４がカウンタ電極とオーバーラップするように形成される。
このような構成を有するフリンジ電界モード液晶表示装置は、図１に示しているフリンジ電界モード液晶表示装置と同じ動作メカニズムを有し、その製造方法は図４乃至図８、図９乃至図１３、図１４及び図１５に示している。ここで、図４乃至図８は図３に示しているＸ−Ｘ’線に沿う断面図であり、図９乃至図１３、図１４及び図１５は、各々図３に示しているＹ−Ｙ’線に沿う断面図である。
【００２７】
先ず、図４乃至図８を参照すると、本発明の実施例によるフリンジ電界モード液晶表示装置の製造方法中、第１のフォトリソグラフィ工程を説明すると、次の通りである。説明の便宜性のため、背面基板４１をゲートバスラインが形成されるゲート電極部Ａとカウンタ電極が形成されるカウンタ電極部Ｂと蓄積キャパシタ（Ｓｔｏｒａｇｅ Ｃａｐａｃｉｔｏｒ）電極が形成される蓄積キャパシタ部Ｃとに区分し、感光層（ｐｈｏｔｏｒｅｓｉｓｔ ｌａｙｅｒ）は、ポジティブ形（ｐｏｓｉｔｉｖｅ ｔｙｐｅ）と仮定する。
【００２８】
先ず、背面基板４１上にカウンタ電極用透明導電層４２及びゲートバスライン用金属層４３を逐次形成する。その際、ゲートバスライン用金属層４３は、タンタル、モリブデンタンタル、モリブデンタングステン等、ドライエッチング方法によりエッチングすることができる金属を使用する。
【００２９】
次に、ゲートバスライン用金属層４３上に第１の感光層４４を塗布し、第１のフォトマスクを使用して、露光工程を行う。第１のフォトマスク４５は、図５に示すように、背面基板４１のゲート電極部Ａに対応するＤ１領域と、背面基板４１の蓄積キャパシタ電極部Ｃに対応するＤ２領域と、背面基板４１のカウンタ電極部Ｂに対応するＥ領域と、Ｄ１領域及びＤ２領域の外側に各々位置するＦ１領域及びＦ２領域を有する。
【００３０】
ここで、Ｄ１領域及びＤ２領域は、走査光が通過できないように遮蔽されており、Ｆ１領域及びＦ２領域は走査光が通過できるように開放されている。そして、Ｅ領域は走査光が通過できる複数の開放部と走査光とが通過できない複数の閉鎖部を有しており、開放部と閉鎖部等は格子状を成している。
【００３１】
このような構成を有する第１のフォトマスク４５を使用して露光された第１の感光層４４を現像すると、第１のフォトマスク４５のＦ１領域及びＦ２領域に対応する感光層領域は全て除去され、第１のフォトマスク４５のＥ領域に対応する感光層領域は、部分的に除去されて厚さが薄くなる。
【００３２】
次に、図６に示すように、現像された第１の感光層４４ａを遮断層とし、ゲートバスライン用金属層４３をドライエッチング法によりパターニングする。ゲートバスライン用金属層４３のパターニングは、第１のフォトマスク４５のＦ１領域及びＦ２領域に対応するゲートバスライン用金属層領域は除去され、背面基板４１のゲート電極部Ａ及び蓄積キャパシタ電極部Ｃに対応するゲートバスライン用金属層領域は、そのまま維持され、背面基板４１のカウンタ電極部Ｂに対応するゲートバスライン用金属層領域は、部分的に除去されるように行われる。ここで、背面基板４１のカウンタ電極部Ｂに対応するゲートバスライン用金属層領域が部分的に除去できることは上部に感光層が残しているからである。
【００３３】
次に、図７に示すように、パターニングされたゲートバスライン用金属層４３を遮断層とし、カウンタ電極用透明導電層４２をエッチングする。カウンタ電極用透明導電層４２のエッチングは第１のフォトマスク４５のＦ１領域及びＦ２領域に対応するカウンタ電極用透明導電層領域は全て除去され、背面基板４１のゲート電極部Ａ、蓄積キャパシタ電極部Ｃ及びカウンタ電極Ｂに対応するカウンタ電極用透明導電層領域はそのまま維持されるように行われる。ここで、背面基板４１のカウンタ電極部Ｂに対応するカウンタ電極用透明導電層領域がそのまま維持できることは、上部にゲートバスライン用金属層４３が残しているからである。これにより、カウンタ電極４２ａが形成される。
【００３４】
次に、図８に示すように、背面基板４１のカウンタ電極部Ｂに対応するゲートバスライン用金属層領域をドライエッチング方法により除去する。これにより、ゲートバスライン４３ｂが形成される。
【００３５】
これにより、単一のフォトリソグラフィ工程を通じて、カウンタ電極４２ａとゲートバスライン４３ｂとが形成される。そして、第１のフォトリソグラフィ工程を通じて、カウンタ電極４２ａに接触する共通電極線と背面基板４１の周縁に位置するゲートパッドを形成することができる。
【００３６】
次に、図９乃至図１３を参照して、本発明の実施例によるフリンジ電界モード液晶表示装置の製造方法中、第２のフォトリソグラフィ工程を説明すると、次の通りである。
【００３７】
先ず、カウンタ電極４２ａとゲートバスライン４３ｂとが形成された背面基板上にゲート絶縁層５４、チャンネル用非晶質シリコン層５５、オーミックコンタクト用ドーピング半導体層５６及びソース／ドレイン電極用金属層５７を逐次形成する。その際、チャンネル用非晶質シリコン層５５及びオーミックコンタクト用ドーピング半導体層５６はＰＥ−ＣＶＤ方法により形成し、ソース／ドレイン電極用金属層５７はスパッタリング（Ｓｐｕｔｔｅｒｉｎｇ）方法により形成する。そして、ゲート絶縁層５４はＰＥ−ＣＶＤ方法により形成することができるが、ゲート絶縁層５４がシリコン酸化層である場合には、ＡＰ−ＣＶＤ方法により蒸着するの方が望ましい。
【００３８】
次に、ソース／ドレイン電極用金属層５７上に第２の感光層５８塗布し、第２のフォトマスク５９を使用して、露光工程を行う。第２のフォトマスクは、図９に示すように、背面基板４１の中、ソース電極及びドレイン電極が形成される領域に対応するＧ１領域及びＧ２領域と、Ｇ１領域とＧ２領域との間のＩ領域と、Ｇ１領域及びＧ２領域の外側に各々位置するＨ１領域及びＨ２領域を有する。ここで、Ｇ１領域及びＧ２領域は、走査光が通過できないように遮蔽されており、Ｈ１領域及びＨ２領域は走査光が通過できるように開放されている。そして、Ｉ領域は、走査光が通過できる複数の開放部と走査光が通過できない複数の閉鎖部を有しており、開放部と閉鎖部とは格子状を形成する。
【００３９】
このような構成を有する第２のフォトマスクを使用して露光された第２の感光層４８を現像すると、第２のフォトマスクのＨ１領域及びＨ２領域に対応する感光層領域は全て除去され、第２のフォトマスクのＩ領域に対応する感光層領域は部分的に除去される。
【００４０】
次に、図１０に示すように、現像された第２の感光層５８を遮断層とし、ソース／ドレイン電極用金属層５７をパターニングする。ソース／ドレイン電極用金属層５７のパターニングは、第２のフォトマスク５９のＨ１領域及びＨ２領域に対応するソース／ドレイン電極用金属層領域は全て除去され、Ｇ１領域、Ｇ２領域及びＩ領域に対応するソース／ドレイン電極用金属層領域は、そのまま維持されるように行われる。
【００４１】
次に、図１１に示すように、現像された第２の感光層５８及びパターニングされたソース／ドレイン電極用金属層５７ａを遮断層とし、オーミックコンタクト用ドーピング半導体層５６及びチャンネル用非晶質シリコン層５５をドライエッチング方法によりパターニングする。オーミックコンタクト用ドーピング半導体層５６及びチャンネル用非晶質シリコン層５５のパターニングは第２のフォトマスク５９のＨ１領域及びＨ２領域に対応するオーミックコンタクト用ドーピング半導体層領域及びチャンネル用非晶質シリコン層領域は、全て除去され、Ｇ１領域、Ｇ２領域及びＩ領域に対応するオーミックコンタクト用ドーピング半導体層領域及びチャンネル用非晶質シリコン層領域は、そのまま維持されるように行われる。これにより、薄膜トランジスタのチャンネル５５ａが形成される。そして、第２のフォトマスク５９のＩ領域に対応する感光層領域を除去する。
【００４２】
次に、図１２に示すように、残している第２の感光層５８ａを遮断層とし、ソース／ドレイン電極用金属層５７ａ中、第２のフォトマスク５９のＩ領域に対応する領域をウェットエッチング方法により除去する。これにより、薄膜トランジスタのソース電極及びドレイン電極が形成される。
【００４３】
次に、図１３に示すように、残している第２の感光層５８ａ及びソース／ドレイン電極用金属層５７ｂを遮断層とし、オーミックコンタクト用ドーピング半導体層５６ａ中、第２のフォトマスク５９のＩ領域に対応する領域をドライエッチング方法により除去する。これにより、ソース電極のオーミックコンタクト及びドレイン電極のオーミックコンタクトが形成される。そして、残している第２の感光層５８ａを除去する。
【００４４】
これにより、単一のフォトリソグラフィ工程を通じて、薄膜トランジスタのチャンネル５５ａ、ソース電極、ドレイン電極、ソース電極のオーミックコンタクト及びドレイン電極のオーミックコンタクトが形成される。そして、第２のフォトリソグラフィ工程を通じて、ゲートパッドと部分的に重ねるデータパッドを背面基板４１の周縁に形成することができる。
【００４５】
次に、図１４を参照して、本発明の実施例によるフリンジ電界モード液晶表示装置の製造方法中、第３のフォトリソグラフィ工程を説明すると、次の通りである。図１４は、本発明の実施例によるフリンジ電界モード液晶表示装置の製造方法中、第３のフォトリソグラフィ工程を説明するための断面図である。
【００４６】
図１４に示すように、ソース電極等が形成された背面基板４１上に保護層６８を形成する。そして、第３のフォトリソグラフィ工程を通じて、ドレイン電極の一部、データパッド（図示しない）及びゲートパッド（図示しない）が露出されるように保護層６８をパターニングする。その際、ドレイン電極の露出部分には、接触孔Ｊが形成される。第３のフォトリソグラフィ工程は、従来のフリンジ電界モード液晶表示装置の製造方法中、第５のフォトリソグラフィ工程と同じ方法により行われる。
【００４７】
終わりに、図１５を参照しながら本発明の実施例によるフリンジ電界モード液晶表示装置の製造方法中、第４のフォトリソグラフィ工程を説明すると、次の通りである。図１５は、本発明の実施例によるフリンジ電界モード液晶表示装置の製造方法中、第４のフォトリソグラフィ工程を説明するための断面図である。
【００４８】
図１５に示すように、ドレイン電極等が露出された保護層６８上にドレイン電極の露出部分、データパッド及びゲートパッドに接触するように透明導電層を形成する。そして、第４のフォトリソグラフィ工程を通じて、櫛形の画素電極７９が形成されるように、透明導電層をパターニングする。第４のフォトリソグラフィ工程は、従来のフリンジ電界モード液晶表示装置の製造方法中、第６のフォトリソグラフィ工程と同じ方法により行われる。
【００４９】
また、上述の実施例では、フリンジ電界モード液晶表示装置に本発明を適用して説明したが、他の横電界モード液晶表示装置に対して適用することもできることは言うまでもない。
【００５０】
尚、本発明は、本実施例に限られるものではない。本発明の趣旨から逸脱しない範囲内で多様に変更実施することが可能である。
【００５１】
【発明の効果】
上述のように、本発明の実施例による薄膜トランジスタ液晶表示装置の製造方法は、カウンタ電極とゲートバスラインを単一のフォトリソグラフィ工程を通じて形成し、薄膜トランジスタのチャンネル、ソース電極、ドレイン電極、ソース電極のオーミックコンタクト及びドレイン電極のオーミックコンタクトを単一のフォトリソグラフィ工程を通じて形成することにより、フォトリソグラフィ工程の回数が低減されることにより、製造時間及び製造コスとが低減され、収率が向上される。
【図面の簡単な説明】
【図１】従来の製造方法により製造されたフリンジ電界モード液晶表示装置の概略平面図である。
【図２】フリンジ電界モード液晶表示装置を製造する従来の方法を説明するための断面図である。
【図３】本発明の実施例による製造方法により製造したフリンジ電界モード液晶表示装置の概略平面図である。
【図４】本発明の実施例によるフリンジ電界モード液晶表示装置の製造方法中第１のフォトリソグラフィ工程を説明するための断面図である。
【図５】本発明の実施例によるフリンジ電界モード液晶表示装置の製造方法中第１のフォトリソグラフィ工程を説明するための断面図である。
【図６】本発明の実施例によるフリンジ電界モード液晶表示装置の製造方法中第１のフォトリソグラフィ工程を説明するための断面図である。
【図７】本発明の実施例によるフリンジ電界モード液晶表示装置の製造方法中第１のフォトリソグラフィ工程を説明するための断面図である。
【図８】本発明の実施例によるフリンジ電界モード液晶表示装置の製造方法中第１のフォトリソグラフィ工程を説明するための断面図である。
【図９】本発明の実施例によるフリンジ電界モード液晶表示装置の製造方法中第２のフォトリソグラフィ工程を説明するための断面図である。
【図１０】本発明の実施例によるフリンジ電界モード液晶表示装置の製造方法中第２のフォトリソグラフィ工程を説明するための断面図である。
【図１１】本発明の実施例によるフリンジ電界モード液晶表示装置の製造方法中第２のフォトリソグラフィ工程を説明するための断面図である。
【図１２】本発明の実施例によるフリンジ電界モード液晶表示装置の製造方法中第２のフォトリソグラフィ工程を説明するための断面図である。
【図１３】本発明の実施例によるフリンジ電界モード液晶表示装置の製造方法中第２のフォトリソグラフィ工程を説明するための断面図である。
【図１４】本発明の実施例によるフリンジ電界モード液晶表示装置の製造方法中第３のフォトリソグラフィ工程を説明するための断面図である。
【図１５】本発明の実施例によるフリンジ電界モード液晶表示装置の製造方法中第４のフォトリソグラフィ工程を説明するための断面図である。
【符号の説明】
３１ 共通電極ライン
３２ データバスライン
３３ ゲートバスライン
３４ 画素電極
４１ 背面基板
４２ カウンタ電極用透明導電層
４２ａ カウンタ電極
４３ ゲートバスライン用金属層
４３ｂ ゲートバスライン
４４ 第１の感光層
４４ａ 現像された第１の感光層
４５ 第１のフォトマスク
５４ ゲート絶縁層
５５ アモルファスシリコン層
５５ａ 薄膜トランジスタのチャンネル
５６、５６ａ オーミックコンタクト用ドーピング半導体層
５７、５７ａ ソース／ドレイン電極用金属層
５８、５８ａ 第２の感光層
５９ 第２のフォトマスク
６８ 保護層
７９ 画素電極
【発明が属する技術分野】
本発明は、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）液晶表示装置に関するもので、より詳細には、背面基板の表面に平行の水平成分を有する電界を液晶セルの内部に生成する画素電極及びカウンタ電極を有する薄膜トランジスタ液晶表示装置に関する。
【０００２】
【従来の技術】
一般に、薄膜トランジスタ液晶表示装置は、多数の単位画素と各単位画素に対応する薄膜トランジスタとを有しているので、高速応答特性及び陰極線管（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）に匹敵する高画質特性及び大型化が実現することができる。
【０００３】
かかる薄膜トランジスタ液晶表示装置は、初めは、背面基板の板面に垂直の電界が液晶セルに印加されるＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、または、ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モードにより製造された。しかし、ＴＮモード、または、ＳＴＮモードの液晶表示装置は、視野角特性が良くない。これの改善のため、横電界（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ ＩＰＳ）モード液晶表示装置が提案された。
【０００４】
横電界モード液晶表示装置は、背面基板の板面に平行の電界が液晶セルに印加され、このような平行電界が生成できるように、画素電極及びカウンタ電極は背面基板に相互平行に配設される。横電界モード液晶表示装置により視野角特性が改善される。しかし、横電界モード液晶表示装置において、画素電極及びカウンタ電極が不透明導電材質からなるので、開口率及び透過率が低くなる。このような問題を解決するため、フリンジ電界モード（Ｆｒｉｎｇｅ Ｆｉｅｌｄ ｍｏｄｅ）液晶モードが提案されている（大韓民国特許出願第９８−９２４３号）。
【０００５】
かかるフリンジ電界モード液晶表示装置を図１に示す。図１は従来の製造方法により製造されたフリンジ電界モード液晶表示装置の概略平面図である。
フリンジ電界モード液晶表示装置では、図１に示すように、背面基板１上にマトリクス状で配設されたゲートバスライン２とデータバスライン４により単位画素が区切られる。そして、ゲートバスライン２とデータバスライン４との交叉点の辺りには薄膜トランジスタが配設される。
【０００６】
各単位画素にはカウンタ電極５が四角プレート状により形成される。カウンタ電極５は透明導電物質からなる。このようなカウンタ電極５は蓄積キャパシタライン７（ｓｔｏｒａｇｅ ｃａｐａｃｉｔｏｒ ｌｉｎｅ）に連結され、持続的に共通信号が印加される。蓄積キャパシタライン７はゲートバスライン２に平行な第１の蓄積キャパシタ部７ａと第１の蓄積キャパシタ部７ａからデータバスライン４に平行に延ばされ、カウンタ電極５とデータバスライン４との間に配設される第２の蓄積キャパシタ部７ｂを含む。第１の蓄積キャパシタ部７ａとカウンタ電極５とは電気的に接触されている一方、第２の蓄積キャパシタ部７ｂとデータバスライン４とは電気的に絶縁されている。
【０００７】
各単位画素には画素電極９がカウンタ電極５とオーバラップするように透明導電材質からなり、ゲート絶縁層によりカウンタ電極５と絶縁される。画素電極９はデータバスライン４に平行な多数の櫛形電極部９ａと櫛形電極部９ａの一端を連結する電極バー９ｂを含む。櫛形電極部９ａの相互間は等間隔に配設され、電極バー９ｂは薄膜トランジスタのドレイン電極に接触されている。以上のように、両電極５、９は共に透明導電材質からなるので、高開口率が実現できる。
【０００８】
一方、前面基板（図示しない）は背面基板１と対向するように配設されている。前面基板と背面基板１との間の離隔距離は画素電極９とカウンタ電極５との間の離隔距離より大きく設定されている。
【０００９】
このような構成を有するフリンジ電界モード液晶表示装置は次のように動作する。
カウンタ電極５と画素電極９との間に電圧が印加されると、液晶セル内にはフリンジ電界が形成される。この際、前面基板と背面基板１との間の離隔距離はカウンタ電極５と画素電極９との間の距離より大きく設定されているので、フリンジ電界は垂直成分を含んで、両電極５、９の上部の全域に亘って形成される。このため、両電極５，９の上部にある液晶分子等が全て動作され、高透過率が実現できる。
【００１０】
上記のように動作するフリンジ電界モード液晶表示装置を製造する従来の方法を図２を参照して説明する。図２はフリンジ電界モード液晶表示装置を製造する従来の方法を説明するための断面図である。
【００１１】
先ず、背面基板１０上に透明導電層を形成する。そして、第１のフォトリソグラフィ工程を通じて、カウンタ電極１１が形成されるように透明導電層をパターニングする。
【００１２】
次に、カウンタ電極１１が形成された背面基板１０上にゲートバスライン用金属層を形成する。そして、第２のフォトリソグラフィ工程を通じて、示していないゲートバスライン、共通電極線及びゲートパッドを同時に形成する。その際、ゲートバスラインは一方向に延ばされ、共通電極線はカウンタ電極１１に接触され、ゲートパッドは背面基板１０の周縁に位置するように形成される。
【００１３】
次に、ゲートバスライン等が形成された背面基板１０上にゲート絶縁層１２、チャンネル用非晶質シリコン層（図示しない）及びオーミックコンタクト用ドーピング半導体層（図示しない）を逐次形成する。そして、第３のフォトリソグラフィ工程を通じて、薄膜トランジスタ領域が区切られるように、オーミックコンタクト用ドーピング半導体層及びチャンネル用非晶質シリコン層をパターニングする。
【００１４】
次に、薄膜トランジスタ領域が区切られた背面基板１０上にデータバスライン用金属層を形成する。そして、第４のフォトリソグラフィ工程を通じて、示していないソース電極、ドレイン電極、データバスライン及びデータパッドを形成する。その際、ソース電極及びドレイン電極は薄膜トランジスタ領域に形成され、データバスラインはゲートバスラインと交叉するように形成され、データパッドはゲートパッドと部分的に重なるように形成される。
【００１５】
次に、ソース電極等が形成された背面基板１０上に保護層１３を形成する。そして、第５のフォトリソグラフィ工程を通じて、ドレイン電極の一部、データパッド及びゲートパッドが露出されるように保護層１３をパターニングする。
【００１６】
終わりに、ドレイン電極等が露出された保護層１３上にドレイン電極の露出部分、データパッド及びゲートパッドに接触するように透明導電層を形成する。そして、第６のフォトリソグラフィ工程を通じて、櫛形の画素電極１４が形成されるように透明導電層をパターニングする。
【００１７】
未説明符号１５は、画素電極１４及び保護層１３の上部に形成された背面配向膜を、２０は、背面基板１０に対向する前面基板を、２１は、前面２０の背面に形成された前面配向膜を、２２は、両基板１０、２０間に充填される液晶を、Ｅ１及びＥ２は、カウンタ電極１１と画素電極１４との間に形成されたフリンジ電界を各々示す。
【００１８】
【発明が解決しようとする課題】
ところで、各フォトリソグラフィ工程は、レジスト塗布工程、露光工程、現像工程、エッチング工程、レジスト除去工程等、多数の細部工程を含み、各フォトリソグラフィ工程毎にフォトマスクを製造しなければならないので、製造コストを低減させ、かつ、収率を高めるためには、フォトリソグラフィ工程の回数を低減しなければならないという問題がある。
【００１９】
したがって、本発明は、上記従来の薄膜トランジスタ液晶表示装置の製造方法における問題点に鑑みてなされたものであって、フォトリソグラフィ工程を低減させることができる薄膜トランジスタ液晶表示装置の製造方法を提供することを目的とする。
【００２０】
【課題を解決するための手段】
上記目的を達成するためになされた、本発明の薄膜トランジスタ液晶表示装置の製造方法は、その表面に平行する水平成分を有する電界を前記液晶セルの内部に生成するように画素電極及びカウンタ電極とが形成された背面基板上にカウンタ電極用透明導電層とゲートバスライン用金属層とを逐次形成する。次に、前記蒸着されたゲートバスライン用金属層の上部に第１の感光層を形成する。次に、前記カウンタ電極が形成されるカウンタ電極領域の上部に位置する第１の感光層領域を他の部分より光量が少ない所定の走査光量にて部分的に露光するように前記第１の感光層を露光させる。次に、前記他の部分より光量が少ない所定の走査光量にて部分的に露光された第１の感光層領域の下部に位置するゲートバスライン用金属層領域が露出しないように、前記第１の感光層をパターニングする。次に、前記パターニングされた第１の感光層を遮断層（ｂａｒｒｉｅｒｌａｙｅｒ）とし、前記カウンタ電極領域及びゲートバスライン領域が区切られるように前記ゲートバスライン用金属層をパターニングする。次に、前記パターニングされたゲートバスライン用金属層を遮断層とし、前記カウンタ電極が形成されるように前記カウンタ電極用透明導電層をパターニングする。次に、前記パターニングされた第１の感光層を遮断層とし、前記ゲートバスラインが形成されるように前記ゲートバスライン用金属層をパターニングする。次に、前記ゲートバスラインが形成された背面基板上にゲート電極、ソース電極及びドレイン電極を有し、前記画素電極及びカウンタ電極間に所定の画像信号を印加する薄膜トランジスタを形成する。次に、前記薄膜トランジスタが形成された背面基板上に保護層を形成する。次に、前記保護層をパターニングして前記薄膜トランジスタのドレイン電極の一部を露出させる。次に、前記ドレイン電極が露出された背面基板上に画素電極用透明導電層を形成する。終わりに、前記画素電極用透明導電層をパターニングして前記画素電極を形成する。
【００２１】
ここで、前記第１の感光層を露光させるステップは、前記カウンタ電極が形成されるカウンタ電極領域の上部に位置する第１の感光層領域に対応するフォトマスク部分が開放領域と閉鎖領域とが格子状に形成されている第１のフォトマスクを使用することにより、前記カウンタ電極が形成されるカウンタ電極領域の上部に位置する第１の感光層領域が所定走査光に部分的に露出されるようにする。
【００２２】
そして、データパッド及びゲートパッドを共に形成することができるように、前記第１の感光層を露光させるステップにおいて、前記背面基板の周縁に位置するデータパッド及びゲートパッドが各々形成されるデータパッド領域及びゲートパッド領域が設けられるように露光させ、前記ゲートバスライン用金属層をパターニングするステップにおいて、前記ゲートバスラインと共に前記データパッド及びゲートパッドが形成されるように、前記ゲートバスライン用金属層をパターニングし、前記保護層をパターニングするステップにおいて、前記データパッド及びゲートパッドが露出されるように前記保護層をパターニングし、前記画素電極用透明導電層を形成するステップにおいて、前記露出されたデータパッド及びゲートパッドに接触されるように、画素電極用透明導電層を形成することができる。
【００２３】
また、フォトリソグラフィ工程の回数をより減らすために、前記薄膜トランジスタを形成するステップは、次に通り行うことができる。先ず、前記カウンタ電極及びゲートバスラインが形成された背面基板上にゲート絶縁層、チャンネル用非晶質シリコン層、オーミックコンタクト用ドーピング半導体層及びソース／ドレイン電極用金属層を逐次形成する。次に、前記蒸着されたソース／ドレイン電極用金属層の上部に第２の感光層を形成する。次に、前記ソース電極が形成されるソース電極領域と前記ドレイン電極が形成されるドレイン電極領域との間に位置するソース／ドレイン電極用金属層領域の上部に位置する第２の感光層領域を他の部分より光量が少ない所定の走査光量にて部分的に露光するように前記第２の感光層を露光させる。次に、前記他の部分より光量が少ない所定の走査光量にて部分的に露光された第２の感光層領域の下部に位置するソース／ドレイン電極用金属層領域が露出されないように、前記第２の感光層をパターニングする。次に、前記パターニングされた第２の感光層を遮断層とし、前記ソース電極領域及びドレイン電極領域が区切られるように、前記ソース／ドレイン電極用金属層をパターニングする。次に、前記パターニングされたソース／ドレイン電極用金属層を遮断層とし、前記ソース電極及びドレイン電極のオーミックコンタクトが形成されるオーミックコンタクト領域が区切られるように前記オーミックコンタクト用ドーピング半導体層をパターニングする。次に、前記パターニングされたオーミックコンタクト用ドーピング半導体層を遮断層とし、前記薄膜トランジスタのチャンネルが形成されるように、前記チャンネル用非晶質シリコン層をパターニングする。次に、前記パターニングされた第２の感光層を遮断層とし、前記ソース電極及びドレイン電極が形成されるように、前記ソース／ドレイン電極用金属層をパターニングする。終わりに、前記形成されたソース電極及びドレイン電極を遮断層とし、前記ソース電極及びドレイン電極のオーミックコンタクトが形成されるように前記オーミックコンタクト用ドーピング半導体層をパターニングする。
【００２４】
【発明の実施の形態】
次に、本発明にかかる薄膜トランジスタ液晶表示装置の製造方法の実施の形態の具体例を図面を参照しながら説明する。
【００２５】
図３は、本発明の実施例による製造方法により製造したフリンジ電界モード液晶表示装置の概略平面図である。
フリンジ電界モード液晶表示装置では、図３に示すように、背面基板上にマトリクス状に配設したゲートバスライン３３とデータバスライン３２とにより単位画素が区切られる。そして、ゲートバスライン３３とデータバスライン３２との交叉点の辺りに薄膜トランジスタが配設される。
【００２６】
各単位画素には共通電極ライン３１を介して共通電圧が印加される画素電極３４がカウンタ電極とオーバーラップするように形成される。
このような構成を有するフリンジ電界モード液晶表示装置は、図１に示しているフリンジ電界モード液晶表示装置と同じ動作メカニズムを有し、その製造方法は図４乃至図８、図９乃至図１３、図１４及び図１５に示している。ここで、図４乃至図８は図３に示しているＸ−Ｘ’線に沿う断面図であり、図９乃至図１３、図１４及び図１５は、各々図３に示しているＹ−Ｙ’線に沿う断面図である。
【００２７】
先ず、図４乃至図８を参照すると、本発明の実施例によるフリンジ電界モード液晶表示装置の製造方法中、第１のフォトリソグラフィ工程を説明すると、次の通りである。説明の便宜性のため、背面基板４１をゲートバスラインが形成されるゲート電極部Ａとカウンタ電極が形成されるカウンタ電極部Ｂと蓄積キャパシタ（Ｓｔｏｒａｇｅ Ｃａｐａｃｉｔｏｒ）電極が形成される蓄積キャパシタ部Ｃとに区分し、感光層（ｐｈｏｔｏｒｅｓｉｓｔ ｌａｙｅｒ）は、ポジティブ形（ｐｏｓｉｔｉｖｅ ｔｙｐｅ）と仮定する。
【００２８】
先ず、背面基板４１上にカウンタ電極用透明導電層４２及びゲートバスライン用金属層４３を逐次形成する。その際、ゲートバスライン用金属層４３は、タンタル、モリブデンタンタル、モリブデンタングステン等、ドライエッチング方法によりエッチングすることができる金属を使用する。
【００２９】
次に、ゲートバスライン用金属層４３上に第１の感光層４４を塗布し、第１のフォトマスクを使用して、露光工程を行う。第１のフォトマスク４５は、図５に示すように、背面基板４１のゲート電極部Ａに対応するＤ１領域と、背面基板４１の蓄積キャパシタ電極部Ｃに対応するＤ２領域と、背面基板４１のカウンタ電極部Ｂに対応するＥ領域と、Ｄ１領域及びＤ２領域の外側に各々位置するＦ１領域及びＦ２領域を有する。
【００３０】
ここで、Ｄ１領域及びＤ２領域は、走査光が通過できないように遮蔽されており、Ｆ１領域及びＦ２領域は走査光が通過できるように開放されている。そして、Ｅ領域は走査光が通過できる複数の開放部と走査光とが通過できない複数の閉鎖部を有しており、開放部と閉鎖部等は格子状を成している。
【００３１】
このような構成を有する第１のフォトマスク４５を使用して露光された第１の感光層４４を現像すると、第１のフォトマスク４５のＦ１領域及びＦ２領域に対応する感光層領域は全て除去され、第１のフォトマスク４５のＥ領域に対応する感光層領域は、部分的に除去されて厚さが薄くなる。
【００３２】
次に、図６に示すように、現像された第１の感光層４４ａを遮断層とし、ゲートバスライン用金属層４３をドライエッチング法によりパターニングする。ゲートバスライン用金属層４３のパターニングは、第１のフォトマスク４５のＦ１領域及びＦ２領域に対応するゲートバスライン用金属層領域は除去され、背面基板４１のゲート電極部Ａ及び蓄積キャパシタ電極部Ｃに対応するゲートバスライン用金属層領域は、そのまま維持され、背面基板４１のカウンタ電極部Ｂに対応するゲートバスライン用金属層領域は、部分的に除去されるように行われる。ここで、背面基板４１のカウンタ電極部Ｂに対応するゲートバスライン用金属層領域が部分的に除去できることは上部に感光層が残しているからである。
【００３３】
次に、図７に示すように、パターニングされたゲートバスライン用金属層４３を遮断層とし、カウンタ電極用透明導電層４２をエッチングする。カウンタ電極用透明導電層４２のエッチングは第１のフォトマスク４５のＦ１領域及びＦ２領域に対応するカウンタ電極用透明導電層領域は全て除去され、背面基板４１のゲート電極部Ａ、蓄積キャパシタ電極部Ｃ及びカウンタ電極Ｂに対応するカウンタ電極用透明導電層領域はそのまま維持されるように行われる。ここで、背面基板４１のカウンタ電極部Ｂに対応するカウンタ電極用透明導電層領域がそのまま維持できることは、上部にゲートバスライン用金属層４３が残しているからである。これにより、カウンタ電極４２ａが形成される。
【００３４】
次に、図８に示すように、背面基板４１のカウンタ電極部Ｂに対応するゲートバスライン用金属層領域をドライエッチング方法により除去する。これにより、ゲートバスライン４３ｂが形成される。
【００３５】
これにより、単一のフォトリソグラフィ工程を通じて、カウンタ電極４２ａとゲートバスライン４３ｂとが形成される。そして、第１のフォトリソグラフィ工程を通じて、カウンタ電極４２ａに接触する共通電極線と背面基板４１の周縁に位置するゲートパッドを形成することができる。
【００３６】
次に、図９乃至図１３を参照して、本発明の実施例によるフリンジ電界モード液晶表示装置の製造方法中、第２のフォトリソグラフィ工程を説明すると、次の通りである。
【００３７】
先ず、カウンタ電極４２ａとゲートバスライン４３ｂとが形成された背面基板上にゲート絶縁層５４、チャンネル用非晶質シリコン層５５、オーミックコンタクト用ドーピング半導体層５６及びソース／ドレイン電極用金属層５７を逐次形成する。その際、チャンネル用非晶質シリコン層５５及びオーミックコンタクト用ドーピング半導体層５６はＰＥ−ＣＶＤ方法により形成し、ソース／ドレイン電極用金属層５７はスパッタリング（Ｓｐｕｔｔｅｒｉｎｇ）方法により形成する。そして、ゲート絶縁層５４はＰＥ−ＣＶＤ方法により形成することができるが、ゲート絶縁層５４がシリコン酸化層である場合には、ＡＰ−ＣＶＤ方法により蒸着するの方が望ましい。
【００３８】
次に、ソース／ドレイン電極用金属層５７上に第２の感光層５８塗布し、第２のフォトマスク５９を使用して、露光工程を行う。第２のフォトマスクは、図９に示すように、背面基板４１の中、ソース電極及びドレイン電極が形成される領域に対応するＧ１領域及びＧ２領域と、Ｇ１領域とＧ２領域との間のＩ領域と、Ｇ１領域及びＧ２領域の外側に各々位置するＨ１領域及びＨ２領域を有する。ここで、Ｇ１領域及びＧ２領域は、走査光が通過できないように遮蔽されており、Ｈ１領域及びＨ２領域は走査光が通過できるように開放されている。そして、Ｉ領域は、走査光が通過できる複数の開放部と走査光が通過できない複数の閉鎖部を有しており、開放部と閉鎖部とは格子状を形成する。
【００３９】
このような構成を有する第２のフォトマスクを使用して露光された第２の感光層４８を現像すると、第２のフォトマスクのＨ１領域及びＨ２領域に対応する感光層領域は全て除去され、第２のフォトマスクのＩ領域に対応する感光層領域は部分的に除去される。
【００４０】
次に、図１０に示すように、現像された第２の感光層５８を遮断層とし、ソース／ドレイン電極用金属層５７をパターニングする。ソース／ドレイン電極用金属層５７のパターニングは、第２のフォトマスク５９のＨ１領域及びＨ２領域に対応するソース／ドレイン電極用金属層領域は全て除去され、Ｇ１領域、Ｇ２領域及びＩ領域に対応するソース／ドレイン電極用金属層領域は、そのまま維持されるように行われる。
【００４１】
次に、図１１に示すように、現像された第２の感光層５８及びパターニングされたソース／ドレイン電極用金属層５７ａを遮断層とし、オーミックコンタクト用ドーピング半導体層５６及びチャンネル用非晶質シリコン層５５をドライエッチング方法によりパターニングする。オーミックコンタクト用ドーピング半導体層５６及びチャンネル用非晶質シリコン層５５のパターニングは第２のフォトマスク５９のＨ１領域及びＨ２領域に対応するオーミックコンタクト用ドーピング半導体層領域及びチャンネル用非晶質シリコン層領域は、全て除去され、Ｇ１領域、Ｇ２領域及びＩ領域に対応するオーミックコンタクト用ドーピング半導体層領域及びチャンネル用非晶質シリコン層領域は、そのまま維持されるように行われる。これにより、薄膜トランジスタのチャンネル５５ａが形成される。そして、第２のフォトマスク５９のＩ領域に対応する感光層領域を除去する。
【００４２】
次に、図１２に示すように、残している第２の感光層５８ａを遮断層とし、ソース／ドレイン電極用金属層５７ａ中、第２のフォトマスク５９のＩ領域に対応する領域をウェットエッチング方法により除去する。これにより、薄膜トランジスタのソース電極及びドレイン電極が形成される。
【００４３】
次に、図１３に示すように、残している第２の感光層５８ａ及びソース／ドレイン電極用金属層５７ｂを遮断層とし、オーミックコンタクト用ドーピング半導体層５６ａ中、第２のフォトマスク５９のＩ領域に対応する領域をドライエッチング方法により除去する。これにより、ソース電極のオーミックコンタクト及びドレイン電極のオーミックコンタクトが形成される。そして、残している第２の感光層５８ａを除去する。
【００４４】
これにより、単一のフォトリソグラフィ工程を通じて、薄膜トランジスタのチャンネル５５ａ、ソース電極、ドレイン電極、ソース電極のオーミックコンタクト及びドレイン電極のオーミックコンタクトが形成される。そして、第２のフォトリソグラフィ工程を通じて、ゲートパッドと部分的に重ねるデータパッドを背面基板４１の周縁に形成することができる。
【００４５】
次に、図１４を参照して、本発明の実施例によるフリンジ電界モード液晶表示装置の製造方法中、第３のフォトリソグラフィ工程を説明すると、次の通りである。図１４は、本発明の実施例によるフリンジ電界モード液晶表示装置の製造方法中、第３のフォトリソグラフィ工程を説明するための断面図である。
【００４６】
図１４に示すように、ソース電極等が形成された背面基板４１上に保護層６８を形成する。そして、第３のフォトリソグラフィ工程を通じて、ドレイン電極の一部、データパッド（図示しない）及びゲートパッド（図示しない）が露出されるように保護層６８をパターニングする。その際、ドレイン電極の露出部分には、接触孔Ｊが形成される。第３のフォトリソグラフィ工程は、従来のフリンジ電界モード液晶表示装置の製造方法中、第５のフォトリソグラフィ工程と同じ方法により行われる。
【００４７】
終わりに、図１５を参照しながら本発明の実施例によるフリンジ電界モード液晶表示装置の製造方法中、第４のフォトリソグラフィ工程を説明すると、次の通りである。図１５は、本発明の実施例によるフリンジ電界モード液晶表示装置の製造方法中、第４のフォトリソグラフィ工程を説明するための断面図である。
【００４８】
図１５に示すように、ドレイン電極等が露出された保護層６８上にドレイン電極の露出部分、データパッド及びゲートパッドに接触するように透明導電層を形成する。そして、第４のフォトリソグラフィ工程を通じて、櫛形の画素電極７９が形成されるように、透明導電層をパターニングする。第４のフォトリソグラフィ工程は、従来のフリンジ電界モード液晶表示装置の製造方法中、第６のフォトリソグラフィ工程と同じ方法により行われる。
【００４９】
また、上述の実施例では、フリンジ電界モード液晶表示装置に本発明を適用して説明したが、他の横電界モード液晶表示装置に対して適用することもできることは言うまでもない。
【００５０】
尚、本発明は、本実施例に限られるものではない。本発明の趣旨から逸脱しない範囲内で多様に変更実施することが可能である。
【００５１】
【発明の効果】
上述のように、本発明の実施例による薄膜トランジスタ液晶表示装置の製造方法は、カウンタ電極とゲートバスラインを単一のフォトリソグラフィ工程を通じて形成し、薄膜トランジスタのチャンネル、ソース電極、ドレイン電極、ソース電極のオーミックコンタクト及びドレイン電極のオーミックコンタクトを単一のフォトリソグラフィ工程を通じて形成することにより、フォトリソグラフィ工程の回数が低減されることにより、製造時間及び製造コスとが低減され、収率が向上される。
【図面の簡単な説明】
【図１】従来の製造方法により製造されたフリンジ電界モード液晶表示装置の概略平面図である。
【図２】フリンジ電界モード液晶表示装置を製造する従来の方法を説明するための断面図である。
【図３】本発明の実施例による製造方法により製造したフリンジ電界モード液晶表示装置の概略平面図である。
【図４】本発明の実施例によるフリンジ電界モード液晶表示装置の製造方法中第１のフォトリソグラフィ工程を説明するための断面図である。
【図５】本発明の実施例によるフリンジ電界モード液晶表示装置の製造方法中第１のフォトリソグラフィ工程を説明するための断面図である。
【図６】本発明の実施例によるフリンジ電界モード液晶表示装置の製造方法中第１のフォトリソグラフィ工程を説明するための断面図である。
【図７】本発明の実施例によるフリンジ電界モード液晶表示装置の製造方法中第１のフォトリソグラフィ工程を説明するための断面図である。
【図８】本発明の実施例によるフリンジ電界モード液晶表示装置の製造方法中第１のフォトリソグラフィ工程を説明するための断面図である。
【図９】本発明の実施例によるフリンジ電界モード液晶表示装置の製造方法中第２のフォトリソグラフィ工程を説明するための断面図である。
【図１０】本発明の実施例によるフリンジ電界モード液晶表示装置の製造方法中第２のフォトリソグラフィ工程を説明するための断面図である。
【図１１】本発明の実施例によるフリンジ電界モード液晶表示装置の製造方法中第２のフォトリソグラフィ工程を説明するための断面図である。
【図１２】本発明の実施例によるフリンジ電界モード液晶表示装置の製造方法中第２のフォトリソグラフィ工程を説明するための断面図である。
【図１３】本発明の実施例によるフリンジ電界モード液晶表示装置の製造方法中第２のフォトリソグラフィ工程を説明するための断面図である。
【図１４】本発明の実施例によるフリンジ電界モード液晶表示装置の製造方法中第３のフォトリソグラフィ工程を説明するための断面図である。
【図１５】本発明の実施例によるフリンジ電界モード液晶表示装置の製造方法中第４のフォトリソグラフィ工程を説明するための断面図である。
【符号の説明】
３１ 共通電極ライン
３２ データバスライン
３３ ゲートバスライン
３４ 画素電極
４１ 背面基板
４２ カウンタ電極用透明導電層
４２ａ カウンタ電極
４３ ゲートバスライン用金属層
４３ｂ ゲートバスライン
４４ 第１の感光層
４４ａ 現像された第１の感光層
４５ 第１のフォトマスク
５４ ゲート絶縁層
５５ アモルファスシリコン層
５５ａ 薄膜トランジスタのチャンネル
５６、５６ａ オーミックコンタクト用ドーピング半導体層
５７、５７ａ ソース／ドレイン電極用金属層
５８、５８ａ 第２の感光層
５９ 第２のフォトマスク
６８ 保護層
７９ 画素電極
Claims (9)
- 液晶セルを介して相互対向する背面基板及び前面基板と前記背面基板上に形成され、背面基板の表面に平行する水平成分を有する電界を前記液晶セルの内部に生成する画素電極及びカウンタ電極とゲート電極、ソース電極及びドレイン電極を備え、前記画素電極及びカウンタ電極間に所定の画像信号を印加する薄膜トランジスタを有する薄膜トランジスタ液晶表示装置の製造方法において、
前記背面基板上にカウンタ電極用透明導電層とゲートバスライン用金属層とを逐次形成するステップと、
蒸着された前記ゲートバスライン用金属層の上部に第１の感光層を形成するステップと、
前記カウンタ電極が形成されたカウンタ電極領域の上部に位置する第１の感光層領域を他の部分より光量が少ない所定の走査光（ｓｃａｎｎｉｎｇ ｌｉｇｈｔ）量にて部分的に露光するように前記第１の感光層を露光させるステップと、
前記他の部分より光量が少ない所定の走査光量にて部分的に露光された第１の感光層領域の下部に位置するゲートバスライン用金属層領域が露出しないように前記第１の感光層をパターニングするステップと、
前記パターニングされた第１の感光層を遮断層とし、前記カウンタ電極領域及びゲートバスライン領域が区切られるように前記ゲートバスライン用金属層をパターニングするステップと、
前記パターニングされたゲートバスライン用金属層を遮断層とし、前記カウンタ電極が形成されるように前記カウンタ電極用透明導電層をパターニングするステップと、
前記パターニングされた第１の感光層を遮断層とし、前記ゲートバスラインが形成されるように前記ゲートバスライン用金属層をパターニングするステップと、
前記ゲートバスラインが形成された背面基板上に薄膜トランジスタを形成するステップと、
前記薄膜トランジスタが形成された背面基板上に保護層を形成するステップと、
前記保護層をパターニングして前記薄膜トランジスタのドレイン電極の一部を露出させるステップと、
前記ドレイン電極が露出された背面基板上に画素電極用透明導電層を形成するステップと、
前記画素電極用透明導電層をパターニングして前記画素電極を形成するステップとを含むことを特徴とする薄膜トランジスタ液晶表示装置の製造方法。 - 前記画素電極用透明導電層はＩＴＯ金属層であることを特徴とする請求項１記載の薄膜トランジスタ液晶表示装置の製造方法。
- 前記ゲートバスライン用金属層は、ドライエッチング方法によりパターニングされる金属層であることを特徴とする請求項１記載の薄膜トランジスタ液晶表示装置の製造方法。
- 前記第１の感光層を露光させるステップは、前記カウンタ電極が形成されるカウンタ電極領域の上部に位置する第１の感光層領域に対応するフォトマスク部分が開放領域と閉鎖領域とが格子状に形成されている第１のフォトマスクを使用することを特徴とする請求項１記載の薄膜トランジスタ液晶表示装置の製造方法。
- 前記第１の感光層を露光させるステップは、前記背面基板の周縁に位置するデータパッド及びゲートパッドが各々形成されるデータパッド領域及びゲートパッド領域が設けられるように露光させ、
前記ゲートバスライン用金属層をパターニングするステップは、前記ゲートバスラインと共に前記データパッド及びゲートパッドが形成されるように前記ゲートバスライン用金属層をパターニングし、
前記保護層をパターニングするステップは、前記データパッド及びゲートパッドが露出するように前記保護層をパターニングし、
前記画素電極用透明導電層を形成するステップは、前記露出されたデータパッド及びゲートパッドに接触するように画素電極用透明導電層を形成することを特徴とする請求項１記載の薄膜トランジスタ液晶表示装置の製造方法。 - 前記薄膜トランジスタを形成するステップは、前記カウンタ電極及びゲートバスラインが形成された背面基板上にゲート絶縁層、チャンネル用非晶質シリコン層、オーミックコンタクト用ドーピング半導体層及びソース／ドレイン電極用金属層を逐次形成するステップと、
前記蒸着されたソース／ドレイン電極用金属層の上部に第２の感光層を形成するステップと、
前記ソース電極が形成されるソース電極領域と前記ドレイン電極が形成されるドレイン電極領域との間に位置するソース／ドレイン電極用金属層領域の上部に位置する第２の感光層領域を他の部分より光量が少ない所定の走査光量にて部分的に露光するように前記第２の感光層を露光させるステップと、
前記他の部分より光量が少ない所定の走査光量にて部分的に露光された第２の感光層領域の下部に位置するソース／ドレイン電極用金属層領域が露出されないように、前記第２の感光層をパターニングするステップと、
パターニングされた前記第２の感光層を遮断層として、前記ソース電極領域及びドレイン電極領域が区切られるように前記ソース／ドレイン電極用金属層をパターニングするステップと、
パターニングされた前記ソース／ドレイン電極用金属層を遮断層として、前記ソース電極及びドレイン電極のオーミックコンタクト（ｏｈｍｉｃｃｏｎｔａｃｔ）が形成されるオーミックコンタクト領域が区切られるように、前記オーミックコンタクト用ドーピング半導体層をパターニングするステップと、
パターニングされた前記オーミックコンタクト用ドーピング半導体層を遮断層とし、前記薄膜トランジスタのチャンネルが形成されるように、前記チャンネル用非晶質シリコン層をパターニングするステップと、
パターニングされた前記第２の感光層を遮断層として、前記ソース電極及びドレイン電極が形成されるように前記ソース／ドレイン電極用金属層をパターニングするステップと、
形成された前記ソース電極及びドレイン電極を遮断層とし、前記ソース電極及びドレイン電極のオーミックコンタクトが形成されるように前記オーミックコンタクト用ドーピング半導体層をパターニングするステップとを含むことを特徴とする請求項１記載の薄膜トランジスタ液晶表示装置の製造方法。 - 前記第２の感光層を露光させるステップは、前記ソース電極が形成されるソース電極領域と前記ドレイン電極が形成されるドレイン電極領域との間に位置するソース／ドレイン電極用金属層領域の上部に位置する第２の感光層領域に対応するフォトマスク部分が開放領域と閉鎖領域とが格子状に形成されている第２のフォトマスクを使用することを特徴とする請求項６記載の薄膜トランジスタ液晶表示装置の製造方法。
- 前記ゲート絶縁層、チャンネル用非晶質シリコン層及びオーミックコンタクト用ドーピング半導体層はＰＥ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ）−ＣＶＤ方法により形成されることを特徴とする請求項６記載の薄膜トランジスタ液晶表示装置の製造方法。
- 前記ゲート絶縁層はＡＰ（Ａｔｍｏｓｐｈｅｒｉｃ Ｐｒｅｓｓｕｒｅ）−ＣＶＤ方法により蒸着されるシリコン酸化層であることを特徴とする請求項６記載の薄膜トランジスタ液晶表示装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0064383A KR100500684B1 (ko) | 1999-12-29 | 1999-12-29 | ４-마스크 공정을 이용한 액정 디스플레이의 제조 방법 |
| KR1999/P64383 | 1999-12-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001228493A JP2001228493A (ja) | 2001-08-24 |
| JP3876430B2 true JP3876430B2 (ja) | 2007-01-31 |
Family
ID=19631682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000393453A Expired - Lifetime JP3876430B2 (ja) | 1999-12-29 | 2000-12-25 | 薄膜トランジスタ液晶表示装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6335148B2 (ja) |
| JP (1) | JP3876430B2 (ja) |
| KR (1) | KR100500684B1 (ja) |
| TW (1) | TW515102B (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3186701B2 (ja) * | 1998-07-13 | 2001-07-11 | 日本電気株式会社 | 半導体装置 |
| JP2002141512A (ja) * | 2000-11-06 | 2002-05-17 | Advanced Display Inc | 薄膜のパターニング方法およびそれを用いたｔｆｔアレイ基板およびその製造方法 |
| KR100413668B1 (ko) * | 2001-03-29 | 2003-12-31 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| SE523309E (sv) * | 2001-06-15 | 2009-10-26 | Replisaurus Technologies Ab | Metod, elektrod och apparat för att skapa mikro- och nanostrukturer i ledande material genom mönstring med masterelektrod och elektrolyt |
| JP4305811B2 (ja) * | 2001-10-15 | 2009-07-29 | 株式会社日立製作所 | 液晶表示装置、画像表示装置およびその製造方法 |
| KR100886241B1 (ko) * | 2002-09-10 | 2009-02-27 | 엘지디스플레이 주식회사 | 액정표시소자의 제조방법 |
| US20070031321A1 (en) * | 2003-06-23 | 2007-02-08 | Alvarez Daniel Jr | Apparatus and method for purification of corrosive gas streams |
| KR100968566B1 (ko) * | 2003-07-24 | 2010-07-08 | 삼성전자주식회사 | 액정 표시 장치 및 이에 포함된 표시판의 제조 방법 |
| KR101107245B1 (ko) * | 2004-12-24 | 2012-01-25 | 엘지디스플레이 주식회사 | 수평 전계 박막 트랜지스터 기판 및 그 제조 방법 |
| KR101125254B1 (ko) * | 2004-12-31 | 2012-03-21 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법과, 그를 이용한 액정 패널 및 그 제조 방법 |
| KR101107265B1 (ko) * | 2004-12-31 | 2012-01-19 | 엘지디스플레이 주식회사 | 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법 |
| KR101146444B1 (ko) * | 2005-06-24 | 2012-05-18 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 모드 액정표시장치 제조방법 |
| KR101127836B1 (ko) * | 2005-06-30 | 2012-03-21 | 엘지디스플레이 주식회사 | 박막트랜지스터 기판의 제조 방법 |
| JP2007310334A (ja) * | 2006-05-19 | 2007-11-29 | Mikuni Denshi Kk | ハーフトーン露光法を用いた液晶表示装置の製造法 |
| TWI321362B (en) * | 2007-02-16 | 2010-03-01 | Au Optronics Corp | Semiconductor structures and fabrication method thereof |
| KR100958640B1 (ko) | 2008-06-09 | 2010-05-20 | 삼성모바일디스플레이주식회사 | 커패시터와 박막 트랜지스터를 갖는 기판, 이를 구비한평판 디스플레이 장치 및 상기 커패시터와 박막트랜지스터를 갖는 기판의 제조방법 |
| CN103472694B (zh) * | 2013-09-26 | 2016-05-04 | 京东方科技集团股份有限公司 | 光刻胶的去除方法、曝光装置以及显示基板的制造方法 |
| CN103995409A (zh) * | 2014-05-29 | 2014-08-20 | 京东方科技集团股份有限公司 | 阵列基板配线及其制造、修复方法以及阵列基板、显示面板、显示装置 |
| KR102341644B1 (ko) | 2015-08-04 | 2021-12-21 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 제조방법 |
| EP3607398B1 (en) * | 2017-04-01 | 2022-01-12 | BOE Technology Group Co., Ltd. | Array substrate, liquid crystal display panel and liquid crystal display apparatus |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4231811A (en) * | 1979-09-13 | 1980-11-04 | Intel Corporation | Variable thickness self-aligned photoresist process |
| JP2530990B2 (ja) * | 1992-10-15 | 1996-09-04 | 富士通株式会社 | 薄膜トランジスタ・マトリクスの製造方法 |
| KR100259611B1 (ko) * | 1997-07-02 | 2000-06-15 | 구본준 | 액정표시장치의 기판 및 그 액정표시장치의 기판의 제조방법 |
| KR100293433B1 (ko) * | 1997-09-04 | 2001-08-07 | 구본준, 론 위라하디락사 | 복합전계방식액정표시소자 |
| US6255130B1 (en) * | 1998-11-19 | 2001-07-03 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and a method for manufacturing the same |
| KR100325079B1 (ko) * | 1999-12-22 | 2002-03-02 | 주식회사 현대 디스플레이 테크놀로지 | 고개구율 및 고투과율 액정표시장치의 제조방법 |
| KR100322968B1 (ko) * | 1999-12-22 | 2002-02-02 | 주식회사 현대 디스플레이 테크놀로지 | 프린지 필드 구동 액정 표시 장치의 제조방법 |
| KR100322970B1 (ko) * | 1999-12-24 | 2002-02-02 | 주식회사 현대 디스플레이 테크놀로지 | 프린지 필드 구동 액정표시 장치의 제조방법 |
-
1999
- 1999-12-29 KR KR10-1999-0064383A patent/KR100500684B1/ko active IP Right Grant
-
2000
- 2000-12-19 US US09/740,497 patent/US6335148B2/en not_active Expired - Lifetime
- 2000-12-19 TW TW089127184A patent/TW515102B/zh not_active IP Right Cessation
- 2000-12-25 JP JP2000393453A patent/JP3876430B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001228493A (ja) | 2001-08-24 |
| TW515102B (en) | 2002-12-21 |
| KR100500684B1 (ko) | 2005-07-12 |
| KR20010061841A (ko) | 2001-07-07 |
| US6335148B2 (en) | 2002-01-01 |
| US20010006765A1 (en) | 2001-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3876430B2 (ja) | 薄膜トランジスタ液晶表示装置の製造方法 | |
| KR101905757B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| US7651899B2 (en) | Fabricating method for thin film transistor array substrate and thin film transistor array substrate using the same | |
| US7279370B2 (en) | Thin film transistor array substrate and method of fabricating the same | |
| JP2003021845A (ja) | フリンジフィールドスイッチング液晶表示装置及びその製造方法 | |
| US20060290864A1 (en) | Horizontal electric field switching liquid crystal display device and fabricating method thereof | |
| JP2003140189A (ja) | 液晶ディスプレイ装置用アレー基板及びその製造方法 | |
| US7064347B2 (en) | Thin film transistor substrate for display device and fabricating method thereof | |
| JP2000347220A (ja) | 液晶表示装置の製造方法 | |
| WO2016141682A1 (zh) | 阵列基板和显示装置 | |
| US6486934B2 (en) | Method for manufacturing fringe field switching mode liquid crystal display device | |
| KR100322968B1 (ko) | 프린지 필드 구동 액정 표시 장치의 제조방법 | |
| CN108231850B (zh) | 阵列基板及其制备方法、显示面板 | |
| US6717631B2 (en) | Array substrate for use in LCD device | |
| US7612838B2 (en) | Thin film transistor array substrate, liquid crystal display panel having the same, and method of manufacturing thin film transistor array substrate and liquid crystal display panel | |
| US7289180B2 (en) | Liquid crystal display device of a horizontal electric field applying type comprising a storage capacitor substantially parallel to the data line and fabricating method thereof | |
| US5015597A (en) | Process for the production of an inverted structure, active matrix display screen | |
| TWI490615B (zh) | 用於邊緣電場切換模式液晶顯示裝置的陣列基板及其製造方法 | |
| KR100475111B1 (ko) | 액정표시장치의 제조방법 | |
| KR20050060963A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
| KR100674236B1 (ko) | 프린지필드구동 액정표시장치의 제조방법 | |
| KR101792878B1 (ko) | 횡전계 방식 액정표시장치용 어레이기판 제조방법 | |
| JPH08262491A (ja) | 液晶表示素子およびその製造方法 | |
| JP3860269B2 (ja) | Ｔｆｔアレイ基板の製造方法 | |
| KR100904268B1 (ko) | 액정표시소자 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051017 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060522 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060529 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060821 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060919 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061020 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3876430 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091110 Year of fee payment: 3 |
|
| S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091110 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131110 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |