KR20010061841A - ４ 마스크 공정에 의한 액정 디스플레이의 제조 방법 - Google Patents

４ 마스크 공정에 의한 액정 디스플레이의 제조 방법 Download PDF

Info

Publication number
KR20010061841A
KR20010061841A KR1019990064383A KR19990064383A KR20010061841A KR 20010061841 A KR20010061841 A KR 20010061841A KR 1019990064383 A KR1019990064383 A KR 1019990064383A KR 19990064383 A KR19990064383 A KR 19990064383A KR 20010061841 A KR20010061841 A KR 20010061841A
Authority
KR
South Korea
Prior art keywords
mask
layer
liquid crystal
crystal display
bus line
Prior art date
Application number
KR1019990064383A
Other languages
English (en)
Other versions
KR100500684B1 (ko
Inventor
이석열
전정목
이승민
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR10-1999-0064383A priority Critical patent/KR100500684B1/ko
Priority to US09/740,497 priority patent/US6335148B2/en
Priority to TW089127184A priority patent/TW515102B/zh
Priority to JP2000393453A priority patent/JP3876430B2/ja
Publication of KR20010061841A publication Critical patent/KR20010061841A/ko
Application granted granted Critical
Publication of KR100500684B1 publication Critical patent/KR100500684B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막 트랜지스터 액정 디스플레이의 제조 방법에 있어서, 4 개의 마스크를 사용하여 액정 디스플레이를 제조하는 방법에 관한 것이다.
본 발명의 액정 디스플레이의 제조 방법은 투명한 하부 기판 상에 카운터 전극용 투명 전도막과 게이트 버스 라인용 금속막을 증착하는 단계와, 제 1 마스크를 이용하여 상기 투명 전도막과 게이트 버스 라인용 금속막을 소정 부분 패터닝하여 카운터 전극 및 게이트 버스 라인을 형성하는 단계와, 상기 결과물 상에 게이트 절연막과 비정질 실리콘층, 도핑된 반도체층 및 소오스/드레인 전극용 금속막을 순차적으로 적층하는 단계와, 제 2 마스크를 이용하여 상기 소오스/드레인 전극용 금속막, 도핑된 반도체층, 및 비정질 실리콘층을 소정 부분 식각하여 박막 트랜지스터 영역 및 소오스/드레인 영역을 형성하는 단계와, 상기 기판 상부에 보호막을 형성하는 단계와, 제 3 마스크를 이용하여 상기 드레인 전극의 소정 부분을 오픈시킴과 동시에, 데이터 패드 및 게이트 패드 부분을 오픈시키는 단계와, 상기 보호막 상부에 노출된 드레인 전극 및 패드 부분들과 접촉되는 투명 전도막을 형성하는 단계와, 제 4 마스크를 이용하여 상기 투명 전도막을 소정 부분 패터닝하여 화소 전극을 형성하는 단계를 포함한다.

Description

４ 마스크 공정에 의한 액정 디스플레이의 제조 방법{METHOD OF FABRICATING LIQUID CRYSTAL DISPLAY WITH 4 MASK}
본 발명은 박막 트랜지스터 액정 디스플레이(Thin Film Transistor Liquid Crystal Display: TFT-LCD)의 제조 방법에 관한 것으로, 보다 구체적으로는 4 개의 마스크 만으로 액정 디스플레이를 제조할 수 있는 방법에 관한 것이다.
액티브 매트릭스(Active Matrix) 액정 디스플레이는 응답 특성이 우수하고, 높은 화소 수에 적합한 잇점을 갖고 있기 때문에, 음극선관(Cathode Ray Tube: CRT)에 필적할 만한 디스플레이 장치의 고화질화 및 대형화 등을 실현할 수 있다.
상기와 같은 액정 디스플레이는 그 구동 방식으로서, 기판면에 대하여 수직 방향의 전계가 인가되는 TN(Twisted Nematic) 방식 및 STN(Super Twisted Nematic)방식이 주로 채택되었다. 그런데, 상기 TN 및 STN 방식의 액정 디스플레이는 시야각이 좁다는 단점이 있기 때문에, 횡 전계 방식(In Plane Switching mode: IPS)의 액정 디스플레이가 상기 TN 및 STN 방식의 액정 디스플레이의 좁은 시야각을 개선하기 위하여 제안되었다.
상기 횡 전계 방식 액정 디스플레이는 액정 분자를 구동시키기 위한 화소 전극과 카운터 전극이 동일 기판에 서로 평행하게 배열된 구조를 가지며, 기판 면에 대하여 횡으로 전계가 형성된다. 이러한, 횡 전계 방식 액정 디스플레이는 상기 TN 및 STN 방식 액정 디스플레이 보다 시야각이 넓다는 장점은 있지만, 상기 화소 전극 및 카운터 전극이 불투명 금속막으로 형성되는 것으로 인하여 개구율 및 투과율의 개선에 한계가 있다.
따라서, 프린지 필드 스위칭 방식(Fringe Field Switching mode: FFS mode)의 액정 디스플레이가 상기 횡 전계 방식(IPS)의 액정 디스플레이가 갖는 개구율 및 투과율의 한계를 개선하기 위하여 제안되었는데, 이에 대하여 대한민국 특허 출원 제 98-9243 호로 출원되었다.
이러한 고개구율 및 고투과율을 갖는 프린지 필드 스위칭 방식의 액정 디스플레이를 도 1에 도시하였다.
도 1을 참조하면, 하부 기판(1) 상에는 게이트 버스 라인(2) 및 데이터 버스 라인(4)이 교차되도록 배열되어 단위 화소를 한정하고, 게이트 버스 라인(2)과 데이터 버스 라인(4)의 교차점 부근에는 박막 트랜지스터(TFT)가 배치된다.
카운터 전극(5)은 투명한 도전체로서, 단위 화소별로 형성되고, 사각 플레이트 형상으로 형성된다. 이러한 카운터 전극(5)은 보조 용량선(7)과 접촉되어 지속적으로 공통 신호를 인가받는다. 보조 용량선(7)은 게이트 버스 라인(2)과 평행하면서 카운터 전극(5)의 소정 부분과 접촉되는 제 1 보조 용량 부분(7a)과, 상기 제 1 보조 용량 부분(7a)으로부터 데이터 버스 라인(4)과 평행하게 연장되면서 카운터 전극(5)과 데이터 버스 라인(4) 사이에 각각 배치되는 제 2 보조 용량 부분(7b)을 포함한다. 이때, 제 2 보조 용량 부분(7b)은 데이타 버스 라인(4)과는 절연된다.
화소 전극(9)은 카운터 전극(5)과 오버랩되도록 단위 화소 공간 각각에 형성된다. 화소 전극(9)는 데이터 버스 라인(4)과 평행하면서 등간격으로 형성된 빗살 형태의 전극부(9a)와, 상기 빗살 형태의 전극부(9a)의 일단을 연결하면서 박막 트랜지스터(TFT)의 드레인 전극과 접촉되는 전극바(9b)를 포함한다. 이러한 화소 전극(9)은 투명 도전체로 형성되며, 카운터 전극(5)과 화소 전극(9)은 게이트 절연막을 사이에 두고 절연되어 있다.
한편, 도면에는 도시되지 않았지만, 하부 기판(1)과 대향하는 상부 기판은 화소 전극(9)과 카운터 전극(5)과의 거리 보다 큰 폭으로 대향, 대치된다.
이러한 구성을 갖는 고개구율 및 고투과율 액정 표시 장치는 다음과 같이 동작한다.
카운터 전극(5)과 화소 전극(9) 사이에 전계가 형성되면, 카운터 전극(5)과 화소 전극(9) 사이의 거리 보다 상부와 하부 기판 간의 거리가 더 크기 때문에, 두 전극 사이에는 수직 성분을 포함하는 프린지 필드(fringe field)가 형성된다. 이 프린지 필드는 카운터 전극(5) 및 화소 전극(9)의 상부 전역에 미치기 때문에, 전극 상부에 있는 액정 분자들을 모두 동작시킨다. 이에 따라, 고개구율 및 고투과율을 실현할 수 있다.
상기와 같은 프린지 필드 방식의 액정 디스플레이의 종래의 제조 방법을 도 2에 도시된 단면도를 참조하여 설명하면 다음과 같다.
먼저, 투명한 하부 절연 기판(10)상에 투명 전도막을 증착하고, 소정 부분을 패터닝하여 카운터 전극(11)을 형성한다.(제 1 마스크 단계)
그리고 나서, 상기 카운터 전극(11)이 형성된 하부 절연 기판(10) 상에 일방향으로 연장된 게이트 버스 라인(도시되지 않음)과, 상기 카운터 전극(11)과 콘택되는 공통 전극선(도시되지 않음) 및 하부 절연 기판(10) 외곽에 게이트 패드(도시되지 않음)를 동시에 형성한다.(제 2 마스크 단계)
상기 결과물 상에 게이트 절연막(12)과 비정질 실리콘층(도시되지 않음) 및 도핑된 반도체층(도시되지 않음)을 순차적으로 적층한다음, 도핑된 반도체층과 비정질 실리콘층을 소정 부분 식각하여, 박막 트랜지스터 영역을 한정한다.(제 3 마스크 단계)
그 후에, 상기 기판(10) 결과물 상에 데이터 버스 라인용 금속막을 증착한다음, 소정 부분 식각하여 상기 박막 트랜지스터 영역에 소오스, 드레인 전극(도시되지 않음)을 형성하고, 상기 게이트 버스 라인과 교차되도록 데이터 버스 라인(도시되지 않음)을 형성함과 동시에 상기 게이트 패드가 형성된 부분에 게이트 패드의 소정 부분만을 덮도록 데이터 패드(도시되지 않음)를 형성한다.(제 4 마스크 단계)
그리고 나서, 상기 하부 기판(10) 상부에 보호막(13)을 형성하고, 상기 드레인 전극의 소정 부분을 오픈시킴과 동시에, 데이터 패드 및 게이트 패드 부분을 오픈시킨다.(제 5 마스크 단계)
마지막으로, 상기 노출된 드레인 전극 및 패드 부분들과 콘택되면서, 상기 보호막 상부에 투명 전도막을 형성하고, 이 투명 전도막을 소정 부분 패터닝하여 빗살 형태의 화소 전극(14)을 형성한다.(제 6 마스크 단계)
상기에서 설명되지 않은 도면 부호 15는 화소 전극(14) 및 보호막(13) 상부에 형성되는 하부 배향막을 나타내고, 20은 상기 투명 기판(10)과 대향하는 상부 투명 절연 기판을 나타내며, 21은 상부 절연 기판(20)의 배면에 형성된 상부 배향막을 나타내고, 22는 절연 기판 사이에 충진되는 액정을 나타내며, E1과 E2는 카운터 전극(11)과 화소 전극(14) 사이에 형성되는 전계를 나타낸다.
상기와 같은 프린지 필드 스위칭 방식을 사용하여 고개구율 및 고투과율을 만족시킬 수 있는 액정 디스플레이의 하부 기판 구조물을 형성하는 데에는 상술한 바와 같이 6번의 마스크 공정이 요구된다.
이 때, 상기 마스크 공정이라 함은 공지된 포토리소그라피(Photo Lithography) 공정으로서, 그 자체 공정 만으로도 레지스트 도포 공정, 노광 공정, 현상 공정, 식각 공정, 레지스트 제거 공정을 포함한다. 이에 따라, 한 번의 마스크 공정을 진행하는데 장시간이 소요된다. 그리고, 기판에 패턴을 형성하기 위한 상기 마스크는 그 제작 비용이 상당히 많이 드는 문제가 있다.
이로 인하여, 6 번의 마스크 공정을 포함하는 고개구율 및 고투과율 액정 디스플레이를 제조하는데 매우 긴 시간이 요구되고, 제조 비용이 상승하게 되어 수율이 저하된다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 4 번의 마스크 공정 만으로 액정 디스플레이를 제조할 수 있는 방법을 제공하는데 그 목적이 있다.
도 1은 프린지 필드 스위칭 방식을 사용하는 액정 디스플레이의 레이 아웃,
도 2는 상기 도 1의 액정 디스플레이 제조 방법을 설명하기 위한 단면도,
도 3은 본 발명의 실시예에 따른 프린지 필드 스위칭 방식을 사용하는 액정 디스플레이의 개략적인 평면도,
도 4a 내지 도 4e는 본 발명의 일 실시예에 따른 제 1 마스크 단계를 나타내기 위한 각 공정별 단면도,
도 5a 내지 도 5e는 본 발명의 일 실시예에 따른 제 2 마스크 단계를 나타내기 위한 각 공정별 단면도,
도 6 및 도 7은 본 발명의 일 실시예에 따른 제 3 및 제 4 마스크 단계를 나타내기 위한 각 공정별 단면도.
(도면의 주요 부분에 대한 부호의 명칭)
1, 10, 41, 51: 하부 기판 2, 33: 게이트 버스 라인
4, 32: 데이터 버스 라인 5, 11: 카운터 전극
7: 보조 용량선 9, 14, 34, 79: 화소 전극
12, 54: 게이트 절연막 13, 68: 보호막
31: 공통 전극 42: 카운터 전극용 투명 전도막
43: 게이트 버스 라인용 금속막 44, 58: 감광막
45, 59: 포토 마스크 55: 비정질 실리콘층
56: 도핑된 반도체층 57: 소오스/드레인 전극용 금속막
TFT: 박막 트랜지스터
A: 게이트 전극부 B: 화소 전극부
C: 보조 용량부 D1, D2, G1, G2: 차단부
E, I: 중간부 F1, F2, H1, H2: 투과부
J: 콘택홀
상기한 목적을 달성하기 위하여, 본 발명의 일실시예에 따른 액정 디스플레이 제조 방법은 카운터 전극과 화소 전극 사이에 형성된 프린지 필드에 의하여 동작하는 고개구율 및 고투과율을 갖는 액정 디스플레이의 제조방법으로서, 투명한 하부 기판 상에 카운터 전극용 투명 전도막과 게이트 버스 라인용 금속막을 증착하고, 소정 부분을 패터닝하여 카운터 전극 및 게이트 버스 라인을 형성하는 제 1 마스크 단계와, 상기 결과물 상에 게이트 절연막과 비정질 실리콘층, 도핑된 반도체층 및 소오스/드레인 전극용 금속막을 순차적으로 적층한다음, 도핑된 반도체층과 비정질 실리콘층, 그리고 소오스/드레인 전극용 금속막을 소정 부분 식각하여 박막 트랜지스터 영역 및 소오스/드레인 영역을 한정하는 제 2 마스크 단계와, 기판 상부에 보호막을 형성하고, 상기 드레인 전극의 소정 부분을 오픈시킴과 동시에, 데이터 패드 및 게이트 패드 부분을 오픈시키는 제 3 마스크 단계와, 상기 노출된 드레인 전극 및 패드 부분들과 접촉되면서, 상기 보호막 상부에 투명 전도막을 형성하고, 이 투명 전도막을 소정 부분 패터닝하여 화소 전극을 형성하는 제 4 마스크 단계를 포함하는 것을 특징으로 한다.
상기 제 1 및 제 2 마스크 단계는 광이 완전히 투과할 수 있도록 오픈된 투과부와, 광이 투과되지 않도록 폐쇄된 차단부와, 주사된 광의 일부만이 투과되도록 격자 형태의 오픈 영역으로 형성된 중간부를 포함하는 마스크를 이용하는 것을 특징으로 한다.
상기 제 1 마스크 단계에서 투명 전도막은 ITO(Indium Tin Oxide)로 형성하는 것을 특징으로 한다.
상기 제 1 마스크 단계에서 게이트 버스 라인용 금속막은 탄탈륨(Ta), 몰리브덴 텅스텐(MoW), 몰리브덴 탄탈륨(MoTa) 등의 금속을 사용하는 것을 특징으로 한다.
상기 제 1 마스크 단계는 게이트 버스 라인에 해당하는 부분을 차단부로 하고, 카운터 전극에 해당하는 부분을 중간부로 하여 마스크를 형성하는 것을 특징으로 한다.
상기 제 2 마스크 단계에서, 게이트 절연막과 비정질 실리콘층, 도핑된 반도체층은 PE-CVD(Plasma Enhanced Chemical Vapor Deposition) 방법으로 증착하는 것을 특징으로 한다.
상기 제 2 마스크 단계에서, 게이트 절연막을 실리콘 산화막(SiO2)으로 사용하는 경우에는 AP-CVD(Atmospheric Pressure Chemical Vapor Deposition) 방법으로 증착하는 것을 특징으로 한다.
상기 제 2 마스크 단계는 소오스 전극과 드레인 전극에 해당하는 부분을 차단부로 하고, 상기 소오스 전극과 드레인 전극 사이의 반도체 층 영역을 중간부로 하여 마스크를 형성하는 것을 특징으로 한다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
본 발명은 노광되는 광이 차단없이 투과되는 투과부와, 광이 모두 차단되는 차단부, 그리고 광의 일부만이 투과되는 중간부를 포함하는 구조로 마스크를 제작하여, 카운터 전극과 게이트 버스 라인을 하나의 마스크 공정으로 형성하고, 박막 트랜지스터 영역과 소오스/드레인 영역을 하나의 마스크 공정으로 형성한다.
도 3은 본 발명의 실시예에 따른 액정 디스플레이의 제조 방법을 설명하기 위하여, 액정 디스플레이 하부 기판의 레이 아웃을 개략적으로 나타낸 도면이다. 도 1을 참조하면, 하부 기판 상에는 게이트 버스 라인(33) 및 데이터 버스 라인(32)이 교차되고, 게이트 버스 라인(33)과 데이터 버스 라인(32)의 교차점 부근에는 박막 트랜지스터(TFT)가 배치된다. 공통 전극(31)을 통하여 공통 전압을 인가받는 화소 전극(34)은 카운터 전극과 오버랩되도록 단위 화소 공간 각각에 형성된다.
본 발명의 일실시예에 따라, 4 개의 마스크를 사용하여 상기와 같은 구조의 박막 트랜지스터 액정 디스플레이를 제조하는 방법을 설명하기 위한 각 공정별 단면도를 도 4a 내지 도 4e, 그리고, 도 5a 내지 도 5e, 도 6, 도 7에 차례로 도시하였다.
여기에서, 도 4a 내지 도 4e는 제 1 마스크 단계이고, 도 5a 내지 도 5e는 제 2 마스크 단계이며, 도 6과 도 7은 각각 제 3, 제 4 마스크 단계를 나타내기 위한 도면이다. 그리고, 도 4a 내지 도 4e는 도 3의 X-X' 선을 따라 절단한 단면을나타내고, 도 5a 내지 도 5e, 그리고 도 6 과 도 7은 Y-Y' 선을 따라 절단한 단면을 나타낸다.
먼저, 도 4a 내지 도 4e를 참조하여 제 1 마스크 단계를 설명하면 다음과 같다.
게이트 버스 라인을 형성하기 위한 게이트 전극부(A)와, 카운터 전극이 형성되는 카운터 전극부(B), 스토리지 커패시터(Storage Capacitor)가 형성되는 보조 용량부(B)로 이루어지는 투명한 하부 절연 기판(41)상에 카운터 전극으로 사용되는 투명 전도막(42) 및 상기 투명 전도막(42)의 일방향으로 연장된 게이트 버스 라인용 금속막(43)을 형성한다. 상기 금속막(43)은 탄탈륨이나, 몰리브덴 탄탄륨 또는 몰리브덴 텅스텐 등 건식 식각 방법으로 식각될 수 있는 금속을 사용한다.
그리고 나서, 상기 게이트 버스 라인용 금속막(43) 상부에 감광막을 도포하고, 포토 마스크를 이용하여 노광 과정을 실시한다.
이 때, 상기 포토 마스크는 도 4b에 도시된 바와 같이, 게이트 전극부(A)와 보조 용량부(C)는 광이 투과되지 않도록 차단부(D1, D2)를 형성하고, 화소 전극부(B)는 일정 간격을 갖고 오픈되도록 하여 주사되는 광의 일부분만이 투과되도록 중간부(E)를 형성한다. 그리고, 상기 차단부(D1, D2) 외측 부분은 광이 모두 투과될 수 있는 투과부(F1, F2)로 형성한다.
상기와 같은 구조의 포토 마스크(45)를 이용하여 노광 공정을 진행하면, 투과부(F1, F2)에 해당하는 감광막은 모두 제거되고, 중간부(E)에 해당하는 감광막은 일부만 제거되고 일부는 남게 된다.
그 후에, 도 4c에 도시된 바와 같이, 상기 감광막(44)을 차단막으로 하여 건식 방법으로 식각하면, 투과부(F1, F2)의 금속막은 모두 제거되고, 중간부(E)에 해당하는 화소 전극부(B의 금속막은 상부에 남아있던 감광막으로 인하여 완전히 제거되지 않고, 일부가 남게 된다. 그리고, 차단부(D1, D2)에 해당하는 게이트 전극부(A)와 보조 용량부(C)의 상부에 형성된 금속막과 감광막은 식각되지 않고 남는다.
그 후에, 도 4d에 도시된 바와 같이, 카운터 전극용 투명 전도막(42)을 식각하면, 투과부(F1, F2)에 상당하는 부분은 모두 제거되지만, 화소 전극부(B)의 투명 전도막은 상부에 남아있는 금속막에 의하여 식각되지 않는다.
그리고 나서, 도 4e에 도시된 바와 같이 식각되지 않고 남은 화소 전극부(B)의 금속막을 건식 식각 방법을 사용하여 제거함으로써, 카운터 전극(42a)과 게이트 버스 라인(43b)를 완성한다.
결국, 종래의 2 번의 마스크 공정을 수행하여 카운터 전극과 게이트 버스 라인을 형성하던 것을, 하나의 마스크 공정으로 완성함으로써 마스크 공정 단계를 줄일 수 있다.
다음으로, 박막 트랜지스터 영역과 소오스/드레인 영역을 한정하기 위한 제 2 마스크 단계를 도 3의 Y-Y' 선을 따라 절단한 도 5a 내지 도 5e의 단면도로 설명한다.
먼저, 도 5a 에 도시된 바와 같이 제 1 마스크 단계를 거쳐서 카운터 전극(42a)과 게이트 버스 라인(43b)이 형성된 절연 기판(41) 상에 게이트절연막(54)과 비정질 실리콘층(55), 도핑된 반도체층(56) 및 소오스/드레인 전극용 금속막(57)을 순차적으로 적층한 다음, 리소그라피 공정을 진행한다.
이 때, 상기 게이트 절연막(54)과 비정질 실리콘층(55), 도핑된 반도체층(56)은 PE-CVD 방법으로 증착하는데, 게이트 절연막(54)을 실리콘 산화막으로 형성하는 경우에는 AP-CVD 방법으로 증착하는 것이 바람직하다. 그리고, 소오스/드레인 전극용 금속막(57)은 스퍼터링(Sputtering) 방법으로 연속적으로 증착한다.
이 경우에도 제 1 마스크 단계와 마찬가지로, 차단부(G1, G2), 투과부(H1, H2), 중간부(I)를 포함하는 포토 마스크(59)를 제작하는데, 소오스 전극과 드레인 전극이 형성될 부분에 광이 투과되지 않도록 차단부(G1, G2)를 형성하고, 상기 소오스 전극에 해당하는 차단부(G1)와 드레인 전극에 해당하는 차단부(G2) 사이의 부분은 일정 간격으로 패턴을 형성하여 주사되는 광의 일부분 만이 투과되도록 중간부(I)를 형성한다. 그리고, 상기 차단부(G1, G2)의 바깥 부분(H1, H2)은 광이 모두 투과되도록 오픈시켜서 형성한다.
상기와 같은 구조의 포토 마스크(59)를 사용하여 노광 공정을 진행하면, 소오스/드레인 전극용 금속막(57) 상부의 감광막에서 투과부(H1, H2)의 감광막은 모두 제거되고, 차단부(G1, G2)의 감광막은 제거되지 않으며, 중간부(I)에 해당하는 감광막은 일부만 제거되고 일부는 남게된다.
그 후에, 상기 감광막 패턴(58)을 배리어막으로 하여 리소그라피 공정을 진행하면, 도 5b에 도시된 바와 같이 투과부(H1, H2)에 해당하는 금속막이 식각되는데, 중간부(I)에 해당하는 화소 전극부(B)는 기판 상에 남아있는 감광막으로 인하여 금속막이 식각되지 않는다.
다음으로, 도 5c에 도시된 바와 같이, 박막 트랜지스터 영역을 한정하기 위하여 건식 식각을 진행하면, 투과부(H1, H2)에 해당하는 도핑된 반도체층(56)과 비정질 실리콘층(55), 그리고, 화소 전극부(B)에 남아있던 감광막이 제거된다. 이 때에도, 차단부(G1, G2)에 해당하는 감광막은 제거되지 않고, 소오스/드레인 전극용 금속막(57a)의 상부에 남아있게 된다.
그리고 나서, 도 5d에 도시된 바와 같이, 소오스/드레인 영역을 한정하기 위하여 남아있는 감광막 패턴(58)을 배리어 막으로 하여 화소 전극부(B)의 금속막(57a)을 습식 식각 방법으로 제거한다.
그런 다음에, 도 5e에 도시된 바와 같이 건식 식각 방법으로 화소 전극부(B)의 도핑된 반도체층(56a)을 제거하여 박막 트랜지스터의 채널층을 형성하고, 남아있는 감광막(58a)을 제거한다.
도 6은 제 3 마스크 단계를 나타내기 위한 단면도이다. 도 6을 참조하면, 상기에서 설명한 제 2 마스크 단계를 거친 후의 결과물 상부에 보호막(68)을 형성하고, 드레인 전극의 소정 부분을 오픈시켜서 콘택홀(J)을 형성한다.
상기 제 3 마스크 단계는 종래의 6 마스크 공정에서 제 5 마스크 단계와 동일한 과정으로 이루어진다.
도 7은 마지막 제 4 마스크 단계를 나타내는 단면도인데, 노출된 드레인 전극 및 패드 부분들과 콘택되면서, 상기 보호막(68) 상부에 투명 전도막을 형성하고, 이 투명 전도막을 소정 부분 패터닝하여 화소 전극(79)을 형성한다. 이 때의, 제 4 마스크 단계는 6 마스크 공정에서 제 6 마스크 단계와 동일하게 이루어진다.
결국, 상기에서 설명한 바와 같이 카운터 전극과 게이트 버스 라인을 형성하는 공정을 하나의 마스크를 사용하여 완성하고, 박막 트랜지스터 영역과 소오스/드레인 영역을 한정하는 공정을 하나의 마스크를 사용하여 완성함으로써, 전체적으로 2 개의 마스크 공정을 줄일 수 있게 된다.
이처럼, 투과부와 차단부, 중간부로 이루어지는 포토 마스크를 적용하여 리소그라피 공정을 줄이는 방법에 대하여, 상기에서는 프린지 필드 스위칭 방식의 액정 디스플레이에 적용한 경우를 예로 들어 설명하였으나, 그 이외에 횡 전계 방식의 액정 디스플레이, 또는 메모리 소자의 제조 공정 등 포토 마스크를 이용한 리소그라피 공정을 적용하는 모든 공정에도 적용이 가능하다.
이상에서 자세히 설명한 바와 같이 본 발명의 액정 디스플레이 제조 방법에 따르면, 마스크를 사용하는 공정 수를 줄임으로써 제조 공정에 소요되는 시간을 절감하고, 제조 비용 및 장비의 운용에 요구되는 비용을 줄일 수 있어서, 제품의 경쟁력을 향상시킬 수 있다.
이하, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (9)

  1. 투명한 하부 기판 상에 카운터 전극용 투명 전도막과 게이트 버스 라인용 금속막을 증착하는 단계;
    제 1 마스크를 이용하여 상기 투명 전도막과 게이트 버스 라인용 금속막을 소정 부분 패터닝하여 카운터 전극 및 게이트 버스 라인을 형성하는 단계;
    상기 결과물 상에 게이트 절연막과 비정질 실리콘층, 도핑된 반도체층 및 소오스/드레인 전극용 금속막을 순차적으로 적층하는 단계;
    제 2 마스크를 이용하여 상기 소오스/드레인 전극용 금속막, 도핑된 반도체층, 및 비정질 실리콘층을 소정 부분 식각하여 박막 트랜지스터 영역 및 소오스/드레인 영역을 형성하는 단계;
    상기 기판 상부에 보호막을 형성하는 단계;
    제 3 마스크를 이용하여 상기 드레인 전극의 소정 부분을 오픈시킴과 동시에, 데이터 패드 및 게이트 패드 부분을 오픈시키는 단계;
    상기 보호막 상부에 노출된 드레인 전극 및 패드 부분들과 접촉되는 투명 전도막을 형성하는 단계; 및
    제 4 마스크를 이용하여 상기 투명 전도막을 소정 부분 패터닝하여 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정 디스플레이의 제조 방법.
  2. 제 1 항에 있어서, 상기 투명 전도막은
    ITO 금속막으로 형성하는 것을 특징으로 하는 액정 디스플레이 제조 방법.
  3. 제 1 항에 있어서, 상기 게이트 버스 라인용 금속막은
    탄탈륨(Ta), 몰리브덴 텅스텐(MoW), 몰리브덴 탄탈륨(MoTa) 등, 건식 식각 방법에 의하여 식각되는 금속을 사용하는 것을 특징으로 하는 액정 디스플레이 제조 방법.
  4. 제 1 항에 있어서, 상기 카운터 전극 및 게이트 버스 라인을 형성하는 단계는
    광이 완전히 투과될 수 있도록 오픈된 투과부와,
    광이 투과되지 않도록 폐쇄된 차단부와,
    주사된 광의 일부 만이 투과되도록 격자 형태의 오픈 영역으로 형성된 중간부를 포함하는 포토 마스크를 사용하는 것을 특징으로 하는 액정 디스플레이 제조 방법.
  5. 제 4 항에 있어서, 상기 포토 마스크는
    게이트 버스 라인에 해당하는 부분을 차단부로 하고,
    카운터 전극에 해당하는 부분을 중간부로 하며,
    게이트 버스 라인에 해당하는 영역의 바깥쪽 부분을 투과부로 하여 형성하는 것을 특징으로 하는 액정 디스플레이 제조 방법.
  6. 제 1 항에 있어서, 상기 게이트 절연막과 비정질 실리콘층, 도핑된 반도체층은
    PE-CVD 방법으로 증착하는 것을 특징으로 하는 액정 디스플레이 제조 방법.
  7. 제 6 항에 있어서, 상기 게이트 절연막은
    실리콘 산화막을 사용하는 경우에는 AP-CVD 방법으로 증착하는 것을 특징으로 하는 액정 디스플레이 제조 방법.
  8. 제 1 항에 있어서, 상기 박막 트랜지스터 영역 및 소오스/드레인 영역을 형성하는 단계는
    광이 완전히 투과될 수 있도록 오픈된 투과부와,
    광이 투과되지 않도록 폐쇄된 차단부와,
    주사된 광의 일부 만이 투과되도록 격자 형태의 오픈 영역으로 형성된 중간부를 포함하는 포토 마스크를 사용하는 것을 특징으로 하는 액정 디스플레이 제조 방법.
  9. 제 8 항에 있어서, 상기 포토 마스크는
    소오스 전극과 드레인 전극에 해당하는 부분을 차단부로 하고,
    상기 소오스 전극과 드레인 전극 사이의 반도체 층 영역을 중간부로 하며,
    상기 차단부 바깥 부분을 투과부로 하여 형성하는 것을 특징으로 하는 액정 디스플레이 제조 방법.
KR10-1999-0064383A 1999-12-29 1999-12-29 ４-마스크 공정을 이용한 액정 디스플레이의 제조 방법 KR100500684B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-1999-0064383A KR100500684B1 (ko) 1999-12-29 1999-12-29 ４-마스크 공정을 이용한 액정 디스플레이의 제조 방법
US09/740,497 US6335148B2 (en) 1999-12-29 2000-12-19 Method for manufacturing TFT LCD device
TW089127184A TW515102B (en) 1999-12-29 2000-12-19 Method for manufacturing TFT LCD device
JP2000393453A JP3876430B2 (ja) 1999-12-29 2000-12-25 薄膜トランジスタ液晶表示装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0064383A KR100500684B1 (ko) 1999-12-29 1999-12-29 ４-마스크 공정을 이용한 액정 디스플레이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20010061841A true KR20010061841A (ko) 2001-07-07
KR100500684B1 KR100500684B1 (ko) 2005-07-12

Family

ID=19631682

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0064383A KR100500684B1 (ko) 1999-12-29 1999-12-29 ４-마스크 공정을 이용한 액정 디스플레이의 제조 방법

Country Status (4)

Country Link
US (1) US6335148B2 (ko)
JP (1) JP3876430B2 (ko)
KR (1) KR100500684B1 (ko)
TW (1) TW515102B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100886241B1 (ko) * 2002-09-10 2009-02-27 엘지디스플레이 주식회사 액정표시소자의 제조방법
KR101146444B1 (ko) * 2005-06-24 2012-05-18 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치 제조방법
US8704235B2 (en) 2008-06-09 2014-04-22 Samsung Display Co., Ltd. Semiconductor circuit having capacitor and thin film transistor, flat panel display including the semiconductor circuit, and method of manufacturing the semiconductor circuit

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3186701B2 (ja) * 1998-07-13 2001-07-11 日本電気株式会社 半導体装置
JP2002141512A (ja) * 2000-11-06 2002-05-17 Advanced Display Inc 薄膜のパターニング方法およびそれを用いたｔｆｔアレイ基板およびその製造方法
KR100413668B1 (ko) * 2001-03-29 2003-12-31 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
SE523309E (sv) * 2001-06-15 2010-03-02 Replisaurus Technologies Ab Metod, elektrod och apparat för att skapa mikro- och nanostrukturer i ledande material genom mönstring med masterelektrod och elektrolyt
JP4305811B2 (ja) 2001-10-15 2009-07-29 株式会社日立製作所 液晶表示装置、画像表示装置およびその製造方法
WO2005000449A1 (en) * 2003-06-23 2005-01-06 Entegris, Inc. Apparatus and method for purification of corrosive gas streams
KR100968566B1 (ko) * 2003-07-24 2010-07-08 삼성전자주식회사 액정 표시 장치 및 이에 포함된 표시판의 제조 방법
KR101107245B1 (ko) * 2004-12-24 2012-01-25 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101107265B1 (ko) 2004-12-31 2012-01-19 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법
KR101125254B1 (ko) * 2004-12-31 2012-03-21 엘지디스플레이 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법과, 그를 이용한 액정 패널 및 그 제조 방법
KR101127836B1 (ko) * 2005-06-30 2012-03-21 엘지디스플레이 주식회사 박막트랜지스터 기판의 제조 방법
JP2007310334A (ja) 2006-05-19 2007-11-29 Mikuni Denshi Kk ハーフトーン露光法を用いた液晶表示装置の製造法
TWI321362B (en) * 2007-02-16 2010-03-01 Au Optronics Corp Semiconductor structures and fabrication method thereof
CN103472694B (zh) * 2013-09-26 2016-05-04 京东方科技集团股份有限公司 光刻胶的去除方法、曝光装置以及显示基板的制造方法
CN103995409A (zh) * 2014-05-29 2014-08-20 京东方科技集团股份有限公司 阵列基板配线及其制造、修复方法以及阵列基板、显示面板、显示装置
KR102341644B1 (ko) 2015-08-04 2021-12-21 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조방법
US20200249534A1 (en) * 2017-04-01 2020-08-06 Boe Technology Group Co., Ltd. Array substrate, liquid crystal display panel and liquid crystal display apparatus

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4231811A (en) * 1979-09-13 1980-11-04 Intel Corporation Variable thickness self-aligned photoresist process
JP2530990B2 (ja) * 1992-10-15 1996-09-04 富士通株式会社 薄膜トランジスタ・マトリクスの製造方法
KR100259611B1 (ko) * 1997-07-02 2000-06-15 구본준 액정표시장치의 기판 및 그 액정표시장치의 기판의 제조방법
KR100293433B1 (ko) * 1997-09-04 2001-08-07 구본준, 론 위라하디락사 복합전계방식액정표시소자
US6255130B1 (en) * 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
KR100325079B1 (ko) * 1999-12-22 2002-03-02 주식회사 현대 디스플레이 테크놀로지 고개구율 및 고투과율 액정표시장치의 제조방법
KR100322968B1 (ko) * 1999-12-22 2002-02-02 주식회사 현대 디스플레이 테크놀로지 프린지 필드 구동 액정 표시 장치의 제조방법
KR100322970B1 (ko) * 1999-12-24 2002-02-02 주식회사 현대 디스플레이 테크놀로지 프린지 필드 구동 액정표시 장치의 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100886241B1 (ko) * 2002-09-10 2009-02-27 엘지디스플레이 주식회사 액정표시소자의 제조방법
KR101146444B1 (ko) * 2005-06-24 2012-05-18 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치 제조방법
US8704235B2 (en) 2008-06-09 2014-04-22 Samsung Display Co., Ltd. Semiconductor circuit having capacitor and thin film transistor, flat panel display including the semiconductor circuit, and method of manufacturing the semiconductor circuit

Also Published As

Publication number Publication date
JP2001228493A (ja) 2001-08-24
JP3876430B2 (ja) 2007-01-31
KR100500684B1 (ko) 2005-07-12
TW515102B (en) 2002-12-21
US20010006765A1 (en) 2001-07-05
US6335148B2 (en) 2002-01-01

Similar Documents

Publication Publication Date Title
US7518666B2 (en) Liquid crystal display device and fabricating method thereof
US7632692B2 (en) Liquid crystal display, thin film transistor array panel therefor, and manufacturing method thereof
KR20010061841A (ko) ４ 마스크 공정에 의한 액정 디스플레이의 제조 방법
US6403980B1 (en) Thin film transistor array panel for liquid crystal display
KR100868771B1 (ko) 액정표시장치
US8199301B2 (en) Horizontal electric field switching liquid crystal display device
KR100325079B1 (ko) 고개구율 및 고투과율 액정표시장치의 제조방법
US6362032B1 (en) Method for manufacturing fringe field switching mode liquid crystal display
US8830437B2 (en) Method of fabricating liquid crystal display of horizontal electronic field applying type
KR101515382B1 (ko) 박막 트랜지스터 표시판
KR100322968B1 (ko) 프린지 필드 구동 액정 표시 장치의 제조방법
KR100322970B1 (ko) 프린지 필드 구동 액정표시 장치의 제조방법
JP2001324727A (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
KR100519372B1 (ko) 액정표시장치 및 그 제조방법
KR101174429B1 (ko) 박막 트랜지스터 기판과 그 제조방법 및 이를 포함한 액정표시 장치
KR20000039794A (ko) 고개구율 및 고투과율 액정표시장치의 제조방법
KR20130028642A (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR100551725B1 (ko) 고개구율 및 고투과율 액정표시장치의 제조방법
KR20080074356A (ko) 표시 기판 및 이의 제조 방법
KR20040025450A (ko) 액정표시장치용 어레이 기판 제조방법
KR20020064021A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100915237B1 (ko) 박막 트랜지스터 표시판의 제조 방법 및 이를 위한 마스크
KR20050069383A (ko) 횡전계방식 액정표시소자 및 그 제조방법
KR20040078225A (ko) 박막 트랜지스터 표시판의 제조 방법 및 이를 위한 마스크

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130612

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140624

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150617

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170621

Year of fee payment: 13