JP2008242491A - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP2008242491A
JP2008242491A JP2008149055A JP2008149055A JP2008242491A JP 2008242491 A JP2008242491 A JP 2008242491A JP 2008149055 A JP2008149055 A JP 2008149055A JP 2008149055 A JP2008149055 A JP 2008149055A JP 2008242491 A JP2008242491 A JP 2008242491A
Authority
JP
Japan
Prior art keywords
layer
pixel
electrode
insulating layer
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008149055A
Other languages
English (en)
Other versions
JP4740287B2 (ja
Inventor
Yoshiaki Nakayoshi
良彰 仲吉
Kazuhiko Yanagawa
和彦 柳川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=19135065&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2008242491(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2008149055A priority Critical patent/JP4740287B2/ja
Publication of JP2008242491A publication Critical patent/JP2008242491A/ja
Application granted granted Critical
Publication of JP4740287B2 publication Critical patent/JP4740287B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Abstract

【課題】開口率と保持容量の両立を図る。
【解決手段】 第１の基板の内面に、第１の方向に延在し互いに並設された複数のゲート線および前記ゲート線と交差する第２の方向に延在し互いに並設された複数のドレイン線と、前記ゲート線とドレイン線の交差部に設けられた複数のスイッチング素子と、前記アクティブ素子で駆動される画素電極を少なくとも有する画像表示装置であって、前記第１の基板の画素領域に前記ゲート線、ドレイン線、スイッチング素子、および画素電極を形成する電極形成層と、前記第１の基板側との間に当該電極形成層に対して第１の絶縁層で絶縁した基準電極層を有し、前記基準電極層はほぼ画素領域全面に形成され、複数の画素で共有される。
【選択図】図１

Description

本発明は、液晶表示装置に係り、特に画素の点灯を所定の時間維持するための保持容量とその給電抵抗を低減し、かつ開口率を向上したアクティブマトリクス型の液晶表示装置に関する。
アクティブマトリクス型の液晶表示装置は、一般に一対の基板の対向間隔に液晶を挟持し、上記一対の基板の一方に形成した薄膜トランジスタ等に代表される多数のスイッチング素子で駆動される画素電極で画素を選択する方式を採用したものである。この種の液晶表示装置の一つの形式は、上記一対の基板の一方（第１の基板）に対向する他方の基板（第２の基板）にカラーフィルタや共通電極を形成し、あるいはカラーフィルタも第１の基板に形成した、所謂縦電界方式である。
また、他の形式として、上記共通電極に相当する対向電極を上記第１の基板側に形成する、所謂ＩＰＳ方式がある。この形式でも、カラーフィルタを第１の基板または第２の基板側に形成したのも既知である。
縦電界方式の液晶表示装置は、上記第１の基板の内面に、第１の方向（通常は水平走査方向）に延在して互いに並設された複数のゲート線と、このゲート線と交差する第２の方向（通常、垂直走査方向）に延在し互いに並設された複数のドレイン線とを備える。そして、ゲート線とドレイン線の各交差部付近に薄膜トランジスタ等のスイッチング素子を備え、このスイッチング素子で駆動される画素電極を有している。
この縦電界方式では、画素電極に対向して第２の基板には共通電極が形成されており、選択された画素電極との間に基板面と略直交する方向の電界を生成し、画素電極と共通電極との間に挟持された液晶の分子の配列を変更させることにより、画素の点灯を行う。
一方、ＩＰＳ方式の液晶表示装置は、上記第１の基板の内面に、縦電界方式と同様のゲート線とドレイン線、およびスイッチング素子を有し、かつ同一基板上に櫛形の画素電極を形成し、この画素電極と隣接して対向電極が形成されている。そして、選択された画素電極と対向電極との間に基板面と略平行な方向に電界を生成し、画素電極と対向電極との間にある液晶の分子の配向方向を変化させることにより、画素の点灯を行うものである。さらに、この方式を発展させたものとして、対向電極をべた電極として、その上層あるいは下層に櫛形の画素電極を形成したものもある。
上記した何れの形式の液晶表示装置においても、選択により点灯した画素の点灯時間を所定値に保持するための電荷の蓄積容量（以下、単に保持容量と言う）は画素電極とゲート線の重畳領域、あるいは画素電極の形成領域を横断するように形成した他の電極線と当該画素電極との重畳領域に形成され、この保持容量に電荷を蓄積するための給電路はゲート線あるいは上記他の電極線としている。
このように、保持容量を形成する一方の電極は線状電極であり、その給電は一方向（当該電極の延在方向）であるため、給電抵抗が大きく、また給電端から遠ざかるに従って電圧降下が著しくなり、必要とする電荷を給電できなくなる場合がある。また、上記のゲート線は通常はドレイン線と交差しているため、その交差容量が増大する。その結果、液晶表示装置の高速駆動が困難となる一つの要因となっていた。これの対策として上記の他の電極線を用いたものがある。しかし、画素電極の形成領域に保持容量を形成すると、当然のこととして開口率が低下する。
また高精細化に伴い１画素当たりの画素のサイズが縮小し、十分な保持容量を形成することが困難となってきているという課題がある。
さらに、開口率を向上するには保持容量のサイズを小さくすることが有効であるが、これは保持容量の減少を招く。すなわち開口率向上と保持容量確保はトレードオフの関係にあるという課題がある。
本発明の利点は、保持容量を構成する給電電極の抵抗を低減することにある。また画素の開口率の低下を回避して高輝度、かつ高速駆動のアクティブマトリクス型液晶表示装置を提供することにある。さらに、保持容量と開口率の両立を実現することにある。
本発明のその他の利点は、以下の説明で明らかとなる。
上記目的を達成するために、本発明の典型的な構成は、液晶表示装置のスイッチング素子形成基板の下層の少なくとも画素電極形成領域の大部分あるいは全域を占めるような広い面積の透明導電層（基準電極層）を形成し、その上層に絶縁層を介してスイッチング素子やその他の電極および配線を形成した構成とした。この構成により、保持容量に対する給電抵抗が大幅に低減される。また、開口率向上と保持容量増大のトレードオフを解消できる。以下、本発明の他の定評的な構成を記述する。
（１）：第１の基板と第２の基板の対向間隙に液晶を挟持し、前記第１の基板の内面に、第１の方向に延在し互いに並設された複数のゲート線および前記ゲート線と交差する第２の方向に延在し互いに並設された複数のドレイン線と、前記ゲート線とドレイン線の交差部に設けられた複数のスイッチング素子と、前記アクティブ素子で駆動される画素電極を少なくとも有し、前記複数の画素電極で画素領域が構成される液晶表示装置であって、前記第１の基板の前記画素領域を含んで前記ゲート線、ドレイン線、スイッチング素子、画素電極を形成する電極形成層と前記第１の基板側との間に当該電極形成層に対して第１の絶縁層で絶縁した基準電極層を有し、前記画素電極と前記基準電極層の間に画素の保持容量を形成する。
この構成により、蓄積容量に対する給電抵抗が大幅に低減され、画素の開口率と保持容量の両立を実現した液晶表示装置を得ることができる。
（２）：（１）において、前記電極形成層は、前記第１の絶縁層の上層にゲート線、ゲート絶縁層、半導体層、ドレイン線、パッシベーション層、画素電極をこの順で有し、前記画素電極と前記基準電極層の間に画素の保持容量を形成する。
画素電極と基準電極層の間に形成されるパッシベーション層、ゲート絶縁層、第１の絶縁層で保持容量が形成されるため、液晶層からみた基準電極層までの距離を大幅に離間させることが可能となり、液晶の駆動用電界への基準電極層の電界の影響が軽減される。
（３）：（１）において、前記基準電極層が前記ゲート線と平行、かつ前記画素電極の形成領域に重畳して前記ゲート線の延在方向に有する。
この構成により、ゲート線と基準電極層の間の寄生容量が低減され、また電位の安定化を図ることができる。
（４）：（１）において、前記基準電極層が前記第１の基板の前記ゲート線と前記ドレイン線および前記画素電極の形成領域を含む領域に有する。
この構成により、基準電極層が、所謂べた電極であることで給電抵抗がさらに低減され、かつ給電方向の制限が無くなる。
（５）：（１）において、前記ゲート絶縁層より上層に前記パッシベーション層を有し、該パッシベーション層より上層に前記画素電極を有し、前記画素電極の全部または一部が前記パッシベーション層を貫通して前記ゲート絶縁層に接している。
この構成により、導電層と画素電極との間に形成される保持容量を画素電極がパッシベーション層を貫通する面積で調整できる。
（６）：（１）において、前記ゲート絶縁層より上層に前記パッシベーション層を有し、該パッシベーション層より上層に前記画素電極を有し、前記画素領域における前記画素電極の全部または一部が前記パッシベーション層とゲート絶縁層とを貫通して前記第１の絶縁層に接している。
この構成により、基準電極層と画素電極との間に形成される保持容量を画素電極がパッシベーション層とゲート絶縁層とを貫通する面積で調整できる。
（７）：（１）において、前記ゲート絶縁層より上層に前記パッシベーション層を有し、該パッシベーション層より上層に前記画素電極を有し、前記スイッチング素子は、前記ゲート絶縁層の上に前記パッシベーション層に形成したスルーホールを介して画素電極と接続するソース電極を有し、前記ソース電極の一部に前記ゲート線または前記ドレイン線に沿った延長部を有する。
この構成により、ソース電極の延長部の長さ、または幅、すなわちソース電極が画素電極と重畳する面積を変えることで保持容量を調整できる。
（８）：（１）において、前記第１の絶縁層が有機絶縁層である。
この構成により、前記基準電極層と前記電極形成層の間の電気的距離を向き絶縁層の場合より離間できる。そして基準電極層と前記ゲート線およびドレイン線との寄生容量を低減できる。
（９）：（１）において、前記ドレイン線の延在方向近傍と前記画素電極の間を遮光する遮光層を有する。
この構成により、光漏れを防止できる。
（１０）：（１）において、前記第２の基板の内面に、前記画素電極との間で画素を構成する共通電極を有する。
（１１）：第１の基板と第２の基板の対向間隙に液晶を挟持し、前記第１の基板の内面に、第１の方向に延在し互いに並設された複数のゲート線および前記ゲート線と交差する第２の方向に延在し互いに並設された複数のドレイン線と、前記ゲート線とドレイン線の交差部に設けられた複数のスイッチング素子と、前記アクティブ素子で駆動される画素電極を少なくとも有し、前記複数の画素電極で画素領域が構成される液晶表示装置であって、前記第１の基板の前記画素領域を含んで前記ゲート線、ドレイン線、スイッチング素子、画素電極を形成する電極形成層と前記第１の基板側との間に当該電極形成層に対して第１の絶縁層で絶縁した基準電極層を有し、前記画素形成層は、前記第１の絶縁層の上層にゲート絶縁層、パッシベーション層、第２の有機絶縁層、画素電極をこの順で有し、前記画素電極と前記基準電極層で画素の保持容量を形成する。
この構成により、画素の開口率が向上し、導電層の面積が大きいために給電抵抗が低減できると共に、画素電極と基準電極層の間に形成されるパッシベーション層、ゲート絶縁層、第１の絶縁層で保持容量が形成されるため、当該保持容量の制御が容易になる。さらに、スイッチング素子の上層にも有機絶縁層を設けたことで、画素電極とドレイン線の重畳が可能となり、さらに開口率が向上する。画素電極とドレイン線を重畳した場合に、ドレイン線の延在方向近傍と画素電極の間の遮光層を省略できるため、またさらに開口率が向上する。
（１２）：（１１）において、前記基準電極層が前記ゲート線と平行、かつ前記画素電極の形成領域に重畳して前記ゲート線の延在方向に有する。
この構成により、ゲート線と基準電極層の間の容量が低減され、保持容量の増大を抑制することができ、また電位の安定化を図ることができる。
（１３）：（１１）において、前記基準電極層が前記第１の基板の前記ゲート線と前記ドレイン線および前記画素電極の形成領域を含む領域に有する。
この構成により、基準電極層が、所謂べた電極であることで給電抵抗がさらに低減され、かつ給電方向の制限が無くなる。
（１４）：（１１）において、前記第１の有機絶縁層がカラーフィルタである。
この構成により、画素の開口率が向上し、導電層の面積が大きいために給電抵抗が低減できると共に、画素電極と基準電極層の間に形成されるパッシベーション層、ゲート絶縁層、有機材料である誘電率の小さいカラーフィルタ層で保持容量が形成されるため配線間寄生容量の増大を抑制できる。また、第１の基板にカラーフィルタ層を形成するため、第２の基板との位置合わせ裕度が大きくなる。
（１５）、（１４）において、前記基準電極層が前記ゲート線と平行、かつ前記画素電極の形成領域に重畳して前記ゲート線の延在方向に有する。
この構成により、ゲート線と導電層の間の容量が低減され、また電位の安定化を図ることができる。
（１６）：（１４）において、前記基準電極層が前記第１の基板の前記ゲート線と前記ドレイン線および前記画素電極の形成領域を含む領域に有する。
この構成により、基準電極層が、所謂べた電極であることで給電抵抗がさらに低減され、かつ給電方向の制限が無くなる。
（１７）：（１１）において、前記第１の絶縁層が有機絶縁層である。
この構成により、前記基準電極層と前記電極形成層の間の電気的距離を向き絶縁層の場合より離間できる。そして基準電極層と前記ゲート線およびドレイン線との寄生容量を低減できる。
（１８）：（１１）において、前記ドレイン線の延在方向近傍と前記画素電極の間を遮光する遮光層を有する。
この構成により、光漏れを防止できる。
（１９）：（１１）において、前記第２の基板の内面に、前記画素電極との間で画素を構成する共通電極を有する。
（２０）：第１の基板と第２の基板の対向間隙に液晶を挟持し、前記第１の基板の内面に、第１の方向に延在し互いに並設された複数のゲート線および前記ゲート線と交差する第２の方向に延在し互いに並設された複数のドレイン線と、前記ゲート線とドレイン線の交差部に設けられた複数のスイッチング素子と、前記アクティブ素子で駆動される画素電極を少なくとも有し、前記複数の画素電極で画素領域が構成される液晶表示装置であって、前記第１の基板の前記画素領域を含んで前記ゲート線、ドレイン線、スイッチング素子、画素電極を形成する電極形成層と前記第１の基板側との間に当該電極形成層に対して第１の絶縁層で絶縁した基準電極層を有し、前記画素形成層は、前記第１の絶縁層の上層にゲート絶縁層、パッシベーション層、画素電極をこの順で有し、かつ前記第１の絶縁層より上層で前記画素電極と接続した容量電極層を有し、前記画素電極と前記基準電極層および前記容量電極層で画素の保持容量を形成する。
この構成により、画素の開口率が向上し、導電層の面積が大きいために給電抵抗が低減できる。さらに容量電極層の面積、形状で保持容量を調整できるため、開口率と保持容量の両立が容易になる。さらに、パッシベーション層と画素電極の間に有機絶縁層を設けた場合には、画素電極とドレイン線の重畳が可能となり、さらに開口率が向上する。画素電極とドレイン線を重畳した場合に、ドレイン線の延在方向近傍と画素電極の間の遮光層を省略できるため、またさらに開口率が向上する。
（２１）：（２０）において、前記基準電極層が前記ゲート線と平行、かつ前記画素電極の形成領域に重畳して前記ゲート線の延在方向に有する。
この構成により、ゲート線と基準電極層の間の容量が低減され、電位の安定化を図ることができる。
（２２）：（２０）において、前記基準電極層が前記第１の基板の前記ゲート線と前記ドレイン線および前記画素電極の形成領域を含む領域に有する。
この構成により、基準電極層が、所謂べた電極であることで給電抵抗がさらに低減され、かつ給電方向の制限が無くなる。
（２３）：（２０）において、前記スイッチング素子は、前記ゲート絶縁層の上に前記パッシベーション層に形成したスルーホールを介して前記画素電極と接続するソース電極を有し、前記容量電極層は前記ソース電極に接続して前記画素電極の領域に有する。
この構成により、前記容量電極層の大きさを変えることで保持容量を調整できる。
（２４）：（２０）において、前記第１の絶縁層がカラーフィルタである。
この構成により、画素の開口率が向上し、導電層の面積が大きいために給電抵抗が低減できる。また、第１の基板にカラーフィルタ層を形成するため、第２の基板との位置合わせ裕度が大きくなる。
（２５）：（２０）において、前記容量電極層をパッシベーション層上に有し、パッシベーション層上に有機絶縁層を有し、前記画素電極は前記有機絶縁層上に形成され、前記画素電極は前記有機絶縁層に形成したスルーホールを介して前記容量電極層に接続した。
この構成により、前記容量電極層の大きさを変えることで保持容量を調整できる。
（２６）：（２０）において、前記容量電極層をゲート絶縁層上に有し、前記画素電極を前記パッシベーション層に形成したスルーホールを介して前記容量電極層に接続した。
この構成により、前記容量電極層の大きさを変えることで保持容量を調整できる。
（２７）：（２０）において、前記容量電極層を前記第１の絶縁層上に有し、前記画素電極を前記パッシベーション層を貫通し前記ゲート絶縁層に形成したスルーホールを介して前記容量電極層に接続した。
この構成により、導電層と画素電極との間に形成される保持容量を画素電極がパッシベーション層とゲート絶縁層とを貫通する面積で調整できる。
（２８）：（２０）において、前記第１の絶縁層が有機絶縁層である。
この構成により、前記基準電極層と前記電極形成層の間の電気的距離を向き絶縁層の場合より離間できる。そして基準電極層と前記ゲート線およびドレイン線との寄生容量を低減できる。
（２９）：（２０）において、前記ドレイン線の延在方向近傍と前記画素電極の間を遮光する遮光層を有する。
この構成により、光漏れを防止できる。
（３０）：（２０）において、前記第２の基板の内面に、前記画素電極との間で画素を構成する共通電極を有する。
（３１）：第１の基板と第２の基板の対向間隙に液晶を挟持し、前記第１の基板の内面に、第１の方向に延在し互いに並設された複数のゲート線および前記ゲート線と交差する第２の方向に延在し互いに並設された複数のドレイン線と、前記ゲート線とドレイン線の交差部に設けられた複数のスイッチング素子と、前記アクティブ素子で駆動される画素電極を少なくとも有し、前記複数の画素電極で画素領域が構成される液晶表示装置であって、前記第１の基板の前記画素領域を含んで前記ゲート線、ドレイン線、スイッチング素子、画素電極を形成する電極形成層と前記第１の基板側との間に当該電極形成層に対して第１の絶縁層で絶縁した基準電極層を有し、前記電極形成層は、前記第１の絶縁層の上層にゲート絶縁層、パッシベーション層、画素電極をこの順で有し、かつ前記第１の絶縁層と前記パッシベーション層の間に前記画素電極と接続した容量電極層を有し、前記画素電極と前記基準電極層および前記容量電極層で画素の保持容量を形成する。
この構成により、画素の開口率が向上し、基準電極層の面積が大きいために給電抵抗が低減、かつ容量電極層の面積、形状で保持容量を調整できる。
（３２）：（３１）において、前記基準電極層が前記ゲート線と平行、かつ前記画素電極の形成領域に重畳して前記ゲート線の延在方向に有する。
この構成により、ゲート線と基準電極層の間の容量が低減され、配線間寄生容量の増大を抑制することができ、また電位の安定化を図ることができる。
（３３）：（３１）において、前記基準電極層が前記第１の基板の前記ゲート線と前記ドレイン線および前記画素電極の形成領域を含む領域に有する。
この構成により、基準電極層が所謂べた電極であることで給電抵抗がさらに低減され、かつ給電方向の制限が無くなる。
（３４）：（３１）において、前記有機絶縁層がカラーフィルタである。
この構成により、画素の開口率が向上し、基準電極層の面積が大きいために給電抵抗が低減できると共に、カラーフィルタが有機膜であることにより配線間寄生容量が低減できる。また、第１の基板にカラーフィルタ層を形成するため、第２の基板との位置合わせ裕度が大きくなる。
（３５）：（３１）において、前記第１の絶縁層が有機絶縁層である。
この構成により、前記基準電極層と前記電極形成層の間の電気的距離を向き絶縁層の場合より離間できる。そして基準電極層と前記ゲート線およびドレイン線との寄生容量を低減できる。
（３６）：（３１）において、前記ドレイン線の延在方向近傍と前記画素電極の間を遮光する遮光層を有する。
この構成により、光漏れを防止できる。
（３７）：（３１）において、前記容量電極層を前記第１の絶縁層上に有し、前記容量電極層を前記第１の絶縁層を貫通したスルーホールを介して前記基準電極層に接続した。
この構成により、基準電極層と画素電極との間に形成される保持容量を基準電極層に接続した容量電極層の面積で調整できる。
（３８）：（３１）において、前記容量電極層をゲート絶縁層上に有し、前記容量電極層を前記ゲート絶縁層を貫通したスルーホールを介して前記基準電極層に接続した。
この構成により、基準電極層と画素電極との間に形成される保持容量を基準電極層に接続した容量電極層の面積で調整できる。
（３９）：（３１）において、前記容量電極層を前記パッシベーション層上に有し、前記容量電極層を前記パッシベーション層と前記ゲート絶縁層および前記第１の絶縁層を貫通したスルーホールを介して前記容量電極層に接続した。
この構成により、基準電極層と画素電極との間に形成される保持容量を基準電極層に接続した容量電極層の面積で調整できる。
（４０）：（３１）において、さらに前記容量電極層をゲート絶縁層上に有すると共に、前記第１の絶縁層上に第２の容量電極層を有し、前記画素電極をパッシベーション層に形成したスルーホールを介して前記容量電極層に接続すると共に、前記第２の容量電極層を前記第１の絶縁層に形成したスルーホールを介して前記基準電極層に接続した。
この構成により、保持容量は容量電極層と第２の容量電極層との面積で容易に調整できる。また保持容量をさらに増大することが出来る。
（４１）：（３１）において、前記第１の絶縁層が有機絶縁層である。
この構成により、前記基準電極層と前記電極形成層の間の電気的距離を向き絶縁層の場合より離間できる。そして基準電極層と前記ゲート線およびドレイン線との寄生容量を低減できる。
（４２）：（３１）において、前記ドレイン線の延在方向近傍と前記画素電極の間を遮光する遮光層を有する。
この構成により、光漏れを防止できる。
（４３）：（３１）において、前記第２の基板の内面に、前記画素電極との間で画素を構成する共通電極を有する。
（４４）：第１の基板と第２の基板の対向間隙に液晶を挟持し、前記第１の基板の内面に、第１の方向に延在し互いに並設された複数のゲート線および前記ゲート線と交差する第２の方向に延在し互いに並設された複数のドレイン線と、前記ゲート線とドレイン線の交差部に設けられた複数のスイッチング素子と、前記アクティブ素子で駆動される画素電極と前記画素電極との間で画素駆動用の電界を生成する対向電極とを少なくとも有し、前記複数の画素電極で画素領域が構成される液晶表示装置であって、前記第１の基板の前記画素領域を含んで前記ゲート線、ドレイン線、スイッチング素子、画素電極を形成する電極形成層と前記第１の基板側との間に当該電極形成層に対して第１の絶縁層で絶縁した基準電極層を有し、前記画素電極と前記基準電極層の間に画素の保持容量を形成する。
この構成により、開口率と保持容量の両立が実現するする。また保持容量を形成するための画素電極や配線の面積を大きくする必要がないため開口率が向上する。また、基準電極層の面積が大きいために給電抵抗が低減できる。
（４５）：（４４）において、前記対向電極を前記有機絶縁層上に有し、前記対向電極が前記第１の絶縁層に形成したスルーホールを介して前記基準電極層に接続されている。
この構成により、基準電極層の面積が大きいために対向電極への給電抵抗が低減できる。
（４６）：（４４）において、前記対向電極を前記ゲート絶縁層上に有し、前記対向電極が前記ゲート絶縁層と前記第１の絶縁層に形成したスルーホールを介して前記基準電極層に接続されている。
この構成により、基準電極層の面積が大きいために給電抵抗が低減できる。
（４７）：（４４）において、前記対向電極を前記パッシベーション層上に有し、前記対向電極が前記パッシベーション層と前記ゲート絶縁層および前記第１の絶縁層に形成したスルーホールを介して前記基準電極層に接続されている。
この構成により、基準電極層の面積が大きいために給電抵抗が低減できる。
（４８）：（４４）において、前記基準電極層が前記ゲート線と平行、かつ前記画素電極の形成領域に重畳して前記ゲート線の延在方向に有する。
この構成により、ゲート線と基準電極層の間の寄生容量が低減され、また電位の安定化を図ることができる。
（４９）：（４４）において、前記基準電極層が前記第１の基板の前記ゲート線と前記ドレイン線および前記画素電極の形成領域を含む領域に有する。
この構成により、基準電極層が、所謂べた電極であることで給電抵抗がさらに低減され、かつ給電方向の制限が無くなる。
（５０）：（４４）において、前記対向電極は第１の絶縁層上に有すると共に、ドレイン線と交差して隣接画素領域に延在し、当該隣接画素領域の基準電極層に前記第１の絶縁層に形成したスルーホールを介して接続されている。
この構成により、仮にスルーホールの形成が不十分であっても隣接画素側から対向電極を通して給電がなされる。また、各対向電極と各基準電極とを接続するスルーホールを各画素毎に複数形成する場合には、当該電極層間の接続の信頼性を向上できる。
（５１）：（４４）において、前記対向電極は有機絶縁層上に有し、前記ゲート絶縁層上でドレイン線と交差して隣接画素領域に延在する導電層を有し、前記対向電極は前記ゲート絶縁層に形成したスルーホールを介して前記導電層に接続し、かつ前記導電層は前記第１の絶縁層に形成したスルーホールを介して前記基準電極層に接続されている。
この構成により、仮にスルーホールの形成が不十分であっても隣接画素側から導電層を通して給電がなされる。また、各対向電極と各基準電極とを接続するスルーホールを各画素毎に複数形成することで、当該電極層間の接続の信頼性を向上できる。
（５２）：（４４）において、前記対向電極はパッシベーション層上に有し、前記ゲート絶縁層上でドレイン線と交差して隣接画素領域に延在する導電層を有し、前記対向電極は前記パッシベーション層と前記ゲート絶縁層に形成したスルーホールを介して前記導電層に接続し、かつ前記導電層は前記第１の絶縁層に形成したスルーホールを介して前記基準電極層に接続される。
（５３）：（４４）において、前記第１の絶縁層の下層に有する前記基準電極と前記第１の基板の間にカラーフィルタ層を有する。
この構成により、カラーフィルタ層は前記基準電極で液晶層と隔離されるため、カラーフィルタ層の構成材料による液晶の汚染が阻止される。
（５４）：（４４）において、前記対向電極は前記第１の絶縁層上に前記ゲート線の延在方向と平行で、かつ画素領域にわたって形成され、各画素領域における前記基準電極に前記第１の絶縁層に形成したスルーホールを介して接続する。
この構成により、保持容量は対向電極と画素電極の重畳部分で形成され、ゲート絶縁層は保持容量の誘電体となり、保持容量を増大させる場合に好適である。
（５５）：（４４）において、前記対向電極を各画素領域における前記基準電極に前記第１の絶縁層と前記ゲート絶縁層とを貫通して形成したスルーホールを介して接続し、前記対向電極と前記画素電極の重畳部分で保持容量を形成する。
（５６）：（４４）において、前記画素電極は前記ゲート絶縁層上に有し、前記対向電極は前記ゲート絶縁層下に有し、前記対向電極は前記第１の絶縁層に形成したスルーホールを介して前記基準電極に接続し、前記対向電極と前記画素電極とで保持容量を形成する。
（５７）：（４４）において、前記画素電極は前記対向電極と同層である。
（５８）：（４４）において、前記対向電極は前記画素電極より上層に配置され、ゲート絶縁膜と第１の絶縁膜に形成されたスルーホールを介して前記基準電極に接続している。
（５９）：（４４）において、前記第１の絶縁層が有機絶縁層である。
（６０）：第１の基板と第２の基板の対向間隙に液晶を挟持し、前記第１の基板の内面に、第１の方向に延在し互いに並設された複数のゲート線および前記ゲート線と交差する第２の方向に延在し互いに並設された複数のドレイン線と、前記ゲート線とドレイン線の交差部に設けられた複数のスイッチング素子とを少なくとも有し、前記複数の画素電極で画素領域が構成される液晶表示装置であって、前記第１の基板の前記画素領域を含んで前記ゲート線、ドレイン線、スイッチング素子、画素電極を形成する電極形成層と前記第１の基板側との間に当該電極形成層に対して第１の絶縁層で絶縁して前記画素領域の全域に重畳して基準電極を兼用する対向電極層を有し、前記画素電極と前記対向電極層の間に画素の保持容量を形成する。
この構造により、保持容量に対する給電抵抗が大幅に低減され、画質が向上する。また開口率と保持容量の両立が実現する。
（６１）：（６０）において、前記対向電極層が前記ゲート線と平行、かつ前記画素電極の形成領域に重畳して前記ゲート線の延在方向に有する。
この構成により、独立した基準電極層を要せず、ゲート線と導電層の間の寄生容量が低減され、また電位の安定化を図ることができる。
（６２）：（６０）において、前記対向電極層が前記第１の基板の前記ゲート線と前記ドレイン線および前記画素電極の形成領域を含む領域に有する。
この構成により、対向電極層が、所謂べた電極であることで給電抵抗がさらに低減され、かつ給電方向の制限が無くなる。
（６３）：（６０）において、前記画素電極の下層の絶縁層の層構成の全部または一部、および領域の全部または一部を除去した。
この構成により、画素電極と対向電極との間に生成される電界強度が増大し、駆動電圧を低減することができる。
（６４）：（６０）において、前記対向電極層上に前記ゲート線の延在方向と平行に当該対向電極を隣接する対向電極に接続する接続線を有する。
（６５）：（６０）において、前記対向電極層下に前記ゲート線の延在方向と平行に当該対向電極を隣接する対向電極に接続する接続線を有する。
上記（６４）または（６５）の構成により、仮にスルーホールの形成が不十分であっても隣接画素側から接続線を通して給電がなされる。また、各対向電極と各基準電極とを接続するスルーホールを各画素毎に複数形成する場合には、当該電極層間の接続の信頼性を向上できる。
（６６）：（６０）において、前記第１の絶縁層は前記画素領域内の一部で除去されている。
本構成により、画素領域内に駆動電圧の異なる複数の領域を形成でき、マルチドメイン効果を得ることができる。
（６７）：（６０）において、前記第１の絶縁層の下層に有する前記基準電極と前記第１の基板の間にカラーフィルタ層を有する。
（６８）：（６０）において、前記第１の絶縁層が有機絶縁層である。
（６９）：（６８）において、前記有機絶縁層がカラーフィルタである。
（７０）：第１の基板と第２の基板の対向間隙に液晶を挟持し、前記第１の基板の内面に、第１の方向に延在し互いに並設された複数のゲート線および前記ゲート線と交差する第２の方向に延在し互いに並設された複数のドレイン線と、前記ゲート線とドレイン線の交差部に設けられた複数のスイッチング素子と、前記アクティブ素子で駆動される画素電極と前記画素電極との間で画素駆動用の電界を生成する対向電極とを少なくとも有し、前記複数の画素電極で画素領域が構成される液晶表示装置であって、前記第１の基板の前記画素領域を含んで前記ゲート線、ドレイン線、スイッチング素子、画素電極を形成する電極形成層と前記第１の基板側との間に当該電極形成層に対して第１の絶縁層で絶縁した基準電極層を有し、前記電極形成層は、前記第１の絶縁層の上層にゲート絶縁層、パッシベーション層、有機絶縁層、対向電極をこの順で積層してなり、前記対向電極層は、前記画素領域の前記ゲート線の延在方向に隣接する画素領域および前記ドレイン線の延在方向に隣接する画素領域にわたって共有され、かつ前記対向電極層は、前記有機絶縁層、パッシベーション層、ゲート絶縁層、第１の絶縁層を電気的に貫通するスルーホールを介して前記基準電極層に接続し、前記画素電極と前記基準電極層の間に画素の保持容量を形成する。
この構成により、開口率が向上する。また、基準電極層の面積が極めて大きいために給電抵抗を大幅に低減できる。
（７１）：（７０）において、前記画素電極の下層であり、前記第１の絶縁層と前記ゲート絶縁層の間に形成された容量電極層を有し、該容量電極層は前記基準電極層とスルーホールを介して接続されている。
この構成により、保持容量を容量電極層で増加させ、調整することができる。
（７２）：（７０）において、前記画素電極下の前記第１の絶縁層に除去領域を設けた。
この構成により、画素電極と基準電極層の間に形成される保持容量を増大させることができる。
（７３）：（７０）において、前記第１の絶縁層が有機絶縁層である。
（７４）：（７３）において、前記有機絶縁層がカラーフィルタである。
（７５）：第１の基板の内面に、第１の方向に延在し互いに並設された複数のゲート線および前記ゲート線と交差する第２の方向に延在し互いに並設された複数のドレイン線と、前記ゲート線とドレイン線の交差部に設けられた複数のスイッチング素子と、前記アクティブ素子で駆動される画素電極を少なくとも有する画像表示装置であって、前記第１の基板の画素領域に前記ゲート線、ドレイン線、スイッチング素子、および画素電極を形成する電極形成層と、前記第１の基板側との間に当該電極形成層に対して第１の絶縁層で絶縁した基準電極層を有し、前記基準電極層はほぼ画素領域全面に形成され、複数の画素で共有される。
（７６）：（７５）において、前記スイッチング素子を構成する半導体層が結晶性を有する。
（７７）：基板と結晶性を有する半導体の間に少なくとも半導体層側に絶縁層を介して形成された基準電極層を有し、前記基準電極層はほぼ画素領域全面に形成され、複数の画素で共有される。
（７８）：（７７）において前記基準電極層が透明電極であることを特徴とする。
（７９）：基板の上にほぼ画素領域全面に形成され、複数の画素で共有される基準電極層を形成する第１のプロセスと、絶縁層を形成する第２のプロセスと、半導体層を形成する第３のプロセスを少なくともこの順番で有し、その後前記半導体層にレーザーを照射する第４のプロセスを有すること特徴とする画像表示装置の製造方法を用いる。
（８０）：基板の上にほぼ画素領域全面に形成され、複数の画素で共有される基準電極層を形成する第１のプロセスと、絶縁層を形成する第２のプロセスと、半導体層を形成する第３のプロセスを少なくともこの順番で有し、その後前記半導体層にイオンを注入する第４のプロセスを有すること特徴とする画像表示装置の製造方法を用いる。
なお、本発明は、上記の各構成および後述する実施例の構成に限定されるものではなく、本発明の技術思想を逸脱することなく種々の変形が可能であることは言うまでもない。
本発明によれば、スイッチング素子を形成した基板側に点灯画素の保持容量を構成する給電電極としての基準電極層を設けることにより、当該給電電極の抵抗を低減すると共に、画素の開口率の低下を回避して高輝度、かつ高速駆動のアクティブマトリクス型液晶表示装置を提供することができる。さらに、保持容量と開口率を両立した画像表示装置を提供できる。さらに、結晶性半導体を用いた画像表示装置の画質、信頼性を向上することが出来る。
以下、本発明の実施の形態について、実施例の図面を参照して詳細に説明する。図１は本発明の第１実施例の画素構成を模式的に説明する縦電界型の液晶表示装置の一画素近傍の平面図である。図中、参照符号ＰＸは画素電極、ＤＬはドレイン線（映像信号線またはデータ線）、ＧＬはゲート線（走査線）、ＳＭは画素電極とドレイン線の間を遮光する遮光膜（シールドメタル）、ＳＴは基準電極層（導電層とも言う）、ＳＤ１はソース電極、ＳＤ２はドレイン電極、ＡＳは半導体層、ＴＨはスルーホールを示す。なお、上記のゲート線、ドレイン線、各電極は、断面で説明する場合は電極層とも称する。
図２は図１のＩ−Ｉ線に沿った断面図、図３は図１のII−II線に沿った断面図である。参照符号ＳＵＢ１は第１の基板、ＳＴは基準電極層、Ｏ−ＰＡＳは有機絶縁層、ＰＡＳはパッシベーション層、ＡＬは配向膜、ＣＴは共通電極、ＣＦはカラーフィルタ、ＢＭはブラックマトリクス、ＳＵＢ２は第２の基板を示す。
図１〜図３において、この液晶表示装置は、第１の基板ＳＵＢ１と第２の基板ＳＵＢ２の対向間隙に液晶（以下、液晶層とも言う）ＬＣを挟持している。第１の基板ＳＵＢ１の内面には、第１の方向に延在し互いに並設された複数のゲート線ＧＬおよびゲート線と交差して第２の方向に延在し互いに並設された複数のドレイン線ＧＬを有する。
ゲート線ＧＬとドレイン線ＤＬの交差部にはスイッチング素子として薄膜トランジスタＴＦＴが設けられている。この薄膜トランジスタＴＦＴはゲート線ＧＬをゲート電極とし、ドレイン線ＤＬから延びるドレイン電極ＳＤ２と半導体層ＡＳ、ソース電極ＳＤ１で構成される。なお、以下の実施例では、薄膜トランジスタについての説明は省略する。
薄膜トランジスタＴＦＴのソース電極ＳＤ１はスルーホールＴＨを介して画素電極層ＰＸに接続されている。この画素電極層ＰＸは画素領域のほとんどの部分に形成されて、液晶表示装置の表示領域を構成している。第１の基板ＳＵＢ１の画素領域を含んでゲート線ＧＬ、ドレイン線ＤＬ、薄膜トランジスタＴＦＴ、および画素電極ＰＸを形成する多層部分を電極形成層と言う。この電極形成層と第１の基板側ＳＵＢ１との間に当該電極形成層に対して有機絶縁層Ｏ−ＰＡＳで絶縁した基準電極層ＳＴを有している。
なお、後述の各実施例を含めてＯ−ＰＡＳとして有機絶縁層の代わりに無機絶縁層を用いてもよい。有機絶縁層とすることで、基準電極層とゲート線ＧＬおよびドレイン線ＤＬとの寄生容量をさらに低減することができる。
上記電極形成層は、有機絶縁層Ｏ−ＰＡＳの上層にゲート線層ＧＬ、ゲート絶縁層ＧＩ、ドレイン線層ＤＬ、薄膜トランジスタＴＦＴ、パッシベーション層ＰＡＳ、および画素電極層ＰＸをこの順で有する。そして、画素電極層ＰＸと基準電極層ＳＴの間に画素の保持容量（所謂、Ｃｓｔｇ）を形成する。すなわち、この保持容量はパッシベーション層ＰＡＳ、ゲート絶縁層ＧＩ、および有機絶縁層Ｏ−ＰＡＳを誘電体として画素電極層ＰＸと基準電極層ＳＴの間に形成される。基準電極層ＳＴは画素領域のほとんどをカバーした広い面積に形成されている。
この有機絶縁層Ｏ−ＰＡＳの材料としては、例えばポリシラザンを用いる。これをＳＯＧ（スピンオングラス）法で塗布する。配線間の寄生容量低減には、低誘電率の有機膜材料が有効であり、例えばポリイミド、ポリアミド、ポリイミドアミド、アクリル、ポリアクリル、ベンゾシクロブテン、等、種々の有機材料を用いることができる。また、透過型液晶表示装置では透光性を有せしめることが必要で、透光率は高いことが望ましい。透光率の向上に有効なのは、既存の材料層を利用することである。すなわち、カラーフィルタ層を上記の有機絶縁層として利用すれば、透光性を阻害することが少ない。この有機絶縁層の形成プロセスを低減するためには当該層材料が感光性を有することが望ましい。この点は後述の各実施例でも同様である。
ゲート絶縁層下でスルーホールを形成する構成では、フォトリソグラフィープロセス数が低減できるからである。また、ゲート絶縁層に設けたスルーホールと同位置で有機絶縁層にスルーホールを設ける場合には、当該ゲート絶縁層あるいはその上層の絶縁層からのスルーホール加工時に、上層の絶縁層をマスクとしたパターニング、あるいは一括加工等を採用できるため、この場合は感光性である必要はない。しかし、通常、同一のプロセス、材料にて種々の構成の製品を製造するため、多品種を同一製造ラインで製造するためには、感光性を有する材料を用いるのは望ましい。この点も後述の各実施例についても同様である。
また、有機絶縁層Ｏ−ＰＡＳの膜厚は、当業者であれば後述する実施例の開示内容に基づいて、各構成毎にシミュレーションにより容易に設定可能である。すなわち、この膜厚は、基板の平面構造、断面構造、有機絶縁層の誘電率などの値からの特性曲線から算出でき、これを利用して、配線抵抗、周辺の駆動回路の性能、使用する液晶材料、目標とする画質等に関する製品毎、あるいは設計思想に対応した範囲を選択することで実際の膜厚を設定することができる。これに関しては後述の各実施例においても同様である。
このような構成としたことにより、保持容量に対する給電抵抗が大幅に低減され、画素の開口率と保持容量を両立した液晶表示装置を得ることができる。画素領域に給電線を設ける必要がないため、その場合には画素の開口率が向上する。また、画素電極と基準電極層の間に形成されるパッシベーション層、ゲート絶縁層、誘電率の小さい有機絶縁層で蓄積容量が形成される。液晶層からみた基準電極層までの距離を無機の絶縁層のみの場合に比べて大幅に離間させることが可能となり、液晶の駆動用電界への基準電極層の電界の影響が軽減される。
また、本実施例では、基準電極層ＳＴはゲート線ＧＬの延在方向と平行、かつ画素電極の形成領域に重畳してゲート線ＧＬの延在方向に有するように構成しても良い。これにより、ゲート線ＧＬと基準電極層の間の容量が低減され、寄生容量の増大を抑制することができ、また電位の安定化を図ることができる。
図４は本発明の第２実施例の画素構成を模式的に説明する縦電界型の液晶表示装置の一画素近傍の平面図、図５は図４のＩ−Ｉ線に沿った断面図、図６は図４のII−II線に沿った断面図である。図中の前記実施例の図面と同一参照符号は同一機能部分に相当する。
本実施例では、基準電極層ＳＴが第１の基板ＳＵＢ１のゲート線層ＧＬとドレイン線ＤＬおよび画素電極層ＰＸの形成領域を含む領域に有する。保持容量は画素電極層ＰＸと基準電極層ＳＴの間に形成される。なお、本実施例では、基準電極層ＳＴがゲート線層ＧＬの下層に形成するため、両電極層の寄生容量を考慮して有機絶縁層Ｏ−ＰＡＳの厚みは、例えば１μｍ以上とすることが望ましい。
この構成により、第１実施例と同様の効果に加え、基準電極層ＳＴが、所謂べた電極であることで給電抵抗がさらに低減され、かつ給電方向の制限が無くなる。
図７は本発明の第３実施例の画素構成を模式的に説明する縦電界型の液晶表示装置の一画素近傍の平面図、図８は図７のＩ−Ｉ線に沿った断面図である。図中の前記実施例の図面と同一参照符号は同一機能部分に相当する。画素形成層は、有機絶縁層０−ＰＡＳの上層にゲート線層ＧＬ、ゲート絶縁層ＧＩ、ドレイン線層ＤＬ、薄膜トランジスタＴＦＴ、パッシベーション層ＰＡＳ、画素電極ＰＸをこの順で有する。画素領域における画素電極ＰＸの全部または一部がパッシベーション層ＰＡＳを貫通してゲート絶縁層ＧＩに接している。
本実施例の構成により、前記各実施例の効果に加え、基準電極層ＳＴと画素電極ＰＸとの間に形成される蓄積容量を画素電極ＰＸがパッシベーション層ＰＡＳを貫通する面積で調整できる。
図９は本発明の第４実施例の画素構成を模式的に説明する縦電界型の液晶表示装置の一画素近傍の図８のＩ−Ｉ線に沿った断面図である。図中の前記実施例の図面と同一参照符号は同一機能部分に相当する。
画素形成層は、有機絶縁層Ｏ−ＰＡＳの上層にゲート線層ＧＬ、ゲート絶縁層ＧＩ、ドレイン線層ＤＬ、薄膜トランジスタＴＦＴ、パッシベーション層ＰＡＳ、画素電極ＰＸをこの順で有し、画素領域における画素電極ＰＸの全部または一部がパッシベーション層ＰＡＳとゲート絶縁層ＧＬとを貫通して有機絶縁層に接している。
本実施例の構成により、基準電極層ＳＴと画素電極ＰＸとの間に形成される蓄積容量を画素電極ＰＸがパッシベーション層ＰＡＳとゲート絶縁層ＧＩとを貫通する面積で調整できる。
図１０は本発明の第５実施例の画素構成を模式的に説明する縦電界型の液晶表示装置の一画素近傍の平面図である。本実施例は上記第４実施例の変形例であり、画素電極ＰＸの領域内の一部でゲート絶縁層ＧＩを除去したものである。本実施例の効果は第４実施例と同様であり、加えてゲート絶縁層ＧＩの欠如により透過率が向上する。
図１１は本発明の第６実施例の画素構成を模式的に説明する縦電界型の液晶表示装置の一画素近傍の平面図である。本実施例では、薄膜トランジスタＴＦＴはゲート絶縁層ＧＩの上にパッシベーション層ＰＡＳに形成したスルーホールＴＨを介して画素電極ＰＸと接続するソース電極ＳＤ１を有し、このソース電極ＳＤ１の一部を画素電極ＰＸの領域内に拡大した。ソース電極ＳＤ１の拡大は、ゲート線ＧＬまたはドレイン線ＤＬに沿った延長部ＳＤ１Ｅとして形成するのが好適である。
本実施例の構成により、前記各実施例の効果に加えてソース電極ＳＤ１の延長部ＳＤ１Ｅの長さ、または幅を変え、すなわちソース電極ＳＤ１が画素電極ＰＸと重畳する面積を変えることで蓄積容量を調整できる。
図１２は本発明の第７実施例の画素構成を模式的に説明する縦電界型の液晶表示装置の一画素近傍の平面図、図１３は図１２のＩ−Ｉ線に沿った断面図、図１４は図１２のII−II線に沿った断面図である。図中の前記実施例の図面と同一参照符号は同一機能部分に相当する。
本実施例の液晶表示装置は、第１の基板ＳＵＢ１の画素領域を含んでゲート線層ＧＬ、ドレイン線層ＤＬ、薄膜トランジスタＴＦＴ、画素電極ＰＸを形成する電極形成層と第１の基板ＳＵＢ１側との間に当該電極形成層に対して第１の有機絶縁層Ｏ−ＰＡＳ１で絶縁した基準電極層ＳＴを有する。画素形成層は、第１の有機絶縁層Ｏ−ＰＡＳ１の上層にゲート線層ＧＬ、ゲート絶縁層ＧＩ、ドレイン線層ＤＬ、薄膜トランジスタＴＦＴ、パッシベーション層ＰＡＳ、第２の有機絶縁層Ｏ−ＰＡＳ２、画素電極ＰＸをこの順で有する。そして、画素電極ＰＸと基準電極層ＳＴで画素の保持容量を形成する。
本実施例の構成により、画素の開口率が向上し、導電層の面積が大きいために給電抵抗が低減できる。また、スイッチング素子の上層にも有機絶縁層を設けた場合には、画素電極とドレイン線の重畳が可能となり、さらに開口率が向上する。画素電極とドレイン線を重畳した場合に、ドレイン線の延在方向近傍と画素電極の間の遮光層を省略できるため、またさらに開口率が向上する。
また、前記基準電極層ＳＴがゲート線層ＧＬと平行、かつ画素電極層ＰＸの形成領域に重畳してゲート線層ＧＬの延在方向に形成されている。これにより、ゲート線層と導電層の間の寄生容量が低減され、また電位の安定化を図ることができる。
さらに、前記基準電極層が前記第１の基板ＳＵＢ１のゲート線層ＧＬとドレイン線層ＤＬおよび画素電極層ＰＸの形成領域を含む領域に有する。この構成により、基準電極層ＳＴが、所謂べた電極であることで給電抵抗がさらに低減され、かつ給電方向の制限が無くなる。
図１５は本発明の第８実施例の画素構成を模式的に説明する縦電界型の液晶表示装置の一画素近傍の平面図、図１６は図１５のＩ−Ｉ線に沿った断面図、図１７は図１５のII−II線に沿った断面図である。図中の前記実施例の図面と同一参照符号は同一機能部分に相当する。
本実施例は、前記第１の有機絶縁層をカラーフィルタＣＦとすることで、画素電極層ＰＸと基準電極層ＳＴの間に形成される誘電率の小さい有機絶縁層Ｏ−ＰＡＳ、パッシベーション層ＰＡＳ、ゲート絶縁層ＤＩ、カラーフィルタ層ＣＦで保持容量が形成されるため、基準電極層とゲート線およびドレイン線との寄生容量の増大を抑制できる。また、第１の基板ＳＵＢ１にカラーフィルタ層ＣＦを形成するため、第２の基板ＳＵＢ２との位置合わせ裕度が大きくなり、画素の開口率が向上し、導電層の面積が大きいために給電抵抗が低減できる。
図１８は本発明の第９実施例の画素構成を模式的に説明する縦電界型の液晶表示装置の図１５のＩ−Ｉ線に沿った断面図、図１９は同じく図１８のII−II線に沿った断面図である。図中の前記実施例の図面と同一参照符号は同一機能部分に相当する。
図１７に示した実施例では、カラーフィルタＣＦの境界を遮光するブラックマトリクスＢＭを第２の基板ＳＵＢ２側に形成した。本実施例では、このブラックマトリクスＢＭを第１の基板ＳＵＢ１側に設けたものである。
また、第８及び第９実施例において、前記基準電極層ＳＴはゲート線層ＧＬと平行、かつ画素電極層ＰＸの形成領域に重畳してゲート線層ＧＬの延在方向に形成されている。
この構成により、ゲート線層ＧＬと基準電極層ＳＴの間の寄生容量が低減される。また電位の安定化を図ることができる。
また、基準電極層ＳＴを第１の基板ＳＵＢ１のゲート線層ＧＬとドレイン線層ＤＬおよび画素電極層ＰＸの形成領域を含む領域に有する、所謂べた電極として給電抵抗をさらに低減し、かつ給電方向の制限を無くすことができる。
さらに、カラーフィルタ層ＣＦとゲート絶縁層ＧＩの間に、カラーフィルタ層ＣＦを平坦化するオーバーコート層を形成してもよい。このとき、カラーフィルタ層ＣＦとゲート絶縁層ＧＩの間に基準電極層ＳＴを形成してもよい。
図２０は本発明の第１０実施例の画素構成を模式的に説明する縦電界型の液晶表示装置の一画素近傍の平面図、図２１は図２０のIII −III に沿った断面図である。図中の前記実施例の図面と同一参照符号は同一機能部分に相当する。
本実施例は、第１の基板ＳＵＢ１の画素領域を含んでゲート線層ＧＬ、ドレイン線層ＤＬ、薄膜トランジスタＴＦＴ、画素電極層ＰＸを形成する電極形成層と第１の基板側ＳＵＢ１との間に当該電極形成層に対して第１の有機絶縁層Ｏ−ＰＡＳ１で絶縁した第１の基準電極層ＳＴを形成してある。そして、第１の有機絶縁層Ｏ−ＰＡＳＡ１の上層にゲート線層ＧＬ、ゲート絶縁層ＧＩ、ドレイン線層ＤＬ、薄膜トランジスタＴＦＴ、パッシベーション層ＰＡＳ、第２の有機絶縁層Ｏ−ＰＡＳ２、画素電極層ＰＸをこの順で形成し、第２の有機絶縁層Ｏ−ＰＡＳ２とパッシベーション層ＰＡＳの間に画素電極ＰＸと接続した容量電極層ＴＥＤを有してある。
図２２は本発明の第１１実施例の画素構成を模式的に説明する図２０のIII −III に沿った断面図である。図中の前記実施例の図面と同一参照符号は同一機能部分に相当する。本実施例は、図２１に示した容量電極層ＴＥＤをゲート絶縁層ＧＩ上で第２の有機絶縁層Ｏ−ＰＡＳ２の下層に形成した。
図２３は本発明の第１２実施例の画素構成を模式的に説明する図２０のIII −III に沿った断面図である。図中の前記実施例の図面と同一参照符号は同一機能部分に相当する。本実施例は、図２１あるいは図２２に示した容量電極層ＴＥＤを第１の有機絶縁層Ｏ−ＰＡＳの上層でゲート絶縁層ＧＩの下層に形成した。
上記第１０、第１１、第１２の実施例の構成により、画素の開口率が向上し、導電層の面積が大きいために給電抵抗が低減できる。また容量電極層ＴＥＤの面積、形状で蓄積容量を調整できる。さらに、薄膜トランジスタの上層にも有機絶縁層を設けた場合には、画素電極とドレイン線の重畳が可能となり、さらに開口率が向上する。画素電極とドレイン線を重畳した場合に、ドレイン線の延在方向近傍と画素電極の間の遮光層を省略できるため、またさらに開口率が向上する。
なお、第１の基準電極層ＳＴはゲート線層ＧＬと平行、かつ画素電極層ＰＸの形成領域に重畳してゲート線層ＧＬの延在方向に形成することができる。これにより、ゲート線層ＧＬと第１の基準電極層ＳＴの間の寄生容量が低減され、蓄積容量の増大を抑制することができ、また電位の安定化を図ることができる。
また、第１の基準電極層ＳＴを第１の基板ＳＵＢ１のゲート線層ＧＬとドレイン線層ＤＬおよび画素電極層ＰＸの形成領域を含む領域に形成してもよい。この構成により、第１の基準電極層ＳＴが、所謂べた電極であることで給電抵抗がさらに低減され、かつ給電方向の制限が無くなる。
図２４は本発明の第１３実施例の画素構成を模式的に説明する縦電界型の液晶表示装置の一画素近傍の平面図、図２５は図２４のIII −III に沿った断面図である。図中の前記実施例の図面と同一参照符号は同一機能部分に相当する。本実施例では、例えば図２０〜図２３で説明した容量電極層ＴＥＤを画素領域におけるパッシベーション層ＰＡＳと第２の有機絶縁層Ｏ−ＰＡＳの間に形成し、スルーホールＴＨ２を介して画素電極層ＰＸに接続した。
すなわち、薄膜トランジスタＴＦＴは、ゲート絶縁層ＧＩの上にパッシベーション層ＰＡＳに形成したスルーホールＴＨ１を介して画素電極ＰＸと接続するソース電極を有し、容量電極層ＴＥＤはソース電極ＳＤ１に接続して画素電極ＰＸの形成領域に有する。
この構成により、前記容量電極層の大きさを変えることで保持容量を調整できる。なお、第１の有機絶縁層Ｏ−ＰＡＳをカラーフィルタとすることもできる。
この構成により、画素の開口率が向上し、導電層の面積が大きいために給電抵抗が低減できると共に、画素電極と基準電極層の間に形成される誘電率の小さい有機絶縁層、パッシベーション層、ゲート絶縁層、カラーフィルタ層で保持容量を形成した場合は、寄生容量の増大を抑制できる。また、第１の基板にカラーフィルタ層を形成するため、第２の基板との位置合わせ裕度が大きくなる。
図２６は本発明の第１４実施例の画素構成を模式的に説明する縦電界型の液晶表示装置の一画素近傍の図２４のIII −III に沿った断面図である。図中の前記実施例の図面と同一参照符号は同一機能部分に相当する。本実施例では、容量電極層ＴＥＤをゲート絶縁層ＧＩ上に有する。画素電極を第２の有機絶縁層Ｏ−ＰＡＳ２とパッシベーション層ＰＡＳに形成したスルーホールを介して容量電極層ＴＥＤに接続した。
図２７は本発明の第１５実施例の画素構成を模式的に説明する縦電界型の液晶表示装置の一画素近傍の図２４のIII −III に沿った断面図である。図中の前記実施例の図面と同一参照符号は同一機能部分に相当する。本実施例では、容量電極層ＴＥＤを第１の有機絶縁層Ｏ−ＰＡＳ上に有し、画素電極ＰＸを第２の有機絶縁層Ｏ−ＰＡＳ２とパッシベーション層ＰＡＳおよびゲート絶縁層ＧＩを貫通して形成したスルーホールＴＨ２を介して容量電極層ＴＥＤに接続した。
上記第１３〜第１５の実施例の構成により、導電層と画素電極との間に形成される保持容量を容量電極ＴＥＤの面積で調整できる。
また、第１３〜第１５の実施例における第１の有機絶縁層Ｏ−ＰＡＳ１をカラーフィルタとしてもよい。
この構成により、画素の開口率が向上し、導電層の面積が大きいために給電抵抗が低減できる。また、第１の基板にカラーフィルタ層を形成した場合は、第２の基板ＳＵＢ２との位置合わせ裕度が大きくなる。
図２８は本発明の第１６実施例の画素構成を模式的に説明する縦電界型の液晶表示装置の一画素近傍の平面図、図２９は図２８のIII −III に沿った断面図である。図中の前記実施例の図面と同一参照符号は同一機能部分に相当する。本実施例では、第１の基板の前記画素領域を含んで前記ゲート線、ドレイン線、スイッチング素子、画素電極を形成する電極形成層と前記第１の基板側との間に当該電極形成層に対して有機絶縁層で絶縁した第１の基準電極層を有する。
上記電極形成層は、前記有機絶縁層Ｏ−ＰＡＳの上層にゲート線層ＧＬ、ゲート絶縁層ＧＩ、ドレイン線層ＤＬ、薄膜トランジスタＴＦＴ、パッシベーション層ＰＡＳ、画素電極層ＰＸをこの順で有し、かつ有機絶縁層Ｏ−ＰＡＳとパッシベーション層ＰＡＳの間に画素電極層ＰＸと接続した容量電極層ＴＥＤを形成してある。そして、画素電極層ＰＸと第１の基準電極層ＳＴおよび容量電極層ＴＥＤで画素の保持容量を形成している。
図２９に示したように、容量電極層ＴＥＤをゲート絶縁層ＧＩ上に有し、ソース電極ＳＤ１を容量電極層ＴＥＤに接続した。スイッチング素子ＴＦＴは、ゲート絶縁層ＧＩの上にパッシベーション層ＰＡＳに形成したスルーホールＴＨを介して画素電極ＰＸと接続するソース電極ＳＤ１を有し、容量電極層ＴＥＤはソース電極ＳＤ１に接続して画素領域に形成されている。
この構成により、前記容量電極層の大きさを変えることで蓄積容量を調整できる。また、有機絶縁層Ｏ−ＰＡＳをカラーフィルタ層とすることもできる。
本実施例の構成により、画素の開口率が向上し、導電層の面積が大きいために給電抵抗が低減できる。容量電極層ＴＥＤの大きさを変えることで保持容量を調整できる。また、第１の基板にカラーフィルタ層を形成した場合は、第２の基板ＳＵＢ２との位置合わせ裕度が大きくなる。
図３０は本発明の第１７実施例の画素構成を模式的に説明する縦電界型の液晶表示装置の一画素近傍の図２８のIII −III に沿った断面図である。図中の前記実施例の図面と同一参照符号は同一機能部分に相当する。本実施例では、容量電極層ＴＥＤを有機絶縁層Ｏ−ＰＡＳ上に有し、ソース電極ＳＤ１をゲート絶縁層ＧＩを貫通したスルーホールＴＨを介して容量電極層ＴＥＤに接続した。
この構成により、容量電極層ＴＥＤと画素電極ＰＸとの間に形成される保持容量を画素電極ＰＸがパッシベーション層ＰＡＳとゲート絶縁層ＧＩとを貫通する面積で調整できる。また、有機絶縁層をカラーフィルタ層とすることもできる。
本実施例の構成により、開口率が向上し、第１の基準電極層の面積が大きいために給電抵抗を低減できる。また、有機絶縁層をカラーフィルタ層とした場合は、第２の基板との位置合わせ裕度が大きくなる。
図３１は本発明の第１８実施例の画素構成を模式的に説明する縦電界型の液晶表示装置の一画素近傍の平面図、図３２は図３１のIII −III に沿った断面図である。図中の前記実施例の図面と同一参照符号は同一機能部分に相当する。本実施例では、容量電極層ＴＥＤをゲート絶縁層ＧＩ上に有し、画素電極層ＰＸをパッシベーション層ＰＡＳを貫通したスルーホールＴＨ２を介して容量電極層ＴＥＤに接続した。また、有機絶縁層Ｏ−ＰＡＳをカラーフィルタ層とすることもできる。
本実施例の構成により、第１の基準電極層ＳＴと画素電極層ＰＸとの間に形成される保持容量を容量電極層ＴＥＤの面積で調整できる。また、有機絶縁層Ｏ−ＰＡＳをカラーフィルタ層とすることもできる。
図３３は本発明の第１９実施例の画素構成を模式的に説明する縦電界型の液晶表示装置の一画素近傍の図３１のIII −III に沿った断面図である。図中の前記実施例の図面と同一参照符号は同一機能部分に相当する。本実施例では、容量電極層ＴＥＤを有機絶縁層Ｏ−ＰＡＳ上に有し、画素電極層ＰＸをパッシベーション層ＰＡＳとゲート絶縁層ＧＩを貫通したスルーホールＴＨ２を介して容量電極層ＴＥＤに接続した。
本実施例の構成により、第１の基準電極層ＳＴと画素電極層ＰＸとの間に形成される保持容量を容量電極層ＴＥＤの面積で調整できる。また、有機絶縁層Ｏ−ＰＡＳをカラーフィルタ層とすることもできる。
図３４は本発明の第２０実施例の画素構成を模式的に説明する縦電界型の液晶表示装置の一画素近傍の平面図、図３５は図３４のIII −III に沿った断面図である。図中の前記実施例の図面と同一参照符号は同一機能部分に相当する。本実施例では、容量電極層ＴＥＤを第１の有機絶縁層Ｏ−ＰＡＳ上に形成し、（３４）、（２３）において、前記容量電極層を第１の有機絶縁層上に有し、第１の基準電極層Ｏ−ＰＡＳ２を貫通したスルーホールＴＨ２を介して第１の基準電極層ＳＴに接続した。
この構成により、蓄積容量を第１の基準電極層に接続した容量電極層の面積で調整できる。また、第１の基板にカラーフィルタ層を形成した場合は第２の基板ＳＵＢ２との位置合わせ裕度が大きくなる。
図３６は本発明の第２１実施例の画素構成を模式的に説明する縦電界型の液晶表示装置の一画素近傍の図３４のIII −III に沿った断面図である。図中の前記実施例の図面と同一参照符号は同一機能部分に相当する。本実施例では、容量電極層ＴＥＤをゲート絶縁層ＧＩ上に有し、ゲート絶縁層ＧＩを貫通したスルーホールＴＨ２を介して第１の基準電極層ＳＴに接続した。
本実施例の構成により、蓄積容量を第１の基準電極層に接続した容量電極層の面積で調整できる。また第１の基板にカラーフィルタ層を形成した場合は第２の基板ＳＵＢ２との位置合わせ裕度が大きくなる。
図３７は本発明の第２２実施例の画素構成を模式的に説明する縦電界型の液晶表示装置の一画素近傍の図３４のIII −III に沿った断面図である。図中の前記実施例の図面と同一参照符号は同一機能部分に相当する。本実施例では、容量電極層ＴＥＤをパッシベーション層ＰＡＳ上に有し、このパッシベーション層ＰＡＳとゲート絶縁層ＧＩおよび第１の有機絶縁層ＳＴを貫通したスルーホールＴＨを介して容量電極層ＴＥＤに接続した。
この構成により、導電層と画素電極との間に形成される蓄積容量を第１の基準電極層に接続した容量電極層の面積で調整できる。また、第１の基板にカラーフィルタ層を形成した場合は第２の基板ＳＵＢ２との位置合わせ裕度が大きくなる。
本実施例の構成により、開口率が向上し、導電層の面積が大きいために給電抵抗が低減できる。また、第１の有機絶縁層Ｏ−ＰＡＳをカラーフィルタとした場合は、第２の基板ＳＵＢ２との位置合わせ裕度が大きくなる。
図３８は本発明の第２３実施例の画素構成を模式的に説明する縦電界型の液晶表示装置の一画素近傍の平面図、図３９は図３８のIII −III に沿った断面図である。図中の前記実施例の図面と同一参照符号は同一機能部分に相当する。本実施例では、容量電極層ＴＥＤをゲート絶縁層ＧＩ上に有し、ゲート絶縁層ＧＩと有機絶縁層Ｏ−ＰＡＳを貫通するスルーホールＴＨ２を介して第１の基準電極層ＳＴに接続した。
本実施例の構成により、第１の基準電極層ＳＴと画素電極層ＰＸとの間に形成される保持容量を第１の基準電極層ＳＴに接続した容量電極層ＴＥＤの面積で調整できる。また、第１の基板にカラーフィルタ層を形成した場合は第２の基板ＳＵＢ２との位置合わせ裕度が大きくなる。
図４０は本発明の第２４実施例の画素構成を模式的に説明する縦電界型の液晶表示装置の一画素近傍の図３８のIII −III に沿った断面図である。図中の前記実施例の図面と同一参照符号は同一機能部分に相当する。本実施例では、容量電極層ＴＥＤを有機絶縁層Ｏ−ＰＡＳ上に有し、有機絶縁層Ｏ−ＰＡＳを貫通するスルーホールＴＨ２を介して第１の基準電極層ＳＴに接続した。
本実施例の構成により、第１の基準電極層ＳＴと画素電極層ＰＸとの間に形成される保持容量を第１の基準電極層ＳＴに接続した容量電極層ＴＥＤの面積で調整できる。また、第１の基板にカラーフィルタ層を形成した場合は第２の基板ＳＵＢ２との位置合わせ裕度が大きくなる。
図４１は本発明の第２５実施例の画素構成を模式的に説明する縦電界型の液晶表示装置の一画素近傍の図３８のIII −III に沿った断面図である。図中の前記実施例の図面と同一参照符号は同一機能部分に相当する。本実施例では、容量電極層ＴＥＤをゲート絶縁層ＧＩ上に有すると共に、有機絶縁層Ｏ−ＰＡＳ上に第２の容量電極層ＴＥＤＤを有する。画素電極ＰＸをパッシベーション層ＰＡＳに形成したスルーホールＴＨ２を介して容量電極層ＴＥＤに接続すると共に、第２の容量電極層ＴＥＤＤを有機絶縁層Ｏ−ＰＡＳに形成したスルーホールＴＨ３を介して第１の基準電極層ＳＴに接続した。
この構成により、保持容量は容量電極層ＴＥＤと第２の容量電極層ＴＥＤＤとの面積で調整できる。また、第１の基板にカラーフィルタ層を形成した場合は第２の基板ＳＵＢ２との位置合わせ裕度が大きくなる。
図４２は本発明の第２６実施例の画素構成を模式的に説明する縦電界型の液晶表示装置の一画素近傍の平面図、図４３は図３８のIII −III に沿った断面図である。図中の前記実施例の図面と同一参照符号は同一機能部分に相当する。本実施例は第１の基板ＳＵＢ１に前記した各実施例中の容量電極層ＴＥＤを有する場合で、かつ有機絶縁層をカラーフィルタ層ＣＦとした場合である。
第１の基板ＳＵＢ１上にカラーフィルタ層を設けた場合、スルーホールＴＨ２の部分はカラーフィルタＣＦが存在しないため、この部分から光漏れが生じる。この光漏れを防止するため、容量電極ＴＥＤを第１の基準電極層ＳＴに接続するスルーホールＴＨ２に金属遮光膜ＭＬを設け、この金属遮光膜ＭＬを介して容量電極層ＴＥＤを接続する。
図４４は本発明の第２７実施例の画素構成を模式的に説明する縦電界型の液晶表示装置の一画素近傍の図４２のIII −III に沿った断面図である。本実施例では、上記第２６実施例における金属遮光膜ＭＬを容量電極層ＴＥＤの上層に設けた。
図４５は本発明の第２６実施例または第２７実施例におけるスルーホールと金属遮光膜の平面図である。金属遮光膜ＭＬの各辺はスルーホールＴＨ２の開口部より大きく、少なくとも１μｍ以上の大きさに形成する。なお、カラーフィルタ層ＣＦ上にオーバーコート層を設けた場合も同様である。
図４６は本発明の第２８実施例を説明する要部断面図であり、スルーホールと金属遮光膜の断面構造を示す図である。本実施例は、有機絶縁層をカラーフィルタとして、容量電極層ＴＥＤをソース電極ＳＤ１と同層のゲート絶縁層上に形成し、ソース電極ＳＤ１を遮光金属膜で形成したものである。スルーホール部での光漏れをスルーホール部に形成した遮光金属膜を用いて対策するものであり、この構成の一例を図４２のＴＨ２部を例に説明する。むろん、スルーホール部の遮光に用いる場合は他のスルーホールに用いてもよい。
図４６の（ａ）はスルーホールＴＨ２に遮光金属膜ＭＬをソース電極ＳＤ１により貫通させて第１の基準電極層ＳＴに接続し、このソース電極ＳＤ１の上に容量電極ＴＥＤを形成した。図４６の（ｂ）はスルーホールＴＨ２に容量電極層ＴＥＤを形成した後、当該スルーホールＴＨ２に遮光金属膜ＭＬをソース電極ＳＤ１により形成した。図４６の（ｃ）はスルーホールＴＨ２に遮光金属膜ＭＬを形成した後、ＳＤ層を介して基準電極層ＴＥＤと接続した。
また、図４６の（ｄ）は遮光金属膜ＭＬをスルーホールＴＨに構成し、基準電極ＳＴと接続した後、遮光金属膜ＭＬと基準電極層ＴＥＤを接続した。
上記の各実施例において、基準電極層（あるいは第１の基準電極層）ＳＴをゲート線ＧＬと平行、かつ画素電極ＰＸの形成領域に重畳してゲート線ＧＬの延在方向に形成することで、ゲート線層ＧＬと基準電極層（あるいは第１の基準電極層）の間の寄生容量の増大を抑制することができ、また電位の安定化を図ることができる。
また、上記の各実施例において、基準電極層（または第１の基準電極層）ＳＴを第１の基板ＳＵＢ１のゲート線ＧＬとドレイン線ＤＬおよび画素電極ＰＸの形成領域を含む領域に形成することで、当該基準電極層が、所謂べた電極であることで給電抵抗がさらに低減され、かつ給電方向の制限が無くなる。
さらに、上記の各実施例において、ドレイン線ＤＬの延在方向近傍と画素電極ＰＸの間を遮光する遮光層ＤＬを設けたものでは、ドレイン線ＤＬと画素電極ＰＸの間の光漏れを防止できる。
図４７は本発明の第２９実施例の画素構成を模式的に説明するＩＰＳ型の液晶表示装置の一画素近傍の平面図、図４８は図４７のIII −III に沿った断面図である。図中の前記実施例の図面と同一参照符号は同一機能部分に相当する。本実施例は第１の基板ＳＵＢ１と第２の基板ＳＵＢ２の対向間隙に液晶を挟持し、第１の基板ＳＵＢ１の内面に、第１の方向に延在し互いに並設された複数のゲート線ＧＬおよびこのゲート線ＧＬと交差する第２の方向に延在し互いに並設された複数のドレイン線ＤＬと、ゲート線ＧＬとドレイン線ＤＬの交差部に設けられた複数の薄膜トランジスタＴＦＴと、この薄膜トランジスタＴＦＴで駆動される櫛型の画素電極ＰＸと、画素電極ＰＸとの間で画素駆動用の電界を生成する櫛型の対向電極ＣＴとを少なくとも有している。
画素電極ＰＸと対向電極ＣＴは同層に作ることもできる。
そして、第１の基板ＳＵＢ１の画素領域を含んでゲート線ＧＬ、ドレイン線ＤＬ、薄膜トランジスタＴＦＴ、画素電極ＰＸを形成する電極形成層と第１の基板ＳＵＢ１側との間に当該電極形成層に対して有機絶縁層Ｏ−ＰＡＳで絶縁した基準電極層ＳＴを有し、画素電極ＰＸと基準電極層ＳＴの間に画素の保持容量を形成している。
そして、対向電極ＣＴを有機絶縁層Ｏ−ＰＡＳ上に有し、対向電極ＤＴが有機絶縁層Ｏ−ＰＡＳに形成したスルーホールＴＨを介して基準電極層ＳＴに接続されている。
本実施例の構成により、十分な保持容量を形成できるため、画質の安定、向上が実現する。また保持容量を形成するための画素電極ＰＸの面積を大きくする必要がないため開口率が向上する。また、基準電極層ＳＴの面積が大きいために給電抵抗を低減できる。
図４９は本発明の第３０実施例の画素構成を模式的に説明するＩＰＳ型の液晶表示装置の一画素近傍の図４７のIV−IVに沿った断面図である。対向電極ＣＴはゲート絶縁層ＧＩ上に有し、対向電極ＣＴがゲート絶縁層ＧＩと有機絶縁層Ｏ−ＰＡＳに形成したスルーホールＴＨを介して基準電極層ＳＴに接続されている。
本実施例の構成により、保持容量が画素電極ＰＸと誘電率の小さい有機絶縁層Ｏ−ＰＡＳを介した基準電極層ＳＴとの間に形成。保持容量を形成するための画素電極ＰＸの面積を大きくする必要がないため開口率が向上する。また、基準電極層ＳＴの面積が大きいために給電抵抗を低減できる。
図５０は本発明の第３１実施例の画素構成を模式的に説明するＩＰＳ型の液晶表示装置の一画素近傍の図４７のIV−IVに沿った断面図である。本実施例では、対向電極ＣＴをパッシベーション層ＰＡＳ上に有し、この対向電極をパッシベーション層ＰＡＳとゲート絶縁層ＧＩおよび有機絶縁層Ｏ−ＰＡＳに形成したスルーホールＴＨを介して基準電極層ＳＴに接続されている。
本実施例の構成により、保持容量が画素電極ＰＸと誘電率の小さい有機絶縁層Ｏ−ＰＡＳを介した基準電極層ＳＴとの間に形成される。保持容量を形成するための画素電極ＰＸの面積を大きくする必要がないため開口率が向上する。また、基準電極層ＳＴの面積が大きいために給電抵抗を低減できる。
また、上記第２９〜第３０実施例において、基準電極層ＳＴはゲート線ＧＬと平行、かつ画素電極ＰＸおよび対向電極ＣＴの形成領域に重畳してゲート線ＧＬの延在方向に形成してもよい。
この構成により、ゲート線層ＧＬと基準電極層ＳＴの間の寄生容量が低減され、保持容量の増大を抑制することができ、また電位の安定化を図ることができる。
さらに、上記第２９〜第３０実施例において、基準電極層ＳＴを第１の基板ＳＵＢ１のゲート線層ＧＬとドレイン線層ＤＬ、画素電極ＰＸおよび対向電極ＣＴの形成領域を含む領域に形成することもできる。
この構成により、基準電極層ＳＴが、所謂べた電極であることで給電抵抗がさらに低減され、かつ給電方向の制限が無くなる。また、有機絶縁層Ｏ−ＰＡＳの層厚を厚くすることで、基準電極層の液晶駆動電界への影響を低減できる。有機絶縁層Ｐ−ＰＡＳに代えてカラーフィルタとすることもでき、またカラーフィルタにオーバーコートを形成した場合はカラーフィルタ層の下層に基準電極層を設けることが望ましい。
図５１は本発明の第３２実施例の画素構成を模式的に説明するＩＰＳ型の液晶表示装置の一画素近傍の平面図、図５２は図５１のＶ−Ｖ線に沿った断面図である。本実施例では、対向電極ＣＴを有機絶縁層Ｏ−ＰＡＳ上に有すると共に、ドレイン線ＤＬと交差して隣接画素領域に延在し、当該隣接画素領域の基準電極層に有機絶縁層Ｏ−ＰＡＳに形成したスルーホールＴＨを介して接続されている。
本実施例の構成により、仮にスルーホールＴＨの形成が不十分であっても隣接画素側から基準電極層ＳＴを通して給電がなされる。
図５３は本発明の第３３実施例の画素構成を模式的に説明するＩＰＳ型の液晶表示装置の一画素近傍の図５１のＶ−Ｖ線に沿った断面図である。本実施例では、対向電極ＣＴはゲート絶縁層ＧＩ上に有し、有機絶縁層Ｏ−ＰＡＳ上に一方のドレイン線ＤＬと交差して隣接画素領域に延在する容量電極層ＴＥＤを有する。対向電極層ＣＴはゲート絶縁層ＧＩと有機絶縁層Ｏ−ＰＡＳに形成したスルーホールＴＨを介して第１の基準電極層ＳＴに接続している。
この構成により、仮にスルーホールＴＨの形成が不十分であっても隣接画素側から第２に基準電極層ＴＥＤを通して給電がなされる。また、各対向電極と各基準電極とを接続するスルーホールを各画素毎に複数形成することで、当該電極層間の接続の信頼性を向上できる。
図５４は本発明の第３４実施例の画素構成を模式的に説明するＩＰＳ型の液晶表示装置の一画素近傍の図５１のＶ−Ｖ線に沿った断面図である。本実施例では対向電極ＣＴはパッシベーション層ＰＡＳ上に有し、有機絶縁層Ｏ−ＰＡＳ上に一方のドレイン線ＤＬと交差して隣接画素領域に延在する容量電極層ＴＥＤを有する。対向電極層ＣＴはパッシベーション層ＰＡＳ、ゲート絶縁層ＧＩ、有機絶縁層Ｏ−ＰＡＳに形成したスルーホールＴＨを介して第１の基準電極層ＳＴに接続している。
この構成により、仮にスルーホールの形成が不十分であっても隣接画素側から容量電極層ＴＥＤを通して給電がなされる。
図５５は本発明の第３５実施例の画素構成を模式的に説明するＩＰＳ型の液晶表示装置の一画素近傍の図５１のＶ−Ｖ線に沿った断面図である。本実施例では図５４に示した第３４実施例の第１の基準電極層ＳＴの下層で前記第１の基板ＳＵＢ１の上にカラーフィルタ層を有する。
この構成により、前記実施例の効果に加え、カラーフィルタ層ＣＦが第１の基準電極ＳＴで液晶層と隔離されるため、カラーフィルタ層ＣＦの構成材料による液晶の汚染が阻止される。
図５６は図４７〜図５５の実施例の変形例を説明するＩＰＳ型の液晶表示装置の一画素近傍の平面図である。すなわち、各画素の対向電極ＣＴと基準電極ＳＴとを接続するスルーホールＴＨを各画素毎に複数形成することで、当該電極層間の接続の信頼性を向上できる。
図５７は本発明の第３６実施例の画素構成を模式的に説明するＩＰＳ型の液晶表示装置の一画素近傍の平面図、図５８は図５７のVI−VI線に沿った断面図である。本実施例では、対向電極ＣＴは有機絶縁層Ｏ−ＰＡＳ上にゲート線ＧＬの延在方向と平行で、隣接する画素領域にわたって形成され、各画素領域における基準電極ＳＴには有機絶縁層Ｏ−ＰＡＳに形成したスルーホールＴＨを介して接続する。
この構成により、保持容量は対向電極ＣＴと画素電極ＰＸの重畳部分で形成され、ゲート絶縁層ＧＩは保持容量の誘電体となる。保持容量を増大させる場合に好適である。
図５９は本発明の第３７実施例の画素構成を模式的に説明するＩＰＳ型の液晶表示装置の一画素近傍の図５７のVI−VI線に沿った断面図である。本実施例では、対向電極ＣＴは例えばゲート絶縁層上に有し、有機絶縁層Ｏ−ＰＡＳ上にゲート線ＧＬの延在方向と平行で、有機絶縁層Ｏ−ＰＡＳの隣接する画素領域にわたって形成された容量電極層ＴＥＤを有している。対向電極ＣＴは各画素領域において基準電極層に有機絶縁層Ｏ−ＰＡＳとゲート絶縁層ＧＩとを貫通して形成したスルーホールＴＨを介して接続され、容量電極層ＴＥＤと画素電極層ＰＸの重畳部分で保持容量が形成される。
この構成により、ゲート絶縁層ＧＩが保持容量の誘電体となり、櫛歯状の画素電極となっている。
図６０は本発明の第３８実施例の画素構成を模式的に説明する変形ＩＰＳ型の液晶表示装置の一画素近傍の平面図、図６１は図６０のVII −VII 線に沿った断面図、図６２は図６０のVIII−VIII線に沿った断面図である。本実施例では、画素電極ＰＸはゲート絶縁層ＧＩ上に、所謂ヘリングボーン形状に形成されている。ソース電極ＳＤ１はゲート絶縁層ＧＩ上に形成され、このソース電極ＳＤ１に画素電極が重畳している。対向電極ＣＴは有機絶縁層Ｏ−ＰＡＳ上に有し、スルーホールＴＨ２で基準電極層ＳＴに接続し、対向電極ＣＴと前記画素電極とで保持容量を形成する。
本実施例の構成により、ゲート絶縁層ＧＩが保持容量の誘電体となり、ヘリングボーン形状の画素電極としたことによる保持容量の低下を増大させることができる。
図６３は本発明の第３９実施例の画素構成を模式的に説明する変形ＩＰＳ型の液晶表示装置の一画素近傍の図６３のVII −VII 線に沿った断面図である。本実施例では、ソース電極ＳＤ１をゲート絶縁層ＧＩ上に形成し、パッシベーション層ＰＡＳ上に形成した画素電極ＰＸとスルーホールＴＨ１で接続している。他の構成は図６１と同様である。
本実施例により、ゲート絶縁層ＧＩが保持容量の誘電体となっている。
図６４は本発明の第４０実施例の画素構成の要部を模式的に説明する変形ＩＰＳ型の液晶表示装置の薄膜トランジスタＴＦＴ部分の平面図である。本実施例では、ゲート絶縁層ＧＩ上に形成する薄膜トランジスタＴＦＴのソース電極ＳＤ１の面積を変えることで保持容量を調整できるようにした。
本発明の他の実施例においても、本概念で保持容量を調整することが出来る。
図６５は本発明の第４１実施例の画素構成の要部を模式的に説明する変形ＩＰＳ型の液晶表示装置の一画素近傍の平面図、図６６は図６５のIX−IX線に沿った断面図である。本実施例は、画素電極ＰＸはゲート絶縁層ＧＩ上に、所謂ヘリングボーン形状に形成されている。ソース電極ＳＤ１はゲート絶縁層ＧＩ上に形成され、このソース電極ＳＤ１に画素電極が重畳している。有機絶縁層Ｏ−ＰＡＳの下層には基準電極が形成され、この基準電極を対向電極と兼用する基準／対向電極層ＳＴ／ＣＴとしている。この基準／対向電極層ＳＴ／ＣＴと画素電極ＰＸで保持容量を形成する。
本実施例により、対向電極層ＣＴの形成を不要とし、保持容量に対する給電抵抗が大幅に低減され、画素の開口率の低下のない液晶表示装置を得ることができる。
また、基準／対向電極層ＳＴ／ＣＴは例えばゲート線ＧＬと平行、かつ画素電極ＰＸの形成領域に重畳して前記ゲート線ＧＬの延在方向に有する。
この構成により、画素毎に独立した基準／対向電極層を要せず、ゲート線層ＧＬと基準／対向電極層ＳＴ／ＣＴとの間の容量が低減され、寄生容量の増大を抑制することができ、また電位の安定化を図ることができる。
また、基準／対向電極層ＳＴ／ＣＴは第１の基板ＳＵＢ１のゲート線ＧＬとドレイン線ＤＬおよび画素電極ＰＸの形成領域を含む全領域に有する。
この構成により、基準／対向電極層ＳＴ／ＣＴが、所謂べた電極であることで給電抵抗がさらに低減され、かつ給電方向の制限が無くなる。
図６７は本発明の第４２実施例の画素構成の要部を模式的に説明する変形ＩＰＳ型の液晶表示装置の一画素近傍の図６５のIX−IX線に沿った断面図である。本実施例では、画素電極ＰＸはゲート絶縁層ＧＩ上に、所謂ヘリングボーン形状に形成されている。ソース電極ＳＤ１はゲート絶縁層ＧＩ上に形成され、このソース電極ＳＤ１に画素電極が重畳している。本実施例は、図６６の構成における画素電極ＰＸの下層の有機絶縁層Ｏ−ＰＡＳの全部または一部を除去したものに相当する。
この構成により、画素電極ＰＸと基準／対向電極層ＳＴ／ＣＴとの間に生成される電界強度が増大し、駆動電圧を低減することができる。
図６８は本発明の第４３実施例の画素構成の要部を模式的に説明する変形ＩＰＳ型の液晶表示装置の一画素近傍の平面図、図６９は図６８のＸ−Ｘ線に沿った断面図である。本実施例は、有機絶縁層Ｏ−ＰＡＳの上に対向電極層ＣＴを有し、かつこの対向電極層ＣＴ上にゲート線ＧＬの延在方向と平行に当該対向電極を隣接する画素電極に接続する接続線ＧＬＬを有する。
図７０は本発明の第４４実施例の画素構成の要部を模式的に説明する変形ＩＰＳ型の液晶表示装置の一画素近傍の図６８のＸ−Ｘ線に沿った断面図である。本実施例は、対向電極層ＣＴと有機絶縁層Ｏ−ＰＡＳの間にゲート線ＧＬの延在方向と平行に当該対向電極層ＣＴを隣接する画素電極層ＰＸに接続する接続線ＧＬＬを有する。
上記第４３実施例と第４４実施例の構成により、仮にスルーホールの形成が不十分であっても隣接画素側から導電層を通して給電がなされる。また、各対向電極層ＣＴと基準電極ＳＴとを接続するスルーホールＴＨを各画素毎に複数形成することで、当該電極層間の接続の信頼性を向上できる。
図７１は本発明の第４５実施例の画素構成の要部を模式的に説明する変形ＩＰＳ型の液晶表示装置の一画素近傍の平面図、図７２は図７１のXI−XI線に沿った断面図である。本実施例では、基準電極層と対向電極を兼用する基準／対向電極層ＳＴ／ＣＴを有し、有機絶縁層Ｏ−ＰＡＳは画素領域内の一部で除去されている。
図７３は本発明の第４６実施例の画素構成の要部を模式的に説明する変形ＩＰＳ型の液晶表示装置の一画素近傍の図６８のXI−XI線に沿った断面図である。本実施例は、有機絶縁層Ｏ−ＰＡＳ上に対向電極ＣＴを有し、有機絶縁層Ｏ−ＰＡＳの一部を画素領域内で除去した。
上記第４５実施例および第４６実施例の構成により、画素領域内に駆動電圧の異なる複数の領域を形成でき、マルチドメイン効果を得ることができる。
図７４は本発明の第４７実施例の画素構成の要部を模式的に説明する他の変形ＩＰＳ型の液晶表示装置の一画素近傍の平面図、図７５は図７４のXII −XII 線に沿った断面図である。
本実施例は、第１の基板ＳＵＢ１と第２の基板ＳＵＢ２の対向間隙に液晶を挟持し、前記第１の基板の内面に、第１の方向に延在し互いに並設された複数のゲート線および前記ゲート線と交差する第２の方向に延在し互いに並設された複数のドレイン線と、前記ゲート線とドレイン線の交差部に設けられた複数のスイッチング素子と、前記アクティブ素子で駆動される画素電極と前記画素電極との間で画素駆動用の電界を生成する対向電極とを少なくとも有し、前記複数の画素電極で画素領域が構成される液晶表示装置である。
また電極形状は、画素電極ＰＸを平面状、対向電極ＣＴをヘリングボーン状として、図６０、６５、６８あるいは７１の逆となるよう構成しても良い。この場合、ゲート線ＧＬおよびドレイン線ＤＬからの漏洩電界を対向電極ＣＴでシールドできるようになるため、画質の一層の向上が実現する。
第１の基板ＳＵＢ１の画素領域を含んでゲート線ＧＬ、ドレイン線ＤＬ、薄膜トランジスタＴＦＴ、画素電極ＰＸを形成する電極形成層と第１の基板ＳＵＢ１側との間に当該電極形成層に対して第１の絶縁層Ｏ−ＰＡＳ１で絶縁した基準電極層ＳＴを有する。
電極形成層は、有機絶縁層Ｏ−ＰＡＳ１の上層にゲート線ＧＬ、ゲート絶縁層ＧＩ、パッシベーション層ＰＡＳ、第２の有機絶縁層Ｏ−ＰＡＳ２、対向電極ＣＴをこの順で積層してある。対向電極層ＣＴは、画素領域のゲート線ＧＬの延在方向に隣接する画素領域およびドレイン線ＤＬの延在方向に隣接する画素領域にわたって共有されている。そして、対向電極層ＣＴは、第２の有機絶縁層Ｏ−ＰＡＳ２、パッシベーション層ＰＡＳ、ゲート絶縁層ＧＩ、第１の有機絶縁層Ｏ−ＰＡＳ１を貫通するスルーホールＴＨを介して接続され、画素電極ＰＸと基準電極層ＳＴの間に画素の保持容量を形成する。
本実施例の構成により、ゲート線ＧＬおよびドレイン線ＤＬからの漏洩電界を対向電極ＣＴでシールドできるようになるため、画質の一層の向上が実現する。
図７６は本発明の第４８実施例の画素構成の要部を模式的に説明する他の変形ＩＰＳ型の液晶表示装置の一画素近傍の図７４のXII −XII 線に沿った断面図である。本実施例は、画素電極ＰＸの下層、かつ第１の有機絶縁層Ｏ−ＰＡＳ１とゲート絶縁層ＧＩの間に基準電極層ＳＴとスルーホールＴＨを介して接続した容量電極層ＴＥＤを有する。
この構成により、保持容量を容量電極層ＴＥＤの面積で増加させ、調整することができる。
図７７は本発明の第４９実施例の画素構成の要部を模式的に説明する他の変形ＩＰＳ型の液晶表示装置の一画素近傍の図７４のXII −XII 線に沿った断面図である。本実施例は、画素電極ＰＸ下の保持容量を形成する部分の第１の有機絶縁層Ｏ−ＰＡＳ１を除去した。
この構成により、誘電率が小さい有機絶縁層の欠如で画素電極と基準電極層の間に形成される保持容量を増大させることができる。
図７８は本発明の第５０実施例の画素構成の要部を模式的に説明する他の変形ＩＰＳ型の液晶表示装置の一画素近傍の図７４のXII −XII 線に沿った断面図である。本実施例は、画素電極ＰＸの上層にある対向電極ＣＴの下層にある第２の有機絶縁層Ｏ−ＰＡＳ２の一部を除去した。
この構成によっても、誘電率が小さい有機絶縁層の欠如で画素電極と基準電極層の間に形成される保持容量を増大させることができる。
図７９は本発明の第５１実施例の画素構成の要部を模式的に説明する他の変形ＩＰＳ型の液晶表示装置の一画素近傍の図７４のXII −XII 線に沿った断面図である。本実施例は、画素電極ＰＸの下層にあるゲート絶縁層ＧＩと第１の有機絶縁層Ｏ−ＰＡＳ１の間に容量電極ＴＥＤを設けた。この容量電極ＴＥＤは図示しない位置で対向電極ＣＴに接続される。また、容量電極ＴＥＤをゲート線ＧＬの延在方向に平行に形成して画素間で共有としてもよい。
この構成により、保持容量を容量電極ＴＥＤの面積で増加させ、あるいは調整できる。
次に、本発明の液晶表示装置の他の構成部分の実施例を説明する。
図８０は本発明の液晶表示装置の基板構成の説明図である。液晶表示装置ＰＮＬは第１の基板ＳＵＢ１と、この第１の基板ＳＵＢ１よりも小サイズの第２の基板ＳＵＢ２を液晶を介して貼り合わせて構成される。第１のＳＵＢ１の一辺とこの辺に隣接する他の辺には端子領域（ドレイン線側端子領域ＴＭＤ、ゲート線側端子領域ＴＭＧ）が形成され、重ね合わせられた第２の基板ＳＵＢ２の大部分に有効表示領域を有する。
図８１は端子領域における第１の基板上に駆動回路を搭載したテープキャリアパッケージを実装した状態の説明図である。ドレイン線側端子領域ＴＭＤとゲート線側端子領域ＴＭＧのそれぞれに複数のテープキャリアパッケージＴＣＰ（ドレイン駆動回路チップＣＨ２を搭載したドレイン線駆動用テープキャリアパッケージ、ゲート駆動回路チップＣＨ１を搭載したゲート線駆動用テープキャリアパッケージ）が搭載される。
図８２は端子領域における第１の基板上に駆動回路チップを直接実装した状態の説明図である。ドレイン線側端子領域ＴＭＤに複数のドレイン線駆動回路チップＣＨ２を、ゲート線側端子領域ＴＭＧに複数のゲート線駆動回路チップＣＨ１が搭載される。この実装方式をＦＣＡ方式（またはＣＰＧ方式）と称する。
図８３は二枚の基板の間に液晶を注入して封止する液晶封入口の配置例の説明図である。この例では、駆動回路チップを搭載しない辺に２つの液晶封入口ＩＮＪを設けている。この液晶封入口ＩＮＪの数や設置位置は液晶表示装置ＰＮＬのサイズにより設定され、１つでもよく、また３以上とすることもできる。
図８４は本発明の液晶表示装置の模式断面図である。第１の基板ＳＵＢ１の内面には基準電極層ＳＴとその上層に有機絶縁層Ｏ−ＰＡＳを有している。他の層や電極は図示を省略してある。第１の基板ＳＵＢ１と第２の基板ＳＵＢ２の間には液晶ＬＣが封入され、有効表示領域の周囲をシール材ＳＬで封止してある。
図８５はテープキャリアパッケージ方式で実装したゲート駆動回路の端子領域を模式的に説明する平面図である。図８５（ａ）〜（ｃ）ではテープキャリアパッケージＴＣＰに搭載された駆動回路チップＣＨ１の端子は第１の基板ＳＵＢ１側に引き出されたゲート線の端子部に接続される。基準電極ＳＴへの接続は有機絶縁層Ｏ−ＰＡＳを除去して接続される。この有機絶縁層Ｏ−ＰＡＳの除去部分をＸＰで示す。図８５（ａ）はこの除去部分ＸＰをシール材ＳＬの外側で、かつテープキャリアパッケージＴＣＰの下側に配置した状態を示す。
図８５（ｂ）は有機絶縁層Ｏ−ＰＡＳの除去部分ＸＰをシール材ＳＬの外側で、かつテープキャリアパッケージＴＣＰから外れた部分に配置した状態を示す。そして、図８５（ｃ）は有機絶縁層Ｏ−ＰＡＳの除去部分ＸＰをシール材ＳＬの内側に配置した状態を示す。
図８６はＦＣＡ方式で駆動回路チップを実装した端子領域を模式的に説明する平面図である。図８６（ａ）はシール材ＳＬの外側で有機絶縁層Ｏ−ＰＡＳを除去し、この除去部分ＸＰで駆動回路チップの基準電極層への給電端子を接続した。図８６（ｂ）はシール材ＳＬの中で有機絶縁層Ｏ−ＰＡＳを除去し、この除去部分ＸＰで駆動回路チップの基準電極層への給電端子を接続した。基準電極層への給電線の幅は、給電抵抗を低減するために他の信号線の幅より太いことが望ましい。
図８７は液晶表示装置の制御回路にある基準電位生成回路からフレキシブルプリント基板等で給電する方式とした場合の端子領域を模式的に説明する平面図である。フレキシブルプリント基板ＦＰＣに基準電極給電配線ＳＴＬを設け、液晶表示装置の制御回路にある基準電位生成回路からフレキシブルプリント基板ＦＰＣを経由して第１の基板ＳＵＢ１に引き出した基準電極の端子に給電する。図８７（ａ）はテープキャリアパッケージ実装方式、同（ｂ）はＦＣＡ方式にこの給電方式を適用した場合を示す。このように、基準電極層ＳＴへの給電を駆動回路チップＣＨ１を経由せずにフレキシブルプリント基板ＦＰＣで行うことでさらに低抵抗の給電を行うことができる。ＧＤＬはゲート線への給電配線を示す。
図８８は基準電極への給電端子の形成の第１例を説明する液晶表示装置の模式平面図である。縦電界方式とＩＰＳ（変形ＩＰＳ方式、他の変形ＩＰＳ方式も含む）の何れにおいても、その基準電極ＳＴの周辺をパターニングして引出し端子ＳＴＴを形成し、これに前記図８４〜図８７に示した構成で当該基準電極ＳＴに給電を行うようにした。
図８９は基準電極への給電端子の形成の第２例を説明する液晶表示装置の模式平面図、図９０は図８９のＡ部分を拡大した要部断面図である。特に、第２の基板ＳＵＢ２側の共通電極を有する縦電界方式では、基準電極ＳＴのコーナー部にパターニングで接続部分ＳＴＣを形成し、この接続部分ＳＴＣで導電ペーストＡＧを介して共通電極ＳＴに基準電極ＳＴを接続する。基準電極ＳＴへの給電は共通電極で行われる。接続部分ＳＴＣは全コーナーでなくてもよく、コーナー部の一箇所、２箇所、３箇所であってもよい。
図９１は基準電極への給電端子の形成の第３例を説明する液晶表示装置の模式断面図、図９２は図９１の給電端子部分を拡大した要部断面図である。基準電極ＳＴへの給電端子ＳＴＴは基準電極ＳＴとは別途に形成してもよい。また、シールＳＬ内でゲート線あるいはドレイン線等の他の配線と接続した配線で引き出してもよい。このとき、両者の接続抵抗に配慮する。給電端子ＳＴＴが非Ａｌ系金属（Ｃｒ、Ｍｏ、Ｔｉ、Ｔａ、Ｗ、Ｚｒ等の高融点金属、あるいはそれらの合金等の透明電極である基準電極ＳＴとの接触抵抗が低い場合に好適な構成である。なお、給電端子ＳＴＴを透明導電膜（ＩＴＯ、ＩＺＯ等）で形成してもよい。
図９３は基準電極への給電端子の形成の第４例を説明する液晶表示装置の模式断面図である。給電端子ＳＴＴと基準電極ＳＴの接触抵抗が高い場合、補助接続線ＳＴＴ'を介して接続するのが好ましい。例えば、給電端子ＳＴＴがＡｌの場合、補助接続線ＳＴＴ'は非Ａｌとする。また、補助接続線ＳＴＴ'にも透明導電膜を用いる場合、およびＡｌ系の給電端子ＳＴＴと基準電極ＳＴを直接接続する場合でも、通常の信号線と異なり、多点給電が可能であるため図９３の構成が可能である。
図９４は第１の基板に形成する有機絶縁層をカラーフィルタとした場合の有効表示領域外周の構成例を説明する液晶表示装置の模式断面図である。有機絶縁層をカラーフィルタＣＦとした場合には、有効表示領域外周に３原色（Ｒ，Ｇ，Ｂ）のカラーフィルタ材料ＣＦ１、またはその少なくとも１つと他の少なくとも１つＣＦ２を積層する。これにより、有効表示領域外周に遮光層を形成できる。また、有効表示領域外周に２つのカラーフィルタ材料を積層する場合、ＣＦ１をＲとしＣＦ２をＧまたはＢとする。Ｒのカラーフィルタ材料はＲ光以外を吸収するため、Ｒを吸収するＧまたはＢのカラーフィルタ材料を組み合わせることでＲ，Ｇ，Ｂの各色光を吸収できる。
図９５は第１の基板に形成する有機絶縁層をカラーフィルタとした場合の有効表示領域外周の他の構成例を説明する液晶表示装置の模式断面図である。シールＳＬとそのの外周部分に図９４で説明したようなＣＦ２を積層した場合で、カラーフィルタ層（ＣＦ１，ＣＦ２）と有効表示領域を含めや全カラーフィルタ層を保護するために、このカラーフィルタ層（ＣＦ、ＣＦ１，ＣＦ２）の上にオーバーコート層ＯＣを形成するのが望ましい。
図９６はシールとその外周部分および有効表示領域の全てにカラーフィルタを形成した構成例を説明する液晶表示装置の模式断面図である。この場合も、シールとその外周部分および有効表示領域の全てのカラーフィルタ層ＣＦの上にオーバーコート層ＯＣを形成するのが望ましい。
図９７は第１の基板に形成した各種の引出し端子や給電端子に駆動回路を実装する場合の位置合わせ方式の説明図であり、同図（ａ）はテープキャリアパッケージを用いた場合、同（ｂ）はＦＣＡ方式を採用した場合を示す。同図（ａ）および同（ｂ）において、カラーフィルタＣＦをシール外にも設けた場合、駆動回路チップＣＨ１を搭載したテープキャリアパッケージＴＣＰまたはＦＣＡの駆動回路チップＣＨ１と第１の基板に形成した各種の引出し端子や給電端子とのアライメントを取るアライメントマークＡＭ近傍では、カラーフィルタＣＦに除去部分ＸＰを形成するのが望ましい。これにより、アライメントマークＡＭの光学認識の際の誤差の発生を防ぎ、実装精度を確保できる。
図９８は第１の基板に形成した基準電極層の電食を防止する構成とした液晶表示装置の模式断面図である。シールＳＬの外側にある基準電極層ＳＴの電食を防止するため、基準電極層ＳＴの端部まで有機絶縁層Ｏ−ＰＡＳを被覆する。
図９９は第１の基板に形成する有機絶縁層をカラーフィルタとした場合のカラーフィルタの形成例を説明する模式平面図である。同図に示したように、カラーフィルタＣＦはシールＳＬの内側のみに形成することもできる。カラーフィルタＣＦは光の波長を選択する機能を果たすために多量の顔料あるいは染料を含む。このため、無色の有機絶縁層に比べて吸湿性が高くなる傾向を有する。
高温高湿となり得るシールＳＬの外部の領域にカラーフィルタＣＦがあると、当該部分のカラーフィルタＣＦは吸湿で膨潤し、しわ状となり、その上層に形成する引出し線や給電線の断線を招く場合がある。これを防止するために、カラーフィルタＣＦをシールＳＬの内側にのみ形成する。
図１００は第１の基板に形成する有機絶縁層をカラーフィルタとした場合の構成例を説明する模式平面図である。図９９で説明した構成において、基準電極層ＳＴをシールＳＬの外側まで形成したとき、走査信号線等との短絡を防止するためにカラーフィルタＣＦの非形成部にはオーバーコート層ＯＣを形成する。これにより、上記の短絡を防止できる。
図１０１は第１の基板に形成する有機絶縁層をカラーフィルタとした場合の他の構成例を説明する模式平面図である。第１の基板ＳＵＢ１の有効表示領域内にのみカラーフィルタ層ＣＦを形成した場合、基準電極層ＳＴも当該有効表示領域内にのみ形成する。なお、基準電極層ＳＴは他の配線と交差させないでカラーフィルタＣＦからはみ出して形成してもよい。
図１０２は第１の基板に形成する有機絶縁層をカラーフィルタとした場合のさらに他の構成例を説明する模式平面図である。図１０１において、基準電極層ＳＴは他の配線と交差させないでカラーフィルタＣＦからはみ出して形成した場合には、図１０２のようにカラーフィルタＣＦおよび基準電極ＳＴを被覆してオーバーコート層ＯＣを形成する。
図１０３は本発明の液晶表示装置を透過型表示モジュールとして用いた一配置例を説明する模式断面図である。第１の基板ＳＵＢ１と第２の基板ＳＵＢ２の貼り合わせで形成した液晶表示装置の第１の基板ＳＵＢ１の背面にバックライトＢＬを設置する。この配置例は透過型表示モジュールの典型的な構成である。バックライトＢＬからの照明光Ｌ１は液晶表示装置を透過するときに当該液晶表示装置で変調され、第２の基板側ＳＵＢ２から出射する。
図１０４は本発明の液晶表示装置を透過型表示モジュールとして用いた他の配置例を説明する模式断面図である。第１の基板ＳＵＢ１と第２の基板ＳＵＢ２の貼り合わせで形成した液晶表示装置の第２の基板ＳＵＢ２の表面にフロントライトＦＬを設置する。フロントライトＦＬからの照明光Ｌ１は液晶表示装置を透過するときに当該液晶表示装置で変調され、第１の基板側ＳＵＢ１から出射する。
図１０５は本発明の液晶表示装置を反射型表示モジュールとして用いた第１の配置例を説明する模式断面図である。第１の基板ＳＵＢ１と第２の基板ＳＵＢ２の貼り合わせで形成した液晶表示装置の第１の基板ＳＵＢ１に有する基準電極ＳＴを反射性金属層で構成する。第２の基板ＳＵＢ２に入射した外光Ｌ２は基準電極ＳＴで反射し、第２の基板側から出射する光Ｌ２は液晶表示装置内を透過するときに当該液晶表示装置に形成された電子潜像で変調される。
図１０６は本発明の液晶表示装置を反射型表示モジュールとして用いた第２の配置例を説明する模式断面図である。第１の基板ＳＵＢ１と第２の基板ＳＵＢ２の貼り合わせで形成した液晶表示装置の第２の基板ＳＵＢ２の表面にフロントライトＦＬを設置する。フロントライトＦＬから出射した光Ｌ２は第１の基板の内面に有する反射性金属層で構成した基準電極ＳＴで反射し、第２の基板側からフロントライトＦＬを通って出射する。この光Ｌ２は液晶表示装置内を透過するときに当該液晶表示装置で変調される。
図１０７は本発明の液晶表示装置を反射型表示モジュールとして用いた第３の配置例を説明する模式断面図である。第１の基板ＳＵＢ１と第２の基板ＳＵＢ２の貼り合わせで形成した液晶表示装置の第２の基板ＳＵＢ２の表面に反射層ＲＴを設けている。第１の基板ＳＵＢ１から入射した外光Ｌ２は反射層ＲＴで反射し、第１の基板側から出射する。この光Ｌ２は液晶表示装置内を透過するときに当該液晶表示装置で変調される。
図１０８は本発明の液晶表示装置を反射型表示モジュールとして用いた第４の配置例を説明する模式断面図である。第１の基板ＳＵＢ１と第２の基板ＳＵＢ２の貼り合わせで形成した液晶表示装置の第２の基板ＳＵＢ２の内面に設ける共通電極ＣＴを反射性金属層で構成する。第１の基板ＳＵＢ１から入射した外光Ｌ２は共通電極ＣＴで反射し、第１の基板側から出射する。この光Ｌ２は液晶表示装置内を透過するときに当該液晶表示装置で変調される。
図１０９は本発明の液晶表示装置を反射型表示モジュールとして用いた第５の配置例を説明する模式断面図である。第１の基板ＳＵＢ１と第２の基板ＳＵＢ２の貼り合わせで形成した液晶表示装置の第１の基板ＳＵＢ１の背面にフロントライトＦＬを設置する。また、第２の基板ＳＵＢ２の内面に設ける共通電極ＣＴを反射性金属層で構成する。フロントライトＦＬから第１の基板ＳＵＢ１に入射した外光Ｌ２は共通電極ＣＴで反射し、第１の基板側からフロントライトＦＬを通して出射する。この光Ｌ２は液晶表示装置内を透過するときに当該液晶表示装置で変調される。
図１１０は本発明の液晶表示装置を透過／反射型表示モジュールとして用いた一配置例を説明する模式断面図である。第１の基板ＳＵＢ１と第２の基板ＳＵＢ２の貼り合わせで形成した液晶表示装置の第１の基板ＳＵＢ１に有する基準電極ＳＴは反射性金属層で構成し、その各画素対応で部分的な開口（スリット孔、あるいはドット孔などでもよい）を有している。
反射型モードとして動作する場合は、第２の基板ＳＵＢ２から入射した外光Ｌ２が基準電極ＳＴで反射し、第２の基板ＳＵＢ２から出射する。透過型モードとして動作する場合は、第１の基板ＳＵＢ１の背面に設置したバックライトＢＬからの光Ｌ１が基準電極ＳＴの開口を通って第２の基板ＳＵＢ２を通して出射する。この光Ｌ２あるいはＬ１は液晶表示装置内を透過するときに当該液晶表示装置で変調される。また、基準電極ＳＴを開口を持つ反射性金属層に代えて半透過性反射層とすることもできる。なお、反射型と透過型の両モードで動作することはもちろんである。
図１１１は本発明の液晶表示装置を透過／反射型表示モジュールとして用いた他の配置例を説明する模式断面図である。第１の基板ＳＵＢ１と第２の基板ＳＵＢ２の貼り合わせで形成した液晶表示装置の第２の基板ＳＵＢ２に有する共通電極ＣＴは反射性金属層で構成し、部分的な開口（スリット孔、あるいはドット孔など）を有している。
反射型として動作する場合は、第１の基板ＳＵＢ１から入射した外光Ｌ２が共通電極ＣＴで反射し、第１の基板ＳＵＢ１から出射する。透過型として動作する場合は、第２の基板ＳＵＢ２の表面に設置したフロントライトＦＬからの光Ｌ１が共通電極ＣＴの開口を通って第１の基板ＳＵＢ１を通して出射する。この光Ｌ２あるいはＬ１は液晶表示装置内を透過するときに当該液晶表示装置に形成された電子潜像で変調される。また、共通電極ＣＴを開口を持つ反射性金属層に代えて半透過性反射層とすることもできる。
本発明は、以上の各実施例、構成例に限定されるものではなく、薄膜トランジスタ等のスイッチング素子を形成した基板側に基準電極を設けた構成を基本として各種の液晶表示装置を構成できる。
また上記各実施例の基板は、例えばＳＵＢ１としてガラス基板でも良い。
またＳＵＢ１はプラスチックあるいは樹脂基板でも良い。
本発明では、基板生成時あるいは基板納入前にあらかじめ基準電極層ＳＴが形成できるため、良品の基板のみを適用でき、歩留まりが向上する。また容量形成部に精度が要求されないため、スループット向上と低コスト化が実現する。またＴＦＴ層を形成する前に成膜するため、塗布法のような異物の発生しやすい製法も使用でき、さらに低コスト化が実現する。
上述の各実施例では、ゲート線ＧＬ、ゲート絶縁膜ＧＩ、半導体層の順の構造にて説明しているが、半導体層、ゲート絶縁膜ＧＩ、ゲート線ＧＬの順に積層した構造でも良い。この場合、半導体層として結晶性を有する層、例えばポリシリコン、ＣＧＳ、ＳＬＳ、ＳＥＬＡＸ、あるいは単結晶などを用いた場合に好適となる。
さらに、半導体層に結晶性を有する層を用いた場合、さらなる利点が実現する。本発明では、半導体層と基板の間に、ほぼ画素領域全てに渡るような広い面積の基準電極層ＳＴが形成されている。結晶性を有する半導体層を用いたスイッチング素子の形成工程ではイオンの注入が行われるが、このイオンは半導体層以外の領域にも広く注入される。本発明では、基準電極層ＳＴでこのイオンを遮蔽できるため、該イオンが基板ＳＵＢ１まで至ることを回避でき、基板にダメージが加わることを防止でき、信頼性の向上が実現する。
さらに、結晶性を有する半導体層の形成工程では、アモルファスの半導体を形成後レーザーを局所的に照射、スキャンすることによりレーザーの熱で半導体を局所的に融解し、結晶化させることに結晶性を付与する方法がある。例えばＳＥＬＡＸ、ＳＬＳなどとして知られている。このような方法においては、半導体を融解させるレベルの熱が加わることになり、融解部周辺にも高熱の伝達が生じる。このとき、この高熱で基板ＳＵＢ１にゆがみや熱ストレスが蓄積することを見出した。さらに、このストレスは偏光状態の乱れになり、コントラスト比を低下させるという新たな問題を発見するに至った。
本発明では、半導体層と基板ＳＵＢ１の間に基準電極層ＳＴがある。この基準電極層ＳＴは画素領域の大半に渡る広いものであり、複数画素にまたがり、また導電性を有する。このため、レーザーによる局所的高熱を即時に拡散でき、上記基板へのダメージ、ストレス、コントラストの低下が回避でき、高品質化、高信頼性化が実現する。
この効果は結晶性の半導体層と基板の間に画素領域の大半に渡る導電層を有することにより実現できる効果であり、本発明はこの構成、すなわち結晶性の半導体層と基板の間に画素領域の大半に渡る導電層を有する画像表示装置も、発明として開示および主張するものである。
また上記各実施例は説明のため液晶表示装置を用いている。しかし、上記各実施例の説明から明らかなように、基板ＳＵＢ１上の構成が本発明で開示の思想を適用すれば、有機ＥＬ、無機ＥＬ、あるいはその他の画像表示装置に適用できるものである。したがって、本明細書での請求項における「液晶表示装置」とは、画像表示装置を均等の範囲として開示し、主張するものである。また同様に、本明細書での請求項における「第１の基板と第２の基板の対向間隙に液晶を挟持し」とは、液晶表示装置の均等物としての画像表示装置の場合には、「対向配置される第１の基板と第２の基板と」の意味である。
本発明の一実施例の画素構成を模式的に説明する液晶表示装置の一画素近傍の平面図である。 図１のＩ−Ｉ線に沿った断面図である。 図１のII−II線に沿った断面図である。 本発明の他の実施例の画素構成を模式的に説明する液晶表示装置の一画素近傍の平面図である。 図４のＩ−Ｉ線に沿った断面図である。 図４のII−II線に沿った断面図である。 本発明の他の実施例の画素構成を模式的に説明する液晶表示装置の一画素近傍の平面図である。 図７のＩ−Ｉ線に沿った断面図である。 本発明の他の実施例の画素構成を模式的に説明する液晶表示装置の一画素近傍の図８のＩ−Ｉ線に沿った断面図である。 本発明の他の実施例の画素構成を模式的に説明する液晶表示装置の一画素近傍の平面図である。 本発明の他の実施例の画素構成を模式的に説明する液晶表示装置の一画素近傍の平面図である。 本発明の他の実施例の画素構成を模式的に説明する液晶表示装置の一画素近傍の平面図である。 図１２のＩ−Ｉ線に沿った断面図である。 図１２のII−II線に沿った断面図である。 本発明の他の実施例の画素構成を模式的に説明する液晶表示装置の一画素近傍の平面図である。 図１５のＩ−Ｉ線に沿った断面図である。 図１５のII−II線に沿った断面図である。 本発明の他の実施例の画素構成を模式的に説明する液晶表示装置の図１５のＩ−Ｉ線に沿った断面図である。 図１８のII−II線に沿った断面図である。 本発明の他の実施例の画素構成を模式的に説明する液晶表示装置の一画素近傍の平面図である。 図２０のIII −III に沿った断面図である。 本発明の他の実施例の画素構成を模式的に説明する図２０のIII −III に沿った断面図である。 本発明の他の実施例の画素構成を模式的に説明する図２０のIII −III に沿った断面図である。 本発明の他の実施例の画素構成を模式的に説明する液晶表示装置の一画素近傍の平面図である。 図２４のIII −III に沿った断面図である。 本発明の他の実施例の画素構成を模式的に説明する液晶表示装置の一画素近傍の図２４のIII −III に沿った断面図である。 本発明の他の実施例の画素構成を模式的に説明する液晶表示装置の一画素近傍の図２４のIII −III に沿った断面図である。 本発明の他の実施例の画素構成を模式的に説明する液晶表示装置の一画素近傍の平面図である。 図２８のIII −III に沿った断面図である。 本発明の他の実施例の画素構成を模式的に説明する液晶表示装置の一画素近傍の図２８のIII −III に沿った断面図である。 本発明の他の実施例の画素構成を模式的に説明する液晶表示装置の一画素近傍の平面図である。 図３１のIII −III に沿った断面図である。 本発明の他の実施例の画素構成を模式的に説明する液晶表示装置の一画素近傍の図３１のIII −III に沿った断面図である。 本発明の他の実施例の画素構成を模式的に説明する液晶表示装置の一画素近傍の平面図である。 図３４のIII −III に沿った断面図である。 本発明の他の実施例の画素構成を模式的に説明する液晶表示装置の一画素近傍の図３４のIII −III に沿った断面図である。 本発明の他の実施例の画素構成を模式的に説明する液晶表示装置の一画素近傍の図３４のIII −III に沿った断面図である。 本発明の他の実施例の画素構成を模式的に説明する液晶表示装置の一画素近傍の平面図である。 図３８のIII −III に沿った断面図である。 本発明の他の実施例の画素構成を模式的に説明する液晶表示装置の一画素近傍の図３８のIII −III に沿った断面図である。 本発明の他の実施例の画素構成を模式的に説明する液晶表示装置の一画素近傍の図３８のIII −III に沿った断面図である。 本発明の他の実施例の画素構成を模式的に説明する液晶表示装置の一画素近傍の平面図である。 図３８のIII −III に沿った断面図である。 本発明の他の実施例の画素構成を模式的に説明する液晶表示装置の一画素近傍の図４２のIII −III に沿った断面図である。 本発明の他の実施例におけるスルーホールと金属遮光膜の平面図である。 本発明の他の実施例を説明する要部断面図である。 本発明の他の実施例の画素構成を模式的に説明する液晶表示装置の一画素近傍の平面図である。 図４７のIII −III に沿った断面図である。 本発明の他の実施例の画素構成を模式的に説明する液晶表示装置の一画素近傍の図４７のIV−IVに沿った断面図である。 本発明の他の実施例の画素構成を模式的に説明する液晶表示装置の一画素近傍の図４７のIV−IVに沿った断面図である。 本発明の他の実施例の画素構成を模式的に説明する液晶表示装置の一画素近傍の平面図である。 図５１のＶ−Ｖ線に沿った断面図である。 本発明の他の実施例の画素構成を模式的に説明する液晶表示装置の一画素近傍の図５１のＶ−Ｖ線に沿った断面図である。 本発明の他の実施例の画素構成を模式的に説明する液晶表示装置の一画素近傍の図５１のＶ−Ｖ線に沿った断面図である。 本発明の他の実施例の画素構成を模式的に説明する液晶表示装置の一画素近傍の図５１のＶ−Ｖ線に沿った断面図である。 図４７〜図５５の実施例の変形例を説明する液晶表示装置の一画素近傍の平面図である。 本発明の他の実施例の画素構成を模式的に説明する液晶表示装置の一画素近傍の平面図である。 図５７のVI−VI線に沿った断面図である。 本発明の他の実施例の画素構成を模式的に説明する液晶表示装置の一画素近傍の図５７のVI−VI線に沿った断面図である。 本発明の他の実施例の画素構成を模式的に説明する液晶表示装置の一画素近傍の平面図である。 図６０のVII −VII 線に沿った断面図である。 図６０のVIII−VIII線に沿った断面図である。 本発明の他の実施例の画素構成を模式的に説明する液晶表示装置の一画素近傍の図６３のVII −VII 線に沿った断面図である。 本発明の他の実施例の画素構成の要部を模式的に説明する液晶表示装置の薄膜トランジスタＴＦＴ部分の平面図である。 本発明の他の実施例の画素構成の要部を模式的に説明する液晶表示装置の一画素近傍の平面図である。 図６５のIX−IX線に沿った断面図である。 本発明の他の実施例の画素構成の要部を模式的に説明する液晶表示装置の一画素近傍の図６５のIX−IX線に沿った断面図である。 本発明の他の実施例の画素構成の要部を模式的に説明する液晶表示装置の一画素近傍の平面図である。 図６８のＸ−Ｘ線に沿った断面図である。 本発明の他の実施例の画素構成の要部を模式的に説明する液晶表示装置の一画素近傍の図６８のＸ−Ｘ線に沿った断面図である。 本発明の他の実施例の画素構成の要部を模式的に説明する液晶表示装置の一画素近傍の平面図である。 図７１のXI−XI線に沿った断面図である。 本発明の他の実施例の画素構成の要部を模式的に説明する液晶表示装置の一画素近傍の図６８のXI−XI線に沿った断面図である。 本発明の他の実施例の画素構成の要部を模式的に説明する液晶表示装置の一画素近傍の平面図である。 図７４のXII −XII 線に沿った断面図である。 本発明の他の実施例の画素構成の要部を模式的に説明する液晶表示装置の一画素近傍の図７４のXII −XII 線に沿った断面図である。 本発明の他の実施例の画素構成の要部を模式的に説明する液晶表示装置の一画素近傍の図７４のXII −XII 線に沿った断面図である。 本発明の他の実施例の画素構成の要部を模式的に説明する液晶表示装置の一画素近傍の図７４のXII −XII 線に沿った断面図である。 本発明の他の実施例の画素構成の要部を模式的に説明する液晶表示装置の一画素近傍の図７４のXII −XII 線に沿った断面図である。 本発明の液晶表示装置の基板構成の説明図である。 端子領域における第１の基板上に駆動回路を搭載したテープキャリアパッケージを実装した状態の説明図である。 端子領域における第１の基板上に駆動回路チップを直接実装した状態の説明図である。 二枚の基板の間に液晶を注入して封止する液晶封入口の配置例の説明図である。 本発明の液晶表示装置の模式断面図である。 テープキャリアパッケージ方式で実装したゲート駆動回路の端子領域を模式的に説明する平面図である。 ＦＣＡ方式で駆動回路チップを実装した端子領域を模式的に説明する平面図である。 液晶表示装置の制御回路にある基準電位生成回路からフレキシブルプリント基板等で給電する方式とした場合の端子領域を模式的に説明する平面図である。 基準電極への給電端子の形成の第１例を説明する液晶表示装置の模式平面図である。 基準電極への給電端子の形成の第２例を説明する液晶表示装置の模式平面図である。 図８９のＡ部分を拡大した要部断面図である。 基準電極への給電端子の形成の第３例を説明する液晶表示装置の模式断面図である。 図９１の給電端子部分を拡大した要部断面図である。 基準電極への給電端子の形成の第４例を説明する液晶表示装置の模式断面図である。 第１の基板に形成する有機絶縁層をカラーフィルタとした場合の有効表示領域外周の構成例を説明する液晶表示装置の模式断面図である。 第１の基板に形成する有機絶縁層をカラーフィルタとした場合の有効表示領域外周の他の構成例を説明する液晶表示装置の模式断面図である。 シールとその外周部分および有効表示領域の全てにカラーフィルタを形成した構成例を説明する液晶表示装置の模式断面図である。 第１の基板に形成した各種の引出し端子や給電端子に駆動回路を実装する場合の位置合わせ方式の説明図である。 第１の基板に形成した基準電極層の電食を防止する構成とした液晶表示装置の模式断面図である。 第１の基板に形成する有機絶縁層をカラーフィルタとした場合のカラーフィルタの形成例を説明する模式平面図である。 第１の基板に形成する有機絶縁層をカラーフィルタとした場合の構成例を説明する模式平面図である。 第１の基板に形成する有機絶縁層をカラーフィルタとした場合の他の構成例を説明する模式平面図である。 第１の基板に形成する有機絶縁層をカラーフィルタとした場合のさらに他の構成例を説明する模式平面図である。 本発明の液晶表示装置を透過型表示モジュールとして用いた一配置例を説明する模式断面図である。 本発明の液晶表示装置を透過型表示モジュールとして用いた他の配置例を説明する模式断面図である。 本発明の液晶表示装置を反射型表示モジュールとして用いた一配置例を説明する模式断面図である。 本発明の液晶表示装置を反射型表示モジュールとして用いた他の配置例を説明する模式断面図である。 本発明の液晶表示装置を反射型表示モジュールとして用いた他の配置例を説明する模式断面図である。 本発明の液晶表示装置を反射型表示モジュールとして用いた他の配置例を説明する模式断面図である。 本発明の液晶表示装置を反射型表示モジュールとして用いた他の配置例を説明する模式断面図である。 本発明の液晶表示装置を透過／反射型表示モジュールとして用いた一配置例を説明する模式断面図である。 本発明の液晶表示装置を透過／反射型表示モジュールとして用いた他の配置例を説明する模式断面図である。
符号の説明
ＳＵＢ１・・・第１の基板、ＳＵＢ２・・・第２の基板、ＣＦ・・・カラーフィルタ、ＢＭ・・・ブラックマトリクス、ＣＴ・・・・共通電極（または対向電極）、ＬＣ・・・液晶（または液晶層）、ＡＬ・・・配向膜、ＰＡＳ・・・パッシベーション層、Ｏ−ＰＡＳ（Ｏ−ＰＡＳ１、Ｏ−ＰＡＳ２）・・・有機絶縁層（第１の有機絶縁層、第２の有機絶縁層）、ＳＤ１・・・ソース電極、ＳＤ２・・・ドレイン電極、ＤＬ・・・ドレイン線（またはドレイン線層）、ＧＬ・・・ゲート線（またはゲート線層）、ＧＩ・・・ゲート絶縁層、ＳＭ・・・シールドメタル、ＳＴ・・・基準電極（または基準電極層）、ＰＸ・・・画素電極（または画素電極層）、ＴＨ（ＴＨ１、ＴＨ２）・・・スルーホール、ＡＳ・・・半導体層、Ｃｓｔｇ・・・保持容量または蓄積容量、ＮＧＩ・・・ゲート絶縁層除去領域、ＯＣ・・・オーバーコート層、ＴＥＤ・・・第２基準電極、ＭＬ・・・金属層、ＸＰ・・・有機絶縁層除去領域、ＣＴ／ＳＴ・・・対向／基準兼用電極層、ＢＬ・・・バックライト、ＦＬ・・・フロントライト。

Claims (7)

  1. 液晶を介して対向配置される第１および第２の基板を有し、前記第１の基板の液晶側の面に、複数のゲート線および前記ゲート線と交差する複数のドレイン線と、前記ゲート線とドレイン線で囲まれた画素領域のそれぞれに、スイッチング素子と、前記スイッチング素子で駆動される画素電極を少なくとも有する画像表示装置であって、
    前記ゲート線、ドレイン線、スイッチング素子、および画素電極を形成する電極形成層と、当該電極形成層と前記第１の基板側との間に前記電極形成層に対して絶縁層を介して基準電極層を有し、
    前記画素電極は、前記画素領域内で略矩形形状であり、屈曲部を有する複数のスリットを有するように形成され、
    前記基準電極層は、前記複数の画素領域で共有されるように形成されることを特徴とする画像表示装置。
  2. 前記絶縁層は、第１の絶縁層と第２の絶縁層の２層構造であることを特徴とする請求項１に記載の画像表示装置。
  3. 前記第１の絶縁層と前記第２の絶縁層間に、コモン電極が形成され、当該コモン電極は、スルーホールによって前記基準電極層に接続されることを特徴とする請求項２に記載の画像表示装置。
  4. 前記コモン電極は、前記画素領域内で前記画素電極と重畳し、且つ略矩形上に形成されることを特徴とする請求項３に記載の画像表示装置。
  5. 前記第２の絶縁層は、有機絶縁膜であることを特徴とする請求項２に記載の画像表示装置。
  6. 前記基準電極層は、前記画素電極との間で電界を形成し、前記液晶を制御するコモン電極を兼ねることを特徴とする請求項１に記載の画像表示装置。
  7. 前記基準電極層が透明電極であることを特徴とする請求項１記載の画像表示装置。
JP2008149055A 2001-10-15 2008-06-06 液晶表示装置 Expired - Lifetime JP4740287B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008149055A JP4740287B2 (ja) 2001-10-15 2008-06-06 液晶表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001317147 2001-10-15
JP2001317147 2001-10-15
JP2008149055A JP4740287B2 (ja) 2001-10-15 2008-06-06 液晶表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002244606A Division JP4305811B2 (ja) 2001-10-15 2002-08-26 液晶表示装置、画像表示装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008242491A true JP2008242491A (ja) 2008-10-09
JP4740287B2 JP4740287B2 (ja) 2011-08-03

Family

ID=19135065

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2002244606A Expired - Lifetime JP4305811B2 (ja) 2001-10-15 2002-08-26 液晶表示装置、画像表示装置およびその製造方法
JP2008149055A Expired - Lifetime JP4740287B2 (ja) 2001-10-15 2008-06-06 液晶表示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2002244606A Expired - Lifetime JP4305811B2 (ja) 2001-10-15 2002-08-26 液晶表示装置、画像表示装置およびその製造方法

Country Status (5)

Country Link
US (17) US6970222B2 (ja)
JP (2) JP4305811B2 (ja)
KR (1) KR100583705B1 (ja)
CN (2) CN1310065C (ja)
TW (1) TW589480B (ja)

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3608614B2 (ja) 2001-03-28 2005-01-12 株式会社日立製作所 表示装置
TW594201B (en) * 2003-03-28 2004-06-21 Toppoly Optoelectronics Corp Reflective LCD having two driving matrixes
JP4779288B2 (ja) * 2003-05-28 2011-09-28 富士ゼロックス株式会社 画像表示装置
JP4424925B2 (ja) * 2003-06-05 2010-03-03 株式会社 日立ディスプレイズ 表示装置
KR20050000653A (ko) 2003-06-24 2005-01-06 엘지.필립스 엘시디 주식회사 액정 표시 패널
JP2005107489A (ja) * 2003-09-12 2005-04-21 Seiko Epson Corp 電気光学装置及びその製造方法
TWI300863B (en) * 2004-03-19 2008-09-11 Toppoly Optoelectronics Corp Transmissive liquid crystal display
JP4646539B2 (ja) * 2004-03-29 2011-03-09 エーユー オプトロニクス コーポレイション 液晶表示装置とその製造方法
TWI382264B (zh) * 2004-07-27 2013-01-11 Samsung Display Co Ltd 薄膜電晶體陣列面板及包括此面板之顯示器裝置
US7563490B2 (en) 2004-12-06 2009-07-21 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR101119196B1 (ko) * 2005-02-16 2012-03-22 삼성전자주식회사 표시장치 및 이의 제조 방법
KR20060105188A (ko) * 2005-04-01 2006-10-11 삼성전자주식회사 표시 패널 및 이를 구비한 표시 장치
KR101189275B1 (ko) 2005-08-26 2012-10-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8279388B2 (en) * 2005-08-26 2012-10-02 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
JP4702003B2 (ja) * 2005-11-16 2011-06-15 セイコーエプソン株式会社 液晶装置およびプロジェクタ
EP3229066A1 (en) 2005-12-05 2017-10-11 Semiconductor Energy Laboratory Co., Ltd. Transflective liquid crystal display with a horizontal electric field configuration
JP4801569B2 (ja) * 2005-12-05 2011-10-26 株式会社半導体エネルギー研究所 液晶表示装置
KR101291860B1 (ko) * 2005-12-28 2013-07-31 엘지디스플레이 주식회사 2차원 영상 및 3차원 영상 디스플레이장치, 그 제조방법
TW200730978A (en) * 2006-02-08 2007-08-16 Wintek Corp Active matrix liquid crystal display and pixel structure thereof
JP4884829B2 (ja) * 2006-05-10 2012-02-29 株式会社 日立ディスプレイズ 液晶表示装置
TWI633365B (zh) * 2006-05-16 2018-08-21 日商半導體能源研究所股份有限公司 液晶顯示裝置
JP4869789B2 (ja) * 2006-05-31 2012-02-08 株式会社 日立ディスプレイズ 表示装置
JP5048970B2 (ja) * 2006-05-31 2012-10-17 株式会社ジャパンディスプレイイースト 表示装置
JP5252349B2 (ja) * 2006-05-31 2013-07-31 Ｎｌｔテクノロジー株式会社 半透過型液晶表示装置
US7847904B2 (en) 2006-06-02 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic appliance
TWI338183B (en) * 2006-07-06 2011-03-01 Au Optronics Corp Thin film transistor substrate and liquid crystal display device using the same
JP4449953B2 (ja) 2006-07-27 2010-04-14 エプソンイメージングデバイス株式会社 液晶表示装置
JP4201051B2 (ja) 2006-09-15 2008-12-24 エプソンイメージングデバイス株式会社 液晶表示パネル
KR101279927B1 (ko) * 2006-10-16 2013-07-04 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
JP5216204B2 (ja) * 2006-10-31 2013-06-19 株式会社半導体エネルギー研究所 液晶表示装置及びその作製方法
JP2008164787A (ja) 2006-12-27 2008-07-17 Epson Imaging Devices Corp 液晶表示装置
JP4356750B2 (ja) * 2007-01-25 2009-11-04 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
US20080204636A1 (en) * 2007-02-26 2008-08-28 Chi Mei Optoelectronics Corporation Transflective liquid crystal display
JP2008281710A (ja) * 2007-05-09 2008-11-20 Fuji Xerox Co Ltd 表示媒体、表示装置および表示方法
JP2009075503A (ja) * 2007-09-25 2009-04-09 Seiko Epson Corp 電気光学装置、及びこれを備えた電子機器
JP2009080376A (ja) * 2007-09-27 2009-04-16 Hitachi Displays Ltd 液晶表示装置
KR101254828B1 (ko) * 2007-10-05 2013-04-15 엘지디스플레이 주식회사 액정표시장치
JP5224237B2 (ja) * 2007-10-23 2013-07-03 Ｎｌｔテクノロジー株式会社 横電界方式のアクティブマトリックス型液晶表示装置
TWI328136B (en) * 2008-01-09 2010-08-01 Au Optronics Corp Pixel structure and method of making the same
JP5246782B2 (ja) 2008-03-06 2013-07-24 株式会社ジャパンディスプレイウェスト 液晶装置および電子機器
JP2008209941A (ja) * 2008-04-03 2008-09-11 Epson Imaging Devices Corp 液晶装置及び電子機器
JP5197193B2 (ja) * 2008-07-02 2013-05-15 株式会社ジャパンディスプレイウェスト 液晶表示パネル
JP4889711B2 (ja) * 2008-11-25 2012-03-07 株式会社 日立ディスプレイズ 液晶表示装置
KR101592386B1 (ko) * 2009-01-16 2016-02-11 삼성디스플레이 주식회사 액정 표시 장치
JP5299768B2 (ja) * 2009-01-26 2013-09-25 Ｎｌｔテクノロジー株式会社 薄膜トランジスタアレイ基板及びその製造方法並びに液晶表示装置
WO2010150645A1 (ja) 2009-06-26 2010-12-29 シャープ株式会社 液晶表示装置
KR20110037332A (ko) * 2009-10-06 2011-04-13 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN103984176B (zh) * 2009-10-09 2016-01-20 株式会社半导体能源研究所 液晶显示装置及包括该液晶显示装置的电子设备
KR101073200B1 (ko) * 2010-01-28 2011-10-12 삼성모바일디스플레이주식회사 액정표시장치 및 그 제조방법
JP5576296B2 (ja) * 2010-03-01 2014-08-20 パナソニック株式会社 有機ｅｌ装置およびその製造方法
WO2012017931A1 (ja) * 2010-08-05 2012-02-09 シャープ株式会社 液晶パネルおよび液晶表示装置
JP2012113216A (ja) * 2010-11-26 2012-06-14 Mitsubishi Electric Corp 表示装置及びその製造方法並びにディスプレイ
JP2012181445A (ja) 2011-03-02 2012-09-20 Seiko Epson Corp 電気装置
CN102237370A (zh) * 2011-04-18 2011-11-09 上海丽恒光微电子科技有限公司 Tft基板及其形成方法、显示装置
JP2012238753A (ja) * 2011-05-12 2012-12-06 Sony Corp 薄膜素子組立体
JP5604411B2 (ja) * 2011-12-05 2014-10-08 株式会社半導体エネルギー研究所 液晶表示装置
CN103543565A (zh) * 2012-07-13 2014-01-29 群康科技(深圳)有限公司 显示器
KR20150079645A (ko) * 2012-10-30 2015-07-08 샤프 가부시키가이샤 액티브 매트릭스 기판, 표시 패널 및 그것을 구비한 표시 장치
US9674510B2 (en) * 2012-11-21 2017-06-06 Elwha Llc Pulsed projection system for 3D video
CN103064224A (zh) * 2013-01-28 2013-04-24 京东方科技集团股份有限公司 阵列基板及显示装置
JP5521082B2 (ja) * 2013-04-16 2014-06-11 株式会社半導体エネルギー研究所 液晶表示装置
JP2013218337A (ja) * 2013-04-25 2013-10-24 Semiconductor Energy Lab Co Ltd 表示装置、表示モジュール、及び電子機器
KR102092844B1 (ko) * 2013-10-25 2020-04-14 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 제조 방법
JP6369801B2 (ja) * 2014-07-24 2018-08-08 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 液晶表示装置
CN104345511B (zh) * 2014-09-30 2017-09-15 南京中电熊猫液晶显示科技有限公司 像素结构及其制造方法、显示面板
JP6394325B2 (ja) * 2014-11-26 2018-09-26 富士通株式会社 ネットワーク制御方法，通信装置，および通信システム
TWI548921B (zh) * 2015-02-12 2016-09-11 群創光電股份有限公司 顯示面板
US9964799B2 (en) * 2015-03-17 2018-05-08 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
CN104749843B (zh) * 2015-03-26 2018-09-21 京东方科技集团股份有限公司 阵列基板及其制作方法、驱动方法及显示装置
JP2016006551A (ja) * 2015-10-12 2016-01-14 株式会社半導体エネルギー研究所 液晶表示装置
CN107134264B (zh) 2016-02-26 2020-08-14 瀚宇彩晶股份有限公司 驱动电路和显示装置
TWI588811B (zh) * 2016-02-26 2017-06-21 瀚宇彩晶股份有限公司 驅動電路和顯示裝置
JP6126718B2 (ja) * 2016-03-22 2017-05-10 株式会社半導体エネルギー研究所 液晶表示装置
JP6655720B2 (ja) * 2016-06-09 2020-02-26 シャープ株式会社 アクティブマトリクス基板と、それを備えたタッチパネル付き表示装置及び液晶表示装置
US20180239208A1 (en) * 2017-02-23 2018-08-23 Shenzhen China Star Optoelectronics Technology Co., Ltd. Pixel structures, array substrates and liquid crystal display panels
JPWO2018181522A1 (ja) * 2017-03-31 2020-02-13 株式会社ジャパンディスプレイ 電子機器及びその製造方法
CN117434775A (zh) * 2017-04-26 2024-01-23 群创光电股份有限公司 显示装置
US10656481B2 (en) 2018-03-30 2020-05-19 Panasonic Liquid Crystal Display Co., Ltd. Liquid crystal display device
TWI669556B (zh) * 2018-06-29 2019-08-21 友達光電股份有限公司 顯示面板
CN109285962B (zh) * 2018-09-25 2020-12-01 合肥鑫晟光电科技有限公司 显示基板及制造方法、显示装置
CN111103734A (zh) * 2018-10-25 2020-05-05 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
JP2019144589A (ja) * 2019-04-29 2019-08-29 株式会社半導体エネルギー研究所 液晶表示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001228493A (ja) * 1999-12-29 2001-08-24 Hynix Semiconductor Inc 薄膜トランジスタ液晶表示装置の製造方法

Family Cites Families (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS591513A (ja) 1982-06-26 1984-01-06 Japan Synthetic Rubber Co Ltd 分岐状共役ジエン系重合体の製造方法
JPH0644625B2 (ja) * 1988-12-31 1994-06-08 三星電子株式会社 アクティブマトリックス液晶表示素子用薄膜トランジスタ
JP2538086B2 (ja) * 1990-01-11 1996-09-25 松下電器産業株式会社 液晶表示デバイスおよびその製造方法
US5771082A (en) * 1991-10-11 1998-06-23 Thomson-Lcd Active matrix display utilizing an embedded ground plane
JPH06258669A (ja) * 1993-03-04 1994-09-16 Canon Inc 液晶表示装置
TW321731B (ja) * 1994-07-27 1997-12-01 Hitachi Ltd
JPH08152612A (ja) * 1994-11-30 1996-06-11 Sanyo Electric Co Ltd 液晶表示装置
JPH08101400A (ja) * 1994-09-30 1996-04-16 Sanyo Electric Co Ltd 液晶表示装置
JPH08271880A (ja) * 1995-04-03 1996-10-18 Toshiba Corp 遮光膜，液晶表示装置および遮光膜形成用材料
TW454101B (en) * 1995-10-04 2001-09-11 Hitachi Ltd In-plane field type liquid crystal display device comprising liquid crystal molecules with more than two different kinds of reorientation directions and its manufacturing method
US5745207A (en) * 1995-11-30 1998-04-28 Matsushita Electric Industrial Co., Ltd. Active matrix liquid crystal display having electric fields parallel to substrates
JP3963974B2 (ja) * 1995-12-20 2007-08-22 株式会社半導体エネルギー研究所 液晶電気光学装置
KR100223899B1 (ko) * 1996-01-15 1999-10-15 구자홍 액정표시장치의 구조 및 제조방법
JP3597305B2 (ja) 1996-03-05 2004-12-08 株式会社半導体エネルギー研究所 液晶表示装置およびその作製方法
US6001539A (en) * 1996-04-08 1999-12-14 Lg Electronics, Inc. Method for manufacturing liquid crystal display
KR100192447B1 (ko) * 1996-05-15 1999-06-15 구자홍 액정표시장치의 제조방법
KR100205373B1 (ko) * 1996-06-11 1999-07-01 구자홍 액정표시소자의 제조방법
KR100209620B1 (ko) * 1996-08-31 1999-07-15 구자홍 액정 표시 장치 및 그 제조방법
TW396289B (en) 1996-10-29 2000-07-01 Nippon Electric Co Liquid crystal display device
SE507737C2 (sv) * 1996-11-08 1998-07-06 Golvabia Ab Anordning för sammanfogning av golvbeläggningsmaterial
KR100250795B1 (ko) * 1996-11-29 2000-04-01 김영환 액정 표시 소자 및 그 제조방법
KR100262405B1 (ko) * 1997-06-27 2000-08-01 김영환 액정 표시 소자
KR100251512B1 (ko) * 1997-07-12 2000-04-15 구본준 횡전계방식 액정표시장치
CN100517424C (zh) 1997-08-21 2009-07-22 精工爱普生株式会社 显示装置
JP3580092B2 (ja) * 1997-08-21 2004-10-20 セイコーエプソン株式会社 アクティブマトリクス型表示装置
TW387997B (en) * 1997-12-29 2000-04-21 Hyundai Electronics Ind Liquid crystal display and fabrication method
JP3022463B2 (ja) * 1998-01-19 2000-03-21 日本電気株式会社 液晶表示装置及びその製造方法
TW569058B (en) 1998-02-24 2004-01-01 Toshiba Corp Array substrate for liquid crystal display element, array substrate for liquid crystal display element and method of manufacturing the same
US6556265B1 (en) * 1998-03-19 2003-04-29 Seiko Epson Corporation LCD having auxiliary capacitance lines and light shielding films electrically connected via contact holes
KR100293811B1 (ko) * 1998-05-29 2001-10-26 박종섭 아이피에스모드의액정표시장치
KR100306798B1 (ko) * 1998-05-29 2001-11-30 박종섭 컬러쉬프트를방지한고개구율및고투과율액정표시장치
JP2000008408A (ja) 1998-06-25 2000-01-11 Kotobuki Giken Kogyo Kk ずり積み機
JP3125872B2 (ja) 1998-09-14 2001-01-22 日本電気株式会社 アクティブマトリクス型液晶表示装置
JP3767204B2 (ja) 1998-09-24 2006-04-19 セイコーエプソン株式会社 電気光学装置
JP3661443B2 (ja) * 1998-10-27 2005-06-15 株式会社日立製作所 アクティブマトリクス液晶表示装置
TW413844B (en) * 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
JP2000180891A (ja) * 1998-12-11 2000-06-30 Hitachi Ltd 液晶表示装置
KR20000039794A (ko) * 1998-12-16 2000-07-05 김영환 고개구율 및 고투과율 액정표시장치의 제조방법
KR100336900B1 (ko) * 1998-12-30 2003-06-12 주식회사 현대 디스플레이 테크놀로지 고개구율및고투과율액정표시장치
JP4094759B2 (ja) * 1999-02-05 2008-06-04 株式会社日立製作所 液晶表示装置
JP4242963B2 (ja) * 1999-02-10 2009-03-25 三洋電機株式会社 カラー液晶表示装置
KR100590752B1 (ko) * 1999-02-24 2006-06-15 삼성전자주식회사 액정표시장치
JP4454713B2 (ja) * 1999-03-17 2010-04-21 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP3481509B2 (ja) * 1999-06-16 2003-12-22 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置
US6449026B1 (en) * 1999-06-25 2002-09-10 Hyundai Display Technology Inc. Fringe field switching liquid crystal display and method for manufacturing the same
KR100311214B1 (ko) * 1999-06-29 2001-11-02 박종섭 고개구율 및 고투과율 액정 표시 장치
KR100494682B1 (ko) 1999-06-30 2005-06-13 비오이 하이디스 테크놀로지 주식회사 액정표시소자 및 그 제조방법
JP3464944B2 (ja) * 1999-07-02 2003-11-10 シャープ株式会社 薄膜トランジスタ基板、その製造方法および液晶表示装置
JP4403329B2 (ja) * 1999-08-30 2010-01-27 ソニー株式会社 液晶表示装置の製造方法
US6671019B1 (en) * 1999-11-12 2003-12-30 Case Western Reserve University Electrode patterns for liquid crystal cells
KR20010058152A (ko) * 1999-12-24 2001-07-05 박종섭 트위스트 네마틱 박막 트랜지스터 액정 표시 장치의 제조방법
JP2001194676A (ja) * 2000-01-07 2001-07-19 Hitachi Ltd 液晶表示装置
JP3753613B2 (ja) * 2000-03-17 2006-03-08 セイコーエプソン株式会社 電気光学装置及びそれを用いたプロジェクタ
US6633360B2 (en) 2000-03-30 2003-10-14 Yoshihiro Okada Active matrix type liquid crystal display apparatus
WO2001082273A1 (fr) * 2000-04-21 2001-11-01 Seiko Epson Corporation Dispositif electro-optique
JP2001343669A (ja) * 2000-06-02 2001-12-14 Hitachi Ltd 液晶表示装置
JP2002091342A (ja) * 2000-07-10 2002-03-27 Toshiba Corp マトリクスアレイ基板
KR100482468B1 (ko) * 2000-10-10 2005-04-14 비오이 하이디스 테크놀로지 주식회사 프린지 필드 구동 액정 표시 장치
DE10052578A1 (de) * 2000-10-23 2002-04-25 Hilti Ag Verbindungselement
JP2002131767A (ja) * 2000-10-27 2002-05-09 Hitachi Ltd 液晶表示装置
JP5165169B2 (ja) * 2001-03-07 2013-03-21 株式会社ジャパンディスプレイイースト 液晶表示装置
TW588171B (en) * 2001-10-12 2004-05-21 Fujitsu Display Tech Liquid crystal display device
JP2003140188A (ja) * 2001-11-07 2003-05-14 Hitachi Ltd 液晶表示装置
KR100494702B1 (ko) * 2001-12-26 2005-06-13 비오이 하이디스 테크놀로지 주식회사 프린지 필드 스위칭 액정표시장치
JP4162890B2 (ja) * 2001-12-27 2008-10-08 株式会社日立製作所 液晶表示装置
JP4326307B2 (ja) * 2003-11-19 2009-09-02 株式会社 日立ディスプレイズ 液晶表示装置
KR101249774B1 (ko) * 2005-12-29 2013-04-09 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001228493A (ja) * 1999-12-29 2001-08-24 Hynix Semiconductor Inc 薄膜トランジスタ液晶表示装置の製造方法

Also Published As

Publication number Publication date
US20140253852A1 (en) 2014-09-11
CN1412608A (zh) 2003-04-23
US7605876B2 (en) 2009-10-20
US20150241742A1 (en) 2015-08-27
US7872696B2 (en) 2011-01-18
US20060203137A1 (en) 2006-09-14
KR20030031443A (ko) 2003-04-21
US20030071931A1 (en) 2003-04-17
US20120019747A1 (en) 2012-01-26
US20090079888A1 (en) 2009-03-26
US7423701B2 (en) 2008-09-09
US20190265558A1 (en) 2019-08-29
JP4740287B2 (ja) 2011-08-03
US8248549B2 (en) 2012-08-21
US9488880B2 (en) 2016-11-08
US20080074570A1 (en) 2008-03-27
US20050280747A1 (en) 2005-12-22
US10725350B2 (en) 2020-07-28
US20120127388A1 (en) 2012-05-24
US8248548B2 (en) 2012-08-21
JP2003195352A (ja) 2003-07-09
TW589480B (en) 2004-06-01
US10330989B2 (en) 2019-06-25
US20120127410A1 (en) 2012-05-24
US20130128175A1 (en) 2013-05-23
US8760609B2 (en) 2014-06-24
US8310641B2 (en) 2012-11-13
US8203661B2 (en) 2012-06-19
CN100507693C (zh) 2009-07-01
US9213204B2 (en) 2015-12-15
CN101030006A (zh) 2007-09-05
KR100583705B1 (ko) 2006-05-26
US9086600B2 (en) 2015-07-21
JP4305811B2 (ja) 2009-07-29
US20060187371A1 (en) 2006-08-24
US7307673B2 (en) 2007-12-11
US20170010509A1 (en) 2017-01-12
CN1310065C (zh) 2007-04-11
US20160077391A1 (en) 2016-03-17
US20130286313A1 (en) 2013-10-31
US8493522B2 (en) 2013-07-23
US6970222B2 (en) 2005-11-29
US20120133875A1 (en) 2012-05-31

Similar Documents

Publication Publication Date Title
JP4740287B2 (ja) 液晶表示装置
KR100470208B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
JPH1010493A (ja) 液晶表示装置および液晶表示基板
US5477357A (en) Liquid crystal display device having a management symbol pattern formed on a substrate
US6862066B2 (en) Display device with capacitor formed in a region of the substrate where the drive circuit is mounted
KR20010047373A (ko) 액정표시장치
KR100778354B1 (ko) 액정표시장치
JPH07199171A (ja) 液晶表示装置
JPH11194336A (ja) 液晶表示装置
JP2000029045A (ja) 液晶表示装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110419

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110428

R150 Certificate of patent or registration of utility model

Ref document number: 4740287

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313121

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term