CN107134264B - 驱动电路和显示装置 - Google Patents

驱动电路和显示装置 Download PDF

Info

Publication number
CN107134264B
CN107134264B CN201610105944.4A CN201610105944A CN107134264B CN 107134264 B CN107134264 B CN 107134264B CN 201610105944 A CN201610105944 A CN 201610105944A CN 107134264 B CN107134264 B CN 107134264B
Authority
CN
China
Prior art keywords
thin film
film transistors
substrate
electrode
driving circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610105944.4A
Other languages
English (en)
Other versions
CN107134264A (zh
Inventor
简廷宪
林松君
刘轩辰
詹建廷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hannstar Display Corp
Original Assignee
Hannstar Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hannstar Display Corp filed Critical Hannstar Display Corp
Priority to CN201610105944.4A priority Critical patent/CN107134264B/zh
Priority to US15/236,493 priority patent/US10453409B2/en
Publication of CN107134264A publication Critical patent/CN107134264A/zh
Application granted granted Critical
Publication of CN107134264B publication Critical patent/CN107134264B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G09G3/3625—Control of matrices with row and column drivers using a passive matrix using active addressing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements

Abstract

本发明公开了一种驱动电路和显示装置。驱动电路设置在显示装置的薄膜电晶体基板上，驱动电路其包含多个薄膜电晶体、电容和多个时钟信号线。每个薄膜电晶体包含闸极、至少一个源极及至少一个汲极。电容耦接于薄膜电晶体的至少一个。电容包含第一电极及第二电极，且第一电极与第二电极的材料包含透明导电材料。多个时钟信号线是沿着第一方向延伸。多个薄膜电晶体中至少两个薄膜电晶体的源极及汲极分别是沿着第二方向延伸。第一方向与第二方向的夹角是介于80度至100度之间。电容的至少部分结构位于至少两个薄膜电晶体中相邻薄膜电晶体之间的间隙。借此，本发明的显示装置可增加其接合效果并可有效阻隔外部水气渗透至其内部。

Description

驱动电路和显示装置
技术领域
本发明涉及一种驱动电路，且特别涉及一种在系统整合式玻璃面板(system onglass； SOG)上的驱动电路和显示装置。
背景技术
随着薄膜电晶体(thin film transistor；TFT)液晶显示技术的不断进步，将驱动电路(例如闸极驱动电路)整合在显示面板上的技术，例如系统整合式玻璃面板等，已逐渐广泛用于现今的显示装置上，以最小化显示装置产品的尺寸和提升显示装置的效能。然而，闸极驱动电路可能与面板上的共同电极或其他电极产生寄生电容，所产生的寄生电容将导致闸极驱动电路的不正常运作，进而造成显示问题。
要解决上述寄生电容的问题，可将密封剂直接设置于闸极驱动电路上。因为密封胶的介电常数小于液晶分子的介电常数，故将密封胶直接设置于闸极驱动电路上，可有效减少寄生电容的产生。然而，在密封胶照光固化的过程中，闸极驱动电路会阻挡从底部照射的光线，使得穿过闸极驱动电路而进入到密封胶的光线量不足，而导致密封剂的固化不完全。如此一来，外部湿气容易渗透密封胶进入到显示装置的内部，进而腐蚀闸极驱动电路中的电路元件，而导致产生显示装置的可靠性问题及显示装置使用寿命的缩短。
发明内容
本发明的目的是在于提供一种驱动电路和显示装置，其利用薄膜电晶体之间的空间设置由透明导电材料的电容，以增加其光穿透率。本发明的驱动电路应用于具有系统整合式玻璃面板的显示装置上，可增加显示装置的接合效果，并可有效阻隔外部水气渗透至显示装置的内部，以避免水气腐蚀驱动电路中的电子元件而导致驱动电路的运作失常。
根据本发明的上述目的，提出一种驱动电路，其设置在显示装置的薄膜电晶体基板上，薄膜电晶体基板具有显示区域与非显示区域。驱动电路位于非显示区域中，且其包含多个薄膜电晶体、电容和多个时钟信号线。每个薄膜电晶体包含闸极、至少一个源极及至少一个汲极。电容耦接于多个薄膜电晶体的至少一个。电容包含第一电极及第二电极，且第一电极与第二电极的材料包含透明导电材料。多个时钟信号线用以提供多个时钟信号至多个薄膜电晶体的至少一个，且多个时钟信号线是沿着第一方向延伸。多个薄膜电晶体中至少两个薄膜电晶体的源极及汲极分别是沿着第二方向延伸。第一方向与第二方向的夹角是介于80度至100度之间。电容的至少部分结构位于至少两个薄膜电晶体中相邻薄膜电晶体之间的间隙。
依据本发明的一实施例，第一方向实质上是与第二方向垂直。
依据本发明的又一实施例，至少两个薄膜电晶体包含沿着第一方向依序设置的N个薄膜电晶体，其中第i-1个薄膜电晶体的闸极、源极及汲极分别电性连接第i个薄膜电晶体的闸极、源极及汲极，且电容的至少部分结构位于第i-1个薄膜电晶体与第i个薄膜电晶体之间，其中N为大于等于2的正整数，i为大于等于2且小于等于N的正整数。
依据本发明的又一实施例，多个时钟信号线设置于薄膜电晶体基板的侧边与N个薄膜电晶体基板之间。
依据本发明的又一实施例，多个时钟信号线设置于N个薄膜电晶体基板与显示区域之间。
依据本发明的又一实施例，多个时钟信号线的其中一个是借由连接结构与连接线电性连接，此连接线电性连接N个薄膜电晶体，且此连接结构与薄膜电晶体基板的侧边相距至少600微米，其中此连接结构是用于电性连接不同金属层。
依据本发明的又一实施例，连接结构包含透明导电层，多个时钟信号线由第一金属层形成，连接线由第二金属层形成，其中透明导电层电性连接多个时钟信号线的其中一个与连接线。
依据本发明的又一实施例，在垂直薄膜电晶体基板的方向上，电容与多个薄膜电晶体不重叠。
根据本发明的上述目的，另提出一种显示装置。此显示装置包含第一基板、第二基板和光固型密封胶。第一基板具有显示区域及非显示区域，其中非显示区域包含驱动电路。驱动电路包含多个薄膜电晶体、电容及多个时钟信号线。多个时钟信号线是沿着第一方向延伸。每个薄膜电晶体包含闸极、至少一个源极及至少一个汲极。多个薄膜电晶体中至少两个薄膜电晶体的源极及汲极分别是沿着第二方向延伸。电容由透明导电材料所构成，且电容的至少部分结构位于至少两个薄膜电晶体中相邻薄膜电晶体之间的间隙。第一方向与第二方向的夹角是介于80度至100度之间。第二基板相对于第一基板设置，其具有不透光区域。光固型密封胶设置于第一基板与第二基板之间。在垂直第一基板或第二基板的方向上，光固型密封胶、驱动电路与不透光区域至少部分的重叠。
依据本发明的又一实施例，至少两个薄膜电晶体包含沿着第一方向依序设置的N个薄膜电晶体，其中第i-1个薄膜电晶体的闸极、源极及汲极分别电性连接第i个薄膜电晶体的闸极、源极及汲极，电容的至少部分结构位于第i-1个薄膜电晶体与第i个薄膜电晶体之间，且N个薄膜电晶体与光固型密封胶重叠，其中N为大于等于2的正整数，i为大于等于2且小于等于N的正整数。
依据本发明的又一实施例，多个时钟信号线设置于第一基板的侧边与N个薄膜电晶体之间。
依据本发明的又一实施例，多个时钟信号线设置于N个薄膜电晶体与显示区域之间。
与现有技术相比，本发明具有如下有益效果：本发明的驱动电路和显示装置，其利用薄膜电晶体之间的空间设置由透明导电材料的电容，以增加其光穿透率。本发明的驱动电路应用于具有系统整合式玻璃面板的显示装置上，可增加显示装置的接合效果，并可有效阻隔外部水气渗透至显示装置的内部，以避免水气腐蚀驱动电路中的电子元件而导致驱动电路的运作失常。
附图说明
为了更完整了解实施例及其优点，现参照结合所附图式所做的下列描述，其中：
图1绘示依据本发明实施例的显示装置的示意图；
图2绘示图1的显示面板的部分剖面图；
图3绘示依据本发明实施例的闸极驱动电路的示意图；
图4绘示图3的闸极驱动电路中移位寄存器电路的等效电路图；
图5A及图5B绘示图4的第i级移位寄存器电路的布局示意图；
图6绘示图4的第i级移位寄存器电路的布局图；
图7绘示图6的移位寄存器电路的局部布局图；
图8绘示图7沿A-A’切线的剖面图；
图9绘示图6的连接结构的剖面图；
图10A及图10B绘示图4的第i级移位寄存器电路的另一布局示意图；
图11绘示图4的第i级移位寄存器电路的另一布局图；
图12绘示图11的移位寄存器电路的局部布局图；以及
图13绘示图11的连接结构的剖面图。
具体实施方式
以下仔细讨论本发明的实施例。然而，可以理解的是，实施例提供许多可应用的概念，其可实施于各式各样的特定内容中。所讨论、公开的实施例仅供说明，并非用以限定本发明的范围。
可被理解的是，虽然在本文可使用第一和第二等用语来描述各种元件、零件、区域、层和/或部分，但此些用语不应限制此些元件、零件、区域、层和/或部分。此些用语仅用以区别一元件、零件、区域、层和/或部分与另一元件、零件、区域、层和/或部分。
请参照图1，其绘示显示装置100的示意图。显示装置100包括显示面板110、源极驱动器120和闸极驱动器130。显示面板110具有多个排列成阵列的像素，其共同用以显示图像。显示面板110可以是例如扭转向列(twisted nematic；TN)型、水平切换(in-planeswitching；IPS)型、边缘电场切换(fringe-field switching；FFS)型或垂直配向(vertical alignment；VA)型等各种类型的液晶显示面板。源极驱动器120电性连接至显示面板110，其用以将图像数据转换为源极驱动信号，且将源极驱动信号传输至显示面板110。闸极驱动器130用以产生闸极驱动信号，且将闸极驱动信号传输至显示面板110。显示面板110 受到源极驱动信号和闸极驱动信号的驱动而显示图像。
本发明的显示装置100为系统整合式玻璃面板(system on glass；SOG)，也就是说，在本发明中，闸极驱动器130是制作在显示面板110中。如此一来，便可使用相同工艺来同时制作闸极驱动器130中的电子元件和显示面板110中的电子元件。举例来说，闸极驱动器130中闸极驱动电路的薄膜电晶体可与显示面板110中位于显示区域的薄膜电晶体使用相同工艺来同时制作。
请参照图2，其绘示图1的显示面板110的部分剖面图。在图2中，显示面板110包含第一基板111(或称薄膜电晶体基板)和第二基板112(或称彩色滤光片基板)，且显示面板110具有显示区域AA和非显示区域PA。在显示面板110的显示区域AA中，薄膜电晶体元件层113及像素电极层114设置于第一基板111上，彩色滤光层115和黑色矩阵 (black matrix)BM设置于第二基板112上，且液晶层116位于像素电极层114与彩色滤光层115之间。液晶层116包含多个液晶分子LC，多个液晶分子LC受到显示面板110的内部电场的作用而对应扭转。显示面板110的内部还包含共同电极层(图未绘示)，其用以与像素电极层114互相作用而产生内部电场，使得在液晶层116中的液晶分子LC受到内部电场的作用而对应扭转。共同电极层可依据显示面板110的类型而设置在不同的位置。举例而言，若显示面板110为扭转向列型液晶显示面板或垂直配向型液晶显示面板，则共同电极层与像素电极层114位于液晶层116的相对两侧；若显示面板110为水平切换型液晶显示面板或边缘电场切换型液晶显示面板，则共同电极层与像素电极层114位于液晶层 116的相同侧。
在显示面板110的非显示区域PA中，驱动电路210设置于第一基板111上，遮蔽层220设置于第二基板112上，且光固型密封胶230设置于驱动电路210与遮蔽层220之间，其受到光线的照射而固化。因为遮蔽层220是设置于第二基板112上，因此光线是由第一基板111的下侧(也就是第一基板111背对液晶层116的一侧)照射，并穿透过第一基板 111以固化光固型密封胶230。驱动电路210可以是图1的闸极驱动器130，且其包含至少一个电容。在驱动电路210中的电容包含第一电极、第二电极以及夹置于第一电极与第二电极间的绝缘层，其中第一电极及第二电极的材料包含透明导电材料，例如氧化铟锡 (indium tin oxide；ITO)、氧化铟锌(indium zinc oxide；IZO)、氧化铟(indium oxide)、氧化锡(tin oxide)或其他适合的透明导电材料，使得在照射光线以固化光固型密封胶230 时，光线可穿透电容以将电容区域上的光固型密封胶230固化。举例来说，在水平切换型液晶显示面板或边缘电场切换型液晶显示面板的实施例中，电容的第一电极与第二电极可分别与像素电极层及共同电极层同时制作完成。遮蔽层220所设置的区域为第二基板112 的不透光区域，其可用以反射用于固化光固型密封胶230的光线并阻挡光线穿透至第二基板112，进而增加光固型密封胶230的固化效果。此外，在本发明其他实施例中，遮蔽层 220的材料可以与黑色矩阵BM的材料相同。特别地，在垂直第一基板111或第二基板112 的方向D上，光固型密封胶230、驱动电路210与第二基板112的不透光区域至少部分地重叠，且驱动电路210中的电容与其他电子元件(例如薄膜电晶体)不重叠或是部分重叠，因此当光线由第一基板111的下侧朝向显示面板110照射时，光线穿透第一基板111和驱动电路210中的可透光区域(例如驱动电路210中不具有金属层的区域)，以固化光固型密封胶230。需说明的是，虽然在图2中光固型密封胶230完全覆盖驱动电路210，但本发明不以此为限，光固型密封胶230也可以只覆盖部分驱动电路210。此外，由于现有驱动电路中的电容电极通常是由金属层所构成，而本发明驱动电路中的电容电极材料则是包含透明导电材料，并且借由将驱动电路210中的电容布局为与驱动电路210中的薄膜电晶体重叠或是部分重叠，故从显示装置100的下方照射光线时，可增加光线穿透驱动电路210 的比率，进而确保光固型密封胶230可完全固化，以避免外部湿气渗透未完全固化的光固型密封胶230进而侵蚀驱动电路210和/或显示区域AA中的元件(例如驱动电路210中连接不同金属层的连接结构或是显示区域AA中的像素电极层114)。在一些实施例中，光固型密封胶230为UV胶，且光线为紫外光，使得光固型密封胶230可受到光线的照射而固化，但本发明中光固型密封胶230的实施例不以此为限。
请参照图3，其绘示依据本发明实施例的闸极驱动电路300的示意图。闸极驱动电路 300适用于图1的显示装置100或是其他类似的显示装置。以下以设置于使用于图1的显示装置100为例说明。闸极驱动电路300为闸极驱动器130的一部分。闸极驱动电路300 包括时钟信号线L1～L4、起始信号线S、结束信号线R和N级移位寄存器电路 310(1)～310(N)，其中N为大于或等于5的正整数。在一些实施例中，N为4的多倍数。时钟信号线L1～L4用以提供时钟信号C1～C4至对应的移位寄存器电路310(1)～310(N)。在图 3中，时钟信号线L1～L4分别提供时钟信号C1～C4至对应的移位寄存器电路 310(1)～310(N)。此外，起始信号线S提供起始信号STV至第1、2级移位寄存器电路310(1)、 310(2)，且结束信号线R提供结束信号RSTV至第(N-1)、N级移位寄存器电路310(N-1)、 310(N)。移位寄存器电路310(1)～310(N)分别产生扫描信号OUT(1)～OUT(N)。其中，扫描信号OUT(1)、OUT(2)分别输入至第3、4级移位寄存器电路310(3)、310(4)，扫描信号 OUT(N-1)、OUT(N)分别输入至第(N-3)、(N-2)级移位寄存器电路310(N-3)、310(N-2)，而其他扫描信号OUT(3)～OUT(N-2)的每个扫描信号输入至其上下两级的移位寄存器电路。例如，扫描信号OUT(3)输入至移位寄存器电路310(1)和移位寄存器电路310(5)。
图4绘示依据图3的闸极驱动电路300中第i级移位寄存器电路310(i)的电路方块图，其中i为1至N的正整数。第i级移位寄存器电路310(i)包括预充电单元410、上拉单元420、第一下拉单元430和第二下拉单元440。
预充电单元410接收输入信号IN1、IN2，且根据输入信号IN1、IN2而由节点P1输出预充电信号。此外，预充电单元410还接收顺向输入信号FW及逆向输入信号BW，以使闸极驱动电路300依据顺向输入信号FW及逆向输入信号BW而以顺向或逆向的扫描顺序来逐行(row)驱动显示区域AA中的像素。
若移位寄存器电路310(i)为第1、2级移位寄存器电路(即i为1、2)，则输入信号IN1为起始信号STV，且输入信号IN2为第(i+2)级移位寄存器电路310(i+2)输出的扫描信号OUT(i+2)。若移位寄存器电路310(i)为第3至(N-2)级移位寄存器电路(即i为3至(N-2)的正整数)，则输入信号IN1为第(i-2)级移位寄存器电路310(i-2)输出的扫描信号OUT(i-2)，且输入信号IN2为第(i+2)级移位寄存器电路310(i+2)输出的扫描信号OUT(i+2)。若移位寄存器电路310(i)为第(N-1)、N级移位寄存器电路(即i为(N-1)、N)，则输入信号IN1为第 (i-2)级移位寄存器电路310(i-2)输出的扫描信号OUT(i-2)，且输入信号IN2为结束信号 RSTV。
上拉单元420耦接预充电单元410，其接收预充电信号和时钟信号CN，且根据预充电信号和时钟信号CN由节点P2输出扫描信号OUT(i)，其中时钟信号CN为时钟信号C1～C4中的任意一个。上拉单元420包括电晶体T3和电容Cx。电晶体T3的闸极接收预充电信号，电晶体T3的汲极接收时钟信号CN，且电晶体T3的源极输出扫描信号OUT(i)。电容 Cx的第一端耦接电晶体T3的闸极，且电容Cx的第二端耦接电晶体T3的源极。
第一下拉单元430耦接预充电单元410和上拉单元420，其接收预充电信号和下拉控制信号GPW1、GPW2，且根据预充电信号和下拉控制信号GPW1、GPW2来控制是否将扫描信号OUT(i)下拉至参考电位VGL。在第一下拉单元430将扫描信号OUT(i)下拉至参考电位VGL后，第一下拉单元430将扫描信号OUT(i)维持在参考电位VGL。
第二下拉单元440耦接预充电单元410和上拉单元420，其接收预充电信号和下拉控制信号GPW1、GPW2，且根据预充电信号和下拉控制信号GPW1、GPW2来控制是否将扫描信号OUT(i)下拉至参考电位VGL。在第二下拉单元440将扫描信号OUT(i)下拉至参考电位VGL后，第二下拉单元440将扫描信号OUT(i)维持在参考电位VGL。
接下来请一并参照图5A、图5B及图6，图5A及5B绘示图4的第i级移位寄存器电路310(i)的布局示意图，图6绘示图4的第i级移位寄存器电路310(i)的布局图。图5A与图5B的差异在于图5B还绘示了电晶体T3的汲极/源极以及电性连接汲极/源极的连接线布局示意图。在图5A、图5B及图6中，接地线GL(其提供参考电位VGL)、起始信号线S和时钟信号线L1～L4位于靠近第一基板111的侧边111a且沿着第一方向(在本实施例中为Y轴方向)延伸，而第i级移位寄存器电路310(i)的输出端(其输出扫描信号OUT(i)) 位于靠近显示区域AA处。
在本实施例中，预充电单元410包含薄膜电晶体M1、M2，上拉单元420包括薄膜电晶体M3(1)、M3(2)、M3(3)、M3(4)和电容Cx，第一下拉单元430包含薄膜电晶体M4～M8 且第二下拉单元440包含薄膜电晶体M9～M13。薄膜电晶体M1、M2、M3(1)～M3(4)、 M4～M13可以是非晶硅薄膜电晶体、低温多晶硅薄膜电晶体或氧化铟镓锌薄膜电晶体等，但不限于此。此外，电容Cx的第一电极与第二电极是由透明导电材料所形成，使得光线可穿透电容Cx，以固化与电容Cx区域重叠的光固型密封胶。薄膜电晶体M1～M13和电容 Cx位于时钟信号线L1～L4与显示区域AA之间。此外，控制信号线PWL1和PWL2(其分别输出下拉控制信号GPW1、GPW2)位于薄膜电晶体M4和M9与薄膜电晶体M1和 M2之间。
电容Cx包含互相耦接的子电容Cx(1)～Cx(5)，其中子电容Cx(1)位于相邻的薄膜电晶体M1与M2之间，子电容Cx(2)位于相邻的薄膜电晶体M8与M13之间，子电容Cx(3) 位于薄膜电晶体M5～M8所定义的空间中，子电容Cx(4)位于薄膜电晶体M10～M13所定义的空间中，且子电容Cx(5)位于薄膜电晶体M3(1)与移位寄存器电路310(i)布局区块的上边界间、相邻的薄膜电晶体M3(1)与M3(2)间、M3(2)与M3(3)间、M3(3)与M3(4)间以及薄膜电晶体M3(4)与移位寄存器电路310(i)布局区块的下边界间。
电晶体T3为图4的移位寄存器电路中具有最大通道宽度(channel width)的电晶体，因电晶体T3的源极输出扫描信号OUT(i)。举例来说，在一些实施例中，电晶体T3的通道长度(channel length)为3.5微米，通道宽度则为4200微米，但本发明中电晶体T3的通道长度与通道宽度并不以此为限。因为电晶体T3的通道宽度极大，在布局时会占据极大面积，故通常会将多个薄膜电晶体M3(1)～M3(4)并联组成电晶体T3(也就是薄膜电晶体 M3(1)～M3(4)的闸极彼此电性连接，薄膜电晶体M3(1)～M3(4)的源极彼此电性连接，并且薄膜电晶体M3(1)～M3(4)的汲极彼此电性连接)，以缩小电晶体T3的布局面积。需说明的是，本发明中并联组成电晶体T3的薄膜电晶体个数不以四个为限，所属技术领域中具有通常知识者可依据电晶体T3的通道宽度、移位寄存器电路310(i)的布局高度以及布局宽度而自行调整构成电晶体T3的薄膜电晶体个数。
在一些实施例中，如图5B及图6所示，薄膜电晶体M3(1)～M3(4)的源极312a、312b、322a、322b、332a、332b、342a、342b及汲极313、323、333、343分别是沿着第二方向延伸。在本实施例中，第一方向为Y轴方向，而第二方向为X轴方向，也就是时钟信号线 L1～L4的延伸方向是与薄膜电晶体M3(1)～M3(4)的源极312a、312b、322a、322b、332a、 332b、342a、342b及汲极313、323、333、343的延伸方向垂直。
薄膜电晶体M3(1)～M3(4)的汲极313、323、333、343是借由第二连接线360的第一部分360a互相耦接，并且第二连接线360的第二部分360b朝往第一基板111的侧边111a延伸，以借由连接结构700电性连接时钟信号线L1～L4的其中一个，而薄膜电晶体 M3(1)～M3(4)的源极312a、312b、322a、322b、332a、332b、342a、342b是借由第一连接线350的第一部分350a互相耦接，并且第一连接线350的第二部分350b朝往显示区域AA 延伸至节点P2。
如图5A、图5B及图6所示，第i级移位寄存器电路310(i)在Y方向的布局高度为H，在X方向的布局宽度则为W。每一行移位寄存器电路是对应显示区域AA中的一行像素，故第i级移位寄存器电路310(i)的布局高度H优选为一行像素在Y方向的高度。在显示面板具有位于左右两侧的移位寄存器电路的实施例中，其中一侧的移位寄存器电路是对应显示奇数行像素，另一侧的移位寄存器电路则对应显示偶数行像素的实施例，且第i级移位寄存器电路310(i)的布局高度H可为两行像素在Y方向的高度。应注意的是，本发明中移位寄存器电路的布局高度H不以上述例子为限，所属技术领域中具有通常知识者可依据面板设计需求对应调整移位寄存器电路310(i)的布局高度H。此外，由于移位寄存器电路是位于非显示区域PA中，故可依据窄边框(narrow border)的设计需求而对应缩减移位寄存器电路310(i)在X方向的布局宽度W。
需说明的是，在图5A、图5B及图6的实施例中，第一方向垂直于第二方向，但本发明不以此为限。然而，由于每一级移位寄存器电路310(i)的Y方向的布局高度H为固定，若是时钟信号线L1～L4的延伸方向与薄膜电晶体M3(1)～M3(4)的源极及汲极的延伸方向间的夹角小于80度或大于100度，则在每一级移位寄存器电路310(i)的Y方向布局高度H 中，可容纳的并联组成电晶体T3的薄膜电晶体个数会变少，且将造成每个薄膜电晶体的源极及汲极延伸长度需拉长，以使得该些并联薄膜电晶体的总通道宽度与电晶体T3的通道宽度相等。如此一来，移位寄存器电路310(i)在X方向的布局宽度W会对应增加，而导致无法实现窄边框的需求。举例来说，若是电晶体T3的通道宽度为4200微米，则当如图 5A、图5B及图6的实施例将电晶体T3的源极及汲极的延伸方向布局成与时钟信号线 L1～L4的延伸方向垂直(即第一方向与第二方向夹角为90度)时，移位寄存器电路310(i) 的Y方向布局高度H可容置4个薄膜电晶体M3(1)～M3(4)，且每个薄膜电晶体M3(1)～M3(4) 的源极和汲极长度分别约为525微米。然而，若是将电晶体T3的源极及汲极的延伸方向 (第二方向)布局成与时钟信号线L1～L4的延伸方向(第一方向)的夹角小于80度或大于100度时，移位寄存器电路的Y方向布局高度H可能只能容置3个薄膜电晶体，而每个薄膜电晶体的源极和汲极长度需分别增加至约为700微米，以使并联的薄膜电晶体总通道宽度与电晶体T3的通道宽度相同。如此一来，将增加移位寄存器电路310(i)在X方向的布局宽度W，而导致无法实现窄边框的需求。由上述可知，时钟信号线L1～L4的延伸方向与薄膜电晶体M3(1)～M3(4)的源极及汲极的延伸方向间的夹角优选为介于80度至100度之间，也就是第一方向与第二方向的夹角介于80度至100度之间。
如图5A、图5B及图6所示，在垂直第一基板111的方向上，电容Cx(包含子电容 Cx(1)～Cx(5))未与薄膜电晶体M1～M13重叠，且电容Cx的部分结构是布局在多个薄膜电晶体所定义的空间(例如薄膜电晶体M5～M8所定义的空间或是薄膜电晶体M10～M13所定义的空间)中或两相邻薄膜电晶体所定义的空间(也就是相邻薄膜电晶体之间的间隙，例如相邻的薄膜电晶体M8与M13之间的间隙，或是相邻薄膜电晶体M3(1)与M3(2)、M3(2) 与M3(3)或M3(3)与M3(4)之间的间隙)中，并且多个薄膜电晶体所定义的空间或两相邻薄膜电晶体所定义的空间中不具有薄膜电晶体，以避免阻挡光线穿透由透明导电材料形成的电容Cx。举例来说，如图5A所示，薄膜电晶体M5～M8是围绕形成矩形的空间SP1，而相邻的薄膜电晶体M8与M13之间形成空间SP2，而相邻薄膜电晶体M3(1)与M3(2)间形成空间SP3。借由将透明导电层形成的电容设置于多个薄膜电晶体所定义的空间中和/或两相邻薄膜电晶体所定义的空间中，可缩小移位寄存器电路的布局面积，并且可增加光线穿透率。通过图5A、图5B及图6所示的布局设计，可增加电容Cx的布局面积，且因电容 Cx的电极是由透明导电材料所构成，故可增加光固型密封胶230的固化效果。也就是说，从显示装置100的下方照射光线时，可增加光线穿透驱动电路210的比率，进而确保光固型密封胶230可完全固化，以避免外部湿气渗透未完全固化的光固型密封胶230进而侵蚀驱动电路210和/或显示区域AA中的元件。此外，通过图5A、图5B及图6所示的布局设计，也可增加电容Cx的电容量。
此外，如图5A、图5B及图6所示，光固型密封胶230的涂布区域具有宽度SW，时钟信号线L3、L4、薄膜电晶体M3(1)～M3(4)、M6～M8、M11～M13和子电容Cx(2)～Cx(5) 位于光固型密封胶230的涂布区域中，即时钟信号线L3、L4、薄膜电晶体M3(1)～M3(4)、 M6～M8、M11～M13和子电容Cx(2)～Cx(5)均与光固型密封胶230重叠，以借由固化后的光固型密封胶230来阻隔水气，避免水气腐蚀移位寄存器电路310(i)中或其他位于光固型密封胶230所围绕的区域中的电子元件。需说明的是，光固型密封胶230的涂布区域范围不以图5A、图5B及图6中的例示为限。光固型密封胶230至显示面板110的侧边110a具有间隙d，以避免光固型密封胶230涂布时因工艺误差造成光固型密封胶230溢出显示面板110，举例来说，间隙d可为100微米，但不以此为限，该技术领域具有通常知识者可依据面板设计及工艺能力自行调整光固型密封胶230至第一基板111的侧边111a之间隙d。此外，光固型密封胶230的涂布区域宽度SW会影响隔绝水气进入显示面板的能力，涂布区域宽度SW愈大，隔绝水气的能力愈佳。由于不同材料的光固型密封胶具有不同的隔绝水气能力，故光固型密封胶230的涂布区域宽度SW可依据光固型密封胶的材料来对应调整。在一些实施例中，光固型密封胶230的涂布区域宽度SW可为介于400至600微米之间，且优选为500微米。
请一并参照图5B、图6及图7，图7是图6中薄膜电晶体M3(1)～M3(4)、时钟信号线L1～L4及电容Cx的局部放大图。薄膜电晶体M3(1)～M3(4)分别包含闸极311、321、331、341、源极312a、312b、322a、322b、332a、332b、342a、342b以及汲极313、323、333、 343。薄膜电晶体M3(1)～M3(4)是沿着第一方向依序设置且彼此并联电性连接，其中薄膜电晶体M3(1)～M3(4)的源极312a、312b、322a、322b、332a、332b、342a、342b是借由第一连接线350的第一部分350a互相耦接，薄膜电晶体M3(1)～M3(4)的汲极313、323、333、 343是借由第二连接线360的第一部分360a互相耦接，且薄膜电晶体M3(1)～M3(4)的闸极 311、321、331、341是借由连接部370互相耦接。薄膜电晶体M3(1)～M3(4)的闸极311、 321、331、341耦接节点P1，而薄膜电晶体M3(1)～M3(4)的源极312a、312b、322a、322b、 332a、332b、342a、342b耦接节点P2，其中节点P1、P2分别对应电容Cx的两个电极。薄膜电晶体M3(1)～M3(4)的汲极313、323、333、343耦接时钟信号线L1～L4的其中一个 (在图5B至图7中是绘示连接时钟信号线L2为例)，以接收时钟信号CN。此外，子电容 Cx(5)是由电容分支Cx(5A)～Cx(5E)所构成，且电容分支Cx(5A)～Cx(5E)互相耦接，其中电容分支Cx(5A)位于薄膜电晶体M3(1)与移位寄存器电路310(i)布局区块的上边界间，电容分支Cx(5B)位于薄膜电晶体M3(1)与M3(2)之间，电容分支Cx(5C)位于薄膜电晶体M3(2) 与M3(3)之间，电容分支Cx(5D)位于薄膜电晶体M3(3)与M3(4)之间，且电容分支Cx(5E) 位于薄膜电晶体M3(4)与移位寄存器电路310(i)布局区块的下边界间。
在本实施例中，薄膜电晶体M3(1)包含闸极311、源极312a、312b以及汲极313，其中汲极313位于源极312a及312b间。薄膜电晶体M3(1)相当于将具有源极312a及汲极313 的电晶体与具有源极312b及汲极313的电晶体并联在一起，且闸极311和汲极313被布局为共用，借以节省薄膜电晶体M3(1)的布局面积。同样地，薄膜电晶体M3(2)～M3(4)的汲极323、333、343是分别位于源极322a与322b之间、源极332a与332b之间和源极342a 与342b之间，且薄膜电晶体M3(2)～M3(4)的布局方式与薄膜电晶体M3(1)相似，在此不再赘述。
接下来请一并参照图7及图8，图8是图7中薄膜电晶体M3(1)沿切线A-A’的剖面结构示意图。如图8所示，在第一基板111上依序形成闸极311、闸极绝缘层314、半导体层 315、欧姆接触层316，而源极312a/312b与汲极313则形成在欧姆接触层316上，其中源极312a与312b分别位于汲极313的相对两侧。保护层317覆盖半导体层315、源极312a/312b 以及汲极313。薄膜电晶体M3(2)～M3(4)的剖面结构与薄膜电晶体M3(1)相似，在此不再赘述。
同样地，薄膜电晶体M1、M2、M4～M13的布局方式也可以是在一闸极区块上将两个源极分别设置于汲极的相对两侧，以节省布局面积。此外，虽然上述实施例中薄膜电晶体的布局方式是在一闸极区块上将两个源极分别设置于汲极的相对两侧，但在其他实施例中也可以变化为在一闸极区块上设置有N+1条源极及N条汲极，其中N为大于等于2的正整数，而所述N条汲极分别设置于相邻的源极间的间隙，以进一步缩小布局面积。
在本实施例中，时钟信号线L1～L4、薄膜电晶体M3(1)～M3(4)的闸极311、321、331、 341及连接部370是由第一金属层形成，而薄膜电晶体M3(1)～M3(4)的源极312a、312b、 322a、322b、332a、332b、342a、342b与汲极313、323、333、343、第一连接线350及第二连接线360则是由第二金属层形成。如图5B及图7所示，薄膜电晶体M3(1)～M3(4)的汲极313、323、333、343是借由第二连接线360耦接时钟信号线L1～L4的其中一个，时钟信号线L1～L4与第二连接线360是分别属于第一金属层及第二金属层，且时钟信号线 L1～L4与第二连接线360是借由连接结构700电性连接。
现有技术通常是将电容随机穿插于移位暂存器电路的布局中，造成光固型密封胶230 在某些区域照射到较多的光线，但在其他区域无法照射到光线或是照射到较少的光线，导致光固型密封胶230可能会发生局部固化的情况。本发明借由将电容穿插于相邻薄膜电晶体M3(1)～M3(4)之间，也就是将电容分支Cx(5B)设置于薄膜电晶体M3(1)与M3(2)之间，电容分支Cx(5C)设置于薄膜电晶体M3(2)与M3(3)之间，且电容分支Cx(5D)设置于薄膜电晶体M3(3)与M3(4)之间，使得光线可均匀穿透驱动电路210，以均匀照射光固型密封胶230，进而使光固型密封胶230完全固化。此外，在图5A至图7的实施例中，因为薄膜电晶体M3(1)与M3(4)分别与每一行移位寄存器电路布局区块的上边界及下边界之间具有空间，因此可在此些空间中分别设置电容分支Cx(5A)及Cx(5B)来进一步增加驱动电路210 的光线穿透率。
应注意的是，图5A至图7所示的布局设计仅为示例，其并非用以限制本发明的范围。举例而言，可调整光固型密封胶230的涂布区域为涵盖薄膜电晶体M3(1)～M3(4)、M4～M13，或光固型密封胶230的涂布区域为完全涵盖移位寄存器电路310(i)的布局区域，或可调整电晶体T3为仅由两个薄膜电晶体所并联构成，也就是本发明不限定构成电晶体T3的薄膜电晶体个数。此外，也可依据薄膜电晶体M1～M13的配置来对应调整电容的布局。
此外，图4所示的电路方块图、预充电单元410/第一下拉单元430/第二下拉单元440 的薄膜电晶体个数以及上拉单元420的电路仅为示例，其并非用以限制本发明的范围。举例而言，可调整图4所示的电路方块图为只具有一个下拉单元或是无需逆向输入信号BW，可依据不同的移位寄存器电路而调整预充电单元410/第一下拉单元430/第二下拉单元440的薄膜电晶体个数，或是依据不同的移位寄存器电路而调整上拉单元420的电路。
请参照图9，图9绘示连接结构700的剖面图，连接结构700是用来连接移位寄存器电路中不同金属层，因此连接结构700可以是例如图3所示的时钟信号线L1与第1级移位寄存器电路310(1)的接点或时钟信号线L2与第2级移位寄存器电路310(2)的接点，或是例如图6中一薄膜电晶体的源/汲极与另一薄膜电晶体的闸极的接点等。如图9所示，首先在基板710上形成第一金属层720，接着在基板710及第一金属层720上沉积闸极绝缘层 730。之后，在闸极绝缘层730中形成穿孔，且接着在闸极绝缘层730上形成第二金属层 740，且第二金属层740通过穿孔与第一金属层720直接接触。最后，在闸极绝缘层730 和第二金属层740上形成钝化层750。
图9中的基板710是对应至图5A、图5B、图6及图8中的第一基板111，图9中的第一金属层720和第二金属层740可分别与图5A至图8的薄膜电晶体M1～M13的闸极和源/汲极经由相同的工艺形成。因为第二金属层740为钝化层750覆盖保护而未外露，因此可隔绝水气以避免连接结构700遭遇水气而腐蚀。举例来说，如图5B及图6所示，电性连接时钟信号线L1～L4与第二连接线360的接点非常接近第一基板111的侧边111a，因此外界环境的水气易移动至所述接点处。借由将图9的连接结构700形成于所述接点处，可阻绝水气以避免遭遇水气而腐蚀。
接下来请参照图10A、图10B及图11，图10A及图10B绘示图4的第i级移位寄存器电路310(i)的另一布局示意图，图11绘示图4的第i级移位寄存器电路310(i)的另一布局图。图10A与图10B的差异在于图10B还绘示了电晶体T3的汲极/源极以及电性连接汲极/源极的连接线布局示意图。在图10A、图10B及图11中，接地线GL(其提供参考电位 VGL)位于靠近第一基板110的侧边110a且沿着第一方向延伸，而第i级移位寄存器电路 310(i)的输出端(其输出扫描信号OUT(i))位于靠近显示区域AA处。时钟信号线L1～L4、起始信号线S和控制信号线PWL1、PWL2(其分别输出下拉控制信号GPW1、GPW2)位于薄膜电晶体M4和M9与薄膜电晶体M1和M2之间。薄膜电晶体M1～M13和电容Cx 位于接地线GL与显示区域AA之间。此外，控制信号线PWL1和PWL2位于薄膜电晶体 M4和M9与薄膜电晶体M1和M2之间。在一些实施例中，时钟信号线L1～L4与第一基板111的侧边111a相距至少600微米，以使得时钟信号线L1～L4上用来电性连接薄膜电晶体M3(1)～M3(4)的汲极的连接结构900距离第一基板111的侧边111a至少为600微米。
电容Cx包含互相耦接的子电容Cx(1)～Cx(3)，其中子电容Cx(1)位于薄膜电晶体M5～M8所定义的空间中，子电容Cx(2)位于薄膜电晶体M10～M13所定义的空间中，且子电容Cx(3)的部分位于薄膜电晶体M3(1)～M3(4)所定义的空间中。
在一些实施例中，如图10B及图11所示，薄膜电晶体M3(1)～M3(4)的源极312a、312b、 322a、322b、332a、332b、342a、342b及汲极313、323、333、343分别是沿着第二方向延伸。同样地，在图10B及图11的实施例中，第一方向垂直于第二方向，但本发明不以此为限。时钟信号线L1～L4的延伸方向与薄膜电晶体M3(1)～M3(4)的源极312a、312b、322a、 322b、332a、332b、342a、342b及汲极313、323、333、343的延伸方向之间的夹角优选为介于80度至100度之间，也就是第一方向与第二方向的夹角介于80度至100度之间。
如图10A、图10B及图11所示，在垂直第一基板111的方向上，电容Cx(包含子电容Cx(1)～Cx(3))未与薄膜电晶体M1～M13重叠，且电容Cx的部分结构是布局在多个薄膜电晶体所定义的空间(例如薄膜电晶体M5～M8所定义的空间)中或两相邻薄膜电晶体之间(例如相邻薄膜电晶体M8与M13之间，或是相邻薄膜电晶体M3(1)与M3(2)、M3(2) 与M3(3)或M3(3)与M3(4)之间的间隙)。通过图10A、图10B及图11所示的布局设计，可增加电容Cx的布局面积，且因电容Cx是由透明导电材料所构成，故可增加光固型密封胶230的固化效果。也就是说，从显示装置100的下方照射光线时，可增加光线穿透驱动电路210的比率，进而确保光固型密封胶230可完全固化，以避免外部湿气渗透未完全固化的光固型密封胶230进而侵蚀驱动电路210和/或显示区域AA中的元件。此外，通过图 10A、图10B及图11所示的布局设计，也即可增加电容Cx的电容量。
此外，如图10A、图10B及图11所示，薄膜电晶体M3(1)～M3(4)、M6～M8、M11～M13和子电容Cx(1)～Cx(3)位于光固型密封胶230的涂布区域中，即薄膜电晶体M3(1)～M3(4)、M6～M8、M11～M13和子电容Cx(1)～Cx(3)均与光固型密封胶230重叠，以借由固化后的光固型密封胶230来阻隔水气影响移位寄存器电路310(i)中或其他位于光固型密封胶230所围绕的区域中的电子元件。与图5A、图5B及图6的实施例类似，光固型密封胶230的涂布区域范围不以图10A至图11中的例示为限，也就是本发明不限定光固型密封胶230至第一基板111的侧边111a的间隙d及光固型密封胶230的涂布区域宽度SW。
请一并参照图10B、图11及图12，图12是图11中薄膜电晶体M3(1)～M3(4)、时钟信号线L1～L4及电容Cx的局部放大图。薄膜电晶体M3(1)～M3(4)分别具有闸极311、321、331、341、源极312a、312b、322a、322b、332a、332b、342a、342b以及汲极313、323、 333、343。与第一实施例类似，在本实施例中，薄膜电晶体M3(1)～M3(4)的汲极313、323、 333、343是分别位于相邻的源极312a与312b之间、322a与322b之间、332a与332b之间以及342a与342b之间。薄膜电晶体M3(1)～M3(4)是沿第一方向依序设置且彼此并联电性连接，其中薄膜电晶体M3(1)～M3(4)的源极312a、312b、322a、322b、332a、332b、342a、 342b是借由第一连接线610互相耦接，薄膜电晶体M3(1)～M3(4)的汲极313、323、333、 343是借由第二连接线620的第一部分620a互相耦接，且薄膜电晶体M3(1)～M3(4)的闸极 311、321、331、341是借由连接部370互相耦接。薄膜电晶体M3(1)～M3(4)的闸极311、 321、331、341耦接节点P1，而薄膜电晶体M3(1)～M3(4)的源极312a、312b、322a、322b、 332a、332b、342a、342b耦接节点P2，其中节点P1、P2分别对应电容Cx的两个电极。薄膜电晶体M3(1)～M3(4)的汲极313、323、333、343耦接时钟信号线L1～L4的其中一个 (在图10B 及12中是绘示连接时钟信号线L2为例)，以接收时钟信号CN。此外，子电容 Cx(3)是由电容分支Cx(3A)～Cx(3E)所构成，且电容分支Cx(3A)～Cx(3E)互相耦接，其中电容分支Cx(3B)位于薄膜电晶体M3(1)与M3(2)之间，电容分支Cx(3C)位于薄膜电晶体M3(2) 与M3(3)之间，且电容分支Cx(3D)位于薄膜电晶体M3(3)与M3(4)之间。
在本实施例中，时钟信号线L1～L4、薄膜电晶体M3(1)～M3(4)的闸极311、321、331、 341及连接部370是由第一金属层形成，而薄膜电晶体M3(1)～M3(4)的源极312a、312b、 322a、322b、332a、332b、342a、342b与汲极313、323、333、343、第一连接线610及第二连接线620则是由第二金属层形成。如图10B 及图12所示，薄膜电晶体M3(1)～M3(4) 的汲极313、323、333、343是借由第二连接线620的第二部分620b朝往显示区域AA延伸至耦接时钟信号线L1～L4的其中一个，时钟信号线L1～L4与第二连接线620是分别属于第一金属层及第二金属层，且时钟信号线L1～L4与第二连接线620是借由连接结构900 电性连接。
接下来请同时参照图5B及图10B，图5B中薄膜电晶体M3(1)～M3(4)的汲极313、323、 333、343是借由第二连接线360的第一部分360a互相耦接，并且第二连接线360的第二部分360b朝往第一基板111的侧边111a延伸，以借由连接结构700电性连接时钟信号线 L1～L4的其中一个，而薄膜电晶体M3(1)～M3(4)的源极312a、312b、322a、322b、332a、 332b、342a、342b是借由第一连接线350的第一部分350a互相耦接，并且第一连接线350 的第二部分350b朝往显示区域AA延伸至节点P2。在图10B中，薄膜电晶体M3(1)～M3(4) 的汲极313、323、333、343是借由第二连接线620的第一部分620a互相耦接，第二连接线620的第二部分620b朝往显示区域AA延伸，以借由连接结构900电性连接时钟信号线 L1～L4的其中一个。薄膜电晶体M3(1)～M3(4)的源极312a、312b、322a、322b、332a、332b、 342a、342b的左侧端是借由第一连接线610互相耦接。薄膜电晶体M3(1)的源极312a的右侧端耦接第三连接线630，第三连接线630包含往下沿伸的第一部分630a及朝往显示区域 AA延伸的第二部分630b。薄膜电晶体M3(4)的源极342b的右侧端耦接第四连接线640，且第四连接线640包含往上延伸的第一部分640a及朝往显示区域AA延伸的第二部分 640b。源极312a、312b、322a、322b、332a、332b、342a、342b、汲极313、323、333、 343、第一连接线610、第二连接线620、第三连接线630及第四连接线640同属第二金属层。与第一实施例的图5B相比较，借由图10B的薄膜电晶体M3(1)～M3(4)及第一连接线至第四连接线610～640的独特布局方式并将时钟信号线L1～L4内移设置于薄膜电晶体 M3(1)～M3(4)与该显示区域AA之间，可使得显示面板110的侧边110a至薄膜电晶体 M3(1)～M3(4)的布局区域之间不存在连接结构，且薄膜电晶体M3(1)～M3(4)的布局区域中也不具有连接结构，故本实施例中移位寄存器电路310(i)布局区域中的连接结构900可远离第一基板111的侧边111a，使得连接结构900可避免受到外部水气的腐蚀。举例来说，在移位寄存器电路310(i)的布局区域中，除了时钟信号线L1～L4与第二连接线620电性连接的连接结构900外，薄膜电晶体M4～M13的布局区域中还具有多个连接结构900以耦接不同薄膜电晶体(例如图11中耦接薄膜电晶体M6的汲极与薄膜电晶体M7的闸极的连接结构900)。借由将时钟信号线L1～L4设置在薄膜电晶体M3(1)～M3(4)与该显示区域AA之间，且薄膜电晶体M3(1)～M3(4)的布局区域中不具有连接结构的布局方式，移位寄存器电路310(i)布局区域中的连接结构900可远离第一基板111的侧边111a，使得连接结构900 可避免受到外部水气的腐蚀。
相较于图5B及图6的布局，在图10B及图11的移位寄存器电路布局中，时钟信号线L1～L4位于薄膜电晶体M3(1)～M3(4)与显示区域AA之间，而图5B及图6的时钟信号线 L1～L4则位于第一基板111的侧边111a与薄膜电晶体M3(1)～M3(4)之间，因此图5B及图 6实施例的时钟信号线L1～L4与第二连接线360电性连接的连接结构700较图10B及图11 实施例的时钟信号线L1～L4与第二连接线620电性连接的连接结构900更接近第一基板 111的侧边111a。
应注意的是，图10A、图10B及图11中时钟信号线L1～L4位于薄膜电晶体M4和M9 与薄膜电晶体M1和M2之间的布局方式仅为示例，其并非用以限制本发明的范围。所属技术领域中具有通常知识者可依据移位寄存器电路310(i)的布局需求，而自行调整时钟信号线L1～L4在薄膜电晶体M3(1)～M3(4)与该显示区域AA之间的位置。举例而言，时钟信号线L1～L4也可以是位于薄膜电晶体M3(1)～M3(4)与薄膜电晶体M6和M11之间，因为显示面板110的侧边110a至薄膜电晶体M3(1)～M3(4)的布局区域之间不存在连接结构，且薄膜电晶体M3(1)～M3(4)的布局区域中也不具有连接结构，同样可使得移位寄存器电路310(i) 布局区域中的连接结构可远离第一基板111的侧边111a，使得连接结构可避免受到外部水气的腐蚀。
请参照图13，图13绘示连接结构900的剖面图，此连接结构可以是例如图3所示的时钟信号线L1与第1级移位寄存器电路310(1)的接点或起始信号线S与第2级移位寄存器电路310(2)的接点等。如图13所示，首先在基板910上形成第一金属层920，接着在基板910及第一金属层920上沉积闸极绝缘层930。之后，在闸极绝缘层930上形成第二金属层940。接着，在闸极绝缘层930和第二金属层940上形成钝化层950。之后，利用蚀刻工艺在对应位置的闸极绝缘层930及钝化层950中形成穿孔960a及960b，以分别显露第一金属层920及第二金属层940。最后，在第一金属层920、第二金属层940和钝化层 950上形成透明导电层970，透明导电层970填入穿孔960a及960b中以桥接方式电性连接第一金属层940及第二金属层940。
在图13中，图13中的基板910是对应至图10A至图11中的第一基板111，第一金属层920和第二金属层940可分别与图10A至图11的薄膜电晶体M1～M13中的闸极和源/ 汲极经由相同的工艺形成，透明导电层970可与图4的电容Cx的电极经由相同的工艺形成，且第一金属层920与第二金属层940并非直接接触，而是借由透明导电层970耦接。在图13中，虽然用于耦接第一金属层920与第二金属层940的透明导电层970未被钝化层950覆盖，但因为移位寄存器电路300(i)中的连接结构900是远离第一基板111的侧边 111a设置，因此可避免连接结构900受到外部水气的腐蚀。相较于图9的连接结构700，图13的连接结构900可使用较少的工艺形成，因此借由第二实施例的移位寄存器电路310(i) 的布局方式并搭配连接结构900，可大幅降低成本。
应注意的是，第一实施例的移位寄存器电路310(i)的布局方式搭配图9的连接结构700，第二实施例的移位寄存器电路310(i)的布局方式搭配图13的连接结构900仅为示例，其并非用以限制本发明的范围。所属技术领域中具有通常知识者可依据工艺需求与光固型密封胶的材料与涂布位置而自行调整。举例而言，第一实施例的移位寄存器电路310(i)的布局方式也可搭配图13的连接结构900，而第二实施例的移位寄存器电路310(i)的布局方式也可搭配图9的连接结构700。
虽然本发明已经以实施例公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许变动与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (8)

1.一种驱动电路，其设置在显示装置的显示面板中，所述显示面板具有显示区域与非显示区域，所述驱动电路位于所述非显示区域中，其特征在于，所述驱动电路包含多级移位寄存器电路，且每一级移位寄存器电路包含：
多个薄膜电晶体，每个所述薄膜电晶体包含闸极、至少一个源极及至少一个汲极，所述闸极是由第一金属层形成，且所述源极及所述汲极是由第二金属层形成，其中所述多个薄膜电晶体包含沿着第一方向依序设置的N个薄膜电晶体，所述N个薄膜电晶体的每一个包含一个闸极、两个源极及一个汲极，所述两个源极分别位于所述汲极的相对两侧，其中N为大于或等于2的正整数；
电容，其耦接于所述多个薄膜电晶体的至少一个，所述电容包含第一电极及第二电极，且所述第一电极与所述第二电极的材料包含透明导电材料，其中所述电容的至少部分结构位于所述N个薄膜电晶体中相邻薄膜电晶体之间的间隙；
多个时钟信号线，设置于所述N个薄膜电晶体与所述显示区域之间，其用以提供多个时钟信号至所述多个薄膜电晶体的至少一个，且所述多个时钟信号线是由所述第一金属层形成，其中所述多个时钟信号线是沿着所述第一方向延伸，所述N个薄膜电晶体的每一个的所述两个源极及所述汲极是沿着第二方向延伸，且所述第一方向与所述第二方向的夹角是介于80度至100度之间；以及
第一连接线及第二连接线，由所述第二金属层形成，其中所述N个薄膜电晶体的每一个所述源极的一端是借由所述第一连接线互相耦接，所述第二连接线包含第一部分与第二部分，所述N个薄膜电晶体的每一个所述汲极的一端是借由所述第二连接线的所述第一部分互相耦接，且借由所述第二连接线的所述第二部分朝往所述显示区域延伸以耦接所述多个时钟信号线的其中一个。
2.如权利要求1所述的驱动电路，其特征在于，所述第一方向实质上是与所述第二方向垂直。
3.如权利要求1所述的驱动电路，其特征在于，所述N个薄膜电晶体中的第i-1个薄膜电晶体的闸极、源极及汲极分别电性连接所述N个薄膜电晶体中的第i个薄膜电晶体的闸极、源极及汲极，且所述电容的至少部分结构位于所述第i-1个薄膜电晶体与所述第i个薄膜电晶体之间的间隙，其中i为大于或等于2且小于或等于N的正整数。
4.如权利要求1所述的驱动电路，其特征在于，所述显示面板包含基板，所述驱动电路设置于所述基板上，所述多个时钟信号线的其中一个是借由连接结构与所述第二连接线电性连接，所述连接结构与所述基板的侧边相距至少600微米，其中所述连接结构用于电性连接不同金属层。
5.如权利要求4所述的驱动电路，其特征在于，所述连接结构包含透明导电层，其中所述透明导电层电性连接所述多个时钟信号线的其中一个与所述第二连接线。
6.如权利要求1所述的驱动电路，其特征在于，所述显示面板包含基板，所述驱动电路设置于所述基板上，其中在垂直所述基板的方向上，所述电容与所述多个薄膜电晶体不重叠。
7.一种显示装置，其特征在于，所述显示装置包含显示面板，所述显示面板具有显示区域与非显示区域，且所述显示面板包含：
第一基板及驱动电路，所述驱动电路设置于第一基板上且位于所述非显示区域，所述驱动电路包含多级移位寄存器电路，且每一级移位寄存器电路包含多个薄膜电晶体、电容、多个时钟信号线、第一连接线及第二连接线，每个所述薄膜电晶体包含闸极、至少一个源极及至少一个汲极，所述闸极及所述多个时钟信号线是由第一金属层形成，所述源极、所述汲极、所述第一连接线及所述第二连接线是由第二金属层形成，所述多个时钟信号线是沿着第一方向延伸，所述多个薄膜电晶体包含沿着所述第一方向依序设置的N个薄膜电晶体，所述N个薄膜电晶体的每一个包含一个闸极、两个源极及一个汲极，所述两个源极分别位于所述汲极的相对两侧，所述N个薄膜电晶体的每一个的所述两个源极及所述汲极分别是沿着第二方向延伸，所述N个薄膜电晶体的每一个所述源极的一端是借由所述第一连接线互相耦接，所述第二连接线包含第一部分与第二部分，所述N个薄膜电晶体的每一个所述汲极的一端是借由所述第二连接线的所述第一部分互相耦接，且借由所述第二连接线的所述第二部分朝往所述显示区域延伸以耦接所述多个时钟信号线的其中一个，所述电容包含第一电极及第二电极，且所述第一电极与所述第二电极的材料包含透明导电材料，所述电容的至少部分结构位于所述N个薄膜电晶体中相邻薄膜电晶体之间的间隙，所述第一方向与所述第二方向的夹角是介于80度至100度之间，且所述多个时钟信号线设置于所述N个薄膜电晶体与所述显示区域之间，其中N为大于或等于2的正整数；
第二基板，其相对于所述第一基板设置，所述第二基板具有不透光区域；以及
光固型密封胶，其设置于所述第一基板与所述第二基板之间；
其中在垂直所述第一基板或所述第二基板的方向上，所述光固型密封胶、所述驱动电路与所述不透光区域至少部分的重叠。
8.如权利要求7所述的显示装置，其特征在于，所述N个薄膜电晶体中的第i-1个薄膜电晶体的闸极、源极及汲极分别电性连接所述N个薄膜电晶体中的第i个薄膜电晶体的闸极、源极及汲极，所述电容的至少部分结构位于所述第i-1个薄膜电晶体与所述第i个薄膜电晶体之间的间隙，且所述N个薄膜电晶体与所述光固型密封胶重叠，其中i为大于或等于2且小于或等于N的正整数。
CN201610105944.4A 2016-02-26 2016-02-26 驱动电路和显示装置 Active CN107134264B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610105944.4A CN107134264B (zh) 2016-02-26 2016-02-26 驱动电路和显示装置
US15/236,493 US10453409B2 (en) 2016-02-26 2016-08-15 Driving circuit and display device with enhanced moisture prevention capability

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610105944.4A CN107134264B (zh) 2016-02-26 2016-02-26 驱动电路和显示装置

Publications (2)

Publication Number Publication Date
CN107134264A CN107134264A (zh) 2017-09-05
CN107134264B true CN107134264B (zh) 2020-08-14

Family

ID=59680157

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610105944.4A Active CN107134264B (zh) 2016-02-26 2016-02-26 驱动电路和显示装置

Country Status (2)

Country Link
US (1) US10453409B2 (zh)
CN (1) CN107134264B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104749806B (zh) * 2015-04-13 2016-03-02 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN106340273B (zh) * 2015-07-16 2019-02-15 南京瀚宇彩欣科技有限责任公司 移位寄存器和显示装置
CN105096889B (zh) * 2015-08-28 2018-03-06 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN107797346A (zh) * 2017-12-07 2018-03-13 深圳市华星光电技术有限公司 液晶显示面板、液晶显示面板制备方法及显示装置
KR102453711B1 (ko) * 2017-12-19 2022-10-11 엘지디스플레이 주식회사 표시 장치
CN110058465A (zh) * 2018-01-18 2019-07-26 瀚宇彩晶股份有限公司 显示面板
US10515579B2 (en) * 2018-04-05 2019-12-24 Samsung Display Co., Ltd. Display device
KR20200025878A (ko) * 2018-08-31 2020-03-10 엘지디스플레이 주식회사 게이트 구동부와 그를 포함한 표시장치
CN109300445B (zh) * 2018-12-05 2021-11-30 惠科股份有限公司 阵列基板行驱动电路及显示装置
KR20200102607A (ko) * 2019-02-21 2020-09-01 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN110058469B (zh) * 2019-04-30 2020-11-27 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置及阵列基板的制造方法
CN110518022A (zh) 2019-09-10 2019-11-29 合肥京东方卓印科技有限公司 栅极驱动结构、阵列基板及显示装置
CN110675832A (zh) 2019-09-12 2020-01-10 深圳市华星光电半导体显示技术有限公司 一种goa电路布局
CN111487825B (zh) * 2020-04-23 2023-05-12 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
WO2022198487A1 (zh) * 2021-03-24 2022-09-29 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN115064120A (zh) * 2022-06-22 2022-09-16 武汉天马微电子有限公司 显示面板和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102227765A (zh) * 2008-11-28 2011-10-26 株式会社半导体能源研究所 显示器件以及包含显示器件的电子器件
CN104483771A (zh) * 2014-10-28 2015-04-01 上海中航光电子有限公司 一种tft阵列基板、显示面板及显示装置
US9245891B2 (en) * 2006-09-29 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Display device including at least six transistors

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3793915B2 (ja) 2001-02-28 2006-07-05 株式会社日立製作所 液晶表示装置
JP4305811B2 (ja) 2001-10-15 2009-07-29 株式会社日立製作所 液晶表示装置、画像表示装置およびその製造方法
KR100846464B1 (ko) * 2002-05-28 2008-07-17 삼성전자주식회사 비정질실리콘 박막 트랜지스터-액정표시장치 및 그 제조방법
JP2006079589A (ja) 2004-08-05 2006-03-23 Sanyo Electric Co Ltd タッチパネル
WO2008152757A1 (ja) 2007-06-15 2008-12-18 Sharp Kabushiki Kaisha 表示装置、表示装置の製造方法
US20100283931A1 (en) * 2008-04-17 2010-11-11 Satoshi Horiuchi Tft array substrate and liquid crystal display device
KR101482635B1 (ko) 2008-08-01 2015-01-21 삼성디스플레이 주식회사 게이트 구동 회로, 이를 갖는 표시 장치 및 표시 장치의제조 방법
TWI650848B (zh) 2009-08-07 2019-02-11 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101308474B1 (ko) * 2010-04-19 2013-09-16 엘지디스플레이 주식회사 쉬프트 레지스터
KR101759985B1 (ko) * 2010-10-20 2017-07-21 삼성디스플레이 주식회사 게이트 구동 장치 및 이를 포함하는 액정 표시 장치
TWI470530B (zh) 2011-02-01 2015-01-21 Hungta Liu 觸控感應元件暨其觸控顯示器相關裝置及其觸控驅動方法
MY167330A (en) * 2012-04-20 2018-08-16 Sharp Kk Display device
CN103594118B (zh) * 2012-08-17 2016-09-07 瀚宇彩晶股份有限公司 液晶显示器及其双向移位寄存装置
KR102212423B1 (ko) * 2014-02-14 2021-02-04 삼성디스플레이 주식회사 구동 회로 및 이를 포함하는 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9245891B2 (en) * 2006-09-29 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Display device including at least six transistors
CN102227765A (zh) * 2008-11-28 2011-10-26 株式会社半导体能源研究所 显示器件以及包含显示器件的电子器件
CN104483771A (zh) * 2014-10-28 2015-04-01 上海中航光电子有限公司 一种tft阵列基板、显示面板及显示装置

Also Published As

Publication number Publication date
CN107134264A (zh) 2017-09-05
US10453409B2 (en) 2019-10-22
US20170249916A1 (en) 2017-08-31

Similar Documents

Publication Publication Date Title
CN107134264B (zh) 驱动电路和显示装置
JP5866439B2 (ja) 液晶ディスプレイ
US8355106B2 (en) Display panel
CN110322845B (zh) 栅极驱动电路和显示面板
US20200292898A1 (en) Active matrix substrate and display panel
KR101031170B1 (ko) 액정 표시 장치 및 액정 표시 장치의 제조 방법
US20170176817A1 (en) Display panel
US10964284B2 (en) Electronic component board and display panel
US10319316B2 (en) Electro-optical device including a plurality of scanning lines
US7884912B2 (en) Liquid crystal display device
US9401122B2 (en) Display panel
JP2005283790A (ja) アクティブマトリクス基板及び該基板を備える液晶表示装置
US10824260B1 (en) Touch display apparatus
TWI410726B (zh) 主動元件陣列基板
JP6718988B2 (ja) アクティブマトリクス基板およびそれを用いた表示装置
KR20080046892A (ko) 액정표시장치와 그 제조방법
TWI588811B (zh) 驅動電路和顯示裝置
KR102076841B1 (ko) 보조 공통 배선을 구비한 평판 표시장치용 박막 트랜지스터 기판
TWI622987B (zh) 閘極驅動電路和顯示裝置
US11537012B2 (en) Substrate for display device and display device
US20130057797A1 (en) Liquid crystal display device
KR101023972B1 (ko) 상부기판 및 이를 갖는 액정표시장치
KR102254503B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant