CN103594118B - 液晶显示器及其双向移位寄存装置 - Google Patents

液晶显示器及其双向移位寄存装置 Download PDF

Info

Publication number
CN103594118B
CN103594118B CN201210295804.XA CN201210295804A CN103594118B CN 103594118 B CN103594118 B CN 103594118B CN 201210295804 A CN201210295804 A CN 201210295804A CN 103594118 B CN103594118 B CN 103594118B
Authority
CN
China
Prior art keywords
transistor
shift register
clock signal
source electrode
couples
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210295804.XA
Other languages
English (en)
Other versions
CN103594118A (zh
Inventor
游家华
詹建廷
柯健专
张崇霖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hannstar Display Corp
Original Assignee
Hannstar Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hannstar Display Corp filed Critical Hannstar Display Corp
Priority to CN201210295804.XA priority Critical patent/CN103594118B/zh
Priority to US13/935,582 priority patent/US9042509B2/en
Publication of CN103594118A publication Critical patent/CN103594118A/zh
Application granted granted Critical
Publication of CN103594118B publication Critical patent/CN103594118B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种液晶显示器及其双向移位寄存装置。本发明的双向移位寄存装置配置在面板的基板上，且其包括多级串接在一起的移位寄存器。每一级移位寄存器包括预充电单元、上拉单元与下拉单元。其中，预充电单元接收第一预设时钟信号与前一级或后一级移位寄存器的输出，并据以输出充电信号。上拉单元接收充电信号与第二预设时钟信号，并据以输出扫描信号。下拉单元接收第二预设时钟信号、第三预设时钟信号、下两级或上两级移位寄存器的输出，并据以决定是否将扫描信号下拉至参考电位。

Description

液晶显示器及其双向移位寄存装置
技术领域
本发明涉及一种平面显示技术，且特别涉及一种液晶显示器及其移位寄存装置。
背景技术
近年来，随着半导体科技蓬勃发展，携带型电子产品及平面显示器产品也随之兴起。而在众多平面显示器的类型当中，液晶显示器(Liquid CrystalDisplay，LCD)基于其低电压操作、无辐射线散射、重量轻以及体积小等优点，随即已成为各显示器产品的主流。也亦因如此，无不驱使着各家厂商针对液晶显示器的开发技术要朝向更微型化及低制作成本发展。
为了要降低液晶显示器的制作成本，已有部分厂商研发出在液晶显示面板采用非晶硅(amorphous silicon，a-Si)工艺的条件下，可将原先配置于液晶显示面板的扫描侧所使用的扫描驱动IC内部的移位寄存器(shift register)转移直接配置在液晶显示面板的玻璃基板(glass substrate)上。因此，原先配置于液晶显示面板的扫描侧所使用的扫描驱动IC即可省略，藉以达到降低液晶显示器的制作成本的目的。
发明内容
有鉴于此，本发明的一示范性实施例提供一种双向移位寄存装置，其包括N级串接在一起的移位寄存器，且第i级移位寄存器包括预充电单元、上拉单元，以及下拉单元。其中，N为预设正整数，而i为大于等于3的正整数且小于等于N-2。预充电单元用以接收一第一预设时钟信号与第(i-1)级或第(i+1)级移位寄存器的输出，并据以输出一充电信号。上拉单元耦接预充电单元，用以接收所述充电信号与一第二预设时钟信号，并据以输出一扫描信号。下拉单元耦接预充电单元与上拉单元，用以接收所述第二预设时钟信号、一第三预设时钟信号与第(i+2)级或第(i-2)级移位寄存器的输出，并据以决定是否将所述扫描信号下拉至一参考电位。
在本发明的一示范性实施例中，第i级移位寄存器的预充电单元包括第一晶体管、第二晶体管，以及第三晶体管。其中，第一晶体管的栅极与漏极耦接在一起以接收第(i-1)级移位寄存器的输出。第二晶体管的栅极与漏极耦接在一起以接收第(i+1)级移位寄存器的输出。第三晶体管的漏极耦接第一晶体管与第二晶体管的源极，第三晶体管的栅极用以接收所述第一预设时钟信号，而第三晶体管的源极则用以输出所述充电信号。
在本发明的一示范性实施例中，第i级移位寄存器的上拉单元包括第四晶体管与第一电容。其中，第四晶体管的漏极用以接收所述第二预设时钟信号，第四晶体管的栅极耦接第三晶体管的源极，而第四晶体管的源极则用以输出所述扫描信号。第一电容耦接于第四晶体管的栅极与源极之间。
在本发明的一示范性实施例中，第i级移位寄存器的下拉单元包括第二电容以及第五至第十晶体管。其中，第二电容的第一端接收所述第二预设时钟信号。第五晶体管的漏极耦接第二电容的第二端，第五晶体管的栅极耦接第三晶体管的源极，而第五晶体管的源极耦接至所述参考电位。第六晶体管的漏极耦接第四晶体管的源极，第六晶体管的栅极用以接收所述第三预设时钟信号，而第六晶体管的源极则耦接至所述参考电位。第七晶体管的漏极耦接第四晶体管的源极，第七晶体管的栅极耦接第五晶体管的漏极，而第七晶体管的源极则耦接至所述参考电压。第八晶体管的漏极耦接第三晶体管的源极，第八晶体管的栅极耦接第五晶体管的漏极，而第八晶体管的源极则耦接至所述参考电压。第九晶体管的漏极耦接第三晶体管的源极，第九晶体管的栅极用以接收第(i+2)级移位寄存器的输出，而第九晶体管的源极则耦接至所述参考电压。第十晶体管的漏极耦接第三晶体管的源极，第十晶体管的栅极耦接第(i-2)级移位寄存器的输出，而第十晶体管的源极则耦接至所述参考电压。
在本发明的一示范性实施例中，所述第一至第三预设时钟信号的致能时间彼此部分重叠。
在本发明的一示范性实施例中，第1级、第2级、第(N-1)级与第N移位寄存器的电路结构与第i级移位寄存器的电路结构相同，且皆为冗余移位寄存器。
本发明的另一示范性实施例提供一种液晶显示器，其包括液晶显示面板与用以提供液晶显示面板所需的光源的背光模块。其中，液晶显示面板包括基板与上述所提的双向移位寄存装置，且上述所提的双向移位寄存装置直接配置在基板上。
应了解的是，上述一般描述及以下具体实施方式仅为例示性及阐释性的，其并不能限制本发明所欲主张的范围。
附图说明
下面的附图是本发明的说明书的一部分，绘示了本发明的示例实施例，附图与说明书的描述一起说明本发明的原理。
图1绘示为本发明一示范性实施例的液晶显示器100的系统方块图。
图2绘示为本发明一示范性实施例的双向移位寄存装置SRD的方块图。
图3A绘示为本发明一示范性实施例的第i级移位寄存器SRi的方块图。
图3B绘示为本发明一示范性实施例的第i级移位寄存器SRi的电路图。
图4绘示为本发明一示范性实施例的双向移位寄存器的运作时序图。
图5绘示为本发明一示范性实施例的双向移位寄存器的运作时序图。
【主要元件符号说明】
100：液晶显示器
101：液晶显示面板
103：源极驱动器
105：时序控制器
107：背光模块
AA：显示区
SRD：双向移位寄存装置
STV1、STV2：起始信号
CK1、CK2、CK3、CK4：时钟信号
SS1~SSN、SSi、SSi-1、SSi+1、SSi-2、SSi+2：扫描信号
SR1~SRN：移位寄存器
SRi：第i级移位寄存器
CV：充电信号
301：预充电单元
303：上拉单元
305：下拉单元
Pi：节点
C1、C2：电容
Vss：参考电位
T1~T10：N型晶体管
t1~t9：时间
PCK1：第一预设时钟信号
PCK2：第二预设时钟信号
PCK3：第三预设时钟信号
具体实施方式
现将详细参考本发明的示范性实施例，在附图中说明所述示范性实施例的实例。另外，凡可能之处，在图式及实施方式中使用相同标号的元件/构件/符号代表相同或类似部分。
图1绘示为本发明一示范性实施例的液晶显示器(liquid crystal display，LCD)100的系统方块图。请参照图1，液晶显示器100包括液晶显示面板(LCDpanel)101、源极驱动器(source driver)103、时序控制器(timing controller，T-con)105，以及用以提供液晶显示面板101所需的(背)光源的背光模块(backlight module)107。
在本示范性实施例中，液晶显示面板101的显示区(display area)AA内具有多个以矩阵方式排列的像素(图中以X*Y来表示，X、Y皆为正整数)。一般来说，X*Y也可表示为液晶显示器100的显示解析度(resolution)，例如以1024*768，但并不限制于此。另外，液晶显示面板101的基板(未绘示，例如为玻璃基板)上的一侧更直接配置有双向(即，正向与逆向)移位寄存装置(shiftregister device)SRD。
双向移位寄存装置SRD受控于时序控制器105，并且反应于时序控制器105所提供的起始信号STV1、STV2与时钟信号CK1~CK4而正向(即，由上至下)且串行地输出N个扫描信号SS1~SSN(N=Y+4)，藉以通过所正向串行输出的扫描信号SS3~SSN-2以从显示区AA内的第一行像素逐一开启至最后一行像素(即，双向移位寄存装置SRD对显示区AA进行正向扫描(forward scanning))；或者，双向移位寄存装置SRD反应于时序控制器105所提供的起始信号STV1、STV2与时钟信号CK1~CK4而逆向(即，由下至上)且串行地输出N个扫描信号SSN~SS1(N=Y+4)，藉以通过所逆向串行输出的扫描信号SSN-2~SS3以从显示区AA内的最后一行像素逐一开启至第一行像素(即，双向移位寄存装置SRD对显示区AA进行逆向扫描(reverse scanning))。
更清楚来说，图2绘示为图1的双向移位寄存装置SRD的方块图。请合并参照图1与图2，双向移位寄存装置SRD包括N级电路架构实质上相同且彼此串接在一起的移位寄存器SR1～SRN。在本示范性实施例中，由于移位寄存器SR1~SRN的电路架构与运作原理实质上相同，故在此仅针对第i级移位寄存器SRi(3≦i≦N-2)来做说明如下。
此外，需要注意的是，第1级、第2级、第(N-1)级与第N级移位寄存器SR1、SR2、SRN-1、SRN的电路结构虽与第i级移位寄存器SRi(3≦i≦N-2)的电路结构相同，但却皆为冗余(dummy)移位寄存器。换句话说，第1级、第2级、第(N-1)级与第N级移位寄存器SR1、SR2、SRN-1、SRN所各别输出的扫描信号SS1、SS2、SSN-1与SSN并非用以拿来开启显示区AA内的任一行像素，其只为维持双向移位寄存装置SRD正常操作所需，故而第1级、第2级、第(N-1)级与第N级移位寄存器SR1、SR2、SRN-1、SRN所各别输出的扫描信号SS1、SS2、SSN-1与SSN可视为冗余扫描信号。
基此，图3A绘示为图2的第i级移位寄存器SRi的方块图，而图3B绘示为图3A的第i级移位寄存器SRi的电路图。请合并参照图1~图3B，第i级移位寄存器SRi包括预充电单元301、上拉单元303，以及下拉单元305。其中，在移位寄存装置SRD对显示区AA进行正向扫描的条件下，预充电单元301用以接收时序控制器105所提供的第一预设时钟信号PCK1与第(i-1)级移位寄存器SRi-1所输出的扫描信号SSi-1，并据以输出充电信号CV。在此值得一提的是，除了第1级移位寄存器SR1中的预充电单元301为接收时序控制器105所提供的起始信号STV1外，其余移位寄存器SRi(i=2～N)中的预充电单元301皆为接收上一级移位寄存器SRi-1所输出的扫描信号SSi-1。
举例来说，在移位寄存装置SRD对显示区AA进行正向扫描的条件下，第2级移位寄存器SR2中的预充电单元301为接收第1级移位寄存器SR1所输出的扫描信号SS1；第3级移位寄存器SR3中的预充电单元301为接收第2级移位寄存器SR2所输出的扫描信号SS2；依此类推至第N级移位寄存器SRN中的预充电单元301为接收第(N-1)级移位寄存器SRN-1所输出的扫描信号SSN-1。
另一方面，在移位寄存装置SRD对显示区AA进行逆向扫描的条件下，预充电单元301用以接收时序控制器105所提供的第一预设时钟信号PCK1与第(i+1)级移位寄存器SRi+1所输出的扫描信号SSi+1，并据以输出充电信号CV。在此值得一提的是，除了第N级移位寄存器SRN中的预充电单元301为接收时序控制器105所提供的起始信号STV2外，其余移位寄存器SRi(i=1~N-1)中的预充电单元301皆为接收下一级移位寄存器SRi+1所输出的扫描信号SSi+1。
举例来说，在移位寄存装置SRD对显示区AA进行逆向扫描的条件下，第(N-1)级移位寄存器SRN-1中的预充电单元301为接收第N级移位寄存器SRN所输出的扫描信号SSN；第(N-2)级移位寄存器SRN-2中的预充电单元301为接收第(N-1)级移位寄存器SRN-1所输出的扫描信号SSN-1；依此类推至第1级移位寄存器SR1中的预充电单元301为接收第2级移位寄存器SR2所输出的扫描信号SS2。
另外，上拉单元303耦接预充电单元301，用以接收预充电单元301所输出的充电信号CV与时序控制器105所提供的第二预设时钟信号PCK2，并据以输出扫描信号SSi。再者，下拉单元305耦接预充电单元301与上拉单元303，用以接收时序控制器105所提供的第二预设时钟信号PCK2、第三预设时钟信号PCK3、第(i+2)级或第(i-2)级移位寄存器SRi+2或SRi-2的输出(即，扫描信号SSi+2或SSi-2)，并据以决定是否将扫描信号SSi下拉至参考电位Vss(例如为一个负电压，但并不限制在此)。
更清楚来说，在移位寄存装置SRD对显示区AA进行正向扫描的条件下，下拉单元305用以接收时序控制器105所提供的第二预设时钟信号PCK2、第三预设时钟信号PCK3与第(i+2)级移位寄存器SRi+2所输出的扫描信号SSi+2，并据以决定是否将扫描信号SSi下拉至参考电位Vss。
另一方面，在移位寄存装置SRD对显示区AA进行逆向扫描的条件下，下拉单元305用以接收时序控制器105所提供的第二预设时钟信号PCK2、第三预设时钟信号PCK3与第(i-2)级移位寄存器SRi-2所输出的扫描信号SSi-2，并据以决定是否将扫描信号SSi下拉至参考电位Vss。
从图2可以清楚地看出，第1级与第2级移位寄存器SR1、SR2并无上两级的输出的存在，第(N-1)级与第N级移位寄存器SRN-1、SRN亦无下两级的输出的存在，而其余第i级移位寄存器SRi(i=3~N-2)皆有其第(i+2)级与第(i-2)级移位寄存器(SRi+2，SRi-2)的输出的存在。在此条件下，第1级、第2级、第(N-1)级与第N级移位寄存器SR1、SR2、SRN-1、SRN才会被设置为冗余移位寄存器，且其相对应的输出只为维持双向移位寄存装置SRD正常操作所需。
在本示范性实施例中，预充电单元301包括N型晶体管T1~T3。其中，N型晶体管T1的栅极与漏极耦接在一起以接收第(i-1)级移位寄存器SRi-1所输出的扫描信号SSi-1，而N型晶体管T2的栅极与漏极耦接在一起以接收第(i+1)级移位寄存器SRi+1所输出的扫描信号SSi+1。N型晶体管T3的漏极耦接N型晶体管T1与T2的源极，N型晶体管T3的栅极用以接收时序控制器105所提供的第一预设时钟信号PCK1，而N型晶体管T3的源极则用以输出充电信号CV。
另外，上拉单元303包括N型晶体管T4与电容C1。其中，N型晶体管T4的栅极耦接N型晶体管T3的源极，N型晶体管T4的漏极用以接收时序控制器105所提供的第二预设时钟信号PCK2，而N型晶体管T4的源极则用以输出扫描信号SSi。电容C1耦接在N型晶体管T4的栅极与源极之间。
再者，下拉单元305包括N型晶体管T5~T10与电容C2。其中，电容C2的第一端接收时序控制器105提供的第二预设时钟信号PCK2。N型晶体管T5的漏极耦接电容C2的第二端、N型晶体管T5的栅极耦接N型晶体管T3的源极，而N型晶体管T5的源极则耦接至参考电位Vss。N型晶体管T6的漏极耦接N型晶体管T4的源极，N型晶体管T6的栅极用以接收时序控制器105提供的第三预设时钟信号PCK3，而N型晶体管T6的源极则耦接至参考电位Vss。
N型晶体管T7的漏极耦接N型晶体管T4的源极，N型晶体管T7的栅极耦接N型晶体管T5的漏极，而N型晶体管T7的源极耦接至参考电压Vss。N型晶体管T8的漏极耦接N型晶体管T3的源极，N型晶体管T8的栅极耦接N型晶体管T5的漏极，而N型晶体管T8的源极则耦接至参考电压Vss。N型晶体管T9的漏极耦接N型晶体管T3的源极，N型晶体管T9的栅极用以接收第(i+2)级移位寄存器SRi+2所输出的扫描信号SSi+2，而N型晶体管T9的源极则耦接至参考电压Vss。N型晶体管T10的漏极耦接N型晶体管T3的源极，N型晶体管T10的栅极用以接收第(i-2)级移位寄存器SRi-2所输出的扫描信号SSi-2，而N型晶体管T9的源极则耦接至参考电压Vss。
基于上述，在移位寄存装置SRD对显示区AA进行正向扫描的条件下，以第1级移位寄存器SRi(i=1)为例，预充电单元301所接收第一预设时钟信号PCK1为时钟信号CK2；上拉单元303所接收的第二预设时钟信号PCK2为时钟信号CK3；而下拉单元305所接收的第二与第三预设时钟信号(PCK2，PCK3)分别为时钟信号CK3与CK1。
在移位寄存装置SRD对显示区AA进行正向扫描的条件下，以第2级移位寄存器SRi(i=2)为例，预充电单元301所接收第一预设时钟信号PCK1为时钟信号CK3；上拉单元303所接收的第二预设时钟信号PCK2为时钟信号CK4；而下拉单元305所接收的第二与第三预设时钟信号(PCK2，PCK3)分别为时钟信号CK4与CK2。
在移位寄存装置SRD对显示区AA进行正向扫描的条件下，以第3级移位寄存器SRi(i=3)为例，预充电单元301所接收第一预设时钟信号PCK1为时钟信号CK4；上拉单元303所接收的第二预设时钟信号PCK2为时钟信号CK1；而下拉单元305所接收的第二与第三预设时钟信号(PCK2，PCK3)分别为时钟信号CK1与CK3。
在移位寄存装置SRD对显示区AA进行正向扫描的条件下，以第4级移位寄存器SRi(i=4)为例，预充电单元301所接收第一预设时钟信号PCK1为时钟信号CK1；上拉单元303所接收的第二预设时钟信号PCK2为时钟信号CK2；而下拉单元305所接收的第二与第三预设时钟信号(PCK2，PCK3)分别为时钟信号CK2与CK4。
在移位寄存装置SRD对显示区AA进行正向扫描的条件下，以第5级移位寄存器SRi(i=5)为例，预充电单元301所接收第一预设时钟信号PCK1为时钟信号CK2；上拉单元303所接收的第二预设时钟信号PCK2为时钟信号CK3；而下拉单元305所接收的第二与第三预设时钟信号(PCK2，PCK3)分别为时钟信号CK3与CK1。
在移位寄存装置SRD对显示区AA进行正向扫描的条件下，以第6级移位寄存器SRi(i=6)为例，预充电单元301所接收第一预设时钟信号PCK1为时钟信号CK3；上拉单元303所接收的第二预设时钟信号PCK2为时钟信号CK4；而下拉单元305所接收的第二与第三预设时钟信号(PCK2，PCK3)分别为时钟信号CK4与CK2。
在移位寄存装置SRD对显示区AA进行正向扫描的条件下，以第7级移位寄存器SRi(i=7)为例，预充电单元301所接收第一预设时钟信号PCK1为时钟信号CK4；上拉单元303所接收的第二预设时钟信号PCK2为时钟信号CK1；而下拉单元305所接收的第二与第三预设时钟信号(PCK2，PCK3)分别为时钟信号CK1与CK3。
在移位寄存装置SRD对显示区AA进行正向扫描的条件下，以第8级移位寄存器SRi(i=8)为例，预充电单元301所接收第一预设时钟信号PCK1为时钟信号CK1；上拉单元303所接收的第二预设时钟信号PCK2为时钟信号CK2；而下拉单元305所接收的第二与第三预设时钟信号(PCK2，PCK3)分别为时钟信号CK2与CK4。
由此可知，在移位寄存装置SRD对显示区AA进行正向扫描的条件下，移位寄存装置SRD中由上至下的每4个移位寄存器可视为同一群组(例如：SR1~4、SR5~8、…、SRN-3～N)。同一群组的4个移位寄存器(SR1~4、SR5~8、…、SRN-3～N)的N型晶体管T3的栅极所各别接收的第一预设时钟信号PCK1依序为时钟信号CK2→CK3→CK4→CK1；同一群组的4个移位寄存器(SR1~4、SR5～8、…、SRN-3～N)的N型晶体管T4的漏极所各别接收的第二预设时钟信号PCK2依序为时钟信号CK3→CK4→CK1→CK2；同一群组的4个移位寄存器(SR1~4、SR5～8、…、SRN-3～N)的电容C2的第一端所各别接收的第二预设时钟信号PCK2依序为时钟信号CK3→CK4→CK1→CK2；以及同一群组的4个移位寄存器(SR1~4、SR5～8、…、SRN-3～N)的N型晶体管T6的栅极所各别接收的第三预设时钟信号PCK3依序为时钟信号CK1→CK2→CK3→CK4。
另一方面，在移位寄存装置SRD对显示区AA进行逆向扫描的条件下，以第N级移位寄存器SRi(i=N)为例，预充电单元301所接收第一预设时钟信号PCK1为时钟信号CK2；上拉单元303所接收的第二预设时钟信号PCK2为时钟信号CK3；而下拉单元305所接收的第二与第三预设时钟信号(PCK2，PCK3)分别为时钟信号CK3与CK1。
在移位寄存装置SRD对显示区AA进行逆向扫描的条件下，以第(N-1)级移位寄存器SRi(i=N-1)为例，预充电单元301所接收第一预设时钟信号PCK1为时钟信号CK3；上拉单元303所接收的第二预设时钟信号PCK2为时钟信号CK4；而下拉单元305所接收的第二与第三预设时钟信号(PCK2，PCK3)分别为时钟信号CK4与CK2。
在移位寄存装置SRD对显示区AA进行逆向扫描的条件下，以第(N-2)级移位寄存器SRi(i=N-2)为例，预充电单元301所接收第一预设时钟信号PCK1为时钟信号CK4；上拉单元303所接收的第二预设时钟信号PCK2为时钟信号CK1；而下拉单元305所接收的第二与第三预设时钟信号(PCK2，PCK3)分别为时钟信号CK1与CK3。
在移位寄存装置SRD对显示区AA进行逆向扫描的条件下，以第(N-3)级移位寄存器SRi(i=N-3)为例，预充电单元301所接收第一预设时钟信号PCK1为时钟信号CK1；上拉单元303所接收的第二预设时钟信号PCK2为时钟信号CK2；而下拉单元305所接收的第二与第三预设时钟信号(PCK2，PCK3)分别为时钟信号CK2与CK4。
在移位寄存装置SRD对显示区AA进行逆向扫描的条件下，以第(N-4)级移位寄存器SRi(i=N-4)为例，预充电单元301所接收第一预设时钟信号PCK1为时钟信号CK2；上拉单元303所接收的第二预设时钟信号PCK2为时钟信号CK3；而下拉单元305所接收的第二与第三预设时钟信号(PCK2，PCK3)分别为时钟信号CK3与CK1。
在移位寄存装置SRD对显示区AA进行逆向扫描的条件下，以第(N-5)级移位寄存器SRi(i=N-5)为例，预充电单元301所接收第一预设时钟信号PCK1为时钟信号CK3；上拉单元303所接收的第二预设时钟信号PCK2为时钟信号CK4；而下拉单元305所接收的第二与第三预设时钟信号(PCK2，PCK3)分别为时钟信号CK4与CK2。
在移位寄存装置SRD对显示区AA进行逆向扫描的条件下，以第(N-6)级移位寄存器SRi(i=N-6)为例，预充电单元301所接收第一预设时钟信号PCK1为时钟信号CK4；上拉单元303所接收的第二预设时钟信号PCK2为时钟信号CK1；而下拉单元305所接收的第二与第三预设时钟信号(PCK2，PCK3)分别为时钟信号CK1与CK3。
在移位寄存装置SRD对显示区AA进行逆向扫描的条件下，以第(N-7)级移位寄存器SRi(i=N-7)为例，预充电单元301所接收第一预设时钟信号PCK1为时钟信号CK1；上拉单元303所接收的第二预设时钟信号PCK2为时钟信号CK2；而下拉单元305所接收的第二与第三预设时钟信号(PCK2，PCK3)分别为时钟信号CK2与CK4。
由此可知，在移位寄存装置SRD对显示区AA进行逆向扫描的条件下，移位寄存装置SRD中由下至上的每4个移位寄存器可视为同一群组(例如：SRN～N-3、SRN-4～N-7、…、SR4~1)。同一群组的4个移位寄存器(SRN～N-3、SRN-4～N-7、…、SR4~1)的N型晶体管T3的栅极所各别接收的第一预设时钟信号PCK1依序为时钟信号CK2→CK3→CK4→CK1；同一群组的4个移位寄存器(SRN～N-3、SRN-4～N-7、…、SR4~1)的N型晶体管T4的漏极所各别接收的第二预设时钟信号PCK2依序为时钟信号CK3→CK4→CK1→CK2；同一群组的4个移位寄存器(SRN～N-3、SRN-4～N-7、…、SR4~1)的电容C2的第一端所各别接收的第二预设时钟信号PCK2依序为时钟信号CK3→CK4→CK1→CK2；以及同一群组的4个移位寄存器(SRN～N-3、SRN-4～N-7、…、SR4~1)的N型晶体管T6的栅极所各别接收的第三预设时钟信号PCK3依序为时钟信号CK1→CK2→CK3→CK4。
于此，为了要清楚说明各级移位寄存器SR1～N的运作原理，图4绘示为图2的移位寄存装置SRD对显示区AA进行正向扫描的操作波形图。请合并参照图2~图4，从图4中可清楚地看出，时序控制器105会串行且周期性地产生时钟信号CK3、CK4、CK1、CK2给移位寄存装置SRD，且所串行产生的时钟信号CK3、CK4、CK1、CK2的致能时间彼此部分重叠，例如：50%的重叠，但并不限制于此。另外，时序控制器105所产生的起始信号STV1的致能时间与时钟信号CK3的初始致能时间亦有50%的重叠；而时序控制器105所产生的起始信号STV2的致能时间与时钟信号CK2的结束致能时间亦有50%的重叠。
在此条件下，以第1级移位寄存器SR1为例，当第1级移位寄存器SR1的预充电单元301于时间t1的时候接收到启始信号STV1且时钟信号CK2于时间t1~t2致能时，N型晶体管T1与T3会被开启以于时间t1~t2间对节点P1进行预充电。如此一来，当时序控制器105所提供的时钟信号CK3于时间t2~t3致能时，节点P1上的电压会受时钟信号CK3的耦合效应(coupling effect)的影响而被拉升，藉以使得上拉单元303的NMOS晶体管T4会被开启，进而于时间t2~t4间输出第1级移位寄存器SR1的扫描信号SS1。
紧接着，在预充电单元301与上拉单元303负责输出扫描信号SS1之后，下拉单元305的N型晶体管T6会因为时序控制器105于时间t4所提供的时钟信号CK1致能而被开启。如此一来，扫描信号SS1会于时间t4被下拉至参考电位Vss。
另外，当第1级移位寄存器SR1在未接收到启始信号STV1时，由于时钟信号CK3依然周期性的致能，导致于在节点P1仍会于时间t6~t8产生一耦合信号(coupling signal)，为了确保在不应输出扫描信号SS1的时候，时钟信号CK3的耦合信号可被释放至参考电压Vss。基此，下拉单元305的N型晶体管T7与T8可在时间t6~t8间被时钟信号CK3开启，藉以将扫描信号SS1下拉至参考电位Vss。因此，在时间t8之后每当时钟信号CK3致能时所引发的耦合信号都会被释放至参考电压Vss。由此可知，时钟信号CK3于时间t8之后所引发的耦合信号并不会影响到扫描信号SS1的输出。
此外，由于第3级移位寄存器SR3所输出的扫描信号SS3会反馈至第1级移位寄存器SR1的下拉单元305的N型晶体管T9。如此一来，第1级移位寄存器SR1的下拉单元305的NMOS晶体管T9会被开启，从而对节点P1进行放电。由此可知，当预充电单元301与上拉单元303负责输出扫描信号SS1之后，下拉单元305通过受本级与下两级移位寄存寄存器(SR1，SR3)的控制来增强其下拉及稳压的能力，负责停止输出扫描信号SS1。
在第1级移位寄存器SR1实行正向扫描操作的过程中，由于本发明的电路具备逆向扫描的功能，第1级移位寄存器SR1仍会于时间t3接收到第2移位寄存器SR2的扫描信号SS2，但并不影响第1级移位寄存器SR1的输出。其说明如下，当第1级移位寄存器SR1在输出其扫描信号SS1之后，第2级移位寄存器SR2的扫描信号SS2仍会反馈至第1级移位寄存器SR1的N型晶体管T2，但由于其反馈至第1级移位寄存器SR1的期间，时钟信号CK2于时间t3~t5并未致能，N型晶体管T3为关闭状态，所以第2级移位寄存器SR2的扫描信号SS2并不会影响第1级移位寄存器SR1的输出。
在此，虽然上述示范性实施例仅以描述第1级移位寄存器SR1的运作原理以对正向扫描做说明，但其余移位寄存器的运作原理皆与第1级移位寄存器SR1类似，故而在此并不再加以赘述。
依据上述有规则的时钟信号CK1~CK4的设置与上述对于移位寄存器SR1的电路操作说明，双向移位寄存器SRD便可据以对显示区AA内的所有行像素进行正向扫描。在时序控制器105给予启动信号STV1至第1级移位寄存器SR1后，第1级移位寄存器SR1将产生扫描信号SS1，并输出至第2级移位寄存器SR2。第2级移位寄存器SR2在接收到第1级移位寄存器SR1的扫描信号SS1后，进而启动且依照上述相应于移位寄存器SR1的电路操作说明以产生扫描信号SS2。由此，本领域技术人员应当可以在参照上述解说内容后，而自行推演/类推出之后每一级移位寄存器的输出的方式，故在此并不再加以赘述。
据此，当时序控制器105提供起始信号STV1给第1级移位寄存器SR1的预充电单元301，且分别提供时钟信号CK1~CK4给所有移位寄存器SR1~SRN时，双向移位寄存装置SRD内的移位寄存器SR1~SRN会顺向且串行输出扫描信号SS1~SSN，并且通过当中的扫描信号SS3~SSN-2以从显示区AA内的第一行像素逐一开启至最后一行像素，而源极驱动器103会提供对应的显示资料给被双向移位寄存装置SRD所开启的行像素。如此一来，再加上背光模块107所提供的(背)光源，则液晶显示面板101即会显示影像画面。
另一方面，图5绘示为图2的移位寄存装置SRD对显示区AA进行逆向扫描的操作波形图。请合并参照图2~图5，从图5中可清楚地看出，时序控制器105会串行且周期性地产生时钟信号CK3、CK4、CK1、CK2给移位寄存装置SRD，且所串行产生的时钟信号CK3、CK4、CK1、CK2的致能时间彼此部分重叠，例如：50%的重叠，但并不限制于此。另外，时序控制器105所产生的起始信号STV2的致能时间与时钟信号CK3的初始致能时间亦有50%的重叠；而时序控制器105所产生的起始信号STV1的致能时间与时钟信号CK2的结束致能时间亦有50%的重叠。
在此条件下，以第N级移位寄存器SRN为例，当第N级移位寄存器SRN的预充电单元301于时间t1的时候接收到启始信号STV2且时钟信号CK2于时间t1~t2致能时，N型晶体管T1与T3会被开启以于时间t1~t2间对节点PN进行预充电。如此一来，当时序控制器105所提供的时钟信号CK3于时间t2~t3致能时，节点PN上的电压会受时钟信号CK3的耦合效应(coupling effect)的影响而被拉升，藉以使得上拉单元303的N型晶体管T4会被开启，进而于时间t2~t4间输出第N级移位寄存器SRN的扫描信号SSN。
紧接着，在预充电单元301与上拉单元303负责输出扫描信号SSN之后，下拉单元305的N型晶体管T6会因为时序控制器105于时间t4所提供的时钟信号CK1致能而被开启。如此一来，扫描信号SSN会于时间t4被下拉至参考电位Vss。
另外，当第N级移位寄存器SRN在未接收到启始信号STV2时，由于时钟信号CK3依然周期性的致能，导致于在节点PN仍会于时间t6~t8产生一耦合信号(coupling signal)，为了确保在不应输出扫描信号SSN的时候，时钟信号CK3的耦合信号可被释放至参考电压Vss。基此，下拉单元305的N型晶体管T7与T8可在时间t6~t8间被时钟信号CK3开启，藉以将扫描信号SSN下拉至参考电位Vss。因此，在时间t8之后每当时钟信号CK3致能时所引发的耦合信号都会被释放至参考电压Vss。由此可知，时钟信号CK3于时间t8之后所引发的耦合信号并不会影响到扫描信号SSN的输出。
此外，由于第(N-2)级移位寄存器SRN-2所输出的扫描信号SSN-2会反馈至第N级移位寄存器的下拉单元305的N型晶体管T9。如此一来，第N级移位寄存器SRN的下拉单元305的NMOS晶体管T9会被开启，从而对节点PN进行放电。由此可知，当预充电单元301与上拉单元303负责输出扫描信号SSN之后，下拉单元305通过受本级与上两级移位寄存寄存器(SRN，SRN-2)的控制来增强其下拉及稳压的能力，负责停止输出扫描信号SSN。
相似地，在第N级移位寄存器SR1实行逆向扫描操作的过程中，由于本发明的电路具备正向扫描的功能，第N级移位寄存器SRN仍会于时间t3接收到第(N-1)移位寄存器SR(N-1)的扫描信号SSN-1，但并不影响第N级移位寄存器SRN的输出。其说明如下，当第N级移位寄存器SRN在输出其扫描信号SSN之后，第(N-1)级移位寄存器SR(N-1)的扫描信号SS(N-1)仍会反馈至第N级移位寄存器SRN的N型晶体管T1，但由于其反馈至第N级移位寄存器SRN的期间，时钟信号CK2于时间t3~t5并未致能，N型晶体管T3为关闭状态，所以第(N-1)级移位寄存器SRN-1的扫描信号SSN-1并不会影响第N级移位寄存器SRN的输出。
在此，虽然上述示范性实施例仅以描述第N级移位寄存器SRN的运作原理以对逆向扫描做说明，但其余移位寄存器的运作原理皆与第N级移位寄存器SRN类似，故而在此并不再加以赘述之。
依据上述有规则的时钟信号CK1~CK4的设置与上述对于移位寄存器SRN的电路操作说明，双向移位寄存器SRD便可据以对显示区AA内的所有行像素进行逆向扫描。在时序控制器105给予启动信号STV2于第N级移位寄存器SRN后，第N级移位寄存器SRN将产生扫描信号SSN，并输出至第(N-1)级移位寄存器SRN-1。第(N-1)级移位寄存器SR(N-1)在接收到第N级移位寄存器SRN的扫描信号SSN后，进而启动且依照上述相应于移位寄存器SRN的电路操作说明以产生扫描信号SSN-1。由此，本领域技术人员应当可以在参照上述解说内容后，而自行推演/类推出之后每一级移位寄存器的输出的方式，故在此并不再加以赘述。
据此，当时序控制器105提供起始信号STV2给第N级移位寄存器SRN的预充电单元301，且分别提供时钟信号CK1~CK4给所有移位寄存器SRN~SR1时，双向移位寄存装置SRD内的移位寄存器SRN~SR1会逆向且串行输出扫描信号SSN~SS1，并且通过当中的扫描信号SSN-2~SS3以从显示区AA内的最后一行像素逐一开启至第一行像素，而源极驱动器103会提供对应的显示资料给被双向移位寄存装置SRD所开启的行像素。如此一来，再加上背光模块107所提供的(背)光源，则显示面板101即会显示影像画面。
综上所述，本发明主要是将一个双向移位寄存装置直接配置在面板的基板上，并且通过时序控制器来控制这双向移位寄存装置的运作，让此双向移位寄存装置可以正向串行输出一扫描信号，以从显示面板的第一行像素逐一开启至最后一行像素，亦或是逆向串行输出一扫描信号以从显示面板的最后一行像素逐一开启至第一行像素。由此，双向移位寄存装置可以对显示面板进行正向扫描或逆向扫描。
换句话说，本发明的双向移位寄存装置通过电路的配置与时序的设置达到具备逆向扫描的功能。因此改善了现行直接配置在液晶显示面板的基板上的多级移位寄存器大多不具有逆向扫描的功能的困境，或简化为了达到逆向扫描目的而设计庞大电路，可避免因庞大电路而产生的寄生电容效应，更由于直接配置于液晶面板上节省了制作上的成本。
另外，在工艺因素允许的条件下，上述示范性实施例的每一级移位寄存器更可以由P型晶体管所组成，而该等变形的示范性实施例亦属本发明所欲保护的范围。
再者，虽然本发明已以实施例公开如上，然其并非用以限定本发明，本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附权利要求书所界定者为准。

Claims (12)

1.一种双向移位寄存装置，包括：
N级串接在一起的移位寄存器，其中第i级移位寄存器包括：
一预充电单元，接收一第一预设时钟信号与第(i-1)级或第(i+1)级移位寄存器的输出，并据以输出一充电信号；
一上拉单元，耦接该预充电单元，接收该充电信号与一第二预设时钟信号，并据以输出一扫描信号；以及
一下拉单元，耦接该预充电单元与该上拉单元，接收该第二预设时钟信号、一第三预设时钟信号、第(i+2)级或第(i-2)级移位寄存器的输出，并据以决定是否将该扫描信号下拉至一参考电位，
其中，N为一预设正整数，而i为大于等于3的正整数且小于等于N-2，
其中第i级移位寄存器的该预充电单元包括：
一第一晶体管，其栅极与漏极耦接在一起以接收第(i-1)级移位寄存器的输出；
一第二晶体管，其栅极与漏极耦接在一起以接收第(i+1)级移位寄存器的输出；以及
一第三晶体管，其漏极耦接该第一晶体管与该第二晶体管的源极，其栅极用以接收该第一预设时钟信号，而其源极用以输出该充电信号。
2.如权利要求1所述的双向移位寄存装置，其中第i级移位寄存器的该上拉单元包括：
一第四晶体管，其漏极用以接收该第二预设时钟信号，其栅极耦接该第三晶体管的源极，而其源极则用以输出该扫描信号；以及
一第一电容，耦接于该第四晶体管的栅极与源极之间。
3.如权利要求2所述的双向移位寄存装置，其中第i级移位寄存器的该下拉单元包括：
一第二电容，其第一端接收该第二预设时钟信号；
一第五晶体管，其漏极耦接该第二电容的第二端，其栅极耦接该第三晶体管的源极，而其源极耦接至该参考电位；
一第六晶体管，其漏极耦接该第四晶体管的源极，其栅极用以接收该第三预设时钟信号，而其源极耦接至该参考电位；
一第七晶体管，其漏极耦接该第四晶体管的源极，其栅极耦接该第五晶体管的漏极，而其源极耦接至该参考电位；
一第八晶体管，其漏极耦接该第三晶体管的源极，其栅极耦接该第五晶体管的漏极，而其源极耦接至该参考电位；
一第九晶体管，其漏极耦接该第三晶体管的源极，其栅极用以接收第(i+2)级移位寄存器的输出，而其源极耦接至该参考电位；以及
一第十晶体管，其漏极耦接该第三晶体管的源极，其栅极耦接第(i-2)级移位寄存器的输出，而其源极耦接至该参考电位。
4.如权利要求3所述的双向移位寄存装置，其中该第一至该第十晶体管为N型晶体管。
5.如权利要求3所述的双向移位寄存装置，其中该第一至该第三预设时钟信号的致能时间彼此部分重叠。
6.如权利要求3所述的双向移位寄存装置，其中第1级、第2级、第(N-1)级与第N级移位寄存器的电路结构与第i级移位寄存器的电路结构相同，且皆为冗余移位寄存器。
7.一种液晶显示器，包括：
一液晶显示面板，包括一基板与一双向移位寄存装置，该双向移位寄存装置直接配置在该基板上，且具有多级串接在一起的移位寄存器，其中第i级移位寄存器包括：
一预充电单元，接收一第一预设时钟信号与第(i-1)级或第(i+1)级移位寄存器的输出，并据以输出一充电信号；
一上拉单元，耦接该预充电单元，接收该充电信号与一第二预设时钟信号，并据以输出一扫描信号；以及
一下拉单元，耦接该预充电单元与该上拉单元，接收该第二预设时钟信号、一第三预设时钟信号、第(i+2)级或第(i-2)级移位寄存器的输出，并据以决定是否将该扫描信号下拉至一参考电位，其中，N为一预设正整数，而i为大于等于3的正整数且小于等于N-2；以及
一背光模块，提供该液晶显示面板所需要的光源，
其中第i级移位寄存器的该预充电单元包括：
一第一晶体管，其栅极与其漏极耦接在一起以接收第(i-1)级移位寄存器的输出；
一第二晶体管，其栅极与其漏极耦接在一起以接收第(i+1)级双向移位寄存器的输出；以及
一第三晶体管，其漏极耦接该第一晶体管与该第二晶体管的源极，其栅极用以接收该第一预设时钟信号，而其源极用以输出该充电信号。
8.如权利要求7所述的液晶显示器，其中第i级移位寄存器的该上拉单元包括：
一第四晶体管，其漏极用以接收该第二预设时钟信号，其栅极耦接该第三晶体管的源极，而其源极则用以输出该扫描信号；以及
一第一电容，耦接于该第四晶体管的栅极与源极之间。
9.如权利要求8所述的液晶显示器，其中第i级移位寄存器的该下拉单元包括：
一第二电容，其第一端接收该第二预设时钟信号；
一第五晶体管，其漏极耦接该第二电容的第二端，其栅极耦接该第三晶体管的源极，而其源极耦接至该参考电位；
一第六晶体管，其漏极耦接该第四晶体管的源极，其栅极用以接收该第三预设时钟信号，而其源极耦接至该参考电位；
一第七晶体管，其漏极耦接该第四晶体管的源极，其栅极耦接该第五晶体管的漏极，而其源极耦接至该参考电位；
一第八晶体管，其漏极耦接该第三晶体管的源极，其栅极耦接该第五晶体管的漏极，而其源极耦接至该参考电位；
一第九晶体管，其漏极耦接该第三晶体管的源极，其栅极用以接收第(i+2)级移位寄存器的输出，而其源极耦接至该参考电位；以及
一第十晶体管，其漏极耦接该第三晶体管的源极，其栅极耦接第(i-2)级移位寄存器的输出，而其源极耦接至该参考电位。
10.如权利要求9所述的液晶显示器，其中该第一至该第十晶体管为N型晶体管。
11.如权利要求9所述的液晶显示器，其中该第一至该第三预设时钟信号的致能时间彼此部分重叠。
12.如权利要求9所述的液晶显示器，其中第1级、第2级、第(N-1)级与第N级移位寄存器的电路结构与第i级移位寄存器的电路结构相同，且皆为冗余移位寄存器。
CN201210295804.XA 2012-08-17 2012-08-17 液晶显示器及其双向移位寄存装置 Active CN103594118B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210295804.XA CN103594118B (zh) 2012-08-17 2012-08-17 液晶显示器及其双向移位寄存装置
US13/935,582 US9042509B2 (en) 2012-08-17 2013-07-05 Liquid crystal display and bidirectional shift register device thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210295804.XA CN103594118B (zh) 2012-08-17 2012-08-17 液晶显示器及其双向移位寄存装置

Publications (2)

Publication Number Publication Date
CN103594118A CN103594118A (zh) 2014-02-19
CN103594118B true CN103594118B (zh) 2016-09-07

Family

ID=50084219

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210295804.XA Active CN103594118B (zh) 2012-08-17 2012-08-17 液晶显示器及其双向移位寄存装置

Country Status (2)

Country Link
US (1) US9042509B2 (zh)
CN (1) CN103594118B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103632641B (zh) * 2012-08-22 2016-01-20 瀚宇彩晶股份有限公司 液晶显示器及其移位寄存装置
CN103165190A (zh) * 2013-02-01 2013-06-19 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器、阵列基板和显示装置
CN104050935B (zh) * 2013-03-11 2016-12-28 瀚宇彩晶股份有限公司 移位寄存器、双向移位暂存装置及应用其的液晶显示面板
CN104103244B (zh) * 2013-04-03 2016-06-01 瀚宇彩晶股份有限公司 液晶显示器及其双向移位暂存装置
JP6239918B2 (ja) 2013-09-27 2017-11-29 株式会社ジャパンディスプレイ ゲート信号線駆動回路及び表示装置
TWI541779B (zh) * 2014-07-18 2016-07-11 友達光電股份有限公司 移位暫存器及移位暫存器的驅動方法
CN104505013B (zh) * 2014-12-24 2017-06-27 深圳市华星光电技术有限公司 驱动电路
KR102293417B1 (ko) * 2015-02-17 2021-08-25 삼성디스플레이 주식회사 주사 구동회로 및 이를 이용한 주사 구동회로의 구동방법
TWI559276B (zh) * 2015-03-18 2016-11-21 友達光電股份有限公司 移位暫存電路
CN104715710B (zh) * 2015-04-10 2016-10-19 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、扫描驱动电路、显示装置
TWI563513B (en) * 2015-06-03 2016-12-21 Au Optronics Corp Shift register circuit
CN105161061B (zh) * 2015-08-18 2017-11-10 深圳市华星光电技术有限公司 驱动电路以及移位寄存电路
CN105469754B (zh) * 2015-12-04 2017-12-01 武汉华星光电技术有限公司 降低馈通电压的goa电路
CN105469760B (zh) * 2015-12-17 2017-12-29 武汉华星光电技术有限公司 基于ltps半导体薄膜晶体管的goa电路
CN107134264B (zh) * 2016-02-26 2020-08-14 瀚宇彩晶股份有限公司 驱动电路和显示装置
CN107689213B (zh) * 2016-08-05 2020-07-07 瀚宇彩晶股份有限公司 栅极驱动电路和显示装置
US10403382B2 (en) 2016-08-05 2019-09-03 Hannstar Display Corporation Gate driving circuit and display apparatus
TWI643170B (zh) * 2016-08-18 2018-12-01 鴻海精密工業股份有限公司 雙向移位暫存器及顯示驅動系統
KR102484185B1 (ko) * 2016-10-31 2023-01-04 엘지디스플레이 주식회사 게이트 구동 회로와 이를 이용한 표시장치
CN108022560B (zh) * 2016-11-01 2023-10-10 合肥鑫晟光电科技有限公司 栅极驱动电路及其驱动方法、显示基板和显示装置
CN108319385B (zh) * 2016-12-23 2021-06-25 鸿富锦精密工业（深圳）有限公司 移位寄存器及具有移位寄存器的触控显示装置
TWI681400B (zh) * 2019-03-11 2020-01-01 友達光電股份有限公司 移位暫存電路及閘極驅動器
CN111540327B (zh) * 2020-05-21 2021-12-03 武汉华星光电技术有限公司 Goa电路及显示面板
CN113870755B (zh) * 2020-06-30 2024-01-19 京东方科技集团股份有限公司 栅极驱动单元、栅极驱动电路、驱动方法及显示装置
US11756499B2 (en) 2021-01-19 2023-09-12 Tcl China Star Optoelectronics Technology Co., Ltd. Scan driving circuit with register part and pull-down part and display panel
CN114495789B (zh) * 2022-01-19 2023-07-25 Tcl华星光电技术有限公司 驱动扫描电路及显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1501346A (zh) * 2002-11-07 2004-06-02 ������������ʽ���� 扫描方向控制电路和显示装置
TW201103260A (en) * 2009-07-14 2011-01-16 Au Optronics Corp Shift register circuit having bi-directional transmission mechanism

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101296645B1 (ko) * 2007-03-12 2013-08-14 엘지디스플레이 주식회사 쉬프트 레지스터
TWI338900B (en) * 2007-08-07 2011-03-11 Au Optronics Corp Shift register array
JP5484109B2 (ja) * 2009-02-09 2014-05-07 三菱電機株式会社 電気光学装置
TW201039325A (en) * 2009-04-23 2010-11-01 Novatek Microelectronics Corp Shift register apparatus
TWI426521B (zh) * 2009-07-31 2014-02-11 Wintek Corp 雙向移位暫存器
JP5419762B2 (ja) * 2010-03-18 2014-02-19 三菱電機株式会社 シフトレジスタ回路
TWI433459B (zh) * 2010-07-08 2014-04-01 Au Optronics Corp 雙向移位暫存器
JP5631145B2 (ja) * 2010-10-08 2014-11-26 株式会社ジャパンディスプレイ ゲート信号線駆動回路及び表示装置
KR20120065788A (ko) * 2010-12-13 2012-06-21 삼성모바일디스플레이주식회사 쉬프트 레지스터 및 표시 장치
TWI415052B (zh) * 2010-12-29 2013-11-11 Au Optronics Corp 開關裝置與應用該開關裝置之移位暫存器電路
KR101481675B1 (ko) * 2011-10-04 2015-01-22 엘지디스플레이 주식회사 양 방향 쉬프트 레지스터

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1501346A (zh) * 2002-11-07 2004-06-02 ������������ʽ���� 扫描方向控制电路和显示装置
TW201103260A (en) * 2009-07-14 2011-01-16 Au Optronics Corp Shift register circuit having bi-directional transmission mechanism

Also Published As

Publication number Publication date
US20140049712A1 (en) 2014-02-20
CN103594118A (zh) 2014-02-19
US9042509B2 (en) 2015-05-26

Similar Documents

Publication Publication Date Title
CN103594118B (zh) 液晶显示器及其双向移位寄存装置
CN104318909B (zh) 移位寄存器单元、栅极驱动电路及其驱动方法、显示面板
CN105679262B (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN103632641B (zh) 液晶显示器及其移位寄存装置
CN100403385C (zh) 移位寄存器及应用移位寄存器的液晶显示器
CN104575409B (zh) 液晶显示器及其双向移位暂存装置
CN103680387B (zh) 一种移位寄存器及其驱动方法、显示装置
CN107068088A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN105096879B (zh) 移位寄存器单元及其驱动方法、栅极驱动装置和显示装置
CN105469761B (zh) 用于窄边框液晶显示面板的goa电路
CN105427829B (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN102629444B (zh) 栅极集成驱动电路、移位寄存器及显示屏
CN101751886B (zh) 液晶显示器及其驱动方法
CN103489425B (zh) 电平转换电路、阵列基板及显示装置
CN105632561B (zh) 移位寄存器及其驱动方法、栅极驱动电路以及显示装置
CN104851369B (zh) 一种柔性显示面板及其驱动方法、显示装置
CN103680636B (zh) 移位寄存器单元、栅极驱动电路及显示装置
CN1725287B (zh) 移位寄存器、具有其的显示设备和驱动其的方法
CN104103244B (zh) 液晶显示器及其双向移位暂存装置
CN105096803B (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN107633833A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN105469756B (zh) 基于ltps半导体薄膜晶体管的goa电路
CN106098003A (zh) Goa电路
CN105047155B (zh) 液晶显示装置及其goa扫描电路
CN106128347A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant