TWI588811B

TWI588811B - 驅動電路和顯示裝置

Info

Publication number: TWI588811B
Application number: TW105105884A
Authority: TW
Inventors: 簡廷憲; 林松君; 劉軒辰; 詹建廷
Original assignee: 瀚宇彩晶股份有限公司
Priority date: 2016-02-26
Filing date: 2016-02-26
Publication date: 2017-06-21
Also published as: TW201730871A

Description

驅動電路和顯示裝置

本發明是有關於一種驅動電路，且特別是一種在系統整合式玻璃面板(system on glass；SOG)上的驅動電路和顯示裝置。

隨著薄膜電晶體(thin film transistor；TFT)液晶顯示技術的不斷進步，將驅動電路(例如閘極驅動電路)整合在顯示面板上的技術，例如系統整合式玻璃面板等，已逐漸廣泛用於現今的顯示裝置上，以最小化顯示裝置產品的尺寸和提升顯示裝置的效能。然而，閘極驅動電路可能與面板上的共同電極或其他電極產生寄生電容，所產生的寄生電容將導致閘極驅動電路的不正常運作，進而造成顯示問題。

要解決上述寄生電容的問題，可將密封劑直接設置於閘極驅動電路上。因為密封膠的介電常數小於液晶分子的介電常數，故將密封膠直接設置於閘極驅動電路上，可有效減少寄生電容的產生。然而，在密封膠照光固化的過程中，閘極驅動電路會阻擋從底部照射的光線，使得穿過閘極驅動電路而進入到密封膠的光線量不足，而導致密封劑的固化不完全。如此一來，外部濕氣容易滲透密封膠進入到顯示裝置的內部，進而腐蝕閘極驅動電路中的電路元件，而導致產生顯示裝置的可靠性問題及顯示裝置使用壽命的縮短。

本發明的目的是在於提供一種驅動電路，其利用薄膜電晶體之間的空間設置由透明導電材料的電容，以增加其光穿透率。本發明的驅動電路應用於具系統整合式玻璃面板之顯示裝置上，可增加顯示裝置的接合效果，並可有效阻隔外部水氣滲透至顯示裝置的內部，以避免水氣腐蝕驅動電路中的電子元件而導致驅動電路的運作失常。

根據本發明的上述目的，提出一種驅動電路，其設置在顯示裝置的薄膜電晶體基板上，薄膜電晶體基板具有顯示區域與非顯示區域。驅動電路位於非顯示區域中，且其包含多個薄膜電晶體、電容和多個時鐘信號線。每一此些薄膜電晶體包含閘極、至少一源極及至少一汲極。電容耦接於此些薄膜電晶體的至少一者。電容包含第一電極及第二電極，且第一電極與第二電極的材料包含透明導電材料。此些時鐘信號線用以提供多個時鐘信號至此些薄膜電晶體的至少一者，且此些時鐘信號線是沿著第一方向延伸。此些薄膜電晶體中至少二個薄膜電晶體的源極及汲極分別是沿著第二方向延伸。第一方向與第二方向的夾角是介於80度至100度之間。電容的至少部分結構位於此些至少二個薄膜電晶體中相鄰薄膜電晶體之間的間隙。

依據本發明的一實施例，上述第一方向實質上是與上述第二方向垂直。

依據本發明的又一實施例，上述此些至少二個薄膜電晶體包含沿著第一方向依序設置的N個薄膜電晶體，其中第i-1個薄膜電晶體的閘極、源極及汲極分別電性連接第i個薄膜電晶體的閘極、源極及汲極，且電容的至少部分結構位於第i-1個薄膜電晶體與第i個薄膜電晶體之間，其中N為大於等於2的正整數，i為大於等於2且小於等於N的正整數。

依據本發明的又一實施例，每一此些N個薄膜電晶體包含一閘極、二源極及一汲極，其中此些源極分別設置在汲極的兩側。

依據本發明的又一實施例，上述此些N個薄膜電晶體的閘極及源極是分別電性連接電容的第一電極及第二電極。

依據本發明的又一實施例，上述驅動電路包含至少一移位寄存器電路。移位寄存器電路包含上拉單元，此上拉單元包含此些N個薄膜電晶體及電容。

依據本發明的又一實施例，上述此些時鐘信號線設置於上述薄膜電晶體基板的一側邊與上述N個薄膜電晶體基板之間。

依據本發明的又一實施例，上述此些時鐘信號線設置於上述N個薄膜電晶體基板與上述顯示區域之間。

依據本發明的又一實施例，上述此些時鐘信號線的其中一者是藉由連接結構與連接線電性連接，此連接線電性連接此些N個薄膜電晶體，且此連接結構與上述薄膜電晶體基板的一側邊相距至少600微米，其中此連接結構是用於電性連接不同金屬層。

依據本發明的又一實施例，上述連接結構包含透明導電層，上述此些時鐘信號線是由第一金屬層形成，上述連接線是由第二金屬層形成，其中透明導電層電性連接此些時鐘信號線的其中一者與連接線。

依據本發明的又一實施例，在垂直上述薄膜電晶體基板的方向上，上述電容與上述此些薄膜電晶體不重疊。

依據本發明的又一實施例，上述透明導電材料包含氧化銦錫、氧化銦鋅、氧化銦或氧化錫。

根據本發明的上述目的，另提出一種顯示裝置。此顯示裝置包含第一基板、第二基板和光固型密封膠。第一基板具有一顯示區域及一非顯示區域，其中非顯示區域包含驅動電路。驅動電路包含多個薄膜電晶體、電容及多個時鐘信號線。此些時鐘信號線是沿著第一方向延伸。每一此些薄膜電晶體包含閘極、至少一源極及至少一汲極。此些薄膜電晶體中至少二個薄膜電晶體的源極及汲極分別是沿著第二方向延伸。電容由透明導電材料所構成，且電容的至少部分結構位於此些至少二個薄膜電晶體中相鄰薄膜電晶體之間的間隙。第一方向與第二方向的夾角是介於80度至100度之間。第二基板相對於第一基板設置，其具有不透光區域。光固型密封膠設置於第一基板與第二基板之間。在垂直第一基板或第二基板的方向上，光固型密封膠、驅動電路與不透光區域至少部分地重疊。

依據本發明的一實施例，上述驅動電路包含至少一移位寄存器電路。

依據本發明的又一實施例，上述此些至少二個薄膜電晶體包含沿著第一方向依序設置的N個薄膜電晶體，其中第i-1個薄膜電晶體的閘極、源極及汲極分別電性連接第i個薄膜電晶體的閘極、源極及汲極，電容的至少部分結構位於第i-1個薄膜電晶體與第i個薄膜電晶體之間，且此些N個薄膜電晶體與光固型密封膠重疊，其中N為大於等於2的正整數，i為大於等於2且小於等於N的正整數。

依據本發明的又一實施例，上述此些時鐘信號線是設置於上述第一基板的一側邊與上述此些N個薄膜電晶體之間。

依據本發明的又一實施例，上述此些時鐘信號線是設置於上述此些N個薄膜電晶體與上述顯示區域之間。

100‧‧‧顯示裝置

110‧‧‧顯示面板

111‧‧‧第一基板

111a‧‧‧側邊

112‧‧‧第二基板

113‧‧‧薄膜電晶體元件層

114‧‧‧像素電極層

115‧‧‧彩色濾光層

116‧‧‧液晶層

120‧‧‧源極驅動器

130‧‧‧閘極驅動器

210‧‧‧驅動電路

220‧‧‧遮蔽層

230‧‧‧光固型密封膠

300‧‧‧閘極驅動電路

310(1)~310(N)、310(i)、400‧‧‧移位寄存器電路

311、321、331、341‧‧‧閘極

312a、312b、322a、322b、332a、332b、342a、342b‧‧‧源極

313、323、333、343‧‧‧汲極

314‧‧‧閘極絕緣層

315‧‧‧半導體層

316‧‧‧歐姆接觸層

317‧‧‧保護層

350、610‧‧‧第一連接線

350a‧‧‧第一連接線的第一部分

350b‧‧‧第一連接線的第二部分

360、620‧‧‧第二連接線

360a、620a‧‧‧第二連接線的第一部分

360b、620b‧‧‧第二連接線的第二部分

370‧‧‧連接部

410‧‧‧預充電單元

420‧‧‧上拉單元

430‧‧‧第一下拉單元

440‧‧‧第二下拉單元

630‧‧‧第三連接線

630a‧‧‧第三連接線的第一部分

630b‧‧‧第三連接線的第二部分

640‧‧‧第四連接線

640a‧‧‧第四連接線的第一部分

640b‧‧‧第四連接線的第二部分

700、900‧‧‧連接結構

710、910‧‧‧基板

720、920‧‧‧第一金屬層

730、930‧‧‧閘極絕緣層

740、940‧‧‧第二金屬層

750、950‧‧‧鈍化層

960a、960b‧‧‧穿孔

970‧‧‧透明導電層

A-A’‧‧‧切線

AA‧‧‧顯示區域

BM‧‧‧黑色矩陣

BW‧‧‧逆向輸入信號

C1~C4、CN‧‧‧時鐘信號

Cx‧‧‧電容

Cx(1)~Cx(5)‧‧‧子電容

Cx(3A)~Cx(3E)、Cx(5A)~Cx(5E)‧‧‧電容分支

D、X、Y‧‧‧方向

d‧‧‧間隙

FW‧‧‧順向輸入信號

GL‧‧‧接地線

GPW1、GPW2‧‧‧下拉控制信號

H‧‧‧佈局高度

IN1、IN2‧‧‧輸入信號

L1~L4‧‧‧時鐘信號線

LC‧‧‧液晶分子

M1、M2、M3(1)~M3(4)、M4~M13‧‧‧薄膜電晶體

OUT(1)~OUT(N)‧‧‧掃描信號

P1、P2‧‧‧節點

PA‧‧‧非顯示區域

PWL1、PWL2‧‧‧控制信號線

R‧‧‧結束信號線

S‧‧‧起始信號線

SP1~SP3‧‧‧空間

SW‧‧‧塗佈區域寬度

T3‧‧‧電晶體

VGL‧‧‧參考電位

W‧‧‧佈局寬度

為了更完整了解實施例及其優點，現參照結合所附圖式所做之下列描述，其中：〔圖1〕繪示依據本發明實施例的顯示裝置的示意圖；〔圖2〕繪示〔圖1〕的顯示面板的部分剖面圖；〔圖3〕繪示依據本發明實施例的閘極驅動電路的示意圖；〔圖4〕繪示〔圖3〕的閘極驅動電路中移位寄存器電路的等效電路圖；〔圖5A〕及〔圖5B〕繪示〔圖4〕的第i級移位寄存器電路的佈局示意圖；〔圖6〕繪示〔圖4〕的第i級移位寄存器電路的佈局圖；〔圖7〕繪示〔圖6〕的移位寄存器電路的局部佈局圖；〔圖8〕繪示〔圖7〕沿A-A’切線的剖面圖；〔圖9〕繪示〔圖6〕的連接結構的剖面圖；〔圖10A〕及〔圖10B〕繪示〔圖4〕的第i級移位寄存器電路的另一佈局示意圖；〔圖11〕繪示〔圖4〕的第i級移位寄存器電路的另一佈局圖；〔圖12〕繪示〔圖11〕的移位寄存器電路的局部佈局圖；以及〔圖13〕繪示〔圖11〕的連接結構的剖面圖。

以下仔細討論本發明的實施例。然而，可以理解的是，實施例提供許多可應用的概念，其可實施於各式各樣的特定內容中。所討論、揭示之實施例僅供說明，並非用以限定本發明之範圍。

可被理解的是，雖然在本文可使用「第一」和「第二」等用語來描述各種元件、零件、區域、層和/或部分，但此些用語不應限制此些元件、零件、區域、層和/或部分。此些用語僅用以區別一元件、零件、區域、層和/或部分與另一元件、零件、區域、層和/或部分。

請參照圖1，其繪示顯示裝置100的示意圖。顯示裝置100包括顯示面板110、源極驅動器120和閘極驅動器130。顯示面板110具有多個排列成陣列的像素，其共同用以顯示圖像。顯示面板110可以是例如扭轉向列(twisted nematic；TN)型、水平切換(in-plane switching；IPS)型、邊緣電場切換(fringe-field switching；FFS)型或垂直配向(vertical alignment；VA)型等各種類型的液晶顯示面板。源極驅動器120電性連接至顯示面板110，其用以將圖像數據轉換為源極驅動信號，且將源極驅動信號傳輸至顯示面板110。閘極驅動器130用以產生閘極驅動信號，且將閘極驅動信號傳輸至顯示面板110。顯示面板110受到源極驅動信號和閘極驅動信號的驅動而顯示圖像。

本發明之顯示裝置100為系統整合式玻璃面板(system on glass；SOG)，也就是說，在本發明中，閘極驅動器130是製作在顯示面板110中。如此一來，便可使用相同製程來同時製作閘極驅動器130中的電子元件和顯示面板110中的電子元件。舉例來說，閘極驅動器130中閘極驅動電路的薄膜電晶體可與顯示面板110中位於顯示區域的薄膜電晶體使用相同製程來同時製作。

請參照圖2，其繪示圖1的顯示面板110的部分剖面圖。在圖2中，顯示面板110包含第一基板111(或稱薄膜電晶體基板)和第二基板112(或稱彩色濾光片基板)，且顯示面板110具有顯示區域AA和非顯示區域PA。在顯示面板110的顯示區域AA中，薄膜電晶體元件層113及像素電極層114設置於第一基板111上，彩色濾光層115和黑色矩陣(black matrix)BM設置於第二基板112上，且液晶層116位於像素電極層114與彩色濾光層115之間。液晶層116包含多個液晶分子LC，此些液晶分子LC受到顯示面板110的內部電場的作用而對應扭轉。顯示面板110的內部還包含共同電極層(圖未繪示)，其用以與像素電極層114互相作用而產生內部電場，使得在液晶層116中的液晶分子LC受到內部電場的作用而對應扭轉。共同電極層可依據顯示面板110的類型而設置在不同的位置。舉例而言，若顯示面板110為扭轉向列型液晶顯示面板或垂直配向型液晶顯示面板，則共同電極層與像素電極層114位於液晶層116的相對兩側；若顯示面板110為水平切換型液晶顯示面板或邊緣電場切換型液晶顯示面板，則共同電極層與像素電極層114位於液晶層116的相同側。

在顯示面板110的非顯示區域PA中，驅動電路210設置於第一基板111上，遮蔽層220設置於第二基板112上，且光固型密封膠230設置於驅動電路210與遮蔽層220之間，其受到光線的照射而固化。因為遮蔽層220是設置於第二基板112上，因此光線是由第一基板111的下側(也就是第一基板111背對液晶層116的一側)照射，並穿透過第一基板111以固化光固型密封膠230。驅動電路210可以是圖1的閘極驅動器130，且其包含至少一電容。在驅動電路 210中的電容包含第一電極、第二電極以及夾置於第一電極與第二電極間的絕緣層，其中第一電極及第二電極的材料包含透明導電材料，例如氧化銦錫(indium tin oxide；ITO)、氧化銦鋅(indium zinc oxide；IZO)、氧化銦(indium oxide)、氧化錫(tin oxide)或其他適合的透明導電材料，使得在照射光線以固化光固型密封膠230時，光線可穿透電容以將電容區域上的光固型密封膠230固化。舉例來說，在水平切換型液晶顯示面板或邊緣電場切換型液晶顯示面板的實施例中，電容的第一電極與第二電極可分別與像素電極層及共同電極層同時製作完成。遮蔽層220所設置的區域為第二基板112的不透光區域，其可用以反射用於固化光固型密封膠230的光線並阻擋光線穿透至第二基板112，進而增加光固型密封膠230的固化效果。此外，在本發明其他實施例中，遮蔽層220的材料可以與黑色矩陣BM的材料相同。特別地，在垂直第一基板111或第二基板112的方向D上，光固型密封膠230、驅動電路210與第二基板112的不透光區域至少部分地重疊，且驅動電路210中的電容與其他電子元件(例如薄膜電晶體)不重疊或是部分重疊，因此當光線由第一基板111的下側朝向顯示面板110照射時，光線穿透第一基板111和驅動電路210中的可透光區域(例如驅動電路210中不具有金屬層的區域)，以固化光固型密封膠230。需說明的是，雖然在圖2中光固型密封膠230完全覆蓋驅動電路210，但本發明不以此為限，光固型密封膠230也可以只覆蓋部分驅動電路210。此外，由於習知驅動電路中的電容電極通常是由金屬層所構成，而本發明驅動電路中的電容電極材料則是包含透明導電材料，並且藉由將驅動電路210中的電容佈局為與驅動電路210中的薄膜電晶體重疊或是部分重疊，故從顯示裝置100的下方照射光線時，可增加光線穿透驅動電路210的比率，進而確保光固型密封膠230可完全固化，以避免外部濕氣滲透未完全固化的光固型密封膠230進而侵蝕驅動電路210和/或顯示區域AA中的元件(例如驅動電路210中連接不同金屬層的連接結構或是顯示區域AA中的像素電極層114)。在一些實施例中，光固型密封膠230為UV膠，且光線為紫外光，使得光固型密封膠230可受到光線的照射而固化，但本發明中光固型密封膠230的態樣不以此為限。

請參照圖3，其繪示依據本發明實施例之閘極驅動電路300的示意圖。閘極驅動電路300適用於圖1的顯示裝置100或是其他類似的顯示裝置。以下以設置於使用於圖1的顯示裝置100為例說明。閘極驅動電路300為閘極驅動器130的一部分。閘極驅動電路300包括時鐘信號線L1~L4、起始信號線S、結束信號線R和N級移位寄存器電路310(1)~310(N)，其中N為大於或等於5的正整數。在一些實施例中，N為4的複數倍數。時鐘信號線L1~L4用以提供時鐘信號C1~C4至對應的移位寄存器電路310(1)~310(N)。在圖3中，時鐘信號線L1~L4分別提供時鐘信號C1~C4至對應的移位寄存器電路310(1)~310(N)。此外，起始信號線S提供起始信號STV至第1、2級移位寄存器電路310(1)、310(2)，且結束信號線R提供結束信號RSTV至第(N-1)、N級移位寄存器電路310(N-1)、310(N)。移位寄存器電路310(1)~310(N)分別產生掃描信號OUT(1)~OUT(N)。其中，掃描信號OUT(1)、OUT(2)分別輸入至第3、4級移位寄存器電路310(3)、310(4)，掃描信號OUT(N-1)、OUT(N)分別輸入至第(N-3)、(N-2)級移位寄存器電路310(N-3)、310(N-2)，而其他掃描信號OUT(3)~OUT(N-2)的每一掃描信號輸入至其上下二級的移位寄存器電路。例如，掃描信號OUT(3)輸入至移位寄存器電路310(1)和移位寄存器電路310(5)。

圖4繪示依據圖3的閘極驅動電路300中第i級移位寄存器電路310(i)的電路方塊圖，其中i為1至N的正整數。第i級移位寄存器電路310(i)包括預充電單元410、上拉單元420、第一下拉單元430和第二下拉單元440。

預充電單元410接收輸入信號IN1、IN2，且根據輸入信號IN1、IN2而由節點P1輸出預充電信號。此外，預充電單元410還接收順向輸入信號FW及逆向輸入信號BW，以使閘極驅動電路300依據順向輸入信號FW及逆向輸入信號BW而以順向或逆向的掃描順序來逐列驅動顯示區域AA中的像素。

若移位寄存器電路310(i)為第1、2級移位寄存器電路(即i為1、2)，則輸入信號IN1為起始信號STV，且輸入信號IN2為第(i+2)級移位寄存器電路310(i+2)輸出的掃描信號OUT(i+2)。若移位寄存器電路310(i)為第3至 (N-2)級移位寄存器電路(即i為3至(N-2)的正整數)，則輸入信號IN1為第(i-2)級移位寄存器電路310(i-2)輸出的掃描信號OUT(i-2)，且輸入信號IN2為第(i+2)級移位寄存器電路310(i+2)輸出的掃描信號OUT(i+2)。若移位寄存器電路310(i)為第(N-1)、N級移位寄存器電路(即i為(N-1)、N)，則輸入信號IN1為第(i-2)級移位寄存器電路310(i-2)輸出的掃描信號OUT(i-2)，且輸入信號IN2為結束信號RSTV。

上拉單元420耦接預充電單元410，其接收預充電信號和時鐘信號CN，且根據預充電信號和時鐘信號CN由節點P2輸出掃描信號OUT(i)，其中時鐘信號CN為時鐘信號C1~C4中的任一者。上拉單元420包括電晶體T3和電容Cx。電晶體T3的閘極接收預充電信號，電晶體T3的汲極接收時鐘信號CN，且電晶體T3的源極輸出掃描信號OUT(i)。電容Cx的第一端耦接電晶體T3的閘極，且電容Cx的第二端耦接電晶體T3的源極。

第一下拉單元430耦接預充電單元410和上拉單元420，其接收預充電信號和下拉控制信號GPW1、GPW2，且根據預充電信號和下拉控制信號GPW1、GPW2來控制是否將掃描信號OUT(i)下拉至參考電位VGL。在第一下拉單元430將掃描信號OUT(i)下拉至參考電位VGL後，第一下拉單元430將掃描信號OUT(i)維持在參考電位VGL。

第二下拉單元440耦接預充電單元410和上拉單元420，其接收預充電信號和下拉控制信號GPW1、GPW2，且根據預充電信號和下拉控制信號GPW1、GPW2來控制是否將掃描信號OUT(i)下拉至參考電位VGL。在第二下拉單元440將掃描信號OUT(i)下拉至參考電位VGL後，第二下拉單元440將掃描信號OUT(i)維持在參考電位VGL。

接下來請一併參照圖5A、圖5B及圖6，圖5A及5B繪示圖4之第i級移位寄存器電路310(i)的佈局示意圖，圖6繪示圖4之第i級移位寄存器電路310(i)的佈局圖。圖5A與圖5B的差異在於圖5B還繪示了電晶體T3的汲極/源極以及電性連接汲極/源極的連接線佈局示意圖。在圖5A、圖5B及圖6中，接地線GL(其提供參考電位VGL)、起始信號線S和時鐘信號線L1~L4位於靠近第一基板111的側邊111a且沿著第一方向(在本實施例中為Y軸方向)延伸，而第i級移位寄存器電路310(i)的輸出端(其輸出掃描信號OUT(i))位於靠近顯示區域AA處。

在本實施例中，預充電單元410包含薄膜電晶體M1、M2，上拉單元420包括薄膜電晶體M3(1)、M3(2)、M3(3)、M3(4)和電容Cx，第一下拉單元430包含薄膜電晶體M4~M8且第二下拉單元440包含薄膜電晶體M9~M13。薄膜電晶體M1、M2、M3(1)~M3(4)、M4~M13可以是非晶矽薄膜電晶體、低溫多晶矽薄膜電晶體或氧化銦鎵鋅薄膜電晶體等，但不限於此。此外，電容Cx的第一電極與第二電極是由透明導電材料所形成，使得光線可穿透電容Cx，以固化與電容Cx區域重疊的光固型密封膠。薄膜電晶體M1~M13和電容Cx位於時鐘信號線L1~L4與顯示區域AA之間。此外，控制信號線PWL1和PWL2(其分別輸出下拉控制信號GPW1、GPW2)位於薄膜電晶體M4和M9與薄膜電晶體M1和M2之間。

電容Cx包含互相耦接的子電容Cx(1)~Cx(5)，其中子電容Cx(1)位於相鄰的薄膜電晶體M1與M2之間，子電容Cx(2)位於相鄰的薄膜電晶體M8與M13之間，子電容Cx(3)位於薄膜電晶體M5~M8所定義的空間中，子電容Cx(4)位於薄膜電晶體M10~M13所定義的空間中，且子電容Cx(5)位於薄膜電晶體M3(1)與移位寄存器電路310(i)佈局區塊的上邊界間、相鄰的薄膜電晶體M3(1)與M3(2)間、M3(2)與M3(3)間、M3(3)與M3(4)間以及薄膜電晶體M3(4)與移位寄存器電路310(i)佈局區塊的下邊界間。

電晶體T3係為圖4的移位寄存器電路中具有最大通道寬度(channel width)的電晶體，因電晶體T3的源極輸出掃描信號OUT(i)。舉例來說，在一些實施例中，電晶體T3的通道長度(channel length)為3.5微米，通道寬度則為4200微米，但本發明中電晶體T3的通道長度與通道寬度並不以此為限。因為電晶體T3的通道寬度極大，在佈局時會佔據極大面積，故通常會將多個薄膜電晶體M3(1)~M3(4)並聯組成電晶體T3(也就是薄膜電晶體 M3(1)~M3(4)的閘極彼此電性連接，薄膜電晶體M3(1)~M3(4)的源極彼此電性連接，並且薄膜電晶體M3(1)~M3(4)的汲極彼此電性連接)，以縮小電晶體T3的佈局面積。需說明的是，本發明中並聯組成電晶體T3的薄膜電晶體個數不以四個為限，所屬技術領域中具有通常知識者可依據電晶體T3的通道寬度、移位寄存器電路310(i)的佈局高度以及佈局寬度而自行調整構成電晶體T3的薄膜電晶體個數。

在一些實施例中，如圖5B及圖6所示，薄膜電晶體M3(1)~M3(4)的源極312a、312b、322a、322b、332a、332b、342a、342b及汲極313、323、333、343分別是沿著第二方向延伸。在本實施例中，第一方向係為Y軸方向，而第二方向係為X軸方向，也就是時鐘信號線L1~L4的延伸方向是與薄膜電晶體M3(1)~M3(4)的源極312a、312b、322a、322b、332a、332b、342a、342b及汲極313、323、333、343的延伸方向垂直。

薄膜電晶體M3(1)~M3(4)的汲極313、323、333、343係藉由第二連接線360的第一部分360a互相耦接，並且第二連接線360的第二部分360b朝往第一基板111之側邊111a延伸，以藉由連接結構700電性連接時鐘信號線L1~L4的其中一者，而薄膜電晶體M3(1)~M3(4)的源極312a、312b、322a、322b、332a、332b、342a、342b係藉由第一連接線350的第一部分350a互相耦接，並且第一連接線350的第二部分350b朝往顯示區域AA延伸至節點P2。

如圖5A、圖5B及圖6所示，第i級移位寄存器電路310(i)在Y方向的佈局高度為H，在C方向的佈局寬度則為W。每一列移位寄存器電路係對應顯示區域AA中的一列像素，故第i級移位寄存器電路310(i)的佈局高度H較佳為一列像素在Y方向的高度。在顯示面板具有位於左右兩側的移位寄存器電路的實施例中，其中一側的移位寄存器電路係對應顯示奇數列像素，另一側的移位寄存器電路則對應顯示偶數列像素的實施例，且第i級移位寄存器電路310(i)的佈局高度H可為二列像素在Y方向的高度。應注意的是，本發明中移位寄存器電路的佈局高度H不以上述例子為限，所屬技術領域中具有通常知識者可依據面板設計需求對應調整移位寄存器電路310(i)的佈局高度H。此外，由於移位寄存器電路是位於非顯示區域PA中，故可依據窄邊框(narrow border)的設計需求而對應縮減移位寄存器電路310(i)在X方向的佈局寬度W。

需說明的是，在圖5A、圖5B及圖6的實施例中，第一方向垂直於第二方向，但本發明不以此為限。然而，由於每一級移位寄存器電路310(i)的Y方向的佈局高度H為固定，若是時鐘信號線L1~L4的延伸方向與薄膜電晶體M3(1)~M3(4)的源極及汲極的延伸方向間的夾角小於80度或大於100度，則在每一級移位寄存器電路310(i)的Y方向佈局高度H中，可容納的並聯組成電晶體T3之薄膜電晶體個數會變少，且將造成每個薄膜電晶體的源極及汲極延伸長度需拉長，以使得該些並聯薄膜電晶體的總通道寬度與電晶體T3的通道寬度相等。如此一來，移位寄存器電路310(i)在X方向的佈局寬度W會對應增加，而導致無法實現窄邊框的需求。舉例來說，若是電晶體T3的通道寬度為4200微米，則當如圖5A、圖5B及圖6的實施例將電晶體T3的源極及汲極的延伸方向佈局成與時鐘信號線L1~L4的延伸方向垂直(即第一方向與第二方向夾角為90度)時，移位寄存器電路310(i)的Y方向佈局高度H可容置4個薄膜電晶體M3(1)~M3(4)，且每個薄膜電晶體M3(1)~M3(4)的源極和汲極長度分別約為525微米。然而，若是將電晶體T3的源極及汲極的延伸方向(第二方向)佈局成與時鐘信號線L1~L4的延伸方向(第一方向)的夾角小於80度或大於100度時，移位寄存器電路的Y方向佈局高度H可能只能容置3個薄膜電晶體，而每個薄膜電晶體的源極和汲極長度需分別增加至約為700微米，以使並聯的薄膜電晶體總通道寬度與電晶體T3的通道寬度相同。如此一來，將增加移位寄存器電路310(i)在X方向的佈局寬度W，而導致無法實現窄邊框的需求。由上述可知，時鐘信號線L1~L4的延伸方向與薄膜電晶體M3(1)~M3(4)的源極及汲極的延伸方向間的夾角較佳為介於80度至100度之間，也就是第一方向與第二方向的夾角介於80度至100度之間。

如圖5A、圖5B及圖6所示，在垂直第一基板111的方向上，電容Cx(包含子電容Cx(1)~Cx(5))未與薄膜電晶體M1~M13重疊，且電容Cx的部分結構是佈局在多個薄膜電晶體所定義的空間(例如薄膜電晶體M5~M8所定義的空間或是薄膜電晶體M10~M13所定義的空間)中或兩相鄰薄膜電晶體所定義的空間(也就是相鄰薄膜電晶體之間的間隙，例如相鄰的薄膜電晶體M8與M13之間的間隙，或是相鄰薄膜電晶體M3(1)與M3(2)、M3(2)與M3(3)或M3(3)與M3(4)之間的間隙)中，並且多個薄膜電晶體所定義的空間或兩相鄰薄膜電晶體所定義的空間中不具有薄膜電晶體，以避免阻擋光線穿透由透明導電材料形成的電容Cx。舉例來說，如圖5A所示，薄膜電晶體M5~M8係圍繞形成矩形的空間SP1，而相鄰的薄膜電晶體M8與M13之間形成空間SP2，而相鄰薄膜電晶體M3(1)與M3(2)間形成空間SP3。藉由將透明導電層形成的電容設置於多個薄膜電晶體所定義的空間中和/或兩相鄰薄膜電晶體所定義的空間中，可縮小移位寄存器電路的佈局面積，並且可增加光線穿透率。透過圖5A、圖5B及圖6所示之佈局設計，可增加電容Cx的佈局面積，且因電容Cx的電極是由透明導電材料所構成，故可增加光固型密封膠230的固化效果。也就是說，從顯示裝置100的下方照射光線時，可增加光線穿透驅動電路210的比率，進而確保光固型密封膠230可完全固化，以避免外部濕氣滲透未完全固化的光固型密封膠230進而侵蝕驅動電路210和/或顯示區域AA中的元件。此外，透過圖5A、圖5B及圖6所示之佈局設計，亦可增加電容Cx的電容量。

此外，如圖5A、圖5B及圖6所示，光固型密封膠230的塗佈區域具有寬度SW，時鐘信號線L3、L4、薄膜電晶體M3(1)~M3(4)、M6~M8、M11~M13和子電容Cx(2)~Cx(5)位於光固型密封膠230的塗佈區域中，即時鐘信號線L3、L4、薄膜電晶體M3(1)~M3(4)、M6~M8、M11~M13和子電容Cx(2)~Cx(5)均與光固型密封膠230重疊，以藉由固化後的光固型密封膠230來阻隔水氣，避免水氣腐蝕移位寄存器電路310(i)中或其他位於光固型密封膠230所圍繞的區域中的電子元件。需說明的是，光固型密封膠230的塗佈區域範圍不以圖5A、圖5B及圖6中的例示為限。光固型密封膠230至顯示面板110的側邊110a具有間隙d，以避免光固型密封膠230塗佈時因製程誤差造成光固型密封膠230溢出顯示面板110，舉例來說，間隙d可為100微米，但不以此為限，該技術領域具有通常知識者可依據面板設計及製程能力自行調整光固型密封膠230至第一基板111的側邊111a之間隙d。此外，光固型密封膠230的塗佈區域寬度SW會影響隔絕水氣進入顯示面板的能力，塗佈區域寬度SW愈大，隔絕水氣的能力愈佳。由於不同材料的光固型密封膠具有不同的隔絕水氣能力，故光固型密封膠230的塗佈區域寬度SW可依據光固型密封膠的材料來對應調整。在一些實施例中，光固型密封膠230的塗佈區域寬度SW可為介於400至600微米之間，且較佳為500微米。

請一併參照圖5B、圖6及圖7，圖7是圖6中薄膜電晶體M3(1)~M3(4)、時鐘信號線L1~L4及電容Cx的局部放大圖。薄膜電晶體M3(1)~M3(4)分別包含閘極311、321、331、341、源極312a、312b、322a、322b、332a、332b、342a、342b以及汲極313、323、333、343。薄膜電晶體M3(1)~M3(4)是沿著第一方向依序設置且彼此並聯電性連接，其中薄膜電晶體M3(1)~M3(4)的源極312a、312b、322a、322b、332a、332b、342a、342b係藉由第一連接線350的第一部分350a互相耦接，薄膜電晶體M3(1)~M3(4)的汲極313、323、333、343係藉由第二連接線360的第一部分360a互相耦接，且薄膜電晶體M3(1)~M3(4)的閘極311、321、331、341係藉由連接部370互相耦接。薄膜電晶體M3(1)~M3(4)的閘極311、321、331、341耦接節點P1，而薄膜電晶體M3(1)~M3(4)的源極312a、312b、322a、322b、332a、332b、342a、342b耦接節點P2，其中節點P1、P2分別對應電容Cx的兩個電極。薄膜電晶體M3(1)~M3(4)的汲極313、323、333、343耦接時鐘信號線L1~L4的其中一者(在圖5B至圖7中是繪示連接時鐘信號線L2為例)，以接收時鐘信號CN。此外，子電容Cx(5)是由電容分支Cx(5A)~Cx(5E)所構成，且電容分支Cx(5A)~Cx(5E)互相耦接，其中電容分支Cx(5A)位於薄膜電晶體M3(1)與移位寄存器電路310(i)佈局區塊的上邊界間，電容分支Cx(5B)位於薄膜電晶體M3(1)與M3(2)之間，電容分支Cx(5C)位於薄膜電晶體M3(2)與M3(3)之間，電容分支Cx(5D)位於薄膜電晶體M3(3)與 M3(4)之間，且電容分支Cx(5E)位於薄膜電晶體M3(4)與移位寄存器電路310(i)佈局區塊的下邊界間。

在本實施例中，薄膜電晶體M3(1)包含閘極311、源極312a、312b以及汲極313，其中汲極313位於源極312a及312b間。薄膜電晶體M3(1)相當於將具有源極312a及汲極313的電晶體與具有源極312b及汲極313的電晶體並聯在一起，且閘極311和汲極313被佈局為共用，藉以節省薄膜電晶體M3(1)的佈局面積。同樣地，薄膜電晶體M3(2)~M3(4)的汲極323、333、343是分別位於源極322a與322b之間、源極332a與332b之間和源極342a與342b之間，且薄膜電晶體M3(2)~M3(4)的佈局方式與薄膜電晶體M3(1)相似，於此不再贅述。

接下來請一併參照圖7及圖8，圖8是圖7中薄膜電晶體M3(1)沿切線A-A’的剖面結構示意圖。如圖8所示，在第一基板111上依序形成閘極311、閘極絕緣層314、半導體層315、歐姆接觸層316，而源極312a/312b與汲極313則形成在歐姆接觸層316上，其中源極312a與312b分別位於汲極313的相對兩側。保護層317覆蓋半導體層315、源極312a/312b以及汲極313。薄膜電晶體M3(2)~M3(4)的剖面結構與薄膜電晶體M3(1)相似，於此不再贅述。

同樣地，薄膜電晶體M1、M2、M4~M13的佈局方式也可以是在一閘極區塊上將二源極分別設置於汲極的相對兩側，以節省佈局面積。此外，雖然上述實施例中薄膜電晶體的佈局方式是在一閘極區塊上將二源極分別設置於汲極的相對兩側，但在其他實施例中也可以變化為在一閘極區塊上設置有N+1條源極及N條汲極，其中N為大於等於2的正整數，而所述N條汲極分別設置於相鄰的源極間的間隙，以進一步縮小佈局面積。

在本實施例中，時鐘信號線L1~L4、薄膜電晶體M3(1)~M3(4)的閘極311、321、331、341及連接部370是由第一金屬層形成，而薄膜電晶體M3(1)~M3(4)的源極312a、312b、322a、322b、332a、332b、342a、342b與汲極313、323、333、343、第一連接線350及第二連接線360則是由第二金屬層形成。如圖5B及圖7所示，薄膜電晶體M3(1)~M3(4)的汲極313、323、333、343是藉由第二連接線360耦接時鐘信號線L1~L4的其中一者，時鐘信號線L1~L4與第二連接線360是分別屬於第一金屬層及第二金屬層，且時鐘信號線L1~L4與第二連接線360是藉由連接結構700電性連接。

習知技術通常是將電容隨機穿插於移位暫存器電路的佈局中，造成光固型密封膠230在某些區域照射到較多的光線，但在其他區域無法照射到光線或是照射到較少的光線，導致光固型密封膠230可能會發生局部固化的情況。本發明藉由將電容穿插於相鄰薄膜電晶體M3(1)~M3(4)之間，也就是將電容分支Cx(5B)設置於薄膜電晶體M3(1)與M3(2)之間，電容分支Cx(5C)設置於薄膜電晶體M3(2)與M3(3)之間，且電容分支Cx(5D)設置於薄膜電晶體M3(3)與M3(4)之間，使得光線可均勻穿透驅動電路210，以均勻照射光固型密封膠230，進而使光固型密封膠230完全固化。此外，在圖5A至圖7的實施例中，因為薄膜電晶體M3(1)與M3(4)分別與每一列移位寄存器電路佈局區塊的上邊界及下邊界之間具有空間，因此可在此些空間中分別設置電容分支Cx(5A)及Cx(5B)來進一步增加驅動電路210的光線穿透率。

應注意的是，圖5A至圖7所示之佈局設計僅為示例，其並非用以限制本發明的範圍。舉例而言，可調整光固型密封膠230的塗佈區域為涵蓋薄膜電晶體M3(1)~M3(4)、M4~M13，或光固型密封膠230的塗佈區域為完全涵蓋移位寄存器電路310(i)的佈局區域，或可調整電晶體T3為僅由兩個薄膜電晶體所並聯構成，也就是本發明不限定構成電晶體T3的薄膜電晶體個數。此外，也可依據薄膜電晶體M1~M13的配置來對應調整電容的佈局。

此外，圖4所示之電路方塊圖、預充電單元410/第一下拉單元430/第二下拉單元440的薄膜電晶體個數以及上拉單元420的電路僅為示例，其並非用以限制本發明的範圍。舉例而言，可調整圖4所示之電路方塊圖為只具有一個下拉單元或是無需逆向輸入信號BW，可依據不同的移位寄存器電路而調整預充電單元410/第一下拉單元430/第二下拉單元440的薄膜電晶體個數，或是依據不同的移位寄存器電路而調整上拉單元420的電路。

請參照圖9，圖9繪示連接結構700的剖面圖，連接結構700是用來連接移位寄存器電路中不同金屬層，因此連接結構700可以是例如圖3所示之時鐘信號線L1與第1級移位寄存器電路310(1)的接點或時鐘信號線L2與第2級移位寄存器電路310(2)的接點，或是例如圖6中一薄膜電晶體的源/汲極與另一薄膜電晶體的閘極的接點等。如圖9所示，首先在基板710上形成第一金屬層720，接著在基板710及第一金屬層720上沈積閘極絕緣層730。之後，在閘極絕緣層730中形成穿孔，且接著在閘極絕緣層730上形成第二金屬層740，且第二金屬層740通過穿孔與第一金屬層720直接接觸。最後，在閘極絕緣層730和第二金屬層740上形成鈍化層750。

圖9中的基板710係對應至圖5A、圖5B、圖6及圖8中的第一基板111，圖9中的第一金屬層720和第二金屬層740可分別與圖5A至圖8之薄膜電晶體M1~M13的閘極和源/汲極經由相同的製程形成。因為第二金屬層740為鈍化層750覆蓋保護而未外露，因此可隔絕水氣以避免連接結構700遭遇水氣而腐蝕。舉例來說，如圖5B及圖6所示，電性連接時鐘信號線L1~L4與第二連接線360的接點非常接近第一基板111的側邊111a，因此外界環境的水氣易移動至所述接點處。藉由將圖9的連接結構700形成於所述接點處，可阻絕水氣以避免遭遇水氣而腐蝕。

接下來請參照圖10A、圖10B及圖11，圖10A及圖10B繪示圖4之第i級移位寄存器電路310(i)的另一佈局示意圖，圖11繪示圖4之第i級移位寄存器電路310(i)的另一佈局圖。圖10A與圖10B的差異在於圖10B還繪示了電晶體T3的汲極/源極以及電性連接汲極/源極的連接線佈局示意圖。在圖10A、圖10B及圖11中，接地線GL(其提供參考電位VGL)位於靠近第一基板110的側邊110a且沿著第一方向延伸，而第i級移位寄存器電路310(i)的輸出端(其輸出掃描信號OUT(i))位於靠近顯示區域AA處。時鐘信號線L1~L4、起始信號線S和控制信號線PWL1、PWL2(其分別輸出下拉控制信號GPW1、GPW2)位於薄膜電晶體M4和M9與薄膜電晶體M1和M2之間。薄膜電晶體M1~M13和電容Cx位於接地線GL與顯示區域AA之間。此外，控制信號線PWL1和PWL2位於薄膜電晶體M4和M9與薄膜電晶體M1和M2之間。在一些實施例中，時鐘信號線L1~L4與第一基板111的側邊111a相距至少600微米，以使得時鐘信號線L1~L4上用來電性連接薄膜電晶體M3(1)~M3(4)之汲極的連接結構900距離第一基板111的側邊111a至少為600微米。

電容Cx包含互相耦接的子電容Cx(1)~Cx(3)，其中子電容Cx(1)位於薄膜電晶體M5~M8所定義的空間中，子電容Cx(2)位於薄膜電晶體M10~M13所定義的空間中，且子電容Cx(3)的部分位於薄膜電晶體M3(1)~M3(4)所定義的空間中。

在一些實施例中，如圖10B及圖11所示，薄膜電晶體M3(1)~M3(4)的源極312a、312b、322a、322b、332a、332b、342a、342b及汲極313、323、333、343分別是沿著第二方向延伸。同樣地，在圖10B及圖11的實施例中，第一方向垂直於第二方向，但本發明不以此為限。時鐘信號線L1~L4的延伸方向與薄膜電晶體M3(1)~M3(4)的源極312a、312b、322a、322b、332a、332b、342a、342b及汲極313、323、333、343的延伸方向之間的夾角較佳為介於80度至100度之間，也就是第一方向與第二方向的夾角介於80度至100度之間。

如圖10A、圖10B及圖11所示，在垂直第一基板111的方向上，電容Cx(包含子電容Cx(1)~Cx(3))未與薄膜電晶體M1~M13重疊，且電容Cx的部分結構是佈局在多個薄膜電晶體所定義的空間(例如薄膜電晶體M5~M8所定義的空間)中或兩相鄰薄膜電晶體之間(例如相鄰薄膜電晶體M8與M13之間，或是相鄰薄膜電晶體M3(1)與M3(2)、M3(2)與M3(3)或M3(3)與M3(4)之間的間隙)。透過圖10A、圖10B及圖11所示之佈局設計，可增加電容Cx的佈局面積，且因電容Cx是由透明導電材料所構成，故可增加光固型密封膠230的固化效果。也就是說，從顯示裝置100的下方照射光線時，可增加光線穿透驅動電路210的比率，進而確保光固型密封膠230可完全固化，以避免外部濕氣滲透未完全固化的光固型密封膠230進而侵蝕驅動電路210和/或顯示區域AA中的元件。此外，透過圖10A、圖10B及圖11所示之佈局設計，亦即可增加電容Cx的電容量。

此外，如圖10A、圖10B及圖11所示，薄膜電晶體M3(1)~M3(4)、M6~M8、M11~M13和子電容Cx(1)~Cx(3)位於光固型密封膠230的塗佈區域中，即薄膜電晶體M3(1)~M3(4)、M6~M8、M11~M13和子電容Cx(1)~Cx(3)均與光固型密封膠230重疊，以藉由固化後的光固型密封膠230來阻隔水氣影響移位寄存器電路310(i)中或其他位於光固型密封膠230所圍繞的區域中的電子元件。與圖5A、圖5B及圖6的實施例類似，光固型密封膠230的塗佈區域範圍不以圖10A至圖11中的例示為限，也就是本發明不限定光固型密封膠230至第一基板111的側邊111a之間隙d及光固型密封膠230的塗佈區域寬度SW。

請一併參照圖10B、圖11及圖12，圖12是圖11中薄膜電晶體M3(1)~M3(4)、時鐘信號線L1~L4及電容Cx的局部放大圖。薄膜電晶體M3(1)~M3(4)分別具有閘極311、321、331、341、源極312a、312b、322a、322b、332a、332b、342a、342b以及汲極313、323、333、343。與第一實施例類似，在本實施例中，薄膜電晶體M3(1)~M3(4)的汲極313、323、333、343是分別位於相鄰的源極312a與312b之間、322a與322b之間、332a與332b之間以及342a與342b之間。薄膜電晶體M3(1)~M3(4)是沿第一方向依序設置且彼此並聯電性連接，其中薄膜電晶體M3(1)~M3(4)的源極312a、312b、322a、322b、332a、332b、342a、342b係藉由第一連接線610互相耦接，薄膜電晶體M3(1)~M3(4)的汲極313、323、333、343係藉由第二連接線620的第一部分620a互相耦接，且薄膜電晶體M3(1)~M3(4)的閘極311、321、331、341係藉由連接部370互相耦接。薄膜電晶體 M3(1)~M3(4)的閘極311、321、331、341耦接節點P1，而薄膜電晶體M3(1)~M3(4)的源極312a、312b、322a、322b、332a、332b、342a、342b耦接節點P2，其中節點P1、P2分別對應電容Cx的兩個電極。薄膜電晶體M3(1)~M3(4)的汲極313、323、333、343耦接時鐘信號線L1~L4的其中一者(在圖11B及12中是繪示連接時鐘信號線L2為例)，以接收時鐘信號CN。此外，子電容Cx(3)是由電容分支Cx(3A)~Cx(3E)所構成，且電容分支Cx(3A)~Cx(3E)互相耦接，其中電容分支Cx(3B)位於薄膜電晶體M3(1)與M3(2)之間，電容分支Cx(3C)位於薄膜電晶體M3(2)與M3(3)之間，且電容分支Cx(3D)位於薄膜電晶體M3(3)與M3(4)之間。

在本實施例中，時鐘信號線L1~L4、薄膜電晶體M3(1)~M3(4)的閘極311、321、331、341及連接部370是由第一金屬層形成，而薄膜電晶體M3(1)~M3(4)的源極312a、312b、322a、322b、332a、332b、342a、342b與汲極313、323、333、343、第一連接線610及第二連接線620則是由第二金屬層形成。如圖11B及圖12所示，薄膜電晶體M3(1)~M3(4)的汲極313、323、333、343是藉由第二連接線620的第二部分620b朝往顯示區域AA延伸至耦接時鐘信號線L1~L4的其中一者，時鐘信號線L1~L4與第二連接線620是分別屬於第一金屬層及第二金屬層，且時鐘信號線L1~L4與第二連接線620是藉由連接結構900電性連接。

接下來請同時參照圖5B及圖10B，圖5B中薄膜電晶體M3(1)~M3(4)的汲極313、323、333、343係藉由第二連接線360的第一部分360a互相耦接，並且第二連接線360的第二部分360b朝往第一基板111的側邊111a延伸，以藉由連接結構700電性連接時鐘信號線L1~L4的其中一者，而薄膜電晶體M3(1)~M3(4)的源極312a、312b、322a、322b、332a、332b、342a、342b係藉由第一連接線350的第一部分350a互相耦接，並且第一連接線350的第二部分350b朝往顯示區域AA延伸至節點P2。在圖10B中，薄膜電晶體M3(1)~M3(4)的汲極313、323、333、343係藉由第二連接線620的第一部分620a互相耦接，第二連接線620的第二部分620b朝往顯示區域AA延伸，以藉由連接結構900電性連接時鐘信號線L1~L4的其中一者。薄膜電晶體M3(1)~M3(4)的源極312a、312b、322a、322b、332a、332b、342a、342b的左側端係藉由第一連接線610互相耦接。薄膜電晶體M3(1)的源極312a的右側端耦接第三連接線630，第三連接線630包含往下沿伸的第一部分630a及朝往顯示區域AA延伸的第二部分630b。薄膜電晶體M3(4)的源極342b的右側端耦接第四連接線640，且第四連接線640包含往上延伸的第一部分640a及朝往顯示區域AA延伸的第二部分640b。源極312a、312b、322a、322b、332a、332b、342a、342b、汲極313、323、333、343、第一連接線610、第二連接線620、第三連接線630及第四連接線640同屬第二金屬層。與第一實施例的圖5B相比較，藉由圖 10B之薄膜電晶體M3(1)~M3(4)及第一連接線至第四連接線610~640的獨特佈局方式並將時鐘信號線L1~L4內移設置於薄膜電晶體M3(1)~M3(4)與該顯示區域AA之間，可使得顯示面板110的側邊110a至薄膜電晶體M3(1)~M3(4)的佈局區域之間不存在連接結構，且薄膜電晶體M3(1)~M3(4)的佈局區域中亦不具有連接結構，故本實施例中移位寄存器電路310(i)佈局區域中的連接結構900可遠離第一基板111的側邊111a，使得連接結構900可避免受到外部水氣的腐蝕。舉例來說，在移位寄存器電路310(i)的佈局區域中，除了時鐘信號線L1~L4與第二連接線620電性連接的連接結構900外，薄膜電晶體M4~M13的佈局區域中還具有多個連接結構900以耦接不同薄膜電晶體(例如圖11中耦接薄膜電晶體M6的汲極與薄膜電晶體M7的閘極之連接結構900)。藉由將時鐘信號線L1~L4設置在薄膜電晶體M3(1)~M3(4)與該顯示區域AA之間，且薄膜電晶體M3(1)~M3(4)的佈局區域中不具有連接結構的佈局方式，移位寄存器電路310(i)佈局區域中的連接結構900可遠離第一基板111的側邊111a，使得連接結構900可避免受到外部水氣的腐蝕。

相較於圖5B及圖6之佈局，在圖10B及圖11之移位寄存器電路佈局中，時鐘信號線L1~L4位於薄膜電晶體M3(1)~M3(4)與顯示區域AA之間，而圖5B及圖6的時鐘信號線L1~L4則位於第一基板111的側邊111a與薄膜電晶體M3(1)~M3(4)之間，因此圖5B及圖6實施例之時鐘信號線L1~L4與第二連接線360電性連接的連接結構700較圖10B及圖11實施例之時鐘信號線L1~L4與第二連接線620電性連接的連接結構900更接近第一基板111的側邊111a。

應注意的是，圖10A、圖10B及圖11中時鐘信號線L1~L4位於薄膜電晶體M4和M9與薄膜電晶體M1和M2之間的佈局方式僅為示例，其並非用以限制本發明的範圍。所屬技術領域中具有通常知識者可依據移位寄存器電路310(i)的佈局需求，而自行調整時鐘信號線L1~L4在薄膜電晶體M3(1)~M3(4)與該顯示區域AA之間的位置。舉例而言，時鐘信號線L1~L4也可以是位於薄膜電晶體M3(1)~M3(4)與薄膜電晶體M6和M11之間，因為顯示面板110的側邊110a至薄膜電晶體M3(1)~M3(4)的佈局區域之間不存在連接結構，且薄膜電晶體M3(1)~M3(4)的佈局區域中亦不具有連接結構，同樣可使得移位寄存器電路310(i)佈局區域中的連接結構可遠離第一基板111的側邊111a，使得連接結構可避免受到外部水氣的腐蝕。

請參照圖13，圖13繪示連接結構900的剖面圖，此連接結構可以是例如圖3所示之時鐘信號線L1與第1級移位寄存器電路310(1)的接點或起始信號線S與第2級移位寄存器電路310(2)的接點等。如圖13所示，首先在基板910上形成第一金屬層920，接著在基板910及第一金屬層920上沈積閘極絕緣層930。之後，在閘極絕緣層930上形成第二金屬層940。接著，在閘極絕緣層930和第二金屬層940上形成鈍化層950。之後，利用蝕刻製程在對應位置的閘極絕緣層930及鈍化層950中形成穿孔960a及960b，以分別顯露第一金屬層920及第二金屬層940。最後，在第一金屬層920、第二金屬層940和鈍化層950上形成透明導電層970，透明導電層970填入穿孔960a及960b中以橋接方式電性連接第一金屬層940及第二金屬層940。

在圖13中，圖13中的基板910係對應至圖10A~11中的第一基板111，第一金屬層920和第二金屬層940可分別與圖10A~11之薄膜電晶體M1~M13中的閘極和源/汲極經由相同的製程形成，透明導電層970可與圖4之電容Cx的電極經由相同的製程形成，且第一金屬層920與第二金屬層940並非直接接觸，而是藉由透明導電層970耦接。在圖13中，雖然用於耦接第一金屬層920與第二金屬層940的透明導電層970未被鈍化層950覆蓋，但因為移位寄存器電路300(i)中的連接結構900係遠離第一基板111的側邊111a設置，因此可避免連接結構900受到外部水氣的腐蝕。相較於圖9之連接結構700，圖13之連接結構900可使用較少的製程形成，因此藉由第二實施例的移位寄存器電路310(i)的佈局方式並搭配連接結構900，可大幅降低成本。

應注意的是，第一實施例的移位寄存器電路310(i)的佈局方式搭配圖9之連接結構700，第二實施例的移位寄存器電路310(i)的佈局方式搭配圖13之連接結構900僅為示例，其並非用以限制本發明的範圍。所屬技術領域中具有通常知識者可依據製程需求與光固型密封膠的材料與塗佈位置而自行調整。舉例而言，第一實施例的移位寄存器電路310(i)的佈局方式也可搭配圖13之連接結構900，而第二實施例的移位寄存器電路310(i)的佈局方式也可搭配圖9之連接結構700。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。